บทท 6 วงจรรวมชนดเชงเสน

(LINEAR INTEGRATED CIRCUITS) 6.1 บทน า (Introduction)

การใชเทคโนโลยในการผลตสารกงตวน า ตลอดจนการออกแบบวงจรอเลกทรอนกสใหสามารถอยรวมกนบนพนท ทจ ากดขนาดเลกๆ ทเรยกวา ชป (Chip) หรอ ในรปของวงจรรวม [integrated Circuits (IC)] ไดเจรญรดหนาไปอยางรวดเรว ท าใหเราสามารถทจะสรางวงจรรวมขนาดใหญทมอปกรณ จ านวนมากๆ ลงบนชป ชปเดยวได วงจรรวมถกใชเปนสวนประกอบทส าคญในเครองมออเลกทรอนกสในปจจบน

รปท 6-1 รป IC OP-AMP เบอร LM 8272 ยหอ National Semiconductor

วงจรรวมจะสามารถแบงไดตามหนาทการท างานได 2 แบบ คอ (ก) วงจรรวม ดจทล หรอ ดจทลไอซ (Digital IC) และ (ข) วงจรรวมเชงเสน หรอ ลเนยรไอซ (Linear IC) (ก) วงจรรวมดจทล เปนวงจรรวมทมหนาทการท างานเปนวงจรลอจกซงมกจะใชอยในรป ของวงจรเกท (Gates) วงจรนบ (Counters) วงจรรวมสญญาณ (Multiplexers) วงจรแยกสญญาณ (Demultiplex) และอน ๆ วงจรไอซลอจกสวนใหญจะออกแบบเปนวงจรรวมส าเรจอยในตว โดยปกตตองการแคสญญาณอนพตและไฟเลยงกท างานไดถกตอง สญญาณทางออกจะม 2 ระดบ คอ สง (High) และต า (Low) ดงนนการควบคมระดบสญญาณจงไมตองมความจ าเปนมากในวงจรดจทล ไมเหมอนในวงจรลเนยร จงเปนเหตใหไอซดจทลงายตอการออกแบบและสามารถผลตไดจ านวนมากในราคาตนทนทต า

วงจรรวมชนดเชงเสน

2

(ข) ส าหรบลเนยรไอซ มวงจรภายในประกอบดวยวงจรทรานซสเตอรจ านวนมากเชน วงจรขยาย (Amplifiers) วงจรกรองความถ (Filters) วงจรทวคณความถ (Frequency Multipliers) และวงจรผสมสญญาณ (Modulators) ดงนนเวลาใชงานจงตองการอปกรณภายนอกเพอชวยในการท างานตวอยางใชตวความตานทานตอภายนอกเพอก าหนดอตราการขยายแรงดนหรอการตอบสนองความถของไอซออปแอมป ในวงจรรวมเชงเสนนสญญาณทางออก (Output Signals) จะแปรผนโดยตรงกบสญญาณทางเขา (Input Signals) เนองจากสญญาณทปอนใหวงจรรวมชนดนสวนใหญ เปนสญญาณ แอนาลอก (Analog) ซงเปนปรมาณทางฟสกซ วงจรรวมเชงเสนนบางทจงถกเรยกวา วงจรรวมแอนาลอก (Analog IC) ในบทนจะไดกลาวถงโครงสรางและคณลกษณะของวงจรรวมชนดลเนยรไอซทมความส าคญมากและถกน ามาใชงาน เปนจ านวนมากในทางอเลกทรอนกส ไดแกไอซออปแอมป (OP Amp IC) ดงนนลเนยรไอซ จะพดถงเปนสวนใหญ ส าหรบหนงสอเลมนกไดแก ไอซออปแอมป ออปแอมป (Op Amp) เปนวงจรขยายสญญาณประเภท ลเนยรไอซ (Linear IC) และเปนอปกรณอเลกทรอนกส ในลกษณะวงจรรวมทมคณสมบตเดนเปนทนยมใชกนอยางแพรหลาย เนองจากเปนวงจรรวมทางอเลกทรอนกสทมลกษณะเชงเสน (Linear Circuits) เพราะเมอสญญาณทางเขาของวงจรม การเปลยนแปลงคาไปจะไมท าใหพารามเตอร (Parameter) ภายในอปกรณไอซ มการเปลยนแปลงตามไปดวย แตจะมผลตอสญญาณทางออกเทานน ออปแอมปถอก าเนดขนในสมยสงครามโลกครงท 2 เมอทางกองทพของสหรฐอเมรกา มความตองการเปนอยางยงทจะใชแอนาลอกคอมพวเตอร (Analog Computer) ควบคมระบบ การยงของปนใหญ ในชวงเวลานน ดร.ซเอ โลเวล (Dr.C.A. Lovell) จากหองทดลอง ของบรษทเบลส เทเลโพน (Bell Telephone Laboratories) ไดเปนคนตนคดทจะออกแบบวงจร ขยายทเอนกประสงค ซงจะมคณสมบตสามารถควบคมการท างานของวงจรจากอปกรณทตอในวงจรปอนกลบในวงจรขยายท าใหวงจรสามารถใชงานไดหลากหลายในวงจรของแอนาลอกคอมพวเตอร ในรปแบบของวงจรทางคณตศาสตร เปนวงจรทมการท างานเปนวงจรบวก วงจรลบ วงจรคณ และวงจรหาร หรอเปนวงจรทตวแทนตวกระท าทางคณตศาสตร ทเรยกวาออปเปอรเรเตอร (Operator) ดง น น จ ง เ รย ก ว ง จ รขย ายแบบน ว า ว ง จ รขย ายออป เปอ ร เ ร ช น แ นล แอมปล ไ ฟ ร เ อ อ ร (Operational Amplifier) หรอเรยกยอๆ วา ออปแอมป (Op Amp)

วงจรรวมชนดเชงเสน

3

6.2 วงจรขยายออปแอมป (Op – Amp Circuits) ออปแอมปหรอออปเปอรเรชนแนลแอมปลไฟรเออร (Operational Amplifier) คอลเนยรไอซ ซงเปนวงจรขยายทสามารถใชงานไดอเนกประสงค ออปแอมป เปนสงประดษฐประเภทอปกรณไวงาน (Active Devices) ทมคณสมบตเดนมาก เนองจากลกษณะพนฐานของไอซออปแอมปนนเปนวงจรขยายแบบวงจรเชงเสนทมอตราการขยายสงมาก เดมทออปแอมปนนเปนวงจรขยายไฟตรงทมคณสมบตเยยมทออกแบบ เพอใชในแอนาลอกคอมพวเตอร ใชในการค านวณทางคณตศาสตร เชน การบวก การลบ การคณ ดวยตวคงทและการรวมสญญาณแบบตอเนอง เปนตน ภายในตวไอซออปแอมปจะประกอบดวยวงจรขยายความแตกตาง (Differential Amp) ทอยในรปของวงจรรวมชนดไอซ (IC) ซงเรามกจะเรยกวาวงจรออปเปอรเรชนแนลแอมปปลไฟเออร (Operational Amplifier) หรอเรยกยอๆ วา ออปแอมป (Op Amp)

ในการเรมตนศกษาถงไอซออปแอมป เราควรทจะทราบถงสมมตฐานในการสรางทางอดมคตของไอซออปแอมป วาเราตองการออกแบบสรางไอซออปแอมปใหมลกษณะเดนในคณสมบตดานตางๆ ดงตอไปน 1. มอตราการขยายแรงดนในลกษณะลฟเปด(open Loop Gain) มคาสงเปนคาอนนต (AVOL= ∞) 2. มคาความตานทานทางเขา (Input Resistance) เปน คาอนนต (Zi = ∞ ) 3. มความตานทานทางขาออก เปนศนย (ZO = 0) 4. มแถบยานความถ (Bandwidth) เปนคาอนนต (BW = ∞) 5. แรงดนไฟเอาตพตสวงไดสงประมาณแรงดนไฟแหลงจาย (Vop ~ ± Vs) 6. การตดทอนคอมมอนโหมดสงท าใหคา CMRR เปน คาอนนต (CMRR = ∞) 7. แรงดนไฟและกระแสออฟเซทอนพต ต า (Offset = O) 8. ดรฟหรอการขยบเลอน ต า (Drift = O) 9. ก าลงงานทส นเปลอง ต า (PD = O)

วงจรรวมชนดเชงเสน

4

6.3 คณลกษณะของไอซออปแอมป (Op Amp Characteristics)

6.3.1 สญลกษณของไอซออปแอมป (Op Amp Symbol) สญลกษณของไอซออปแอมป (Op Amp IC) สามารถแสดงไดโดยการใชเครองหมายรปสามเหลยม ดงรปท 6-2

รปท 6-2 แสดงเครองหมายสญลกษณของไอซออปแอมป (Op Amp IC Symbol) จากรปท 6-2 จะเหนวาขวตอสญญาณทางเขาทงสองของไอซออปแอมป จะอยทดานฐานของรปสามเหลยม โดยขวตอสญญาณทางเขาแบบกลบเฟส (Inverting Input) จะถกแทนดวยเครองหมาย (-) ซงหมายความวาสญญาณแรงดนไฟตรง หรอ ไฟสลบ ทปอนเขาสขาทางเขานจะถกกลบเฟส 180 องศา ทขาทางออก ขวตอสญญาณทางเขาแบบไมกลบเฟส (Noninverting Input) จะถกแทนดวยเครองหมายบวก (+) ซงหมายความวาสญญาณแรงดนไฟตรง (DC) หรอ ไฟสลบ (AC) ทเขาสขานมเฟสเหมอนเดมกบเมอวดทข วตอสญญาณทางออก (Output) ของออปแอมป ซงจะอยทต าแหนงยอดของสามเหลยม

นอกจากนย งมข วตอของแหลงจายไฟตรงบวกลบ และขวตอส าหรบการชดเชยความถ (Frequency Compensation) หรอส าหรบขาการปรบสญญาณทางออกใหเปนศนย (Null Offset Adjust) อยทดานบน หรอ ดานลาง ของรปสามเหลยมน

วงจรรวมชนดเชงเสน

5

รปท 6-3 รป IC OP-AMP เบอร LM 741

6.3.2 ลกษณะโครงสรางของไอซออปแอมป (Op Amp Structure)

เนองจากวงจรขยายออปแอมป (Operational Amplifier Circuits) ในปจจบนนไดผลตอยในรปของวงจรรวมแบบ (IC)เสยเปนสวนใหญ ซงกรรมวธการผลตตลอดจนเทคนคของวงจร จะมขอแตกตางไปจากวงจรทใชตวอปกรณแตละตวมาตอกน หรอทเรยกวาวงจรแยกสวน (Discrate) เปนอยางมาก ทงน เน องจากเทคนคตลอดจนขอจ ากดของพนทใน ไอซท าใหไดมการสรางอปกร ณบางชนด จากสารกงตวน า เชน ท าไดโอดจากทรานซสเตอร ฯลฯ ตวไดโอดอาจจะสรางมาจากการน าเอา ตวทรานซสเตอรมาท าใหขาคอลเลกเตอรตอเขากบขาเบสท าใหเกดเปนรอยตอเ บสอมตเตอร ซงจะเปนรอยตอ พเอน ทไดรบการไบแอสตรงจะกลายเปนรอยตอของไดโอดในลกษณะคลายกน เมอมการจายกระแสกลบทศทาง หรอไบแอสกลบทาง จะกลายเปนรอยตอของซเนอรไดโอด โดยคาแรงดนท างาน (Avalance Breakdown Voltage) อยในชวง 6-8 โวลท ซงจะเปนคาแรงดนซเนอร ดงรปท 6-4 เมอน า ซเนอรไดโอดไปตออนกรมไดโอด เพอทจะจดเปนวงจรชดเชยอณหภมของ ซเนอรไดโอด ดงรป 1-4 ในทางปฏบตเทคนคการท างานทรานซสเตอรในวงจรรวม (IC) จะท าไดคอนขางงายกวาการท าเปนตวความตานทาน ดงนนจะพบวาไดมการพยายามออกแบบวงจรเปนรปของวงจรทรานซสเตอร เพอจะหลกเลยงการใชตวตายทานในวงจรเทาทจะท าได

วงจรรวมชนดเชงเสน

6

รปท 6-4 แสดงถงเทคนคการท าไดโอดและเซนเนอรไดโอด ดวยวงจรทรานซสเตอรในวงจรรวม IC

วงจรทนยมใชกนบอยๆ และมความส าคญมากในการออกแบบสรางวงจรออปแอมป (Op Amp Integrated Circuit) กคอวงจรแหลงจาย กระแสคงตว (Constant Current Source) ในรปแบบวงจรเงาของกระแส (Current Mirror) ในวงจรแบบนคากระแสคอลเลกเตอรของทรานซสเตอร ทตองการควบคม สามารถควบคมไดอยางคงทแนนอนดวยทรานซสเตอรตวอน โดยเพยงแตรกษาคากระแสทางเขาใหคงทเทานน คาความตานทานทางออก [ZO ; (Output Impedance)] ของวงจรเงากระแส (Current Mirror) แบบใชทรานซสเตอร 2 ตว มคาหลายรอยเมกกะโอหม ซงวงจรเงาของกระแสน จะใชงานไดทงสวนทเปนชดวงจรกระแสคงตว (Constant Current Circuits) ทขาอมตเตอร หรอในสวนทเปนภาระโหลดแอคทฟ (Active Load) ทขาของคอลเลกเตอรของวงจรขยายความแตกตางวงจรรวมของวงจรขยายความแตกตางท ใชว งจร เ งาของกระแสดงกล าว สามารถท าใหมอตราการขยายในลกษณะการท างานแบบโหมดรวม (Common Mode Gain) เปน 10-3 – 10-5

วงจรรวมชนดเชงเสน

7

รปท 6-5 แสดงถงวงจรขยายความแตกตางทประกอบดวยวงจรกระแสคงตว

โดยปกตแลววงจรรวมไอซออปแอมปจะแบงวงจรออกเปน 3 สวนดวยกนตามรปท 6-6 ดงนคอ

6.3.2.1 ภาคทางเขา (INPUT STAGE) ซงจะประกอบดวย (1) วงจรขยายความแตกตาง (Differential Amplifier) ชดท 1 (2) วงจรกระแสคงท (Constant Current Source) 6.3.2.2 ภาคสวนกลาง (INTERMEDIATE STAGE) ซงประกอบดวย (1) วงจรขยายความแตกตางชดท 2 (2) วงจรขยายบฟเฟอร (Buffer Amplifier) (3) วงจรปรบระดบแรงดนไฟตรง (DC Level Shifter)

วงจรรวมชนดเชงเสน

8

6.3.2.3 ภาคทางออก (OUTPUT STAGE) ซงจะประกอบดวยวงจรขยายทางออก

รปท 6-6 แสดงถงสวนตางๆ ภายในวงจรรวมออปแอมป (Op Amp IC)

6.3.2.1 ภาคทางเขา (INPUT STAGE) เปนภาคทมขอจ ากดทตองค านงถงมากทสดในไอซออปแอมป ดวยการออกแบบและสรางขนดวยความรดกมทสด ภาคทางเขาจะตองใหมคณสมบตดงตอไปน

ก. ความตานทานไฟสลบทางเขาสง (High Input Impedance) ข. CMRR มคาสง (High Common Mode Rejection Ratio) ค. แบนดวดทในการขยายสญญาณไฟสลบกวาง (High Frequency Bandwidth) ง. ออฟเซต และ สญญาณรบกวน มคาต า (Low Noise And Low Offset)

รปท 6-7 ตวอยางวงจรภาคทางเขาของออปแอมป

วงจรรวมชนดเชงเสน

9

ภาคทางเขา (INPUT STAGE) ภายในวงจรประกอบดวย วงจรขยายความแตกตาง (Differential Amplifier) คอ วงจรขยายคอมมอนอมตเตอร (Common Emitter Amplifier) ทตอกนเปนคเพอใชขยายสญญาณความแตกตางระหวางสองสญญาณ ดงนนออปแอมปจะมสองทางเขาสญญาณ คอ ทางเขาลบ (-) และทางเขาบวก (+) และวงจรทรานซสเตอรทไดรบการไบแอสเพอใหเปนเสมอนวงจรกระแสคงตว (Constant Current Source) วงจรกระแสคงทจะเปนตวเพมคาการขจดแบบวธผลรวม [(Common Mode Rejection Ratio ; (CMRR)] ของออปแอมปใหสงขนไดมากสญญาณโหมดรวม หรอ คอมมอนโหมด (Common Mode Signal) คอ สญญาณทปอนเขาททางเขาทงสองเมอสญญาณเดยวกนตอรวมอยททางเขา (Input) ทงสองหมายความวา ความแตกตางของสญญาณทางเขาเปนศนย (Vid = 0) ดงนนสญญาณทางออกกจะเปนศนยดวยแสดงวาวงจรมคา CMRR คอนขางสง

อยางไรกตามในทางปฏบตไอซออปแอมปทใชงานจรงๆ จะประกอบดวยวงจรขยายความแตกตางทท างานไดไมสมบรณเตมท คอไมสามารถตดทอนสญญาณโหมดรวมไดหมดอยางแทจรง ดงนนเมอปอนสญญาณทเหมอนกนเขาทงสอง (Common Mode Input Signal) ผลทไดคอ สญญาณทางออกจะไมเปนศนยตามทควรจะเปน การทส ญญาณทางออกเกดขนไดมาก นอย ไมเทากนในไอซแตละตว นนคอประสทธภาพในการตดทอนสญญาณโหมดรวมของวงจรขยายความแตกตาง (Differential Amp) แตกตางกนนนเอง

6.3.2.2 ภาคตอนกลาง (Intermediate Stages)

การออกแบบวงจรภาคตอนกลาง หวใจส าคญอยทการพฒนาใหมการเพมอตราการขยายแรงดนและกระแสใหสงขน อตราขยายกระแสจ าเปนตองจายกระแสอยางพอเพยงไปขบภาคทางออก วงจรในภาคนจะประกอบดวนสวนส าคญใหญ ๆ อย 3 สวน คอ

(1) ขยายความแตกตาง ชดท 2 (Differential Amp 2’S Stage)

(2) วงจรขยายบฟเฟอร (Buffer Amplifier)

(3) วงจรปรบระดบแรงดนไฟตรง (DC Voltage Level Shifter)

วงจรขยายบฟเฟอร (Buffer Amplifier Circuits) คอวงจรลกษณะกนชนทใชเปนตวเชอมตอระหวางวงจรขยายสองภาค หรอระหวางวงจรทมความตานทานไฟสลบทางออกสงกบวงจรทมความตานทานไฟสลบทางเขาต า โดยทวงจรบฟเฟอรน จะมอตราการขยายแรงดนเทากบหน ง (สวนใหญใชวงจรคอมมอนคอลเลกเตอร หรอ อมตเตอรฟอลโลเวอร)

วงจรรวมชนดเชงเสน

10

จากการทเราไดเรยนรมาแลวในบทตนๆ วาวงจรขยายความแตกตางจะมคาแรงดนไฟตรงปรากฏททางออกของวงจร โดยอาจจะมคาสงหรอต ากวาระดบศนยโวลทมากดงนนเพอความเหมาะสมในการใชงานจ าเปนตองใช วงจรเลอนระดบแรงดนไฟตรง (DC Voltage Level Shifter) ระหวางวงจรขยายความแตกตาง (Differential Amplifier) และวงจรทางออก (Output Stage) เพอปรบระดบแรงดนไฟตรงททางออกใหเปนศนย ในรปท 6-8 ไดแสดงตวอยางวงจรเลอนระดบแรงดนหลายๆ แบบภาคตางๆ ไอซออปแอมปจะตอเชอมกนโดยตรง (Direct Coupled) โดยไมตองมคาปาซเตอรคพปลง (Capacitor Coupling) กนแรงดนไฟตรงของภาคขยายกอนหนานนเขามาเกยวของ เนองจากออปแอมปจะตองใหสญญาณทางออกเปนสดสวนกบสญญาณทางเขา ดงนนระดบแรงดนไฟตรงจะตองไดรบการเลอนใหเขาใกลศนยกอนทสญญาณจะเขาสภาคทางออก (Output Stage) และเปนศนยโวลททขาทางออก (Output) พอด

รปท 6-8 แสดงถงภาควงจรปรบระดบแรงดนไฟตรง (DC Voltage Level Shifter)

6.3.2.3 วงจรขยายทางออก (Output Stage) ความตองการของภาคขยายทางออกจะประกอบดวยวงจรทมอตราขยายทางดานกระแสสง

และมคาความตานทานไฟสลบทางออก (Output Impedance) ต าและขบกระแสทจ าเปนเพอไปขบโหลด เมอโหลดมคาเปลยนแปลงไปกระแสจะถกดงออกจากภาคทางออกสงทส าคญในภาคทางออกอยทภาค ทอยกอนหนาภาคน จะตองท างานไดโดยอสระปราศจากการเปลยนแปลงของโหลด ดวยจดมงหมายน จงตองการออกแบบใหมลกษณะความตานทานทางเขาสง และอตราขยายกระแสสงแตมความตานทานทางออกต า ลกษณะการออกแบบอนๆ กคอคาคาปาซแตนซทางเขาต าและแบนดวดทกวางจงไมท าใหคณสมบตการท างานทความถสงของออปแอมปเลวลง

วงจรรวมชนดเชงเสน

11

รปท 6-9 แสดงวงจรภาคทางออกแบบตางๆ อกอย า งหน ง ความสามารถของวงจร ในภาคน ต อ งยอม ใหสญญาณไฟสลบท ม

ขนาดสงมากๆ ผานและมความผดเพยนนอยมากๆ วงจรทจะสนองความสามารถเหลาน ได จะตองเปนวงจรพนฐาน ของวงจรคอมมอน คอลเลกเตอร หรอ วงจรอมตเตอรฟอลโลเวอร (Common Collector OR Emitter Follower) ซงวงจรอาจจะเปนวงจรขยายแบบ พช – พล คอมพลเมนทาร (Push–Pull complementary–Symmetry) หรอวงจรขยายแบบอมตเตอรตามพรอมดวยวงจรกระแสคงตว (Emitter Follower With Constant Current)

ในรปท 6-9 ไดแสดงถงแบบของวงจรขยายแบบพช – พล (Push – Pull Emitter Follower Amplifier) ในรป (a) จะเหนไดวาเบสของทรานซสเตอรทงสองตอถงกนและไดรบสญญาณทางเขาเหมอนกน ดงนนทรานซสเตอรจะท างานไดขนอยกบเฟสของสญญาณอนพตทเขามาเหมาะสมกบทรานซสเตอรแตละตว นนคอ ถาเฟสบวกมาทรานซสเตอร Q1 ท างาน ทรานซสเตอร Q2 ไมท างาน หรอ ถาเฟสลบมาทรานซสเตอร Q2 ท างาน ทรานซสเตอร Q1 ไมท างาน แตแบบนจะมปญหาในเรองทจะเกดการผดเพยนของสญญาณทขยายออกททางออก ขณะตดขามผานจดศนยหรอทเรยกวา ครอสโอเวอรดสทอชน (Crossover Distortion) ดงนนจ าเปนตองมไบแอสเพมขน เพอแกปญหานประมาณ 2 VBE ในรป (b) เราจะใชไดโอดตอระหวางเบสทงสองของทรานซสเตอรเอาตพตทง 2 ตว ท าใหท างานอยในชน AB (Class AB)

วงจรรวมชนดเชงเสน

12

ในรป (c) ใชวงจรทวคณ VBE ซงประกอบดวยทรานซสเตอร Q3 , R1 และ R2 เพอชวยไบแอสปองกนไมใหเกดครอสโอเวอรดสทอชน จากวงจรคาแรงดนทวคณ VBE จะมคาเทากบ VCE และ VCE = VBE (1 + R1/R2) คาแรงดน VCE ของทรานซสเตอร Q3 จะถกปรบใหมคาเทากบ 2 VBE R3 และ R4 ชวยใหวงจรทวคณ VBE มกระแสไหลผานสญญาณจะถกปอนทปลายของวงจรทวคณ VBE ทงสองใหกบทรานซสเตอร Q1 และ Q2 และจากการท VCE ของทรานซสเตอร Q3 มคาคงทจงไมมผลตอเฟสของสญญาณทปอนใหกบเบสของทรานซสเตอร Q1 และ Q2 รป (d) เปนวงจรทนยมท ากนมากทสด จากวงจร IC1 = - IC2 กระแสนเปนกระแสไฟตรงทไหลตอเนอง เพอเลยงทรานซสเตอรทงสองตวใหท างานอยในยานไวงาน (Active) ตลอดเวลาและเปนกระแสในขณะทยงไมไดปอนสญญาณทางเขา (no Signal) แตกระแสจะไหลจ านวนมาก เมอไดรบสญญาณใหท างานตามเฟสของมน ทรานซสเตอร Q6 และ Q7 อยในรปของวงจรเงากระแส (Current Mirror) ปอนกระแสใหกบทรานซสเตอร Q3 และ Q4 สญญาณจะถกปอนผานทางเขาของวงจรอมตเตอรตาม Q5 เบส ของทรานซสเตอร Q2 ตอกบอมตเตอรของทรานซสเตอร Q5 Q3 และ Q4 จะสรางแรงดนคงท (Constant Voltage) อยระหวางเบสของทรานซสเตอร Q1 และ Q2 ดงนนจะท าใหแรงดนของอมตเตอร Q5 เพมขนและลดลงตามระดบแรงดนของสญญาณทางเขาท าใหเบสของ Q1 และ เบสของ Q2

ไดรบสญญาณระดบแรงดนของสญญาณทางเขาดวย

6.3.3 บลอกไดอาแกรมของวงจรออปแอมปทางปฏบต (Typical Op Amp Block Diagram)

เนองจากไอซออปแอมปเปนวงจรขยายแบบหลายๆ ภาค (Multistage Amplifier) ซงจะสามารถแทนดวยวงจรเปนบลอกๆ ดงรปท 6-10

จากรปท 6-10 จะเหนไดวาภาคทางเขา (Input Stage) จะเปนวงจรขยายความแตกตางแบบอนพตคและเอาตพต (Dual Input And output) ในภาคน โดยปกตแลวจะออกแบบใหมอตราการขยายแรงดน (Voltage Gain) ใหมากทสด พรอมทงใหมความตานทานทางดานเขา (Zi) สงมาก ๆ ดวย

ชนดของวงจร

รปท 6-10 แสดงบลอกไดอาแกรมของวงจรออปแอมปทางปฏบต

วงจรรวมชนดเชงเสน

13

ในภาคกลาง (Intermediate Stage) โดยทวไปจะเปนวงจรขยายความแตกตางอกภาคหนงท าหนาทชวยขบสญญาณทางออกภาคแรกใหมากขน ซงวงจรทใชเปนวงจรขยายความแตกตางแบบอนพตคและเอาตพตเดยว (Dual Input And Single Output) เพราะตองการเชอมตอหรอถายทอดสญญาณโดยตรง (Direct Coupling) ไปยงภาคตอไป ดงนนแรงไฟตรงททางออกของภาคกลางจะสงกวากราวดมากจงจ าเปนตองมวงจรเลอนระดบของแรงไฟตรง (DC Voltage Level Shifting) หลงภาคกลาง ใหมร ะดบแร ง ไฟตรง ใกล เ คย งศ นย โ ว ลท เ ทยบกราวด ภ าคส ดท า ย คอ ภาคทางออก (Output Stage) โดยปกตใชวงจรขยายสญญาณแบบ พท – พล คอมพลเมนทาร (Push Pull Complementary Amplifier) วงจรทางออกนจะเพมระดบการสวงคของแรงดนทางออก (Output Voltage Swing) ใหสงไดเตมทเกอบเทาแรงดนจากแหลงจาย (Supply Voltage Circuits) และขบกระแสใหโหลดไดตามความสามารถในการจายของออปแอมป ดงนนจะเปนการดทสดทจะออกแบบใหวงจรภาคทางออกมความตานทานทางออกใหต าทสดประมาณศนย

6.3.4 ตวอยางวงจรภายในไอซออปแอมปทางปฏบต (Typical Op-Amp Circuits Example) เพอใหเขาใจรปแบบของวงจรออปแอมปไอซในทางปฏบตไดดยงขนจะยกตวอยางวงจรภายใน

ไอซของบรษทโมโตโลรา เบอร MC 1435 เพอศกษาและวเคราะหลกษณะของวงจรดงไดแสดงวงจรไวในรปท 6-11 จากรปจะไดเหนโครงสรางภายในของออปแอมปซงจะแยกวงจรออกเปน 4 ภาค ดงไดแยกภาคตางใหเหนไดชด โดยเสนประในรปดงกลาว ทรานซสเตอร Q1 และ Q2 เปนวงจรขยายความแตกตางในภาคแรกหรอภาคทางเขาซงใชกระแสวงจรแหลงจายกระแสคงทควบคมโดยทรานซสเตอร Q3 ในภาคแรกนจะประกอบดวยทางเขา 2 ทาง คอ ทางเขาสญญาณทไมกลบเฟสสญญาณททางออก (Input (+) Or Noninverting Input) และทางเขาสญญาณทกลบเฟสสญญาณททางออก (Input (-) Or Inverting Input) ดงนนเราสามารถทจะปอนสญญาณเขาททางเขาทงสอง หรอทางเขาเดยวกได

รปท 6-11 แสดงวงจรภายในของไอซออปแอมป เบอร MC 1435 (Courtesy of Motorola)

วงจรรวมชนดเชงเสน

14

วงจรขยายความแตกตางภาคทสองจะประกอบดวยทรานซสเตอร Q4 และ Q5

โดย ใชก า ร ไบแอสจากตวคว ามต านทานท ข าอมต เตอ ร แล ะ รบสญญาณมา จากว งจร ขยายความแตกตางในภาคแรก สญญาณจากทางออกเดยว (Single Ended Output) ของวงจรขยายความแตกตางในภาคทสอง จะถกขบตอไปใหวงจรอมตเตอรตาม หรอ วงจรบฟเฟอร (Emitter Follower Or Buffer) โดยทรานซสเตอร Q6 และตวความตานทาน 15 k สญญาณทางออกของวงจรอมตเตอรตาม จะถกสงตอใหวงจรขยายก าลงทางออก พท–พล คอมพลเมนทาร (Push-Pull Complementary Power Output) โดยประกอบดวยคคอมพลเมนทารทรานซสเตอร Q7 และ Q8 ซงจะเปนตวขบสญญาณแรงดนทางออก (Output Voltage) สวงจรโหลดภายนอกไอซ เราสามารถค านวณหาคาตางๆ ในวงจรไดตามตวอยางท 6-1 ตวอยางท 6-1 จากวงจรภายในไอซออปแอมปของโมโตโลรา เบอร MC 1435 ทไดแสดงไว ในรปท 6-11 ก าหนดใหทรานซสเตอรทกตวมคาอตราขยายกระแส βAC = βDC = 150 และแรงดนไฟตรงตกครอมทขาเบส-อมตเตอร ของทรานซสเตอรทกตวมคา = 0.7 V จงหา คากระแสและคาแรงดนไฟตรง ทขาคอลเลกเตอรของทรานซสเตอรทกตว วธท า

การค านวณหาคากระแส และ คาแรงดนไฟตรง ทขาคอลเลกเตอรของทรานซสเตอรทกตวในวงจร กอนอนตองสมมตใหขาทางเขาทงสองคอ อนพท (+) และ (-) (Noninverting Input and Inverting Input) ของวงจรขยายคามแตกตางในภาคแรก ลงกราวดเพอใหวงจรสมดลย (Balanced) ดงนนกระแสทขาคอลเลกเตอรของทรานซสเตอร Q1 และ Q2 จะหาไดจาก VCI = VCC – (6.7 k) IC1 = 6 – (6.7 k) IC1 VE4 = VC1 – VBE5 = 6 – (6.7 k) IC1 – 0.7 = 5.3 – (6.7 k) IC1 เนองจาก IB3 มคานอยมากจงไมน ามาคด

I4 = 5.5k9.1k

)EEV(E4V

=

14.6k6)((6.7k)I5.3 C1

= 14.6k(6.7k)I11.3 C1

VB3 = (5.5 k) I4 + (-VEE) = (5.5 k) 614.6k

C1(6.7K)I11.3

VE3 = VB3 – VBE3 = 0.76]C1(6.7k)I[11.3(14.6k)(5.5k)

IE3 = 3.3k

)EE

V(E3

V =

(3.3k)66.7](6.7k)I34.6k)][11.[(5.5k)/(1

C1

วงจรรวมชนดเชงเสน

15

*** แต IE3 = 2 IC1

2IC1 = (3.3k)3K)(14.6k)(3.

k)I(5.5k)(6.73k)(14.6k)(3.3)(5.5k)(11. C1 0.7

2IC1 = 1.29 mA – 0.765 ICI – 0.212 mA

IC1 = 2.7651.08mA

= 0.39 mA = IC2

VC1 = VCC – (6.7k) IC1 = 6 – (6.7k) (0.39 mA) = 3.39 V VE4 = VC1 – VBE5 = 3.39 – 0.7 = 2.69 V

2IE4 = I4 = 14.6k

EE)(-E4 VV = 14.6k

62.69

IE4 = 29.2k8.69

= 0.298 mA = IE5 = IC5

VC5 = VCC – (3.8k) IC5 = 6 – (3.8k) (0.298 mA) = 4.87 V VE6 = VC5 – VBE6 = 4.87 – 0.7 = 4.17 V

IE6 = 15k

)EEV(

E6V

= 15k64.17

= 0.678 mA

VE7 = VC8 = VE6 + VBE7 = 4.17 + 0.7 = 4.87 V

I1 = 400E7V

CCV

= 4004.876

= 2.83 mA

เนองจาก IC7 = IB8 และ IC7 = IE7 และ IC8 = IE8 I1 = IC8 + IB8 = IC8 = IE8

VE8 = – VEE + (2k) IE8 = –6 + (2k) (2.83 mA) = –0.34 V ≃ 0 V สรป IC1 = IC2 = 0.39 mA ; IC3 = 0.78 mA IC4 = IC5 = 0.298 mA ; IC6 = 0.678 mA

IC8 = IE8 = 2.83 mA ; VE8 = 0 – 0.34 V ≃ 0 V IC7 = IB8 = IC8/150 = 2.83/150 = 18.8 μA

วงจรรวมชนดเชงเสน

16

6.3.5 ตวอยางวงจรในไอซออปแอมป (Op Amp IC Example Circuit) ในรปท 6–12 เปนวงจรสมบรณของวงจรขยายออปแอมป (Operational Amplifier เบอร LH 003/LH 003 C) จากวงจรภายในไอซจะเหนไดวาในภาคทางเขาเปนวงจรขยายความแตกตาง (Differential Amplifier) จะประกอบไปดวยวงจรรกษากระแสใหคงตว (Constant Current Circuit) ซงจะมองเหนไดในวงจรขยายความแตกตางในภาคทสองน จะเ ปนช ดทท าหนาทกลบกน กบชดแรกภาคขยายทางออกของวงจรน จะประกอบดวยวงจรอมตเตอร ฟอลโลเวอร คอมพลเมนทร (Complementary Symmetry Emitter Followers) โดยมไดโอดตออยระหวาง ขาเบสทงสองเพอทจะลดการเกดคาผดเพยนอนเนองจากการตดขาม (Cross Over Distortion) ปรมาณของกระแสสงบ (Ideling Current) ของภาคทางออกทถกดงโดยภาคทางออกจะมคาต ามาก ซงจะอยในชวงประมาณ 3 mA.

ขา 7 เปนขากระแสไฟตรงไบแอสทางเขา (Bias Current Input) ใชส าหรบจดกระแสให ชดวงจรขยายความแตกตางชดแรก (First Differential Amplifier) โดยการปรบทชดวงจรรกษากระแสใหคงท ซงท าใหเราสามารถปรบอตราการขยายไดดวย

รปท 6-12 แสดงถงวงจรขยายภายในของ Operational Amplifier IC เบอร LH 003/LH003C

วงจรรวมชนดเชงเสน

17

6.3.6 ตวอยางวงจรขยายออปแอมปแบบคอมพลเมนทาร มอสเฟต (Complementary MOSFET Op Amp Example) วงจรขยายออปแอมป (Operational Ampifier) ไดมการพฒนาโดยการใชเทคโนโลยทใชในงาน

ดจทล โดยไดมการน าเอาหลกการของคอมพลเมนทาร ชนดสารก งตวน าโ ลหะออกไซต (Complementary Symmetry Metal Oxide Semiconductor) หรอเรยกชอยอๆ วา คอสมอส หรอ ซมอส (COM/MOS หรอ CMOS) มาใชในรปของวงจรรวม (Integrated Circuit ; IC) ซงใชทางทรานซสเตอรมอสเฟตแบบเอน (N – Channel MOSFET) และทรานซสเตอรมอสเฟตแบบ พ (P – Channel MOSFET) ตอรวมกนซงการน าเอาเทคนคเชนนมาใชในวงจรจะใหคณลกษณะของวงจรทนาสนใจคอ ในกรณของการใชเปนภาคทางเขาของวงจรขยายออปแอมปไอซ จะไดคาความตานทานทางเขา (Input Impedance) เปน 1014 ถง 1016 โอหม ในกรณของการใชภาคทางออกในแตละภาคใหอยในภาวะอมตวจะเหลอเพยงแตความตานทานภายในของแหลงจายเปนตวจ ากดกระแส ซงในคณลกษณะ 2 ประการน จะท าใหวงจรขยายออปแอมป มคณลกษณะเขาใกลอดมคต

รปท 6-13 แสดงถงวงจรขยายไอซออปแอมป แบบคอมพลเมนทาร ชนดสารกงตว น าโลหะออกไซด (COS/MOS Operational Amplifier) ตวทรานซสเตอรหรอทเรยกวา มอสเฟต (MOS-FET) บนภาคทางเขาทเหนไดในรป และทภาคทางออกจะเปนการน าเอา วงจรเครองผกผนแบบคอสมอส (COS/MOS Inverter) มาจดเปนวงจรรวมเขากบทรานซสเตอรในบางสวน ของวงจรน

รปท 6-13 แสดงถงวงจรภายในของไอซ COS/MOS หรอ CMOS CA3130 Operational Amplifier

วงจรรวมชนดเชงเสน

18

6.4 การววฒนาการของไอซออปแอมป (Op Amp Generation)

6.4.1 ไอซตนแบบตวแรก µA 702 (µA 702 Op Amp Prototype)

ไอซออปแอมป ไดเกดขนมาเปนเวลานานหลายปแลว แตเพงมานยมใชกนจรงเมอ ค.ศ.1963 เมอบรษทแฟรชายเซมคอนดคเตอร (Fairchild Semiconductor) ไดแนะน าไอซออปแอมปตนแบบตวแรกคอ เบอร µA 702 ขนท าใหเปนการเรมตนขบวนการใชไอซออปแอมป และท าใหบรษทผผลตสารกงตวน าไดปรบปรงและพฒนาไอซออปแอมปชนดตางๆ ออกมาอกมาก ไอซออปแอมปบางชนดเ ปนตนแบบใชงานเฉพาะดานเชนเ ปนวงจรเปรยบเทยบแรงดน (Voltage Comparators) หรอ วงจรแรงดนตาม (Voltage Followers) คณสมบตทางดานตางๆ ของไอซออปแอมป ไดมการพฒนาปรบปรงอยางตอเนองและไดมการจดกลมของไอซออปแอมป ทมคณสมบตใกลเคยงกนเขาเปนกลมๆ

รปท 6-14 แสดงวงจรภายในไอซออปแอมปเบอร µA 702

วงจรรวมชนดเชงเสน

19

ตารางท 6-1 แสดงคณสมบตทางไฟฟาของไอซออปแอมป เบอร µA 702 (ทอณหภม (TA) = 25° C)

ตวพารามเตอร คาคณสมบตคณ

หนวย Vs+ = +12 V Vs- = -6 V

Vs+ = +6.0 V Vs- = -3.0 V

แรงดนอนพตออฟเซต กระแสอนพตออฟเซต กระแสไบแอสอนพต ความตานทานทางเขาของวงจร สมประสทธตออณหภมของ Vios การขจดแบบวธรวม อตราการขยายแรงดนเปดลป แถบกวางความถเปดลป ความตานทานทางออกของวงจร การแกวงของแรงดนเอาตพต ก าลงไฟฟาจากแหลงจาย

2.0 0.7 4.0 2.5 5.0 80

2600 1

200 5.3 70

2.0 0.5 2.5 4.0 5.0 80 700 1

300 2.7 17

mV µA µA k

µV/C0 dB เทา MHz

V

mW

ออปแอมปไอซ เบอร µA 702 ซงเปนออปแอมปตนแบบตวแรกของโลกนนผลตโดย

บรษทแฟรชายรเซมคอนดคเตอร (Fairchild Semiconductor) ในป ค.ศ. 1963 นบวาเปนไอซออปแอมปตนแบบตวแรกทใชงานแบบเอนกประสงค โดยยงมขอเสยอยหลายอยาง เชน อตราการขยายไมสงมาก

≃70 dB และใชไฟเลยง 2 ระดบ คอ +12 V และ + 6V ตววงจรไมมวงจรปองกนการใชโหลดเกน (Overload Potection) ทวงจรทางออก เวลาทขาทางออกลดวงจรจงท าใหไอซพงงายภาคทางเขา จะประกอบดวยทรานซสเตอร Q2 และ Q3 ตอกนเปนวงจรขยายความแตกตาง (Differential Amp) ซงทรานซสเตอรทงสองจะมคณสมบตเหมอนกนทกประการ เพอใหเกดออฟเซต และดรฟต าทสดทงนทรานซสเตอรทงสองจะอยในต าแหนงทใกลกนทสดเทาทจะท าไดใน ชพ (Chip) ดงนนทรานซสเตอรทงสองกจะมคณสมบตทเกอบจะเหมอนกนเพอใหไดความตานทานทางเขาสงทรานซสเตอร Q2 และ Q3 ตองเปนทรานซสเตอรทมอตราขยายสงมาก และท างานทกระแสคอลเลกเตอรต าขาอมตเตอรของทรานซสเตอร Q2 และ Q3 จะไดรบการปอนดวยแหลงจายกระแสคงตว (Constant Current Source) คอ ทรานซสเตอร Q1 ซงท าใหได CMRR มคาสง กระแสไบแอสทรานซสเตอร Q1 จะถกก าหนดโดย R7 , R8 และ R9 โดยท R7 , R8 ตอเปนวงจรไบแอสแบบแบงแรงดน (Voltage Divider Bias) ทรานซสเตอร Q9 ถกตอใหอยในลกษณะไดโอด เพอชวยท าใหแหลงจายกระแสมความเสถยรภาพ อนเนองจากอณหภมเพอรกษาแรงไฟ ไบแอสใหกบทรานซสเตอร Q1 และทรานซสเตอร Q8 ใหมคาคงท

วงจรรวมชนดเชงเสน

20

สญญาณจะถกขยายสงออกไปยงภาคกลางเปนสญญาณทางออกแบบค (Double Ended Output) คอ ทรานซสเตอร Q2 จะสงสญญาณออกทคอลเลกเตอรใหกบทรานซสเตอร Q4 และ Q3 จะสงออกท คอลเลกเตอรใหกบทรานซสเตอร Q5 ซงทรานซสเตอร Q4 และ Q5 เปนวงจรขยายความแตกตาง ภาคท 2 ท าใหอตราขยายแรงดนเพมขน และเปลยนสญญาณทางออกเปนแบบสญญาณออกทางเดยว (Single Ended) ทจดนทรานซสเตอร Q6 และ Q8 จะเปนตวเลอนระดบแรงดนไฟตรง (DC Voltage Level Shifter) ใหใกลกบกราวด (Ground) ตวความตานทาน R5 ใชเปนตวชดเชยความถ เพอใหไอซออปแอมปมความเสถยรภาพเวลาใชขยายความถสงภาคทางออกประกอบดวยทรานซสเตอร Q7 เปนวงจรแรงดนอมตเตอรตาม (Voltage Emitter Follower) ซงจะขยายกระแสไปขบโหลด และเปลยนคาความตานทานทางออกใหต าลง

6.4.2 ไอซออปแอมปแบบใชงานเอนกประสงคทวๆ ไปรนแรก ตระกล μA 709 (Op Amp μA 709 Family Frist Generation)

ไอซออปแอมปทใชงานเอนกประสงคทวๆ ไปรนแรก ไดถกสรางขนอยางสมบรณแบบเกดขน ในป ค.ศ. 1965 โดยบรษทแฟรชาย (Fairchild) ไดสรางไอซออปแอมปตระกล μA 709 ขนโดย พฒนามาจากไอซ เบอร μA 702 และเปนตวแรกทยอมรบและใชงานในวงการอตสาหกรรมทวๆ ไปจนกระทงถงทกวนน ไอซ μA 702 มขอจ ากดหลายดาน เชน ยานทางดานทางเขาแบบ วธรวม (Common Mode Input Voltage Range) แคบ มอตราขยายทางดานแรงดนผลตางต า และใชไฟเลยงไมสมมาตรกน คอ +12 V และ –6 V ไอซ เบอร μA 709 ไดแกไขขอบกพรองเหลานโดยออกแบบใหใชไฟเลยง ±15 V และมคาความตานทานทางเขา (Input Impedance) ประมาณ 400 k มความตานทานทางออก (Output Impedance) ประมาณ 150 มอตราขยายทางดานแรงดนเปน 45,000 เทา แตไมมชดปองกนการลดวงจรของทางออก และมปญหาการคางของสญญาณ (Latch Up) ไอซออปแอมปทอยในตระกลนไดแก บรษทโมโตโลลา (Motolola) คอ MC1709 และของบรษท เนชนแนลเซมคอนดคเตอร (National Semiconductor) คอ LM709 และของบรษทเทกซส อนสทรเมนท (Texas Instrument) คอ SN 7270

วงจรรวมชนดเชงเสน

21

ตารางท 6-2 แสดงลกษณะสมบตทางไฟฟาของไอซออปแอมปเบอร μA 709 (TA = 25 ºC ; VS = ±15 V)

ตวพารามเตอร คาคณสมบต หนวย แรงดนอนพตออฟเซต กระแสอนพตออฟเซต กระแสไบแอสอนพต ความตานทานทางเขาของวงจร แรงดนทางเขาเมออยในโหมดรวม การขจดแบบวธรวม อตราการขยายแรงดนเปดลป ความตานทานทางออกของวงจร การแกรงของแรงดนเอาตพต RL = 10k RL = 2.0 k ก าลงงานไฟฟาจากแหลงจาย

1.0 50 200 400 ±10 90

45000 150

±14 ±13 80

mV nA nA k µV dB เทา

V V

mW

\

รปท 6-15 แสดงวงจรภายในไอซออปแอมป เบอร μA 709

วงจรรวมชนดเชงเสน

22

6.4.3 ไอซออปแอมปแบบใชงานเอนกประสงคทวๆ ไปรนทสอง ตระกล LM 101 (Op Amp LM 101 Family Second Generation) ขอดของไอซออปแอมป เบอร μA 709 คอ

- มความตานทานทางเขา (Imput Impedance) สง - มความตานทานทางออก (Output Impedance) ต า - มอตราการขยายแรงดน (Voltage Gain) สง

ขอเสยของไอซออปแอมป เบอร μA 709 คอ - ไมมวงจรปองกนโหลดเกน (Overload Potection) เวลาท

ทางออกเกดลดวงจร - ในการชดเชยความถตองตออปกรณมากและยงยาก

(2 Capacitor and 1 Resistor) - แรงดนทออกจะคางเมออยในโหมดรวม - กนก าลงไฟฟาสญเสยสง - มความไวในการเกดออสซเลชนไดงายถาตวเกบประจเปนภาระ

นบเปนอกกาวหนงในการพฒนาไอซออปแอมป เมอป ค.ศ. 1967 บรษทเนชนแนล เซมคอนดคเตอร (National Semiconductor Corporation) ไดแนะน าไอซออปแอมปตระกล LM 101 ไดแกจดออนของตระกล μA 709 และไดเพมอตราการขยายทางแรงดนเปน 160,000 เทา และใชไฟเลยงไดในชวง ±5 V ถง ±20 V นอกจากนยงมขาเหมอนกบ μA 709 ทกประการ

รปท 6-16 แสดงถงไอซออปแอมป 2 ภาค ในไอซออปแอมป LM 101

วงจรรวมชนดเชงเสน

23

รปท 6-17 แสดงวงจรภายในไอซออปแอมป เบอร LM 101

ตารางท 6-3 แสดงคณลกษณะสมบตทางไฟฟาของไอซออปแอมป เบอร LM 101 (TA = 25 ºC; VS = ±15 V)

ตวพารามเตอร คาคณสมบต หนวย แรงดนอนพตออฟเซต กระแสอนพตออฟเซต กระแสไบแอสอนพต ความตานทานทางเขาของวงจร ชวงแรงดนทางเขา การขจดแบบวธรวม อตราการขยายแรงดนเปดลป ความตานทานทางออกของวงจร การแกวงของแรงดนเอาตพต สมประสทธตออณหภมของ Vios แรงดนไฟเลยง ก าลงงานไฟฟาจากแหลงจาย

1.0 40 120 0.8 ± 13 90

160,000 150 ± 14 3.0

± 5 – ± 20 50

mV nA nA

M V dB เทา

V

μ V/ ºC V

mW

วงจรรวมชนดเชงเสน

24

6.4.4 ไอซออปแอมปแบบใชงานเอนกประสงคทวๆ ไปรนทสาม ตระกล μA 741 (Op Amp μA 741 Family third Generation) ในป ค .ศ . 1968 ประมาณเดอนเมษายน บรษท แฟรชาย เซมคอนดคเตอร

(Fairchild Semiconductor) ไดเปดตวแนะน าไอซ ตระกล μA 741 เปนไอซออปแอมปตวแรกทมการชดเชยภายในซงท าใหไอซนมขอเดนหลายประการ เชน มวงจรปองกนการจายกระแสเกนก าหนด (Over Load Protection) ทงดานทางเขาและทางออกสญญาณไมมการคางของสญญาณ ไมมการเกด ออสซเลท เมอใชงานกบโหลดปกตใชงานแพรหลายกนมากทสดในปจจบนไอซออปแอมปในตระกลน ไดแก เบอร 741A ,747 Dual Op Amp ,748 , LM 148 (Dual 741 Op Amp) และ 1558

รปท 6-18 แสดงวงจรภายในไอซออกแอมป เบอร μA 741

วงจรรวมชนดเชงเสน

25

ตารางท 6-4 แสดงคณสมบตลกษณะสมบตทางไฟฟาของไอซออปแอมป เบอร μA 741 (TA = 25 ºC ; V = ±15 V)

ตวพารามเตอร คาคณสมบต หนวย แรงดนอนพตออฟเซต กระแสอนพตออฟเซต กระแสไบแอสอนพต ความตานทานทางเขาของวงจร ชวงแรงดนทางเขา การขจดแบบวธรวม อตราการขยายแรงดนเปดลป ความตานทานทางออกของวงจร การแกวงของแรงดนเอาตพต สมประสทธตออณหภมของ Vios แรงดนไฟเลยง ก าลงงานไฟฟาจากแหลงจาย

1.0 20 80 2.0 ± 15 90

200,000 75

± 14 15.0 ± 15 500

mV nA nA

M V dB เทา

V

μV/ ºC V

mW

ไอซออปแอมป เปนไอซทแพรหลายและมผรจกใชงานกนอยางมาก ดงนนจงมบรษทผผลตไอซแบบนอยางมากมายหลายบรษท แตละบรษทกไดพยายามคดคนปรบปรงคณสมบตของ ออปแอมปออกมาหลายแบบ เพอใหดทสดในทกๆ ดาน ซงตอมาไดมการพฒนาอก โดยมการน าเอาทรานซสเตอร ชนดเฟท (FET = Field Effect Transistor) มาแทนททรานซสเตอรไบโพลาร (Bipolar Transistor) ท าใหความตานทานทางเขา (Input Impedance) ของออปแอมปสงขนมาก และท าใหเกดกระแสทางเขานอยลง นอกจากนยงสามารถสรางออปแอมปมากกวา 1 ตว เชน 2, 3 หรอ 4 ตวลงในตวถงเดยวกน

วงจรรวมชนดเชงเสน

26

ตารางท 6-5 แสดงคณสมบตของไอซออปแอมปในทางปฏบต

คณสมบต ชนดของออปแอมป

หนวย 709 741 301 LF 147 LF 411A

AVOL ZIN ZOUT Vios Band Width CMRR Slew Rate Noise

4.5×104 4×105 150 1.0

1.2×106 90

0.25 -

2×105 2×106

75 1.0

1.5×106 90 0.5 -

1.6×105 2×106

75 2.0 106 90 10 -

105 1012 30 1.0

4×106 100 13

FET INPUT

2 × 105 1012 30 0.3

4 × 106 100 10

LOW Offset FET INPUT

None ohms (Ω) ohms (Ω) mV Hz dB V/μS

6.4.5 ไอซออปแอมปหนาทเฉพาะงาน (Specific Function Op Amp)

ในเรมแรกนนออปแอมปนนไอซออปแอมป จะถกพฒนาใหออกมาเปนแบบไอซออปแอมปเพอใชในงานเอนกประสงคเราเรยกวา ออปแอมปเอนกประสงคทวๆ ไป ซงท าใหออปแอมปทผลตออกมามความนยมใชงานอยางแพรหลาย อยางไรกตามออปแอมปแบบเอนกประสงคทวๆ ไป ไมเหมาะทจะน าไปใชกบงานพเศษหรอเฉพาะกจบางอยางไดดงนนบรษทผผลต จงตองพฒนาดดแปลงและเพมเตมคณลกษณะพเศษบางประการลงในไอซออปแอมป เชน เปนวงจรรกษาแรงดน หรอท างานทความถสงมากๆ เปนตน ท าใหไดไอซออปแอมป หนาทเฉพาะงานมากขนและท าใหเราสามารถเลอกหาไอซออปแอมปทเหมาะสมกบงานมากขน

ตวอยางเชน LM 318 เปนออปแอมปความเรวสงประมาณ 15 MHz และ มคาอตราสลซ (Slew Rate) สงถง 50 V/μS μA 771 เปนออปแอมปทมกระแสไบแอสทางเขาต าประมาณ 200 pA และมคาอตราสลซ (Slew Rate) ถง 13 V/μS μA 714 เปนออปแอมป ทมความเทยงตรงสงเพราะม Vios ต าถง 75 μV และมสญญาณรบกวนต ามาก μA 791 เปนวงจรขยายก าลงซงจะใชกระแสทางออกสงถง 1 Amp 6.5 การก าหนดรหสของบรษทผผลตบนตววงจรรวม (Manufacturers’ Designations Code On Integrated Circuits) เฉพาะในประเทศสหรฐอเมรกา อยางเดยวมบรษททผลตวงจรรวมมากกวา 30 บรษทซงสามารถทจะผลตไอซออกสตลาดไดมากกวาหลายลานตวตอป แตละบรษทผผลตจะพมพรหสของตนเองก าหนดลงบนไอซทเขาผลตซงมทงอกษรและตวเลข และบรษทผผลตตองใชรหสตวเลขตามขอก าหนดลขสทธของผออกแบบ ตวอยางเชน ออปแอมปไอซ 741 เปนลขสทธของบรษทแฟรชายด (Fairchild)

วงจรรวมชนดเชงเสน

27

ซงผลตออกมาในเบอร μA 741 โดยทตวอกษรภาษาองกฤษ μA แทนชอบรษท แฟรชายด สวนเลขแบบวงจรเปนเลขทะเบยนทจดทะเบยนลขสทธไว บรษทอนจะสามารถซอแบบวงจรไปผลตไดโดยเปลยนรหสตวอกษรตามบรษทใหมผลต เชน LM 741 (National Semiconductor) ; MC 1741 (Motolola) ; CA 3741 (RCA) ; SN 52741 (Texas Instruments) ; N 5741 (Signetics) เปนตน บรษทผผลตสวนใหญจะใชรหสซงประกอบดวยขอมลสวนตางๆ 4 สวน คอ

1.5.1 ชอบรษทผผลต 1.5.2 เลขแบบวงจรหรอเบอรของออปแอมป 1.5.3 ชวงอณหภมทใชงาน 1.5.4 แบบของตวถง

6.5.1 ตวอกษรน า คอ รหสบอกชอบรษทผผลต (Manufacturers Code)

ตารางท 6- 6 ตวอยางรหสตวอกษร และชอบรษทผผลตไอซ รหสตวอกษร บรษทผผลต μA ; μAF LM ; LH ; LF ; TBA MC ; MFC CA ;CD SN ; TL ULN ; ULS ; ULX ICL ; IH L N ; S ; NE ; SE ; SU BB OP

Fairchild National Semiconductor Motolola RCA Texas Instrument Sprague Intersil Siliconix , Inc. Signetics Burr Brown Precision Monolithics

6.5.2 หมายเลขแบบวงจรทบรษทผผลตก าหนด (No. Of Circuit Manufacture’s Designation)

ประกอบดวยรหสตวเลข 3 ถง 7 ตว เพอแสดงถงชนดหรอแบบวงจรของออปแอมปตามทบรษทก าหนด

วงจรรวมชนดเชงเสน

28

6.5.3 ชวงอณหภมทใชงาน (Temperature Ranges) รหสทใชบอกชวงอณหภมทใชงานแบบออกเปน 3 แบบ ไดแก

รหส C หมายถง ใชงานทว ๆ ไปทางการคา (Commercial Temperature Range) มชวงอณหภมใชงานอยในชวง 0 ºC ถง 70 ºC (หรอ 0 ºC ถง 75 ºC)

รหส I หมายถง ใชในงานอตสาหกรรม (Industrial Temperature range) มชวงอณหภมใชงานในชวง -20 ºC ถง 85 ºC (หรอ -40 ºC ถง 85 ºC) รหส M หมายถง ใชในงานทหาร (Military Temperature Range) มชวงอณหภมใชงานอยในชวง – 55 ºC ถง 125 ºC (หรอ -55 ºC ถง 85 ºC)

6.5.4 อกษรแสดงแบบของตวถงและการก าหนดขาอปกรณ (Case Or Pack Types And Pin Identification)

เนองจากออปแอมปถกสรางใหอยในรปของวงจรรวม ซงถกสรางขนบนแผนชป (Chip) ขนาดเลกมาก ซงแผนชปนบรรจลงในตวถงหรอทเรยกวา เพกเกจ (Package) ท าดวยพลาสตก เซลามก แกว หรอโลหะ ตวถงของออปแอมปจะพบไดเสมอๆ อย 3 แบบ คอ

6.5.4.1 แบบแบนราบ หรอ แบบตดบนผว (Flat Pack Or Surface Mounting) 6.5.4.2 แบบโลหะกลม หรอ ทโอ 5 (Metal Can Or To 5 Pack) 6.5.4.3 แบบแถวค หรอ ดป (Dual In Line Package Or DIP)

รปท 6-19 แสดงแบบตวถงชนดตางๆ ของ วงจรรวม

วงจรรวมชนดเชงเสน

29

ตารางท 6-7 ชนดตวถงและจ านวนขา ของลเนยรไอซ

ชนดของตวถง

จ านวนขา

Flat pack (ceramic)

Metal can or transistor pack (metal or plastic)

Dual-in-line (DIP) Package (ceramic

or plastic) 10 3 5 8 10 12 14 16 20

Yes No No Yes Yes No Yes No No

Yes Yes Yes Yes Yes Yes No No No

Yes (mini DIP) No No

Yes (mini DIP) No Yes Yes Yes Yes

6.5.4.1 แบบแบนราบ หรอ แบบตดบนผว (Flat Pack Or Surface Mounting) หมายถง ตวถงแบบดฟพลาสตกส าหรบการตดบนผวของแผนวงจรพมพ (Surface Mounting)

ใชรหสตวอกษร D หรอ F

รปท 6-20 รปแบบตวถงแบนราบ หรอ แบบตดบนผว

วงจรรวมชนดเชงเสน

30

6.5.4.2 แบบโลหะกลม หรอ ทโอ 5 (Metal Can Or To 5 Pack) ตวถงจะเปนโลหะกลม ซงจะมขา 8, 10 หรอ 12 ขา ใชรหสตวอกษร H

รปท 6-21 รปแบบตวถงโลหะกลม หรอ แบบ ทโอ 5 (TO 5)

6.5.4.3 แบบแถวค หรอดป (Dual In Line Package Or DIP) มลกษณะตวถงเปนรปสเหลยนผนผาทมขาออกมาทางดานขาง ซงจ านวนขามกจะเปนเลขค

เชน 8 , 14 , 16 , 18 , 20 , 24 , 28 , 40 หรอ 64 ขา แตทใชมากทสดจะเปนชนด 8 ขา และ 14 ขา ในตวถงอาจจะมออปแอมปหนงตวหรอมากกวาหนงตว เชน 2 หรอ 4 ตว หรอมากกวาน ใชรหสตวอกษร R หรอ T แทนตวถงแบบ มนดป (Mini DIP) ใชตวอกษร J แทนตวถงแบบ ดปเซรามก (Ceramic DIP) ; ใชตวอกษร P แทนตวถงแบบ ดปพลาสตก (Plastic DIP)

รปท 6-22 รปแบบตวถงแบบดป (Dip) ทงแบบ 8 ขา และ 14 ขา

วงจรรวมชนดเชงเสน

31

6.5.5 ตวอยางการอาน (Example Codes) (ก) อกษรน า แบบวงจร อกษรตามหลง

μA 741 C P บ. แฟรชายด ออปแอมป อณหภมใชงาน ตวถงแบบดป เอนกประสงค 0oC – 70oC พลาสตก (ข) อกษรน า แบบวงจร อกษรตามหลง

μA 741 T C บ. แฟรชายด ออปแอมป ตวถงแบบดป อณหภมใชงาน

เอนกประสงค มนดป 0oC – 70oC (ค) อกษรน า แบบวงจร อกษรตามหลง MC 741 F M

บ. โมโตโลรา ออปแอมป ตวถงแบบแบน อณหภมใชงาน เอนกประสงค ราบหรอตดบนผว -55oC– 125oC

6.6 หนาทของขาไอซออปแอมป (Function Terminal Of IC Op Amp) ออปแอมปแตละเบอรจะมการเรยงหนาทของขาตางๆ แตกตางกนไป ตามแตบรษทผผลตจะไดออกแบบไว ซงจะระบไวในหนงสอคมอไอซออปแอมป กอนทจะใชงานเราจะตองรกอนวาขาของไอซออปแอมปเบอรน ขาไหนมหนาทเปนอะไร

รปท 6-23 แสดงต าแหนงของขาไอซออปแอมป และขอสงเกตในการหาต าแหนงขา

วงจรรวมชนดเชงเสน

32

6.6.1 ขาเอนซ (NC Terminal Or No Connection) หมายความวา ขาของไอซนน ไมมสวนหนงสวนใดของวงจรตออย 6.6.2 ขาปอนแหลงจายไฟ (Power Supple Terminal)

เปนขาทใชปอนแหลงจายไฟใหกบออปแอมป ซงจะมสญลกษณเปน +V (ส าหรบปอนแรงไฟบวก) และเปน –V (ส าหรบปอนแรงไฟลบ) และสญลกษณ GND คอจดตอรวมของแหลงจายไฟจะตอเขากบกราวด รวมทงใชเปนจดเปรยบเทยบเมอตองการวดแรงดนทก ๆ จดในวงจรเสมอ

รปท 6-24 แสดงการตอแหลงไฟ บวก ลบ กราวด และโหลด (RL) ไอซออปแอมป

6.6.3 ขาสญญาณทางออกหรอเอาตพต (Output Terminal) เปนขาทสญญาถกสงออกไปยงโหลด (RL) และทปลายอกดานหนงจะตอไวกบกราวด (GND) ดงนนจะสามารถวดคาแรงดนทางออก (VO) ไดโดยเทยบกบกราวดเนองจากขาทางออกของออปแอมปชนดเอนกประสงคทวๆ ไป จะสามารถจายกระแสทางออก (IO) ไดอยในชวง 5-10 มลแอมป (mA) ทงนเปนเพราะวา ไอซออปแอมปจะตองสามารถรกษาแรงดนตกครอมอยภายใตไอซ ไวประมาณ 1 ถง 2 โวลท เพอใหไอซออปแอมปยงคงรกษาคณสมบตการขยายไวได ดงนนแรงดนทางออกสงสดจงมคาสงไมถงระดบแรงดนแหลงจายทงบวกและลบ โดยจะมคาแรงดนอมตวในดานบวกเรยกวา +Vsat และแรงดนอมตวในดานลบเรยกวา -Vsat ตวอยางเชน ถาแรงไฟแหลงจายมคาเทากบ ±15 V จะท าใหแรงไฟอมตว เทากบ 13 V โดยทวไปไอซออปแอมปมแรงดนตกครอมอยภายในประมาณ ±2 โวลท นอกจากนไอซออปแอมปบางเบอร จะมวงจรจ ากดกระแสทางออก เพอปองกนไอซไมใหเกดการเสยหายได ในขณะทลดวงจร

วงจรรวมชนดเชงเสน

33

6.6.4 ขาสญญาณทางเขา หรอ อนพต (Input Terminal)

รปท 6-25 แสดงขวสญญาณทางออก (VO) เมอปอนสญญาณเขาทขาสญญาณทางเขา

จากรป จะเหนไดวาขาสญญาณทางเขาจะม 2 ขา โดยมเครองหมายสญลกษณบวก (+) ส าหรบทางเขาสญญาณทท าใหแรงไฟสญญาณทางออก (VO) ไมกลบเฟส หรอขวของแรงไฟ ซงเรยกวา ขานอนอนเวอรตงอนพต (Noninverting Input) และสญลกษณลบ (-) ส าหรบทางเขาสญญาณทท าใหแรงไฟสญญาณทางออก (VO) เกดกลบ เฟส หรอขวของแรงไฟ ซงเรยกวา ขาอนเวอรตง อนพต (Inverting Input) ปรากฏอยในสญลกษณของออปแอมป ตามลกษณะของขาสญญาณทางเขาของวงจรขยายผลตาง (Differential Amplifier) ซงเราเรยกวา ขาสญญาณทางเขาผลตาง หรอ ดฟเฟอเรนเชยล อนพต (Differential Input) ความแตกตางของระดบแรงดนสญญาณผลตาง (Vid ; Differential Input Voltage) จะมความสมพนธโดยตรงกบ สญญาณทขาทางออก (Vo ; Output Voltage) กลาวคอ ถาสญญาณทเขาขาบวก (+) ของออปแอมปมคามากกวา ขาลบ (-) จะท าใหขวของแรงไฟสญญาณผลตาง (Vid) เปนบวก และขยายออกทขาทางออกดวยอตราการขยายของตวออปแอมป ขณะลฟเปด (Avol ; Openloop Gain) เปนคาแรงไฟสญญาณทางออก (VO) และ มข วของแรงไฟเปนบวก ดงตวอยางในรปท 6-25 (ก) ในท านองเดยวกน ถาสญญาณทเขาขาบวก (+) ของ ออปแอมปมคานอยกวาลบ (-) จะท าใหขวของแรงไฟสญญาณผลตาง (Vid) เปนลบ และขยายออกทขาทางออกเปนคาแรงไฟสญญาณทางออก (VO) และมขวของแรงไฟเปนลบ ดงตวอยางในรปท 6-25 (ข)

วงจรรวมชนดเชงเสน

34

6.7 แหลงจายไฟส าหรบวงจรรวม (Power Supplies For Integrated Circuits)

วงจรรวมเชงเสน หรอ ลเนยรไอซสวนมาก (โดยเฉพาะ ออปแอมป) ภายในจะประกอบดวยวงจรขยายความแตกตางมากกวาหนงหรอหลาย ๆ ภาค และวงจรขยายความแตกตางนตองการแหลงจายไฟบวกและลบ เพอการท างานของวงจร ดงนนลเนยรไอซจงตองการแหลงจายไฟบวกและลบดวย โดยปกตลเนยรไอซ โดยทวๆ ไป จะมขนาดแรงดนแหลงจายไฟเทากบ + 15 V และ – 15 V โดยแหลงจายไฟทงสองจะตองมกราวดรวมกน

นอกจากเราจะใชแหลงจายไฟบวก และ ลบ สองชดแลว เราอาจจะใชแหลงจายไฟชดเดยวท าแรงไฟบวก และ ลบ กได ดงรปท 6.26 รป (a) คาความตานทานรวมในวงจรจะมคาเทากบ 2 R ควรมคามากกวา 10 kΩ ดงนนกระแสไฟจากแหลงจายจะมคาไมมากนกตวเกบประจ (Capacitor) ใชกรองสญญาณรบกวนจากแหลงจายในทางปฏบตจะใชคาความจอยในยาน 0.01 ถง 10 ไมโครฟารด รป (b) ใชซเนอรไดโอดเพอแบงแรงไฟ บวก และ ลบ จากแหลงจายใหเทากน คาความตานทาน RS ควรจะเลอกใหเหมาะสมกบแหลงจายไฟเพอใหไดโอดสามารถท างานในสภาวะ อะวาลานซ (Avalanche Mode) รป (C) ใชตวโพเทนชออมเตอร เพอแบงแรงไฟ บวก และ ลบ จากแหลงจายใหเทากน ไดโอด D1 และ D2 ใชปอนกนไอซในกรณตอขาแหลงจายไฟผดขว

รปท 6-26 แสดงวงจรแบบตาง ๆ ทใชเพอสรางไฟ บวก และ ลบ จากแหลงจายไฟเพยงชดเดยว

วงจรรวมชนดเชงเสน

35

แบบฝกหดบทท 6 6.1 วงจรภายในของไอซออปแอมปแบงออกเปนกสวนมหนาทอยางไรบาง 6.2 ไอซออปแอมปอเนกประสงคตวแรกทวงการยอมรบ ไดแก ไอซออปแอมป เบอรอะไร บรษทใด

เปนผผลต 6.3 ลเนยรไอซ แตกตางกบดจทลไอซ และ แอนาลอกไอซ อยางไรบาง 6.4 เหตใดทเรยกชอของลเนยรไอซ แบบนวา ไอซออปเปอเรชนแนลแอมปลไฟร (Operational

Amplifier) 6.5 คณสมบตของไอซออปแอมป ในดานใดบางทตองการสรางใหมคา เปนคาอนนต และในดาน

ใดบาง ทตองการใหมคาเปนศนย 6.6 จงอธบายความหมายของรหสตวอกษรบนตวไอซ ดงน MC 741 TM 6.7 คาแรงไฟอมตวทางออก (Vsat) ของไอซออปแอมป โดยปรกตจะมคาประมาณเทาใดเพราะเหตใด 6.8 การใชวงจรจายกระแสคงตว (Constant Current Source) แบบวงจรเงากระแส (Current

Mirror) ชวยใหวงจรขยายความแตกตางในวงจรรวมมคณสมบตเปนอยางไรบาง 6.9 ไอซออปแอมปอเนกประสงค ตวแรกทบรษทเนชนแนลเซมคอนดคเตอร ผลตออกมา คอไอซ

ออปแอมปเบอรอะไร 6.10 ออปแอมปทสรางในรปแบบของคอมพลเมนทาร มอสเฟต มคณสมบตเดนในเรองอะไร 6.11 จาวงจรในรปท 6-11 วงจรภายในไอซออปแอมปเบอร MC 1435 ถาก าหนดใหทรานซสเตอรทกๆ

ตว มคาอตราขยายกระแส AC = DC = 75 และแรงไฟตรงทขาเบส – อมตเตอร ของทรานซสเตอรทกๆ ตวมคา = 0.7V ถาก าหนดใหวงจรใชไฟเลยง 10V จงหาคากระแสและคาแรงดนไฟตรง ทขาคอลเลคเตอร ของทรานซสเตอรทกๆ ตว