Upload
zander
View
267
Download
5
Embed Size (px)
DESCRIPTION
Logic Works 의 화면구성. Drawing window - 회로 구성의 Schematic 영역 Simulation Window- 회로의 Simulation 결과 출력 영역 Part Window- 사용할 Part 를 선택하는 영역 Drawing Tools- 회로를 그리는 도구들로 구성된 Tool bar. Simulation Tools- Simulation 작업을 수행하는 Tool bar. Drawing Tool bar 의 주요 기능. ① Pointing Cursor : 마우스 포인터 - PowerPoint PPT Presentation
Citation preview
Logic Works 의 화면구성Drawing window - 회로 구성의 Schematic 영역
Simulation Window- 회로의 Simulation 결과 출력 영역
Part Window- 사용할 Part 를 선택하는 영역
Drawing Tools- 회로를 그리는 도구들로 구성된 Tool bar.
Simulation Tools- Simulation 작업을 수행하는 Tool bar.
Drawing Tool bar 의 주요 기능
• ① Pointing Cursor : 마우스 포인터• ② 삭제용 Cursor : 원하는 부분만을 삭제할 때 사용• ③ 텍스트 입력 커서 : 회로도에 텍스트를 입력할 때 사용• ④ 신호선 입력 커서 : 포인터 커서를 이용할 때 보다 쉽게 선을 연결할 수
있다 .• ⑤ 버스 입력 커서 : 선을굵게 표현하여 버스 ( 회로내에서 공유되는선 ) 를
입력• ⑥ Zoom out • ⑦ Zoom in• ⑧ window 크기에 맞게 확대• ⑨ 일반 Size 로 확대
Simulation Tool bar 의 주요 기능
• ① Show/Hide Simulation: Simulation window 를 표시 /숨김• ② Add signal to timing : Simulation Window 에 다른 Signal 추가• ③ Trigger( 특정 Signal 위주로 Simulation...)• ④ Reset Simulator(Simulation Window 를 Clear...)• ⑤ Zoom in Simulation window• ⑥ Zoom out Simulation window• ⑦ Normal Size• ⑧ Single Step Simulator• ⑨ Stop Simulator• ⑩ Simulator Speed• ⑪ Run Simulator
Drawing & Simulation 실습
• 아래 그림과 같이 74_164 소자를 이용한 간단한 예제를 통해 Drawing과 Simulation 을 실습해보기로 한다 .
조합회로의 구성과 시뮬레이션
Z = AB + BC + AC'
Z = AB + BC + AC'
• 위의 Boolean equation 은 위 그림의 회로도로 구현되며 다음의 구성요소를 필요로 한다 .– - 2 입력 AND 게이트 (AND-2)3 개– - 2 입력 OR 게이트 (OR-2)2 개– - not 게이트 (NOT) 1 개 – - 게이트들을 연결할 wire– - 회로 테스트시 입력값을 바꿀때 사용하는 Switch 3 개
• 위 에 서 필 요 한 게 이 트 들 은 Parts window 의 풀 다 운 메 뉴 에 서 Simulation Gates.clf 에 서 제공된다 .
Z = AB + BC + AC'
• AND Gates– AND - 2 게이트를 더블클릭하고 디자인 윈도우로
커서를 원하는 위치로 옮긴 후 클릭 하면 디자인창에 AND - 2 게이트가 입력된다 .
– 같은 방법으로 3 개의 AND - 2 gate 를 그린다 .
참고• 나중에 회로의 연결을 용이하게 하려면 게이트들의
간격을 일정하게 띄어 그린다 . • 입력된 게이트의 위치를 변경할 때는 이동시킬
게 이 트 를 마 우 스 로 선 택 하 여 원 하 는 곳 으 로 드래그하면 된다 .
• 잘못 입력된 게이트를 지울 때 는 지우려는 게이트를 마우스로 선택한 후 Delete 키를 이용하거나 오른쪽 마우스 버튼을 누르면 나타나는 팜업 메뉴에서 삭제할 수 있다 .
• 원하는 게이트의 입력이 완료된 후 초기상태의 마우스 포인터 상태로 돌아가기 위해 ESC 버튼을 누르거나 Drawing ToolBar 에서 키를 누른다 .
OR Gates• OR - 2 게이트를 더블클릭하고 원하는
위 치 로 이 동 한 후 한 번 클 릭 하 면 디자인창에 OR - 2 gate 가 입력된다 .
• 같은 방법으로 2 개의 OR-2 gate 를 그린다 .
• 7400devs.clf 에 있 는 IC 들 은 핀 번 호 가 입 력 되 어 있 으 므 로 입 력 할 필요가 없다 .
NOT Gates• NOT 게이트를 더블클릭하고 위와 같은
방법으로 원하는 곳에 위치시킨다 .
Switch• Simulation IO.clf 를 선택하여 binary
switch 를 더 블 클 릭 하 여 게 이 트 의 입력단 가까이에 위치시킨다 .
• 스위치의 edge 부분을 마우스 왼쪽 버 튼 으 로 클 릭 할 때 마 다 입 력 값 이 반전된다 .
핀 번호 입력하기• 게이트의 입출력핀에 마우스 포인터를
가져가 오른쪽 마우스 버튼을 누른 후 Pin info... 를 선택한다 .
• 핀 번 호 를 입 력 하 고 Pin number visible 을 체크한 후 OK 를 클릭한다 .
Wire 연결• Wire 를 Boolean equation 에 맞게
연 결 한 다 . TP 5 의 그 림 과 같 이 연결하면 된다 .
• 연 결 하 려 는 곳 에 마 우 스 포 인 터 를 위치시키고 드래그하여 그린 후 마우스 버튼을 놓으면 된다 .
• 잘못 연결한 선을 지울때는 Drawing ToolBar 에서 Zap(delete) 을 누른 후 원하는 선만을 지울 수 있다 .
입출력단에 이름 (Lable) 넣기
• 첫번째 AND 게이트의 입력단을 Z 라고 입력하려면 원하는 wire 에 마우스 포인터를 가져간 후 오른 쪽 마우스 버튼을 누른 후 name 메뉴를 선택한다 .이름을 'Z' 라고 입력하고 visible 을 체크 한 상태에서 확인을 클릭한다 .
입출력단에 이름 (Lable) 넣기
• 또 다른 방법은 Drawing Toolbar 에서 Text 입력 커서를 선택하고 Label 을 넣을 선에 연필모양의 커서 끝으로 클릭하여 Z 를 입력한 후 원하는 곳으로 드래깅한다 . 이때 , Label 이 보라색으로 나오지 않으면 Signal 과 Label 이 연결되지 않은 것이므로 위의 작업을 재 시도한다 . Label 을 클릭 하여 Signal과의 연결상태를 확인한다 . (Label 이 붙어 있는 Signal 은 차후 Simulation 을 통해 그 값을 알아 볼 수 있다 .)
• 이 와 같 은 방 법 으 로 B, C, D, E, F, G, Z 를 입 력 한 다 . 이것으로써 회로도는 모두 그렸다 .
디자인한 회로도 시뮬레이션 하기• 위의 조합회로는 타이밍도를 이용한
시 뮬 레 이 션 에 별 의 미 가 없 으 므 로 순차회로때 설명하기로 하자 .
• 1. Signal Probe 를 이용한 방법– 회 로 의 모 든 입 출 력 단 의 값 을 쉽 게
알아보는 방법으로 Drawing ToolBar 의 Signal Probe 를 누른 후 물음표 아이콘의 끝을 알고싶은 곳에 가져가서 찍으면 그 위치의 값을 알 수 있다 .
디자인한 회로도 시뮬레이션 하기• 2. Binary Probe 를 이용한 방법 :
– Parts Palette 의 풀다운 메뉴에서 Simulation IO.clf 를 선택한다 .– Binary Probe 를 더블클릭하여 출력값을 알고싶은 부분에 연결하면
출력값을 보여준다 .– 아래 그림에서는 입력 A,B,C 가 각각 1, 0, 0 일 때 각 출력단의 값을
보여주는 예이다 .
순차회로의 구성과 시뮬레이션• 여 기 서 는 74164(8bit-shift-register) 를
binary probe 와 Simulation Window 를 이용하여 시뮬레이션 해보자 .– 조합회로를 구현할 때 배운 방법을 이용하여 아래 그림을
그리자 .– 7400devs.clf 에 서 74164 를 더 블 클 릭 하 여 그 리 고
Simulation IO.clf 에서 clock 을 더블클릭하여 회로도를 완성한다 .
시뮬레이션 순서• ① 먼저 SW1 을 0 으로 하여 모든 출력 (Q1 ∼
Q8) 을 0 으로 clear 시킨다 .• ② SW1 을 1 로 , SW2 도 1 로한 후 SW3 을
이용하여 한 클럭을 발생시키고 나서 다시 SW2를 0 으로 한다 . 그러면 , Q1 에 1 이 입력된다 .
• ③ 그 후 클럭이 하나 발생할 때 마다 Q1 에서 입력된 1 이 Q2 에서 Q8 로 자리를 이동하는 것을 관찰할 수 있다 .
시뮬레이션 순서• ④ Q8 이 1 이 된 후 다시 클럭이 발생하면 1
이 소멸되고 Q8 의 출력이 0 이된다 . 아래 그림 . 계속 클럭이 발생해도 SW2 가 0이므로 입력이 계속 0 이 들어와서 이동이 없는 것처럼 보인다 .
• ⑤ 위 의 결 과 를 Simulation window 를 이용하여 관찰해보자 .
시뮬레이션 순서• 위 의 그 림 13 을 보 면 74164 는
clock(SW3) 이 positive-edge(0->1) 일 때 동작되어 출력값이 변함을 볼 수 있다 .
• 아래의 타이밍도는 옆의 그림과 같은 클럭 속도로 시뮬레이션 되었다 .
Sigle Step 실행하기• Simulation Tool Bar 에 서 Single
Step 버튼을 클릭하면 버튼을 한번 누를 때 마다 Clock 에 동기 하여 한 주기씩 실 행 되 어 Simulation Window 에 Timing 이 그려진다
Simulation 속도 조절하기• Simulation Tool Bar 에 서
Simulation Speed Slider 를 조절하면 Simulation 속도가 조절된다 .
Simulation 중단하기• Simulation Tool Bar 에 서 Stop
Simulator 버 튼 을 클 릭 하 면 Simulation 이 중단된다 .
Part Library 제작• 1. 내부회로를 작성한다 .
– 먼 저 아 래 그 림 과 같 은 특 정 회 로 를 작 성 하 여 mysample.cct 라는 이름으로 저장한다 . ( 저장하는 이름은 사용자 임의로 결정한다 .)
– Library 를 만들 경우 외부와 Interface 되는 단자는 아래와 같 이 connector.clf library file 의 Port In/Out/Bidir 모듈을 사용하여 연결한다 .
– 연결하는 모듈은 마우스 오른쪽 버튼을 클릭하여 Name 을 붙 여 놓 는 다 . 차 후 Part Library 로 사 용 할 때 여 기 서 설정한 Name 을 Pin 이름으로 사용하므로 적절한 Name
을 기입하는 것이 좋다 . Ex) Port In - CLR, CLK Port Out - OUT
Part Library 제작• 2. DevEditor 상태로 들어간다 .
– File-New 메 뉴 를 클 릭 하 고 새로만들기에서 아래 그림과 같이 Device Symbol 을 선택하면 DevEditor 상태로 들어간다 . 옆의 그림창이 뜬다 .
Part Library 제작• 3. 내부회로를 삽입한다 .
– Options 메뉴의 Subcircuits/Part Type...을 선택하여 'Create a sub-circuit symbol and select an open circuit to attach'항목을 선택한다 .
– 삽입하고자 하는 회로 (mysample.cct) 를 옆의 그림과 같이 선택하고 , Part Type 을 완료한다 .
Part Library 제작• 4. Pin Module 을 Link 시킨다 .
– Options 메뉴의 Auto Create Symbol 하고 Extract Pin List 를 클릭하면 그림 20 처럼 Library 생성시 배치되는 Pin 들이 나열된다 . 여기서 보이는 Pin 들은 내부회로 작성시 작업했던 Port Name 인 것을 알 수 있다 .
– Pin 들의 위치를 조정한 후 Generate Symbol 을 클릭하면 다음 장의 그림 같은 Library 가 생성된다 .
Part Library 제작• 5. 이렇게 작성한 library 를 File
메뉴의 Save part as... 를 선택하여 특정 Library file 에 저장한다 .