LT1166 パワー出力段自動バイアス・システム - …...LT1166 2-104 、LTC、LTはリニアテクノロジー社の登録商標です。Unity Gain Buffer Amp Driving 1Ω

LT1166

2-104

、LTC、LTはリニアテクノロジー社の登録商標です。

Unity Gain Buffer Amp Driving 1Ω Load

INPUT

OUTPUT

0V

0V

TYPICAL APPLICATION

U

7

3

6

ILIM+

VOUT

ILIM–

LT1166

VTOP

VBOTTOM

1µF

1µF

1k

1k

R3100Ω

RSENSE–

0.33Ω

RSENSE+

0.33Ω

1Ω

VOUT

4 IBOTTOM = 15mA

1 ITOP = 15mA

300pF

R2100Ω

300pF

IRF9530

IRF530

2N2222R4

100Ω 47ΩMPS2222

+220µF

2N2907

R1

100ΩMPS2907

+220µF

15V

–15V

5.6k

VINVIN4.3k 2

1166 • F01

SENSE– 5

SENSE+ 8

47Ω

Figure 1. Unity Gain Buffer with Current Limit

1166 • TA01

LT1166

特長

AB級バイアス電流を設定調整不要 IQの熱暴走なしデバイス不整合を補正単純なヒート・シンクプログラム可能な電流制限並列接続により高電流を供給能小型SO-8またはPDIPパッケージ

アプリケーション

パワーMOSFETのバイアス高電圧アンプシェーカ・テーブル・アンプオーディオ・パワー・アンプ

概要

LT®1166は高電力アンプにおいてAB級出力電流を制御するバイアス生成システムです。外付けトランジスタを接続すると、ユニティ・ゲイン電圧フォロワになります。LT1166は、無信号時電流調整や厳密なトランジスタの整合がまったく必要ないため、パワーMOSFETデバイスのドライブに最適です。LT1166を使用した複数の出力段を並列に接続すれば、高出力電流を得ることができます。

バイアス・システムが小さな外付けセンス抵抗を使用して、各パワー・トランジスタの電流を検知するため、静止点の熱暴走は発生しません。高速レギュレータ・ループは、各パワー・デバイスに供給されるドライブ量を制御します。LT1166は１組のトランジスタまたは電流源からバイアスでき、また出力トランジスタに供給されるドライブ電圧で動作するため、どのような電源電圧でも動作可能です。

パワー出力段自動バイアス・システム

LT1166

2-105

ABSOLUTE MAXIMUM RATINGS

W WW U

PACKAGE/ORDER INFORMATION

W UU

ORDER PARTNUMBER

Supply Current (Pin 1 or Pin 4) ............................ 75mADifferential Voltage (Pin 2 to Pin 3) ......................... ±6VOutput Short-Circuit Duration (Note 1) .........ContinuousSpecified Temperature Range (Note 2) ........ 0°C to 70°COperating Temperature Range ................ –40°C to 85°CStorage Temperature Range ................. –65°C to 150°CJunction Temperature (Note 3) ............................ 150°CLead Temperature (Soldering, 10 sec).................. 300°C

S8 PART MARKING

1166TJMAX = 150°C, θJA = 100°C/ W (N8)TJMAX = 150°C, θJA = 150°C/ W (S8)

Consult factory for Industrial and Military grade parts.

ELECTRICAL CHARACTERISTICS

PARAMETER CONDITIONS MIN TYP MAX UNITSOutput Offset Voltage Operating Current 15mA to 50mA 50 250 mVInput Bias Current Operating Current 15mA to 50mA (Note 4) 2 10 µAInput Resistance Operating Current 15mA to 50mA (Note 5) 2 15 MΩVAB (Top) Measure Pin 8 to Pin 3, No Load 14 20 26 mVVAB (Bottom) Measure Pin 5 to Pin 3, No Load –14 –20 –26 mVVoltage Compliance Operating Current = 50mA (Notes 6, 9) ±2 ±10 VCurrent Compliance Operating Voltage = ±2V ±4 ±50 mATransconductance (Note 7)

gmCC2 Pin 1 = 2V, Pin 4 = – 2V 0.08 0.100 0.13 mhogmEE2 Pin 1 = 2V, Pin 4 = –2V 0.08 0.100 0.13 mhogmCC10 Pin 1 = 10V, Pin 4 = –10V 0.09 0.125 0.16 mhogmEE10 Pin 1 = 10V, Pin 4 = –10V 0.09 0.125 0.16 mho

PSRRCC (Note 8) 19 dBPSRREE (Note 8) 19 dBCurrent Limit Voltage Operating Current 15mA to 50mA

Pin 7 Voltage to Pin 3 1.0 1.3 1.5 VPin 6 Voltage to Pin 3 – 1.0 – 1.3 – 1.5 V

The denotes specifications which apply over the full operatingtemperature range.Note 1: External power devices may require heat sinking.Note 2: Commercial grade parts are designed to operate over thetemperature range of –40°C to 85°C but are neither tested nor guaranteedbeyond 0°C to 70°C. Industrial grade parts specified and tested over–40°C and 85°C are available on special request, consult factory.Note 3: TJ calculated from the ambient temperature TA and the powerdissipation PD according to the following formulas:

LT1166CN8: TJ = TA + (PD • 100°C/W)LT1166CS8: TJ = TA + (PD • 150°C/W)

Note 4: ITOP = IBOTTOM

Note 5: The input resistance is typically 15MΩ when the loop is closed.When the loop is open (current limit) the input resistance drops to 200Ωreferred to Pin 3.Note 6: Maximum TJ can be exceeded with 50mA operating current andsimultaneous 10V and – 10V (20V total).Note 7: Apply ±200mV to Pin 2 and measure current change in Pin 1and 4. Pin 3 is grounded.Note 8:

Note 9: For Linear Operation, Pin 1 must not be less than 2V or more than10V from Pin 3. Similarly, Pin 4 must not be less than 2V or more than10V from Pin 3.

Pin 1 = 2V, Pin 4 = –2V, Operating current 15mA and RIN = 20k, unless otherwise specified.

1

2

3

4

8

7

6

5

TOP VIEW

VTOP

VIN

VOUT

VBOTTOM

SENSE+

ILIM+

ILIM–

SENSE–

N8 PACKAGE8-LEAD PDIP

S8 PACKAGE8-LEAD PLASTIC SO

+1

PSRRCC = gmCC2 – gmCC10

gmCC2PSRREE = gmEE2 – gmEE10

gmEE2

LT1166CN8LT1166CS8

LT1166

2-106

TYPICAL PERFORMANCE CHARACTERISTICS

UW

Input Bias Current vsCurrent Source Mismatch

CURRENT SOURCE MISMATCH (%)–10

INPU

T BI

AS C

URRE

NT (µ

A)

–5.0 0 5.0 10

LT1166 • TPC01

150

100

50

0

–50

–100

–150–7.5 –2.5 2.5 7.5

ITOP = IBOTTOM = 50mA


TEMPERATURE (°C)–50

OUTP

UT O

FFSE

T VO

LTAG

E (m

V)

60

55

50

45

40

35

3025 75

LT1166 • TPC03

–25 0 50 100 125

RL = ∞ITOP = IBOTTOM = 15mA RIN = 4.3k

Output Offset Voltage vsTemperature

Output Offset Voltage vsCurrent Source Mismatch

Input Bias Current vsTemperature


INPU

T BI

AS C

URRE

NT (µ

A)

3.0

2.9

2.8

2.7

2.6

2.5

2.4

2.3

2.2

2.1

2.00 50 75

LT1166 • TPC04

–25 25 100 125

RL = ∞ITOP = IBOTTOM = 15mA

RIN = 4.3k

INPUT VOLTAGE (V)–10

OUTP

UT V

OLTA

GE S

WIN

G (V

)

10

8

6

4

2

0

–2

–4

–6

–8

–106

LT1166 • TPC05

–6–8 –4 0 4 8–2 2 10

RIN = 4.3kC1 = C2 = 500pFRL = 10ΩSEE FIGURE 8


RTOP = RBOTTOM = 1k

Output Voltage vs Input VoltageOpen-Loop Voltage Gain vsFrequency

Closed-Loop Voltage Gain vsFrequency

Current Limit Pin Voltage vsTemperature

FREQUENCY (MHz)

GAIN

(dB)

2

1

0

–1

–2

–3

–4

–5

–6

–7

–80.001 0.1 1 10

LT1166 • TPC07

0.01

VS = ±15VRIN = 4.3kITOP = IBOTTOM = 12mAC1 = C2 = 500pFSEE FIGURE 8

RL = ∞

RL =10Ω

Voltage Across Sense Resistorsvs Temperature

TEMPERATURE (°C)–50VO

LTAG

E DR

OP A

CROS

S SE

NSE

RESI

STOR

S (m

V) 24

22

20

18

16

–16

–18

–20

–22

–240 50 75

LT1166 • TPC08

–25 25 100 125

SENSE+

SENSE–


I LIM

PIN

VOL

TAGE

REF

EREN

CED

TO V

OUT

(V) 1.25

1.20

1.15

–1.15

–1.20

–1.250 50 75

LT1166 • TPC09

–25 25 100 125

PIN 7 TO PIN 3

PIN 6 TO PIN 3

VIN = ±1.5V

ITOP AND IBOTTOM MISMATCH (mA)–1.0

OUTP

UT O

FFSE

T VO

LTAG

E (m

V)

1.0

LT1166 • TPC02

–0.5 0 0.5

800

600

400

200

0

–200

–400

–600

–800–0.75 –0.25 0.25 0.75


RIN = 20k

RIN = 2k

FREQUENCY (MHz)

GAIN

(dB)

30

25

20

15

10

5

0

–5

–10

–15

–200.001 0.1 1 10

LT1166 • TPC06

0.01

VS = ±15VRIN = 4.3kITOP = IBOTTOM = 12mAC1 = C2 = 500pFSEE FIGURE 8

RL = ∞

RL =10Ω

LT1166

2-107

TYPICAL PERFORMANCE CHARACTERISTICS

UW

SUPPLY VOLTAGE (V)0

INPU

T TR

ANSC

ONDU

CTAN

CE (m

hos)

0.120

0.110

0.100

0.090

0.080

–0.080

–0.090

–0.100

–0.110

–0.1208

LT1166 • TPC10

21 3 5 7 94 6 10

VIN = ±200mVRL = 0RIN = 0

125°C

25°C

–55°C

125°C

–55°C25°C

gmCC

gmEE

Input Transconductance vsSupply Voltage

LOAD CURRENT (mA)

10 8 6 4 2 0 2 4 6 8 10

SENS

E PI

N VO

LTAG

E RE

FERE

NCED

TO

V OUT

(mV)

LT1166 • TPC12

1000

100

10

1RSENSE = 100Ω

VBOTTOM VTOP

SINKING SOURCING

Sense Pin Voltage Referenced toVOUT vs Load Current

FREQUENCY (kHz)

0.1TO

TAL

HARM

ONIC

DIS

TORT

ION

(%)

1

0.01 1 10 100

LT1166 • TPC11

0.010.1

10RL = 10ΩPO = 1WSEE FIGURE 8

Total Harmonic Distortion vsFrequency

ピン機能

VTOP（ピン1）：ピン1は出力トランジスタのトップ・ドライブ電圧を設定します。動作電源電流はピン１に供給され、その一部が内部回路をバイアスします。ピン１の電流は4mA以上でなければなりません。ピン１の電圧はVOUTを基準にして内部で12Vにクランプされているため、このピン電流は最大75mAに制限する必要があります。

VIN（ピン2）：ピン2はVOUT（ピン3）をドライブするユニティ・ゲイン・バッファの入力です。フォールト条件（短絡）では、入力インピーダンスが200Ωに低下するため、入力電流を5mAに制限するか、VINとVOUT間の電圧を±6V以下に制限しなければなりません。

VOUT（ピン3）：LT1166のピン3は、出力電圧を入力電圧に保持する電圧制御ループの出力です。

VBOTTOM（ピン4）：ピン4は出力トランジスタのボトム・サイド・ドライブ電圧を設定します。動作電源電流はこのピンから流出します。ピン4の電流は4mA以上でなければなりません。ピン4の電圧は、内部でVOUTを基準にして－12Vにクランプされているため、このピン電流は最大75mAに制限する必要があります。

SENSE－（ピン5）：SENSE－ピン電圧は電流制御ループによって設定され、ボトムサイド・パワー・デバイスの出力静止電流を制御します。フォールト条件では、ピン5とピン3間の最大電圧差を±6Vに制限してください。

ILIM－（ピン6）：負側電流制限ピンです。負のフォールト条件ではVBOTTOMとVOUT間の電圧を制限します。ピン6の最大逆電圧はVOUTを基準にして6Vです。

ILIM＋（ピン7）：正側電流制限ピンです。正のフォールト条件ではVTOPとVOUT間の電圧を制限します。ピン7の最大逆電圧はVOUTを基準にして－6Vです。

SENSE＋（ピン8）：SENSE＋ピン電圧は電流制御ループによって設定され、トップサイド・パワー・デバイスの出力静止電流を制御します。フォールト条件では、ピン8とピン3間の最大電圧差を±6Vに制限してください。

LT1166

2-108

Figure 2. Constant Product Generator

VAB+

VAB–

1k

1k

1Ω

1Ω

8

1

3

5

4

VO

V–

V+

Q7× 10

Q8× 10

Q9× 1

Q10× 1

RB1k

RT1k

–

+

–

+

M2

VTOP

VBOTTOM

IREF

IREF10SHUNT

REGULATOR

1166 • F02

M1

1Ω

1Ω

R1

R2

1

3

4

VO

V–

V+

Q11

Q12

Q1

Q2

RB1k

RT1k

M2

VTOP

VBOTTOM

1166 • F03

Q4× 32

Q6× 32

Q3× 1

Q5× 1

CEXT1

VIN

RIN

CEXT2

2

M1

Figure 3. Input Stage Driving Gates

アプリケーション情報

過電圧保護

VTOP（ピン1）およびVBOTTOM（ピン4）電源ピンにはクランプ・ダイオードがあり、電圧が±12Vを超えるとターン・オンします。クランプ・ダイオードはESD保護ダイオードとして機能し、高いVGS電圧を生成する大型パワーMOSデバイスと組み合わせて使用して、LT1166を保護します。ピン1またはピン4に流入する電流は最大±75mAに制限しなければなりません。

乗算器の動作

図2にLT1166内部の電流乗算器回路と、出力トランジスタとの関連性を示します。LT1166の電源電圧VT（トップ）とVB（ボトム）は、パワー・デバイスの所要“オン”電圧によって設定されます。また、基準電流IREFで、VBE7とVBE8が一定電圧に設定されます。この電圧はQ9とQ10のエミッタ・ベース間の電圧で、Q7とQ8のエミッタ部分の1/10になります。この電流乗算器に対応する式は、以下のとおりです。

VBE7＋VBE8＝VBE9＋VBE10

あるいは、電流に関しては、以下のとおりです。

(IC9)(IC10)＝(IREF)2/100＝一定

IC9とIC10の積は一定です。これらの電流はミラーされ、内部オペアンプ・ペアの(＋)入力の電圧を設定します。

オペアンプの帰還によって(－)入力の電圧が等しくなり、これらの電圧はパワー・デバイスと直列に接続されるセンス抵抗に現れます。パワー・デバイスの2つの電流の積は一定で、一方が増加すると他方が減少します。Q9とQ10は対数特性に優れているため、10倍単位の電流変動においてもこの関係が維持されます。

Q7とQ8の全電流は実際には、IREFとシャント・レギュレータの小さな誤差電流の和になります。高い出力電流条件では、レギュレータからの誤差電流は減少します。レギュレータによって流れる電流も減少し、パワー・デバイスをドライブするのに必要なだけVTまたはVBを上昇させることができます。

入力段のドライブ

図3にVTとVBをドライブするLT1166の入力相互コンダクタンス段を示します。正電圧VINをRINに印加すると、R2とQ2のエミッタに小さな入力電流が流れます。これによって、VOはアンプの利得誤差内でVOに追従します。ついで、入力電流はQ3/Q4でミラーされ、Q4のコレクタへの電流はパワー・デバイスM1が供給します。Q4のエミッタの信号電流は外付け抵抗RBによって吸収され、これによって、VBはVINの場合と同程度上昇します。

LT1166

2-109


VTに対しても同様に、RINに正の電圧が印加されると、R1およびQ1を流れる電流はRINを通して供給されるようになります。この効果によって、ミラーQ5/Q6の電流が減少します。減少した電流はRTの電圧を低下させ、VTが上昇してVOがVINに追従します。

開ループ電圧利得VO/(VIN－VPIN2)はRTとRBを電流源に置き換えれば増大させることができます。この目的は電圧利得VOUT/VINを約0.8から1に増加させることです（標準性能特性曲線を参照）。抵抗の代わりに電流源を使用するとループ利得が大幅に増加して、出力段の非直線性を補償するため、きわめて歪が低くなります。

周波数補償および安定性

入力相互コンダクタンスは入力抵抗RINと32:1電流ミラーQ3/Q4およびQ5/Q6によって設定されます。抵抗R1およびR2はRINの値と比較して小さくなります。RINの電流はQ4またはQ6の電流の32倍になり、外部補償コンデンサCEXT1とCEXT2をドライブします。これら2つの入力信号経路が並列になって、下記の相互コンダクタンスを与えます。

gm＝16/RIN

利得バンド幅は以下のとおりです。

　GBW = 162π(RIN)(CEXT)

出力デバイスの速度に応じて、標準値はRIN＝4.3k､CEXT1＝CEXT2＝500pFであり、1.2MHzの－3dBバンド幅が得られます（標準性能特性曲線を参照）。

不安定動作を回避するには、図1に示すとおり優れた電源バイパスを実現することが重要です。大容量電源バイパス・コンデンサ（220µF）を使用し、電源リードを短くすれば、これらの高電流レベルでの不安定性を解消できます。出力デバイスのゲートと直列に100Ω抵抗（R2およびR3）を接続すれば、図1の100Ω抵抗R1およびR4と同様に、100MHz領域での発振が停止します。

容量性負荷のドライブ

理想的には、アンプは容量性負荷でも発振せず、低速になるだけの十分な位相マージンを持っているはずです。実際には、大きな電力をドライブするアンプは、発振を防止するために重い容量性負荷から絶縁する必要があります。この絶縁は通常、アンプ出力と直列にインダクタを接続して行います。多くのアプリケーションでは、10Ω抵抗と並列に1µHインダクタを接続するだけで十分です。

出力ABバイアス電流の設定

出力AB静止電流の設定には調整は不要です。内部オペアンプは各センス（ピン5およびピン8）と出力間を強制的にVAB＝±20mVにします。静止レベルでは出力電流は次式のとおり設定されます。

IAB＝20mV/RSENSE

LT1166にはヒート・シンクは必要なく、またサーマル・トラッキングのためにヒート・シンクに実装する必要もありません。VABの温度係数は約0.3%/で、これはパワー・トランジスタの温度ではなく、LT1166の接合部温度で設定されます。

出力オフセット電圧および入力バイアス電流

出力オフセット電圧は、RINの値と外部電流源ITOPおよびIBOTTOM間の不整合によって生じます（標準性能特性曲線を参照）。ITOPおよびIBOTTOMの整合誤差は32:1入力電流ミラーによって減少しますが、入力抵抗RINによって増倍されます。

電流制限電流制限をアクティブにする電圧は±1.3Vです。出力トランジスタを保護する最も単純な方法は、電流制限ピン6と7をセンス・ピン5と8に接続することです。1Ωセンス抵抗を使用して、1.3Aの電流制限を設定できます。電流制限回路がハード制限で発振しないようにするには、図1に示すとおりセンス・ピンとILIMの間にRC（1kおよび1µF）を接続する必要があります。

センス抵抗はタップ・アップまたはタップ・ダウンして、パワー・トランジスタのABバイアス電流を変化させないで、電流制限を増大または減少させることができ

LT1166

2-110


8

7

3

6

5

SENSE+

ILIM+

VOUT

ILIM–

SENSE–

LT1166

VTOP

VBOTTOM

0.5Ω

0.5Ω

1Ω

VOUT

V+

V–

4

1

VINVIN

RIN 2

1166 • F04

1Ω

(2)(ILIM)

(1/2)(ILIM)

8

7

3

6

5

SENSE+

ILIM+

VOUT

ILIM–

SENSE–

LT1166

VTOP

VBOTTOM

1µF

1µF

1k

1k

100Ω

10Ω

10Ω

30k

30k

VOUT

4

1

100Ω

IRFR9024

IRFR024

15V

–15V

VIN5.1k 2

1166 • F05

+330pF

330pF

20mA

20mA

mA

Figure 5. Unity Gain Buffer Amp with Foldback Current Limit

Figure 4. Tapping Current Limit Resistors

OUTPUT VOLTAGE (V)–10

OUTP

UT C

URRE

NT (m

A)

200

160

120

80

40

0

–40

–80

–120

–160

–2006

LT1166 • F06

–6–8 –4 0 4 8–2 2 10

SQUARE ILIM+

SQUARE ILIM–

FOLDBACK ILIM+

FOLDBACK ILIM–

Figure 6. Output Current vs Output Voltage

ます。図4に制限電流を2倍または1/2にするセンス抵抗のタッピング方法を示します。

図5に示すとおり、電源からILIMピンに2本の抵抗（標準30k）を接続すれば、通常または“矩形”電流制限にフォルドバック電流制限を追加することができます。矩形電流

制限では、最大出力電流はパワー・デバイス両端の電圧とは無関係です。フォルドバック制限では、単に出力電流が出力電圧に関係付けられます。この方式では出力デバイスに消費電力の制限が課されます。パワー・デバイスの電圧が大きくなるほど、得られる出力電流が減少します。これを図6に（図5の回路の）出力電圧対出力電流として示します。

シャント・レギュレータのドライブ

入力相互コンダクタンス段をドライブせずに、シャント・レギュレータを直接電流ドライブすることができます。この方法には速度が向上する利点があり、gm段を補償する必要がなくなります。ピン2をフロートさせると、LT1166を帰還ループの内側に置き、バイアス電流源を通してドライブすることができます。入力相互コンダクタンス段はバイアスされたままで、回路動作に影響を与えることはありません。図7のRLを使用すれば、入力信号でオペアンプの電源電流を変調することができます。このオペアンプは、電源リードを電流源出力とするV/Iコンバータとして機能します。負荷抵抗とオペアンプの正入力は、LT1166の出力に接続され、AV＝1V/Vとするために帰還されます。コンデンサCFはITOPとIBOTTOM間の不整合による出力VOSをなくし、DCにポールを形成し、1/RFCFにゼロを形成します。MOSFETの位相がループの安定性を低下させる前に、オペアンプの利得が－1V/Vとなるようにゼロ周波数を選択します。

LT1166

2-111

Figure 8. Bipolar Buffer AmpFigure 7. Current Source Drive

8

7

3

6

5

SENSE+

ILIM+

VOUT

ILIM–

SENSE–

LT1166

VTOP

VBOTTOM

1Ω

1Ω

VOUT

4

1

M2

M1

V+

V–

VIN

VIN

RIN

2

1166 • F07

IT

IB

–

+

RL

RFCF

8

7

3

6

5

SENSE+

ILIM+

VOUT

ILIM–

SENSE–

LT1166

VTOP

VBOTTOM

100Ω

1Ω

1Ω

150Ω

150Ω

10Ω

VOUT

4

IBOT =15mA

1

ITOP =15mA 100Ω

2N2222

47Ω

100Ω2N2222

+220µF

2N2907

47Ω100Ω

2N2907

+220µF

–15V

15V

5.6k

VINVIN4.7k 2

1166 • F08

500pF

TIP29

2N2222

IN4001

IN4001

500pF

TIP30

2N2907

RTOP

RBOTTOM


アプリケーション回路

バイポーラ・バッファ

LT1166は、図1のユニティ・ゲイン・バッファと同様、図8のようにバイポーラ・トランジスタをバイアスするのに使用できます。LT1166の最小動作電圧は±2Vであるため、出力段から適切な電圧でバイアスする必要があります。これを行う最も単純な方法は、ダーリントン・

ドライバと直列ダイオードを使用することです。LT1166にはサーマル・トラッキング回路がないため調整が不要で、パワー・デバイスとともにヒートシンクに実装する必要もありません。RTOPとRBOTTOMを使用して、ITOPとIBOTTOMを置き換えることができます。標準性能特性曲線を参照してください。

LT1166

2-112

Figure 10. Power Amp Driving 1Ω Load Figure 11. Power Amp at 6A Current Limit

INPUT

OUTPUT

INPUT

OUTPUT0V

0V

0V

0V

Figure 9. Power Op Amp AV = 10

7

3

6

ILIM+

VOUT

ILIM–

LT1166

VT

VBOT

100Ω

0.33Ω

0.33Ω

1Ω

4

15mA

1

15mA

100Ω

MPS2222

110Ω

110Ω

5.1k

5.1k

+440µF

15V

–15V

VIN39k 2

1166 • F09

300pF

300pF

MPS2907

IRF530

IRF9530

1µF

1µF

1k

1k

LT1004-2.5

LT10042.5

–

+

CF500pF 0.1µF

0.1µF

1k LT1360

76

4

3

2

909Ω

500pF

100Ω +440µF

SENSE+

SENSE–

8

5

VIN

VOUT

1166 • F10 1166 • F11


電圧利得の追加

図9の回路は、図1の回路に電圧利得を追加します。低周波数ではLT1166はLT1360の帰還ループ内にあるため、

利得誤差とVOSが減少し、閉ループ利得は10V/Vです。

LT1166

2-113

OUT

1166 • F13

–

+

R81k

R710k

R99.1k

R101k

IN

Figure 13. Op Amp in Suspended-Supply Operation

8

7

3

6

5

SENSE+

ILIM+

VOUT

ILIM–

SENSE–

LT1166

VTOP

VBOTTOM

100Ω

1Ω

1Ω

5k

5k

4

1

100Ω

12V

VIN2k

1387

65

4

1166 • F12

1µF

1µF

1k

1k

100Ω

100Ω12V

12V

220µF+

5VOUT2

1k

COLV+

2.5V

REFRTOP RMID

GND/SENSE–GNDFORCE

–

+

LT1431 IRF9530

IRF530

Figure 12. ±1A, 5V Voltage Reference


1A可変電圧リファレンス

図12の回路はLT1166をLT1431との帰還ループ内に使用して、電圧リファレンスにある“傾向”を持たせます。この5Vリファレンスは±1Aをドライブでき、出力で0.4%の許容差を維持します。他の出力電圧が必要な場合は、LT1143の内部5k抵抗の代わりに外部抵抗を使用することができます。

高電圧アプリケーション回路

オペアンプを高電圧アプリケーションで使用するには、アンプの同相電圧をその出力に限定する手法を使用する

必要があります。以下のアプリケーションでは、サスペンデッド電源動作で動作するアンプを利用します（図13）。サスペンデッド電源の説明は、『Linear TechnologyMagazine VOlume IV Number 2』を参照してください。サスペンデッド電源動作に使用する利得設定抵抗には、許容差が小さなものを使用してください。そうしないと、適切な利得が得られません。例：1%抵抗では利得が75%も変動することがありますが、0.1%抵抗では誤差は5%以下に収まります。図13に記載した値を使用する場合、利得計算式は以下のとおりです。

　AV = = –11.22R8(R9 + R10)(R8 • R9) – (R7 • R10)

LT1166

2-114

Figure 14. 350W Shaker Table Amplifier

8

7

3

6

5

SENSE+

ILIM+

VOUT

ILIM–

SENSE–

LT1166

VTOP

VBOTTOM R11100Ω

R40.22Ω

R170.22Ω

R30.22Ω

4

1

R2100Ω

2N3904

R12100Ω

R1100Ω

VIN

RIN2k 2

1166 • F14

1nF

1nF

2N3906

IRF230

C11µF

C21µF

R51k

R61k

–

+LT1360

7

6

4

3

2

100V

–100V

L1**0.4µH

L3***1.5µH

180µH

FB

FB

POWER SLICE

POWER SLICE

R8*1k

R7*10k

R15390Ω

R10*1k

R9*9.1k

C40.1µF

LT1004-2.5

LT1004-2.5

15V

–15V

VIN

R13200Ω

C33300pF

R16390Ω

+10µF

+10µF

R141k

1Ω

10AFAST-BLOW

VOUT

+C5220µF25V

+C6220µF25V

C71000µF35V

C81000µF35V

–15V

15V~

~

+

–

110VAC

DIODEBRIDGE

+

+

7815

7915

0.1% RESISTORS4 TURNS T37-52 (MICROMETALS)6 TURNS T80-52 (MICROMETALS)

***

***

–12.5V

12.5V

IRF9240

AUXILARY SUPPLIES


並列動作

並列動作は複数のパワー・ドライバを接続して、より大きな出力電力を得る有効な手段です。必要なのは小さなバラスト抵抗1個だけで、ドライバと絶縁インダクタ間で確実に電流を分流させ、高周波数でドライバを分離します。図14では、1個のパワー・スライスが±6A（100VPK）または300W RMSを16Ωに供給することができます。もう1つのスライスを追加すれば、8Ωに供給するパワー出力を600W RMSに増幅します。2つ以上のドライバを追加すれば、理論的には4Ωに供給するパワー出

力は1200W RMSに増加します。センス抵抗のIR損失、10AでのFET RON抵抗、および電源のふらつきのため、図14の回路は実際には8Ωに350W RMSを供給します。図15から図18に性能写真とTHD対周波数プロットを示します。周波数補償は2kの入力抵抗、180µHのインダクタ、および1nFの補償コンデンサによって行われます。補助電源の共通ノードはアンプ出力に接続され、フローティング±15V電源を構成します。

LT1166

2-115

FREQUENCY (Hz)10

0.01

TOTA

L HA

RMON

IC D

ISTO

RTIO

N (%

)

0.1

1.0

1k 100k100 10k

LT1166 • F18

PO = 350WRL = 8Ω

Figure 18. THD vs FrequencyFigure 16. Clipping at 1kHz, RL = 8Ω

1166 • F15

Figure 15. 0.3% THD at 10kHz, PO = 350W, RL = 8Ω

1166 • F16

1166 • F17

Figure 17. 2kHz Square-Wave, CL = 1µF


100Wオーディオ・パワー・アンプ

低歪みオーディオ・アンプの詳細を図19に示します。CMRR特性が優れている理由からLT1360（U1という名前が付けられている）が選択され、サスペンデッド電源モードにて－26.5V/Vの閉ループ利得で動作します。U1の±15V電源は、D点の出力で効果的にブートストラップされ、図14に示すとおり構成されます。VINに3VP－P信号が入力されると、A点では出力に80VPPの信号が現れます。抵抗7～10は、U1の利得を－26.5V/Vに設定し、C1はU1のCMRRで生成される追加極を補償します。回路の残りの部分（A点からD点）は、超低歪みのユニティ・ゲイン・バッファになります。

ユニティ・ゲイン・バッファの主要部品はU4（LT1166）です。このコントローラには2つの重要な機能があります。すなわち、R20とR21の電圧積を一定に維持しながら、M1とM2のゲート間のDC電圧を変化させること。そして、電流制限を行って、短絡時にM1とM2を保護す

ることです。U3の役割は、M1とM2のゲートをドライブすることです。このアンプの実際の出力は、一見したところ考えられる点Cではなく電源ピンです。R6を流れる電流を使用して電源電流を変調し、VTOPおよびVBOTTOMをドライブします。U3の出力インピーダンス（電源ピンを通した）は非常に高いため、20kHzでの歪みを非常に低く抑えるのに必要な速度と精度でM1およびM2の容量性入力をドライブすることはできません。U2の目的は、低出力インピーダンスを通して、M1およびM2のゲート容量をドライブし、M1およびM2の相互コンダクタンスの非直線性を低減することです。R24とC4は、U2がU3とU4を管理しなくなるが、利得が1になると自身を管理するような周波数よりも高い周波数を設定します。R1/R2とC2/C3はCMRRフィードスルーに対する補償部品です。アンプの性能を示す曲線を図20から図22に示します。

LT1166

2-116

8 7 3 6 5

SENS

E+

I LIM

+

V OUT

I LIM

–

SENS

E–

U4LT

1166

V TOP

V BOT

TOM

R21

0.22

Ω

R20

0.22

Ω

41

R18

100Ω

R14

500Ω

R17

500Ω

V IN

2

1166

• F

18

M1

IRF5

30

M2

IRF9

530

C10

1µF

C11

1µFR1

91k R2

21k

– +

U3LT

1360

7

6

4

3 2

L1 1µH

R4 1k

LT10

09-2

.5

LT10

09-2

.5

R23

10Ω

V OUT

C14

0.1µ

FC1

522

µF

+

C6 22µF

+

–50V

C12

0.1µ

FC1

322

µF+

50V

C70.

01µF

R5 3.3k

C533

00pF

R16

30Ω

C90.

01µF

R13

30Ω

R15

100Ω

+ –15V

**

2N39

04

R12

100Ω

C8 22µF

+

+ –15V

**

2N39

06

R11

100Ω

R3 10k

–+U2

LT13

63

7

6

4

3 2

C2 470p

FR2 10

0Ω

R1 100Ω

C420

pF

C3 470p

F

C

B

A

R24

2.4k

– +

7

6

4

3 2

U1LT

1360

R10* 1k

R8*

1k

R9*

9.6k

R7*

10k

C1 10pF

D

* 0

.1%

RES

ISTO

RS**

SEE

POW

ER S

UPPL

Y OF

FIG

URE

13

R6 160Ω

V IN

Figu

re 1

9. 1

00W

Aud

io A

mpl

ifier

APPLICATIONS INFORMATION

WU UU

LT1166

2-117

RL = 8Ωf = 8kHz

RL = 8Ωf = 20kHz

Figure 20. Square Wave Response Into 8Ω Figure 21. 100W 20kHz Sine Wave and Its Distortion

FREQUENCY (Hz)10

0.001

TOTA

L HA

RMON

IC D

ISTO

RTIO

N (%

)

0.01

0.1

1k 100k100 10k

LT1166 • F21

RL = 8ΩPOWER OUT = 100W

Figure 22. THD vs Frequency

APPLICATIONS INFORMATION

WU UU

1166 • F20 1166 • F21

LT1166

2-118

SCHEMATIC WW

SI PLIFIED

VAB+

VAB–

1k

1k

R1200Ω

R2200Ω

8

7

1

32

5

6

4

Q7× 10

Q8× 10

Q9× 1

Q10× 1

–

+

–

+

Q11

Q12

Q1

Q2

IREF

IREF10

SHUNTREGULATOR

1166 • SS

Q4× 32

Q3× 1

Q6× 32

Q5× 1

VTOP

SENSE+

VBOTTOM

SENSE–

ILIM–

VOUT

ILIM+

VIN

RELATED PARTSPART NUMBER DESCRIPTION COMMENTS

LT1010 Fast ±150mA Power Buffer Ideal for Boosting Op Amp Output Current

LT1105 Off-Line Switching Regulator Generate High Power Supplies

LT1206 250mA/60MHz Current Feedback Amplifier C-LoadTM Op Amp with Shutdown and 900V/µs Slew Rate

LT1210 1A/40MHz Current Feedback Amplifier C-Load Op Amp with Shutdown and 700V/µs Slew Rate

LT1270A 10A High Efficiency Switching Regulator Use as Battery Boost Converter

LT1360 50MHz, 800V/µs Op Amp ±15V, Ideal for Driving Capacitive Loads

LT1363 70MHz, 800V/µs Op Amp ±15V, Very High Speed, C-LoadC-Load is a registered trademark of Linear Technology

Documents

LT1166 パワー出力段 自動バイアス・システム - …...LT1166 2-104 、LTC、LTはリニアテクノロジー社の登録商標です。Unity Gain Buffer Amp Driving 1Ω

LT1166 パワー出力段自動バイアス・システム - …...LT1166 2-104 、LTC、LTはリニアテクノロジー社の登録商標です。Unity Gain Buffer Amp Driving 1Ω