· 海尔MCU 芯片具有内部上电复位。对于不同的快速上/下电或慢速上/下电系统，内部上电复位电路可能失效，建议用户使用外部

上海海尔集成电路有限公司 HR7P155 数据手册

8 位 MCU HR7P155

数据手册

产品简介

数据手册

产品规格

上海海尔集成电路有限公司

2012 年 9 月 24 日

V0.3 编号：1202 1/76

版权所有©上海海尔集成电路有限公司 http://www.ichaier.com


海尔 MCU 芯片使用注意事项

关于芯片的上/下电

海尔 MCU 芯片具有独立电源管脚。当 MCU 芯片应用在多电源供电系统时，应先对 MCU 芯片上电，再

对系统其它部件上电；反之，下电时，先对系统其它部件下电，再对 MCU 芯片下电。若操作顺序相反则

可能导致芯片内部元件过压或过流，从而导致芯片故障或元件退化。具体可参照芯片的数据手册说明。

关于芯片的复位

海尔 MCU 芯片具有内部上电复位。对于不同的快速上/下电或慢速上/下电系统，内部上电复位电路可能失

效，建议用户使用外部复位、下电复位、看门狗复位等，确保复位电路正常工作。在系统设计时，若使用

外部复位电路，建议采用三极管复位电路、RC 复位电路。若不使用外部复位电路，建议采用复位管脚接

电阻到电源，或采取必要的电源抖动处理电路或其它保护电路。具体可参照芯片的数据手册说明。

关于芯片的时钟

海尔 MCU 芯片具有内部和外部时钟源。内部时钟源会随着温度、电压变化而偏移，可能会影响时钟源精

度；外部时钟源采用陶瓷、晶体振荡器电路时，建议使能起振延时；使用 RC 振荡电路时，需考虑电容、

电阻匹配；采用外部有源晶振或时钟输入时，需考虑输入高/低电平电压。具体可参照芯片的数据手册说明。

关于芯片的初始化

海尔 MCU 芯片具有各种内部和外部复位。对于不同的应用系统，有必要对芯片寄存器、内存、功能模块

等进行初始化，尤其是 I/O 管脚复用功能进行初始化，避免由于芯片上电以后，I/O 管脚状态的不确定情况

发生。

关于芯片的管脚

海尔 MCU 芯片具有宽范围的输入管脚电平，建议用户输入高电平应在 VIHMIN之上，低电平应在 VILMAX之

下。避免输入电压介于 VIHMIN和 VILMAX之间，以免波动噪声进入芯片。对于未使用的输入/输出管脚，建议

设置为输入状态，并通过电阻接至电源或地，或设置为输出状态，输出固定电平。对未使用的管脚处理因

应用系统而异，具体遵循应用系统的相关规定和说明。

关于芯片的 ESD 防护措施

海尔 MCU 芯片具有满足工业级 ESD 标准保护电路。建议用户根据芯片存储/应用的环境采取适当静电防护

措施。应注意应用环境的湿度；建议避免使用容易产生静电的绝缘体；存放和运输应在抗静电容器、抗静

电屏蔽袋或导电材料容器中；包括工作台在内的所有测试和测量工具必须保证接地；操作者应该佩戴静电

消除手腕环手套，不能用手直接接触芯片等。

关于芯片的 EFT 防护措施

海尔 MCU 芯片具有满足工业级 EFT 标准的保护电路。当 MCU 芯片应用在 PCB 系统时，需要遵守 PCB

相关设计要求，包括电源、地走线（包括数字/模拟电源分离，单/多点接地等等）、复位管脚保护电路、电

源和地之间的去耦电容、高低频电路单独分别处理以及单/多层板选择等。

关于芯片的开发环境

海尔 MCU 芯片具有完整的软/硬件开发环境，并受知识产权保护。选择上海海尔集成电路有限公司或其指

定的第三方公司的汇编器、编译器、编程器、硬件仿真器开发环境，必须遵循与芯片相关的规定和说明。

注：在产品开发时，如遇到不清楚的地方，请通过销售或其它方式与上海海尔集成电路有限公司联系。

V0.3 编号：1202 2/76



产品订购信息

型号程序存储器数据存储器封装

HR7P155P2D DIP14

HR7P155P2S OTP：1K Words

SOP14

HR7P155P4D DIP14

HR7P155P4S OTP：2K Words

SRAM：64 Bytes

SOP14

HR 7P No. X X X

D—DIP; S—SOP

ROM容量：2—1K Words (2K Bytes) 4—2K Words (4K Bytes)

ROM类型：P—OTP ROM

155：MCU型号

7P：8位 MCU系列号

封装：

地址：中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层

邮编：200235

E-mail：[email protected]

电话：+86-21-60910333

传真：+86-21-60914991

网址：http://www.ichaier.com

版权所有©

上海海尔集成电路有限公司

本数据手册的信息在发行时是经过核实并且尽大努力使之精确的。上海海尔集成电路有限公司不为由于

使用本数据手册而可能带来的风险或后果负责。手册中的实例仅作为说明用途，上海海尔集成电路有限公

司不担保或确认这些实例是合适的、不需进一步修改的、或推荐使用的。上海海尔集成电路有限公司保留

不需要通知本数据手册读者而修改本数据手册的权利。如需得到新的产品信息，请随时用上述联系方式

与上海海尔集成电路有限公司联系。

V0.3 编号：1202 3/76



修订历史

版本修改日期更改概要

V0.1 2013-8-20 初版

V0.2 2013-9-22 校准部分描述信息

V0.3 2013-10-8 程序空间通过 P2/P4 来区分

V0.3 编号：1202 4/76



目录

内容目录

第 1 章芯片简介 .................................................................................................... 10

1. 1 概述 ........................................................................................................... 10

1. 2 应用领域 .................................................................................................... 12

1. 3 结构框图 .................................................................................................... 12

1. 4 管脚分配图................................................................................................. 13

1. 4. 1 14-pin ................................................................................................. 13

1. 5 管脚说明 .................................................................................................... 14

1. 5. 1 管脚封装对照表 ........................................................................... 14

1. 5. 2 管脚复用说明............................................................................... 15

第 2 章内核特性 .................................................................................................... 17

2. 1 CPU内核概述............................................................................................. 17

2. 2 系统时钟和机器周期 .................................................................................. 17

2. 3 指令集概述................................................................................................. 17

2. 4 特殊功能寄存器.......................................................................................... 18

第 3 章存储资源 .................................................................................................... 20

3. 1 程序存储器................................................................................................. 20

3. 1. 1 概述 ............................................................................................. 20

3. 1. 2 程序计数器（PC） ...................................................................... 21

3. 1. 3 硬件堆栈 ...................................................................................... 22

3. 1. 4 程序存储器查表操作 .................................................................... 22

3. 1. 4. 1 概述 ...................................................................................... 22

3. 1. 4. 2 操作例程............................................................................... 22

3. 1. 5 特殊功能寄存器 ........................................................................... 23

3. 2 数据存储器................................................................................................. 24

3. 2. 1 概述 ............................................................................................. 24

3. 2. 2 寻址方式 ...................................................................................... 25

3. 2. 2. 1 直接寻址............................................................................... 25

3. 2. 2. 2 GPR特殊寻址 ....................................................................... 25

3. 2. 2. 3 间接寻址............................................................................... 25

3. 2. 3 特殊功能寄存器地址分配表 ......................................................... 27

3. 2. 4 特殊功能寄存器 ........................................................................... 29

第 4 章输入/输出端口 ............................................................................................ 30

4. 1 概述 ........................................................................................................... 30

4. 2 结构框图 .................................................................................................... 30

4. 3 I/ O端口弱上拉 ........................................................................................... 30

4. 4 I/O端口大电流驱动..................................................................................... 31

4. 5 外部按键中断（KINT）.............................................................................. 31

4. 6 外部端口中断（PINT）.............................................................................. 31

4. 7 特殊功能寄存器.......................................................................................... 32

第 5 章外设 ........................................................................................................... 35

5. 1 定时器/计数器模块（Timer/Counter） ....................................................... 35

V0.3 编号：1202 5/76



5. 1. 1 两路 8 位PWM时基定时器（T8P1/2） ........................................ 35

5. 1. 1. 1 概述 ...................................................................................... 35

5. 1. 1. 2 内部结构图 ........................................................................... 35

5. 1. 1. 3 预分频器和后分频器 ............................................................. 36

5. 1. 1. 4 工作模式............................................................................... 36

5. 1. 1. 5 定时器模式 ........................................................................... 37

5. 1. 1. 6 PWM输出模式 ...................................................................... 37

5. 1. 1. 7 特殊功能寄存器 .................................................................... 39

5. 2 模拟数字转换器(ADC)................................................................................ 42

5. 2. 1 概述 ............................................................................................. 42

5. 2. 2 内部结构图 .................................................................................. 42

5. 2. 3 ADC时序特征示意图 ........................................................................... 42

5. 2. 4 参考例程 ...................................................................................... 43

5. 2. 5 特殊功能寄存器 ........................................................................... 44

第 6 章特殊功能及操作特性 .................................................................................. 46

6. 1 系统时钟与振荡器 ...................................................................................... 46

6. 1. 1 概述 ............................................................................................. 46

6. 1. 2 时钟源.......................................................................................... 46

6. 1. 2. 1 外部时钟............................................................................... 46

6. 1. 2. 2 内部时钟............................................................................... 47

6. 1. 3 系统时钟切换............................................................................... 48

6. 1. 3. 1 系统上电时序........................................................................ 48

6. 1. 3. 2 系统时钟切换时序................................................................. 48

6. 1. 4 特殊功能寄存器 ........................................................................... 50

6. 2 看门狗定时器 ............................................................................................. 52

6. 2. 1 概述 ............................................................................................. 52

6. 2. 2 内部结构图 .................................................................................. 52

6. 2. 3 特殊功能寄存器 ........................................................................... 53

6. 3 复位模块 .................................................................................................... 54

6. 3. 1 概述 ............................................................................................. 54

6. 3. 2 复位时序图 .................................................................................. 54

6. 3. 3 低电压复位配置 ........................................................................... 55

6. 3. 4 N_MRST复位参考 .............................................................................. 55

6. 3. 5 特殊功能寄存器 ........................................................................... 56

6. 4 中断处理 .................................................................................................... 57

6. 4. 1 概述 ............................................................................................. 57

6. 4. 2 中断逻辑表 .................................................................................. 57

6. 4. 3 默认中断模式............................................................................... 57

6. 4. 4 操作说明 ...................................................................................... 58

6. 4. 5 特殊功能寄存器 ........................................................................... 58

6. 5 MCU低功耗操作......................................................................................... 63

6. 5. 1 IDLE唤醒方式配置 .............................................................................. 63

6. 5. 2 特殊功能寄存器 ........................................................................... 64

6. 6 芯片配置字................................................................................................. 65

V0.3 编号：1202 6/76



第 7 章芯片封装图................................................................................................. 67

7. 1 14-pin 封装图 ............................................................................................ 67

附录 1 指令集........................................................................................................ 69

附录 1. 1 概述 .................................................................................................... 69

附录 1. 2 寄存器操作指令 .................................................................................. 69

附录 1. 3 程序控制指令 ...................................................................................... 69

附录 1. 4 算术/逻辑运算指令.............................................................................. 71

附录 2 电气特性 .................................................................................................... 73

附录 2. 1 参数特性表.......................................................................................... 73

V0.3 编号：1202 7/76



图目录

图 1-1 HR7P155 结构框图 .......................................................................................... 12

图 1-2 DIP14/SOP14 顶视图....................................................................................... 13

图 3-1 HR7P155P2D/S程序区地址映射和堆栈示意图 ................................................ 20

图 3-2 HR7P155P4D/S程序区地址映射和堆栈示意图 ................................................ 20

图 3-3 数据区地址映射示意图 .................................................................................... 24

图 3-4 直接寻址示意图 ............................................................................................... 25

图 3-5 GPR特殊寻址示意图 ........................................................................................ 25

图 3-6 间接寻址示意图 ............................................................................................... 26

图 4-1 输入/输出端口结构图A .................................................................................... 30

图 5-1 T8Px内部结构图............................................................................................... 35

图 5-2 PWM模式示意图 .............................................................................................. 38

图 5-3 PWM输出示意图 .............................................................................................. 38

图 5-4 ADC内部结构图 ............................................................................................... 42

图 5-5 ADC时序特征示意图 ........................................................................................ 42

图 6-1 低速INTOSCL 32KHz与高速HS/XT/RC/INTOSCH 16MHz时钟切换图 ........... 46

图 6-2 低速LP与高速INTOSCH 16MHz时钟切换图 ................................................... 46

图 6-3 晶体/陶瓷振荡器模式（HS、XT、LP模式） ................................................... 47

图 6-4 振荡器RC/RCIO模式等效电路图及外围参考图................................................ 47

图 6-5 系统上电时序图 ............................................................................................... 48

图 6-6 INTOSCL时钟切换到HS/XT/RC/INTOSCH时钟时序图 .................................... 48

图 6-7 HS/XT/RC/INTOSCH时钟切换到INTOSCL时钟时序图 .................................... 49

图 6-8 低速LP时钟切换到INTOSCH时钟时序图......................................................... 49

图 6-9 INTOSCH时钟切换到低速LP时钟时序图 ......................................................... 49

图 6-10 看门狗定时器内部结构图 ......................................................................... 52

图 6-11 芯片复位原理图........................................................................................ 54

图 6-12 上电复位时序示意图................................................................................. 54

图 6-13 低电压复位时序示意图 ............................................................................. 54

图 6-14 N_MRST复位参考电路图 1....................................................................... 55

图 6-15 N_MRST复位参考电路图 2....................................................................... 55

图 6-16 中断控制逻辑 ........................................................................................... 57

V0.3 编号：1202 8/76



表目录

表 1-1 管脚封装对照表 ............................................................................................... 14

表 1-2 管脚说明.......................................................................................................... 16

表 4-1 I/O端口结构信息表 ........................................................................................... 30

表 4-2 I/O端口弱上拉 .................................................................................................. 30

表 4-3 I/O端口大电流驱动 ........................................................................................... 31

表 4-4 外部按键中断 .................................................................................................. 31

表 4-5 外部端口中断 .................................................................................................. 31

表 5-1 T8Px后分频器配置表 ....................................................................................... 36

表 5-2 T8Px预分频器配置表 ....................................................................................... 36

表 5-3 T8Px工作模式配置表 ....................................................................................... 36

表 6-1 晶体振荡器电容参数参考表 ............................................................................. 47

表 6-2 外部RC模式推荐参数 ...................................................................................... 47

表 6-3 低电压检测配置表 ........................................................................................... 55

表 6-4 中断逻辑表 ...................................................................................................... 57

表 6-5 休眠唤醒表 ...................................................................................................... 63

附录表 1-1 寄存器操作指令表 .................................................................................... 69

附录表 1-2 程序控制指令表........................................................................................ 69

附录表 1-3 程序控制指令表[续] .................................................................................. 70

附录表 1-4 算术/逻辑运算指令表................................................................................ 71

附录表 1-5 算术/逻辑运算指令表[续] .......................................................................... 72

V0.3 编号：1202 9/76



第 1 章芯片简介

1. 1 概述

内核

HR7P RISC CPU 内核

79 条精简指令

指令周期为 2 个系统时钟周期

复位向量位于 000H，中断向量位于 004H

支持中断处理，10 个中断源

CPU 高工作频率

- 2MHz （VDD=2.0~5.5V）

- 8MHz （VDD=2.7~5.5V）

- 16MHz （VDD=3.0~5.5V）

存储资源

HR7P155P2D/S：1K Words OTP 程序存储器，4 级程序堆栈

HR7P155P4D/S：2K Words OTP 程序存储器，4 级程序堆栈

64 Bytes SRAM 数据存储器

程序存储器支持直接寻址、相对寻址及查表读操作

数据存储器支持直接寻址、GPR 特殊寻址和间接寻址

I/O 端口

多支持 11 个 I/O 和 1 个输入

- PA 端口（PA0~PA7）

- PB 端口（PB0~PB3）

支持 4 个外部端口中断 PINT

支持 1 个 8 输入外部按键中断 KINT（KIN0~KIN7 为输入端）

支持独立的可配置内部弱上拉输入端口

支持独立的可配置大电流驱动端口

复位及时钟

内嵌上电复位电路 POR

内嵌掉电复位电路 BOR

内嵌低电压检测中断电路

支持外部复位

支持独立硬件看门狗定时器

支持内部高频 16MHz RC 振荡时钟源

- 支持内部分频选择，低可分频至 32KHz

- 出厂校准精度为±2%（常温 25，VDD=3.0V~5.5V）

支持内部低频 32KHz RC 振荡器时钟源（用于 WDT 时钟源及可配置为系统

V0.3 编号：1202 10/76



时钟源）

支持外部振荡器时钟源

支持高低速系统时钟切换

外设

8 位 PWM 时基定时器 T8P1

- 定时器模式（时钟源为系统时钟二分频（Fosc/2））

- 支持可配置预分频器及可配置后分频器

- 支持脉宽调制（PWM）输出扩展功能

- 支持中断产生

8 位 PWM 时基定时器 T8P2

- 定时器模式（时钟源为系统时钟二分频（Fosc/2））

- 支持可配置预分频器及可配置后分频器

- 支持脉宽调制（PWM）输出扩展功能


模拟数字转换器 ADC

- 支持 12 位数字转换精度

- 支持 6 通道模拟输入端

- 支持电源电压检测，电源分压比可选

- 支持外部参考源

- 支持内部参考源（参考源为 VDD/4V/3V/2V 可选）


低功耗特性

IDLE 电流

- [email protected]，25，典型值

动态电流

- 20uA@32KHz，3.0V，25，典型值

- 1.5mA@16MHz，5.0V，25，典型值

编程及调试接口

支持在线编程（ISP）接口

支持编程代码加密保护

设计及工艺

低功耗、高速 OTP CMOS 工艺

14 个管脚，采用 DIP/SOP 封装（HR7P155P2D/S，HR7P155P4D/S）

工作条件

工作电压范围：2.0V ~ 5.5V

工作温度范围：-40~ 85

V0.3 编号：1202 11/76



1. 2 应用领域

本芯片可用于移动电源等领域。

1. 3 结构框图

1K/2K Words OTP

IO/IOMUX

OTP访问控制器

程序访问总线

SRAM访问控制器

64 Bytes SRAM

特殊功能控制信号

Oscillator

Reset Controller

WDT

Interrupt Controller

特殊功能

T8P1

N_MRST/PA<3>

数据访问总线

数据存储器

程序存储器

PA<7:4>

PA<2:0>

CPU

程序总线接口特殊功能接

口

数据总线接

口

程序指针

4级程序

堆栈取指和

指令译码

模块

ALU

T8P2

ADC

外设

PB<3:0>

图 1-1 HR7P155 结构框图

注：N_MRST 表示低电平复位有效。

V0.3 编号：1202 12/76



1. 4 管脚分配图

1. 4. 1 14-pin

顶视图

11

12

13

14

10

9

8

1

2

4

3

7

6

5 HR

7P15

5

VSSVDD

PA2/AIN2/KIN2/PWM2

PA1/AIN1/KIN1/PINT1/PWM1/ISPSCK

PA0/AIN0/KIN0/PINT0/ISPSDACLKI/OSC1/KIN5/PA5

CLKO/OSC2/KIN4/PA4

VPP/N_MRST/KIN3/PA3

PINT3/KIN7/AIN5/PA7 PA6/KIN6/PINT2/PWM1

PWM1/PB2

PWM2/PB3 PB0/AIN3/VREFN/PWM1

PB1/AIN4/VREFP/PWM2

图 1-2 DIP14/SOP14 顶视图

注 1：N_MRST 表示低电平有效；

注 2：T8P1 的 PWM1 输出端口可配置。

注 3：T8P2 的 PWM2 输出端口可配置。

V0.3 编号：1202 13/76



1. 5 管脚说明

1. 5. 1 管脚封装对照表

HR7P155 管脚名

DIP14/SOP14

PA0/AIN0/KIN0/PINT0/ISPSDA 13

PA1/AIN1/KIN1/PINT1/PWM1/ISPSCK 12

PA2/AIN2/KIN2/PWM2 11

PA3/KIN3/N_MRST/VPP 4

PA4/KIN4/OSC2/CLKO 3

PA5/KIN5/OSC1/CLKI 2

PA6/KIN6/PINT2/PWM1 8

PA7/AIN5/KIN7/PINT3 7

PB0/AIN3/VREFN /PWM1 10

PB1/AIN4/VREFP/PWM2 9

PB2/PWM1 6

PB3/PWM2 5

VDD 1

VSS 14

表 1-1 管脚封装对照表

V0.3 编号：1202 14/76



1. 5. 2 管脚复用说明

管脚复用管脚名 A/D 端口说明备注

PA0 D 通用 I/O

AIN0 A ADC 模拟通道 0

KIN0 D 外部按键唤醒输入 0

PINT0 D 外部端口中断输入 0

PA0/AIN0/KIN0/PINT0/

ISPSDA

ISPSDA D 串行编程数据输入输出

可单独使能弱上拉可配置为大电流驱动端口

PA1 D 通用 I/O




PWM1 D T8P1 PWM 输出

PA1/AIN1/KIN1/PINT1/

PWM1/ISPSCK

ISPSCK D 串行编程时钟输入

可单独使能弱上拉

可配置为大电流驱动端口

PA2 D 通用 I/O


KIN2 D 外部按键唤醒输入 2 PA2/AIN2/KIN2 /PWM2




PA3 D 通用 I


N_MRST D 主复位输入 PA3/KIN3/N_MRST/VPP

VPP A OTP 编程高压输入


PA4 D 通用 I/O


OSC2 A 晶振/谐振器输出 PA4/KIN4/OSC2/CLKO

CLKO D Fosc/2 参考时钟输出



PA5 D 通用 I/O


OSC1 A 晶振/谐振器输入 PA5/KIN5I/OSC1/CLKI

CLKI A/D 时钟输入



PA6 D 通用 I/O


PINT2 D 外部端口中断输入 2 PA6/KIN6/PINT2/PWM1




PA7 D 通用 I/O


KIN7 D 外部按键唤醒输入 7 PA7/AIN5/KIN7/PINT3




PB0 D 通用 I/O


VREFN A ADC 外部参考电压负端 PB0/AIN3/VREFN/PWM1


可单独使能弱上拉可配置为大电流驱动端口

V0.3 编号：1202 15/76



PB1 D 通用 I/O


VREFP A ADC 外部参考电压正端 PB1/AIN4/VREFP/PWM2


PB2 D 通用 I/O PB2/PWM1


PB3 D 通用 I/O PB3/PWM2


VDD VDD - 电源 -

VSS VSS - 地，0V 参考点 -

表 1-2 管脚说明

注 1：A = 模拟，D = 数字； N_MRST 表示低电平有效；

注 2：除 PA3 外，所有通用数据 I/O 均为 TTL 施密特输入和 CMOS 输出驱动，PA3 为 TTL 输入；

注 3：T8P1 的 PWM 输出可配置成 4 个管脚中的一个输出；

注 4：T8P2 的 PWM 输出可配置成 3 个管脚中的一个输出。

V0.3 编号：1202 16/76



第 2 章内核特性

2. 1 CPU内核概述

内核特性

HR7P RISC CPU 内核

79 条精简指令

工作频率高为 16MHz

机器周期为 2 个系统时钟周期

支持中断处理，共 10 个中断源，支持中断向量表

CPU 高工作频率

- 2MHz （VDD=2.0~5.5V）

- 8MHz （VDD=2.7~5.5V）

- 16MHz （VDD=3.0~5.5V）

2. 2 系统时钟和机器周期

本芯片系统时钟频率高支持 16MHz。通过片内时钟生成器产生两个不重叠的正交

时钟 phase1（p1），phase2（p2）。两个不重叠的正交时钟组成一个机器周期。

2. 3 指令集概述

本芯片采用 HR7P 系列 79 条精简指令集系统。

除了部分条件跳转与控制程序流程的指令为双（机器）周期指令，其他指令均为单

（机器）周期指令。若芯片系统时钟频率为 4MHz，一个机器周期的时间为 500ns。

具体指令集请参考《附录指令集》。

V0.3 编号：1202 17/76



2. 4 特殊功能寄存器

寄存器名称程序状态字寄存器（PSW）

地址 FF84H

复位值 x00x xxxx

C bit0 R/W

全进位或全借位标志位

0：无进位或有借位

1：有进位或无借位

DC bit1 R/W

半进位或半借位标志位

0：低四位无进位或低四位有借位

1：低四位有进位或低四位无借位

Z bit2 R/W

零标志位

0：算术或逻辑运算的结果不为零

1：算术或逻辑运算的结果为零

OV bit3 R/W

溢出标志位

0：无溢出

1：溢出

N bit4 R/W

负数标志位

0：正数

1：负数

OF bit5 R

程序压栈溢出标志位

0：程序压栈未溢出

1：程序压栈溢出

UF bit6 R

程序出栈溢出标志位

0：程序出栈未溢出

1：程序出栈溢出

- bit7 - -

注 1：仅部分指令可对 PSW 寄存器进行写操作，包括 JDEC、JINC、SWAP、BCC、BSS、BTT、MOVA

和 SETR。其它指令对 PSW 寄存器的写操作，只根据运行结果影响相应状态标志位。

注 2：OF 和 UF 位为只读标志位，仅上电复位、复位指令和 MRST 复位会将其清零，其他复位不影响该两

位标志位。

V0.3 编号：1202 18/76



寄存器名称 A 寄存器（AREG）

地址 FF85H

复位值 xxxx xxxx

A<7:0> bit7-0 R/W A 寄存器<7:0>

寄存器名称程序计数器<7:0>（PCRL）

地址 FF8BH

复位值 0000 0000

PCRL bit7-0 R/W 程序计数器低 8 位

寄存器名称程序计数器<15:8>（PCRH）

地址 FF8CH

复位值 0000 0000

PCRH bit3-0 R/W 程序计数器高 4 位

- bit7-4 - -

V0.3 编号：1202 19/76



第 3 章存储资源

3. 1 程序存储器

3. 1. 1 概述

HR7P155P2D/S 程序存储器为 1K Words OTP，程序地址空间为 000H~3FFH。

HR7P155P4D/S 程序存储器为 2K Words OTP，程序地址空间为 000H~7FFH。

寻址到保留区会执行 NOP 指令，紧接着地址回到 000H。

复位向量位于 000H，中断向量入口地址位于 004H。

程序指针计数器

（PC）

用户程序存储

区

0000H

1234

中断向量入口地址

复位向量

4级堆栈

堆栈控制器

……0004H

……

03DFH

03FFH保留区

图 3-1 HR7P155P2D/S 程序区地址映射和堆栈示意图

程序指针计数器

（PC）

用户程序存储

区

0000H

1234

中断向量入口地址

复位向量

4级堆栈

堆栈控制器

……0004H

……

07DFH

07FFH保留区

图 3-2 HR7P155P4D/S 程序区地址映射和堆栈示意图

V0.3 编号：1202 20/76



3. 1. 2 程序计数器（PC）

HR7P155P2D/S 芯片 10 位程序计数器 PC<9:0>。本芯片大可寻址 1K Words

程序存储空间 000H ~ 3FFH，寻址到保留区会执行 NOP 指令，紧接着地址回到

000H。程序计数器 PC 的低 8 位 PC<7:0>可通过 PCRL 直接读写，而 PC 高 2 位

不能直接读写，只能通过 PCRH 寄存器来间接赋值。复位时，PCRL、PCRH 和

PC 都会被清零。PC 硬件堆栈操作不会影响 PCRH 的值。

注：各种指令对 PC 的影响：

1. 通过指令直接修改 PC 值时，对 PCRL 为目标寄存器的操作可直接修改 PC<7:0>，即

PC<7:0>=PCRL<7:0>；而操作 PC<7:0>的同时也会执行 PC<9:8>=PCRH<1:0>，因此，修改 PC 时，

应先修改 PCRH<1:0>，再修改 PCRL<7:0>。

2. 执行 RCALL 指令时，PC<7:0>为寄存器 R 中的值；而 PC<9:8> =PCRH<1:0>。

3. 执行 CALL，GOTO 指令时，PC<9:0>为指令中 10 位立即数 I（操作数）。

4. 执行 LCALL 指令时，该指令为双字指令共有 16 位立即数 I（操作数）。PC<9:0>被修改为该 16 位立

即数 I 的值的低 10 位；同时 PCRH<1:0>被修改为 I<9:8>的值。

5. 执行 AJMP 指令时，该指令为双字指令共有 16 位立即数 I（操作数）。PC<9:0> 被修改为该 16 位立

即数 I 的值低 10 位，同时 PCRH 修改为 I<9:8>的值。

6. 执行 PAGE 指令时，PCRH<7:3>的值将被该指令的立即数 I 替换。（HR7P155P2D/S 芯片的程序存

储器大小为 1K Words，这里 PCRH<7:3>被固定为全零，执行 PAGE 指令后 PC 值不受影响）

7. 执行其他指令时，PC 值自动加 1。

HR7P155P4D/S 芯片 11 位程序计数器 PC<10:0>。本芯片大可寻址 2K Words

程序存储空间 000H ~ 7FFH，寻址到保留区会执行 NOP 指令，紧接着地址回到

000H。程序计数器 PC 的低 8 位 PC<7:0>可通过 PCRL 直接读写，而 PC 高 3 位

不能直接读写，只能通过 PCRH 寄存器来间接赋值。复位时，PCRL、PCRH 和

PC 都会被清零。PC 硬件堆栈操作不会影响 PCRH 的值。

注：各种指令对 PC 的影响：

1. 通过指令直接修改 PC 值时，对 PCRL 为目标寄存器的操作可直接修改 PC<7:0>，即

PC<7:0>=PCRL<7:0>；而操作 PC<7:0>的同时也会执行 PC<10:8>=PCRH<2:0>，因此，修改 PC

时，应先修改 PCRH<2:0>，再修改 PCRL<7:0>。

2. 执行 RCALL 指令时，PC<7:0>为寄存器 R 中的值；而 PC<10:8> =PCRH<2:0>。

3. 执行 CALL，GOTO 指令时，PC<10:0>为指令中 11 位立即数 I（操作数）。

4. 执行 LCALL 指令时，该指令为双字指令共有 16 位立即数 I（操作数）。PC<10:0>被修改为该 16 位立

即数 I 的值的低 11 位；同时 PCRH<2:0>被修改为 I<10:8>的值。

5. 执行 AJMP 指令时，该指令为双字指令共有 16 位立即数 I（操作数）。PC<10:0> 被修改为该 16 位

立即数 I 的值低 11 位，同时 PCRH 修改为 I<10:8>的值。

6. 执行 PAGE 指令时，PCRH<7:3>的值将被该指令的立即数 I 替换。（HR7P155P4D/S 芯片的程序存

储器大小为 2K Words，这里 PCRH<7:3>被固定为全零，执行 PAGE 指令后 PC 值不受影响）

7. 执行其他指令时，PC 值自动加 1。

V0.3 编号：1202 21/76



3. 1. 3 硬件堆栈

芯片内有 4 级硬件堆栈，堆栈位宽与 PC 位宽相等，用于 PC 的压栈和出栈。执行

CALL、LCALL 指令或中断被响应后，PC 自动压栈保护；当执行 RET、RETIA 或

RETIE 指令时，堆栈会将近一次压栈的值返回至 PC。

硬件堆栈只支持 4 级缓冲操作，即硬件堆栈只保存近的 4 次压栈值，对于连续

超过 4 次的压栈操作，第 5 次的压栈数据使得第 1 次的压栈数据被覆盖。同样，

超过 4 次的连续出栈，第 5 次出栈操作，可能使得程序流程不可控。

3. 1. 4 程序存储器查表操作

3. 1. 4. 1 概述

程序存储器查表操作仅支持对程序存储器的查表读。

查表读操作通过查表读指令将 FRA（FRAH，FRAL）所指向的程序存储器地址中

的一个字（Word）读入 ROMD（ROMDH，ROMDL）中。

3. 1. 4. 2 操作例程

应用例程 1：程序存储器查表读。

MOVI 0x05 ；读取程序存储器 0105H

MOVA FRAL

MOVI 0X01

MOVA FRAH

TBR

MOV ROMDH, 0

… …

MOV ROMDL, 0

… …

V0.3 编号：1202 22/76



3. 1. 5 特殊功能寄存器

寄存器名称程序存储器查表地址寄存器<7:0>（FRAL）

地址 FF87H

复位值 xxxx xxxx

FRAL bit7-0 R/W 程序存储器查表地址低 8 位

寄存器名称程序存储器查表地址寄存器<15:8>（FRAH）

地址 FF88H

复位值 xxxx xxxx

FRAH bit7-0 R/W 程序存储器查表地址高 8 位

寄存器名称程序存储器查表数据寄存器<7:0>（ROMDL）

地址 FF89H

复位值 xxxx xxxx

ROMDL bit7-0 R/W 程序存储器查表数据低 8 位

寄存器名称程序存储器查表数据寄存器<15:8>（ROMDH）

地址 FF8AH

复位值 xxxx xxxx

ROMDH bit7-0 R/W 程序存储器查表数据高 8 位

V0.3 编号：1202 23/76



3. 2 数据存储器

3. 2. 1 概述

本芯片的数据存储器由 2 部分组成，通用数据存储器 GPR 和特殊功能寄存器 SFR。

GPR 只有 1 个存储体组，地址范围 000H~03FH（SECTION 指令在本芯片中操作无

效）。

SFR 支持 128 个特殊寄存器，地址范围 FF80H~FFFFH。

数据存储器支持 3 种寻址方式：直接寻址、GPR 特殊寻址和间接寻址。

用户数据存储空

间

0000H

特殊功能寄存器空间

…

003FH

FF80H

…

FFFFH

通用数据寄存器空间

保留区

图 3-3 数据区地址映射示意图

V0.3 编号：1202 24/76



3. 2. 2 寻址方式

3. 2. 2. 1 直接寻址

在直接寻址时，指令中的 8 位地址信息用于 GPR 和 SFR 中寻址。当指令中的 8

位地址信息 R<7:0>小于 80H时，直接寻址 GPR 映射区。当 R<7:0>大于或等于

80H时，直接寻址 SFR 映射区。

GPR （64Bytes）

SFR（128Bytes）

GP

R地址映射

区

保留˜ ˜

SF

R

˜ ˜

R<7:0>(＜ 80H)

(≥ 80H)

图 3-4 直接寻址示意图

3. 2. 2. 2 GPR特殊寻址

为方便较大的数据段（例如数组）在 GPR 中的移动，指令 MOVAR 和 MOVRA

用于对 GPR 进行特殊寻址读/写操作，指令中支持 8 位地址信息（R<7:0>），可寻

址 128 字节地址空间。MOVAR 和 MOVRA 指令无法访问 SFR。

R<7:0>

GPR

保留

˜ ˜

图 3-5 GPR 特殊寻址示意图

3. 2. 2. 3 间接寻址

8 位 IAAH 和 8 位 IAAL 组成 16 位间接寻址索引寄存器，寻址空间 0000H~ FFFFH。

通过对间接寻址数据寄存器 IAD 的读写操作，完成间接寻址操作。

由于 IAD 这个寄存器自身也有物理地址 FF80H。因此，这个寄存器也是可以被间

接寻址的。只是，当用间接寻址的方式，读 IAD 这个寄存器的时候，读出的值始

终为 00H，而写入则是一个空操作（可能影响状态位）。

V0.3 编号：1202 25/76



ISTEP 指令，用来对间接寻址索引寄存器 IAAH/IAAL 进行偏移计算。该指令支持

8 位有符号立即数，即偏移范围-128~127。虽然只有 8 位立即数，但是该条指令

对整个 IAA(IAAL 和 IAAH)进行 16 位计算。计算的结果依然存放于 IAAL 和 IAAH

中。

GPR (0000H~003FH)

003FH

0000H

FF80H IAD 间接寻址，数据寄存器

FF81H IAAL 间接寻址，索引寄存器<7:0>... ... ...FFFFH - 保留

IAA<15:0>+I<7:0>

IAD<7:0>

ISTEP I<7:0>

保留区

图 3-6 间接寻址示意图

V0.3 编号：1202 26/76



3. 2. 3 特殊功能寄存器地址分配表

地址寄存器名称功能说明备注

FF80H IAD 间接寻址数据寄存器

FF81H IAAL 间接寻址索引寄存器<7:0>

FF82H IAAH 间接寻址索引寄存器<15:8>

FF83H - -

FF84H PSW 程序状态字寄存器

FF85H AREG A 寄存器

FF86H - -

FF87H FRAL 程序存储器查表地址寄存器<7:0>

FF88H FRAH 程序存储器查表地址寄存器<15:8>

FF89H ROMDL 程序存储器查表数据寄存器<7:0>

FF8AH ROMDH 程序存储器查表数据寄存器<15:8>

FF8BH PCRL 程序计数器<7:0>

FF8CH PCRH 程序计数器<15:8>

FF8DH - -

内核控制区

FF8EH PA PA 端口电平状态寄存器

FF8FH PAT PA 端口输入输出控制寄存器

FF90H PB PB 端口电平状态寄存器

FF91H PBT PB 端口输入输出控制寄存器

FF92H

FF93H

FF94H - -

FF95H - -

FF96H N_PAU PA 弱上拉控制寄存器

FF97H N_PBU PB 弱上拉控制寄存器

FF98H

FF99H PALC PA 驱动能力控制寄存器

FF9AH PBLC PB 驱动能力控制寄存器

FF9BH

FF9CH ANS IO 端口数模选择寄存器

I/O 控制区

FF9DH INTF0 中断标志寄存器 0

FF9EH INTE0 中断使能寄存器 0

FF9FH INTC0 中断控制寄存器 0

FFA0H INTG 中断全局寄存器

FFA1H LVDC 低电压检测寄存器

FFA2H INTF1 中断标志寄存器 1

FFA3H INTE1 中断使能寄存器 1

FFA4H INTC1 中断控制寄存器 1

中断控制区

FFA5H - -

FFA6H - -

特殊功能控

制区

V0.3 编号：1202 27/76



FFA7H PWRC 电源状态控制寄存器

FFA8H OSCC 时钟控制寄存器

FFA9H WKDC 唤醒延时控制寄存器

FFAAH OSCP 时钟控制写保护寄存器

FFABH WDTC WDT 控制寄存器

FFACH PWEN 功耗控制寄存器

FFADH - -

FFAEH - -

FFAFH - -

FFB0H - -

FFB1H - -

FFB2H T8P1 T8P1 计数器

FFB3H T8P1C T8P1 控制寄存器

FFB4H T8P1P T8P1 周期寄存器

FFB5H T8P1RL T8P1 精度寄存器

FFB6H T8P1RH T8P1 精度缓冲寄存器

FFB7H T8P1OC T8P1 输出控制寄存器

FFB8H T8P2 T8P2 计数器

FFB9H T8P2C T8P2 控制寄存器

FFBAH T8P2P T8P2 周期寄存器

FFBBH T8P2RL T8P2 精度寄存器

FFBCH T8P2RH T8P2 精度缓冲寄存器

FFBDH T8P2OC T8P2 输出控制寄存器

FFBEH - -

FFBFH - -

FFC0H - -

FFC1H - -

FFC2H - -

FFC3H - -

FFC4H - -

FFC5H - -

FFC6H ADCCL ADC 控制寄存器<7:0>

FFC7H ADCCH ADC 控制寄存器<15:8>

FFC8H ADCRL ADC 转换结果寄存器<7:0>

FFC9H ADCRH ADC 转换结果寄存器<15:8>

FFCAH - -

FFCBH - -

FFCCH - -

FFCDH - -

FFCEH - -

FFCFH

~FFFFH - -

外设控制区

V0.3 编号：1202 28/76




寄存器名称间接寻址数据寄存器（IAD）

地址 FF80H

复位值 0000 0000

IAD bit7-0 R/W 间接寻址数据

寄存器名称间接寻址索引寄存器<7:0>（IAAL）

地址 FF81H

复位值 0000 0000

IAAL bit7-0 R/W 间接寻址索引低 8 位

寄存器名称间接寻址索引寄存器<15:8>（IAAH）

地址 FF82H

复位值 0000 0000

IAAH bit7-0 R/W 间接寻址索引高 8 位

V0.3 编号：1202 29/76



第 4 章输入/输出端口

4. 1 概述

本芯片支持一个输入端口和 11 个双向 I/O 端口。

输入端口 PA3 是 TTL 输入，不受特殊功能寄存器 PAT 控制。

所有 I/O 端口都是 TTL/SMT 输入和 CMOS 输出驱动。每个端口都有相应的特殊功能

寄存器 PxT，来进行输入/输出控制。若 PxT 置 1，则 I/O 端口为输入状态，若 PxT 置

0，则 I/O 端口为输出状态。当 I/O 管脚处于输出状态时，其电平由 Px 寄存器决定。1

为高电平，0 为低电平。当 I/O 管脚处于输入状态时，其电平状态可由 Px 寄存器读取。

4. 2 结构框图

管脚 0 1 2 3 4 5 6 7 备注

PA A A A B A A A A -

PB A A A A - - - - -

表 4-1 I/O 端口结构信息表

注 1：A 表示端口结构图 A；B 表示输入端口结构（图略）。

注 2：PA3 端口对应的 PAT 始终为 1，即 PA3 只能作输入用。

VDD

Px.n

IOMUX

模拟输出

外设输入

模拟输入

IO逻辑

IO输出

IO控制

IO输入

外设使能

外设输出

数模选择

系统时钟地址总线

读数据总线

写数据总线

控制总线

PIFx/KIF

弱上拉控制

VDD VDD

驱动能力控制

图 4-1 输入/输出端口结构图 A

4. 3 I/ O端口弱上拉

PA 和 PB 端口可软件独立配置弱上拉。只有 PA3 端口默认弱上拉使能。

管脚 0 1 2 3 4 5 6 7

PA 支持支持支持支持支持支持支持支持

PB 支持支持支持支持 - - - -

表 4-2 I/O 端口弱上拉

V0.3 编号：1202 30/76



4. 4 I/O端口大电流驱动

除 PA3 外，其它 PA 和 PB 端口可软件独立配置大电流驱动。

管脚 0 1 2 3 4 5 6 7

PA 支持支持支持不支持支持支持支持支持

PB 支持支持支持支持 - - - -

表 4-3 I/O 端口大电流驱动

4. 5 外部按键中断（KINT）

PA 端口支持 1 组外部按键中断。按键中断支持多 8 个按键输入端 KIN<7:0>，每个

输入端可以由相应的 INTC0<7:0>屏蔽。其中任何一个未屏蔽的按键变化将影响中断标

志 KIF。

PA 端口电平变化可以产生中断，在 PA 端口电平变化中断使能的情况下，输入端口 PA

与锁存器上的后输入值进行比较，如果不匹配则引起中断，中断标志位置 1，此中断

能将芯片从睡眠状态中唤醒。

用户在中断服务中用软件清除该中断标志需进行如下操作：首先，对 PA 端口进行任何

读或者写操作，这样将结束不匹配条件；然后，软件清除中断标志位。

在中断使能位(KMSKx，KIE)使能前，先对 PA 端口进行读或者写操作，然后清除中断

标志位，以免误产生中断。

管脚名端口输入按键屏蔽中断名中断使能中断标志

PA0 KIN0 KMSK0

PA1 KIN1 KMSK1

PA2 KIN2 KMSK2

PA3 KIN3 KMSK3

PA4 KIN4 KMSK4

PA5 KIN5 KMSK5

PA6 KIN6 KMSK6

PA7 KIN7 KMSK7

KINT

KIE KIF

表 4-4 外部按键中断

4. 6 外部端口中断（PINT）

PA 端口支持 4 个外部端口中断。外部端口中断由相应的 PIEx 使能，通过 PEGx 选择

上升沿触发还是下降沿触发。中断产生将影响相应的中断标志 PIF。

管脚名中断名中断使能端口输入边沿选择中断标志

PA0 PINT0 PIE0 PINT0 PEG0 PIF0




表 4-5 外部端口中断

V0.3 编号：1202 31/76



4. 7 特殊功能寄存器

寄存器名称 PA 端口电平状态寄存器（PA）

地址 FF8EH

复位值 xxxx xxxx

PA<7:0> bit7-0 R/W

PA 口电平状态

0：低电平

1：高电平

寄存器名称 PB 端口电平状态寄存器（PB）

地址 FF90H

复位值 0000 xxxx

PB<3:0> bit3-0 R/W

PB 口电平状态

0：低电平

1：高电平

- bit7-4 - -

寄存器名称 PA 端口输入输出控制寄存器（PAT）

地址 FF8FH

复位值 1111 1111

PAT<2:0> bit2-0 R/W

PA 口输入输出状态

0：输出状态

1：输入状态

PAT3 bit3 R 硬件固定为 1，该端口只能用作输入

PAT<5:4> bit5-4 R/W

PA 口输入输出状态（复用为外部振荡端口时，硬件固

定为输入状态）

0：输出状态

1：输入状态

PAT<7:6> bit7-6 R/W

PA 口输入输出状态

0：输出状态

1：输入状态

寄存器名称 PB 端口输入输出控制寄存器（PBT）

地址 FF91H

复位值 0000 1111

PBT<3:0> bit3-0 R/W

PB 口输入输出状态

0：输出状态

1：输入状态

- bit7-4 - -

V0.3 编号：1202 32/76



寄存器名称 PA 弱上拉控制寄存器（N_PAU）

地址 FF96H

复位值 1111 0111

N_PAPU<7:0> bit7-0 R/W

PA 口内部弱上拉控制位

0：弱上拉使能

1：弱上拉不使能

寄存器名称 PB 弱上拉控制寄存器（N_PBU）

地址 FF97H

复位值 0000 1111

N_PBPU<3:0> bit3-0 R/W

PB 口内部弱上拉控制

0：弱上拉使能

1：弱上拉不使能

- bit7-4 - -

寄存器名称 PA 端口大电流控制寄存器（PALC）

地址 FF99H

复位值 0000 0000

PALC<2:0> bit2-0 R/W

PA2-0 口大电流控制位

0：禁止大电流驱动

1：使能大电流驱动

- bit3 - -

PALC<7:4> bit7-4 R/W

PA7-4 口大电流控制位



寄存器名称 PB 端口大电流控制寄存器（PBLC）

地址 FF9AH

复位值 0000 0000

PBLC<3:0> bit3-0 R/W

PB 口大电流控制位



- bit7-4 - -

V0.3 编号：1202 33/76



寄存器名称 I/O 端口数模选择寄存器（ANS）

地址 FF9C H

复位值 0000 0000

ANPA0 bit0 R/W

PA0 端口数模选择位(AIN0)

0：模拟端口

1：数字端口

ANPA1 bit1 R/W


0：模拟端口

1：数字端口

ANPA2 bit2 R/W


0：模拟端口

1：数字端口

ANPB0 bit3 R/W

PB0 端口数模选择位(AIN3)

0：模拟端口

1：数字端口

ANPB1 bit4 R/W

PB1 端口数模选择位(AIN4)

0：模拟端口

1：数字端口

ANPA7 bit5 R/W


0：模拟端口

1：数字端口

- bit7-6 - -

V0.3 编号：1202 34/76



第 5 章外设

5. 1 定时器/计数器模块（Timer/Counter）

本芯片包含 2 组 PWM 时基定时器（T8P1/2）。

5. 1. 1 两路 8 位PWM时基定时器（T8P1/2）

5. 1. 1. 1 概述

- T8Px 支持 2 种工作模式：定时器模式和 PWM 输出模式

- 计数时钟源为系统时钟 2 分频（Fosc/2）

- T8Px 支持 2 个独立的 PWM 输出端口，并且 PWM 输出端口可配置

- T8Px 支持一个可配置预分频器和一个可配置后分频器

- T8Px 包括 8 位计数器(T8Px)，精度寄存器(T8PxRL)，精度缓冲寄存

器(T8PxRH)和周期寄存器(T8PxP)

- T8Px 计数器的初值可任意配置

- T8Px 支持中断产生 T8PxIF（不同工作模式作用不同，必须软件清零）

- T8Px 在低功耗模式下不工作

5. 1. 1. 2 内部结构图

分频控制器

比较器

T8PxP周期值

预分频器

总线接口

T8Px计数器

后分频器

系统时钟

地址总线

读数据总线

写数据总线

T8PxIF

T8Px输出控制总线

中断发生器

图 5-1 T8Px 内部结构图

V0.3 编号：1202 35/76



5. 1. 1. 3 预分频器和后分频器

T8Px 匹配中断 T8PxPOS<3:0>

计数器与周期寄存器匹配 1 次 0000
















表 5-1 T8Px 后分频器配置表

T8Px 定时器频率 T8PxPRS<1:0>

Fosc/2 00

Fosc/8 01

Fosc/32 1x

表 5-2 T8Px 预分频器配置表

注：T8Px 包括 1 个可配置预分频器和 1 个可配置后分频器。预分频器与后分频器的计数值都无法读写，

修改 T8PxC 的控制寄存器或 T8Px 计数器都会把预分频器和后分频器清零。

5. 1. 1. 4 工作模式

工作模式 T8PxM

定时器模式 0

PWM 输出模式 1

表 5-3 T8Px 工作模式配置表

V0.3 编号：1202 36/76



5. 1. 1. 5 定时器模式

T8PxM=0 时，T8Px 为定时器模式。

T8Px 计数器的时钟源为系统时钟 2 分频 Fosc/2，可选择预分频器对计数时

钟进行分频。T8Px 在定时器模式下对计数时钟进行递增计数，当 T8Px 的

计数值与周期寄存器 T8PxP 相等时，T8Px 被自动清零并重新开始计数，同

时后分频器加 1 计数。当后分频器的计数值与后分频器分频比相同时，复位

后分频器，并将中断标志 T8PxIF 置 1，该中断标志需要软件清零。当 T8PxIF

置 1，如果 T8PxIE 使能，且全局中断 GIE 使能，则产生 T8Px 中断，否则

中断不被响应。在重新使能这个中断之前，为了避免误触发中断，T8PxIF

位必须软件清零。在 CPU 进入休眠模式后，T8Px 停止工作。

5. 1. 1. 6 PWM输出模式

T8PxM=1 时，T8Px 为 PWM 输出模式。

使能 PWM 输出模式后，首先从一个起始周期开始，起始周期完成后不断循

环 PWM 周期。

起始周期

T8Px 在起始周期内从初始值递增计数到与周期寄存器 T8PxP 相等，此时将

精度寄存器T8PxRL的数值载入精度缓冲寄存器T8PxRH内，并产生T8PxIF

中断标志。起始周期内 PWM 输出始终为 1。

PWM 周期

起始周期完成后，T8Px 从零开始重新递增计数，并保持 PWM 输出为 1，

当 T8Px 与 T8PxRH 的值相等时，PWM 输出改变为 0，并继续递增计数。

当 T8Px 的计数值与 T8PxP 再次相等时，PWM 输出恢复为 1，同时将当前

T8PxRL 的数值载入精度缓冲寄存器 T8PxRH 内，并产生 T8PxIF 中断标志。

T8Px 清零并重新开始计数，循环 PWM 周期。在 PWM 输出模式下，T8PxRH

寄存器只可读。

特别的，若精度缓冲寄存器 T8PxRH 的值为 0，则当前 PWM 周期内 PWM

输出始终为 0；若精度缓冲寄存器 T8PxRH 的值大于 T8PxP，则当前 PWM

周期内 PWM 输出始终为 1。

PWM 输出模式下，计数时钟源为系统时钟二分频 Fosc/2，并支持预分频器。

此模式下，后分频器的设置不影响 PWM 输出周期和占空比；只影响 T8PxIF

中断标志位的产生，详见《T8Px 后分频器配置表》。

对于 PWM 输出，波形如下图所示：

V0.3 编号：1202 37/76



X X+1 X+2 P...T8Px 00H 01H 02H A... A+1 ... P 00H

T8PxM

...

1

T8PxRH A

T8PxP P

T8PxRL BA

B

起始周期

脉宽

PWM周期

PWM

T8PxIF

图 5-2 PWM 模式示意图

周期

脉宽

T8Px的计数值

等于T8PxP的值

图 5-3 PWM 输出示意图

PWM 计算公式如下：

PWM 周期 = [(T8PxP)+1]×2×Tosc×(T8Px 预分频比)

PWM 频率 = 1/ (PWM 周期)

PWM 脉宽 = (T8PxR+1)×2×Tosc×(T8Px 预分频比)

PWM 占空比 = [PWM 脉宽] / [PWM 周期]

PWM 的分辨率计算公式：

2log

)*

log(FckpsFpwm

Fosc

分辨率位

注 1：Tosc = 1/Fosc ，Fpwm = 1/(PWM 周期)，Fckps 为 T8px 预分频比

V0.3 编号：1202 38/76



5. 1. 1. 7 特殊功能寄存器

寄存器名称 T8P1 计数器（T8P1）

地址 FFB2H

复位值 0000 0000

T8P1<7:0> bit7-0 R/W T8P1 计数器

00 H ~ FF H

寄存器名称 T8P2 计数器（T8P2）

地址 FFB8H

复位值 0000 0000

T8P2<7:0> bit7-0 R/W T8P2 计数器

00 H ~ FF H

寄存器名称 T8P1P 周期寄存器（T8P1P）

地址 FFB4H

复位值 1111 1111

T8P1P<7:0> bit7-0 R/W T8P1 周期寄存器

00 H ~ FF H

寄存器名称 T8P2P 周期寄存器（T8P2P）

地址 FFBAH

复位值 1111 1111

T8P2P<7:0> bit7-0 R/W T8P2 周期寄存器

00 H ~ FF H

寄存器名称 T8P1 精度寄存器（T8P1RL）

地址 FFB5H

复位值 0000 0000

T8P1R<7:0> bit7-0 R/W 8 位精度寄存器

00 H ~ FF H

寄存器名称 T8P2 精度寄存器（T8P2RL）

地址 FFBBH

复位值 0000 0000

T8P2R<7:0> bit7-0 R/W 8 位精度寄存器

00 H ~ FF H

V0.3 编号：1202 39/76



寄存器名称 T8Px 精度缓冲寄存器（T8P1RH）

地址 FFB6H

复位值 0000 0000

T8P1RH<7:0> bit7-0 R 8 位精度缓冲寄存器

00 H ~ FF H

注：PWM 功能关闭时，此寄存器可写。

寄存器名称 T8P2 精度缓冲寄存器（T8P2RH）

地址 FFBCH

复位值 0000 0000

T8P2RH<7:0> bit7-0 R 8 位精度缓冲寄存器

00 H ~ FF H

注：PWM 功能关闭时，此寄存器可写。

寄存器名称 T8P1C 控制寄存器（T8P1C）

地址 FFB3H

复位值 0000 0000

T8P1PRS<1:0> bit1-0 R/W

T8P1 预分频器分频比选择位

00：分频比为 1:1

01：分频比为 1:4

1x：分频比为 1:16

T8P1E bit2 R/W

T8P1 使能位

0：关闭 T8P1

1：使能 T8P1

T8P1POS<3:0> bit6-3 R/W

T8P1 后分频器分频比选择位

0000：分频比为 1:1

0001：分频比为 1:2

0010：分频比为 1:3

…

1111：分频比为 1:16

T8P1M bit7 R/W

T8P1 工作模式选择位

0：定时器模式

1：PWM 输出模式

V0.3 编号：1202 40/76



寄存器名称 T8P2C 控制寄存器（T8P2C）

地址 FFB9H

复位值 0000 0000

T8P2PRS<1:0> bit1-0 R/W

T8P2 预分频器分频比选择位

00：分频比为 1:1

01：分频比为 1:4

1x：分频比为 1:16

T8P2E bit2 R/W

T8P2 使能位

0：关闭 T8P1

1：使能 T8P1

T8P2POS<3:0> bit6-3 R/W

T8P2 后分频器分频比选择位

0000：分频比为 1:1

0001：分频比为 1:2

0010：分频比为 1:3

…

1111：分频比为 1:16

T8P2M bit7 R/W

T8P2 工作模式选择位

0：定时器模式

1：PWM 输出模式

寄存器名称 T8P1 输出控制寄存器（T8P1OC）

地址 FFB7H

复位值 0000 0000

T8P1EN<1:0> bit1-0 R/W

T8P1 的 PWM 输出管脚选择位

00：PA<1>输出 PWM

01：PB<0>输出 PWM



- bit7-2 - -

寄存器名称 T8P2 输出控制寄存器（T8P2OC）

地址 FFBDH

复位值 0000 0000

T8P2EN<1:0> bit1-0 R/W

T8P2 的 PWM 输出管脚选择位




11：保留

- bit7-2 - -

V0.3 编号：1202 41/76



5. 2 模拟数字转换器(ADC)

5. 2. 1 概述

- 支持 12 位 ADC 采样精度

- 12 位转换结果可选择高位对齐或低位对齐格式

- 支持 6 个模拟输入端+2 个电源电压检测通道

- 支持 ADC 中断标志 ADIF

- 可选择外部或内部参考电压

- 支持电源电压检测，电源分压比可选

- 支持可配置 ADC 转换时钟

5. 2. 2 内部结构图

总线接

口

ADC控制寄存器

ADCRH/ADCRL模数

转换器

AIN0AIN1AIN2AIN3AIN4AIN5VDD/4

ADC

通道

选择

转换时钟选择器

ADC时钟源

地址总线

读数据总线

写数据总线

控制总线

ADIF

参考源选

择器

VREFPVREFN

VDD4V3V2V

内部参考源

产生模块

VDD/8

图 5-4 ADC 内部结构图

5. 2. 3 ADC时序特征示意图

原数据新数据

ADEN

ADTRG

ADCR

软件清零

ADIF

采样时间 Tsamp

转换时间Tconvt

Tog*

adclk

注1：Tsamp = 1~15Tadclk注2：Tconvt = 17Tadclk+2个机器周期

图 5-5 ADC 时序特征示意图

V0.3 编号：1202 42/76



5. 2. 4 参考例程

应用例程：对模拟输入通道 0（AIN0 进行模数转换）

BCC ANS,0 ；AIN0 所在端口配置为模拟端口

BCC ADCCH, ADFM ；转换结果高位对齐放置

MOVI 0X01

MOVA ADCCL ；使能 ADC 转换器，选中通道 0

BSS ADCCL, ADTRG ；触发 ADC 转换

AD_WAIT

JBC ADCCL, ADTRG ；等待 ADC 转换完成

GOTO AD_WAIT

MOV ADCRH, 0 ；读取高 8 位转换结果

… …

MOV ADCRL, 0 ；读取低 4 位转换结果

… …

V0.3 编号：1202 43/76




寄存器名称 ADC 转换结果寄存器<7:0>（ADCRL）

地址 FFC8H

复位值 xxxx xxxx

ADCRL bit7-0 R/W A/D 转换结果低 8 位

寄存器名称 ADC 转换结果寄存器<15:8>（ADCRH）

地址 FFC9H

复位值 xxxx xxxx

ADCRH bit7-0 R/W A/D 转换结果高 8 位

寄存器名称 ADC 控制寄存器<7:0>（ADCCL）

地址 FFC6H

复位值 0000 0000

ADEN bit0 R/W

ADC 转换使能位

0：关闭 ADC 转换器

1：使能 ADC 转换器

ADTRG bit1 R/W

ADC 转换状态位

0：ADC 未进行转换，或 ADC 转换已完成

1：ADC 转换正在进行，该位置 1 启动 ADC 转

换

ADCHS bit4-2 R/W

ADC 模拟通道选择位

000 = 通道 0（AIN0）

001 = 通道 1（AIN1）

010 = 通道 2（AIN2）

011 = 通道 3（AIN3）

100 = 通道 4（AIN4）

101 = 通道 5（AIN5）

110 = VDD/4

111 = VDD/8

ADVREFS bit7-5 R/W

参考源选择位

000：ADC 参考电压正端为 VDD,负端为 VSS

001：ADC 参考电压正端为 4V,负端为 VSS



100：ADC 参考电压正端为外部 VREFP,负端

为 VSS

101：ADC 参考电压正端为外部 VREFP,负端

为外部 VREFN

其他：保留

V0.3 编号：1202 44/76



寄存器名称 ADC 控制寄存器<15:8>（ADCCH）

地址 FFC7H

复位值 0000 1000

ADST bit3-0 R/W

ADC 采样时间选择位

0000：禁止使用

0001~1111：ADC 采样时间分别对应 1~15

个 ADC 时钟(默认值为 8)

ADCS bit6-4 R/W

ADC 时钟选择位

000 = Fosc

001 = Fosc/2

010 = Fosc/4

011 = Fosc/8

100 = Fosc/16

101 = Fosc/32

110 = Fosc/64

111 = 保留

ADFM bit7 R/W

ADC 转换数据格式选择位

0：高位对齐（ADCRH<7:0>, ADCRL<7:4>）

1：低位对齐（ADCRH<3:0>, ADCRL<7:0>）

V0.3 编号：1202 45/76



第 6 章特殊功能及操作特性

6. 1 系统时钟与振荡器

6. 1. 1 概述

本芯片有两种时钟源，一种是外部时钟源，支持 4 种时钟模式，分别是 HS、XT、

LP、RC 振荡器；另一种是内部时钟源，支持 2 种时钟模式，分别是内部高速

INTOSCH 16MHz 和低速 INTOSCL 32KHz RC 时钟。

系统时钟源可通过芯片配置字 OSCS<2:0>位和软件配置寄存器 OSCC 决定。

高速系统时钟：外部 HS/XT/RC 时钟和内部 INTOSCH 16MHz 时钟

低速系统时钟：INTOSCL 32KHz 时钟和 LP 振荡器

本芯片支持高、低速时钟切换。

6. 1. 2 时钟源

OSCS<2:0>

外部振荡器

OSC2

OSC1

内部RC时钟16MHz

内部振荡器

时钟选择器

Fosc

内部WDT RC 32KHz时钟

分频器

MUX

16MHZ

8MHZ

4MHZ

…….

125KHZ

HS/XT/RC

31.25KHZ

IRCF<2:0>

WDT、上电延时电路等其它功能模块

CLKSS

MU

X

图 6-1 低速 INTOSCL 32KHz 与高速 HS/XT/RC/INTOSCH 16MHz 时钟切换图

OSCS<2:0>

外部振荡器

OSC2

OSC1

内部RC时钟16MHz

内部振荡器

Fosc

内部WDT RC 32KHz时钟

分频器

MUX

16MHZ

8MHZ

4MHZ

…….

125KHZ

LP

31.25KHZ

IRCF<2:0>

WDT、上电延时电路等其它功能模块

CLKSS

MU

X

图 6-2 低速 LP 与高速 INTOSCH 16MHz 时钟切换图

6. 1. 2. 1 外部时钟

外部时钟包括晶体/陶瓷振荡器模式（HS/XT/LP）和 RC 振荡器模式。

晶体/陶瓷振荡器模式（HS、XT、LP 模式）

V0.3 编号：1202 46/76



HS/XT 晶振模式，起振稳定时间为 512 个系统时钟。LP 晶振模式为低功耗

振荡器模式，起振稳定时间可通过配置字 PWRTSEL<1:0>来配置。

使能

系统时钟

Rf

C1

C2

OSC1/CLKI

OSC2/CLKO

RS

图 6-3 晶体/陶瓷振荡器模式（HS、XT、LP 模式）

注：RS 为可选配置。

Osc Type 晶振频率 C1* C2*

LP 32KHz 33pF 33pF

1MHz XT

4MHz

8MHz

15 ~ 33pF 15 ~ 33pF

HS 16MHz 15pF 15pF

表 6-1 晶体振荡器电容参数参考表

注*：此数据可根据晶振频率大小、外围电路的不同作微调。

RC 振荡器模式

系统时钟

OSC1/CLKI

VDD

Rext

Cext

OSC2/CLKO

Fosc/4

图 6-4 振荡器 RC/RCIO 模式等效电路图及外围参考图

工作条件：-40~85 2.5~5.5V

推荐外部电阻范围 15K≤Rext≤100K

推荐外部电容范围 20pf≤Cext≤300pf

推荐振荡频率范围 10KHz≤f≤4MHz

表 6-2 外部 RC 模式推荐参数

6. 1. 2. 2 内部时钟

本芯片包括两个内部 RC 时钟分别为 INTOSCH 16MHz、INTOSCL 32KHz。

INTOSCH 16MHz 低可分频至 32KHz，并且内部 INTOSCH 16MHz 时钟校准值

出厂前，已经在常温条件下校准，校准精度为±2%。

V0.3 编号：1202 47/76



6. 1. 3 系统时钟切换

系统可软件设置寄存器 CLKSS（OSCC<7>）位，选择高低速系统时钟。系统上

电时，寄存器 CLKSS 的值默认为 0，工作在低速系统时钟模式下。

系统支持三种时钟切换：

内部高速 INTOSCH 16MHz 时钟与内部低速 INTOSCL 32KHz 时钟切换

- 配置字 OSCS<2:0>位配置为 INTOSCH 16MHz 模式

- 设置寄存器 CLKSS，进行高、低速时钟切换

外部高速 HS/XT/RC 时钟与内部低速 INTOSCL 32KHz 时钟切换

- 配置字 OSCS<2:0>位配置为 HS、XT 或 RC 模式


外部低速 LP 振荡时钟与内部高速 16MHz 时钟切换

- 配置字 OSCS<2:0>位配置为 LP 模式


6. 1. 3. 1 系统上电时序

Fosc

电源稳定时间

注1、上电电源稳定时间为72ms，可以通过PWRTEB配置位进行屏蔽；

注2、当OSCS<2:0>=000时，LP系统时钟稳定时间约1S左右；

注2、当OSCS<2:0>=010,100,110,111时，系统时钟稳定时间为512个Tosc

VDD

RESET系统时钟稳定时间

振荡器

图 6-5 系统上电时序图

6. 1. 3. 2 系统时钟切换时序

高速时钟

CLKSS

低速时钟

系统时钟

LDO稳

定时间

高速时钟

稳定时间

注1、LDO稳定时间由PWRC寄存器的VRST位控制

注2、高速时钟稳定时间：INTOSCH 16MHz为15个高速时钟周期，HS/XT为1024个高速时钟周期

注3、时钟切换标志产生时间小于3个Twdt_rc

HSOSCF

WDTOSCF

SW_HS时钟切换标志产生时间

SW_WDT

Twdt_rc

图 6-6 INTOSCL 时钟切换到 HS/XT/RC/INTOSCH 时钟时序图

V0.3 编号：1202 48/76



低速时钟

CLKSS

高速时钟

系统时钟

低速时钟稳定时间

注1、低速时钟稳定时间为12个低速时钟周期

注2、时钟切换标志产生时间小于3个Twdt_rc

HSOSCF

WDTOSCF

SW_HS

时钟切换标志产生时间SW_WDT

Twdt_rc

图 6-7 HS/XT/RC/INTOSCH 时钟切换到 INTOSCL 时钟时序图

高速时钟

CLKSS

低速时钟

系统时钟

LDO稳

定时间高速时钟

稳定时间

注1、LDO稳定时间由PWRC寄存器的VRST位控制

注2、高速时钟稳定时间为15个高速时钟周期

注3、时钟切换标志产生时间3个LP时钟周期

HSOSCF

LPOSCF

SW_HS 时钟切换标志产生时间

SW_LP

图 6-8 低速 LP 时钟切换到 INTOSCH 时钟时序图

低速时钟

CLKSS

高速时钟

系统时钟

低速时钟稳定时间

注1、低速时钟稳定时间为12个低速时钟周期

注2、时钟切换标志产生时间小于3个LP时钟周期

HSOSCF

LPOSCF

SW_HS

时钟切换标志产生时间SW_LP

图 6-9 INTOSCH 时钟切换到低速 LP 时钟时序图

V0.3 编号：1202 49/76




寄存器名称时钟控制写保护寄存器（OSCP）

地址 FFAAH

复位值 1111 1111

OSCP bit7-0 R/W

OSCP 为 55h 时，可以改变 FOSCS 和 CLKSS 位。

当 FOSCS 和 CLKSS 被写时，OSCP 自动复位为

FFh。

OSCP 不为 55h 时，对 FOSCS 和 CLKSS 的写操

作将被忽略。

寄存器名称时钟控制寄存器（OSCC）

地址 FFA8H

复位值 0110 010x

LPOSCF bit0 R

时钟切换，外部 LP 晶振稳定标志位

0：未稳定

1：稳定

HSOSCF bit1 R

时钟切换，高速时钟稳定标志位

0：未稳定

1：稳定

WDTOSCF bit2 R

时钟切换，内部 32KHz 稳定标志位

0：未稳定

1：稳定

- bit3 - -

FOSCS bit6-4 R/W

内部系统时钟频率选择位

111 = 16MHz

110 = 8MHz

101 = 4MHz

100 = 2MHz

011 = 1MHz

010= 500KHz

001=125KHZ

000=32KHZ

CLKSS bit7 R/W

低速时钟与高速时钟切换选择位

当 OSCS<2:0>=000 时：

0：外部低速 LP 32KHZ 时钟源

1：内部高速 INTOSCH 16M 时钟源

其它：

0：内部低速 INTOSCL 32KHZ 时钟源

1 ：内部高速 INTOSCH 16M 或者外部高速

HS/XT/RC 时钟源

V0.3 编号：1202 50/76



寄存器名称功耗控制寄存器（PWEN）

地址 FFACH

复位值 0100 0011

SREN bit0 R/W

低电压检测复位软件使能位

当配置字 BOREN 使能时 0：禁用 1：使能

当配置字 BOREN 禁止时, 此位无效

RCEN bit1 R/W

WDT 内部 RC 时钟使能位

CLKSS=1：

0：关闭 WDT 内部 RC 时钟

1：使能 WDT 内部 RC 时钟

CLKSS=0：

RCEN 固定为 1，不可写

- bit3-2 - -

SW_LP bit4 R

切换到外部 LP 晶振时钟标志位

0：切换未完成

1：切换完成

SW_HS bit5 R

切换到 HS/XT/RC/INTOSCH 16M 高速时钟标志位

0：切换未完成

1：切换完成

SW_WDT bit6 R

切换到内部低速 32KHz 时钟标志位

0：切换未完成

1：切换完成

- bit7 - -

V0.3 编号：1202 51/76



6. 2 看门狗定时器

6. 2. 1 概述

根据 PWEN 寄存器的 RCEN 位决定看门狗的工作状态：

当 RCEN=1 时，芯片配置字看门狗使能位 WDTEN=1 时，看门狗使能；

WDTEN=0 时，禁止。

当 RCEN=0 时，看门狗禁止。

当看门狗超时溢出时，芯片复位或者唤醒 IDLE 模式。使用 CWDT 指令可将 WDT

计数器清零。WDT 支持一个预分频器，对 WDT 输入时钟进行预分频，再将分频后

的时钟信号作为 WDT 定时器的计数时钟。在预分频器分频比为 1:2 时，WDT 使用

内部 WDT 时钟，约为 32KHz，复位周期约为 16ms。

6. 2. 2 内部结构图

总线接

口

内部 W D T时钟

控制字

W D T溢出复位

看门狗定时器系统时钟

地址总线

读数据总线

写数据总线

控制总线

预分频器

W D T

分频控制器

图 6-10 看门狗定时器内部结构图

V0.3 编号：1202 52/76




寄存器名称 WDT 控制寄存器（WDTC）

地址 FFABH

复位值 0001 0111

WDTPRS bit3-0 R/W

WDT 预分频器分频比选择位

0000：1:2

0001：1:4

0010：1:8

0011：1:16

0100：1:32

0101：1:64

0110：1:128

0111：1:256

1000：1:512

1001：1:1024

1010：1:2048

1011：1:4096

1100：1:8192

1101：1:16384

1110：1:32768

1111：1:65536

WDTPRE bit4 R/W

WDT 预分频器使能位

0：禁止

1：使能

- bit7-5 - -

V0.3 编号：1202 53/76



6. 3 复位模块

6. 3. 1 概述

上电复位 POR

低电压检测复位 BOR

外部端口 N_MRST 复位（低电平复位有效）

看门狗定时器 WDT 溢出复位

软件执行指令复位

72ms上电等待定

时器

上电检

测POR

低电压

检测

BORBOREN

PWRTEB系统时钟稳

定定时器

POR/BOR稳定等待定

时器

POR_BOR

Fosc

N_MRSTWDT_RST

POR_BOR_RST 系统复位

RESET

指令复位

图 6-11 芯片复位原理图

6. 3. 2 复位时序图

工作电压

0VVDD

RESET72ms

Tfilter

晶振稳定时间

图 6-12 上电复位时序示意图

工作电压

电压检测

预设电压

0V

VDD

RESET72ms

Tfilter

晶振稳定时间

图 6-13 低电压复位时序示意图

注 1：72ms 等待稳定时间可以通过 PWRTEB 屏蔽。

注 2：当配置为 HS/XT/INTOSCH 16MHz 模式时，晶振稳定时间为 512xTosc；

当配置为 LP 模式时，晶振稳定时间大约为 1S 左右。

V0.3 编号：1202 54/76



6. 3. 3 低电压复位配置

BORVS<1:0> 低电压检测配置

11 VDD 低于 3.4V 时芯片复位




表 6-3 低电压检测配置表

6. 3. 4 N_MRST复位参考

VDD

C1

R2 N_MRST管脚

D1

DIODER1

图 6-14 N_MRST 复位参考电路图 1

注：采样 RC 复位，其中 47KΩ≤R1≤100KΩ，电容 C1（0.1μF），R2 为限流电阻，0.1KΩ≤R2≤1KΩ。

VDD VDD

R1

PNP

Q1R4 N_MRST管脚

C1R3R2

图 6-15 N_MRST 复位参考电路图 2

注：采用 PNP 三极管复位，通过 R1（2KΩ）和 R2（10KΩ）分压作为基极输入，发射极接 VDD，集电极

一路通过 R3（20KΩ）接地，另一路通过 R4（1KΩ）和 C1（0.1μF）接地，C1 另一端作为 N_MRST 输

入。

V0.3 编号：1202 55/76




寄存器名称电源控制寄存器（PWRC）

地址 FFA7H

复位值 0101 110x

N_BOR bit0 R/W

低电压复位状态位

0：低电压复位发生（低电压复位后，必须软件置位）

1：无低电压复位发生

N_POR bit1 R/W

上电复位状态位

0：上电复位发生（上电复位后，必须软件置位）

1：无上电复位发生

N_PD bit2 R

低功耗标志位

0：执行 IDLE 指令后清零

1：上电复位或执行 CWDT 指令后置 1

bit3 R

WDT 溢出标志位

0：WDT 计数溢出时被清零 N_TO

1：上电复位或执行 CWDT、IDLE 指令后被置 1

N_RSTI bit4 R/W

复位指令标志位

0：执行复位指令（必须用软件置位）

1：未执行复位指令

VRST<1:0> bit6-5 R/W

LDO 稳定时间控制寄存器

00：LDO 稳定时间为 16 个 WDT_RC 时钟周期




LPM bit7 R/W

休眠模式选择位

0：IDLE0 模式

1：IDLE1 模式

V0.3 编号：1202 56/76



6. 4 中断处理

6. 4. 1 概述

本芯片支持 10 个中断源。仅支持默认中断模式。

中断请求(CPU)总线接

口

中断控制器

系统时钟

地址总线

读数据总线

写数据总线

控制总线

外设中断标志中断使能逻辑

软中断

中断仲裁逻

辑

中断处理

图 6-16 中断控制逻辑

6. 4. 2 中断逻辑表

序号中断名中断标志中断使能外设使能全局使能备注

1 软中断 SOFTIF - - GIE -

2 KINT0 KIF0 KIE0 - GIE -

3 PINT0 PIF0 PIE0 - GIE -




7 LVDINT LVDIF LVDIE - GIE -

8 T8P1INT T8P1IF T8P1IE PEIE GIE -

9 T8P2INT T8P2IF T8P2IE PEIE GIE

10 ADINT ADIF ADIE PEIE GIE

表 6-4 中断逻辑表

注：开中断前需清除相应的中断标志，从而避免中断的误触发。除只读的中断标志外，中断标志必须通过

软件清零。为避免中断的发生与中断清零操作冲突时清零不成功，建议清零操作后进行清零是否成功的软

件判断，若不成功则再次清零，直到清零成功为止。或连续执行两次清零操作。

应用例程：中断标志清零程序

……

BCC INTC0,T8NIF ；清中断标志

JBC INTC0,T8NIF ；判断清零是否成功

GOTO $-2 ；不成功则再次清零

……

6. 4. 3 默认中断模式

所有中断向量的入口地址均位于 004H。用户需通过中断子程序判断各中断源的标

志位及使能位区分是由哪个中断源引起的中断，从而执行相应的中断服务子程序。

V0.3 编号：1202 57/76



6. 4. 4 操作说明

每个硬件中断源都有各自的中断使能和中断标志位，因此初始化相应的硬件中断

时，需要先清除中断标志位，再使能当前中断。若使能前不先清除中断标志，则有

可能发生误进中断的情况。除了每个中断支持中断使能外，本芯片还提供了一个全

局中断。因此在初始化所有需要的中断后，请使能全局中断。

中断现场保护是中断程序中一个很重要的组成部分。指令系统中有 PUSH（压栈）

和 POP（出栈）指令，可以用来实现中断的数据保存。可以保存的数据包括：工

作寄存器 A，程序状态字寄存器 PSW、IAA 寄存器和 PCRH 寄存器。其它数据寄

存器的保护需采用其它指令实现。


寄存器名称中断标志寄存器 0（INTF0）

地址 FF9DH

复位值 0000 0000

KIF bit0 R/W

按键中断标志位

0：未发生任何按键中断

1：至少发生一个按键中断

T8P1IF bit1 R/W

T8P1 中断标志位

0：T8P1 计数器计数未发生匹配

1：T8P1 计数器计数发生匹配（必须软件清零）

T8P2IF bit2 R/W

T8P2 中断标志位

0：T8P2 计数器计数未发生匹配

1：T8P2 计数器计数发生匹配（必须软件清零）

- bit3 - -

LVDIF bit4 R/W

LVD 中断标志位

0：LVD 未检测到预设低电压

1：LVD 检测到预设低电压（必须用软件清零）

ADIF bit5 R/W

ADC 中断标志位

0：未启动 ADC 转换，或转换正在进行

1：ADC 转换已完成（必须用软件清零）

- bit7-6 - -

V0.3 编号：1202 58/76



寄存器名称中断使能寄存器 0（INTE0）

地址 FF9EH

复位值 0000 0000

KIE bit0 R/W

按键中断使能位

0：禁止按键中断

1：使能按键中断

T8P1IE bit1 R/W

T8P1 中断使能位

0：禁止 T8P1 中断

1：使能 T8P1 中断

T8P2IE bit2 R/W

T8P2 中断使能位

0：禁止 T8P2 中断

1：使能 T8P2 中断

- bit3 - -

LVDIE bit4 R/W

LVD 中断使能位

0：禁止 LVD 中断

1：使能 LVD 中断

ADIE bit5 R/W

ADC 中断使能位

0：禁止 ADC 中断

1：使能 ADC 中断

- bit7-6 - -

V0.3 编号：1202 59/76



寄存器名称中断标志寄存器 1（INTF1）

地址 FFA2H

复位值 0000 0000

PIF0 bit0 R/W

PINT0 端口中断标志位

0：PINT0 端口上无中断信号

1：PINT0 端口上有中断信号（必须用软件清零）

PIF1 bit1 R/W




PIF2 bit2 R/W




PIF3 bit3 R/W




- bit7-4 - -

寄存器名称中断使能寄存器 1（INTE1）

地址 FFA3H

复位值 0000 0000

PIE0 bit0 R/W

PINT0 端口中断使能位

0：禁止 PINT0 端口中断

1：使能 PINT0 端口中断

PIE1 bit1 R/W




PIE2 bit2 R/W




PIE3 bit3 R/W




- bit7-4 - -

V0.3 编号：1202 60/76



寄存器名称中断控制寄存器 0（INTC0）

地址 FF9FH

复位值 0000 0000

KMSKx bit7-0 R/W

KINx 按键输入屏蔽位

0：屏蔽

1：不屏蔽

寄存器名称中断控制寄存器 1（INTC1）

地址 FFA4H

复位值 0000 0000

PEG0 bit0 R/W

PINT0 触发边沿选择位

0：PINT0 下降沿触发

1：PINT0 上升沿触发

PEG1 bit1 R/W




PEG2 bit2 R/W




PEG3 bit3 R/W




- bit7-4 - -

V0.3 编号：1202 61/76



寄存器名称中断全局寄存器（INTG）

地址 FFA0H

复位值 0000 0000

- bit0 - -

SOFTF bit1 R/W

软件中断标志位

0：无软件中断

1：启动软件中断

- bit5~2 - -

PEIE bit6 R/W

外设中断使能位

0：禁止外设中断

1：使能未屏蔽的外设中断

GIE bit7 R/W

全局中断使能位

0：禁止所有的中断

1：使能所有未屏蔽的中断

寄存器名称 LVD 检测寄存器（LVDC）

地址 FFA1H

复位值 0001 0000

LVDV bit1-0 R/W

LVD 预设电压选择位

00：2.1V

01：2.4V

10：3.0V

11：3.6V

- bit3-2 - -

LVDEN bit4 R/W

LVD 使能位

0：禁止

1：使能

- bit6~5 - -

LVDLS bit7 R

LVD 检测状态位

0：电源电压高于预设电压

1：电源电压低于预设电压

V0.3 编号：1202 62/76



6. 5 MCU低功耗操作

本芯片支持两种低功耗休眠模式：IDLE0 模式或 IDLE1 模式，通过设置 PWRC 寄

存器（PWRC<7>）进行选择。

支持 IDLE0 模式

- 当 LPM = 0 时，执行 IDLE 指令，芯片进入 IDLE0 模式

- 时钟源停振，主系统时钟暂停

- 程序暂停、同步模块暂停、异步模块运行，器件功耗降低

- 支持低功耗唤醒，唤醒时间可配，同时需要考虑 LDO 稳定时间

- 所有 I/O 端口将保持进入 IDLE0 模式前的状态

- 若使能 WDT，则 WDT 将被清零并保持运行

- N_PD 位被清零，N_TO 位被置 1

支持 IDLE1 模式

- 当 LPM = 1 时，执行 IDLE 指令，芯片进入 IDLE1 模式

- 时钟源保持运行，主系统时钟暂停

- 程序暂停、同步模块暂停、异步模块运行，器件功耗降低

- 支持低功耗唤醒，唤醒时间可配，小 1 个机器周期

- 所有 I/O 端口将保持进入 IDLE1 前的状态

- 若使能 WDT，则 WDT 将被清零并保持运行

- N_PD 位被清零，N_TO 位被置 1

注：配置 LPM（PWRC<7>）选择低功耗模式，执行 IDLE 指令进入低功耗模式。为了降低功耗，所有 I/O

管脚都应保持为 VDD 或 VSS。为了避免输入管脚悬空而引入开关电流，应在外部将高阻输入的 I/O 管脚

拉为高电平或低电平， MRST 管脚必须处于逻辑低电平。

6. 5. 1 IDLE唤醒方式配置

当芯片处于休眠状态时，可以通过以下方式唤醒：

序号唤醒源中断使能外设使能备注

1 N_MRST - - 外部复位

2 WDT - - WDT 溢出

3 KINT KIE - 按键中断

4 PINT0 PIE0 - 外部中断 0




表 6-5 休眠唤醒表

V0.3 编号：1202 63/76



芯片从休眠模式唤醒，需要注意以下两点：

1、中断唤醒与全局中断使能无关。在休眠模式下，若外设产生中断信号，即使全

局中断使能 GIE 为 0，休眠模式依然会被唤醒，只是唤醒后不会执行中断程序。

2、当唤醒事件发生后，根据芯片配置字 OSCS<2:0>的配置执行下述操作：

当 OSCS<2:0>配置为 HS/XT/RC/RCIO/INTOSCO/INTOSC 模式时

- 在 IDLE0 模式（LPM 位为 0）下，芯片需要先等待 VRwkdly 时间（为

64 个 WDT_RC 时钟周期），此时间称为 VR 稳定时间，之后芯片主时

钟运行一段 Twkdly 时间后才执行 IDLE 下一条指令，Twkdly 称为唤醒

延时，唤醒延时可编程设置；

- 在 IDLE1 模式（LPM 位为 1）下，芯片仅等待 Twkdly 时间后就执行

IDLE 下一条指令，无 VRwkdly 时间。

当 OSCS<2:0>配置为 LP 模式时

- 在 IDLE0 模式（LPM 位为 0）下，芯片需要先等待 VRwkdly 时间（为

64 个 WDT_RC 时钟周期），此时间称为 VR 稳定时间，接着芯片等待

LPwkdly 时间，此时间称为外部晶振稳定时间（该时间由配置字

PWRTSEL<1:0>设置），之后芯片主时钟运行一段 Twkdly 时间后才执

行 IDLE 下一条指令，Twkdly 称为唤醒延时，唤醒延时可编程设置；

- 在 IDLE1 模式（LPM 位为 1）下，芯片仅等待 Twkdly 时间后就执行

IDLE 下一条指令，无 VRwkdly 和 LPwkdly 时间。

OSCS 配置低功耗模式计算公式

所有模式 IDLE1 模式 (WKDC[7:0]+1) × 2 Tosc

非 LP 模式 VRwkdly + (WKDC[7:4] + 1) × 16 × 2 Tosc

LP 模式 IDLE0 模式

VRwkdly + LPwkdly + (WKDC[7:4] + 1) × 16 × 2 Tosc


寄存器名称唤醒延时控制寄存器（WKDC）

地址 FFA9H

复位值 1111 1111

WKDC <7:0> bit7-0 R/W

IDLE 唤醒延时控制位

当 WKDC<7:0> = FFH时，延时长

……

当 WKDC<7:0> = 00H时，延时短

V0.3 编号：1202 64/76



6. 6 芯片配置字

寄存器名称芯片配置字（CFG_USER）

地址 7F2H

OSCS<2:0> bit2-0

振荡器选择位

000 = LP 晶振/谐振器连接到 PA4 和 PA5

001 = RC 模式：CLKO 从 PA4 输出，RC 电路接到 PA5

010 = HS 模式：晶体振荡器连接到 PA4 和 PA5

011 = RCIO 模式：PA4 为 I/O，RC 电路接到管脚 PA5

100 = XT 模式：晶体振荡器连接到 PA4 和 PA5

101 = 保留未用

110 = INTOSCO 模式：CLKO 从 PA4 输出，PA5 为 I/O

111 = INTOSC 模式：PA4 为 I/O，PA5 为 I/O

WDTEN bit3

硬件看门狗使能位

0：禁止

1：使能

PWRTEB bit4

上电定时器使能位

0：使能

1：禁止

MRSTEN bit5

N_MRST 管脚功能选择位

0：管脚用于数字输入

1：管脚用于外部复位

BOREN bit6

低电压检测复位使能位

0：禁止

1：使能

BORVS bit8-7

低电压选择位

00：1.8V（默认）

01：2.2V

10：2.7V

11：3.4V

HPC_SEL bit9

外部晶振功耗模式选择

0：低功耗模式

1：高功耗模式

- bit15-10 -（保留，默认为 0）

注 1：CLKO 为系统时钟的 16 分频输出；

注 2：LP 稳定时间选择位，只在配置为 LP 晶振时才有效。

V0.3 编号：1202 65/76



OSCS<2:0> 主晶振配置 PA4 PA5

000 外部 LP 振荡器 OSC2 OSC1

001 外部 RC 振荡器 CLKO OSC1

010 外部 HS 振荡器 OSC2 OSC1

011 外部 RC 振荡器 I/O OSC1

100 外部 XT 振荡器 OSC2 OSC1

101 - - -

110 内部时钟 CLKO I/O

111 内部时钟 I/O I/O

V0.3 编号：1202 66/76



第 7 章芯片封装图

7. 1 14-pin 封装图

DIP14

V0.3 编号：1202 67/76



SOP14

V0.3 编号：1202 68/76



附录1 指令集

附录1. 1 概述

本芯片提供了 79 条精简指令。

汇编指令为了方便程序设计者使用，指令名称大多是由指令功能的英文缩写所组成的。

这些指令所组成的程序经过编译器的编译与连接后，会被转换为相对应的指令码。转

换后的指令码可以分为操作码（OP Code）与操作数（Operand）两个部分。操作码

部分对应到指令本身。

芯片运行在 4MHz 振荡时钟时，一个机器周期的时间为 500ns。

按照指令执行的机器周期数可将指令分为双周期指令和单周期指令，其中 CALL、

GOTO、JUMP、RET、RETIA、RETIE 为双周期指令；满足跳转条件时，JBC、JBS、

JDEC、JINC 指令为双周期指令，否则为单周期指令；其它指令为单周期指令。

附录1. 2 寄存器操作指令

序号指令影响

状态位机器周期操作

1 SECTION I<7:0> - 1 本芯片不支持该条指令

2 PAGE I<8:0> - 1 本芯片不支持该条指令

3 ISTEP I<7:0> - 1 IAA+i->IAA(-128≤i≤127)

4 MOVI I<7:0> - 1 I<7:0>->(A)

5 MOV R<7:0>,F Z,N 1 (R)->(目标)

6 MOVA R<7:0> - 1 (A)->(R)

7 MOVAR R<10:0> - 1 (A)->(6’h00,R<6:0>)

8 MOVRA R<10:0> - 1 (6’h00,R<6:0>)->(A)

附录表 1-1 寄存器操作指令表

附录1. 3 程序控制指令

序号指令影响


9 JUMP I<7:0> - 2 PC+1+i<7:0>->PC (-128≤i≤127)

10 AJMP I<19:0> - 2 I<10:0>->PC<10:0>

I<10:8>->PCRH<2:0>

11 GOTO I<10:0> - 2 I<10:0>->PC<10:0>

12 CALL I<10:0> - 2 PC+1->TOS,I<10:0>->PC<10:0>

13 LCALL I<19:0> - 2 PC+1->TOS,I<10:0>->PC<10:0>

I<10:8>->PCRH<2:0>

14 RCALL R<7:0> - 2 PC+1→TOS, (R)→PC<7:0>,

PCRH<2:0>→PC<10:8>

15 JBC R<7:0>,

B<2:0> - 2 当 R = 0 时跳过下一条指令

附录表 1-2 程序控制指令表

V0.3 编号：1202 69/76



[续]

序号指令影响


16 JBS R<7:0>,

B<2:0> - 2 当 R = 1 时跳过下一条指令

17 JCAIE I<7:0> - 2 当(A) = I 时跳过下一条指令

18 JCAIG I<7:0> - 2 当(A) > I 时跳过下一条指令

19 JCAIL I<7:0> - 2 当(A) - 2 当(R) = (A)时跳过下一条指令

21 JCRAG R<7:0> - 2 当(R) > (A)时跳过下一条指令

22 JCRAL R<7:0> - 2 当(R) < (A)时跳过下一条指令

23 JCCRE R<7:0>,

B<2:0> - 2 当 C = R(B)时跳过下一条指令

24 JCCRG R<7:0>,

B<2:0> - 2 当 C > R(B)时跳过下一条指令

25 JCCRL R<7:0>,

B<2:0> - 2 当 C < R(B)时跳过下一条指令

26 JDEC R<7:0>,

F - 2

(R-1)->(目标寄存器), 当目标寄存器

的值为 0 时则跳过下一条指令

27 JINC R<7:0>,

F - 2

(R+1)->(目标寄存器), 当目标寄存器

的值为 0 时则跳过下一条指令

28 NOP - - 1 空操作

29 POP - - 1 AS->A, PSWS->PSW,

PCRHS->PCRH

30 PUSH - 1 A->AS, PSW->PSWS,

PCRH->PCRHS

31 RET - 2 TOS->PC

32 RETIA I<7:0> - 2 I->(A),TOS->PC

33 RETIE - 2 TOS->PC,1->GIE

34 RST

全部状

态位均

被影响

1 软件复位指令

35 CWDT - N_TO,

N_PD 1

00H->WDT, 0->WDT Prescaler,

1-> N_TO, 1-> N_PD

36 IDLE N_TO,

N_PD 1

00H->WDT, 0->WDT Prescaler,

1-> N_TO, 0-> N_PD

附录表 1-3 程序控制指令表[续]

V0.3 编号：1202 70/76



附录1. 4 算术/逻辑运算指令

序号指令影响


37 ADD R<7:0>,F C, DC,

Z,OV,N 1 (R)+(A)->(目标)

38 ADDC R<7:0>,F C, DC,

Z,OV,N 1 (R)+(A)+C->(目标)

39 ADDCI I<7:0> C, DC,

Z,OV,N 1 I+(A)+C->(A)

40 ADDI I<7:0> C, DC,

Z,OV,N 1 I+(A)->(A)

41 AND R<7:0>,F Z,N 1 (A).AND.(R)->(目标)

42 ANDI I<7:0> Z,N 1 I.AND.(A)->(A)

43 BCC R<7:0>,B<2:0> - 1 0->R

44 BSS R<7:0>,B<2:0> - 1 1->R

45 BTT R<7:0>,B<2:0> - 1 (~R)->R

46 CLR R<7:0> Z 1 (R)=0

47 SETR R<7:0> - 1 FFH->(R)

48 NEG R<7:0> C, DC,

Z,OV,N 1 ~(R)+1-> (R)

49 COM R<7:0>,F Z,N 1 (~R)->(目标)

50 DAR R<7:0>,F C 1 对(R)十进制调整->(目标)

51 DAA - C 1 对(A)十进制调整->(A)

52 DEC R<7:0>,F C, DC,

Z,OV,N 1 (R-1)->(目标)

53 INC R<7:0>,F C, DC,

Z,OV,N 1 (R+1)->(目标)

54 IOR R<7:0>,F Z,N 1 (A).OR.(R)->(目标)

55 IORI I<7:0> Z,N 1 I.OR.(A)->(A)

56 RLB R<7:0>,F,B<2:0> C,Z,N 1 C<< R<7:0> <<C

57 RLBNC R<7:0>,F,B<2:0> Z,N 1 R<7:0> << R<7>

58 RRB R<7:0>,F,B<2:0> C,Z,N 1 C>> R<7:0> >>C

59 RRBNC R<7:0>,F,B<2:0> Z,N 1 R<0> >> R<7:0>

60 SUB R<7:0>,F C, DC,

Z,OV,N 1 (R)-(A)->(目标)

附录表 1-4 算术/逻辑运算指令表

V0.3 编号：1202 71/76



[续]

序号指令影响状态位机器周期操作

61 SUBC R<7:0>,F C, DC,

Z,OV,N 1 (R)-(A)- (~C)->(目标)

62 SUBCI I<7:0> C, DC,

Z,OV,N 1 I-(A)- (~C)->(A)

63 SUBI I<7:0> C, DC,

Z,OV,N 1 I-(A)->(A)

64 SSUB R<7:0>,F C, DC,

Z,OV,N 1 (A)-(R)->(目标)

65 SSUBC R<7:0>,F C, DC,

Z,OV,N 1 (A)-(R)- (~C)->(目标)

66 SSUBCI I<7:0> C, DC,

Z,OV,N 1 (A)-I- (~C)->(A)

67 SSUBI I<7:0> C, DC,

Z,OV,N 1 (A)-I->(A)

68 SWAP R<7:0>,F - 1 R<3:0>->(目标)<7:4>,

R<7:4>->(目标)<3:0>

69 TBR - 2 Pmem(FRA)->ROMD

70 TBR#1 - 2 Pmem(FRA)-> ROMD,

FRA+1->FRA

71 TBR_1 - 2 Pmem(FRA)-> ROMD,

FRA-1->FRA

72 TBR1# - 2 FRA+1->FRA,

Pmem(FRA)-> ROMD

73 TBW - 2 本芯片不支持该条指令

74 TBW#1 - 2 本芯片不支持该条指令

75 TBW_1 - 2 本芯片不支持该条指令 76 TBW1# - 2 本芯片不支持该条指令 77 XOR R<7:0>, F Z,N 1 (A).XOR.(R)->(目标) 78 XORI I<7:0> Z,N 1 I.XOR.(A)->(A)

附录表 1-5 算术/逻辑运算指令表[续]

注：指令集说明

1. i－立即数， F－标志位，A－寄存器 A，R－寄存器 R，B－寄存器 R 的第 B 位。

2. C－进位/借位，DC－半进位/半借位，Z－零标志位，OV－溢出标志位，N－负标志位。

3. TOS－顶级堆栈。

4. 如果 F = 0，则目标寄存器为寄存器 A；如果 F = 1，则目标寄存器为寄存器 R。

5. 79 条指令中另有一条 NOP 指令未在上表中描述。

6. SECTION 指令中，I 的位数，视实际芯片而定。对 HR7P155 芯片，通用数据存储器 GPR 就 1 个存

储体组，所以 N 的位数是 1 位，固定为 0。

7. PAGE 指令中，I 的位数，视实际芯片而定。对 HR7P155 芯片，没有 PCRU 寄存器，I 的位数是 1 位。

8. 部分指令中，PC 的位数以及 PCRU 寄存器，视实际芯片而定。对 HR7P155P2D/S 芯片，PC 的位数

是 10 位，没有 PCRU 寄存器；对 HR7P155P4D/S 芯片，PC 的位数是 11 位，没有 PCRU 寄存器。

V0.3 编号：1202 72/76



附录2 电气特性

附录2. 1 参数特性表

大标称值

参数符号条件标称值单位

电源电压 VDD - -0.3 ~ 7.5 V

输入电压 VIN - -0.3 ~ VDD + 0.3 V

输出电压 VOUT - -0.3 ~ VDD + 0.3 V

存储温度 TSTG - -55 ~ 125

操作温度 TOPR VDD：2.0 ~ 5.5V -40 ~ 85

芯片功耗特性参数表

参数符号小值典型值大值单

位工作条件

2.0 5.5 V FOSC≤2MHz

-40 ~ 85

2.7 - 5.5 V FOSC≤8MHz

-40 ~ 85 芯片供电电压 VDD

3.0 - 5.5 V FOSC≤16MHz

-40 ~ 85

芯片静态电流 IDD - 300 - μA

25，VDD = 5V，BOR

不使能，所有的 I/O 端口

输入低电平，N_MRST =

0，OSC1 = 0，OSC2 悬

空。

- 3 - μA

25，VDD = 3V， BOR

和 LVD 不使能，WDT 不

使能。

- 20 - μA

25，VDD = 3V， BOR

使能，WDT 使能，LVD

不使能。

IDLE0 休眠模式

下芯片电流 IPD1

- 30 - μA25，VDD = 3V， BOR

和 LVD 使能，WDT 使能。

IDLE1 休眠模式

下芯片电流（高

速时钟模式）

IPD2 - 500 - μA25，VDD = 5V，

BOR 使能，WDT 使能。

IDLE1 休眠模式

下芯片电流（低

速时钟模式）

IPD3 - 30 - μA25，VDD = 3V，

BOR 使能，WDT 使能

V0.3 编号：1202 73/76



正常运行模式

芯片电流（高速

时钟模式）

IOP1 - 1.5 - mA

25，VDD = 5V，正常运

行模式，内部 16MHz RC

时钟，I/O 端口输出固定电

平，无负载，ADC 关闭。

正常运行模式

芯片电流（低速

时钟模式）

IOP2 - 20 - uA

25，VDD = 5V，正常运

行模式，内部 32KHz RC

时钟，I/O 端口输出固定电

平，无负载，ADC 关闭。

VDD 管脚的

大输入电流 IMAXVDD - - 55 mA 25，VDD = 5V

VSS 管脚的

大输出电流 IMAXVSS - - 120 mA 25，VDD = 5V

I/O 端口灌电流 IOL - 10 - mA25，VDD = 5V

VOL = 0.6V

I/O 端口拉电流 IOH - 9 - uA25，VDD = 5V

VOH = 4.4V

大电流 I/O 端口

灌电流 IOL - 27 - mA

25，VDD = 5V

VOL = 0.6V

大电流 I/O 端口

拉电流 IOH - 18 - mA

25，VDD = 5V

VOH = 4.4V

V0.3 编号：1202 74/76



芯片输入端口特性表

芯片工作温度范围：-40 ~ 85

参数符号小值典型值大值单位测试条件

I/O端口输入高电平

（有施密特输入特

性）

0.8VDD - VDD V

主复位信号MRST

输入高电平（无施密

特输入特性）

VIH

0.8VDD - VDD V

I/O端口输入低电平 VSS - 0.18VDD V

主复位信号

N_MRST 输入低电

平

VIL VSS - 0.20VDD V

2.0V≤VDD≤5.5V

I/O端口输入漏电流 - - +1 μA

2.0V≤VDD≤5.5V

VSS≤Vpin≤VDD

（端口处于高阻状

态）

主复位端口漏电流

IIL

- - 5 μA VSS≤Vpin≤VDD

I/O 端口输入

弱上拉电流 IWPU 15 - 80 μA

2.0V≤VDD≤5.5V

Vpin = VSS

芯片输出端口特性表

芯片工作温度范围：-40 ~ 85


I/O 端口

输出高电平 VOH VDD-0.7 - - V

2.0V≤VDD≤5.5V

IOH = 2mA

I/O 端口

输出低电平 VOL - - 0.6 V

2.0V≤VDD≤5.5V

IOL = 3 mA

V0.3 编号：1202 75/76



V0.3 编号：1202 76/76


系统时钟要求表


- - 2M Hz 2.0V≤VDD≤5.5V

- - 8M Hz 2.7V≤VDD≤5.5V系统时钟频率 FOSC

- - 16M Hz 3.0V≤VDD≤5.5V

500 - - ns 2.0V≤VDD≤5.5V

125 - - ns 2.7V≤VDD≤5.5V系统时钟周期 TOSC1

62.5 - - ns 3.0V≤VDD≤5.5V

外部时钟高电平

和低电平时间 TOSL，TOSH 15 - - ns -

外部时钟上升

和下降时间 TOSR，TOSF - - 15 ns -

WDT 溢出时间 TWDT

-

16

（32K）

- ms

预分频为 1:2

VDD = 5V

内部 16MHz 时钟校准特性表

校准条件工作条件小值典型值大值单位

25，

VDD = 5V 15.68 16 16.32 MHz 5V，25

将频率校准至

16MHz -40 ~ 85，

VDD = 3.0V ~ 5.5V15.2 16 16.8 MHz

Documents

· 海尔MCU 芯片具有内部上电复位。对于不同的快速上/下电或慢速上/下电系统，内部上电复位电路可能失 效，建议用户使用外部

· 海尔MCU 芯片具有内部上电复位。对于不同的快速上/下电或慢速上/下电系统，内部上电复位电路可能失效，建议用户使用外部