基本ゲート回路

提出期限：4月25日

澤崎夏希

学籍番号　 135719B

提出日：平成 26 年 4 月 24 日

1

1 実験目的現代社会に欠かすことのできないコンピュータは、大規模なディジタル回路として構成されている.本実験では,ディジタル回路の構成要素である基本ゲート回路と論理演算の基礎を習得することを目的とする．また本実験では，NANDゲートを用いて他のゲート回路（NOT,AND,OR,NOR,XOR）を構成することによって，汎用ロジック IC及びブレッドボード，直流電源などの基本的な使用法についても学ぶ．

2 実験概要本実験は電子回路の基礎である基本ゲート回路を理解するために，それぞれの基本ゲート回路の性質を

「NAND回路」で再現するという演習を行うものである．そして．電子回路を学ぶにあたって．ハンダ付けの必要が無いブレッドボードを使用する．これにより試作に対する負担を軽減し，本来のテーマである電子回路の試作に集中することが出来る．また演習の中で電子回路上での動作の確認方法や，電子部品の扱い方を学び，「回路」というものがどういうものか理解する．さらに電子回路は机上で論理演算として計算することが可能であり．それを通して「0」と「1」というコンピュータを扱う上での基本的な考え方に触れ，技術者としての基板を固める．また，実際に回路を作成することで回路図を確認しやすいつなぎ方や，配線の数を考慮した実用的な技術を学ぶことが出来る.同時に本実験は始めて聞く技術や知識が多いため，新しいものを柔軟に扱う術や説明の要点を拾う理解力を養い，専門的なレポートの書き方や実験の方法を学ぶ．

3 実験結果3.1 実験 (1)；問題

NANDゲートのみを用いて，NOT,AND,OR,NOR,XORゲートを設計せよ．また，常に’1’を出力する 1入力 1出力のゲートおよび常に’0’を出力する 1入力 1出力のゲートを，NANDゲートのみを用いて設計せよ (ヒント：A＋Ā＝ 1 ).なお，全ての回路図が書けたら，必ず担当者のチェックをうけること．

3.1.1 実験 (1)；解答

3.1.2 NAND回路

A B Y

0 0 10 1 11 0 11 1 0

表 1: NAND回路の真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

AB

2

31

NAND

A Y2

31

NOT

2

31

2

31 2

31

2

312

31

2

31

2

31

2

31

2

31

2

31

Y

Y

Y

Y

Y

2

31

AND

2

31

XOR

Y

Y

Y

A AB

B

B

A

AB

BA

A

B

2

31

Y2

31

XOR

B

A 23

1

2

31

2

31 2

31

2

31

0

2

31 2

31

1

2

31

NOR

2

31

OR

図 1: NAND回路の回路図

NAND回路は，（表 2）のように Aと B両方の入力があった場合にのみ 1が出力される回路である．今回はこの回路を用いて実験を行うため，回路図は予め用意されていた．

2

A Y

0 11 0

表 2: NOT回路の真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

AB

2

31

NAND

A Y2

31

NOT

2

31

2

31 2

31

2

312

31

2

31

2

31

2

31

2

31

2

31

Y

Y

Y

Y

Y

2

31

AND

2

31

XOR

Y

Y

Y

A AB

B

B

A

AB

BA

A

B

2

31

Y2

31

XOR

B

A 23

1

2

31

2

31 2

31

2

31

0

2

31 2

31

1

2

31

NOR

2

31

OR

図 2: NOT回路の回路図

3.1.3 NOT回路

NOT回路は入力された値と逆の値，すなわち否定された値を返す回路である．コレは，入力系が一つであるため入力 Aを分岐させ NAND回路への入力に用いることで，入出力の統合を図った．この時，当然 2つの入力情報は一致しているため「0 0」か「1 1」の入力しかあり得ないことになる．ここでその入力に対応した出力を観察したところ，「1」と「0」であった．よって，NAND回路では入力出力を 1つにするだけで，NOT回路が作成出来ることになる．

3.1.4 AND回路

A B Y

0 0 00 1 01 0 01 1 1

表 3: AND回路の真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

AB

2

31

NAND

A Y2

31

NOT

2

31

2

31 2

31

2

312

31

2

31

2

31

2

31

2

31

2

31

Y

Y

Y

Y

Y

2

31

AND

2

31

XOR

Y

Y

Y

A AB

B

B

A

AB

BA

A

B

2

31

Y2

31

XOR

B

A 23

1

2

31

2

31 2

31

2

31

0

2

31 2

31

1

2

31

NOR

2

31

OR

図 3: AND回路の回路図

NAND回路はAND回路の出力をNOT回路で否定したものである．よってもう一度否定すればAND回路に戻ると考え，回路図を作成した．作成した回路図上で，数値の変化を追ったところ，入出力が（表 4）の AND回路と一致した．よって，この回路図は AND回路が作成出来ていると考えられる．

3

3.1.5 OR回路

A B Y

0 0 00 1 11 0 11 1 1

表 4: OR回路の真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

2

31

2

31

2

31

A

B

Y

図 4: OR回路の回路図

OR回路は入力が「0 0」の場合以外の出力が「1」になるものである．一方，NAND回路は「1 1」以外の場合の出力が「1」である．ここから入力の上が入れ替わった形を作ればいいのではと考え，入力 A,Bを否定し，それを NANDへ入力する形にした．その後，各 NAND回路で数値の変化を追うと，以下のようになる．さらにこの値を NAND回路の入力したのが以下の真理値表である．

A Ā

0 10 11 01 0

表 5: Aの否定

B B̄

0 11 00 11 0

表 6: Bの否定

Ā B̄ Y

1 1 01 0 10 1 10 0 1

表 7: Ā と B̄ を入力した NAND回路

これは上記の OR回路の真理値表と一致している．よって，この回路図では OR回路が実装出来てる，

4

3.1.6 NOR回路

A B AND Y

0 0 1 10 1 0 01 0 0 01 1 0 0

表 8: NOR回路の真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

2

31

2

31

2

31

2

31

A

B

Y

図 5: NOR回路の回路図

NOR回路はOR回路を否定したものである．そのため，上記回路に NOT回路を繋げば実装出来ると考え回路図を考案した．その後，OR回路を否定した真理値表を考えたところ，NOR回路の真理値表と一致した．よって，この回路図では NOR回路が実装出来てる，

3.1.7 XOR回路

A B Y

0 0 00 1 11 0 11 1 0

表 9: XOR回路の真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

AB

2

31

NAND

A Y2

31

NOT

2

31

2

31 2

31

2

312

31

2

31

2

31

2

31

2

31

2

31

Y

Y

Y

Y

Y

2

31

AND

2

31

XOR

Y

Y

Y

A AB

B

B

A

AB

BA

A

B

2

31

Y2

31

XOR

B

A 23

1

2

31

2

31 2

31

2

31

0

2

31 2

31

1

2

31

NOR

2

31

OR

図 6: XOR回路の回路図

XOR回路は，A,Bそれぞれが別の入力を受けた時にのみ 1を出力する回路である．一方 NAND回路は入力が 2つとも 1でない場合に 1を出力する．つまり，

X Z

1 11 00 11 1

表 10: XORになりうる入力

このような入力を与えれば良い．この入力を作るためには NANDの結果と片方の入力を繋いでやる必要がある．XORとして出力する回路 NANDへの入力を，「X」と「Z」とすると

NAND B X

1 0 11 1 01 0 10 1 1

表 11: 入力 Zの作成

NAND A Z

1 0 11 0 11 1 00 1 1

表 12: 入力 Zの作成

このようになり，XORとなる入力を作成出来たため，この回路図は XORを出力出来ていることになる．

5

Natsuki Sawasaki

Natsuki Sawasaki

Natsuki Sawasaki

3.1.8 常に 1を出力する回路

A Y

0 11 1

表 13: 常に 1を出力する真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

AB

2

31

NAND

A Y2

31

NOT

2

31

2

31 2

31

2

312

31

2

31

2

31

2

31

2

31

2

31

Y

Y

Y

Y

Y

2

31

AND

2

31

XOR

Y

Y

Y

A AB

B

B

A

AB

BA

A

B

2

31

Y2

31

XOR

B

A 23

1

2

31

2

31 2

31

2

31

0

2

31 2

31

1

2

31

NOR

2

31

OR

図 7: 常に 1を出力する回路図

常に 1を出力する回路は，NAND回路の「1 1」の片方を 0に変えてやれば良い．つまり，全ての入力を「1 0」にすれば全ての出力が 1になる．よって，

A B Y

1 0 10 1 11 0 10 1 1

表 14: Ā と B̄ を入力した NAND回路

のような入力を作ればいい．これは入力 Aと Aの否定の組み合わせであるため，上記の回路で常に 1を出力する回路が完成していることが分かる．

3.1.9 常に 0を出力する回路

A Y

0 01 0

表 15: 常に 0を出力する真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

AB

2

31

NAND

A Y2

31

NOT

2

31

2

31 2

31

2

312

31

2

31

2

31

2

31

2

31

2

31

Y

Y

Y

Y

Y

2

31

AND

2

31

XOR

Y

Y

Y

A AB

B

B

A

AB

BA

A

B

2

31

Y2

31

XOR

B

A 23

1

2

31

2

31 2

31

2

31

0

2

31 2

31

1

2

31

NOR

2

31

OR

図 8: 常に 0を出力する回路図

常に 0を出力回路は，常に 1を出力する回路を否定してやればやるだけで実装できると考え，常に 1を出力する回路に NOT回路を繋げ，常に 0を出力する回路を完成させた．

6

3.2 実験 (2)：問題

NANDゲートの汎用ロジック IC(4011B)に含まれている 4つのゲートのそれぞれが，NANDゲートとして正常に動作することを確認せよ．なお，実験（3）で使用する予定の ICが複数個ある場合は，その全ての ICに対して，同様の確認を行うこと．

Generated by CamScanner

図 9: 4011B

3.2.1 実験 (2)：結果

汎用ロジック IC 4011B（NANDゲート）は NAND回路を 4つ含んだ ICである．そのため，各入出力が NAND回路を構成してるのを確認すれば良い．この時，上の回路図から，出力系である「3」「4」「10」「11」の出力を調べればよい．まず，入力 Aを「1」入力 Bを「2」に入れ，出力「3」を調べた．その結果（表 1：NAND回路）と一致した．同様に，4,10,11を調べた結果，同様に一致した．この結果からこの汎用ロジック ICは正常に動作したと判断した．XORの作成に，NAND回路を 5つ使うため 2つめの汎用ロジック ICを調べ，動作を確認した．

3.3 実験 (3)：問題

実験（1）で設計した各ゲート回路を実際に汎用ロジック IC 4011B(NANDゲート)を用いてブレッドボード上に実現し，それらの動作を確認せよ．なお回路実現の際には，効率の良い順序を考えてから着手すること．ただし時間不足により，全ての回路を実現することが困難と考えられる場合は，残りの時間内に実現できそうな回路から順に，可能な範囲で着手すること．この時可能であればXORゲートの実現を再優先すること．

3.3.1 実験 (3)：結果

以下に表すカッコつきの数（例：「1」）は，図：??にある 4011Bの接続箇所を表すものである．

3.3.2 NOT

まず入力Aを用意する．この入力を 4011Bの「1」「2」に接続し，「3」の出力を LEDを用いて調査した．その結果が以下の真理値表と同じ出力が得られた．これは（表 2）と一致している．よって，この回路はNOT回路と等価の動作をしていることが分かる．

7

A Y

1 00 1

表 16: NOTを確認した回路

3.3.3 AND

まず入力 A，Bを用意する．この入力を 4011Bの「1」「2」に接続し，「3」の出力を否定するために「5」[6]に繋いだ．そして「4」に LEDを接続し，動作を確認した．その結果が以下の真理値表である．これは

A B Y

1 0 00 1 01 1 00 0 1

表 17: ANDを確認した回路

（表 3）と一致している．よって，この回路は AND回路と等価の動作をしていることが分かる．

3.3.4 OR

まず入力 A，Bを用意する．入力 Aを 4011Bの「1」「2」に接続し，入力 Bを「5」[6]に繋ぐ．そして「3」を「8」に．「4」を「9」に接続し，「10」から LEDの動作を確認した．その結果が以下の真理値表である．これは（表 4）と一致している．よって，この回路は OR回路と等価の動作をしていることが分かる．

A B Y

1 0 00 1 11 1 10 0 1

表 18: ORを確認した回路

3.3.5 NOR

上で作成した OR回路を使う．先ほどの「10」を「13」「12」に接続し OR回路を NOT回路に繋いだ，その後「11」から LEDの動作を確認した．その結果が以下の真理値表である．これは（表 8）と一致して

A B Y

1 0 10 1 01 1 00 0 0

表 19: NORを確認した回路

いる．よって，この回路は NOR回路と等価の動作をしていることが分かる．

8

3.3.6 XOR

まず入力 A，Bを用意する．この入力 A，Bを 4011Bの「1」「2」に接続し，同様に A,Bを「5」「6」へ接続する．その後出力「3」と，入力 Bを「8」「9」に接続する．また同様に「4」と入力 Aを「13」「12」に接続する．ここで 4011BのNAND回路は全て使い切った形になるので，2枚目の 4011Bを使用する．そして出力「10」と「11」を新しい 4011Bの「1」「2」に繋ぎ，出力「3」の動作を確認した．その結果が以下の真理値表である．これは（表 25）と一致している．よって，この回路は NOT回路と等価の動作をし

A B Y

1 0 00 1 11 1 10 0 0

表 20: XORを確認した回路

ていることが分かる．

3.3.7 常に 1を出力する回路

まず入力Aを用意する．この入力を 4011Bの「1」「2」に接続し，「3」の出力を「5」に繋ぐ．そして「6」の入力に Aを繋ぎ，そして出力「4」に LEDを接続し，動作を確認した．その結果が以下の真理値表である．これは（表 13）と一致している．よって，この回路はNOT回路と等価の動作をしていることが分かる．

A Y

1 10 1

表 21: 常に 1を出力することを確認した回路

3.3.8 常に 0を出力する回路

上の回路を用いる．出力「4」を「12」「13」に繋ぎ，出力を否定した．そして「11」に LEDを接続し，動作を確認した．その結果が以下の真理値表である．これは（表 14）と一致している．よって，この回路

A B

1 00 0

表 22: 常に 0を出力することを確認した回路

は NOT回路と等価の動作をしていることが分かる．

4 考察上記の実験結果に基づいて，以下の点について詳しく述べよ．

9

4.1 実験（1）の考察

上記の実験結果出報告した回路よりも，使用する NAND ゲートの数を減らすことが可能かどうかを，NOT,AND，OR，NAND，NOR，XORゲートおよび常に’1’または常に’0’を出力する 1入力 1出力のゲートのそれぞれについて考察せよ．

4.1.1 NAND回路

NAND回路は 4011Bに組み込まれている回路であり，これを元に様々な基本ゲート回路を考案する．よってこの回路が最小単位であり省略することは出来ない．

4.1.2 NOT回路

NOT回路は NAND回路を一つだけ使用する回路である．これを省略すると，回路が存在しなくなるのでこれ以上回路を縮小することは不可能である．

4.1.3 AND回路

この回路は基本である NAND回路を NOT回路に接続したものである．全体の回路は 2つで，両方の回路は省略出来ないため，これ以上の省略は出来ない．

4.1.4 OR回路

この回路は NOT回路 2つと，NAND回路 1つで作られている．接続経路にも分岐がなく，これ以上省略することは出来ない．

4.1.5 NOR回路

この回路は OR回路に NOT回路を接続した回路である．OR回路も NOT回路も省略不可であるため，この回路はこれ以上省略出来ない．

4.1.6 XOR回路

この回路は NAND回路 3つと，分岐した入力を繋いだ NAND回路が 2つ有る．3つの NAND回路は省略不可能だが，残り 2つの NAND回路は分岐点が有るため，不明である．そこで，両者の動きを調べたのが以下の真理値表である．

NAND B X

1 0 11 1 01 0 10 1 1

表 23: 入力 Zの作成

NAND A Z

1 0 11 0 11 1 00 1 1

表 24: 入力 Zの作成

これを見ると，両者で NAND回路を使っている．これを共用することで，省略出来る可能性がある．そこで，省略した回路図を作成した．

10

4.1.7 XOR回路

A B Y

0 0 00 1 11 0 11 1 0

表 25: XOR回路の真理値表

1

2

3

4

5

1

2

3

4

5

A B C D E F G

A B C D E F G

AB

2

31

NAND

A Y2

31

NOT

2

31

2

31 2

31

2

312

31

2

31

2

31

2

31

2

31

2

31

Y

Y

Y

Y

Y

2

31

AND

2

31

XOR

Y

Y

Y

A AB

B

B

A

AB

BA

A

B

2

31

Y2

31

XOR

B

A 23

1

2

31

2

31 2

31

2

31

0

2

31 2

31

1

2

31

NOR

2

31

OR

図 10: XOR回路の回路図

この結果，XOR回路と同じ動作をすることが分かったので，この回路は省略可能であったことが分かる．

4.1.8 常に 1を出力する回路

この回路には省略前の XORに使われていた組み合わせが使われている．しかしこの分岐は 1つだけで，これを省略することは出来ない．仮に省略した場合，2つめの NAND回路の入力が 1つだけになってしまうか，NAND回路に NOT回路を繋いだ形になってしまい回路の目的を達成できなくなる．よってこの回路はこれ以上省略できない．

4.1.9 常に 0を出力する回路

この回路は，上記の回路にNOT回路を回路を繋いだものである．これらの回路は省略不可能をであるので，この回路はこれ以上省略できない．

4.2 実験（3）の考察

―ブレッドボード上で回路を構成する際に，配線ミスを減らすためには配線数そのものを減らす事が望ましい．配線数を減らすための工夫について考察せよ．―配線数を減らす以外の配線ミスを減らすための工夫について考察せよ

4.2.1 配線数を減らす考察

配線は，回路図の通り作ることで最小の配線数になる．したがって，回路図通りに組むのが最小になる．逆に無駄に回路同士を繋げたりすると，配線数だけが増えてしまう結果になる．また，実際に回路を作成すると電源の配線等，回路図より複雑な配線になる．それを考慮し，電源等から伸ばす配線を最小限にするなどの工夫が考えられる．

4.2.2 配線ミスを減らす考察

配線ミスを減らすには，同じ回路に接続されている配線を同色にしたり，同じ入力系をまとめたりする工夫が考えられる．この場合，配線の数は増えるが配線のミスは減ると考えられる．

11

5 調査課題5.1 (a)

5.2 (b)

6 感想今回の実験で，回路の基本的な構造を学んだ．また，ブレッドボードという簡単に回路を試作出来る環境があることも学べた．実験は過酷な講義と聞いていたが，覚悟していたより楽しく，レポートも何を書けば良いか明記されていたためスムーズに参加出来た．春休みでレポートの書き方を忘れた学生が多い中，最初にこの実験を行うの非常に良い気付けになったと思う．

7 参考文献・引用文献実験指導書-ディジタル回路編- Tex メモ http://www-an.acs.i.kyoto-u.ac.jp/ fujiwara/tex/index.html

LaTexコマンドシート一覧 http://www002.upp.so-net.ne.jp/latex/index.html

12