STANDARDNE KOMBINACIONE PREKIDAKE MREEDigitalne kombinacione mree nastaju pogodnim vezivanjem veeg broja odgovarajuih kombinaconih (logikih) kola. Takve mree se odlikuju time da formirani signali na izlazu mree zavise samo od trenutne kombinacije vrijednosti ulaznih signala. Prema tome, dok traje pobuda postoji i odgovarajue stanje na izlazu. To znai da one nemaju mogunost memorisanja prethodnog stanja i da vremenska dimenzija u takvim mreama ne utie na logiku funkciju mree. Kombinacione mree imaju veoma iroko polje primjene tako da se mogu sresti u skoro svakom pa i najmanjem digitalnom ureaju. U digitalnim i raunarskim sistemima takve mree se koriste za kodovanje i dekodovanje digitalnih podataka, za konverziju kodova, za generisanje odreenih numerikih vrijednosti, za obavljanje veine raunarskih operacija, za iznalaenje adresiranih lokacija u memorijama, za selekciju kanalnih veza, itd. Zbog ovakve raznovrsnosti u primjeni pojedine kombinacione mree se najee nazivaju prema funkciji koju obavljaju. Tako postoje npr. kombinacione prekidake mree koje se nazivaju: koder, dekoder, konvertor koda, selektor, multipleksor, komutator, komparator, sabira i slino. Sve te mree realizuje neke standardne operacije u digitalnim sistemima i raunarskim sistemima pa se obino nazivaju standardnim kombinacionim prekidakim preama.

DEKODERPostupak prevoenja binarno kodovane informacije u neki pogodniji oblik za optu upotrebu naziva se dekodovanje. Logika mrea koja realizuje takvu funkciju se naziva dekoder. Na sljedeoj slici je prikazan simbol dekodera.

n ULAZA

DEKODER

2n IZLAZA

Simbol dekodera Dekoder je standardna kombinaciona mrea sa vie ulaza i vie izlaza. Na ulaze mree se dovode kodovani podaci izraeni sa n bita ako dekoder ima n ulaza. Takvih podataka moe da bude 2n. Takav dekoder onda ima m=2n izlaza. Na dekoderskoj mrei postoji poseban izlaz za svaki ulazni binarni podatak, te prema tome, dekoder moe da ima najvie 2n izlaza, ako ima n ulaza. Na sljedeoj slici je prikazan simbol dekodera sa 4 ulaza i 16 izlaza. Za takav dekoder se koristi naziv dekoder 4/16 (dekoder 4 na 16). Razmotriemo detaljnije takav dekoder kao primjer realizacije dekodera. Dekoder 4/16 je kombinaciona mrea sa etiri ulaza i esnaest izlaza. Kako se u jednom trenutku moe da koristi (postoji) signal samo sa jednog od 16 izlaza, to se takva mrea esto oznaava i kao dekoder 1/16 i naziva se dekoder 1 od 16. Ulazi dekodera oznaeni su sa A, B, C, i D, a izlazi su oznaeni kao funkcije fi sa indeksom i = 0-15. Prema tome, ova mrea treba da realizuje 16 prekidakih funkcija za 16 izlaza. Ako su ulazni podaci dati u prirodnom binarnom kodu odgovarajue logike funkcije takve mree mogu da se predstave funkcionalnom tabelom prikazanom na sljedeoj slici.

D C B A

DEKODER 4/16

f0 f1 f2

f15

Simbol dekodera 4/16

UlaziK1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 DCBA 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 2 3 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0

Izlazi4 5 6 7 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 8 9 10 11 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 12 13 14 15 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Funkcionalna tabela za dekoder 4/16 Iz funkcionalne tabele se vidi da se signal (logika jedinica) generie samo na jednom izlazu ija pozicija odgovara binarnoj kodnoj kombinaciji na ulazima dekodera. Prema tome, dekoder dekoduje binarnu kodnu kombinaciju na ulazima i na odgovarajuem izlazu generie signal. Iz funkcionalne tabele se vidi da svaka od funkcija ima samo jednu logiku 1 za odgovarajuu kombinaciju na ulazima. Prema tome, vidi se da svaka izlazna funkcija sadri samo po jedan lan logikog proizvoda, odnosno da su logike funkcije svih izlaza date na sljedei nain: _ _ __ f0 = K0 = D C B A _ __ f1 = K 1 = D C B A _ _ _ f2 = K 2 = D C B A _ _ _ _ _ _ _ _ f15 = K15 = DCBA. 2

Prema tome ovakva mrea moe da se realizuje koristei jedino logika I kola. S obzirom na to da minimizacija prethodnih funkcija nije mogua, za realizaciju dekoderske mree potrebno je 16 logikih I kola sa po 4 ulaza. Realizacija takve dekoderske kombinacione mree je prikazana na sljedeoj slici. Za realizaciju se koristi 16 I logikih kola sa 4 ulaza pod predpostavkom da se raspolae pravim i komplementnim vrijednostima ulaznih signala.

f0 f1

f2 f3

f14 f15

D C B A

Logika ema dekodera 4/16 Za realizovanje dekoderske mree moe da se koristi bilo koji tip i sistem logikih kola, pa e izbor tipa i sistema logikih kola zavisiti od nekog specifinog uslova rada mree, na primjer, u pogledu brzine ili disipacije. Dekoderska mrea moe da se realizuje i u razgranatoj ili razdijeljenoj strukturi. Kod realizacije razgranate strukture moe da se dobije jednostavnije rjeenje koje koristi jednostavnija (sa manjim brojem ulaza) logika kola ako se umjesto jednostepene primijeni viestepena realizacija dekoderska kombinacione mree. Prethodne jednaine za dekoder 4/16 mogu da se napiu u sljedeem obliku: f0 = D [ C ( B A )] , f1 = D [ C ( B A )], f2 = D [ C ( B A )] , _ _ _ _ _ _ _ _ f15 = D[C(B A)]. 3

U tom sluaju dekoderska mrea moe da se realizuje tako da se prethodne funkcije realizuju sa po tri dvoulazna I logika kola vezana redno. Kako se ema ovakve mree razgranava idui prema izlazima onda se takva struktura mree naziva razgranata. Ako se jednaine za dekoder 1/16 napiu u sljedeem obliku: f0 = ( D C ) ( B A ) , f1 = ( D C ) ( B A ), f2 = ( D C ) (B A ) , f3 = ( D C ) (B A ), _ _ _ _ _ _ _ _ f15 = ( D C) (B A). onda mogu da se realizuju sa po 3 dvoulazna I logika kola. Ali za razliku od predhodne ova ema e imati dva nivoa. Ulazne promjenljive su ovdje razdijeljene u dvije grupe, pa se zato ovakva realizacija i konfiguracija naziva razdijeljenom. Dekoder BCD/DC U praksi se esto koristi dekoder binarno kodovanih decimalnih (BCD) brojeva u decimalne brojeve koji se naziva i oznaava sa BCD/DC, ili 4/10, ili 1 od 10 dekoderom. Na svom izlazu koristi 10 od moguih 16 funkcija (izlaza). Kao takav ovaj dekoder nalazi veoma estu primjenu, a naroito kada se radi sa numerikim indikatorima (displejima). Funkcionie u prirodnom BCD kodu. Funkcionalna tabela takvog dekodera prikazana je u prethodnoj tabeli za dekoder 1/16, ali zakljuno sa devetom kombinacijom i odgovarajuim izlaznim funkcijama (f0 do f9). Na sljedeoj slici je prikazana mogunost minimizacije logikih funkcija za dekoder BCD/DC pomou Karnoove tabele.BA 00 DC 00 4 01 11 10 12 + 8 13 + 9 15 + 11 + 14 + 10 + 5 7 6 0 01 1 11 3 10 2

Minimizacija logikih funkcija dekodera BCD/DC Na prethodnoj slici je prikazana Karnoova mrea kartica u kojoj su neiskoritene kombinacije obiljeene znakom +, a to su kombinacije K10 do K15. One mogu da se iskoriste za minimizaciju izlaznih funkcija dekodera. Onda se moe dobiti da su konane izlazne logike funkcije dekodera BCD/DC date izrazima: _ __ _ _ f0 = D C B A f5= CBA 4

_ __ f1 = D C B A _ _ f2 = CBA _ f3 = CBA __ f4 = CBA

_ f6 = CBA f7= CBA _ f8 = DA f9 = DA.

Za ispravno funkcionisanje ovakvog minimiziranog dekodera BCD/DC mora se onemoguiti sluajno prisustvo nedozvoljene binarne kombinacije na njegovom ulazu ili detektovati pojava takve nedozvoljene kombinacije. Zato se obino koristi jo jedan izlaz E (Error greka), koji signalie nastalu greku, odnosno pojavu nedozvoljene ulazne binarne kombinacije. Moe se pokazati da je logiki izraz za funkciju greke dat sa: fE = DB + DC.

KODERU digitalnoj obradi podataka svi slovni simboli, zatim simboli decimalnog brojnog sistema, kao i mnoge druge oznake ispisuju se logikim nulama i jedinicama po unaprijed definisanoj zakonitosti. Ovaj postupak ifrovanja opte poznatih simbola izvodi se pomou standardne kombinacione mree koja se naziva koder. U principu ovdje se radi o mrei koja ima suprotnu funkciju od ranije opisane dekoderske mree. Prema tome koder moe da ima najvie 2n ulaza, a n izlaza. Na sljedeoj slici je prikazan simbol kodera.

2n ULAZA

KODER

n IZLAZA

Simbol kodera Kod kodera se dovodi signal logike jedinice samo na jedan od ulaza, a na izlazima se dobija binarna kodna kombinacija koja odgovara poziciji (rednom broju) ulaza na koji je dovedena logika jedinica. Prema tome, koduje se pozicija ulaza na kome je dovedena logika jedinica. To znai da koder funkcionie obrnuto od dekodera. Slino kao kod dekodera, ovdje se koristi termin koder 1/n, gdje je n broj izlaza. Kao primjer, na sljedeoj slici je prikazana funkcionalna tabela za koder 1/4. Takav koder ima 16 ulaza i 4 izlaza.

5

Ulazi0 1 2 3 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 4 5 6 7 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 8 9 10 11 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 12 13 14 15 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

IzlaziDCBA 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Funkcionalna tabela za koder 1/4 Na osnovu prethodne funkcionalne tabela mogu se odrediti logike funkcije za sve izlaze kodera. Moe se vidjeti da su to logike ILI funkcije i da se koder realizuje koritenjem ILI logikih kola. Pokazaemo to detaljnije na primjeru za koder sa 10 ulaza i 4 izlaza koji se najee naziva koder DC/BCD. Koder DC/BCD Kodovanje decimalnih cifara u binarno kodovane decimalne slogove izvodi se pomou kodera DC/BCD, koji ima 10 ulaza i 4 izlaza. Ako se radi o kodu BCD8421 (tzv. prirodnom BCD ili NBCD kodu), funkcionisanje takvog kodera se moe predstaviti prethodno prikazanom funkcionalnom tabelom za prvih 10 kombinacija. To se u pojednostavljenom obliku moe prikazati funkcionalnom tabelom datom na sljedeoj slici. Na osnovu te tabele lako se mogu odrediti izlazne funkcije kodera. Ovdje su sa Ni (gdje je i redni broj, tj. pozicija odgovarajueg ulaza) oznaeni ulazi kodera, a sa A, B, C i D izlazi kodera. DC Ni 0 1 2 3 4 5 6 7 8 9 BCD 8421 DCBA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

Funkcionalna tabela kodera DC/BCD

6

Prekidake funkcije za izlaze kodera DC/BCD se dobivaju u sljedeem obliku: A = N1 + N3 + N5 + N7 + N9 B = N2 + N3 + N6 + N7 C = N4 + N5 + N6 + N7 D = N8 + N9 . Na osnovu ovih prekidakih funkcija moe se nacrtati logika ema kodera DC/BCD, koja je prikazana na sljedeoj slici.

0 1 2 3 4 5 6 7 8 9 D C B A

Logika ema kodera DC/BCD

Kontrola ispravnosti kodovanja Kod kodovanja podataka vrlo esto se javlja potreba i za kontrolom ispravnosti kodovanja. Najjednostavniji nain da se to realizuje je primjena tzv. kontrole parnosti ili neparnosti broja jedinica u kodnim slogovima. U tom cilju se pri kodovanju mora generisati jo jedan bit, bit parnosti ili neparnosti broja jedinica koji e omoguiti primjenu kontrole parnosti ili neparnosti broja bita. To znai da se broj izlaza kodera poveava za jo jedan. Vrijednosti tog izlaza Q mogle su biti pridodate ostalim izlaznim funkcijama u funkcionalnoj tabeli kodera, pa bi takav koder generisao i bit parnosti ili neparnosti. Poto se esto namee potreba da se ve kodovanim podacima naknadno dodaje kontrolni bit, to se obino generator kontrolnog bita parnosti ili neparnosti broja jedinica posebno konstruie. Ako posmatramo koder sa 16 ulaza i 4 izlaza, onda se iz njegove ranije prikazane funkcionalne tabele mogu izdvojiti binarne kombinacije Ki u kojima je broj jedinica neparan, odnosno kojima treba dodati po jednu jedinicu da bi ukupan broj jedinica bio paran. To su binarne kombinacije K1, K2, K4, K7, K8, K11, K13 i K14. U tom sluaju se tako moe odrediti prekidaka funkcija QP za prekidaku mreu generatora bita parnosti na sljedei nain: 7

QP = f (D, C, B, A) = (1, 2, 4, 7, 8, 11, 13, 14) = A B C D. To znai da generator bita parnosti moe da se realizuje jednostavno koritenjem logikih kola iskljuivo ILI, odnosno logikim EX-ILI kolima. Ako bi se koristila provjera na neparnost broja bita (kontrola neparnosti broja jedinica), onda se slino moe posmatrajui kodne kombinacije u kojim je paran broj jedinica i kojima treba dodati jednu jedinicu da se dobije ukupan neparan broj jedinica, odrediti prekidaka funkcija za mreu generatora bita neparnosti. Kodne binarne kombinacije sa parnim brojem jedinica su K0, K3, K5, K6, K9, K10, K12 i K15. Na osnovu tih kombinacija se moe dobiti da je prekidaka funkcija QN za prekidaku mreu generatora bita neparnosti data iskljuivo NILI funkcijom, tj. da je jednaka komplementu funkcije za generator parnosti broja jedinica QP. To znai da generator bita neparnosti moe da se realizuje koritenjem logikih kola iskljuivo NILI, odnosno logikim EX-NILI kolima. Na mjestu provjere ispravnosti kodovanja se vri provjera da li ukupan slog binarnog podatka (ukljuujui i dodati generisani bit parnosti QP ili bit neparnosto QN) ima paran ili neparan broj jedinica. Za to se koriste posebne prekidake mree za kontrolu parnosti ili neparnosti broja jedinica. Moe se pokazati da se za kontrolu parnosti broja jedinica koriste iskljuivo NILI logika kola, a za kontrolu neparnosti broja jedinica se koriste iskljuivo ILI logika kola.

KONVERTOR KODAKombinacione mree se koriste i za konverziju podataka iz jednog koda u neki drugi kod. Konverzija koda u sutini sadri dva ranija postupka: dekodovanje i kodovanje. Samo, konverzija koda je u tom pogledu generalnija poto se radi o direktnoj transformaciji oblika informacije iz bilo kog u neki drugi numeriki kod. Prema tome, uopteno posmatrano konvertor koda je istovremena sprega dekodera i kodera. Meutim, praktino se konvertori koda uglavnom realizuju kao posebne standardne kombinacione mree. Kao primjer posmatraemo jedan konkretan konvertor koda, konvertor koda NBCD u kod BCDXS3. Konvertor koda NBCD/BCXS3 Posmatrajmo kao primjer konvertor koda BCD8421 u kod BCDXS3. Funkcionalna tabela za konvertor koda BCD8421 u kod BCDXS3 prikazana je na sljedeoj slici. Sa A, B, C i D su oznaeni ulazi, a sa W, X, Y i Z su oznaeni izlazi konvertora koda. NBCD Ki 0 1 2 3 4 5 6 7 8 9 D 0 0 0 0 0 0 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 B A 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 BCDXS3 Z Y 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 X 1 0 0 1 1 0 0 1 1 0 W 1 0 1 0 1 0 1 0 1 0

Funkcionalna tabela za konvertor koda NBCD u BCDXS3 8

Kako u ovoj mrei postoji viak binarnih kombinacija (binarne kombinacije koje se ne koriste) onda se one mogu iskoristiti za minimizaciju izlaznih prekidakih funkcija. Na taj nain se dobija: _ W=A _ _ ____ X = BA + B A = B A __ _ Y = CBA + C (B + A) Z = D + C (B + A). Na osnovu ovih prekidakih funkcija moe se projektovati odgovarajua logika ema takvog konvertora koda.

MULTIPLEKSORMultipleksor je u principu elektronski prekida sa vie ulaza i jednim izlazom. U svakom stanju multipleksora ostvaruje se veza izmeu izlaza i samo jednog, odabranog ulaza. Kako se preko ovih ulaza dovode podaci koje treba prenijeti na izlaz, onda se ti ulazi nazivaju informacioni ulazi ili kanali. Selekcija informacionih ulaza (kanala) vri se tako to se svakom informacionom ulazu pridruuje odreeni kodni slog kao adresa koja se dovodi na tzv. selekcione ulaze. To znai da ovo kolo, pored informacionih, ima i selekcione ulaze. Zbog toga se multipleksor naziva jo i selektor podataka ili samo selektor. Princip funkcionisanja multipleksora sastoji se u tome da se pomou odreene kombinacije selekcionih ulaza bira samo jedan od informacionih ulaza sa koga se signal prenosi na izlaz. Poto se sa m selekcionih ulaza moe da bira 2m informacionih ulaza onda multipleksor sa m selekcionih ulaza moe da ima najvie n=2m informacionih ulaza. Za takav multipleksor se kae da je multipleksor n/1 i obino se pie MX n/1. Kao primjer posmatrajmo multipleksor sa 3 selekciona ulaza i 8 informacionih ulaza tj. MX 8/1. Ako selekcione ulaze oznaimo sa A, B i C, izlaz sa f, a informacione ulaze sa I0 - I7, onda je simbol takvog multipleksora prikazan na sljedeoj slici pod a). Multipleksor moe da ima ili da nema i ulazni signal za omoguavanje ili onemoguavanje izlaza, odnosno za omoguavanje ili onemoguavanje prenoenja selektovanog informacionog signala na izlaz. Na slici je taj signal prikazan i obiljeen sa PR. Ovdje je za PR=0 omogueno prenoenje selektovanog informacionog signala na izlaz. Za PR=1 je onemoguen izlaz, onemogueno je prenoenje selektovanog informacionog signala na izlaz i tada je stanje na izlazu f=0. U sljedeoj tabeli je prikazana funkcionalna tabela za multipleksor sa tri selekciona ulaza (A, B, C) i jednim izlazom (f), kod koga postoji i ulaz za omoguavanje izlaza (PR). Iz te tabele se vidi da je pri PR=1 izlaz onemogueni i jednak 0 za svaku kombinaciju selekcionih ulaza. Za PR=0 izlaz je omoguen i na njemu se nalazi stanje sa odgovarajueg informacionog ulaznog signala koji je selektovan trenutnim stanjima na selekcionim ulaznim signalima.

9

Ulaz za omoguenje PR 1 0 0 0 0 0 0 0 0

Ki

0 1 2 3 4 5 6 7

Selekcioni Izlaz ulazi C B A f XXX 0 0 0 0 I0 0 0 1 I1 0 1 0 I2 0 1 1 I3 1 0 0 I4 1 0 1 I5 1 1 0 I6 1 1 1 I7

Funkcionalna tabela multipleksora sa 8 informacionih ulaza i 1 izlazom Na osnovu prethodno date funkcionalne tabele multipleksora moe se dobiti da je izlazna prekidaka funkcija ovog multipleksora, za omoguen izlaz (PR=0), data sljedeom jednainom : ___ __ _ _ _ f = CBA I0 + CBA I1 + CBA I2 + CBA I3 + __ _ _ + CBA I4 + CBA I5 + CBA I6 + CBA I7. Ako bi se u obzir uzimao i signal za omoguenje PR onda bismo u prethodnoj jednaini imali jo mnoenje svakog lana sa komplementom signala za omoguenje PR. Djelimian prikaz realizacija ove funkcije, odnosno realizacije odgovarajueg multipleksora, dat je na sljedeoj slici pod b).PR

I0

PR

I0

INF. UL.

MX 8/1

f

IZL.

I1

f f

I7 A

B

C

I7

SEL. UL.

(a)

C

B

A

(b)

Multipleksor 8/1: (a) Simbol, (b) Djelimina logika ema 10

DEMULTIPLEKSORDemultipleksor je kombinaciona prekidaka mrea pomou koje se podatak sa samo jednog ulaza moe da proslijedi na jedan od vie izlaza. Ponekad se ovakva mrea naziva i distributor. Prema tome, demultipleksor je standardna kombinaciona prekidaka digitalna komponenta sa obrnutom funkcijom od one koju ima multipleksor. Demultipleksor ima samo jedan ulaz i vie izlaza. Takoe ima selekcione ulazne signale pomou kojih se bira izlaz na koji e se prenositi signal sa ulaza. Princip funkcionisanja demultipleksora sastoji se u tome da se pomou odreene kombinacije selekcionih ulaza bira samo jedan od izlaza na koga se signal prenosi sa ulaza. Poto se sa m selekcionih ulaza moe da bira 2m izlaza onda demultipleksor sa m selekcionih ulaza moe da ima najvie n=2m izlaza. Za takav demultipleksor se kae da je demultipleksor 1/n i obino se pie DMX 1/n. Kao primjer posmatrajmo demultipleksor sa 3 selekciona ulaza i 8 izlaza, tj. DMX 1/8. Ako selekcione ulaze oznaimo sa A, B i C, ulaz sa Z, a izlaze sa Y0 - Y7, onda je simbol takvog demultipleksora prikazan na sljedeoj slici pod a). Demultipleksor, takoe, moe da ima ili da nema i ulazni signal za omoguavanje ili onemoguavanje izlaza, odnosno za omoguavanje ili onemoguavanje prenoenja ulaznog signala na selektovani izlaz. Na slici je taj signal prikazan i obiljeen sa PR. Ovdje je za PR=0 omogueno prenoenje ulaznog signala na selektovani izlaz. Za PR=1 je onemoguen izlaz, onemogueno je prenoenje ulaznog signala na izlaz i tada je stanje na svim izlazima jednako 0. U sljedeoj tabeli je prikazana funkcionalna tabela za demultipleksor sa tri selekciona ulaza (A, B, C) i jednim ulazom (Z), kod koga postoji i ulaz za omoguavanje izlaza (PR). Iz te tabele se vidi da su pri PR=1 svi izlazi onemogueni i jednaki 0 za svaku kombinaciju selekcionih ulaza. Za PR=0 izlazi su omogueni i stanje sa ulaza se nalazi na izlazu koji je selektovan trenutnim stanjima na selekcionim ulaznim signalima. Ulaz za omoguenje PR 1 0 0 0 0 0 0 0 0 Selekcioni ulazi C B A XXX 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Izlazi Y0 Y1 Y2 0 0 0 Z 0 0 0 Z 0 0 0 Z 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Y3 0 0 0 0 Z 0 0 0 0 Y4 0 0 0 0 0 Z 0 0 0 Y 5 Y6 Y7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Z 0 0 0 Z 0 0 0 Z

Ki

0 1 2 3 4 5 6 7

Funkcionalna tabela demultipleksora sa 8 izlaza i 1 ulazom Na osnovu prethodno date funkcionalne tabele demultipleksora mogu se dobiti prekidake funkcije za sve izlaze takvog demultipleksora, date sljedeim jednainama: 11

___ __ Y0 = CBA Z PR, __ __ Y1 = CBA Z PR, _ _ __ Y2 = CBA Z PR, _ __ Y3 = CBA Z PR, __ __ Y4 = CBA Z PR, _ __ Y5 = CBA Z PR, _ __ Y6 = CBA Z PR, __ Y7 = CBA Z PR. Djelimian prikaz realizacija ovih demultipleksora, dat je na sljedeoj slici pod b). funkcija, odnosnoPR

realizacije

odgovarajueg

Z

Y0

PR

Y0

Y1

Z

DMX 1/ 8 Y7 A B CY7

(a)

(b)C B A

Demultipleksor 1/8: (a) Simbol, (b) Djelimina logika ema 12

Demultipleksor se moe koristiti i kao dekoder. Ako se na ulaz demultipleksora dovede visoki nivo logike 1 (Z=1) onda demultipleksor funkcionie kao dekoder. U tom sluaju je na izlazima demultipleksora takvo stanje koje je jednako dekodovanom stanju sa selekcionih ulaza. Dobija se stanje logike jedinice samo na onom izlazu koji odgovara kodovanom stanju na selekcionim ulazima. Tako tada demultipleksor dekoduje stanja sa selekcionih ulaza. Zbog toga se za demultipleksorsku mreu esto koristi termin demultipleksor/dekoder. Multipleksor i demultipleksor se esto u praksi koriste za ostvarivanje veze i prenos podataka preko jedne zajednike prenosne linije (kanala) izmeu vie predajnika (izvora podataka) i vie prijemnika (odredita podataka) u nainu rada koji se naziva rad u vremenskom multipleksu. Na predajnoj strani se koristi multipleksor na ije informacione ulaze se spoje svi predajnici. Izlaz multipleksora se spoji na zajedniku prenosnu liniju (kanal). Na prijemnoj strani se koristi demultipleksor iji ulaz se vee na zajedniku prenosnu liniju (kanal), a izlazi se spoje sa svim prijemnicima. Adekvatnim upravljanjem selekcionim signalima i multipleksora i demultipleksora ostvaruje se u odreenom trenutku veza izmeu samo jednog predajnika i samo jednog prijemnika. Upravljanjem selekcionim signalima mogu se uzastopno ostvarivati veze i prenos podataka izmeu raznih parova predajnika i prijemnika. Tako se moe ostvariti veza izmeu vie predajnika i prijemnika preko samo jedne prenosne linije (kanala). Time se ostvaruje uteda u broju koritenih prenosnih linija i postie jednostavan i jeftin prenos izmeu vie predajnika i vie prijemnika. To je osnovna prednost koritenja vremenskog multipleksa. Nedostatak ovakvog naina rada je u tome to se u jednom trenutku preko zajednike prenosne linije moe uspostaviti samo jedna veza izmeu samo jednog para predajnika i prijemnika. To usporava komunikaciju jer se prenos izmeu druga dva para predajnika i prijemnika moe realizovati tek u sljedeem vremenskom intervalu, nakon zavretka komunikacije izmeu prethodnog para predajnika i prijemnika.

ARITMETIKA KOLAU digitalnim i raunarskim sistemima, za aritmetiku obradu podataka, postoji poseban blok koji se naziva aritmetika jedinica. Aritmetika jedinica sadri prekidaka kola i mree pomou kojih se obavljaju osnovne aritmetike operacije: sabiranje, oduzimanje, mnoenje i dijeljenje. Ova kola i mree su u sutini kombinacionog karaktera, nazivaju se aritmetikim kolima i obino se svrstavaju u standardne kombinacione prekidake mree. Osim mrea koje realizuju osnovne aritmetike operacije u aritmetika kola se svrstavaju i prekidake mree koje realizuju neke druge operacije koje se koriste pri digitalnoj obradi podataka.

KOMPARATOR Komparatori su standardne kombinacione mree koje vre poreenje (komparaciju) digitalnih podataka. Jednakost dva digitalna podatka (broja) moe biti konstantovana samo u sluaju kada svi biti odgovarajue pozicije u oba podatka (broja) imaju iste vrijednosti. Ako se posmatraju dva jednobitna podatka A i B onda su oni jednaki ako su oba bita 0 ili ako su oba bita 1. Znai da izlazna funkcija takvog komparatora ima sljedei oblik:f A B A B .

Znai da se za realizaciju takvog komparatora koriste EX-NILI logika kola. Ovakvi komparatori imaju samo jedan izlaz i mogu jedino odrediti da li su podaci (biti) meusobno jednaki ili nisu, a ne i koji podatak je vei ako su razliiti. Zbog toga se u praksi mnogo 13

ee koriste tzv. univerzalni komparatori koji mogu odrediti da li su podaci jednaki i koji podatak je vei ako su podaci razliiti. Univerzalni komparator Univerzalni komparator koji poredi dva bita A i B ima dva ulaza za dovoenje bita koji se porede i tri izlaza za pokazivanje rezultata. Tri izlaza pokazuju da li su ulazni biti A i B jednaki (izlaz Y za A=B) , da li je A>B (izlaz X za A>B) ili je AB A=BA A=BB A B2B1B0 jeX = ( A2 > B2 ) + + ( A2 = B2 ) ( A1 > B1 ) + + ( A2 = B2 ) ( A1 = B1 ) ( A0 > B0 ) = X2 + Y2 X1 + Y2 Y1 X0 ; za A=B, odnosno A2A1A0 = B2B1B0 jeY = ( A2 = B2 ) ( A1 = B1 ) ( A0 = B0 ) = Y2 Y1 Y0 ; za A A 2= B B XB2A1> A 1= B A 0= B