Pamięci półprzewodnikowe

Pamięci półprzewodnikowe

Pamięci 2/40

Klasyfikacja pamięci półprzewodnikowych Parametry układów pamięci

Przegląd wybranych typów pamięci Mapa pamięci operacyjnej

Zależności czasowe

Pamięci 3/40

timeryRTC

dekodery adresów

ukł.obsługiPAO

kontrolery przerwań

pamięci zewn.

procesor

pamięćprogramu

(ROM)

pamięćdanych(RAM)

urz.opera- torskie

urz.komuni-kacyjne

urz.obiek- towepamięć operacyjna

pamięć obrazu

Wykorzystanie pamięci półprzewodnikowych:

dyski półprzewodnikowepamięci

konfiguracji

pamięci buforująceinformację

Pamięci - klasyfikacje 4/40


nieulotne

pamięci nie tracące informacji przyzaniku zasilania

rejestryprzesuwające

CCD - ze sprzężeniem ładunkowym

sekwencyjne

ulotne

statyczne dynamiczne (SRAM) (DRAM)

równoległe klasyczne (bipol.,unipol.) (unipol.)

szeregowe pseudostatyczne (unipol.) (unipol.)

zwykłe

pamięci tracące informację przyzaniku zasilania

Pamięci - SRAM 5/40

Budowa pojedynczego bitu SRAM:

wzm.odczytu

liniawyborusłowa

+U

+U

techn. bipolarna

liniawyborusłowa

wzm.odczytu

Udd

Udd

Uss=0

techn. unipolarna


Odczyt i zapis pamięci statycznej – typowe przebiegi czasowe

zapis

ADR

CE

R/W

D0..D7

read

ADR

CE

R/W

D0..D7


Przykłady pamięci SRAM:

symbol producent organizacja czas dostępu[ns]

ICC/ISB 1[mA]

MCY7102A CEMI 1kx1 250 200/-

2114A Intel 1kx4 100-250 70/-

HM6116-12 Hitachi 2kx8 120 80/15

HM6264P Hitachi 8kx8 100-150 110/3

HM62256P Hitachi 32kx8 85-150 70/3

FCB61C1025 Philips 128kx8 35-55 80/3

Pamięci - DRAM 8/40

Budowa pojedynczego bitu DRAM:

Uss=0

liniawyborusłowa

wzm.odczytu

upływnośćnieidealnegokondensatora


Cechy DRAM:

zalety wady

•mały pobór mocy;

•znaczne szybkości;

•duże pojemności;

•małe obudowy.

•konieczność odświeżania informacji

(ładunek w komórce DRAM musi być

regenerowany z okresem 2..16ms);

•multipleksowane linie adresowe;

•kłopotliwe sterowanie


Najważniejsze cykle pracy:

A8..A15A0..A7zapis ADR

RAS

CAS

WE

DATA Din

A8..A15A0..A7odczyt ADR

RAS

CAS

DATA

tACAS

tARAS

Dout

WE = 1


modyfikacja A8..A15A0..A7ADR

RAS

CAS

WE

Dout

Din Din

Dout

odczyt strony

Dout

A8..A15A8..A15A0..A7ADR

RAS

CAS

DATA Dout

WE = 1


podst. cykl odświeżania

adres wierszaADR

RASWE = 1

CAS = 1

ADR

RAS

CAS

DATA

ukryty cykl odświeżania

A8..A15REFA8..A15A0..A7

Dout

WE = 1


Najważniejsze metody odświeżania DRAM

1. Odświeżanie grupowe (burst refresh) - np. co 2ms zawiesza się pracę

mikroprocesora i generuje komplet adresów wierszy potrzebnych do pełnego

odświeżenia bloku pamięci.

2. Odświeżanie przez wykradanie cykli (cycle steal) - generacja kolejnych

adresów odświeżania odbywa się w “wolnych” chwilach cyklu maszynowego

mikroprocesora (np. cykl M1 w Z80), ale w stanach, w których mikroprocesor

nie pobiera kodów rozkazów (aktywne BUSRQ, WAIT, RESET) odświeżanie

to zanika i trzeba je realizować inaczej.

UWAGA:Nowocześniejsze pamięci DRAM mają wbudowany mechanizm odświeżania.


Struktura blokowa pamięci 4Mx1b Siemensa z wbudowanym odświeżaniem:


A7..A13

A0..A6MPX DRAM

A0

A6CAS RAS

ADR0...

ADR6

MREQRFSH

50ns

50ns specjalizowane kości obsługujące DRAM:

3242, 8202 (IBM PC)

Przykład prostego układu sterowania pamięcią DRAM:


symbol organizacja czas cyklu[ns]

ICC/ISB

[mA]

HM4864-12 64kx1 120 55/3,5

HM50464-12 64kx4 120 60/3,5

HM50256-12 256kx1 120 83/4,5

TC511000-10 1Mx1 100 60/2

TC514256-85 256kx8 85 65/2

Przykłady klasycznych pamięci DRAM:


FPM DRAM (Fast Page Mode DRAM) - zorientowane na potrzeby 486,

częstotliwość magistrali do 66MHz, typowe cykle oczekiwania 5-3-3-3.

EDO DRAM (Extended Data Out DRAM) - zwiększona szybkość dzięki

możliwości podawania następnego adresu dostępu jeszcze podczas poprzedniego

odczytu, częstotliwość magistrali do 50MHz, typowe cykle oczekiwania 5-2-2-2.

BEDO DRAM (Burst EDO DRAM) - szybka, częstotliwość magistrali do

100MHz, wymaga specjalnego chipsetu, rzadko spotykana, typowe cykle

oczekiwania 5-1-1-1.

SDRAM (Synchronous DRAM) - czas dostępu rzędu 10ns, częstotliwość

magistrali 100MHz i więcej (6ns przy 143MHz), typowe cykle oczekiwania 5-1-

1-1, umożliwiają dostęp do dwóch jednocześnie otwartych stron, wbudowane

samoodświeżanie.


DDR SDRAM (Double Data Rate SDRAM) - przesyłanie danych na obu zboczach

sygnału taktującego - zdwojenie szybkości odczytu bloków danych.

ESDRAM (Enhanced SDRAM) - wewnętrzne bufory SRAM podwajające

wydajność pamięci, wzrost szybkości komputera o 10-25%.

DRDRAM (Direct Rambus DRAM) - specjalne szybkie magistrale z modułami

DRDRAM o częstotliwościach do 400MHz i transmisją na obu zboczach sygnału

taktującego, transmisja 1,6-2,4GB/s, nietypowe rozwiązania el-mech.

SLDRAM (Synchronous Link DRAM) - rozwinięcie SDRAM, transmisja do

3,2GB/s, przy zachowaniu dotychczasowych rozwiązań el-mech.

SGRAM (Synchronous Graphic RAM) - szybka (100MHz), jednoportowa pamięć

do kart graficznych.

VRAM (Video RAM) - szybka, dwuportowa (we/wy) pamięć do kart graficznych.

Pamięci - technologie 19/40

Cechy wynikające z technologii

Cechy pamięci bipolarnych:•szybsze;•większy pobór mocy;•mniejsza gęstość upakowania;•“droższy” 1 bit.

Cechy pamięci unipolarnych:•wolniejsze;•mniejszy pobór mocy;•większa gęstość upakowania;•“tańszy” 1 bit



nieulotne




ulotne



sekwencyjne zwykłeROM

PROM

EPROM (szereg. i równol.)EEPROM (E2PROM) (szereg. i równol.)

NVRAM (SRAM+EEPROM)

FLASH(3 rodzaje)

FRAM

bi- po-lar-ne

uni-po-lar-ne

unipolarne

Pamięci - ROM 21/40

Cechy:

• programowane maską na etapie produkcji;

• długotrwały i kosztowny cykl wytworzenia;

• błąd programu skutkuje bezużytecznością całej serii;

• kosztowny proces uruchomieniowy systemu z pamięcią programu typu ROM;

• niski koszt jednostkowy pamięci z dopracowanym programem przy seryjnej produkcji.

Pamięci - PROM 22/40

Budowa pojedynczego bitu PROM:

liniawyborusłowa

Vcc

7V

Q0

Vcc

programowanie bitu:Vcc=12,5V Up=8V

12,5V

12,5V

„0” - 0V

„1” - 8V

Ube

Pamięci - EPROM 23/40

Budowa pojedynczego bitu EPROM:

BUF. DANYCH

WZM. ODCZ/ZAP

DEK. KOLUMN

DEK.

WIERSZY

BUFOR

ADRESU

WE/CS

PROG

Pamięci - EPROM 24/40

Przykładowe pamięci EPROM:

symbol technologia organizacja czas dostępu[ns]

ICC/ISB 1

[mA]

2764A-1 HMOS 8kx8 180 75/35

27C64-15 CHMOS 8kx8 150 20/0,1

27256-1 HMOS 32kx8 170 125/50

27C256-1 CHMOS 32kx8 170 30/0,1

27010-200 HMOS 128kx8 200 150/50

27210-150 HMOS 64kx16 150 170/50

Pamięci – EEPROM (E2PROM) 25/40

Właściwości pamięci EEPROM (Electrically Erasable Programmable Read Only Memory):

• budowa bazuje na budowie EPROM;

• dodatkowy tranzystor dla każdego z bitów umożliwia indywidualne kasowanie i reprogramowanie komórek;

• większa żywotność struktury (liczona w cyklach przeprogramowania);

• skasowanie i zaprogramowanie jednego bajtu może zajmować do 10ms;

• dostępne w wersji równoległej – odpowiedniki EPROMów, albo szeregowej (np. z I2C, SPI)- jako pamięć konfiguracji;

• EEPROMy równoległe mogą mieć funkcję programowania bloków liczących 64B, 128B, 256B: nowa informacja jest najpierw buforowana w dodatkowej wewn. SRAM, a następnie uruchamiane jest jednoczesne programowanie całego bloku komórek EEPROM – przyśpiesza to znacznie programowanie całości;

Pamięci - NVRAM 26/40

Przykład struktury blokowej NVRAM:

Także EERAM (Microchip) pracujący z zewnętrznym kondensatorem podtrzymującym

Pamięci - NVRAM 27/40

Zasada pracy NVRAM:

praca wewnętrznego kondensatora

Pamięci - FLASH 28/40

struktura tranzystora pamiętającego:


Rodzaje pamięci FLASH:

1. Standardowe - równoważne EEPROMom; o czasach dostępu 70..200ns;

Ucc = 5V; Icc 30mA; reprezentanci: 28F256A, 28F512, 28F010, 28F020.

2. Flash file - podzielone wewnętrznie na niezależne bloki o pojemności 64kB;

czasy dostępu: 70..200ns; Ucc = 5V lub 3,3V; pojemności np.: 1MB, 4MB,

2Mx16; reprezentanci: 28F008SA, 28F016SA, DD28F032SA)


Rodzaje pamięci FLASH:

3. Boot-block flash - charakterystyczny pin RP - Reset-Powerdown, wył. układ

pamięci ISB 0,05A; podział pamięci na 4 bloki funkcjonalne:

• 8kB Boot Block na program startowy;

• 2 x 4kB wzajemnie niezależne Parameter Block zastępujące układy

NVRAM lub EEPROM jako pamięci konfiguracji;

• 112kB Main Block - reprogramowalny, przeznaczony dla reszty programu.

czasy dostępu 60-150ns; organizacja 8- lub 16-bitowa; Ucc = 5V lub 3,5V;


Rodzaje pamięci boot-block FLASH:

Układ bloków zależny od docelowego procesora:

8kB Boot Block

4kB Param. Block4kB Param. Block

112kB Main Block

1FFFF

00000

układ dedykowany dla systemów z 8xx86

112kB Main Block

4kB Param. Block4kB param. Block

8kB Boot Block

1FFFF

00000

układ dedykowany np. dla systemów MCS51, MCS96,

MC68xx, Z80, Z8000

Pamięci - FRAM 32/40

Budowa pojedynczego bitu FRAM:

liniawyborusłowa

wzm.odczytu

+U

Uss=0

struktura pierwotna

liniawyborusłowa

wzm.odczytu

+U

Uss=0

struktura zmodyfikowana

kondensatorz ferroelektrykiem między okładkami

Pamięci - FRAM 33/40

Dostępne FRAM:

• z interfejsem szeregowym: I2C (0,4..1MHz), SPI (2,1..5MHz);

• z interfejsem równoległym

Przykłady:

• 4Mb (256kx16), 55ns, okres przechowywania danych 10lat, żywotność 1014 cykli zapisu, zasilanie 2,7..3,6V, pobór prądu 8mA/90A



nieulotne

ROM

PROM

EPROM (szereg. i równol.)EEPROM (E2PROM) (szereg. i równol.)

NVRAM (SRAM+EEPROM)

FLASH(3 rodzaje)

FRAM

bi- po-lar-ne

uni-po-lar-ne

unipolarnezero-power RAM

MRAM, OUM, RRAM, polimerowe, nanomechaniczne

ulotne



sekwencyjne




zwykłe

Pamięci - zero-power RAM 35/40

Struktura pamięci:


MRAM - pamięci magnetorezystywne, dwie mikroskopijnej grubości wartstwy magnetyczne oddzielone dielektrykiem


OUM (Ovonic Unified Memory) - zastosowanie materiałów jak do produkcji dysków CD-RW, ale zapis i odczyt na drodze elektrycznej


RRAM - pamięć rezystywna, wykorzystuje się materiał zmieniający rezystancję pod wpływem pola elektrycznego

polimerowe - wykorzystanie zmian struktury jonowej wewnątrz polimeru pod wpływem pole elektrycznego, możliwe b. duże gęstości upakowania (także warstwowo), tranzystory wymagane jedynie w układach obsługujących strukturę

nanomechaniczna - np. millipede IBMa

Pamięci - parametry charakterystyczne 39/40

Parametry charakterystyczne układów pamięci półprzewodnikowej: organizacja (bitowa, k-bitowa, bajtowa); pojemność (ilość bitów informacji pamiętanych w układzie); parametry zasilania (napięcie pracy / podtrzymania, prąd pracy / spoczynkowy / prąd podtrzymania); ulotność informacji; obciążalność wyjść danych; parametry czasowe (czas dostępu, czas cyklu, szybkość transmisji).

Pamięci - parametry charakterystyczne 40/40

Porównanie wybranych technologii pamięci półprzewodnikowych

rodzaj rozmiar nieulot- zapis odczyt pobórkomórki ność czas

[ns]ilość czas

[ns]ilość mocy

SRAM duży - 25-100 nieogr. 25-100 nieogr. niski

DRAM średni - 50-100 nieogr. 30-70 nieogr. wysoki

EEPROM średni + 10ms 105 60-150 nieogr. średni

NVRAM duży + 25-45 nieogr. 25-45 nieogr. średni

Flash mały + 5-10s 106 70-150 nieogr. średni

FRAM średni + 55-200 1010-1014 55-200 1010-1014 niski

Documents

Pamięci półprzewodnikowe