PHẦN 2: KHỸ THUẬT SỐ

3

UBND TỈNH HẢI PHÒNG

TRƯỜNG CAO ĐẲNG CÔNG NGHIỆP HẢI PHÒNG

Giáo trình: Kỹ thuật số Chuyên ngành: Kỹ thuật máy lạnh và điều hòa không khí

(Lưu hành nội bộ)

HẢI PHÒNG

4

TUYÊN BỐ BẢN QUYỀN

Tài liệu này thuộc loại sách giáo trình nên các nguồn thông tin có thể được

phép dùng nguyên bản hoặc trích dùng cho các mục đích về đào tạo và tham khảo.

Mọi mục đích khác mang tính lệch lạc hoặc sử dụng với mục đích kinh doanh

thiếu lành mạnh sẽ bị nghiêm cấm.

5

LỜI GIỚI THIỆU Để thực hiện biên soạn giáo trình đào tạo nghề Điện tử công nghiệp ở trình

độ Cao đẳng, giáo trình kỹ thuật số là một trong những giáo trình mô đun đào tạo

chuyên ngành. Nội dung biên soạn ngắn gọn, dễ hiểu, tích hợp kiến thức và kỹ

năng chặt chẽ với nhau, logic.

Khi biên soạn, nhóm biên soạn đã cố gắng cập nhật những kiến thức mới có

liên quan đến nội dung chương trình đào tạo và phù hợp với mục tiêu đào tạo, nội

dung lý thuyết và thực hành được biên soạn gắn với nhu cầu thực tế trong sản xuất

đồng thời có tính thực tiễn cao. Nội dung giáo trình được biên soạn với dung lượng

thời gian đào tạo 104 giờ gồm có:

Bài MĐ21-1: Khảo sát về Logic số và đại số logic.

Bài MĐ21-2: Biểu diễn và tối thiểu hóa hàm logic.

Bài MĐ21-3: Khảo sát các họ vi mạch số thông dụng.

Bài MĐ21-4: Khảo sát các cổng logic cơ bản.

Bài MĐ21-5: Phân tích và thiết kế mạch logic tổ hợp.

Bài MĐ21-6: Thiết kế và lắp ráp mạch mã hóa.

Bài MĐ21-7: Thiết kế và lắp ráp mạch giải mã.

Bài MĐ21-8: Thiết kế và lắp ráp mạch giải mã BCD sang LED 7 thanh.

Bài MĐ21-9: Thiết kế và lắp ráp mạch phân kênh.

Bài MĐ21-10: Thiết kế và lắp ráp mạch dồn kênh.

Bài MĐ21-11: Lắp ráp mạch khảo sát Flip – Flop.

Bài MĐ21-12: Thiết kế và lắp ráp mạch ghi dịch.

Bài MĐ21-13: Thiết kế và lắp ráp mạch đếm không đồng bộ.

Bài MĐ21-14: Thiết kế và lắp ráp mạch đếm đồng bộ.

Bài MĐ21-15: Thiết kế và lắp ráp mạch chuyển đổi số - tương tự (DAC).

Bài MĐ21-16: Thiết kế và lắp ráp mạch chuyển đổi tương tự - số (DAC).

Trong quá trình sử dụng giáo trình, tuỳ theo yêu cầu cũng như khoa học và

công nghệ phát triển có thể điều chỉnh thời gian và bổ sung những kiên thức mới

cho phù hợp. Trong giáo trình, chúng tôi có đề ra nội dung thực tập của từng bài để

người học cũng cố và áp dụng kiến thức phù hợp với kỹ năng.

6

MỤC LỤC

TUYÊN BỐ BẢN QUYỀN ..................................................................................... 4

LỜI GIỚI THIỆU.................................................................................................... 5

GIÁO TRÌNH MÔ ĐUN ......................................................................................... 14

BÀI 1: KHẢO SÁT VỀ LOGIC SỐ VÀ ĐẠI SỐ LOGIC ..................................... 15

1. TỔNG QUAN VỀ MẠCH TƯƠNG TỰ VÀ SỐ ........................................... 15

1.1. Mạch tương tự (Analog circuit) ................................................................. 15

1.2. Mạch số và tín hiệu số ............................................................................... 16

2. HỆ ĐẾM .......................................................................................................... 16

2.1. Khái niệm hệ đếm ...................................................................................... 16

2.2. Các hệ đếm cơ bản ..................................................................................... 16

2.3. Chuyển đổi giữa các hệ đếm ..................................................................... 18

3. CÁC LOẠI MÃ THÔNG DỤNG ................................................................... 21

3.1. Mã BCD – Binary code Decimal (8421) ................................................... 21

3.2. Mã vòng (Gray code) ................................................................................. 21

4. ĐẠI SỐ LOGIC (Boolean).............................................................................. 24

4.1. Khái niệm hàm logic ................................................................................. 24

4.2. Các tính chất của đại số logic .................................................................... 24

4.3. Các định lý cơ bản của đại số Boolean ...................................................... 25

4.4. Định lý Demorgan ..................................................................................... 25

4.5. Một số đẳng thức tiện dụng ....................................................................... 25

5. BÀI TẬP .......................................................................................................... 25

BÀI 2: BIỂU DIỄN VÀ TỐI THIỂU HÓA HÀM LOGIC .................................... 27

1. CÁC PHƯƠNG PHÁP BIỂU DIỄN HÀM LOGIC ....................................... 27

1.1. Phương pháp biểu diễn thành bảng giá trị của hàm .................................. 27

1.2. Đặc điểm .................................................................................................... 28

1.3. Phương pháp biểu diễn dạng hình học ...................................................... 29

1.4 Phương pháp biểu diễn bằng biểu thức đại số ............................................ 29

1.5. Phương pháp biểu diễn bằng bảng Karnaugh ............................................ 31

2. CÁC PHƯƠNG PHÁP TỐI THIỂU HÓA HÀM ........................................... 32

2.1 Tối thiểu hóa hàm logic bằng phương pháp đại số .................................... 32

2.2. Tối thiểu hóa hàm logic bằng phương pháp bảng Karnaugh .................... 32

3. BÀI TẬP .......................................................................................................... 34

BÀI 3: KHẢO SÁT CÁC CỔNG LOGIC CƠ BẢN .............................................. 36

1. CỔNG NOT ..................................................................................................... 36

7

1.1. Định nghĩa ................................................................................................. 36

1.2. Ký hiệu, biểu thức toán học....................................................................... 36

1.3. Bảng chân lý .............................................................................................. 36

1.4. Dạng sóng của cổng NOT ........................................................................ 36

1.5. Biểu diễn cổng NOT bằng 1 mạch điện đơn giản ..................................... 37

1.6. Biểu diễn cổng NOT bằng một mạch bán dẫn đơn giản ........................... 37

2. CỔNG OR ....................................................................................................... 37

2.1. Định nghĩa ................................................................................................. 37

2.2. Ký hiệu và biểu thức toán học ................................................................... 38

2.3. Bảng chân lý .............................................................................................. 38

2.4. Dạng sóng của cổng OR ............................................................................ 38

2.5. Biểu diễn cổng OR bằng mạch điện đơn giản ........................................... 38

2.6. Biểu diễn cổng OR bằng một mạch điện tử đơn giản. .............................. 39

3. CỔNG NOR. ................................................................................................... 39

3.1. Định nghĩa ................................................................................................. 39

3.2. Ký hiệu và biểu thức toán học ................................................................... 39

3.3. Bảng chân lý .............................................................................................. 40

3.4. Dạng sóng của cổng NOR ......................................................................... 40

3.5. Biểu diễn cổng NOR bằng mạch điện đơn giản ........................................ 40

3.6. biểu diễn cổng NOR bằng một mạch điện tử đơn giản ............................. 40

4. CỔNG AND .................................................................................................... 41

4.1. Định nghĩa ................................................................................................. 41

4.2. Ký hiệu, biểu thức toán của cổng AND .................................................... 41

4.3. Bảng chân lý .............................................................................................. 41

4.4. Dạng sóng cổng AND ............................................................................... 42

4.5. Biểu diễn cổng AND bằng một mạch điện đơn giản ................................ 42

4.6. Biểu diễn cổng AND bằng một mạch điện tử đơn giản ............................ 42

5. CỔNG NAND ................................................................................................. 47

5.1. Định nghĩa ................................................................................................. 47

5.2. Ký hiệu, biểu thức toán của cổng NAND ................................................. 47

5.3. Bảng chân lý .............................................................................................. 47

5.4. Dạng sóng cổng NAND ............................................................................ 48

5.5. Biểu diễn cổng NAND bằng một mạch điện đơn giản ............................. 48

5.6. Biểu diễn cổng NAND bằng một mạch điện tử đơn giản ......................... 48

8

6. CỔNG EXOR .................................................................................................. 49

6.2. Ký hiệu, biểu thức toán của cổng EXOR .................................................. 49

6.3. Bảng chân lý .............................................................................................. 49

6.4. Dạng sóng cổng EXOR ............................................................................. 49

6.5. Mạch điện tương đương cổng EXOR dùng các cổng logic cơ bản. .......... 50

7. CỔNG EXNOR ............................................................................................... 50

7.1. Định nghĩa ................................................................................................. 50

7.2. Ký hiệu, biểu thức toán của cổng EXNOR ............................................... 50

7.3. Bảng chân lý. ............................................................................................. 50

7.4. Dạng sóng cổng EXNOR .......................................................................... 51

7.5. Mạch điện tương đương cổng EXNOR dùng các cổng logic cơ bản ........ 51

8. CỔNG ĐỆM (Buffer) ...................................................................................... 51

8.1. Định nghĩa ................................................................................................. 51

8.2. Ký hiệu, biểu thức toán.............................................................................. 51

8.3. Bảng chân lý .............................................................................................. 52

8.4. Biểu diễn cổng đệm bằng một mạch điện tử đơn giản .............................. 52

8.5. Dạng sóng cổng Buffer .............................................................................. 52

9. CỔNG ĐỆM 3 TRẠNG THÁI ....................................................................... 52

9.1. Định nghĩa ................................................................................................. 52

9.2. Bảng trạng thái của cổng đệm 3 trạng thái ................................................ 53

BÀI 4: KHẢO SÁT CÁC HỌ VI MẠCH SỐ THÔNG DỤNG ............................. 58

1. KHÁI NIỆM CHUNG VỀ VI MẠCH SỐ ...................................................... 58

1.1. Khái niệm chung ........................................................................................ 58

1.2. Phân loại .................................................................................................... 58

2. KHẢO SÁT CÁC HỌ VI MẠCH SỐ TTL (Transistor – Transistor – logic) 59

2.1. Đặc điểm chung ......................................................................................... 59

2.2. Phân loại TTL ............................................................................................ 60

2.3. Đặc tính điện .............................................................................................. 62

2.4. Những chú ý khi sử dụng IC ho TTL ........................................................ 63

3. KHẢO SÁT CÁC VI MẠCH SỐ CMOS (Complememtary Metal-Oxide-

Semiconductor) .................................................................................................... 63

3.1. Đặc điểm chung ......................................................................................... 63

3.2. Cấu tạo ....................................................................................................... 65

3.3. Phân loại. ................................................................................................... 65

3.4. Đặc tính kỹ thuật........................................................................................ 67

9

3.5. Những chú ý khi sử dụng IC họ CMOS .................................................... 70

4. BÀI TẬP ......................................................................................................... 70

BÀI 5: PHÂN TÍCH VÀ THIẾT KẾ MẠCH LOGIC TỔ HỢP ............................ 71

1. KHÁI NIỆM MẠCH LOGIC TỔ HỢP .......................................................... 71

1.1. Định nghĩa ................................................................................................. 71

1.2. Phân loại .................................................................................................... 71

2. PHÂN TÍCH VÀ THIẾT KẾ MẠCH LOGIC TỔ HỢP ................................ 71

2.1. Phân tích mạch logic tổ hợp ...................................................................... 71

2.2. Thiết kế mạch logic tổ hợp ........................................................................ 76

3. MỘT SỐ MẠCH LOGIC ỨNG DỤNG DÙNG CÁC CỔNG LOGIC ......... 80

3.1. Mạch tự động bơm nước ........................................................................... 80

3.2. Mạch điều khiển đèn cầu thang 4 công tắc cho một bóng đèn ................. 84

4. BÀI TẬP ......................................................................................................... 87

BÀI 6: THIẾT KẾ VÀ LẮP RÁP MẠCH MÃ HÓA ............................................ 88

1. KHÁI NIỆM MẠCH MÃ HÓA .................................................................... 88

2. MACH MÃ HÓA THẬP PHÂN SANG BCD (Decimal to BCD converter) 89

2.1. Thiết kế mạch logic ................................................................................... 89

2.2. Vẽ và mô phỏng các mạch điện trên phần mềm Proteus .......................... 90

2.3. Lắp ráp mạch điện trên board cắm đa năng. ............................................. 90

4. BÀI TẬP ......................................................................................................... 92

BÀI 7: THIẾT KẾ VÀ LẮP RÁP MẠCH GIẢI MÃ ............................................. 93

1. KHÁI NIỆM MẠCH GIẢI MÃ ...................................................................... 93

2. MẠCH GIẢI MÃ BCD SANG THẬP PHÂN (Các đầu ra tích cực ở mức cao) ...................................................................................................................... 93


2.2. Vẽ và mô phỏng các mạch điện trên phần mềm Proteus .......................... 95

2.3. Lắp ráp mạch điện trên board cắm đa năng .............................................. 95

3. BÀI TẬP ......................................................................................................... 97

BÀI 8: THIẾT KẾ VÀ LẮP RÁP MẠCH PHÂN KÊNH ...................................... 98

1. KHÁI NIỆM CHUNG VỀ MẠCH PHÂN KÊNH ......................................... 98

2. MẠCH PHÂN KÊNH BỐN ĐƯỜNG RA ..................................................... 98


2.2. Vẽ và mô phỏng mạch điện trên phần mềm Proteus ................................. 99

2.3. Thực hành ................................................................................................ 100

3. MẠCH PHÂN KÊNH TÁM ĐƯỜNG RA................................................... 102

10

3.1. Thiết kế mạch logic ................................................................................. 102

3.2. Vẽ và mô phỏng mạch điện trên phần mềm Proteus ............................... 103

3.3. Thực hành ................................................................................................ 103

4. BÀI TẬP ........................................................................................................ 106

BÀI 9: THIẾT KẾ VÀ LẮP RÁP MẠCH DỒN KÊNH ...................................... 107

1. KHÁI NIỆM CHUNG VỀ MẠCH DỒN KÊNH ......................................... 107

2. MẠCH DỒN KÊNH BỐN ĐƯỜNG VÀO .................................................. 107



2.3. Thực hành ................................................................................................ 109

3. MẠCH DỒN KÊNH TÁM ĐƯỜNG VÀO .................................................. 111



2.3. Thực hành ................................................................................................ 112

4. BÀI TẬP ........................................................................................................ 115

BÀI 10: LẮP RÁP MẠCH KHẢO SÁT FLIP – FLOP ....................................... 116

1. KHÁI NIỆM CHUNG VỀ FLIP – FLOP ..................................................... 116

2. FLIP – FLOP LOẠI RS ................................................................................. 117

2.1. Flip – Flop loại RS không đồng bộ ......................................................... 117

2.2. Flip – Flop loại RS đồng bộ .................................................................... 120

3. FLIP – FLOP LOẠI JK ................................................................................. 122

4. FLIP – FLOP LOẠI D ................................................................................... 123

5. FLIP – FLOP LOẠI T ................................................................................... 124

6. KHẢO SÁT MỘT SỐ VI MẠCH (IC) FLIP – FLOP .................................. 125

6.1. Khảo sát IC 74112 (FF – JK) .................................................................. 125


6.3. Thực hành ................................................................................................ 127

6.4. Khảo sát IC 74LS74 (FF – D) ................................................................. 129


6.6. Thực hành ................................................................................................ 131

7. BÀI TẬP ........................................................................................................ 133

BÀI 11: THIẾT KẾ VÀ LÁP RÁP MẠCH GHI DỊCH ....................................... 135

1. KHÁI NIỆM VỀ MẠCH GHI DỊCH ........................................................... 135

1.1. Khái niệm chung ...................................................................................... 135

11

1.2. Phân loại mạch ghi dịch .......................................................................... 136

1.3. Các bước xây dựng mạch ghi dịch .......................................................... 136

2. MẠCH GHI DỊCH DÙNG FLIP – FLOP .................................................... 136

2.1. Mạch ghi dịch 4 bit .................................................................................. 136


2.3. Thực hành ................................................................................................ 138

3. VI MẠCH GHI DỊCH ................................................................................... 140

3.1. Vi mạch ghi dịch dùng IC 74LS164 ....................................................... 140


3.3. Thực hành ................................................................................................ 143

3.4. Vi mạch ghi dịch 74LS194 ...................................................................... 145


3.6. Thực hành ................................................................................................ 147

4. BÀI TẬP ....................................................................................................... 149

BÀI 12: THIẾT KẾ VÀ LẮP RÁP MẠCH ĐẾM KHÔNG ĐỒNG BỘ ............. 150

1. KHÁI NIỆM CHUNG VỀ MẠCH ĐẾM ..................................................... 150

1.1. Khái niệm chung ..................................................................................... 150

1.2. Phân loại mạch đếm ................................................................................ 150

2. ĐẶC ĐIỂM CHUNG VÀ PHƯƠNG PHÁP THIẾT KẾ ............................. 151

2.1. Đặc điểm chung ....................................................................................... 151

2.2. Phương pháp thiết kế ............................................................................... 151

3. MẠCH ĐẾM LÊN KHÔNG ĐỒNG BỘ 4 BIT (MODULE M = 16) ........ 151

3.1. Thiết kế mạch điện logic ......................................................................... 151


3.3. Thực hành ................................................................................................ 153

4. MẠCH ĐẾM LÊN KHÔNG ĐỒNG BỘ MODULE M = 10 ...................... 155

4.1. Thiết kế mạch điện .................................................................................. 155


4.3 Thực hành ................................................................................................. 157

5. BÀI TẬP ....................................................................................................... 160

BÀI 13: THIẾT KẾ VÀ LẮP RÁP MẠCH ĐẾM ĐỒNG BỘ............................. 161

1. ĐẶC ĐIỂM CHUNG .................................................................................... 161

2. PHƯƠNG PHÁP THIẾT KẾ ........................................................................ 161

3. MẠCH ĐẾM LÊN ĐỒNG BỘ MODULE M = 16 ...................................... 162

12



3.3. Thực hành ................................................................................................ 163

4. MẠCH ĐẾM LÊN ĐỒNG BỘ MODULE M = 10 ...................................... 165



4.3. Thực hành ................................................................................................ 166

5. BÀI TẬP ........................................................................................................ 168

TÀI LIỆU THAM KHẢO ..................................................................................... 170

13

14

GIÁO TRÌNH MÔ ĐUN

Tên mô đun: Kỹ thuật số

Mã mô đun: MĐ 15

Vị trí, ý nghĩa, vai trò mô đun: * Vị trí của mô đun: Mô đun được bố trí dạy sau khi học xong các môn cơ

bản như linh kiện điện tử, đo lường điện tử...

* Tính chất của mô đun: Là mô đun bắt buộc.

Mục tiêu của mô đun Sau khi học xong mô đun này học viên có năng lực

* Về kiến thức:

- Phát biểu khái niệm về kỹ thuật số, các cổng logic cơ bản. Kí hiệu,

nguyên lí hoạt động, bảng sự thật của các cổng lôgic.

- Trình bày được cấu tao, nguyên lý các mạch số thông dụng như: Mạch

đếm, mạch đóng ngắt, mạch chuyển đổi, mạch ghi dịch, mạch điều khiển.

* Về kỹ năng:

- Lắp ráp, kiểm tra được các mạch số cơ bản trên panel và trong thực tế.

* Về năng lực tự chủ và trách nhiệm:

- Rèn luyện cho học viên thái độ nghiêm túc, tỉ mỉ, chính xác trong học

tập và trong thực hiện công việc.

Nội dung chính của mô đun

Bài 1: Khảo sát về Logic số và đại số logic

Bài 2: Biểu diễn và tối thiểu hóa hàm logic

Bài 3: Khảo sát các họ vi mạch số thông dụng

Bài 4: Khảo sát các cổng logic cơ bản

Bài 5: Phân tích và thiết kế mạch logic tổ hợp

Bài 6: Thiết kế và lắp ráp mạch mã hóa

Bài 7: Thiết kế và lắp ráp mạch giải mã

Bài 8: Thiết kế và lắp ráp mạch phân kênh

Bài 9: Thiết kế và lắp ráp mạch dồn kênh

Bài 10: Lắp ráp mạch khảo sát Flip – Flop

Bài 11: Thiết kế và lắp ráp mạch ghi dịch

Bài 12: Thiết kế và lắp ráp mạch đếm không đồng bộ

Bài 13: Thiết kế và lắp ráp mạch đếm đồng bộ

15

BÀI 1: KHẢO SÁT VỀ LOGIC SỐ VÀ ĐẠI SỐ LOGIC

MÃ BÀI: MĐ15 – 01

Giới thiệu:

Trong khoa học, công nghệ hay cuộc sống đời thường, ta thường xuyên

phải tiếp xúc với số lượng. Số lượng có thể đo, quản lý, ghi chép, tính toán

nhằm giúp cho các xử lý, ước đoán trở nên ít phức tạp hơn.

Có 2 cách biểu diễn số lượng:

Dạng tương tự (Analog) và Dạng số (Digital).

+ Dạng tương tự:

Ví dụ: Nhiệt độ, tốc độ, điện thế của đầu ra micro… là dạng biểu diễn

với sự biến đổi liên tục của các giá trị.

+ Dạng số:

Ví dụ: Thời gian hiện trên đồng hồ điện tử. Là dạng biểu diễn trong đó

các giá trị thay đổi từng nấc rời rạc.

Mục tiêu:

Sau khi học xong bài học này học viên có khả năng:

- Kiến thức: Trình bày được các định lý, tính chất của đại số logic, hệ đếm,

mã.

- Kỹ năng: Chuyển đổi được giữa các hệ thống số, chuyển đổi được giữa các

loại mã.

- Năng lực tự chủ và trách nhiệm: Nghiêm túc trong giờ học, có ý thức tự giác

trong học tập.

Nội dung chính:

1. TỔNG QUAN VỀ MẠCH TƯƠNG TỰ VÀ SỐ

1.1. Mạch tương tự (Analog circuit)

Mạch tương tự dùng để xử lý các tín hiệu dạng tương tự(Analog), mà các tín

hiệu có biên độ là một hàm số liên tục theo thời gian.

Xử lý ở đây là khuếch đại, phát sinh và biến đổi. Tín hiệu tương tự được biểu

diễn theo thời gian như sau(Time chart).

Hình 1 – 1. Hình dạng tín hiệu tương tự.

Tín hiệu Analog thường do các hiện tượng tự nhiên phát sinh ra và nó có các

đặc điểm sau đây:

- Liên tục về biên độ (có bất cứ trị số nào trong quá trình biến thiên của nó).

- Liên tục về thời gian trong suốt thời gian có tín hiệu.

16

1.2. Mạch số và tín hiệu số

- Mạch số còn gọi là mạch logic (logic circuit) xử lý các tín hiệu số.

- Tín hiệu số là tín hiệu rời rạc về biên độ và rời rạc về thời gian. Tín hiệu số

chỉ có hai mức là mức cao (H) và mức thấp (L). Còn gọi là mức 1 và mức 0.

Tín hiệu số còn được biểu diễn bởi mức logic như sau:

Hình 1 – 2. Hình dạng tín hiệu tương tự.

Như vậy: Mức cao của các mạch logic loại TTL (Transistor – Transistor

Logic) thường có:

- Mức cao thường biến thiên trong khoảng 2.4v đến 5v.

- Mức thấp thường biến thiên trong khoảng 0v đến 0.4 vol.

- Mức logic cao (Hight) còn gọi là mức “1”.

- Mức logic thấp (Low) còn gọi là mức “0”.

* Mức logic còn phân biệt mức logic dương và mức logic âm (- & +).

- Nếu mức logic “1” chọn > mức “0” ta có mức logic dương (+).

- Nếu mức logic “1” chọn < mức “0” ta có mức logic âm (-).

* Đặc điểm của các mạch logic:

- Chỉ phát sinh bởi các mạch thích hợp.

- Gián đoạn về biên độ, sự chuyển tiếp giữa hai mức xảy ra nhanh chóng

(không đáng kể về thời gian).

- Gián đoạn về thời gian.

* So sánh với mạch tương tự thì mạch số có những ưu điểm sau đây:

- Do quãng cách biệt giưa mức cao và mức thấp rõ ràng nên khả năng

chống nhiễu rất cao.

- Thiết kế và phân tích mạch đơn giản.

- Thuận tiện cho việc điều khiển tính toán và lưu trữ thông tin.

2. HỆ ĐẾM

2.1. Khái niệm hệ đếm

Hệ thống đếm là tập hợp tất cả các ký hiệu và quy tắc để biểu diễn các số.

2.2. Các hệ đếm cơ bản

a. Hệ thống số thập phân (Decimal system)

Hệ thống số thập phân dựa trên cơ sở 10 đầu ngón tay, dùng các chữ số

(digit) 0;1;2;3;4;5;6;7;8;9 để biểu diễn 1 số nào đó. Khi biểu diễn số có giá trị lớn

hơn 9 người ta qui ước hàng chục, hàng trăm, hàng đơn vị, theo công thức tổng

quát sau:

M = an-1.10n-1

+ ......... + a0.100

17

Trong đó:

- a: Nhận các giá trị từ 90

- n: là các chữ số tự nhiên có mặt trong từ mã.

- M: là số đếm bất kỳ trong hệ đếm.

- Dạng tổng quát: i

(10) iM a .10

*) Ví dụ 1: 189 = 1x102 + 8x10

1 + 9x10

0

= 100 + 80 + 9 = 189(D).

*) Ví dụ 2: Số 180,9 biểu diễn như sau:

180,9 = 1x102 + 8x10

1 + 0x10

0 +9x10

-1.

= 180,9(D).

b. Hệ thống số nhị phân (Binary system)

Hệ nhị phân hay còn gọi là hệ đếm cơ số 2 chỉ dùng 2 chữ số “0” và “1” để

biểu diễn một giá trị nào đó. Mỗi 1 số nhị được gọi là bít. Như vậy bít là đơn vị

thông tin nhỏ nhất, nó có thể lấy giá trị “0” hay “1”.

Hệ nhị phân được biểu diễn theo công thức tổng quát sau:

M = an-1.2n-1

+ ......... + a0.20

Với a: chỉ nhận các giá trị là “0” hoặc “1”.


(2) iM a .2

*) Ví dụ: ta có số:

1010 2 = 1x23 + 0x2

2 + 1x2

1 +0x2

0 = 10(D).

100102 = 1x24 + 0x2

3 + 0x2

2 + 1x2

1 +0x2

0 = 18(D).

Nếu một số nhị phân biểu diễn một giá trị nào đó thì:

- 8 bit được gọi là 1 byte.

- 16 bit được gọi là 1 word.

- 32 bit được gọi là một từ dài (long word) gồm 4 byte.

- 1024 bit (210

) được gọi là 1 KB (kilobyte).

- 1048576 bit (220

) được gọi là 1 MB (Megabyte)

c. Hệ bát phân (Octal)

Mỗi vị số có 8 mã số với ai = (0 ÷ 7)


(8) iM a .8

*) Ví dụ: Ta có số 16,11(8) = 1x81 + 6x8

0 + 1x8

-1 + 1x8

-2

Hệ đếm cơ số 8 gọn nhẹ hơn hệ nhị phân nên được dùng nhiều trong kỹ

thuật máy tính.

d. Hệ thập lục phân (Hex: Hexadecimal)

Trong hệ thống này, ta dùng các số từ 0 ÷ 9 và các kí tự A, B, C, D, E, F để

biểu diễn cho một giá trị số (tương ứng với các số từ 10 ÷ 15 trong hệ thập phân).

Thông thường ta dùng chữ H ở cuối để xác định đó là số thập phân.

- Dạng tổng quát:

i

(16) iM a .16

18

*) Ví dụ: ta có số: 16B,28C(H) = 1x162 + 6x16

1 + 11x16

0 + 2x16

-1 + 8x16

-2

Hệ đếm cơ số 16 gọn nhẹ hơn hệ nhị phân và hệ bát phân nên được dùng

nhiều trong kỹ thuật máy tính.

2.3. Chuyển đổi giữa các hệ đếm

a. Đổi một số từ hệ thập phân sang hệ nhị phân.

Phương pháp:

- Phần nguyên: Chia liên tiếp cho 2 nhớ lại số dư (là “0” hoặc “1”) sau mỗi

lần chia kết quả là chữ số của hệ nhị phân tương ứng ghi theo trật tự từ phải sang

trái.

- Phần thập phân: Nhân 2 nhớ lại phần nguyên (là “0” hoặc “1”) sau mỗi

lần nhân kết quả là chữ số của hệ nhị phân tương ứng ghi theo trật tự từ trái sang

phải.

*) Ví dụ 1: Đổi số 25(D) sang hệ nhị phân.

MSB: Most singnifical Bit (bit có ý nghĩa lớn nhất).

LSB: Least singnifical Bit (bit có ý nghĩa nhỏ nhất).

Với số dư thứ nhất là bit có ý nghĩa nhỏ nhất (LSB).

Với số dư cuối cùng là bit có ý nghĩa lớn nhất (MSB).

Ta được: 25(D) = 11001(2).

*) Ví dụ 2: Đổi số 0,125(D) sang hệ nhị phân.

Vậy: 0,125(D) = 0,001(2).

b. Đổi một số từ hệ nhị phân sang hệ thập phân

Để đổi một số từ hệ nhị phân sang hệ thập phân ta chỉ việc tính tổng của tất

cả các tích của các chữ số trong hệ nhị phân với trọng số tương ứng của nó.

Ví dụ 1: Đổi 111002 sang hệ thập phân.

111002 = 1x24 + 1x2

3 + 1x2

2 + 0x2

1 + 0x2

0

= 16 + 8 + 4 + 0 + 0

= 2810

Vậy 111002 = 2810

0,5 x 2 = 1,0 => Phần nguyên 1

0,125 x 2 = 0,25 => Phần nguyên 0

0,25 x 2 = 0,5 => Phần nguyên 0

(MSB) 0 0 1 (LSB)

6 : 2 = 3 + dư 0

25 : 2 = 12 + dư 1

12 : 2 = 6 + dư 0

3 : 2 = 1 + dư 1

1 : 2 = 0 + dư 1

(MSB) 1 1 0 0 1 (LSB)

19

Ví dụ 2: Đổi 10010,012 sang hệ thập phân.

10010,012 = 1x24 + 0x2

3 + 0x2

2 + 1x2

1 + 0x2

0 + 0x2

-1 + 1x2

-2

= 16 + 0 + 0 + 2 + 0 + 0 + 0,25

= 18,2510

Vậy 10010,012 = 18,2510

c. Đổi một số từ hệ thập phân sang hệ thập lục phân

Để đổi một số từ hệ thập phân sang hệ thập lục phân ta lấy số thập phân

chia liên tiếp cho 16. Số dư trong mỗi lần chia là các chữ số ở hệ thập lục phân

tương ứng.

*) Ví dụ 1: Đổi 13910 sang hệ thập lục phân.

Vậy 13910 = 8B (H) của hệ thập lục phân.

Ví dụ 2: Đổi 161110 sang hệ thập lục phân.

Vậy 161110 = 60B (H) của hệ thập lục phân.

d. Đổi từ hệ thập lục phân sang hệ thập phân

Để đổi từ hệ thập lục phân sang hệ thập phân ta chỉ cần tìm tổng đại số của

tổng các số hạng trong hệ 16.

*) Ví dụ 1: Đổi số 3E516 sang thập phân.

3E516 = 3x162 + 14x16

1 + 5x16

0

= 768 + 224 + 5

= 99710

Vậy 3E516 = 99710

*) Ví dụ 2: Đổi số F1BD916 sang thập phân.

F1BD916 = 15x164 + 1x16

3 + 11x16

2 + 13x16

1 + 9x16

0

= 65536 + 4096 + 2816 + 208 + 9

= 7266510

Vậy F1BD916 = 7266510

e. Đổi từ hệ bát phân sang hệ nhị phân

Phương pháp: Biến đổi mỗi chữ số bát phân sang 3 bít nhị phân tương ứng.

Số Octal 0 1 2 3 4 5 6 7

Số nhị phân

tương đương 000 001 010 011 100 101 110 111

139 : 16 = 8 + dư 11

11 : 16 = 0 + dư 11

(MSB) 8 B (LSB)

6 : 16 = 0 + dư 6

1611 : 16 = 100 + dư 11

100 : 16 = 6 + dư 0

(MSB) 6 0 B (LSB)

20

Ví dụ: Biến đổi (472)8 sang số nhị phân như sau.

Vậy (472)8 chuyển sang nhị phân là 100111010(B).

f. Đổi từ hệ bát phân sang hệ nhị phân

Phương pháp: Nhóm từng 3 bit bắt đầu tại LSB, sau đó chuyển mỗi nhóm

này sang số bát phân tương ứng (Bảng chuyển đổi ở trên).

*) Ví dụ 1: chuyển đổi số 1001111012 sang ssos bát phân.

Vậy 1001111012 = 4758

Trường hợp các số nhị phân không đủ thành 1 nhóm 3 bit, ta thêm 1 hoặc 2

số “0” về bên trái của MSB.

*) Ví dụ 2: chuyển đổi số 110101102 sang số bát phân.

Vậy 110101102 = 3268

g. Đổi từ hệ nhị phân sang hệ thập lục phân

Phương pháp: Các bit nhị phân được nhóm vào nhóm 4 bit bắt đầu từ LSB,

mỗi nhóm 4 được biến đổi sang số bát hex tương ứng. Nếu không đủ 4 bit thì ta

thêm bit “0” vào phía MSB.

Ví dụ: Chuyển đổi số 11101001102 sang số bát phân.

Vậy: 11101001102 = 3A616

h. Đổi từ hệ thập lục phân sang hệ nhị phân

Phương pháp:

Mỗi chữ số Hex được biến đổi thành số nhị phân 4 bit tương ứng.

Ví dụ: Chuyển đổi số 9F216 sang số nhị phân.

Vậy: 9F216 = 1001111100112

011 010 110

(3 2 6)

0011 1010 0110

(3 A 6)

1001 1111 0011

9 F 2

21

3. CÁC LOẠI MÃ THÔNG DỤNG

Để thuận tiện cho việc chuyển đổi từ số thập phân sang số nhị phân và ngược

lại, người ta thường dùng các loại mã (code) như mã BCD. Mã thập phân

(hexadecimal), mã gray, mã 7 đoạn ...

3.1. Mã BCD – Binary code Decimal (8421)

Mã này dùng 4 bit để biểu diễn một số nào đó dưới dạng mã nhị phân, bốn bit

này có ký hiệu là: D, C, B, A hoặc B3, B2, B1, B0 hay D3, D2, D1, D0.

Mã BCD còn gọi là mã 8,4,2,1 vì xếp theo thứ tự từ trái sang phải thì trọng số

lớn nhất của mã số mang giá trị là 8 hoặc là 0, số thứ hai có trọng số là 4 hoặc là 0,

số thứ 3 có trong số là 2 hoặc là 0, số thứ 4 có trong số là 1 hoặc là 0 (theo giá trị

thập phân).

Ví dụ 1: 1010 = 1010BCD; 1410 = 1110BCD; 1510 = 1111BCD; 710 = 0111BCD

Như vậy mỗi nhóm bit chỉ biểu diễn được một số tương ứng lớn nhất là 15

của hệ 10 (thập phân).

Nếu số thập phân lớn hơn 15 người ta dùng nhiều nhóm mã BCD để biểu

diễn, mỗi chữ số nhị phân 4 bit dạng nhị phân.

Ví dụ 2: Số 1610 = 0001.0110BCD; 2810 = 0010.1000BCD

3.2. Mã vòng (Gray code)

Mã Gray là mã vòng, các bit có trong mã gray có chu kỳ cố định từ mã này

sang mã khác, ta ký hiệu mã Gray như sau: G3, G2, G1, G0.

Chu kỳ của bit G0 là: 0110

Chu kỳ của bit G1 là: 00111100

Chu kỳ của bit G2 là: 0000.1111.1111.0000

Chu kỳ của bit G3 là: 0000.0000.1111.1111.1111.1111.0000.0000

....

.... Bảng 1 – 1. Bảng Gray 4 bit.

G3 G2 G1 G0

0 0 0 0

0 0 0 1

0 0 1 1

0 0 1 0

0 1 1 0

0 1 1 1

0 1 0 1

0 1 0 0

1 1 0 0

1 1 0 1

1 1 1 1

1 1 1 0

1 0 1 0

1 0 1 1

1 0 0 1

1 0 0 0

22

Đặc điểm của mã Gray là mã không có trọng số, ưu điểm chính của mã Gray

là 2 từ mã cạnh nhau chỉ khác nhau 1 bit. Hết 1 chu kỳ thì vòng lại do đó mã Gray

còn gọi là mã vòng.

Hạn chế của mã Gray là khó trực quan.

Ngoài ra còn có các loại mã cơ bản khác được tổng hợp như bảng 1 – 2. Bảng 1 – 2. Các dạng mã

Mã thập

phân Mã BCD

Mã thập lục

phân Mã Gray

0 0000 0 0000

1 0001 1 0001

2 0010 2 0011

3 0011 3 0010

4 0100 4 0110

5 0101 5 0111

6 0110 6 0101

7 0111 7 0100

8 1000 8 1100

9 1001 9 1101

10 1010 A 1111

11 1011 B 1110

12 1100 C 1010

13 1101 D 1011

14 1110 E 1001

15 1111 F 1000

Ví dụ: Ta có số.

12A16 = 1x162 + 2x16

1 +10x16

0 = 256 + 32 + 10 = 29810

16DA16 = 1x163 +6x16

2 + 14x16

1 +10x16

0 = 4096 + 1536 + 224 + 10

= 581910

Ngoài ra còn một số loại mã khác hay được dùng trong máy tính như mã bát

phân (Octal) mã ASCII “American national standard information interchanger”,

mã thừa 3 (excess-3), mã Gray...

* Một số loại mã thông dụng Bảng 1 – 3. Các mã thông dụng

Hệ “D” Hệ “B” Hệ “H” Hệ “O”

0 00000 0 0

1 00001 1 1

2 00010 2 2

3 00011 3 3

4 00100 4 4

5 00101 5 5

6 00110 6 6

7 00111 7 7

8 01000 8 10

9 01001 9 11

23

10 01010 A 12

11 01011 B 13

12 01100 C 14

13 01101 D 15

14 01110 E 16

15 01111 F 17

16 10000 10 20

17 10001 11 21

18 10010 12 22

19 10011 13 23

20 10100 14 24

21 10101 15 25

22 10110 16 26

23 10111 17 27

24 11000 18 30

25 11001 19 31

26 11010 1A 32

27 11011 1B 33

... ... ... ... Bảng 1 – 4. Bảng mã ASCII

Hexa

Decimal 0 1 2 3 4 5 6 7

0 <NUL>

0

<DLE>

16

<SP>

32

0

48

@

64

P

80

\

96

p

112

1 <SOH>

1

<DCI>

17

!

33

1

49

A

65

Q

81

a

97

q

113

2 <STX>

2

<DC2>

18

//

34

2

50

B

66

R

82

b

98

r

114

3 <EXT>

3

<DC3>

19

#

35

3

51

C

67

S

83

c

99

s

115

4 <EOT>

4

<DC4>

20

$

36

4

52

D

68

T

84

d

100

t

116

5 <ENQ>

5

<NAK>

21

%

37

5

53

E

69

U

85

e

101

u

117

6 <ACK>

6

<SYN>

22

&

38

6

54

F

70

V

86

f

102

v

118

7 <BEL>

7

<ETB>

23

/

39

7

55

G

71

W

87

g

103

w

119

8 <BS>

8

<CAN>

24

(

40

8

56

H

72

X

88

h

104

x

120

9 <HT>

9

<EM>

25

)

41

9

57

I

73

Y

89

i

105

y

121

A <LF>

10

<SUB>

26

*

42

:

58

J

74

A

90

j

106

z

122

24

B <VT>

11

<ESC>

27

+

43

;

59

K

75

[

9

k

107

{

123

C <FF>

12

<FS>

28

,

44

<

60

L

76

\

9

l

108

124

D <CR>

13

<GS>

29

_

45

=

61

M

77

]

9

m

109

}

125

E <SO>

14

<RSI>

30

.

46

>

62

N

78

^

9

n

110

~

126

F <SI>

15

<US>

31

/

47

?

63

O

79

-

9

o

111

<DEL>

127

4. ĐẠI SỐ LOGIC (Boolean)

Nếu ta biểu diễn mức logic ‘1’ có điện thế cao hơn mức logic ‘‘0’’ ta có mức

logic dương ‘‘ +’’.

Nếu ta biểu diễn mức logic ‘1’ có điện thế thấp hơn mức logic ‘‘0’’ ta có mức

logic âm ‘‘ -’’.

Hình 1 – 3a. Mức Logic dương Hình 1 – 3b. Mức Logic âm

4.1. Khái niệm hàm logic

- Các phép toán logic.

Quan hệ cơ bản có 3 loại: OR, AND, NOT. Vậy nên trong đại số logic

tương úng 3 phép toán logic cơ bản là 3 mạch điện: Nhân logic (VÀ), cộng logic

(HOẶC), đảo logic (PHỦ ĐỊNH). Các mạch điện thực hiện 3 phép toán cơ bản là

các cổng: OR, AND, NOT.

- Biến logic và hàm logic

Trong đại số logic các biến logic là các biến số ở đầu vào, hàm logic là các

đầu ra. Hàm logic biểu diễn mối quan hệ của các biến logic thông qua các phép

toán logic. Biến logic và hàm logic đều chỉ nhận 1 trong 2 giá trị là bằng 0 hoặc

bằng 1.

Ví dụ: Y A.B.C A.B.C A.B.C A.B.C

Trong đó: A,B,C là các biến logic.

Y là hàm logic.

Có thể viết : Y=F(A,B,C).

4.2. Các tính chất của đại số logic

a. Tính giao hoán

A.B = B.A

A + B = B + A

b. Tính kết hợp

A.B.C = A.(B.C)

A + B + C = (A + B) + C = A + (B + C)

25

c. Tính phân phối

A.(B + C) = A.B + A.C

(A + B).(A + C) = A.A + A.C + B.A + B.C

4.3. Các định lý cơ bản của đại số Boolean

a. Các định đề

OR AND NOT

0 + 0 = 0 0.0 = 0 0 1

1 + 0 = 1 1.0 = 0 1 0

1 + 1 = 1 1.1 = 1

b. Các định lý đối với biến số

OR AND NOT

A + 0 = A A.0 = 0 A A A + 1 = 1 A.1 = A

A + A =

A A.A = A

A A 1 A.A 0

4.4. Định lý Demorgan

- Định lý thứ nhất:

Phủ định của một tổng bằng tích các phủ định của các biến.

Tức là: A B C ... N A.B.C...N

- Định lý thứ hai:

Phủ định của một tích bằng tổng các phủ định của các biến.

Tức là: A.B.C...N A B C ... N

4.5. Một số đẳng thức tiện dụng

1) A.(A B) A

2) A.(A B) A.B

3) (A B).(A B) A

4) (A B).(A C) A.C A.B

5) A.B A.C (A C).(A B)

6) (A B).(A C).(B C) (A B).(A C)

7) A.B A.C B.C A.B A.C

8) A A.B A

9) A A.B A B

10) A AB A

11) A.(B B.C) A(B C)

5. BÀI TẬP

Bài tập 1: Chuyển đổi các số sau đây từ hệ thập phân sang hệ nhị phân sau đó

chuyển sang hệ thập lục phân:

a) 37(D) b) 14(D) c) 189(D)

d) 205(D) e) 1024(D) f) 511(D)

26

Bài tập 2: Biến đổi các số thập lục phân sau sang nhị phân.

a) 478 b) 238 c) 1708

d) 12A416 e) BC1216 f) 51716

Bài tập 3: Áp dụng các định lý, tính chất của đại số Boolean để chứng minh các

đẳng thức sau.

a. (A B)*(A B) A

b. (A B)*(A C) AC AB

c. A AB A B

d. AB AC (A C)*(A B)

e. A AB A

f. (A B)*(A C)*(B C) (A B)*(A C)

Bài tập 4: Cho các số thuộc hệ thập phân như sau: 23; 72; 95; 204 hãy.

- Chuyển đổi các số trên sang hệ nhị phân.

- Chuyển đổi các số trên sang hệ bát phân.

- Chuyển đổi các số trên sang hệ thập lục phân.

Bài tập 5: Cho các số thuộc hệ thập lục phân như sau: 16; A7; 8C; 100 hãy.

- Chuyển đổi các số trên sang hệ thập phân.

- Chuyển đổi các số trên sang hệ nhị phân.

- Chuyển đổi các số trên sang hệ bát phân.

Bài tập 6: Cho các số thuộc hệ nhị phân như sau: 1 0010 0011; 1100 1001

0001; 1111 0000 1000; 1000 1110 0011 1100 hãy:

- Chuyển đổi các số trên sang hệ thập phân.

- Chuyển đổi các số trên sang hệ thập lục phân.

Bài tập 7: Trong các biểu thức logic dưới đây, Y = 1 với tổ hợp giá trị nào của

các biến A, B ,C.

Y A.B B.C A.C

Y A.B B.C A.C

Y A.B A.B.C A.B A.B.C Bài tập 8: Trong các biểu thức logic dưới đây, Y = 0 với tổ hợp giá trị nào của

các biến A, B ,C. Y (A C).(A B)

Y (A C).(A B)

Ghi nhớ:

- Hệ đếm, các loại mã thông dụng.

Phân biệt và chuyển đổi giữa các hệ thống số với nhau, ưu và nhược điểm

của hệ thống mã số.

- Đại số logic(Boolean).

Nắm vững các tính chất, định lý, đẳng thức của đại số logic.

27

BÀI 2: BIỂU DIỄN VÀ TỐI THIỂU HÓA HÀM LOGIC


Giới thiệu:

Trong quá trình biểu diễn hàm logic bằng mạch điện, có những hàm logic

chúng ta có thể rút gọn được để thuận tiện cho việc vẽ sơ đồ mạch điện. Thực hiện

các bước rút gọn biểu thức bằng phương pháp đại số và bìa Karnaugh theo dạng

tổng – tích.

Để đơn giản cách viết người ta có thể diễn tả một hàm Tổng chuẩn hay

Tích chuẩn bởi tập hợp các số dưới dấu tổng (Σ) hay tích (Π). Mỗi tổ hợp biến

được thay bởi một số thập phân tương đương với trị nhị phân của chúng. Khi

sử dụng cách viết này trọng lượng các biến phải được chỉ rõ.

Mục tiêu:


- Kiến thức: Trình bày được các phương pháp biểu diễn các hàm logic, tối

thiểu hóa các hàm logic bằng phương pháp đại số và phương pháp bảng

Karnaugh.

- Kỹ năng: Biểu điễn được các hàm logic dưới dạng khác nhau và tối thiểu

hóa được hàm logic.

- Năng lực tự chủ và trách nhiệm: Chủ động, sáng tạo, nghiêm túc, tự giác

và đảm bảo trong quá trình học tập.

Nội dung chính:

1. CÁC PHƯƠNG PHÁP BIỂU DIỄN HÀM LOGIC

1.1. Phương pháp biểu diễn thành bảng giá trị của hàm

Biểu diễn hàm logic thành bảng giá trị của hàm là phương pháp biểu diễn

dưới dạng bảng trạng thái, trên bảng thể hiện mối quan hệ của các tổ hợp biến với

giá trị của hàm ra tương ứng.

a. Cách lập bảng

- Xác định số biến và tổ hợp biến: mỗi biến có thể lấy một trong hai giá trị

“1” hoặc “0”, nếu có n biến thì sẽ có 2n tổ hợp các giá trị khác nhau của chúng.

- Liệt kê tất cả các tổ hợp giá trị của biến.

- Thay giá trị của mỗi tổ hợp của biến vào hàm số và tính ra giá trị tương

ứng của hàm rồi liệt kê thành bảng.

b. Ví dụ:

Ví dụ 1: Lập bảng trạng thái cho hàm số.

Y(A,B,C) = B.C + A.B + A.C

- Hàm số có 3 biến nên ta có 23 = 8 tổ hợp các giá trị của biến.

- Thay giá trị của các tổ hợp biến vào hàm số và tính giá trị của hàm, ta có

bảng trạng thái: Bảng 2 – 1. Bảng trạng thái cho hàm số 3 biến

Giá trị TP của

tổ hợp biến A B C Y

0 0 0 0 0

28

1 0 0 1 0

2 0 1 0 0

3 0 1 1 1

4 1 0 0 0

5 1 0 1 1

6 1 1 0 1

7 1 1 1 1

Ví dụ 2:

Cho hàm Y(A,B,C,D) với các giá trị như bảng trạng thái sau: Bảng 2 – 2. Bảng trạng thái cho hàm số 4 biến

A B C D Y

0 0 0 0 0

0 0 0 1 0

0 0 1 0 1

0 0 1 1 0

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 0

1 0 1 0 0

1 0 1 1 1

1 1 0 0 1

1 1 0 1 0

1 1 1 0 0

1 1 1 1 1

- Ta thấy bảng trên biểu diễn giá trị của hàm Y tương ứng với các tổ hợp

biến đầu vào A, B, C, D.

- Chú ý: ứng với tổ hợp biến nhưng hàm lại không xác định ta ký hiệu là

“x”, gọi là bảng khuyết. Khi đó ta có thể chon tùy ý: x = 1 hoặc x = 0 mà ý nghĩa

của hàm không thay đổi.

1.2. Đặc điểm

a. Ưu điểm

- Dễ quan sát, khó nhầm lẫn (trong các sổ tay tra cứu IC đều có bảng chức

năng tương ứng với bảng trạng thái để mô tả chức năng logic của IC).

- Tiện lợi khi giải quyết một nhiệm vụ thực tế ở dạng vấn đề logic (trong

thiết kế mạch số thì đầu tiên là lập bảng trạng thái).

b. Nhược điểm

Cồng kềnh, phức tạp khi số lượng biến số nhiều. Không thể dùng các công

thức và định lý của đại số logic để tính toán.

29

1.3. Phương pháp biểu diễn dạng hình học

Phương pháp biểu diễn dạng hình học là phương pháp vẽ mạch thể hiện giá trị

của hàm đầu ra thể hiện giá trị của các tổ hợp biến đầu vào.

Ví dụ: Cho mạch logic như hình 2 – 1.

1

2

3U1:A

7408

4

56U1:B

7408

9

10

8U1:C

7408

1

2

3U2:A

7432

4

5

6U2:B

7432

1

1

0 1 2

U3:A

7404

3 4

U3:B

7404

0

Y

Hình 2 – 1. Phương pháp biểu diễn dạng hình học.

1.4 Phương pháp biểu diễn bằng biểu thức đại số

- Dùng các phép toán AND, OR, NOT, … để biểu thị mối quan hệ logic giữa

các biến trong hàm.

- Có hai dạng biểu diễn hàm n biến: Chuẩn tắc tuyển (CTT) và chuẩn tắc hội

(CTH).

a. Dạng chuẩn tắc tuyển (tổng các tích)

Cách lập biểu thức:

+ Chỉ quan tâm đến các tổ hợp biến mà hàm số có giá trị bằng “1”. Số lần

hàm có giá trị 1 chính là số tích của biểu thức.

+ Trong mỗi tích các biến có giá trị “1” ta viết nguyên biến, các biến có giá

trị “0” ta viết dưới dạng đảo biến.

+ Biểu thức của hàm Y bằng tổng các tích đó.

Ví dụ: Hàm Y được viết dưới dạng chuẩn tắc tuyển như sau:

Y A.B.C A.B.C A.B.C - Hàm Y = 1 tại các tổ hợp biến ứng với giá trị thập phân là 3, 5 ,7 được mô

tả trong bảng sau: Bảng 2 – 3. Bảng trạng thái dạng chuẩn tắc tuyển

Giá trị thập phân

của tổ hợp biến Tổ hợp giá trị biến Hàm đầu ra

A B C Y

0 0 0 0 0

1 0 0 1 0

2 0 1 0 x

3 0 1 1 1

4 1 0 0 0

5 1 0 1 1

6 1 1 0 x

7 1 1 1 1

- Do đó CTT là: Y A.B.C A.B.C A.B.C

Khi cho giá trị của hàm logic dưới dạng CTT, ứng với các giá trị Y = 1,

người ta gọi đó là Mintec (số hạng nhỏ nhất) ký hiệu mi.

30

Với i là số thập phân tương ứng Yi = 1.

Khi đó dạng CTT được viết là:

Y(A,B,C) = m3 + m5 + m7 = ∑(3,5,7); N = 2, 6.

Trong đó: 3, 5, 7 là số thập phân của các tổ hợp biến ứng với Y = 1; N = 2,

6 là số thập phân của tổ hợp biến ứng với Y = x (không xác định).

b. Dạng chuẩn tắc hội (tích các tổng)

Cách lập biểu thức:

+ Chỉ quan tâm đến các tổ hợp biến mà hàm số có giá trị bằng “0”. Số lần

hàm có giá trị 0 chính là số tổng của biểu thức.

+ Trong mỗi tổng các biến có giá trị “0” ta viết nguyên biến, các biến có

giá trị “1” ta viết dưới dạng đảo biến.

+ Biểu thức của hàm đầu ra bằng tích của các tổng đầy đủ các biến đó.

Ví dụ:

- Hàm Y = 0 tại các tổ hợp biến ứng với giá trị thập phân là 3, 5 ,7 được mô

tả trong bảng sau: Bảng 2 – 4. Bảng trạng thái dạng chuẩn tắc hội

Giá trị thập phân

của tổ hợp biến Tổ hợp giá trị biến Hàm đầu ra

A B C Y

0 0 0 0 1

1 0 0 1 1

2 0 1 0 x

3 0 1 1 0

4 1 0 0 x

5 1 0 1 1

6 1 1 0 0

7 1 1 1 0

- Do đó CTH là: Y (A B C).(A B C).(A B C)

Để đơn giản khi cho giá trị của hàm logic dưới dạng CTH, ứng với các giá

trị Y = 0, người ta gọi đó là Maxtec (số hạng lớn nhất) ký hiệu Mi, với i là số thập

phân tương ứng Yi = 0.

Khi đó dạng CTH được viết là:

Y(A,B,C) = M3 + M6 + M7 = ∑(3,6,7); N = 2, 4

Trong đó: M7 (A B C)

M6 (A B C) ; M3 (A B C)

3, 6, 7 là số thập phân của các tổ hợp biến ứng với Y = 0; N = 2, 4 là số

thập phân của tổ hợp biến ứng với Y = x (không xác định).

- Ưu điểm:

+ Cách viết gọn, tiện lợi, tính bao quát cao (do biểu diễn trực tiếp quan hệ

logic giữa các biến).

+ Dễ dàng sử dụng các công thức và định lý của đại số logic để biến đổi,

làm toán.

+ Tiện cho việc dùng sơ đồ logic để thực hiện hàm số (chỉ cần dùng các ký

hiệu của các cổng logic tương ứng thay thế phép toán trong biểu thức hàm số, ta sẽ

31

có một sơ đồ logic.

- Nhược điểm:

Không trực quan như bảng trạng thái, khó xác định hàm ứng với giá trị biến

một cách trực tiếp đối với các hàm số phức tạp.

1.5. Phương pháp biểu diễn bằng bảng Karnaugh

Bảng Karnaugh là bảng hình chữ nhật có số ô bằng tổ hợp biến (nếu có n biến

thì có 2n ô). Các tổ hợp biến trên bảng Karnaugh phải được xắp xếp theo mã Gray,

các ô phải được đánh số theo mã thập phân tương ứng của tổ hợp biến. Giá trị của

hàm tương ứng với tổ hợp biến được ghi ngay trên ô đó.

Bảng Karnaugh của hàm 3 biến A,

B, C.

Bảng Karnaugh của hàm 4 biến A, B, C, D.

Phương pháp biểu diễn bằng bảng Karnaugh là thể hiện giá trị của hàm phụ

thuộc vào các biến thông qua các phép toán logic.

Ví dụ 1: Xây dựng bảng Karnaugh cho hàm 3 biến sau.

Y(A,B,C) A.B.C A.B.C A.B.C Hàm logic đã cho là hàm dạng tuyển nên tương ứng với tổ hợp biến (mỗi tổ

hợp biến là tích các biến) thì hàm Y có giá trị bằng 1 và được ghi ngay trên ô đó,

các ô còn lại thì hàm Y có giá trị bằng 0, ta có bảng Karnaugh như sau:

Ví dụ 2: Xây dựng bảng Karnaugh cho hàm 3 biến sau.

Y(A,B,C) (A B C).(A B C)

32

Hàm logic đã cho là hàm dạng hội nên tương ứng với tổ hợp biến (mỗi tổ hợp

biến là tổng các biến) thì hàm Y có giá trị bằng 0 và được ghi ngay trên ô đó, các ô

còn lại thì hàm Y có giá trị bằng 1, ta có bảng Karnaugh như sau:

2. CÁC PHƯƠNG PHÁP TỐI THIỂU HÓA HÀM

2.1 Tối thiểu hóa hàm logic bằng phương pháp đại số

a. Các bước thực hiện

- Bước 1: Áp dụng các định lý, tính chất của đại số Boolean để biến đổi hàm.

- Bước 2: Tối giản các hàm đến mức đơn giản nhất.

b. Ví dụ: Tối thiểu hàm logic

Y A.B.C A.B.C A.B.C Ta có:

Y A.B.C A.B.C A.B.C A.B.C

Y (A.B.C A.B.C) (A.B.C A.B.C)

Y A.B.(C C) AC.(B B)

Y A.B.1 AC.1

Y A.B A.C

Y A.(B C)

2.2. Tối thiểu hóa hàm logic bằng phương pháp bảng Karnaugh

a. Các bước thực hiện

Tiến hành rút gọn theo 4 bước:

- Bước 1: Biểu diễn hàm đã cho trên bìa Karnaugh theo dạng chuẩn tắc tích

(CTT) hoặc chuẩn tắc hội (CTH).

- Bước 2: Gộp 2k ô kề nhau (hoặc đối xứng nhau) theo dạng CTT (hoặc

CTH). Có thể kết hợp cả những ô không xác định “x”, với k là tối đa (0 ≤ k ≤ n).

- Bước 3: Tiến hành tối thiểu các vòng đã gộp theo quy tắc: Nếu biến nào

không thay đổi giá trị thì giữ lại, ngược lại nếu biến nào thay đổi giá trị thì loại bỏ.

kết quả:

+ Gộp 2 ô thì sẽ loại bỏ được 1 biến.

+ Gộp 4 ô thì sẽ loại bỏ được 2 biến.

+ Gộp 2k ô thì sẽ loại bỏ được k biến (0 ≤ k ≤ n).

- Bước 4: Viết hàm đã tối thiểu bằng biểu thức.

Có thể tối thiểu theo dạng CTT hoặc CTH.

+ Dạng tuyển: Trong mỗi nhóm các biến có giá trị thay đổi thì loại bỏ

(nhóm có 2n ô thì loại bỏ được n biến), cấc biến có giá trị không thay đổi thì được

viết dưới dạng tích các biến. Trong đó các biến có giá trị bằng 1 thì viết nguyên

biến, biến có giá trị bằng 0 thì viết dưới dạng đảo biến.

+ Dạng hội: Trong mỗi nhóm các biến có giá trị thay đổi thì loại bỏ (nhóm

có 2n ô thì loại bỏ được n biến), cấc biến có giá trị không thay đổi thì được viết

33

dưới dạng tổng các biến. Trong đó các biến có giá trị bằng 0 thì viết nguyên biến,

biến có giá trị bằng 1 thì viết dưới dạng đảo biến.

+ Dạng tuyển: Hàm đầu ra là tổng các hàm thành phần (tích các biến).

+ Dạng hội: Hàm đầu ra là tích các hàm thành phần (tổng các biến).

Chú ý:

+ Vòng gộp càng lớn càng tốt, vì các thừa số nhận được sau khi tối thiểu sẽ

là ít nhất.

+ Vòng gộp sau phải có ít nhất 1 ô chưa được gộp ở vòng trước đó.

+ Một ô có thể tham gia nhiều lần gộp.

+ 4 ô ở 4 góc của bìa Karnaugh cũng được gộp với nhau.

b. Ví dụ:

Ví dụ 1: Tối thiêu hàm logic.

Y A.B.C A.B.C A.B.C - Thành lập bảng Karnaugh.

- Viết hàm thành phần dạng tuyển.

+ Nhóm 1: Gồm các ô số 2 và ô số 6 1N B.C

+ Nhóm 2: Gồm các ô số 4 và ô số 6 2N A.C

Viết hàm đầu ra dưới dạng tuyển rút gọn: Y A.C B.C

- Viết hàm thành phần dạng hội.

+ Nhóm 1: Gồm các ô số 0 và ô số 1 1N A B

+ Nhóm 2: Gồm các ô số 1,3,5 và ô số 7 2N C

Viết hàm đầu ra dưới dạng hội rút gọn: Y (A B).C

Ví dụ 2: Tối thiêu hàm logic.

Y (A B).(A C).(B C)

- Thành lập bảng Karnaugh.

34

- Thực hiện nhóm các ô có giá trị bằng 1 ta viết được hàm rút gọn dạng

tuyển như sau: Y B.C A.C

- Thực hiện nhóm các ô có giá trị bằng 0 ta viết được hàm rút gọn dạng hội

như sau: Y (B A).C

Ví dụ 3: Tối thiêu hàm logic ABCDY (2,4,5,6,10,12,13,15) N (9,14)

Thành lập bảng Karnaugh.

- Thực hiện nhóm các ô có giá trị bằng 1 ta viết được hàm rút gọn dạng

tuyển như sau: Y A.B B.C C.D

- Thực hiện nhóm các ô có giá trị bằng 0 ta viết được hàm rút gọn dạng hội

như sau: Y (B C).(B D).(A C D)

3. BÀI TẬP

Bài tập 1: Hãy biểu diễn các hàm Logic dưới đây theo các phương pháp sau.

- Bảng trạng thái.

- Biểu thức đại số.

- Bìa Karnaugh.

a. ( , , , ) (1,5,8,9,12,13,14,15)A B C DY

b. ( , , , ) (0,2,3,5,7,8,10,11,13,15)A B C DY

c. ( , , , ) (3,4,6,7,9,11,12,14,15)A B C DY

Bài tập 2: Hãy biểu diễn các hàm Logic dưới đây theo các phương pháp sau.

- Bảng trạng thái.

- Biểu thức đại số.

- Bìa Karnaugh.

a. ( , , , ) (1,5,8,9,12,13,14,15)A B C DY

b. ( , , , ) (0,2,3,5,7,8,10,11,13,15)A B C DY

c. ( , , , ) (3,4,6,7,9,11,12,14,15)A B C DY

Bài tập 3: Dùng phương pháp đại số để rút gọn các hàm số sau.

- 1Y A.B.C A.B.C A.B.C A.B.C

35

- 2Y A.B.C A.B.C A.B.C A.B.C

- 3Y A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D

A.B.C.D A.B.C.D Bài tập 4: Hãy lập bảng Karnaugh và tối thiểu hóa các hàm dưới đây ở dạng

tuyển.

a. ( , , , ) (3,4,6,7,9,11,12,14,15)A B C DY

b. ( , , , ) (1,5,8,9,12,13,14,15) A B C DY

c. ( , , , ) (2,3,5,7,10,11,13,15) A B C DY

Bài tập 5: Hãy lập bảng Karnaugh và viết hàm rút gọn dạng hội cho các hàm

logic sau.

a. ( , , , ) (1,5,8,9,12,13,14,15)A B C DY

b. ( , , , ) (0,2,3,5,7,8,10,11,13,15)A B C DY

c. ( , , , ) (3,4,6,7,9,11,12,14,15)A B C DY

Bài tập 6: Hãy lập bảng Karnaugh và viết hàm rút gọn dạng tuyển cho các hàm

logic sau.

a. ( , , , ) (3,4,6,7,9,11,12,14)A B C DY

b. ( , , , ) (1,3,5,8,9,12,13,14)A B C DY

c. ( , , , ) (2,3,5,7,10,13,14,15)A B C DY

Ghi nhớ:

- Các phương pháp biểu diễn hàm logic.

Nắm vững các phương pháp biểu diễn hàm logic như:

+ Phương pháp biểu diễn thành bảng giá trị của hàm.

+ Phương pháp biểu diễn dạng hình học.

+ Phương pháp biểu diễn bằng biểu thức đại số.

+ Phương pháp biểu diễn bằng bảng Karnaugh.

- Các phương pháp tối thiểu hóa hàm logic.

Nắm vững các phương pháp tối thiểu hóa hàm logic như:

+ Tối thiểu hóa hàm logic bằng phương pháp đại số.

+ Tối thiểu hóa hàm logic bằng phương pháp bảng Karnaugh.

36

BÀI 3: KHẢO SÁT CÁC CỔNG LOGIC CƠ BẢN


Giới thiệu: Trong kỹ thuật số, việc thiết kế các mạch điện logic để thực hiện các yêu cầu của bài toán.

Khi thiết kế chúng ta phải sử dụng các cổng logic, các cổng logic này hoạt động ra sao? ở bài

này chúng ta sẽ khảo sát các cổng logic.

Mục tiêu:


- Kiến thức: Trình bày được chức năng, ký hiệu bảng chân lý của các

cổng logic cơ bản.

- Kỹ năng: Nhận diện được các IC cổng logic, lắp ráp được các mạch

khảo sát IC logic và các mạch úng dụng dùng IC logic.



Nội dung chính:

1. CỔNG NOT

1.1. Định nghĩa

Cổng NOT là cổng logic cơ bản thực hiện phép toán phủ định logic biến số ở

đầu vào.( tức là đầu ra phủ định của biến đầu vào).

Biến đầu vào có thể nhận giá trị bằng “0” hoặc bằng “1”. Hàm đầu ra cũng có

thể nhận giá trị bằng “1” hoặc bằng “0”.

1.2. Ký hiệu, biểu thức toán học

Kí hiệu của cổng NOT:

Hình 3 – 1. Ký hiệu cổng NOT

Với: A là đầu vào.

Y là đầu ra.

Biểu thức toán: Y A

1.3. Bảng chân lý

A Y

0 1

1 0

Từ bảng chân lý ta thấy khi đầu vào A bằng “1” thì đầu ra Y bằng “0” và

ngược lại khi đầu vào A bằng “0” thì đầu ra Y bằng “1”.

1.4. Dạng sóng của cổng NOT

Giả xử rằng sóng lên tương ứng với mức cao, sóng xuống tương ứng với mức

thấp. Ta có thể vẽ dạng sóng của cổng NOT để biểu diễn mối quan hệ của đầu vào

với đầu ra như hình 3 – 2.

37

Hình 3 – 2. Dạng sóng vào/ra của cổng NOT

Ta có thể nhận xét dạng sóng ở đầu vào và đầu ra luôn ngược pha nhau.

1.5. Biểu diễn cổng NOT bằng 1 mạch điện đơn giản

Một mạch điện đơn giản tác động bởi công tắc cơ khí hai trạng thái như hình

vẽ diễn tả sự hoạt động của cổng NOT.

Hình 3 – 3. Mạch điện tương đương cổng NOT

Tụ C được thêm vào phòng khi công tắc A đóng sẽ làm ngắn mạch nguồn

220V.

1.6. Biểu diễn cổng NOT bằng một mạch bán dẫn đơn giản

Một mạch bán dẫn đơn giản nhất biểu diễn hoạt động của cổng NOT thể hiện

như hình vẽ.

Với đầu vào ta có:

Mức (H) = + 5V

Mức (L) = 0V

Với đầu ra ta có:

Mức (H) 5V

Mức (L) 0,2V

Hình 3 – 4. Mạch điện tử tương đương cổng NOT

Cần chú ý rằng cổng NOT tương đương như mạch khuếch đại dùng

Transistor đấu theo kiểu Emitor chung. Tín hiệu vào ở cực B và lấy tín hiệu ra ở

cực C.

2. CỔNG OR

2.1. Định nghĩa

Cổng OR là cổng logic cơ bản thực hiện phép tính cổng logic các biến số ở

đầu vào.

Tức là: Y = A + B + C + D + … + N

Với A, B, C, D,…,N là các biến số ở đầu vào, còn Y là hàm số hay kết quả ở

đầu ra.

Biến đầu vào có thể nhận giá trị bằng “0” hoặc bằng “1” và hàm đầu ra cũng

có thể nhận giá trị bằng “0” hoặc bằng “1”.

38

Một cổng OR có thể có 2 hay nhiều đầu vào. Nhưng trong thực tế số lượng

đầu vào của cổng OR là có giới hạn và nó thường nằm trong khoảng từ 2 đến 10

đầu vào và chỉ có 1 đầu ra.

2.2. Ký hiệu và biểu thức toán học

Cổng OR có 2 đầu vào được ký hiệu như sau:

Hình 3 – 5. Ký hiệu cổng OR

Với:

A, B là các biến số đầu vào.

Y là hàm số đầu ra.

Biểu thức toán của cổng OR 2 đầu vào: Y A B


Bảng chân lý của cổng OR 2 đầu vào như sau:

Đầu vào Đầu ra

A B Y

0 0 0

0 1 1

1 0 1

1 1 1

2.4. Dạng sóng của cổng OR

Giả xử rằng sóng lên tương ứng với mức cao, sóng xuống tương ứng với mức

thấp. Ta có thể vẽ dạng sóng của cổng OR để biểu diễn mối quan hệ của đầu vào

với đầu ra như hình.

A

B

Y

0

0

0

0

1

1 0

0

0

1

1

0 0

0

0

0

0

0 1

1

0

Hình 3 – 6. Dạng sóng vào/ra của cổng OR 2 đầu vào

Chú ý: Nhìn vào dạng sóng ta thấy chỉ khi nào sóng của cả 2 đầu vào đều ở

mức thấp thì sóng ở đầu ra mới ở mức thấp. vậy dạng sóng vào/ra thể hiện đúng

với nguyên lý của cổng OR như bảng chân lý đã cho.

2.5. Biểu diễn cổng OR bằng mạch điện đơn giản

Ta có thể sử dụng mạch điện để biểu diễn sự hoạt động của cổng “ Hoặc”. Rõ

ràng chỉ khi nào tất cả 2 công tắc đều hở thì đền “L” mới tắt tức đầu ra có mức

logic “0”.

39

Còn tất cả các trường hợp còn lại đèn đều sáng tức đầu ra ở mức Y = “1” như

vậy mạch điện hình 3 – 7 là một mạch điện đơn giản nhất chứng minh cho bảng

chân lý hàm OR.

Hình 3 – 7. Mạch điện tương đương cổng OR.

2.6. Biểu diễn cổng OR bằng một mạch điện tử đơn giản.

Hình 3 – 8 là một mạch điện tử

đơn giản nhất loại điện trở, diode

chứng minh cho sự hoạt động của cổng

OR 2 đầu vào.

Với :

- A,B,C là các đầu vào

- Y là các đầu ra.

Và:

- A = B = C = 1 khi cả 2 công

tắc đóng lên + 5V.

Hình 3 – 8. Mạch điện tử tương đương cổng

OR.

- A = B = C = 0 khi cả 2 công tắc đóng xuống mass.

Y = A + B.

Y = “1” khi đầu ra có giá trị điện áp là 4,3V.

Y = “0” khi đầu ra có giá trị điện áp là 0V.

3. CỔNG NOR.

3.1. Định nghĩa

Cổng NOR là một cổng logic để thực hiện thuật toán phủ định tổng logic các

biến số ở đầu vào. Tức là: Y A B

Mặt khác dựa theo cấu trúc ta có thể định nghĩa cổng NOR là cổng OR theo

sau nó bởi một cổng NOT.

3.2. Ký hiệu và biểu thức toán học

Cổng OR có 2 đầu vào được ký hiệu như sau:

Hình 3 – 9. Ký hiệu cổng NOR

Với:

- A, B là các biến số đầu vào.

- Y là hàm số đầu ra.

Biểu thức toán của cổng NOR 2 đầu vào: Y A B

40


Bảng chân lý của cổng OR 2 đầu vào như sau:


A B Y

0 0 1

0 1 0

1 0 0

1 1 0

3.4. Dạng sóng của cổng NOR

Giả sử rằng sóng lên tương ứng với mức cao, sóng xuống tương ứng với mức

thấp. Ta có thể vẽ dạng sóng của cổng NOR 2 đầu vào để biểu diễn mối quan hệ

của đầu vào với đầu ra như hình.

A

B

Y

0

0

1

0

0

1 0

0

1

1

0

0 0

0

1

0

0

1 0

1

0

Hình 3 – 10. Dạng sóng vào/ra cổng NOR

Chú ý: Nhìn vào dạng sóng ta thấy chỉ khi nào sóng của cả 2 đầu vào đều ở

mức thấp thì sóng ở đầu ra mới ở mức cao. vậy dạng sóng vào/ra thể hiện đúng với

nguyên lý của cổng NOR như bảng chân lý đã cho.

3.5. Biểu diễn cổng NOR bằng mạch điện đơn giản

Mạch điện đơn giản nhất biểu diễn sự hoạt động của cổng NOR hai đầu vào

được biểu diễn như hình 3 – 11.

Hình 3 – 11. Biểu diễn cổng NOR bằng mạch điện đơn giản

Cần chú ý rằng tụ điện C được thêm vào để chồng ngắn mạch nguồn điện

220V ở đầu vào khi các công tắc A ,B đều ở trạng thái đóng.

3.6. biểu diễn cổng NOR bằng một mạch điện tử đơn giản

Một mạch bán dẫn đơn giản nhất biểu diễn sự hoạt động của cổng NOR được

trình bày như hình 3 – 12.

41

Rõ ràng chỉ khi nào cả hai đầu vào đều ở mức thấp (tức là hai công tắc đấu

xuống mass) thì đầu ra mới ở mức cao, còn lại các trường hợp khác thì đầu ra đều

ở mức thấp.

Hình 3 – 12. Biểu diễn cổng NOR bằng mạch điện tử đơn giản

Ở đầu vào ta có:

Mức (H) = +5V

Mức (L) = 0V

Ở đầu ra ta có:

Mức (H) 5V

Mức (L) = 0,2V

4. CỔNG AND

4.1. Định nghĩa

Cổng AND là cổng logic cơ bản thực hiện phép tính tích logic các biến số ở đầu

vào.

Tức là: Y A.B.C....N

Trong đó: A, B, C, …, N là các biến số ở đầu vào có thể nhận giá trị bằng “0”

hoặc bằng “1”.

Cổng AND có thể có hai hoặc nhiều đầu vào. Ở đây ta chỉ xét cổng AND hai

đầu vào và ta có thể suy ra tương tự cho các cổng AND nhiều đầu vào khác.

4.2. Ký hiệu, biểu thức toán của cổng AND

Cổng AND 2 đầu vào được ký hiệu như hình 3 – 13.

Hình 3 – 13. Ký hiệu cổng AND hai đầu vào



Cổng AND 2 đầu vào biểu thức logic được viết như sau: Y A.B

(Ta có thể suy ra tương tự ký hiệu và biểu thức toán của các cổng AND nhiều

đầu vào).


Cổng AND 2 đầu vào có bảng chân lý như sau:


A B Y

0 0 0

42

0 1 0

1 0 0

1 1 1

Nhận xét: Khi và chỉ khi tất cả các đầu vào của cổng AND ở mức cao thì đầu

ra sẽ ở mức cao.

4.4. Dạng sóng cổng AND

Giả sử dạng sóng lên tương ứng với mức cao, sóng xuống tương ứng với mức

thấp, ta có thể vẽ dạng sóng cổng AND 2 đầu vào để biểu diễn mối quan hệ của

các đầu vào với đầu ra như hình 3 – 14.

Hình 3 – 14. Dạng sóng vào/ra cổng AND hai đầu vào

Cần chú ý rằng khi và chỉ khi sóng của cả hai đầu vào ở mức cao thì dạng

sóng ở đầu ra mới ở mức cao. Dạng sóng vào/ra thể hiện đúng nguyên lý của cổng

AND như bảng chân lý đã cho.

4.5. Biểu diễn cổng AND bằng một mạch điện đơn giản

Mạch điện đơn giản Hình 3 – 15 diễn tả sự hoạt động của hàm AND. Rõ ràng

đèn Lamp chỉ sáng khi:

Khi các đầu vào : A = B = 1 thì đèn sáng, tức là Y = “1”

Chỉ cần một trong các đầu vào hở, tức là A hoặc B = “0” thì đèn tắt tức Y =

“0”.

Như vậy mạch điện đã hoạt động đúng như các trạng thái đã cho ở trong bảng

trạng thái.

Hình 3 – 15. Biểu diễn cổng AND bằng một mạch điện đơn giản

4.6. Biểu diễn cổng AND bằng một mạch điện tử đơn giản

Một mạch điện tử đơn giản nhất (kiểu DRL – Diode Resistor Logic) biểu thị

sự hoạt động của cổng AND được minh họa như hình 3 – 16 với:

A, B là hai đầu vào.

Y là đầu ra.

Căn cứ vào mạch điện ta thấy rõ ràng chỉ khi nào cả hai đầu vào đều ở mức

cao (tức là hai công tắc đấu lên +VCC) thì đầu ra mới ở mức cao, chỉ cần một trong

hai đầu vào xuống mức thấp thì đầu ra đều ở mức thấp.


43

A = B = “1” khi các công tắc đấu lên

+VCC.

A = B = “0” khi các công tắc đấu

xuống mass.


Đầu ra ở mức cao (Y = “1”) khi điện

áp đầu ra ở mức 5V .

Đầu ra ở mức thấp (Y = “0”) khi điện

áp đầu ra ở mức 0,7V.

Hình 3 – 16. Biểu diễn cổng AND

bằng mạch điện tử đơn giản

Chú ý: Mạch điện chỉ hoạt động đúng khi R < điện trở ngược của diode.

BÀI TẬP THỰC HÀNH

Bài tập 1: Vẽ và mô phỏng các mạch điện NOT, OR, NOR, AND trên phần

mềm Proteus.

Bước 1: Khởi động phần mềm.

Bước 2: Chọn vật tư linh kiện đúng theo yêu cầu.

- Cổng NOT, cổng OR, cổng NOR, cổng AND.

- Các chuyển mạch (các mức logic).

- Led.

- Điện trở.

Bước 3: Sắp xếp các linh kiện theo trình tự.

- Các đầu vào đặt ở bên trái.

- Các đầu ra đặt ở bên phải.

Bước 4: Mô phỏng mạch điện.

- Lập bảng hoạt động của mạch.

- Bật và tắt các chuyển mạch theo thứ tự và ghi kết quả vào bảng.

- So sánh kết quả với bảng cho trước.

Bài tập 2: Lắp ráp (khảo sát) mạch điện trên board cắm đa năng.

a. Công tác chuẩn bị

- Kiểm tra vị trí nơi làm việc: Đảm bảo các thiết bị, dụng cụ đặt đúng vị trí

dễ thao tác, an toàn, vệ sinh công nghiệp.

- Kiểm tra vật tư : Vật tư phải đầy đủ, đúng chủng loại yêu cầu.

- Kiểm tra tình trạng dụng cụ: Đầy đủ đúng yêu cầu kỹ thuật.

- Kiểm tra tình trạng thiết bị: Các thiết bị Board nguồn, đồng hồ vạn năng

làm việc bình thường. Board cắm phải có lỗ cắm phải chắc chắn đảm bảo tiếp xúc.

b. Danh mục thiết bị, dụng cụ, vật tư chuẩn bị cho một bàn thực hành/3 SV Bảng 3 – 1. Danh mục thiết bị, dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3 SV

TT TÊN THIẾT BỊ MÔ TẢ KỸ

THUẬT

SỐ

LƯỢNG

ĐƠN VỊ

TÍNH

GHI

CHÚ

I Thiết bị, dụng cụ

1 Board nguồn Board TT số 01 Cái

2 Board cắm số 01 Cái

3 Đồng hồ vạn năng Đo dòng, áp,

đo điện trở 01 Cái

44

4 Panh kẹp 01 Cái

5 Kìm cắt ( hoặc kéo) 01 Cái

6 Kìm uốn (Kìm mỏ

nhọn)

01 Cái

7 Máy vi tính Mô phỏng

các mạch số 01 Bộ

II Vật tư, linh kiện

1 IC U1 74LS04 01 Con

2 IC U2 74LS02 01 Con

3 IC U3 74LS32 01 Con

4 IC U4 74LS08 01 Con

5 Led đơn Hiển thị 01 Con

6 Điện trở 330 01 Con

6 Dây kết nối Loại 01 lõi 02 m

c. Nội dung thực hành

- Tra cứu IC cổng NOT – IC 7404 (74LS04).

Sơ đồ chân IC Hình dạng

Hình 3 – 17. Sơ đồ chân, hình dạng IC 7404

Khảo sát IC cổng NOT – IC 7404 (74LS04).

Hình 3 – 18. Sơ đồ khảo sát IC 7404

- Tra cứu IC cổng OR – IC 7432 (74LS32).


Hình 3 – 19. Sơ đồ chân, hình dạng IC 7432 Khảo sát IC cổng OR – IC 7432 (74LS32).

45


- Tra cứu IC cổng NOR – IC 7402 (74LS02).


Hình 3 – 21. Sơ đồ chân, hình dạng IC 7402 Khảo sát IC cổng NOR – IC 7402 (74LS02).


- Tra cứu IC cổng AND – IC 7408 (74LS08).


Hình 3 – 21. Sơ đồ chân, hình dạng IC 7402 Khảo sát IC cổng AND – IC 7408 (74LS08).


d. Trình tự thực hiện

46

Bảng 3 – 2. Trình tự thực hiện

Các bước

công việc Thao tác thực hành Yêu cầu kỹ thuật

Dụng cụ,

thiết bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch

- Kiểm tra chất lượng và

xác định cực tính linh

kiện.

- Vệ sinh linh kiện: Vệ

sinh các chân IC.

- Vệ sinh đầu dây kết nối:

Vệ sinh các đầu dây.

- Board cắm.

- Xác định đúng cực tính

linh kiện, đảm bảo chất

lượng.

- Chân linh kiện và dây

kết nối phải sáng bóng,

không bị ô xi hóa.

- Phải đảm bảo các lỗ

dưỡng chân IC còn tốt, khi

cắm IC phải chắc chắn.

Đồng hồ

vạn năng,

board

mạch,

panh kẹp,

kìm, kéo

cắt.

- Xác định vị

trí đặt linh

kiện trên

board

- Xác định vị trí đặt linh

kiện, đường cấp nguồn,

đường nối dây.

- Uốn nắn dây cắm cho

phù hợp vị trí lắp ráp.

- Dây nối phải gọn gàng,

đảm bảo đúng kỹ thuật,

mỹ thuật thuận tiện cho

việc cân chỉnh mạch.

Bước 2:

Lắp ráp linh

kiện trên

board cắm.

Lắp ráp linh kiện đảm bảo

theo trình tự:

- Lắp IC.

- Lắp đèn led.

- Cắm dây liên kết mạch,

dây cấp nguồn.

- Chọn vị trí lắp IC phù

hợp nhất.

- Điểm tiếp xúc giữa lỗ

của board cắm và dây kết

nối phải đảm bảo chắc

chắn, gọn gàng.

- Các dây nối tránh chồng

chéo nhau.

Dây kết

nối 1 lõi,

board

cắm, linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.

- Đo kiểm tra liên kết :

Kiểm tra lại từ sơ đồ

nguyên lý sang sơ đồ lắp

ráp và ngược lại.

- Đo kiểm tra an toàn: Bật

ĐHVN về nấc thang đo

điện trở R x 10 hoặc 100

đo kiểm tra 2 đầu cấp

nguồn, nhớ đảo chiều que

đo.

- Đảm bảo linh kiện liên

kết đúng vị trí, đúng cực

tính.

- Đảm bảo 2 giá trị điện

trở an toàn thuận nghịch

khác xa nhau.

Đồng hồ

vạn năng.

Bước 4:

Cấp nguồn.

- Cấp nguồn +5V và mass

từ board nguồn vào mạch

lắp ráp tại các vị trí +5V

và mass.

- Đảm bảo cấp nguồn

đúng vị trí yêu cầu.

Board

nguồn,

đồng hồ

vạn năng.

Bước 5:

Khảo sát

mạch điện.

- Điều khiển các chuyển

mạch.

- Quan sát mạch điện, ghi

chép kết quả vào phiếu

luyện tập.

Phiếu

luyện tập.

47

e. Các dạng sai hỏng thường gặp và biện pháp khắc phục

Bảng 3 – 3. Các dạng sai hỏng thường gặp và biện pháp khắc phục

TT Sai hỏng thường gặp Nguyên nhân Biện pháp khắc phục

1

Mạch được cấp nguồn

nhưng hoạt động không

đúng theo yêu cầu

Do liên kết mạch Kiểm tra lại liên kết

mạch.

2

Mạch được cấp nguồn liên

kết mạch nhưng hoạt động

không đúng theo yêu cầu

Do IC hoặc do các

chuyển mạch

- Kiểm tra lại IC.

- Kiểm tra lại các SW

phải có 2 mức H, L rõ

ràng

f. Luyện tập

Sinh viên luyện tập lắp ráp mạch và cũng cố kiến thức theo phiếu luyện tập.

5. CỔNG NAND

5.1. Định nghĩa

Cổng NAND là một cổng Logic cơ bản thực hiện thuật toán phủ định tích

logic của các biến số đầu vào.

Tức là: Y A.B.C...N

Trong đó:

A, B, C, …, N là các biến số ở đầu vào có thể nhận giá trị bằng “0” hoặc

bằng “1”.

Cổng NAND có thể có hai hoặc nhiều đầu vào. Ở đây ta chỉ xét cổng NAND

hai đầu vào và ta có thể suy ra tương tự cho các cổng NAND nhiều đầu vào khác.

5.2. Ký hiệu, biểu thức toán của cổng NAND

Cổng NAND 2 đầu vào được ký hiệu như hình 3 – 23.

Hình 3 – 23. Ký hiệu cổng NAND hai đầu vào



Một cổng NAND 2 đầu vào biểu thức logic được viết như sau: Y A.B

(Ta có thể suy ra tương tự ký hiệu và biểu thức toán của các cổng NAND

nhiều đầu vào).


Cổng NAND 2 đầu vào có bảng chân lý như sau:


A B Y

0 0 1

0 1 1

1 0 1

1 1 0

Nhận xét: Khi và chỉ khi tất cả các đầu vào của cổng NAND ở mức cao thì

đầu ra sẽ ở mức thấp.

48

5.4. Dạng sóng cổng NAND


thấp, ta có thể vẽ dạng sóng cổng NAND 2 đầu vào để biểu diễn mối quan hệ của

các đầu vào với đầu ra như hình 3 – 24.

Hình 3 – 24. Dạng sóng vào/ra cổng NAND hai đầu vào

Cần chú ý rằng khi và chỉ khi sóng của cả hai đầu vào ở mức cao thì dạng

sóng ở đầu ra mới ở mức thấp. Dạng sóng vào/ra thể hiện đúng nguyên lý của cổng

NAND như bảng chân lý đã cho.

5.5. Biểu diễn cổng NAND bằng một mạch điện đơn giản

Một mạch điện gồm các công tắc cơ khí hai trạng thái biểu diễn sự hoạt động

của cổng NAND hai đầu vào được minh họa như hình 4.23.

Cần chú ý tụ C được đấu thêm vào để đề phòng các công tắc làm ngắn mạch

nguồn điện 220VAC.

Khi các đầu vào cả hai công tắc đều đóng: A = B = 1 thì nguồn AC bị ngắn

mạch qua tụ C lúc ấy đầu ra có mức thấp tức đèn tắt.

Hình 3 – 25. Biểu diễn cổng NAND bằng một mạch điện đơn giản

5.6. Biểu diễn cổng NAND bằng một mạch điện tử đơn giản

Một mạch điện tử đơn giản nhất thể hiện sự hoạt động của cổng NAND được

minh họa như hình 3 – 26 với:

- A, B là hai đầu vào.

- Y là đầu ra.

Mạch sử dụng Transistor lưỡng cực với nguồn nuôi +5V.


- Mức cao (H) = 5V.

49

- Mức thấp (L) = 0V.


- Mức cao (H) 5V .

- Mức thấp (L) = 0,2V.

Hình 3 – 26. Biểu diễn cổng NAND bằng mạch

điện tử đơn giản. Rõ ràng chỉ khi nào cảo hai đầu vào lên mức cao thì đầu ra mới xuống mức

thấp, đầu ra có mức logic bằng 0,2V.

6. CỔNG EXOR

6.1. Định nghĩa

Cổng EXOR là một cổng Logic có khả năng thực hiện thuật toán cộng logic

khác dấu các biến số đầu vào.

Tức là: Y A B

Cổng EXOR còn có tên gọi là cổng dị hoặc hay một số sách còn gọi là cổng

cộng khác dấu. Cổng EXOR chỉ có hai đầu vào và một đầu ra.

6.2. Ký hiệu, biểu thức toán của cổng EXOR

Cổng EXOR có ký hiệu như hình 3 – 27.

Hình 3 – 27. Ký hiệu cổng EXOR

- A, B là các biến số đầu vào.

- Y là hàm số đầu ra.

Biểu thức logic được viết như sau: Y A B A.B A.B


Cổng EXOR hoạt động theo bảng chân lý như sau:


A B Y

0 0 0

0 1 1

1 0 1

1 1 0

Nhận xét: Khi và chỉ khi tất cả các đầu vào của cổng EXOR có cùng mức cao

(hoặc thấp) thì đầu ra sẽ ở mức thấp.

6.4. Dạng sóng cổng EXOR


thấp, ta có thể vẽ dạng sóng cổng EXOR để biểu diễn mối quan hệ của các đầu vào

với đầu ra như hình 3 - 28.

50

Hình 3 – 28. Dạng sóng vào/ra cổng EXOR hai đầu vào.

6.5. Mạch điện tương đương cổng EXOR dùng các cổng logic cơ bản.

Từ bảng chân lý ta có Y A B A.B A.B

Ta có thể sử dụng các công thức trên để thiết kế mạch điện logic tương đương

dùng các cổng NOT, AND, OR như sau:

Hình 3 – 29. Mạch logic tương đương cổng EXOR

7. CỔNG EXNOR

7.1. Định nghĩa

Cổng EXOR là cổng Logic có khả năng thực hiện thuật toán phủ định tổng

logic khác dấu các biến số đầu vào.

Tức là: Y A B

7.2. Ký hiệu, biểu thức toán của cổng EXNOR

Cổng EXOR có ký hiệu như hình 3 – 30

Hình 3 – 30. Ký hiệu cổng EXNOR



Biểu thức logic được viết như sau: Y A B A.B A.B

7.3. Bảng chân lý.

Cổng EXNOR hoạt động theo bảng chân lý như sau:


A B Y

0 0 1

0 1 0

1 0 0

1 1 1

Nhận xét: Khi cả hai đầu vào của cổng EXNOR có cùng mức cao (hoặc thấp)

thì đầu ra sẽ ở mức cao.

Bởi vậy cổng EXNOR còn được gọi là cổng cộng cùng dấu, một số tài liệu

còn gọi là cổng dị NOR.

51

7.4. Dạng sóng cổng EXNOR


thấp, ta có thể vẽ dạng sóng cổng EXNOR để biểu diễn mối quan hệ của các đầu

vào với đầu ra như hình 3 – 31.

Hình 3 – 31. Dạng sóng vào/ra cổng EXNOR hai đầu vào

7.5. Mạch điện tương đương cổng EXNOR dùng các cổng logic cơ bản

Từ bảng chân lý ta có Y A B A.B A.B

Ta có thể sử dụng các công thức trên để thiết kế mạch điện logic tương đương

dùng các cổng NOT, AND, OR như sau:

Hình 3 – 32. Mạch logic tương đương cổng EXNOR

8. CỔNG ĐỆM (Buffer)

8.1. Định nghĩa

Cổng đệm (Buffer gate) có tác dụng cho qua tín hiệu mà không hề làm thay

đổi dạng sóng của tín hiệu truyền qua nó.

Cổng đệm được dùng trong những trường hợp khi ta cần một dòng điện thúc

cho tải tương đối lớn, trị số của nó vượt quá khả năng tải dòng của IC logic thì ta

phải lắp thêm một cổng đệm nằm trung gian giữa IC logic và tải.

8.2. Ký hiệu, biểu thức toán

Cổng đệm được ký hiệu như hình 3 – 33.

Hình 3 – 33. Ký hiệu cổng đệm.



Một cổng đệm có biểu thức toán logic được viết như sau: Y A .

Cổng Buffer chỉ có một đầu vào và duy nhất một đầu ra.

52


Cổng đệm có bảng chân lý như sau:

Đầu

vào Đầu ra

A Y

0 0

1 1

Từ bảng chân lý ta thấy khi đầu vào bằng “1” thì đầu ra bằng “1”, khi đầu vào

bằng “0” thì đầu ra bằng “0”.

8.4. Biểu diễn cổng đệm bằng một mạch điện tử đơn giản

Ta dùng một mạch điện tử đơn giản để biểu diễn sự hoạt động của cổng đệm

như hình 4 - 34 với:

- A là đầu vào.

- Y là đầu ra.

Mạch sử dụng Transistor lưỡng cực

với nguồn nuôi +5V.


Mức cao (H) = + 5V.

Mức thấp (L) = 0V.


Mức cao (H) 5V .

Mức thấp (L) = 0V.

Q1NPN

R1

+Vcc

A

YRe

Hình 3 – 34. Biểu diễn cổng đệm bằng

mạch điện tử đơn giản. Chú ý mức (H) = +Vcc – 0,2V.

Cần chú ý rằng cổng Buffer là một khuếch đại dùng Transistor lưỡng cực đấu

theo kiêu Collector chung. Tín hiệu vào ở cực B, tín hiệu ra lấy ở cực E và đây là

một mạch khuếch đại dòng điện, không phải là mạch khuếch đại điện áp.

8.5. Dạng sóng cổng Buffer


thấp, ta có thể vẽ dạng sóng cổng buffer để biểu diễn mối quan hệ của các đầu vào

với đầu ra như hình 4 - 35.

Hình 3 – 35. Dạng sóng vào/ra cổng Buffer

Ta có nhận xét: Dạng sóng đầu vào “A” và dạng sóng đầu ra “Y” luôn luôn

đồng pha nhau.

9. CỔNG ĐỆM 3 TRẠNG THÁI

9.1. Định nghĩa

Transistor 3 trạng thái (three state) hay còn gọi là “Tri – state” thường gọi là

đệm 3 trạng thái “Tri – state buffer” thường chế tạo ở dạng IC – gọi là đệm logic 3

trạng thái nó có ký hiệu như sau:

Ký hiệu.

53

IN OUT

Enable (Control)

Hình 3 – 36. Ký hiệu cổng đệm 3 trạng thái một hướng.

Ta thấy cổng đệm 3 trạng thái có 3 cực đó là:

- Một đầu vào “I” (Input).

- Một đầu ra “O” (Output) và một đầu điều khiển ký hiệu là “G” hoặc “E”,

hoặc CTL.

Với G = Gate, E = Enable, CTL = Control.

Cổng đệm 3 trạng thái ở hình 3 – 36 là loại đệm 3 trạng thái một hướng.

Cổng đệm 3 trạng thái hai hướngđược biểu thị như hình 3 – 37 dưới đây:

A1

A2

G

Hình 3 – 37. Ký hiệu cổng đệm 3 trạng thái hai hướng.

Bằng cách thay đổi mức logic của cực điều khiển ta sẽ thay đổi được hường

truyền dữ liệu từ A1 đến A2 hoặc ngược lại.

9.2. Bảng trạng thái của cổng đệm 3 trạng thái

Cổng đệm 3 trạng thái một hướng và hai hướng có dạng:

Bảng a

G A1 A2 Hướng truyền

0 0 0 Hight impedence

1 0 0 A1 tới A2

1 1 1 A1 tới A2

Bảng b

G A1 A2 Hướng truyền

0 x x A1 tới A2

1 x x A1 tới A2

Ta hiểu rằng: Với đệm 3 trạng thái một hướng (bảng a) và giả sử cực G tích

cực ở mức cao. Như vậy chỉ khi nào cực G lên mức cao thì đường truyền mới được

mở ra (tức là dữ liệu được truyền từ A1 tới A2) còn khi cực G ở mức thấp thì 3

trạng thái làm cho mạch một mức trở kháng cao (cần chú ý tùy theo cấu trúc của

đệm 3 trạng thái cụ thể mà cực G tích cực ở mức cao hay mức thấp).

Với đệm 3 trạng thái hai hướng thì cực G thay đổi mức logic sẽ thay đổi

hướng truyền.

Cần chú ý rằng với mỗi đệm ba trạng thái cụ thể sẽ có một bảng chân lý riêng

(Bạn đọc cần tham khảo sách tra cứu IC số để hiểu rõ hơn vấn đề này).

BÀI TẬP THỰC HÀNH

Bài tập 3: Vẽ và mô phỏng các mạch điện NOT, OR, NOR trên phần mềm

Proteus.



54

- Cổng NAND, cổng EXOR, cổng EXNOR, cổng đệm.


- Led.

- Điện trở.








Bài tập 4: Lắp ráp (khảo sát) mạch điện trên board cắm đa năng.





- Kiểm tra tình trạng dụng cụ : Đầy đủ đúng yêu cầu kỹ thuật.

- Kiểm tra tình trạng thiết bị : Các thiết bị Board nguồn, đồng hồ vạn năng


b. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV Bảng 3 – 4. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3 SV


THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI

CHÚ









nhọn)

01 Cái




1 IC U1 74LS00 01 Con

2 IC U2 74HC86 01 Con

3 IC U3 4077 01 Con

4 IC U3 4050 01 Con

5 IC U3 2803 01 Con

6 IC U3 74266 01 Con

55




d. Nội dung thực hành

- Tra cứu IC cổng NAND – IC 7400 (74LS00).


Hình 3 – 38. Sơ đồ chân, hình dạng IC 7400 Khảo sát IC cổng NAND – IC 7400 (74LS00).


- Tra cứu IC cổng EXOR – IC 7486 (74HC86).


Hình 3 – 40. Sơ đồ khảo sát IC 74HC86

Khảo sát IC cổng EXOR – IC 7486 (74HC86).

Hình 3 – 41. Sơ đồ khảo sát IC 74HC86.

56

- Tra cứu IC cổng EXNOR – IC 4077 (40HS77); 74LS266



Khảo sát IC cổng EXNOR – IC 4077 (40HS77); 74LS266.


e. Trình tự thực hiện Bảng 3 – 5. Trình tự thực hiện

Các bước


Dụng cụ,

thiết bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp, kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự :

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1 lõi,

board

cắm, linh

kiện.

57

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.

- Đo kiểm tra liên kết:









đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

f. Các dạng sai hỏng thường gặp Bảng 3 – 6. Các dạng sai hỏng thường gặp và biện pháp khắc phục

TT Sai hỏng thường gặp Nguyên nhân Biện pháp khắc

phục

1



đúng theo yêu cầu.

Do liên kết mạch. Kiểm tra lại liên kết

mạch.

2



không đúng theo yêu cầu.


chuyển mạch.


- Kiểm tra lại các

SW phải có 2 mức

H, L rõ ràng.

g. Luyện tập


Ghi nhớ:

Các cổng logic AND, OR, NOT, NAND …

Nắm vững ký hiệu, biểu thức toán, bảng chân lý, nguyên lý hoạt động của các

cổng logic.

58

BÀI 4: KHẢO SÁT CÁC HỌ VI MẠCH SỐ THÔNG DỤNG


Giới thiệu:

Trong quá trình phát triển của công nghệ chế tạo mạch số ta có các họ:

RTL(Resistor - transistor logic), DCTL (Direct couple-transistor logic),

RCTL(Resistor-Capacitor-transistorlogic), DTL(Diod-transistor logic), ECL

(Emitter- couple logic) v…v....

Đến bây giờ tồn tại hai họ có nhiều tính năng kỹ thuật cao như thời trễ

truyền nhỏ, tiêu hao công suất ít, đó là họ TTL (transistor-transistor logic)

dùng công nghệ chế tạo BJT và họ MOS (Công nghệ chế tạo MOS - Gồm các

IC số dùng công nghệ chế tạo của transistor MOSFET loại tăng, kênh N và

kênh P.Với transistor kênh N ta có NMOS, transistor kênh P ta có PMOS và

nếu dùng cả hai loại transistor kênh P & N ta có CMOS).

Mục tiêu:


- Kiến thức: Trình bày được các đặc điểm cấu trúc và kiến thức cơ bản về

vi mạch số.

- Kỹ năng: Nhận diện được các họ vi mạch số, giao tiếp được với các họ

vi mạch số với các tải.


và đảm bảo trong quá trình học tập

Nội dung chính:

1. KHÁI NIỆM CHUNG VỀ VI MẠCH SỐ

1.1. Khái niệm chung

- Mạch số (Digital Circuit) là mạch điện được thiết kế để tạo điện thế đầu ra

(hoặc đầu vào) rơi vào các khoảng điện thế tương ứng với các mức logic “0” hoặc

“1”.

- Mạch logic (logic circuit) là mạch số hoạt động tuân theo tập hợp quy tắc

logic nhất định.

- Vi mạch số là mạch số được chế tạo ở dạng vi mạch, mỗi vi mạch có một

chức năng xác định và được chế tạo theo từng công nghệ thích hợp.

- Hiện nay các vi mạch số thường rất đa năng và có thể sử dụng linh hoạt

trong nhiều thiết bị điện tử số khác nhau.

- Vi mạch số được sử dụng rộng rãi trong nhiều lĩnh vực như: Thông tin, đo

lường, điều khiển .v.v.v.

1.2. Phân loại

Theo công nghệ chế tạo IC số có 2 loại:

- IC số TTL (Transistor – Transistor – Logic).

- IC số CMOS (Complementary – Metall – Oxide – Silicon ).

59

2. KHẢO SÁT CÁC HỌ VI MẠCH SỐ TTL (Transistor – Transistor – logic)

2.1. Đặc điểm chung

- Vi mạch TTL là loại vi mạch logic xuất hiện đầu tiên từ đầu năm 1974 và

được dùng rộng rãi cho đến nay. Trong đó các cổng logic loại này đều được cấu

tạo từ các transistor và điện trở, tất cả đều được chế tạo trên một đế của chất bán

dẫn (đơn phiến). Vi mạch số còn có thêm các diode dùng để hạn chế mức điện áp

để loại bỏ tạp âm, chống quá tải ở đầu vào và tăng tốc thời gian chuyển mạch.

- Các trigger smith để tạo tín hiệu đột biến ở đầu vào.

- Các vi mạch TTL có nguồn nuôi là +5V và mức tín hiệu logic dương.

Tùy vào thành phần cấu tạo, có các loại như loại N (loại bình thường). Loại H

(loại tốc độ chuyển mạch cao), loại L (loại công suất thấp), loại dùng diode

schottky – S (loại có thời gian chuyển mạch nhanh), loại AS (loại có tốc độ chuyển

mạch nhanh hơn S), loại LS và loại ALS (loại có công suất thấp thời gian chuyển

mạch nhanh).

a. TTL đầu ra cực Collector để hở

Hình 4 – 1 là cấu trúc của một cổng NAND 2 đầu vào và có một đầu ra

collector để hở. Nhận thấy trong cấu trúc của mạch không có điện trở hay

transistor nối từ cực Collector Q3 (transistor nhận dòng) lên VCC. Khi giao tiếp với

tải ta phải thêm bên ngoài một điện trở nối từ ngõ ra Y lên VCC gọi là trở kéo lên

(Pull up resistor Rp) có trị số từ vài trăm omh đến vài kilo omh tùy theo tải.

Hình 4 – 1. Cấu trúc của một cổng NAND 2 đầu vào và có một đầu ra collector để hở

Giả sử với cổng NAND ở trên ta muốn điều khiển tải là một đèn Led, led

sáng khi đầu ra ở mức thấp, vậy điện trở kéo lên có thể được tính toán như sau:

CC Led CE(Q2)V V V 5 2 0,3

R 270I 10mA

Ta có thể dùng điện trở 270 hay 330 , đây chính là điện trở hạn dòng

cho led.

Còn khi muốn led sáng ở mức cao thì:

CC LedV V 5 2R 300

I 10mA

Lúc này dòng ra sẽ là:

CC Led CE(Q3)V V V 5 0,4I 27mA

R 170

60

Với điện áp đặt lên led bằng áp VCE của Q3 thì led sẽ tắt.

b. TTL có đầu ra 3 trạng thái

TTL có đầu ra 3 trạng thái (hình 4 - 2) la TTL có đầu ra tầng cuối cùng là

loại 3 trạng thái.

Hình 4 – 2. Cấu trúc của một loại TTL ngõ ra 3 trạng thái

Có một đường điều khiển C (hay đường cho phép G) và một diode được thêm

vào.

Khi C ở cao diode D không dẫn thì mạch hoạt động bình thường như cổng

nand ở trên. Bây giờ ta dặt C xuống thấp, chẳng hạn nối mass, lập tức Q1 dẫn dòng

chảy qua R1 xuống mass, mà không chảy qua Q2. Q2 khóa kéo theo Q3 khóa cùng

luc dòng chảy qua R2 sẽ chảy qua diode D1 xuống mass, tức là Q4 không dẫn.

Trong điều kiện cả Q3 và Q4 đều không dẫn, đầu ra Y không nối với mass hay

nối với nguồn. Tổng ngõ ra là rất cao, đây chính là trạng thái thứ 3 của mạch. Lúc

này nếu có nối nhiều ngõ ra lại với nhau thì khi ở trạng thái thứ 3 các ngõ ra sẽ

không bị ảnh hưởng bởi nhau.

2.2. Phân loại TTL

TTL bắt đầu bằng mã số 54 hay 74. Mã 54 được dùng trong quân sự hoặc

trong công nghệ cao nên không trình bày trong giáo trình này. Ở trong giáo trình

này chỉ nói đến mã 74 dùng trong dân sự hay thương mại. Theo công nghệ chế tạo,

các loại 74 khấc nhau bao gồm:

- TTL loại thường 74XX.

Loại này được ra đời sớm nhất ngay từ những năm 1964, là sản phẩm của

tập đoàn Texas Instruments. Ngày nay vẫn còn dùng, loại này dung hòa giữa tốc độ

chuyển mạch và công suất tiêu tán. Nền tảng bên trong mạch thường là loại đầu ra

cột chạm như đã nói ở phần trước. một số ký hiệu cho cổng logic loại này như

7400 là IC chứa 4 cổng Nand 2 đầu vào, 7404 là 6 cổng đảo, … Cần chú ý là khi

tra cứu IC, ngoài mã số chung là maz 74, hai số sau là chỉ chức năng logic, còn có

một số chữ cái đứng trước mã 74 để chỉ nhà sản xuất như SN của Texas

Instruments, DM là của National Simiconductor, …

- TTL công suất thấp 74Lxx và TTL công suất cao 74Hxx.

Loại 74Lxx có công suất tiêu tán giảm đi 10 lần so với loại thường nhưng

tốc độ chuyển mạch cũng giảm đi 10 lần. Còn loại 74Hxx thì tốc độ gấp đôi loại

61

thường và công suất cũng tiêu tốn gấp đôi. Hai loại này ngày nay không còn được

dùng nữa, công nghệ Schottky và công nghệ CMOS (sẽ học ở bài sau) sẽ thay thế

chúng.

- TTL Schottky 74Sxx và 74LSxx.

Hai loại này sử dụng công nghệ schottky nhằm tăng tốc độ chuyển mạch

như đã đề cập ở phần trước. Với loại 74LSxx điện trở phân cực giảm xuống đáng

kể so với loại 74Sxx nhằm giảm công suất tiêu tán của mạch. 74LSxx được coi là

CHỦ LỰC của họ TTL trong những năm 1980 và ngày nay mặc dù không còn

nhưng nó vẫn là loại phổ dụng.

- TTL schorttky tiên tiến 74ASxx.

+ Hai loại này được phát triển từ 74Sxx và 74LSxx nhưng có thêm nhiều

sửa đổi mới trong mạch do đó có nhiều đặc điểm nổi bật hơn hẳn các loại trước.

+ Có hoạt động logic và chân ra nói chung là giống như các loại trước.

+ Giập dao động trên đường dẫn tốt hơn.

+ Chống nhiễu và ổn định cao hơn trong suốt cả khoảng nhiệt độ chạy.

+ Dòng ngõ vào giảm đi một nửa.

+ Sức thúc tải gấp đôi.

+ Tần số hoạt động tăng lên trong khi công suất tiêu tán lại giảm xuống.

+ Điểm mạnh của nó thì có nhiều nhưng giá thành còn khá cao, nên chúng

dùng chưa rộng rãi bằng 74LSxx, thường được dùng trong máy vi tính hay các ứng

dụng đòi hỏi tần suất cao.

- TTL nhanh 74Fxx.

Đây là loại TTL mới nhất sử dụng kĩ thuật làm mạch tích hợp kiểu mới

nhằm giảm bớt điện dung giữa các linh kiện hầu rút ngắn thời gian trễ do truyền ,

tức tăng tốc độ truyền mạch . Loại này do hãng Motorola sản xuất và thường được

dùng trong máy vi tính nơi cần tốc độ rất rất nhanh.

Bảng sau so sánh một số thông số chất lượng của các loại TTL kể trên. Bảng 4 – 1. Thông số chất lượng của các loại TTL

Thông số 74 74S 74LS 74AS 74ALS 74F

Trì hoãn truyền (nS) 9 3 9,5 1,7 4 3

Công suất tiêu tán

(mW) 10 20 2 8 1,2 6

Công suất (Pj) 90 60 16 13,6 4,8 18

Tần số lớn nhất (MHz) 35 125 45 200 70 100

Số t0 tỏa ra (cùng loại) 10 20 20 40 20 23

Bảng dưới đây tóm tắt các thông số điện thế và dòng điện ở đầu vào và đầu ra

của các loại TTL kể trên. Bảng 4 – 2. Các thông số điện thế và dòng điện ở đầu vào và đầu ra

Loại

VOH

min

(V)

VOL min

(V)

VIH min

(V)

VIL min

(V)

IOH

(mA)

IOL

(mA)

IIH

(mA)

IIL

(mA)

74 2.4 0.4 2 0.8 - 0.4 16 40 - 1.6

74S 2.7 0.5 2 0.8 - 1 20 50 - 2

74LS 2.7 0.5 2 0.8 - 0.4 8 20 - 0.4

62

74AS 2.5 0.5 2 0.8 - 2 20 20 - 0.5

74SLA 2.5 0.4 2 0.8 - 0.4 8 20 - 0.1

74F 2.7 0.5 2 0.8 1 20 20 - 0.6

2.3. Đặc tính điện

Đây là những thông tin đi kèm với IC ở dạng tài liệu để cho việc sử dụng IC

chính xác và hiệu quả.

Vì có nhiều loại TTL khác nhau nên đặc tính tiện của chúng cũng khác nhau.

Tùy vào từng loại, ta có thể xem chi tiết ở sách dữ liệu (data book) hay bảng dữ

liệu (data sheet) … Có 4 loại đặc tính kỹ thuật của một IC bao gồm:

- Các định trị tối đa tuyệt đối (absolute maximum ratings): Đây là giá trị

ngưỡng đỉnh mà không nên vượt qua vì sẽ làm hư IC.

- Các điều kiện hoạt động khuyến cáo (Recommended operating conditions):

Thường chỉ nói đến điện áp nguồn nuôi +VCC, điện thế ra mức cao VOH, điện thế ra

mức thấp VOL, khoảng nhiệt độ. Đây là các trị số cho phép không nên vượt qua vì

sẽ không đảm bảo hoạt động bình thường cho các IC.

- Các đặc tính điện (Electrical characteristics) trong khoảng nhiệt độ cho phép

nhiều đặc tính điện tiện cho việc sử dụng, thiết kế mạch logic.

- Các đặc tính chuyển mạch (switching characteristics): Thường ghi ở điện thế

cấp điện VCC = +5V và nhiệt độ phòng 200C. Đây là đặc tính nói đến các trì hoãn

cũng như các thời gian tăng, thời gian giảm khi chuyển mạch. Các thông số này

phụ thuộc vào tải ở đầu ra nhất là điện dung của tải.

Các bảng dưới đây liệt kê đặc tính của họ IC 74xx và 74LSxx hay được dùng,

các đặc tính của các loại khác hay của từng IC cụ thể có thể xem trong bảng dữ

liệu của IC.

+ Các định trị tối đa tuyệt đối:

* Điện áp cung cấp VCC = +7V.

* Điện áp vào VIOL = +7V.

* Khoảng nhiệt độ hoạt động TA: 00C ÷ 740

0C.

* Khoảng nhiệt độ lưu trữ TS: - 650C ÷ 150

0C.

+ Các điều kiện hoạt động khuyến cáo. Bảng 4 – 3. Các điều kiện hoạt động khuyến cáo

Thông số 74xx 74LSxx Đơn

vị Min Nom Max Min Nom Max

Áp cấp VCC. 4.75 5 5.25 4.75 5 5.25 V

Dòng ra mức cao IOH. -400 -400 µA

Dòng ra mức thấp IOL. 16 8 mA

Khoảng nhiệt độ hoạt động TA. 0 70 0 70 0C

Trong đó:

Min: Trị nhỏ nhất.

Nom: Trị bình thường.

Max: Trị lớn nhất.

+ Đặc tính điện trong khoảng nhiệt độ hoạt động.

63

Bảng 4 – 4. Đặc tính điện trong khoảng nhiệt độ hoạt động

Thông số 74xx 74LSxx Đơn

vị Min Nom Max Min Nom Max

Điện áp vào mức cao VIH 2 2 0.8 V

Điện áp vào mức thấp VIL 0.8 3.5 V

Điện áp ra mức cao VOH 2.4 3.4 2.5 0.5 V

Điện áp ra mức thấp VOL 0.2 0.4 0.25 0.1 V

Dòng điện vào khi VI = VCC 1 20 mA

Dòng vào mức cao IIH 40 0.4 µA

Dòng vào mức thấp IIL -1.6 - mA

Dòng ra nối tắt IOS -1.8 -55 -20 100 mA

2.4. Những chú ý khi sử dụng IC ho TTL

- Nguồn nuôi: Để tổng trở nguông nuôi được giữ thấp, cần phải có những tụ

điện mắc giữa 2 cực. Đó là những tụ gốm có trị số 1 F 100 F . Để các tụ đạt hiệu

quả cao nên nối gần mạch in. Khoảng 4 ÷ 6 IC cần 1 tụ, các tụ này cần có tính cao

tần tốt, góc hao của tụ khá lớn để các dao động được hình thành bởi các tụ và độ tự

cảm của mạch in được suy giảm mạnh.

- Tải điện dung: Không được vượt quá 100pF, mục đích để những ngõ ra

không quá tải với dòng nạp và phóng điện, các mức logic được đảm bảo.

- Diode khóa ở ngõ vào (Input clamping Diode): Ở ngõ vào cổng TTL đều có

diode khóa trừ loại 74Lxx. Mục đích triệt tiêu bớt các điện áp âm từ các tín hiệu

phản hồi, do đó nhiễu của hệ thống logic được ngăn chặn.

- Cách nối song song các ngõ ra: Để biết chính xác trị số dòng điện chỉ nên

nối 2 cổng song song với nhau khi cả 2 cổng ở trong cùng một IC.

- Dây nối mass: Để tránh sự sụt áp trên dây nối mass có điện trở bé và độ tự

cảm bé. Mạch nối mass và mạch nối điện áp nguồn (+VCC) phải có độ rộng ít nhất

2.5 mm để sự ảnh hưởng của hiệu ứng ngoài cùng được giữ thật thấp.

- Những đầu vào không dùng tới:

+ Những đầu vào cổng AND và cổng NAND nên nối với VCC qua một điện

trở R 1K .

+ Những đầu vào cổng OR và cổng NOR nên nối với mass (GND).

+ Những đầu vào cổng logic khác: Flip – Flop, bộ đệm… nên nối với mass

(GND).

3. KHẢO SÁT CÁC VI MẠCH SỐ CMOS (Complememtary Metal-Oxide-

Semiconductor)


Công nghệ MOS (Me tal Oxide Semiconductor – kim loại oxit bán dẫn) có

tên gọi xuất xứ từ cấu trúc MOS cơ bản của một điện cực nằm trên lớp oxit cách

nhiệt, dưới lớp oxit là đế bán dẫn. Transistor trong công nghệ MOS là transistor

hiệu ứng trường, gọi là MOSFET (metal oxide silicon field efect transistor). Có

nghĩa điện trường ở phía điện cực kim loại của lớp oxit cách nhiệt có ảnh hưởng

đến điện trở của đế. Phần nhiều IC số MOS được thiết kế hết bằng MOSFET,

không cần đến linh kiện nào khác.

64

Ưu điểm chính của MOSFET là dễ chế tạo, phí tổn thấp, cỡ nhỏ, tiêu haoraats

ít điện năng. Kỹ thuật làm IC MOS chỉ rắc rối bằng 1/3 kĩ thuật làm IC lưỡng cực

(TTL, ECL...). Thêm vào đó, thiết bị MOS chiếm ít chỗ trên chip hơn so với BJT,

thông thường, mỗi MOSFET chỉ cần 1(mm2) diện tích chip, trong khi BJT đòi hỏi

khoảng 50(mm2). Quan trọng hơn, IC số MOS thường không dùng các thành phần

điện trở trong IC, vốn chiếm quá nhiều diện tích chip trong IC lưỡng cực. Vì vậy ,

IC MOS có thể dung nạp nhiều phần tử mạch trên một chip đơn hơn so với Ic

lưỡng cực . Bằng chứng là ta sẽ thấy MOS dùng nhiều trong vi mạch tích hợp cỡ

LSI, VLSI hơn hẳn TTL.Mật độ tích hợp cao của IC MOS làm chúng đặc biệt

thích hợp cho các IC phức tạp, như chip vi xử lý và chip nhớ. Sửa đổi trong công

nghệ IC MOS đã cho ra những thiết bị nhanh hơn 74, 74LS của TTL, với đặc điểm

điều khiển dòng gần như nhau. Do vậy, thiết bị MOS đặc biệt là CMOS đã được

sử dụng khá rộng rãi trong mạch MSI mặc dù có thua các IC TTL cao cấp và dễ bị

hư hỏng do bị tĩnh điện.

Mạch số dùng MOSFET được chia thành 3 nhóm là:

- PMOS dùng MOSFET kênh P.

- NMOS dùng MOSFET kênh N tăng cường.

- CMOS (MOS bù) dùng cả 2 thiết bị kênh P và kênh N.

Trước khi đi vào công nghệ CMOS ta hãy tìm hiểu qua về NMOS. Cũng cần

phải biết rằng PMOS tương ứng cũng giống như NMOS, chỉ khác ở chiều điện áp.

Vin(A) Q1 Q2 VOUT(Y)

0V

(Logic 0)

Ron

100k

Roff

107k

5V

(Logic 1)

5V

( ogic 1)

Ron

100k

Roff

1k

0,05V

(Logic 0)

Q1

Q2

G

5V

Vcc

D

S

D

S

GA

Y

Hình 4 – 3. Cấu tạo của 1 cổng NOT loại NMOS

Mạch gồm 2 MOSFET: Q2 làm chuyển mạch còn Q1 làm tải cố định và luôn

dẫn, điện trở của Q1 khoảng 100K .

Đầu vào mạch đặt ở cực G của Q2, còn dầu ra lấy ở điểm chung của cực SQ1

và cực DQ2. Nguồn phân cực cho mạch giả sử dùng +5V.

Khi Vin = 5V, đầu vào mức cao kích cho Q2 dẫn , trở trên Q2 còn khoảng

1K cầu phân áp giữa RQ1 và RQ2 cho phép áp ra con khoảng 0,05V tức là đầu ra ở

mức thấp.

Khi Vin = 0V, đầu vào ở mức thấp, Q2 ngắt, điện trở trên Q2 khá lớn khoảng

1010

ohm. Cầu phân áp RQ1 và RQ2 sẽ đặt áp đầu ra xấp xỉ nguồn (+5V), tức là

đầu ra ở mức cao.

Vậy mạch hoạt động như 1 cổng NOT. Cổng NOT được xem là mạch cơ bản

nhất của công nghệ MOS. Nếu ta mắc Q3 mắc nối tiếp và giống Q2 thì sẽ được

cổng NAND. Nếu ta mắc Q3 song song và giống với Q2 thì sẽ được cổng NOR.

Cổng AND và cổng OR được tạo ra bằng cách thêm cổng NOT ở ngõ ra của cổng

NAND và cổng NOR vừa được tạo ra.

65

3.2. Cấu tạo

CMOS (Complementary MOS) có cấu tạo kết hợp cả PMOS và NMOS trong

cùng 1 mạch nhờ đó tận dụng được các thế mạnh của cả 2 loại, nói chung là nhanh

hơn đồng thời mất mát năng lượng còn thấp hơn so với khi dùng dời từng loại 1.

Cấu tạo cơ bản nhất của CMOS cũng là 1 cổng NOT gồm 1 transistor NMOS và 1

transistor PMOS như hình 3 – 4.

Q2

G

Vào

Vcc

D

S

D

S

G

AY

Kênh P

Ra

Kênh N

Q1

Hình 4 – 4. cấu tạo của một cổng Loại CMOS

Hoạt động của mạch cũng tương tự như ở NMOS.

Khi đầu vào (nối chung cực cổng 2 transistor) ở cao thì chỉ có Q1 dẫn mạch

do đó áp ra lấy từ điểm chung của 2 cực máng của 2 transistor sẽ xấp xỉ 0V nên

đầu ra ở thấp.

Khi đầu vào ở thấp Q1 sẽ ngắt còn Q2 dẫn mạnh, áp ra xấp xỉ nguồn, tức đầu

ra ở mức cao.

Để ý là khác với cổng NOT của NMOS, ở đây 2 transistor không dẫn cùng 1

lúc nên không có dòng điện từ nguồn chảy qua 2 transistor xuống mass nhờ đó

công suất tiêu tán gần như bằng 0. Tuy nhiên khi 2 transistor đang chuyển mạnh và

khi có tải thì sẽ có dòng điện chảy qua 1 hay 2 transistor nên khi này công suất tiêu

tán lại tăng lên.

3.3. Phân loại.

Có nhiều loại IC logic CMOS với cách đóng vỏ (package) và chân ra giống

như các IC loại TTL. Các IC có qui mô tích hợp nhỏ SSI vỏ DIP (dual inline

package): với 2 hàng chân thẳng hàng 14 hay 16 được dùng phổ biến.

- CMOS cũ họ 4000, 4500.

Hãng RCA của Mỹ phải cho ra đời loại CMOS đầu tiên lấy tên CD4000A, Về

sau RCA có cải tiến để cho ra loạt CD4000B có thêm tầng đệm ra, sau này hãng lại

bổ sung thêm loạt CD4500, CD4700.

Hãng Motorola (Mỹ) sau đó cũng cho ra loạt CMOS MC1400, MC1400B,

MC14500 tương thích với sản phẩm cũ của RCA.

Đặc điểm chung của loạt này là:

+ Điện áp nguồn cung cấp từ 3V đến 18V à thường là từ 5 đến 15V.

+ Chúng có công suấtt tiêu hao nhỏ.

+ Riêng loại 4000B do có thêm tầng đệm ra nên dòng ra khá lớn hơn,

kháng nhiễu tốt hơn mà tốc độ cũng nhanh hơn loại 4000A trước đó.

66

+Tuy nhiên các loại trên về tốc độ thì tỏ ra khá chậm chạp và dòng cũng

nhỏ hơn nhiều so với các loại TTL và CMOS khác. Chính vì vậy chúng không

được sử dụng rộng rãi ở các thiết kế hiện đại.

- Loại 74Cxx.

Đây là loại CMOS được sản xuất ra để tương thích với các loại TTL về

nhiều mặt như chức năng, chân ra nhưng khoản nguồn nuôi thì rộng hơn. Các đặc

tính của loại này tốt hơn loại CMOS trước đó 1 ít tuy nhiên nó lại ít được sử dụng

do đã có nhiều loại CMOS sau đó thay thế loại CMOS tốc độ cao 74HCxx và

74HCTxx. Đây là 2 loại CMOS được phát triển từ 74Cxx.

74CHxx có dòng ra lớn và tốc độ nhanh hơn hẳn 74Cxx, tốc độ của nó

tương đương với loại 74LSxx, nhưng công suất tiêu tán thì thấp hơn. Nguồn cho

nó là từ 2V đến 6V.

Còn 74HCTxx chính là 74HCxx nhưng tương thích với TTL nhiều

honwnhuw nguồn vào gần giống TTL: 4,5V đến 5,5V. Do đó74HCTxx có thể thay

thế trực tiếp cho 74LSxx và giao tiếp với các loại TTL rất bình thường.

Ngày nay 74HC và 74HCT trở thành loại CMOS hy dùng nhất mà lại có

thể thay thế trực tiếp cho loại TTL thông dụng

- Loại CMOS tiên tiến 74AC, 74ACT.

Loại này được chế tạo ra có nhiều cải tiến cũng giống như bweenTTL, nó

sẽ hơn hẳn các loại trước đó nhưng việc sử dụng còn hạn chế cũng vẫn ở lí do giá

thành còn cao.

Chẳng hạn cấu trúc mạch và chân ra được sắp xếp hợp lí giúp giảm những

ảnh hưởng giữa các đường tín hiệu vào ra do đó chân ra của 2 lọai nàykhác với

chân ra của TTL.

Kháng nhiễu, trì hoãn truyền, tốc độ đồng hồ tối đa đều hơn hẳn loại 74HC,

74HCT.

Kí hiệu của chúng hơi khác 1 chút như 74AC11004 là tương ứng với

74HC04, 74ACT11293 là tương ứng với 74HTC293.

- Loại CMOS tốc độ cao FACT.

Đây là sản phẩm của hãng Fairchild, loại này có tính năng trội hơn các sản

phẩm tương ứng đã có.

- Loại CMOS tốc độ cao tiên tiến 74AHC, 74AHCT.

Đây là sản phẩm mới đã có những cải tiến từ loại 74HC và 74HCT, chúng

tận dụng được cả 2 ưu điểm lớn nhất của TTL là tốc độ cao và của CMOSlaf tiêu

tán thấp do đó có thể thay thế trực tiếp cho 74HC và 74HCT.

Bảng sau cho phép so sánh công suất tiêu tán và trì hoãn truyền của các

loại TTL và CMOS ở nguồn cấp điện 5V. Bảng 4 – 5. So sánh công suất tiêu tán và trì hoãn truyền của các loại TTL và CMOS ở

nguồn cấp điện 5V

Loại PD(mW) tD(ns)

TTL 74

74S

74LS

74AS

74ALS

10

20

2

8

2

10

3

10

2

4

67

74F 4 3

CMOS 4000

4500

74C

74HC

74HCT

74AC

74ACT

0

0

0

0

0

0

0

100

100

50

10

10

3

3

Ngoài các loại trên công nghệ CMOS cũng phát triển 1 số loại mới gồm:

+ BiCMOS.

+ Loại CMOS điện thế thấp.

+ CMOS ra cực máng hở.

+ CMOS ra 3 trạng thái.

+ Cổng nảy schmitt trigger tương tự nảy schmitt trigger bên mạch TTL.

3.4. Đặc tính kỹ thuật

- Công suất tiêu tán.

Khi mạch CMOS ở trạng thái tĩnh (không chuyển mạch) thì công suất tiêu

tán PD của mạch rất nhỏ. Có thể thấy điều này khi phân tích mạch cổng NAND hay

NOR ở trước. Với nguồn 5V, PD của mỗi cổng chỉ khoảng 2,5nV.

Tuy nhiên PD sẽ gia tăng đáng kể khi cổng CMOS phải chuyển mạch

nhanh. Chẳng hạn tần số chuyển mạch là 100KHz thì PD là 10nW, còn f = 1MHz

thì PD = 0,1mW. Đến tần số cỡ 2 hay 3 MHz là PD của CMOS đã tương đương với

PD của 74LS bên TTL, tức là mất dần đi ưu thế của mình.

Lý do có điều này là vì khi chuyển mạch cả 2 transistorđều dẫn khiến dòng

bị hút mạnh để cấp cho phụ tải là các điện dung (sinh ra các sung nhọn làm bên độ

của dòng bị đẩy lên có khi cỡ 5mA và thời gian tồn tại khoảng 20 đến 30 ns). Tần

số chuyển mạch càng lớn thì sinh ra nhiều sung nhọn làm I càng tăng kéo theo p

tăng theo. P ở đây chính là công suất động lưu trữ ở điện dung tải . Điện dung ở

đây bao gồm các điện dung đầu vào kết hợp của bất kì tải nào đang được kích thích

và điện dung đầu ra riêng của thiết bị.

Hình 4 – 5. Ảnh hưởng của tải điện dung

Tốc độ chuyển mạch (tần số chuyển mạch).

Cũng giống như các mạch TTL , mạch CMOS cũng phải có trì hoãn truyền để

68

thực hiện chuyển mạch. Nếu trì hoãn này làm tPH bằng nửa chu kì tín hiệu vào thì

dạng xung vuông sẽ trở thành xung tam giác khiến mạch có thể mất tác dụng logic

Tuy nhiên tốc độ chuyển mạch của CMOS thì nhanh hơn hẳn loại TTL do

điện trở đầu ra thấp ở mỗi trạng thái. Tốc độ chuyển mạch sẽ tăng lên khi tăng

nguồn nhưng điều này cũng sẽ làm tăng công suát tiêu tán, ngòi ra nó cũng còn ảnh

hưởng bởi tải điện dung.

Giới hạn tốc độ chuyển mạch cho phép làm nên tần số chuyển mạch tối đa

được tính dựa trên tPH.

Bảng sau cho phép so sánh fmax của 1 số loại cổng nand loại TTL với CMOS. Bảng 4 – 6. bảng sau cho phép so sánh fmax của 1 số loại cổng nand loại TTL với CMOS

Loại CL(pF) TPHL(ns) TPHH(ns) Fmax(MHz)

74C00 15 100 100 5

74HC00 15 15 15 33

74LS00 15 5 15 33

74ALS00 50 13 9 38

74F 50 5 4.3 100

Áp nguồn nuôi kí hiệu là Vdd ( khác với bên TTL ký hiệu là Vcc) rất khác nhau

do đó cần rất cẩn thận với nó, có thể dùng nguồn 5V là tốt nhất. Bảng sau đưa ra

các khoảng áp nguồn cho từng loại CMOS. Bảng 4 – 7. Các khoảng áp nguồn cho từng loại CMOS

Loại CMOS Áp nguồn nuôi

CD4000A, B, CD4500 3V đến 15V ( max 18V)

MC1400A, B, MC14500 3v đến 15V ( max 18V)

74HC 2V đến 6V

74HCT 4.5 đến 5,5V

Điện áp vào và ra của các loại CMOS.

Cũng giống như bên TTL về kí hiệu , tên gọi nhưng ở bên CMOS có phức tạp

hơn do nguồn nuôi cho các loại IC thì khác nhau , ta chỉ có thể rút ra tương đối ở

điều kiện nguồn Vdd = 5V. Hình và bảng ở dưới nêu ra các thông số áp ra và vào.

Riêng loại 74HCT là CMOS tốc độ cao tương thích với TTL nên thông số cũng

giống như bên TTL. 5V 5V 5V

IOH I IH

VOH VOH

IOL IOL

VOL IOL

69

Hình 4 – 6. Mức điện áp vào và ra của các loại CMOS

Bảng 3.8 bảng thông số điện áp vào và ra của các loại CMOS

Thông số 4000B 74HC 74HCT

VIH(min) 3,5 3,5 2

VIL(max) 1,5 1 0,8

VOH(min) 4,95 4,9 4,9

VOL(max) 0,05 0,1 0,1

Dòng điện vào và ra. Bảng 4 – 9. Bảng so sánh dòng vào và ra của 1 số loại CMOS với 1 số loại TTL

Loại 74 74S 74LS 4000 74HC(T)I

IIH 40 40 20 <1 <1

IIL -1,6 400 100 <1 <1

IOH 400 400 400 -500 -4000

IOL -160000 8000 8000 500 4000

Nói chung ta quan tâm dòng ra nhiều hơn vì đó là dòng ra max cho phép mà

vẫn đảm bảo các mức logic ra đúng như ở phần trên. Còn các áp ra cũng chỉ quan

tâm khi tính đến việc giao tiếp cổng khác loại khác áp nuôi.

- Hệ số tải

Dòng ra của các CMOS khá lớn trong lúc điện trở vào của các CMOS lại

rất lớn (thường khoảng 1012

ohm) tức dòng vào rất nhỏ nên số tỏa ra rất lớn.

Nhưng mỗi cổng CMOS có điện dung ngõ vào thường cũng khoảng 5pF nên khi

có nhiều cổng tải mắc song song số điện dung tăng lên làm tốc độ chuyển mạch

chậm lại khiến số tỏa ra ở tần số thấp (dưới 1MHZ) là vài chục , còn ở tần số cao

số tạo r giảm chỉ còn dưới 10.

- Tính kháng nhiễu.

Về đặc tính chuyển (trạng thái) nói cung các loại CMOS đều chuyển trạng

thái khá dứt khoát trừ loại 4000A bởi vì chúng có tầng đệm ở trước ngõ ra

Về giới hạn nhiễu nói chung là tốt hơn các loại TTL. Tốt nhất là loại

4000A,B. Giới hạn nhiễu sẽ còn tốt hơn nếu ta tăng nguồn nuôi lớn hơn 5V , tuy

nhiên lúc này tổn hao cũng vì thế tăng theo.

70

3.5. Những chú ý khi sử dụng IC họ CMOS

- IC CMOS chưa dùng nên để trong ống nhựa hay bọc trong ống nhôm, không

để nơi ẩm ướt.

- Mỏ hàn nên dùng có nối đất.

- Bàn làm việc, người làm việc nên được nối đất qua 1 điện trở 1 M để đảm

bảo an toàn lao động.

- Không nên tháo và ráp IC trong mạch điện đang có điện áp . Không đụng

tay vào chân IC. Cắm ngay vào mạch khi lấy ra hỏi bao bảo vệ.

- Những đầu vào không dùng tới nên nối với VSS hoặc VDD hay đầu ra của một

mạch logic.

- Nên dùng nguồn cung cấp điện < 12V nếu có thể được giảm tỉ số IC CMOS

bị hư hỏng. Không áp tín hiệu ở ngõ vào lớn hơn điện thế cấp điện.

4. BÀI TẬP

Bài tập 1: Hãy thành lập bảng các thông số cơ bản của họ TTL.

Bài tập 2: Hãy thành lập bảng các thông số cơ bản của họ TTL.

Bài tập 3: Hãy nêu các thông số kỹ thuật cơ bản của IC họ TTL (các thông số

về điện áp, dòng điện, công suất).

Bài tập 4: Hãy nêu các thông số kỹ thuật cơ bản của IC họ CMOS (thông số về

điện áp, dòng điện, công suất).

Bài tập 5: Khi giao tiếp giữa các vi mạch họ TTL và CMOS cần chú ý các điểm

gì?

Ghi nhớ:

* Các họ vi mạch số TTL.

Nắm vững cấu tạo, các đặc tính kỹ thuật cơ bản của họ vi mạch số TTL.

* Các họ vi mạch số CMOS.

Nắm vững cấu tạo, các đặc tính kỹ thuật cơ bản của họ vi mạch số CMOS.

71

BÀI 5: PHÂN TÍCH VÀ THIẾT KẾ MẠCH LOGIC TỔ HỢP


Giới thiệu:

Bài 3 chúng ta đã khảo sát các phép toán của tất cả các cổng logic và việc sử

dụng đại số Boolean để mô tả và phân tích các mạch kết hợp từ các cổng logic.

Các mạch này được gọi là mạch mạch logic tổ hợp, vì mức logic ngõ ra chỉ phụ

thuộc vào tổ hợp logic ngõ vào hiện tại.

Một mạch tổ hợp thì không có đặc tính nhớ.

Các phương pháp tối thiểu hóa thường được sử dụng trong thiết kế số là:

- Sử dụng các định lý của đại số Boolean.

- Các kỹ thuật dùng bìa Karnaugh…

Mục tiêu:


- Kiến thức: Trình bày được bảng trạng thái, viết được các ham quan hệ,

vẽ được mạch logic tổ hợp.

- Kỹ năng: Phân tích, khảo sát và lắp đặt mạch logic tổ hợp.

- Năng lực tự chủ và trách nhiệm: Chủ động, sáng tạo, nghiêm túc, tự

giác và đảm bảo trong quá trình học tập.

Nội dung chính:

1. KHÁI NIỆM MẠCH LOGIC TỔ HỢP

1.1. Định nghĩa

Mạch logic tổ hợp là mạch điện dùng các cổng logic, trong đó trạng thái của

các hàm đầu ra sẽ phụ thuộc vào giá trị của các tổ hợp biến đầu vào.

Hình 5 – 1. Sơ đồ khối mạch logic tổ hợp

1.2. Phân loại

- Phân loại theo chức năng nhiệm vụ của mạch: Mạch mã hóa, mạch giải mã,

mạch dồn kênh, mạch phân kênh, mạch số học, mạch kiểm tra, …

- Phân loại theo cấu trúc mạch: Mạch một đầu vào – một đầu ra, mạch một

đầu vào – nhiều đầu ra, mạch nhiều đầu vào – một đầu ra, mạch nhiều đầu vào –

nhiều đầu ra.

2. PHÂN TÍCH VÀ THIẾT KẾ MẠCH LOGIC TỔ HỢP

2.1. Phân tích mạch logic tổ hợp

a. Các bước phân tích mạch logic tổ hợp

Từ mạch logic tổ hợp đã cho, để phân tích mạch nghĩa là ta phải tìm ra mối

72

quan hệ giữa trạng thái của hàm đầu ra với giá trị của tổ hợp biến ở đầu vào mạch,

ta tiến hành theo các bước sau:

Bước 1: Viết biểu thức toán của hàm đầu ra thông qua mối quan hệ của các

biểu thức toán của các cổng logic trong mạch.

Biểu thức toán có thể ở dạng rút gọn, chưa biến đổi.

Bước 2: Biến đổi hàm logic về dạng tuyển hoặc dạng hội(nếu có).

Bước 3:Lập bảng trạng thái thể hiện mối quan hệ của biến đàu vào với hàm

đầu ra. Dựa vào biểu thức logic của hàm vừa biến đổi để xác định các trạng thái

của hàm tương ứng với giá trị của tổ hợp biến đầu vào, sau đó điền vào bảng trạng

thái.

Đối với mỗi thành phần (tích các biến) trong biểu thức dạng tuyển thì hàm

đầu ra sẽ có giá trị bằng 1. Các trạng thái còn lại thì hàm đầu ra có giá trị bằng 0.

Đối với mỗi thành phần (tổng các biến) trong biểu thức dạng hội thì hàm đầu

ra sẽ có giá trị bằng 0. Các trạng thái còn lại thì hàm đầu ra sẽ có giá trị bằng 1.

Bước 4: Kiểm tra.

b. Ví dụ

Cho mạch logic tổ hợp như hình 5 – 2.

A,B,C,D là các biến đầu vào, Y là hàm số đầu ra. Hãy phân tích mạch logic

để tìm mối quan hệ của biến đầu vào với hàm số đầu ra. A

B

C

D

Y

Hình 5 – 2. Mạch logic tổ hợp

Bước 1: Viết biểu thức toán của hàm đầu ra thông qua mối quan hệ của các

biểu thức toán của các cổng logic trong mạch:

Y A.B C.D B.D Bước 2: Biến đổi hàm logic về dạng tuyển hoặc dạng hội (nếu có).

(Trường hợp này hàm logic đã là dạng tuyển nên không cần biến đổi).

Bước 3: Lập bảng trạng thái thể hiện mối quan hệ của biến đàu vào với hàm

đầu ra:

Từ biểu thức của hàm logic ta có thể xác định được hàm đầu ra sẽ có giá trị

bằng “1” đối với mỗi tổ hợp biến trong biểu thức dạng tuyển, các trạng thái còn lại

thì có giá trị bằng “0”.

Ta có bảng trạng thái như sau: Bảng 5 – 1. Mạch logic tổ hợp

Các đầu vào Đầu

ra

A B C D Y

0 0 0 0 0

0 0 0 1 1

73

0 0 1 0 0

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 0

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 0

1 1 0 1 1

1 1 1 0 0

1 1 1 1 0


- Lấy một số trạng thái trên bảng kiểm tra qua mạch xem có đúng hay

không.

- Nếu không đùng ta phải làm lại từng bước rồi kiểm tra lại cho đến khi

được kết quả đúng.

c. Vẽ và mô phỏng các mạch điện trên phần mềm Proteus.



- Cổng NOT, cổng OR, cổng NAND.


- Led.

- Điện trở.








d. Lắp ráp mạch điện trên board cắm đa năng.

- Công tác chuẩn bị.

+ Kiểm tra vị trí nơi làm việc: Đảm bảo các thiết bị, dụng cụ đặt đúng vị trí


+ Kiểm tra vật tư: Vật tư phải đầy đủ, đúng chủng loại yêu cầu.

+ Kiểm tra tình trạng dụng cụ: Đầy đủ đúng yêu cầu kỹ thuật.

+ Kiểm tra tình trạng thiết bị: Các thiết bị Board nguồn, đồng hồ vạn năng


- Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3

SV Bảng 5 – 2. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3 SV

74


THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI

CHÚ









nhọn)

01 Cái




1 IC U1 74LS04 01 Con

2 IC U2 74LS32 01 Con

3 IC U3 74LS08 01 Con




- Nội dung thực hành.

Khảo sát mạch điện.


- Trình tự thực hiện. Bảng 5 – 3. Trình tự thực hiện

Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.



kiện.


sinh các chân IC.



lượng.



Đồng hồ

vạn

năng,

board

mạch,

75

- Kiểm tra

board mạch.



- Board cắm.





panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

- Các dạng sai hỏng thường gặp và biện pháp khắc phục Bảng 5 – 4. Các dạng sai hỏng thường gặp và biện pháp khắc phục


phục

1



đúng theo yêu cầu

Do liên kết mạch Kiểm tra lại liên kết

mạch.

76

2



không đúng theo yêu cầu


chuyển mạch




H, L rõ ràng

- Luyện tập


2.2. Thiết kế mạch logic tổ hợp

a. Các bước thiết kế mạch logic tổ hợp

Bước 1: Gán mức logic cho các biến số ở đầu vào và mức logic cho hàm số

ở đầu ra.

Mỗi biến số đầu sẽ có hai trạng thái đối nhau, nếu một trạng thái được gán

mức cao (mức 1) thì trạng thái kia phải được gán mức thấp (mức 0) và ngược lại.

Tương tự mỗi đầu ra cũng có hai trạng thái đối lập, ta cũng gán mức cao (mưc 1)

cho một trạng thái nào đó thì trạng thái kia phải được gán mức thấp (mức 0) và

ngược lại.

Bước 2: Thành lập bảng trạng thái thể hiện mối quan hệ của các tổ hợp

biến đầu vào với hàm số đầu ra.

- Nếu biến số đầu vào là: n biến.

- Thì tổ hợp biến là: 2n.

- Khi đó bảng trạng thái có: Số cột = n + 1.

Số hàng = 2n + 1.

Bước 3: Viết biểu thức của hàm đầu ra (rút gọn nếu có).

Bước 4: Biến đổi hàm đầu ra (nếu có).

Bước 5: Vẽ mạch logic.


b. Ví dụ

Thiết kế mạch logic điều khiển đèn cầu thang Y từ 3 công tắc A, B, C với

yêu cầu: Khi người điều khiển đèn ở bất kỳ vị trí công tắc nào đó có thể bật hoặc

tắt đèn.


ở đầu ra.

Ở đây ta gán mức cao (mức 1) cho biến đầu vào là các công tắc ở trạng thái

đóng. Gán mức thấp (mức 0) cho biến khi công tắc ở trạng thái hở (Ta có thể gán

ngược lại).

Tương tự như vậy ta cũng gán cho hàm số đầu ra. Giả sử gán mức cao cho

hàm số đầu ra khi đèn Y sáng và mức thấp khi đèn Y tắt (có thể gán ngược lại).


biến đầu vào với hàm số đầu ra.

- Nếu biến số đầu vào là: 3 biến

- Thì tổ hợp biến là: 23 = 8.

- Khi đó bảng trạng thái có: Số cột = n + 1 = 4.

Số hàng = 2n + 1 = 9.

Bảng 5 – 5. Bảng trạng thái mạch điện cầu thang 3 công tắc

Các đầu vào Đầu ra

A B C Y

77

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

Bước 3: Viết biểu thức của hàm đầu ra (rút gọn nếu có).

Y A.B.C A.B.C A.B.C A.B.C Bước 4: Biến đổi hàm đầu ra (nếu có).

Y A.B.C A.B.C A.B.C A.B.C A.(B C) A.(B C) A B C

Bước 5: Vẽ mạch logic.

D1

LED-YELLOW

R1330

A

B

C

+5V

1

2

3

U1:A

74HC864

5

6

U1:B

74HC86


Bước 6: Kiểm tra. A 1,B 0,C 0 Y 1

A 1,B 1,C 0 Y 0

A 1,B 0.C 1 Y 0

…..

c. Vẽ và mô phỏng các mạch điện trên phần mềm Proteus.



- Cổng EXOR.


- Led.

- Điện trở.







78


d. Lắp ráp mạch điện trên board cắm đa năng

* Công tác chuẩn bị.







* Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV Bảng 5 – 6. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3 SV


THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI

CHÚ









nhọn)

01 Cái




1 IC U1 74HC86 01 Con




* Nội dung thực hành.

Khảo sát mạch điện cầu thang 3 công tắc.

D1

LED-YELLOW

R1330

A

B

C

+5V

1

2

3

U1:A

74HC864

5

6

U1:B

74HC86

Hình 5 – 5. Mạch điện cầu thang 3 công tắc

79

* Trình tự thực hiện. Bảng 5 – 7. Trình tự thực hiện

Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

80

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

* Các dạng sai hỏng thường gặp và biện pháp khắc phục. Bảng 5 – 8. Các dạng sai hỏng thường gặpvà biện pháp khắc phục


phục

1





mạch.

2





chuyển mạch.




H, L rõ ràng.

* Luyện tập.


3. MỘT SỐ MẠCH LOGIC ỨNG DỤNG DÙNG CÁC CỔNG LOGIC

3.1. Mạch tự động bơm nước

a. Sơ đồ mạch điện

Hình 5 – 6. Mạch tự động bơm nước

b. Yêu cầu công nghệ


đầu ra. Ở đây ta gán mức cao (mức 1) cho biến đầu vào là các công tắc ở trạng thái

đóng, gàn mức thấp (mức 0) cho biến khi công tắc ở trạng thái hở (có thể gán

ngược lại).


hàm số đầu ra khi đèn Y sáng và mức thấp cho đèn Y tắt (hoặc ta có thể gán ngược

lại).

- SW1: Cảm biến nước đầy.

- SW2: Cảm biến nước cạn.

- SW3: Cho phép mạch hoạt động.

+ Khi SW3 ở mức (H) cho phép mạch tự động bơm nước.

81

+ Khi SW3 ở mức (L) không cho phép mạch tự động bơm nước.


biến đầu vào với hàm số đầu ra. Bảng 5 – 9. Bảng trạng thái mạch tự động bơm nước

Các đầu vào Đầu ra

SW3 SW2 SW1 Y

0 x x 0

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 0

Bước 3: Viết biểu thức của hàm đầu ra (rút gon nếu có).

Y SW3.[SW2.(SW1.Y)]

c. Vẽ và mô phỏng các mạch điện trên phần mềm Proteus



- Cổng NOT, AND, OR.


- Led.

- Điện trở.








d. Lắp ráp mạch điện trên board cắm đa năng.








* Danh mục thiết bị, dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV Bảng 5 – 10. Danh mục thiết bị, dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3 SV.


THUẬT

SỐ

LƯỢNG

ĐƠN VỊ

TÍNH

GHI

CHÚ






82




nhọn)

01 Cái




1 IC U1 74LS04 01 Con

2 IC U1 74LS08 01 Con

3 IC U1 74LS32 01 Con





Khảo sát và lắp ráp mạch điện tự động bơm nước.

Hình 5 – 7. Mạch tự động bơm nước

* Trình tự thực hiện. Bảng 5 – 11. Trình tự thực hiện.

Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên







83

board. - Uốn nắn dây cắm cho



Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

* Các dạng sai hỏng thường gặp và biện pháp khắc khục. Bảng 5 – 12. Các dạng sai hỏng thường gặp và biện pháp khắc khục


phục

1





mạch.

2





chuyển mạch.




H, L rõ ràng.

* Luyện tập.


84

3.2. Mạch điều khiển đèn cầu thang 4 công tắc cho một bóng đèn

a. Sơ đồ mạch điện

D1LED-YELLOW

R1330

A

B

C

D

1

2

3

U1:A

74HC86

4

5

6

U1:B

74HC86

9

108

U1:C

74HC86

+5V

Hình 5 – 8. Mạch điều khiển đèn cầu thang 4 công tắc cho một bóng đèn

b. Yêu cầu công nghệ

Gán mức logic cho các biến số ở đầu vào và mức logic cho hàm số đầu ra.

Ở đây ta gán mức cao (mức 1) cho biến đầu vào là các công tắc ở trạng thái đóng,

gán mức thấp (mức 0) cho biến khi công tắc ở trạng thái hở (có thể gán ngược lại).


hàm số đầu ra khi đèn Y sáng và mức thấp cho đèn Y tắt (hoặc ta có thể gán ngược

lại).

- A: Công tắc tầng 01.

- B: Công tắc tầng 02.

- C: Công tắc tầng 03.

- D: Công tắc tầng 04.

Viết biểu thức của hàm đầu ra (rút gon nếu có).

Y A B C D c. Vẽ và mô phỏng các mạch điện trên phần mềm Proteus



- Cổng EXOR.


- Led.

- Điện trở.








d. Lắp ráp mạch điện trên board cắm đa năng



85


- Kiểm tra vật tư: Vật tư phải đầy đủ, đúng chủng loại yêu cầu.




* Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV. Bảng 5 – 13. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3 SV


THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI

CHÚ









nhọn)

01 Cái




1 IC U1 7486 01 Con





Khảo sát và lắp ráp mạch điện điều khiển đèn cầu thang 4 công tắc cho một

bóng đèn hình 5 – 8.

* Trình tự thực hiện. Bảng 5 – 14. Trình tự thực hiện

Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

86

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

* Các dạng sai hỏng thường gặp và biện pháp khắc phục. Bảng 5 – 15. Các dạng sai hỏng thường gặp và biện pháp khắc phục


phục

1

- Mạch được cấp nguồn



- Do liên kết mạch. - Kiểm tra lại liên kết

mạch.

2


liên kết mạch nhưng hoạt

động không đúng theo yêu

cầu.

- Do IC hoặc do

các chuyển mạch.




H, L rõ ràng.

87

* Luyện tập.


4. BÀI TẬP

Bài 1: Hãy phân tích mạch logic tổ hợp sau. A

B

C

D

Y

Bài 2: Cho hàm số.

(A,B,C,D)Y (1,5,8,9,12,13,14,15)

a. Hãy thiết kế mạch logic thể hiện hoạt động của hàm số trên chỉ dùng

cổng NOR 2 đầu vào.

b. Hãy thiết kế mạch logic thể hiện hoạt động của hàm số trên chỉ dùng

cổng NAND 2 đầu vào.

Ghi nhớ:

* Phân tích mạch logic tổ hợp.

Nắm vững các bước phân tích một mạch logic tổ hợp.

* Phân tích mạch logic tổ hợp.

Nắm vững các bước thiết kế một mạch logic tổ hợp.

88

BÀI 6: THIẾT KẾ VÀ LẮP RÁP MẠCH MÃ HÓA


Giới thiệu:

Mã hóa là gán các ký hiệu cho các đối tượng trong một tập hợp để thuận tiện

cho việc thực hiện một yêu cầu cụ thể nào đó. Thí dụ mã BCD gán số nhị phân 4

bit cho từng số mã của số thập phân (từ 0 đến 9) để thuận tiện cho máy đọc một số

có nhiều số mã; mã Gray dùng tiện lợi trong việc tối giản các hàm logic . . .. Mạch

chuyển từ mã này sang mã khác gọi là mạch chuyển mã, cũng được xếp vào loại

mạch mã hóa. Thí dụ mạch chuyển số nhị phân 4 bit sang số Gray là một mạch

chuyển mã.

Mục tiêu:


- Kiến thức: Trình bày được khái niệm mạch mã hóa, xây dựng được bảng

trạng thái, viết được các hàm quan hệ vẽ được sơ đồ mạch mã hóa dùng các

cổng logic.

- Kỹ năng: Phân tích, khảo sát và lắp đặt mạch mã hóa, kiểm tra phát hiện

lỗi và khắc phục lỗi.



Nội dung chính:

1. KHÁI NIỆM MẠCH MÃ HÓA

Mạch mã hóa sẽ có một số đường vào (M đường vào), và có một số đầu ra

(N đầu ra),trong một thời điểm chỉ có duy nhất một đường được hoạt động ở

một thời gian định sẵn và đầu ra là một tổ hợp mã tương ứng (N bit).

Sơ đồ tổng quát mạch mã hóa có M đầu vào, và N đầu ra như sau:

Hình 6 – 1. Sơ đồ tổng quát mạch mã hóa

Mạch mã hóa M đường dữ liệu thành N bit đầu ra là mạch điện mà các đầu vào

là các công tắc hai trạng thái (D0 đến DM-1). Các công tắc này diễn tả các đường dữ

liệu đầu vào. Tại một thời điểm nhất định chỉ có duy nhất một đường vào được

hoạt động và tương ứng với nó phải nhận được ở đầu ra một tổ hợp mã nhị phân.

Mỗi đầu vào của mạch mã hóa là các công tắc hai trạng thái vì vậy sẽ có hai

trường hợp:

- Trường hợp 1: Các đầu vào tích cực ở mức cao.

- Trường hợp 2: Các đầu vào tích cực ở mức thấp.

Mỗi trường hợp chúng ta có thể xây dựng được mạch logic dùng các cổng logic

khác nhau.

89

2. MACH MÃ HÓA THẬP PHÂN SANG BCD (Decimal to BCD converter)

(Các đầu vào tích cực ở mức cao)

2.1. Thiết kế mạch logic

a. Bảng trạng thái Bảng 6 – 1. Bảng trạng thái mạch mã hóa thập phân sang BCD khi các đầu vào tích

cực ở mức cao

Các số thập phân đầu vào Các mã số đầu

ra

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 B3 B2 B1 B0

1 0 0 0 0 0 0 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0 0 0 0 0 1 1

0 0 0 0 1 0 0 0 0 0 0 1 0 0

0 0 0 0 0 1 0 0 0 0 0 1 0 1

0 0 0 0 0 0 1 0 0 0 0 1 1 0

0 0 0 0 0 0 0 1 0 0 0 1 1 1

0 0 0 0 0 0 0 0 1 0 1 0 0 0

0 0 0 0 0 0 0 0 0 1 1 0 0 1

b. Các hàm đầu ra

Từ bảng trạng thái ta có thể viết được các hàm đầu ra dưới dạng tuyển như

sau:

3 8 9B D D

2 4 5 6 7B D D D D

1 2 3 6 7B D D D D

0 1 3 5 7 9B D D D D D

c. Mạch logic

Ta thấy rằng từ các hàm đầu ra có thể vẽ mạch mã hóa dùng cổng OR 2 đầu

vào như sau: +5V

D1

D2

D3

D4

D5

D6

D7

D8

D9

1

2

3U1:A7432

4

5

6U1:B

7432

9

10

8U1:C

7432

12

13

11U1:D

7432

1

2

3U2:A

7432

4

5

6U2:B

7432

9

10

8U2:C

7432

12

13

11U2:D

7432

1

2

3U3:A

7432

4

5

6U3:B

7432

B0

B1

B2

B3

Hình 6 – 2. Mạch điện mã hóa thập phân sang BCD bằng cổng OR 2 đầu vào,

các đầu vào tích cực ở mức cao

90

2.2. Vẽ và mô phỏng các mạch điện trên phần mềm Proteus



- Cổng OR.


- Led.

- Điện trở.








2.3. Lắp ráp mạch điện trên board cắm đa năng.

a) Công tác chuẩn bị







b) Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV Bảng 6 – 2. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3 SV


THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI

CHÚ









nhọn)

01 Cái




1 IC U1 74LS32 03 Con




c) Nội dung thực hành

91

Khảo sát và lắp ráp mạch điện mã hóa thập phân sang BCD bằng cổng

OR 2 đầu vào, các đầu vào tích cực ở mức cao ở hình 6 – 2.

d) Trình tự thực hiện Bảng 6 – 3. Trình tự thực hiện

Các bước


Dụng

cụ, thiết

bị

Bước 1: - Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.


xác định cực tính linh kiện.

- Vệ sinh linh kiện: Vệ sinh

các chân IC.



- Board cắm.



lượng.

- Chân linh kiện và dây kết

nối phải sáng bóng, không

bị ô xi hóa.




Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm, kéo

cắt.

- Xác định vị

trí đặt linh

kiện trên

board.




- Uốn nắn dây cắm cho phù

hợp vị trí lắp ráp.


đảm bảo đúng kỹ thuật, mỹ

thuật thuận tiện cho việc

cân chỉnh mạch.

Bước 2: Lắp ráp linh

kiện trên

board cắm.


theo trình tự :

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.

- Chọn vị trí lắp IC phù hợp

nhất.

- Điểm tiếp xúc giữa lỗ của

board cắm và dây kết nối

phải đảm bảo chắc chắn,

gọn gàng.


chéo nhau.

Dây kết

nối 1 lõi,

board

cắm,

linh

kiện.

Bước 3: Đo kiểm tra

an toàn cho

mạch điện.




ráp và ngược lại



điện trở R x 10 hoặc 100 đo

kiểm tra 2 đầu cấp nguồn,

nhớ đảo chiều que đo.



tính.

- Đảm bảo 2 giá trị điện trở

an toàn thuận nghịch khác

xa nhau.

Đồng hồ

vạn

năng.

Bước 4: Cấp nguồn



lắp ráp tại các vị trí +5V và

mass.

- Đảm bảo cấp nguồn đúng

vị trí yêu cầu.

Board

nguồn,

đồng hồ

vạn

năng.

92

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

e) Các dạng sai hỏng thường gặp và biện pháp khắc phục Bảng 6 – 4. Các dạng sai hỏng thường gặp và biện pháp khắc phục.


phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f) Luyện tập

Sinh viên luyện tập lắp ráp mạch và cũng cố kiến thức theo phiếu luyện tập

4. BÀI TẬP

Bài 1: Trình bày bảng trạng thái, các hàm quan hệ đầu ra, vẽ sơ đồ nguyên lý

mạch mã hóa thập phân sang BCD trong trường hơp các đầu vào tích cực ở mức

cao.

Bài 2: Hãy xây dựng quy trình thực hiện và lắp ráp mạch mã hóa thập phân sang

BCD trong trường hơp các đầu vào tích cực ở mức thấp.

Ghi nhớ:

* Khái niệm mạch mã hóa.

Nắm vững khái niệm mạch mã hóa, các đầu vào, đầu ra của mạch.

* Mạch mã hóa thập phân sang BCD (Các đầu vào tích cực ở mức cao).

Nắm vững bảng trạng thái, các hàm đầu ra, mạch logic.

93

BÀI 7: THIẾT KẾ VÀ LẮP RÁP MẠCH GIẢI MÃ


Giới thiệu:

Mạch giải mã là mạch có chức năng ngược lại với mạch mã hóa, tức là nếu có

một mac số điện áp vào thì tương ứng sẽ có một ngõ ra được tác động. Mã ngõ

vào thường ít hơn mã ngõ ra. Tất nhiên ngõ vào cho phép phải được bật lên cho

chức năng giải mã. Mạch giải mã được ứng dụng chính trong ghép kênh dữ liệu.

Mục tiêu:


- Kiến thức: Trình bày được khái niệm mạch giải mã, xây dựng được bảng

trạng thái, viết được các hàm quan hệ vẽ được sơ đồ mạch giải mã dùng các

cổng logic.

- Kỹ năng: Phân tích, khảo sát và lắp đặt mạch giải mã, kiểm tra phát hiện

lỗi và khắc phục lỗi.



Nội dung chính:

1. KHÁI NIỆM MẠCH GIẢI MÃ

Một mạch giải mã sẽ có một số đường vào (M bit vào) và có một số đầu ra

(N đầu ra), trong một thời điểm có tổ hợp mã ở đầu đầu vào thì chỉ có duy nhất

một đầu ra tương ứng được hoạt động.

Sơ đồ tổng quát mạch mã hóa có M đầu vào và N đầu ra như sau:

Hình 7 – 1. Sơ đồ tổng quát mạch giải mã.

2. MẠCH GIẢI MÃ BCD SANG THẬP PHÂN (Các đầu ra tích cực ở mức cao)


a. Bảng trạng thái

Với trường hợp các đầu ra tích cực ở mức cao ta thành lập được bảng trạng

thái như sau: Bảng 7 – 1. Bảng trạng thái mạch mã hóa thập phân sang BCD khi các đầu vào tích

cực ở mức cao

Các bít đầu vào Các số thập phân ở đầu ra

B3 B2 B1 B0 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

0 0 0 0 1 0 0 0 0 0 0 0 0 0

0 0 0 1 0 1 0 0 0 0 0 0 0 0

0 0 1 0 0 0 1 0 0 0 0 0 0 0

94

0 0 1 1 0 0 0 1 0 0 0 0 0 0

0 1 0 0 0 0 0 0 1 0 0 0 0 0

0 1 0 1 0 0 0 0 0 1 0 0 0 0

0 1 1 0 0 0 0 0 0 0 1 0 0 0

0 1 1 1 0 0 0 0 0 0 0 1 0 0

1 0 0 0 0 0 0 0 0 0 0 0 1 0

1 0 0 1 0 0 0 0 0 0 0 0 0 1

b. Các hàm đầu ra

Từ bảng trạng thái ta có thể phương pháp bảng Karnaugh để rút gọn hàm

(chú ý rằng các tổ hợp biến từ 1010 đến 1111 có trạng thái ra không xác định có

thể dùng để tối giản hàm), ta viết được các hàm đầu ra dưới dạng tuyển rút gọn

như sau:

0 3 2 1 0D B .B .B .B 3 2 1 0D B .B .B 6 2 1 0D B .B .B 8 3 1 0D B .B .B

1 3 2 1 0D B .B .B .B 4 2 1 0D B .B .B 7 2 1 0D B .B .B 9 3 0D B .B

2 2 1 0D B .B .B 5 2 1 0D B .B .B

c. Mạch logic

Ta thấy rằng từ các hàm đầu ra có thể vẽ mạch giải mã dùng cổng AND và

cổng NOT như sau:

+5V

B0

B1

B2

B3 D1

D2

D3

D4

D5

D6

D7

D8

D9

12

U1:A

7404

34

U1:B

7404

56

U1:C

7404

13

12

U1:D

7404

1

2

3U2:A

7408

4

5

6U2:B

7408

9

10

8U2:C

7408

12

13

11U2:D

7408

1

2

3U3:A

7408

4

5

6U3:B

7408

9

10

8U3:C

7408

12

13

11U3:D

7408

1

2

3U4:A

7408

4

5

6U4:B

7408

9

10

8U4:C

7408

12

13

11U4:D

7408

1

2

3U5:A

7408

4

5

6U5:B

7408

9

10

8U5:C

7408

0

0

0

0

0

0

0

0

0

112

13

11U5:D

7408

D0

Hình 7 – 2. Mạch giải mã BCD trường hợp các đầu ra tích cực ở mức cao

95

2.2. Vẽ và mô phỏng các mạch điện trên phần mềm Proteus



- Cổng NOT, cổng AND.


- Led.

- Điện trở.








2.3. Lắp ráp mạch điện trên board cắm đa năng


- Kiểm tra vị trí nơi làm việc: Đảm bảo các thiết bị, dụng cụ đặt đúng vị trí dễ

thao tác, an toàn, vệ sinh công nghiệp.



- Kiểm tra tình trạng thiết bị: Các thiết bị Board nguồn, đồng hồ vạn năng làm

việc bình thường. Board cắm phải có lỗ cắm phải chắc chắn đảm bảo tiếp xúc.

b. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV Bảng 7 – 2. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3 SV


THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI

CHÚ









nhọn)

01 Cái




1 IC U1 74LS04 01 Con

2 IC U2 74LS08 05 Con




96


Khảo sát và lắp ráp mạch điện giải mã BCD sang thập phân bằng cổng

NOT, cổng AND các đầu ra tích cực ở mức cao ở hình 7 – 2.

d. Trình tự thực hiện Bảng 7 – 3. Trình tự thực hiện

Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2 :

Lắp ráp linh

kiện trên

board cắm.


theo trình tự :

- Lắp IC

- Lắp đèn led


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.





Board

nguồn,

97


và mass.

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

e) Các dạng sai hỏng thường gặp Bảng 7 – 4. Các dạng sai hỏng thường gặp


phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f. Luyện tập


3. BÀI TẬP


mạch giải mã thập phân sang BCD trong trường hơp các đầu vào tích cực ở mức

cao? Hãy xây dựng quy trình thực hiện và lắp ráp mạch.


mạch giải mã thập phân sang BCD trong trường hơp các đầu vào tích cực ở mức

thấp? Hãy xây dựng quy trình thực hiện và lắp ráp mạch.

Ghi nhớ:

* Khái niệm mạch giải mã.

Nắm vững khái niệm mạch giải mã, các đầu vào, đầu ra của mạch.

* Mạch giải mã BCD sang thập phân.

Nắm vững bảng trạng thái, các hàm đầu ra, mạch logic.

98

BÀI 8: THIẾT KẾ VÀ LẮP RÁP MẠCH PHÂN KÊNH


Giới thiệu:

Bộ chuyển mạch phân kênh hay còn gọi là tách kênh, giải đa hợp

(demultiplexer) có chức năng là: tách kênh truyền thành 1 trong các kênh dữ liệu

song song tuỳ vào mã chọn ngõ vào. Có thể xem mạch tách kênh giống như 1 công

tắc cơ khí được điều khiển chuyển mạch bởi mã số. Tuỳ theo mã số được áp vào

ngõ chọn mà dữ liệu từ 1 đường sẽ được đưa ra đường nào trong số các đường

song song.

Các mạch tách kênh thường gặp là 1 sang 2, 1 sang 4, 1 sang 8, ... Nói chung

từ 1 đường có thể đưa ra 2n đường và số đường để chọn sẽ phải là n.

Mục tiêu:

Sau khi học xong bài học này người học có khả năng:

- Kiến thức: Trình bày được khái niệm mạch phân kênh, xây dựng được

bảng trạng thái, viết được các hàm quan hệ vẽ được sơ đồ mạch phân kênh

dùng các cổng logic.

- Kỹ năng: Phân tích, khảo sát và lắp đặt mạch phân kênh, kiểm tra phát

hiện lỗi và khắc phục lỗi.


trong học tập, đảm bảo an toàn cho người và thiết bị.

Nội dung chính:

1. KHÁI NIỆM CHUNG VỀ MẠCH PHÂN KÊNH

Một mạch phân kênh sẽ có 1 đường dữ liệu vào (kênh chung S) có N đường dữ

liệu đầu ra (D0 đến DN-1) và có m bít địa chỉ (số bít địa chỉ phụ thuộc vào số kênh

dữ liệu đầu ra theo công thức: mm N 22 1 ) trong 1 thời điểm xác định chỉ có duy

nhất 1 đường ra được hoạt động.

Sơ đồ chung tổng quát của một mạch phân kênh có dạng như hình vẽ:

Mạch

phân

kênh

S

A

B

…

Các dữ liệu

đầu vào

Các bít địa

chỉ

D0

D1

DN-1

…

Các

kênh dữ

liệu đầu

ra

Hình 8 – 1. Sơ đồ tổng quát mạch phân kênh

2. MẠCH PHÂN KÊNH BỐN ĐƯỜNG RA



Một mạch phân kênh sẽ có 1 đường dữ liệu vào (kênh chung S) có 4 đường

99

dữ liệu đầu ra (D0 đến D3).

Ta có: 21 242 nên số bít địa chỉ là m = 2.

Giả sử khi nhận được đúng địa chỉ và có tín hiệu vào thì đường dữ liệu đầu

ra tích cực ở mức cao. Ta có bảng trạng thái như sau: Bảng 8 – 1. bảng trạng thái mạch phân kênh 4 đường ra

Kênh

vào

Các

bít địa

chỉ

Các đường dữ

liệu đầu ra

S A B D0 D1 D2 D3

1 0 0 1 0 0 0

1 0 1 0 1 0 0

1 1 0 0 0 1 0

1 1 1 0 0 0 1

b. Hàm logic

Từ bảng trạng thái ta có thể viết được các hàm đầu ra như sau:

BASD ..0 BASD ..1 BASD ..2 BASD ..3

c. Mạch logic

SW1 SW2 S

12

U1

:A

7404 34

U1

:B

7404+5V

1

2

3

U2:A

7408

4

5

6

U2:B

7408

9

10

8

U2:C

7408

12

13

11

U2:D

7408

A A B B S

1

2

3

U3:A

7408

4

5

6

U3:B

7408

9

10

8

U3:C

7408

12

13

11

U3:D

7408

D0

D1

D2

D3

R1

330R

R2

330R

R3

330R

R4

330R

Hình 8 – 2. Sơ đồ nguyên lý mạch phân kênh 4 đường ra

2.2. Vẽ và mô phỏng mạch điện trên phần mềm Proteus


Bước 2: Chọn vật tư linh kiện theo đúng yêu cầu.

100

- Cổng NOT.cổng AND.

- Các chuyển mạch(các mức logic).

- Led.

- Điện trở.

Bước 3: Sắp xếp các linh kiện theo trình tự

- Các đầu vào đặt bên trái.

- Các đầu ra đặt bên phải.

Bước 4: Mô phỏng mạch điện




2.3. Thực hành








b. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV Bảng 8 – 2. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV.


THUẬT

SỐ

LƯỢNG

ĐƠN VỊ

TÍNH GHI CHÚ









nhọn

01 Cái




1 IC U1 7404 01 Con

2 IC U2 7408 02 Con





Khảo sát và lắp ráp mạch điện phân kênh 4 đường ra ở Hình 8 – 2.


101

Các bước


Dụng cụ,

thiết bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn năng,

board

mạch,

panh kẹp,

kìm, kéo

cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC

- Lắp đèn led


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1 lõi,

board

cắm, linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn năng.

Bước 5:

Khảo sát

mạch điện.


mạch



luyện tập.

Phiếu

luyện tập.

102

e. Các dạng sai hỏng thường gặp và biện pháp khắc phục Bảng 8 – 4. Các dạng sai hỏng thường gặp và biện pháp khắc phục


phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f. Luyện tập


3. MẠCH PHÂN KÊNH TÁM ĐƯỜNG RA



Một mạch phân kênh sẽ có 1 đường dữ liệu vào (kênh chung S) có 8 đường

dữ liệu đầu ra (D0 đến D7).

Ta có: 32 282 nên số bít địa chỉ là m = 3


ra tích cực ở mức cao. Ta có bảng trạng thái như sau: Bảng 8 – 5. Bảng trạng thái mạch phân kênh 8 đường ra

Kênh

vào

Các bít địa

chỉ Các đường dữ liệu đầu ra

S A B C D0 D1 D2 D3 D4 D5 D6 D7

1 0 0 0 1 0 0 0 0 0 0 0

1 0 0 1 0 1 0 0 0 0 0 0

1 0 1 0 0 0 1 0 0 0 0 0

1 0 1 1 0 0 0 1 0 0 0 0

1 1 0 0 0 0 0 0 1 0 0 0

1 1 0 1 0 0 0 0 0 1 0 0

1 1 1 0 0 0 0 0 0 0 1 0

1 1 1 1 0 0 0 0 0 0 0 1

b. Hàm lagic

Từ bảng trạng thái ta có thể viết được các hàm đầu ra như sau:

CBASD ...0 CBASD ...1 CBASD ...2 CBASD ...3

CBASD ...4 CBASD ...5 CBASD ...6 CBASD ...7

c. Sơ đồ mạch điện

Từ các biểu thức của các hàm đầu ra ta vẽ được mạch điện như sau:

103

A B CS

12

34

56

1

2

3

U2:A

7408 4

5

6

U2:B

7408 9

10

8

U2:C

7408

12

13

11

U2:D

7408 1

2

3

U3:A

7408 4

5

6

U3:B

7408

9

10

8

U3:C

7408 12

13

11

U3:D

7408 1

2

3

U4:A

7408

4

5

6

U4:B

7408 9

10

8

U4:C

7408 12

13

11

U4:D

7408

D0

D1

D2

D3

A B C S

1

2

3

U5:A

74084

5

6

U5:B

7408 9

10

8

U5:C

7408

D4

12

13

11

U5:D

7408 1

2

3

U6:A

7408 4

5

6

U6:B

7408D5

9

10

8

U6:C

7408 12

13

11

U6:D

7408 1

2

3

U7:A

7408

4

5

6

U7:B

7408 9

10

8

U7:C

7408 12

13

11

U7:D

7408

D6

D7

Hình 8 – 3. Sơ đồ nguyên lý mạch phân kênh 8 đường ra




- Cổng NOT.cổng AND.


- Led.

- Điện trở.








3.3. Thực hành






104



b. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV Bảng 8 – 6. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV


THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ









nhọn

01 Cái




1 IC U1 7404 01 Con

2 IC U2 7408 05 Con





Khảo sát và lắp ráp mạch điện phân kênh 8 đường ra ở hình 8 – 3.


Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên







105

board. - Uốn nắn dây cắm cho



Bước 2 :

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC

- Lắp đèn led


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch



luyện tập.

Phiếu

luyện

tập.



phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f. Luyện tập


106

4. BÀI TẬP

Bài 1: Trình bày bảng trạng thái, viết hàm đầu ra, vẽ sơ đồ nguyên lý mạch phân

kênh 8 đầu ra? Hãy xây dựng quy trình thực hiện và lắp ráp?

Bài 2: Nêu tên và khảo sát một số IC phân kênh?

Ghi nhớ:

* Khái niệm chung về mạch phân kênh.

Nắm vững các đầu vào, đầu ra của mạch phân kênh.

* Mạch phân kênh bốn đường ra.

Nắm vững các bước thiết kế mạch như: bảng trạng thái, hàm logic, mạch

logic phân kênh bốn đường ra.

* Mạch phân kênh tám đường ra.


logic phân kênh tám đường ra.

107

BÀI 9: THIẾT KẾ VÀ LẮP RÁP MẠCH DỒN KÊNH


Giới thiệu:

Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-MUX)

là 1 dạng mạch tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các

kênh vào) để đưa tới 1 ngõ ra (gọi là kênh truyền nối tiếp). Việc chọn đường nào

trong các đường ngõ vào do các ngõ chọn quyết định. Ta thấy MUX hoạt động như

1 công tắc nhiều vị trí được điều khiển bởi mã số. Mã số này là dạng số nhị phân,

tuỳ tổ hợp số nhị phân này mà ở bất kì thời điểm nào chỉ có 1 ngõ vào được chọn

và cho phép đưa tới ngõ ra.

Mục tiêu:


- Kiến thức: Trình bày được khái niệm mạch dồn kênh, xây dựng được

bảng trạng thái, viết được các hàm quan hệ vẽ được sơ đồ mạch dồn kênh dùng

các cổng logic.

- Kỹ năng: Phân tích, khảo sát và lắp đặt mạch dồn kênh, kiểm tra phát

hiện lỗi và khắc phục lỗi.



Nội dung chính:

1. KHÁI NIỆM CHUNG VỀ MẠCH DỒN KÊNH

Một mạch dồn kênh sẽ có N đường dữ liệu đầu vào (D0 – DN – 1) một đường

dữ liệu ra (kênh chung Y) và có m bit địa chỉ. Số bit địa chỉ phụ thuộc vào số kênh

dữ liệu đầu vào theo công thức: mm N 22 1 trong một thời điểm xác định chỉ có

duy nhất một đường đầu vào hoạt động.

Sơ đồ khối tổng quát:

Mạch

dồn

kênh

A

B

…

Các bít địa

chỉ

Y kênh

dữ liệu

đầu ra

Các dữ liệu

đầu vào

D0

D1

DN-1

…

Hình 9 – 1. Sơ đồ tổng quát mạch dồn kênh

2. MẠCH DỒN KÊNH BỐN ĐƯỜNG VÀO


a. bảng trạng thái

Một mạch dồn kênh sẽ có 4 đường dữ liệu đầu vào (D0 – D3) một đường

dữ liệu ra (kênh chung Y).

108

Ta có: 21 242 nên có số bit đia chỉ m = 2.


ra tích cực ở mức cao và nhận đúng tín hiệu của kênh truyền từ đầu vào với mã địa

chỉ cua nó, ta có bảng trạng thái như sau: Bảng 9 – 1. Bảng trạng thái mạch dồn kênh 4 đầu vào

Các bit

địa chỉ

Các đường dữ

liệu vào

Kênh

chung ra

A B D0 D1 D2 D3 Y

0 0 1 0 0 0 1

0 1 0 1 0 0 1

1 0 0 0 1 0 1

1 1 0 0 0 1 1

b. Hàm logic

Từ bảng trạng thái ta viết được các hàm đầu ra như sau:

BADBADBADBADY ........ 3210

c. Mạch logic

D0

D1

D2

D3

A B

12

7404

34

7404

1

2

3U2:A

7408

4

5

6U2:B

7408

9

10

8U2:C

7408

12

13

11U2:D

7408

1

2

3U3:A

74084

5

6U3:B

7408

9

10

8U3:C

740812

13

11U3:D

7408

1

2

3U4:A

7432

4

5

6U4:B

7432

9

10

8

U4:C

7432

Y

R1330

+5VA A B B

Hình 9 – 2. Sơ đồ nguyên lý mạch dồn kênh 4 đường vào



Bước 2 : Chọn vật tư linh kiện theo đúng yêu cầu.

- Cổng NOT.cổng AND, cổng OR.

109


- Led.

- Điện trở.

Bước 3 : Sắp xếp các linh kiện theo trình tự.



Bước 4 : Mô phỏng mạch điện




2.3. Thực hành








b. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV Bảng 9 – 2. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV.


THUẬT

SỐ

LƯỢNG

ĐƠN VỊ

TÍNH GHI CHÚ









nhọn

01 Cái




1 IC U1 7404 01 Con

2 IC U2 7408 05 Con

3 IC U3 7432 01 Con





Khảo sát và lắp ráp mạch điện dồn kênh 4 đường vào ở hình 9 – 2.


110

Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

111

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

e. Các dạng sai hỏng thường gặp Bảng 9 – 4. Các dạng sai hỏng thường gặp


phục

1 - Mạch được cấp nguồn




mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f. Luyện tập


3. MẠCH DỒN KÊNH TÁM ĐƯỜNG VÀO



Một mạch dồn kênh sẽ có 8 đường dữ liệu đầu vào (D0 – D7) một đường dữ

liệu ra (kênh chung Y).

Ta có: 32 282 nên có số bit đia chỉ m = 3.


ra tích cực ở mức cao và nhận đúng tín hiệu của kênh truyền từ đầu vào với mã địa

chỉ của nó, ta có bảng trạng thái như sau: Bảng 9 – 5. Bảng trạng thái mạch dồn kênh 8 đường vào

Các bit

địa chỉ Các đường dữ liệu vào

Kênh

chung

ra

A B C D0 D1 D2 D3 D4 D5 D6 D7 Y

0 0 0 1 0 0 0 0 0 0 0 1

0 0 1 0 1 0 0 0 0 0 0 1

0 1 0 0 0 1 0 0 0 0 0 1

0 1 1 0 0 0 1 0 0 0 0 1

1 0 0 0 0 0 0 1 0 0 0 1

1 0 1 0 0 0 0 0 1 0 0 1

1 1 0 0 0 0 0 0 0 1 0 1

1 1 1 0 0 0 0 0 0 0 1 1

112

b. Hàm logic

Từ bảng trạng thái ta viết được các hàm đầu ra như sau:

CBADCBADCBADCBADCBADCBADCBADCBADY ........................ 76543210

c. Mạch logic

A

12

34

56

B C

1

2

3U2:A7408

4

5

6U2:B

7408

9

10

8U2:C

7408

12

13

11U2:D7408

1

2

3U3:A

7408

4

5

6U3:B

7408

9

10

8U3:C7408

12

13

11U3:D

7408

1

2

3U4:A

7408

4

5

6U4:B7408

9

10

8U4:C

7408

12

13

11U4:D

7408

1

2

3U5:A

7408

4

5

6U5:B

7408

9

10

8U5:C

7408

12

13

11U5:D

7408

1

2

3U6:A

7408

4

5

6U6:B

7408

9

10

8U6:C

7408

12

13

11U6:D

7408

2

3

4

5

1U7:A

4072

9

10

11

12

13U7:B

4072

1

2

3U8:A

7432

R1330

D8

LED-YELLOW

Y

D0 D1 D2 D3 D4 D5 D6 D7

Hình 9 – 3. Sơ đồ nguyên lý mạch dồn kênh 8 đường vào




- Cổng NOT.cổng AND, cổng OR.


- Led.

- Điện trở.








2.3. Thực hành



113








THUẬT

SỐ

LƯỢNG

ĐƠN VỊ

TÍNH GHI CHÚ









nhọn

01 Cái




1 IC U1 7404 01 Con

2 IC U2 7408 05 Con

3 IC U3 7432 01 Con

4 IC U4 4072 01 Con





Khảo sát và lắp ráp mạch điện dồn kênh 8 đường vào ở hình 9 – 3.


Các bước


Dụng cụ,

thiết bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn năng,

board

mạch,

panh kẹp,

kìm, kéo

cắt.

114

- Xác định vị

trí đặt linh

kiện trên

board










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1 lõi,

board

cắm, linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn năng.

Bước 4:

Cấp nguồn




và mass.



Board

nguồn,

đồng hồ

vạn năng.

Bước 5:

Khảo sát

mạch điện.


mạch



luyện tập.

Phiếu

luyện tập.



phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

115

f. Luyện tập


4. BÀI TẬP

Bài 1: Trình bày bảng trạng thái, viết hàm đầu ra, vẽ sơ đồ nguyên lý mạch dồn

kênh 8 đầu vào? Hãy xây dựng quy trình thực hiện và lắp ráp?

Bài 2: Nêu tên và khảo sát một số IC dồn kênh?

Ghi nhớ:

* Khái niệm chung về mạch dồn kênh.

Nắm vững các đầu vào, đầu ra của mạch dồn kênh.

* Mạch dồn kênh bốn đường ra.


logic phân kênh bốn đường ra.

* Mạch dồn kênh tám đường ra.


logic dồn kênh tám đường ra.

116

BÀI 10: LẮP RÁP MẠCH KHẢO SÁT FLIP – FLOP


Giới thiệu:

Flip- Flop (viết tắt là FF) là mạch dao động đa hài hai trạng thái bền, được

xây dựng trên cơ sở các cổng logic và hoạt động theo một bảng trạng thái cho

trước.

Một FF thường có:

- Một hoặc hai ngõ vào dữ liệu, một ngõ vào xung Ck và có thể có các ngõ

vào với các chức năng khác.

- Hai ngõ ra, thường được ký hiệu là Q (ngõ ra chính) và Q (ngõ ra phụ).

Người ta thường dùng trạng thái của ngõ ra chính để chỉ trạng thái của FF. Nếu hai

ngõ ra có trạng thái giống nhau ta nói FF ở trạng thái cấm.

Flipflop có thể được tạo nên từ mạch chốt (latch). Điểm khác biệt giữa một

mạch chốt và một FF là: FF chịu tác động của xung Clock (xung đồng hồ) còn

mạch chốt thì không. Người ta gọi tên các FF khác nhau bằng cách dựa vào tên các

ngõ vào dữ liệu của chúng.

Mục tiêu:


- Kiến thức: Trình bày được ký hiệu, bảng chân lý, vẽ được dạng sóng của

các flip – flop, khả năng ứng dụng, phương pháp tra cứu, khảo sát các IC flip –

flop.

- Kỹ năng: Tra cứu và khảo sát được các IC chứa các flip – flop.



Nội dung chính:

1. KHÁI NIỆM CHUNG VỀ FLIP – FLOP

Các mạch Flip – Flop còn gọi là mạch lật, mạch đu đưa hay còn gọi là mạch

trigger, FF là phần tử cơ bản để xây dựng lên các bộ nhớ, bộ đếm, ghi dịch… và

rất nhiều các úng dụng khác.

FF có ký hiệu:

Các

đầu

vào

Các

đầu

ra

S/Pr

R/Cl

Ck

Q

Q

Hình 10 – 1. Ký hiệu Flip – Flop

* Các đầu vào bao gồm:

117

- Các đầu vào dữ liệu có tên phụ thuộc vào từng loại FF cụ thể.

- Các đầu vào xung đồng hồ hay còn gọi là xung nhịp có ký hiệu là Ck hay

Cp.

- Các đầu vào điều khiển: Đầu vào đặt trạng thái ký hiệu là S (SET) hoặc Pr

(Preset) và đầu vào xóa ký hiệu là R (Reset) hoặc Cl (Clear).

* FF có 2 đầu ra ký hiệu bằng chữ Q và Q (với Q là đảo củaQ ), đầu ra của FF

luôn luôn thỏa mãn 2 điều kiện sau: 1QQ và 0. QQ .

Điều đó có nghĩa là nếu 01 QQ hoặc 10 QQ .

* Sự tác động của xung Ck:

Các trạng thái ra của FF thay đổi phụ thuộc vào sự tác động xung Ck. Có 2

hình thức tác động của xung Ck, đó là tác động bởi cạnh (Edge) của xung và tác

động bởi mức (Level) của xung.

FF được tác động bởi cạnh lên và mức cao của xung Ck các ký hiệu như hình

vẽ 10 – 2a.

FF được tác động bởi cạnh xuống và mức thấp của xung Ck các ký hiệu như

hình vẽ 10 – 2b.

a) b)

Hình 10 – 2. Các ký hiệu xung CK

* Sự tác động của các đầu vào điều khiển:

Có 2 hình thức tác động của các đầu vào điều khiển: Tích cực ở mức cao

(mức 1) và Tích cực ở mức thấp (mức 0) ký hiệu như hình 10 – 3.

a) b)

Hình 10 – 3. Các tác động của các đầu vào điều khiển

Các đầu vào điều khiển ở mức không tích cực thì không ảnh hưởng đến trạng

thái ra của FF.

Các đầu vào điểu khiển ở mức tích cực thì ảnh hưởng đến trạng thái đầu ra

của FF.

như sau:

- Đầu vào đặt (S/Pr) ở múc tích cực thì đầu ra Q luôn luôn nhận giá trị bằng 1.

- Đầu vào đặt (R/Cl) ở múc tích cực thì đầu ra Q luôn luôn nhận giá trị bằng 0.

* Phân loại Flip – Flop.

- Theo chức năng làm việc của các đầu vào dữ liệu có các loại: D – Flip Flop,

T– Flip Flop, RS - Flip Flop, JK - Flip Flop.

- Theo cách làm việc trong mạch điện ta có: Flip – Flop đồng bộ

(Synchronous flip – flop) và không đồng bộ (asynchronous flip – flop).

2. FLIP – FLOP LOẠI RS

2.1. Flip – Flop loại RS không đồng bộ

Flip – Flop loại RS không đồng bộ là loại Flip – Flop không có xung CK, ký

hiệu:

118

Pr

Cl

Q

Q

R

R

FF

Pr

Cl

Q

Q

R

R

FF

a) b)

Hình 10 – 4. Các ký hiệu Flip – Flop loại RS không đồng bộ.

Các đầu vào dữ liệu ký hiệu là R(Reset) và S(Set) và các đầu vào điều khiển

ký hiệu là Pr Preset) và Cl(Clean) có 2 đầu ra Q và Q .

Trạng thái tác động của các đầu vào điều khiển (Pr và Cl) có 2 trường hợp:

tích cực ở mức cao như hình 10 – 4a và tích cực ở mức thấp như hình 10 – 4b.

Bảng trạng thái của Flip – Flop loại RS không đồng bộ, chân điều khiển tích

cực ở mức cao. Trong đó:

nR : Trạng thái hiện tại của đầu vào R.

nS : Trạng thái hiện tại của đầu vào S.

nQ : Trạng thái hiện tại của đầu ra Q .


0Q : Trạng thái trước của đầu ra Q .


Ký hiệu “ - ”: Trạng thái tùy chọn của các đầu vào.

Ký hiệu “ X ”: Trạng thái không xác định của các đầu ra. Bảng 10 – 1. Bảng chân lý của Flip – Flop loại RS không đồng bộ chân điều khiển tích

cực mức cao

Pr Cl Rn Sn nQ nQ

1 0 - - 1 0

0 1 - - 0 1

0 0 - - 0Q 0Q

0 0 0 0 0Q 0Q

0 0 0 1 1 0

0 0 1 0 0 1

0 0 1 1 X X

Bảng trạng thái của Flip – Flop loại RS không đồng bộ, chân điều khiển

tích cực ở mức thấp. Bảng 10 – 2. Bảng trạng thái của Flip – Flop loại RS không đồng bộ chân điều khiển

tích cực mức thấp

Pr Cl Rn Sn nQ nQ

0 1 - - 1 0

1 0 - - 0 1

1 1 - - 0Q 0Q

119

1 1 0 0 0Q 0Q

1 1 0 1 1 0

1 1 1 0 0 1

1 1 1 1 X X

Dạng sóng vào/ra.

Hình 10 – 5. Dạng sóng vào ra của FF –RS không đồng bộ

Từ bảng trạng thái ta có nhận xét:

- Trạng thái đầu ra Q của FF – RS không đồng bộ không những phụ thuộc

vào R và S mà con phụ thuộc vào trạng thái ra trước đó 0Q .

- FF – RS đồng bộ được xác lập 3 trạng thái của đầu ra Q : Giữ nguyên

trạng thái trước n 0Q Q ; đầu ra nQ 1 ; đầu ra nQ 0 .

- FF – RS đồng bộ có trạng thái cấm không cho phép xảy ra khi các đầu

vào R = S = 1.

Thiết kế mạch FF-RS dùng các cổng logic:

Rn Sn

Q0

0

00

1 X 0

0 X 1 1

01 11 10

0

1

Bảng 10 – 3. Bảng Karnaugh

Từ bảng Karnaugh ta viết được hàm đầu ra nQ dạng tuyển hoặc dạng hội sau

đó áp dụng định lý Demorgan để biến đổi ta có biểu thức sau:

n n 0 nQ S Q .R

n n 0 n n 0 nQ S Q .R S .Q R (1)

n n 0 nQ S Q .R

n n 0 n n 0 nQ S Q .R S Q R (2)

n n 0 nQ R (Q S )

n n 0 n n 0 nQ R (Q S ) R (Q S ) (3)

n n 0 nQ R .(Q S )

120

n n 0 n n 0 nQ R .(Q S ) R .Q .S (4)

Từ biểu thức (1) và (4) ta vẽ được mạch Flip – Flop RS chỉ dùng cổng NAND

như sau:

Hình 10 – 6. Mạch FF – RS chỉ dùng cổng NAND

Từ biểu thức (2) và (3) ta vẽ được mạch Flip – Flop RS chỉ dùng cổng NOR

như sau:

Hình 10 – 7. Mạch FF – RS chỉ dùng cổng NOR

2.2. Flip – Flop loại RS đồng bộ

Phản ứng của FF – RS không đồng bộ trên là phản ứng tức thời, nhưng trên

thực tế FF – RS này phải được nằm trong hệ thống của nó, để đồng bộ hệ thống

người ts tổ chức xung đồng bộ cho hệ thống. Một thời gian không lâu các thiết bị

điện tử được đồng bộ bởi mức của xung chỉ huy thống nhất của hệ thống, xung đó

người ta gọi là xung đồng hồ(clock), nghĩa là toàn bộ hệ thống sẽ chuyển trạng thái

tại thời điểm xung clock chuyển trạng thái từ mức “0” lên mức “1” hoặc ngược lại

và duy trì trạng thái đó khi xung clock giữ nguyên trạng thái. FF – RS cũng không

nằm ngoài lệ và cũng được chuyển trạng thái theo mức của xung điều khiển clock.

Dưới đây là cấu trúc FF – RS được chuyển trạng thái nhờ mức điện của xung điều

khiển clock của hệ thống. Ở đây ta chúng ta nhận thấy rằng S = s và R = r khi

clock = 1, mọi hoạt động khác của FF – RS tuân thủ bảng trạng thái đã biết. Nhưng

chỉ một thời gian không lâu, việc đồng bộ bằng mức điện (ngưỡng điện áp của

xung clock) cho hệ thống không thể chấp nhận được bởi lẽ trong hệ thống thiết bị

điện tử số có rất nhiều bộ phận khác nhau nên yêu cầu chuyển đổi trạng thái của nó

cũng yêu cầu tại các thời điểm khác nhau, chính vì lý do đó mà các Flip Flop

chuyển đổi trạng thái theo sườn của xung clock, nó được chia làm hai loại:

- Loại kích bằng sườn dương (sườn trước) của xung clock.

- Loại kích bằng sườn âm (sườn sau) của xung clock.

121

Sơ đồ logic của nó được mô tả ở hình 10 – 8.

1

2

3U1:A

7408

4

5

6U1:B

7408

2

3

1U2:A

7402

5

6

4U2:B

7402

CLOCK

D2

D1

+5V

R

S

Hình 10 – 8. Sơ đồ mạch Flip – Flop đồng bộ

Flip – Flop loại RS đồng bộ là loại FF có xung Ck, ký hiệu như hình 10 – 9.

Các đầu vào dữ liệu ký hiệu là R (Reset) và S (Set) các đầu vào điều khiển ký

hiệu Pr (Preset) và Cl (Clean) và có hai đầu ra Q và Q .

Trạng thái tác động của các đầu vào điều khiển (Pr và Cl) có hai trường hợp:

Tích cực ở mức cao và tích cực ở mức thấp.

Xung Ck tích cực ở cạnh lên như hình 10 – 9.a và xung Ck tích cực ở cạnh

xuống như hình 10 – 9.b.

a) b)

Hình 10 – 9. Ký hiệu FF – RS đồng bộ

- Bảng trạng thái. Bảng 10 – 4. Bảng trạng thái FF – RS đồng bộ

Ck Rn Sn nQ nQ

0 - - 0Q 0Q

( ) 0 0 nQ 0Q

( ) 0 1 1 0

( ) 1 0 0 1

( ) 1 1 X X

Ck có thể tác động ở cạnh lên ( ) hoặc cạnh xuống ( ) .

nR : Trạng thái hiện tại của đầu vào R.

122

nS : Trạng thái hiện tại của đầu vào S.





Ký hiệu “ - ”: Trạng thái tùy chon của các đầu vào.

Ký hiệu “ X ”: Trạng thái không xác định của các đầu ra.

Dạng sóng vào/ra:

Hình 10 – 10. Dạng sóng vào/ra của FF – RS đồng bộ.

- Trạng thái đầu ra Q của FF – RS đồng bộ không những phụ thuộc vào R và

S mà còn phụ thuộc vào thời điểm tác động xung CK.

- FF – RS đồng bộ được xác lập 3 trạng thái của đầu ra Q.

+ Giữ nguyên trạng thái trước n 0Q Q .

+ Đầu ra nQ 1

+ Đầu ra nQ 0

- FF – RS đồng bộ có trạng thái cấm không cho phép xảy ra khi các đầu vào R

= S = 1.

3. FLIP – FLOP LOẠI JK

Flip – Flop loại JK đồng bộ là loại FF có xung Ck, ký hiệu như hình 10 – 11.

Các đầu vào dữ liệu ký hiệu là J và K. Các đầu vào điều khển ký hiệu là S (Set) và

R (Reset), có hai đầu ra Q và Q .

Trạng thái tác động của các đầu vào điều khiển (R và S) có hai trường hợp tích

cực ở mức cao như hình 10 – 11a và tích cực ở mức thấp như hình 10 – 11b.

Xung Ck tích cực ở cạnh lên như hình 10 – 11a và xung Ck tích cực ở cạnh

xuống như hình 10 – 11b.

- Ký hiệu:

a) b)

Hình 10 – 11. Ký hiệu Flip Flop – JK

123

- Bảng trạng thái. Bảng 10 – 5. Bảng trạng thái FF – JK

Ck Jn Kn nQ nQ

0 - - 0Q 0Q

( ) 0 0 0Q 0Q

( ) 0 1 0 1

( ) 1 0 1 0

( ) 1 1 0Q 0Q


Hình 10 – 12. Dạng sóng vào/ra của FF – JK.

4. FLIP – FLOP LOẠI D

Flip – Flop loại D có một đầu vào dữ liệu ký hiệu là D, có các đầu vào điều

khiển ký hiệu là S (Set) và R (Reset), có hai đầu ra Q và Q .


cực ở mức cao như hình 10 – 13a và tích cực ở mức thấp như hình 10 – 13b.

Xung Ck tích cực ở cạnh lên như hình 10 – 13a hoặc xung Ck tích cực ở cạnh

xuống như hình 10 – 13b.

- Ký hiệu:

a) b)

Hình 10 – 13. Ký hiệu Flip Flop – D

- Bảng trạng thái. Bảng 10 – 6. Bảng trạng thái FF – D.

Ck Dn nQ nQ

0 - 0Q 0Q

( ) 0 0 1

( ) 1 1 0

124


Hình 10 – 14. Dạng sóng vào/ra của FF – D

Trạng thái đầu ra Q của FF – D nhận giá trị của đầu vào nhưng trễ một khoảng

thời gian đúng bằng độ rộng của xung Ck. Nếu thay đổi tần số xung Ck thì sẽ thay

đổi thời gian dữ liệu qua FF – D. FF – D thường sử dụng để thiết kế thanh ghi, bộ

nhớ, mạch quảng cáo…

5. FLIP – FLOP LOẠI T

Flip – Flop loại T có một đầu vào dữ liệu ký hiệu là T, có các đầu vào điều khiển

ký hiệu là S (Set) và R (Reset), có hai đầu ra Q và Q .


cực ở mức cao như hình 11.15a và tích cực ở mức thấp như hình 11-15b.

Xung Ck tích cực ở cạnh lên như hình 11-15a hoặc xung Ck tích cực ở cạnh

xuống như hình 11-15b.

- Ký hiệu:

a) b)

Hình 10 – 15. Ký hiệu Flip Flop – T

- Bảng trạng thái. Bảng 10 – 7. Bảng trạng thái FF – T.

Ck Tn nQ nQ

0 - 0Q 0Q

( ) 0 0Q 0Q

( ) 1 0Q 0Q

Ta thấy khi T = 1 mà có xung Ck tác động thì tại đầu ra Q sẽ lật trạng thái liên

tục.

125


Hình 10 – 16. Dạng sóng vào/ra của FF – T

Nhận xét: Trạng thái đầu ra Q của FF – T phụ thuộc vào giá trị đầu vào T. FF –

T chỉ có hai trạng thái trước đó hoặc lật trạng thái. Tuy nhiên trạng thái của đầu ra

còn phụ thuộc vào thời điểm tác động xung Ck. FF – T thường được xử dụng để

thiết kế bộ đếm trong kỹ thuật điện tử số.

6. KHẢO SÁT MỘT SỐ VI MẠCH (IC) FLIP – FLOP

6.1. Khảo sát IC 74112 (FF – JK)

a. Sơ đồ chân và hình dạng

- Sơ đồ chân:

Hình 10 – 17. Sơ đồ chân IC 74LS112

- Hình dạng:

Hình 10 – 18. Hình dạng IC 74LS112

b. Bảng trạng thái và thông số kỹ thuật Bảng 10 – 8. Bảng trạng thái IC 74112

INPUTS OUTPUTS FUNTION

CLK PR J K CK Q Q

L H X X X L H CLEAR

126

H L X X X H L PRESET

L L X X X H h

H H L L nQ nQ NOCHANGE

H H H L H L

H H L H L H

H H H H nQ nQ TOGGLE

H H X X 0Q 0Q NOCHANGE

Bảng 10 – 9. Bảng thông số kỹ thuật IC 74112

Symbol Parameter Min Nom Max Units

VCC Supply Voltage 4.75 5 5.25 V

VIH HIGH Level Input Voltage 2 V

VIL LOW Level Input Voltage 0.8 V

IOH HIGH Level Output Current - 0.4 mA

IOL LOW Level Output Current 8 mA

fCLK Clock Frequency (Note 3) 0 30 MHZ


tW Pulse Width

(Note 3)

Clock HIGH 20

ns Preset LOW 25

Clear LOW 25

tW Pulse Width

(Note 5)

Clock HIGH 25

ns Preset LOW 30

Clear LOW 30

tSU Setup Time (Note 3) (Note 4) 20 Ns


tH Hold Time (Note 3) (Note 4) 0 Ns


tA Pree Air Operating Tempera

ture 0 70

0C

Note 3: LC 15pF , LR 2K , 0AT 25 C and CCV 5V

Note 4: The symbol ( ) indicates the falling edge ò the clock pulse is used for

reference.

Note 5: LC 50pF , LR 2K , 0AT 25 C and CCV 5V

c. Khảo sát IC 74LF112 (FF – JK)

Sơ đồ nguyên mạch điện khảo sát IC 74LF112 (FF – JK).

127

J3

Q5

CLK1

K2

Q6

S4

R15

U3:A

74LS112

SW3

SW1

SW2

R1

330

R2

330

SW4

CLOCK

+5V

+5V

+5V

D1

D2

Hình 10 – 19. Sơ đồ nguyên lý mạch điện khảo sát IC 74112 (FF-JK)




- IC 74112 hoặc tương đương.


- Led.

- Điện trở.

- Xung Ck.

Bước 3 : Sắp xếp các linh kiện theo trình tự.



Bước 4 : Mô phỏng mạch điện.




6.3. Thực hành










THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ






128




nhọn

01 Cái




1 IC U1 74112 01 Con





Lắp ráp và khảo sát IC 74LS112 ở hình 10 – 19.


Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra



Đồng hồ

129

an toàn cho

mạch điện.









đo.


tính.



khác xa nhau.

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch



luyện tập.

Phiếu

luyện

tập.



phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f. Luyện tập


6.4. Khảo sát IC 74LS74 (FF – D)

a. Sơ đồ chân và hình dạng

- Sơ đồ chân:

Hình 10 – 20. Sơ đồ chân IC 74LS74 (FF – D).

- Hình dạng:

130

Hình 10 – 21. Hình dạng IC 74LS74 (FF – D)

b. Bảng trạng thái và thông số kỹ thuật Bảng 10 – 13. Bảng trạng thái IC 74LS74 (FF – D)

Bảng 10 – 14. Bảng thông số kỹ thuật IC 74LS74 (FF – D)

Symbol Parameter Min Nom Max Units

VCC Supply Voltage 4.75 5 5.25 V

VIH HIGH Level Input Voltage 2 V

VIL LOW Level Input Voltage 0.8 V

IOH HIGH Level Output Current - 0.4 mA

IOL LOW Level Output Current 8 mA



tW Pulse Width

(Note 3)

Clock HIGH 18

ns Preset LOW 15

Clear LOW 15

tW Pulse Width

(Note 5)

Clock HIGH 25

ns Preset LOW 20

Clear LOW 20





tA Pree Air Operating Tempera

ture 0 70

0C

131

Note 3: LC 15pF , LR 2K , 0AT 25 C and CCV 5V .

Note 4: The symbol ( ) indicates the falling edge ò the clock pulse is used for

reference.

Note 5: LC 50pF , LR 2K , 0AT 25 C and CCV 5V .

c. Khảo sát IC 74LS74 (FF – D)

Sơ đồ nguyên mạch điện khảo sát IC 74LS74 (FF – D).

SW2

SW1

R1

330

R2

330

SW3

CLOCK

+5V

+5V

+5V

D1

D2

D2

Q5

CLK3

Q6

S4

R1

U1:A

74LS74

Hình 10 – 22. Sơ đồ nguyên lý mạch điện khảo sát IC 74LS74 (FF – D)




- IC 74LS74 hoặc tương đương.


- Led.

- Điện trở.

- Xung Ck.








6.6. Thực hành








b. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV

132

Bảng 10 – 15. Danh mục thiết bị dụng cụ, vật tư cần chuẩn bị cho một bàn thực hành/3SV


THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ









nhọn

01 Cái




1 IC U1 74LS74 01 Con





Lắp ráp và khảo sát IC 74LS74 (FF – D) ở hình 10 – 22.


Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh



Dây kết

133

kiện trên

board cắm.

theo trình tự :

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.

hợp nhất.






chéo nhau.

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch



luyện tập.

Phiếu

luyện

tập.



phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f. Luyện tập


7. BÀI TẬP

Bài 1: Tra cứu sơ đồ chân và khảo sát IC 4027.

Bài 2: Tra cứu sơ đồ chân và khảo sát IC 74LS76.

Bài 3: Tra cứu sơ đồ chân và khảo sát IC 74ALS114.

134

Bài 4: Tra cứu sơ đồ chân và khảo sát IC 74ALS111.

Bài 5: Tra cứu sơ đồ chân và khảo sát IC 4013.

Ghi nhớ:

* Khái niệm chung về Flip – Flop.

Nắm vững các đầu vào, đầu ra của Flip – Flop.

* Các loại Flip – Flop RS, Flip – Flop JK, Flip – Flop loại D, Flip – Flop loại T.

- Nắm vững ký hiệu, các đầu vào đầu ra,bảng trạng thái, của các Flip – Flop.

- Chuyển đổi qua lại giữa các Flip – Flop.

135

BÀI 11: THIẾT KẾ VÀ LÁP RÁP MẠCH GHI DỊCH


Giới thiệu:

Trong máy tính, thanh ghi (tên thường gọi của mạch ghi dịch) là nơi lưu

tạm dữ liệu để thực hiện các phép tính, các lệnh cơ bản như ghi dữ liệu, dịch

thông tin .... Ngoài ra, mạch ghi dịch còn những ứng dụng khác như: tạo mạch

đếm vòng, biến đổi dữ liệu nối tiếp ↔ song song, dùng thiết kế các mạch đèn

trang trí, quảng cáo . . .

Mục tiêu:


- Kiến thức: Trình bày được bảng trạng thái, viết được các hàm quan hệ

và vẽ được sơ đồ nguyên lý, dạng sóng của mạch ghi dịch, khả năng ứng dụng,

phương pháp xây các mạch ghi dịch.

- Kỹ năng: Trình bày được các qui trình lắp ráp và lắp được các mạch

ghi dịch, nhận biết được lỗi và khắc phục lỗi.


giác trong học tập, đảm bảo an toàn cho người và thiết bị.

Nội dung chính:

1. KHÁI NIỆM VỀ MẠCH GHI DỊCH


Mạch ghi dịch là mạch điện thực hiện nhiệm vụ ghi và dịch theo xung nhịp.

Ta đã biết mỗi một FF có khả năng nhớ một bit. Như vậy thanh ghi dịch n bit

được tạo thành từ n FF. Cấu trúc thanh ghi dịch gồm có đầu vào dữ liệu D, xung

xóa RS (hoặc CL), cung nhịp Ck và các đầu ra là đầu ra Q của các FF.

Một thanh ghi dịch có thể dịch trái hay dịch phải là tùy thuộc vào cách thiết

lập mạch điện.

Dữ liệu đầu ra có thể lấy đồng thời từ các đầu ra Q của các FF (ra song song)

hay lấn lần lượt từ một đầu ra Q của FF cuối cùng (ra nối tiếp).

Các thanh ghi dịch hay được ứng dụng đó là ghi dịch loại D. Sơ đồ cấu trúc

thanh ghi dịch 4 bit như hình 11 – 1 và hình 11 – 2.

Hình 11 – 1. Sơ đồ cấu trúc thanh ghi dịch 4 bit quay trái

136

Hình 11 – 2. Sơ đồ cấu trúc thanh ghi dịch 4 bit quay phải

D: Là dữ liệu đầu vào cần truyền.

Qi: Là dữ liệu ở các đầu ra ( i = 0,1,2,3).

RS: Là xung xóa.

Ck: Là xung nhịp.

Nhận xét:

- Nếu ghi dịch thực hiện dịch phải nghĩa là ta đã thực hiện phép chia số nhị

phân trước đó cho 2, nếu ghi dịch thực hiện dịch trái nghĩa là ta đã thực hiện phép

nhân số nhị phân trước đó với 2.

- Nếu ghi dịch n bit thực hiện lấy dữ liệu đầu ra đồng thời từ các đầu ra Q của

các FF (ra song song) thì chỉ mất n xung ta có thể lấy hết n bit dũ liệu truyền từ đầu

vào.

- Nếu ghi dịch n bit thực hiện lấy dữ liệu đầu ra đầu ra Q của các FF cuối

cùng (ra nối tiếp) thì phải mất 2n xung ta có thể lấy hết n bit dữ liệu truyền từ đầu

vào.

1.2. Phân loại mạch ghi dịch

- Theo chiều: Các mạch ghi dịch thường có khả năng ghi dịch theo chiều,

có loại ghi dịch phải (Shift – right) và ghi dịch trái (Shift – Left).

- Theo dữ liệu vào và dữ liệu ra:

Vào nối tiếp / ra nối tiếp SISO (Serial Input / Serial Output).

Vào nối tiếp / ra song song SIPO (Serial Input / Parallel Output).

Vào song song / ra nối tiếp PISO (Parel Input / Serial Output)

Vào song song / ra song song PIPO (Parel Input / Serial Output).

1.3. Các bước xây dựng mạch ghi dịch

- Bước 1: Chọn loại mạch cần thiết kế, xác định đồ hình chuyển trạng thái.

- Bước 2: Lập bảng trạng thái.

- Bước 3: Viết các hàm quan hệ (rút gọn nếu có).

- Bước 4: Vẽ mạch điện.

- Bước 5:Kiểm tra nguyên lý mạch (mô phỏng nếu có).

2. MẠCH GHI DỊCH DÙNG FLIP – FLOP

2.1. Mạch ghi dịch 4 bit

Mạch ghi dịch 4 bit dùng FF-D có RESET = ‘0’.

Ck tác động ở cạnh xuống (Ck = 0).

Chọn dạng mạch cần thiết kế vào nối tiếp ra song song.

137

Giả sử cho 4 bit dữ liệu vào A3 A2 A1 A0.

a) Bảng trạng thái Bảng 11 – 1. Bảng trạng thái mạch ghi dịch 4 bit

RS CK Q0 Q1 Q2 Q3 D0 D1 D2 D3

0 X 0 0 0 0 A0 0 0 0

1 1 A0 0 0 0 A1 A0 0 0

1 2 A1 A0 0 0 A2 A1 A0 0

1 3 A2 A1 A0 0 A3 A2 A1 A0

1 4 A3 A2 A1 A0 A0 A3 A2 A1

1 5 A0 A3 A2 A1 A1 A0 A3 A2

1 6 A1 A1 A3 A2 A2 A1 A0 A3

1 7 A2 A2 A2 A3 A3 A2 A1 A0

1 8 A3 A3 A3 A0

b) Hàm logic

Từ bảng trạng thái dùng bảng Karrnaugh rút gọn hàm ta được:

D1 = Q0, D2 = Q1, D3 = Q2 , RS = 1.

c) Sơ đồ mạch điện

D5

Q1

CLK3

Q2

R4

S6 U1:A

4013

D9

Q13

CLK11

Q12

R10

S8 U1:B

4013

D5

Q1

CLK3

Q2

R4

S6 U2:A

4013

D9

Q13

CLK11

Q12

R10

S8 U2:B

4013

R1330

R2330

R3330

R4

330

D1 D2 D3 D4

RESETS

CLEAR

+5V

Hình 11 – 3. Sơ đồ mạch ghi dịch 4 bit

Nguyên lý hoạt động của mạch được mô tả dưới dạng sóng như sau:

Hình 11 – 4. Dạng sóng ra cả mạch ghi dịch 4 bit quay phải

138




- Các Flip-Flop D.

- Các chuyển mạch (Các mức logic).

- Led.

- Điện trở.

- Xung Ck.








2.3. Thực hành










THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ









nhọn

01 Cái

7 Máy vi tính Mô phỏng các

mạch số 01 Bộ


1 IC U1 4013 02 Con

2 IC U1 7408 02 Con




139


Lắp ráp mạch ghi dịch 4 bít ở hình 12-3

d. Khảo sát IC 4013

- Sơ đồ chân:

Hình 11 – 5. Sơ đồ chân IC 4013

- Hình dạng:

Hình 11 – 6. Hình dạng IC 4013

e. Trình tự thực hiện Bảng 11 – 3. Trình tự thực hiện

Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.


hợp nhất.


Dây kết

nối 1

lõi,

140

- Lắp đèn led.


dây cấp nguồn.





chéo nhau.

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.

f. Các dạng sai hỏng thường gặp và biện pháp khắc phục

Bảng 11 – 4. Các dạng sai hỏng thường gặp và biện pháp khắc phục


1





mạch.

2




cầu.

- Do IC hoặc do các

chuyển mạch.




ràng.

g. Luyện tập


3. VI MẠCH GHI DỊCH

3.1. Vi mạch ghi dịch dùng IC 74LS164

a. Sơ đồ chân và hình dạng của IC 74LS164

Vi mạch 74LS164 là IC ghi dịch 8 bít vào nối tiếp, ra song song. Sơ đồ

chân như hình 11 – 6 và hình dạng như hình 11 – 7.

141



b. Sơ đồ cấu trúc

Hình 11 – 9. Sơ đồ cấu trúc IC 74LS164

Trong đó:

- CLOCK: Đầu vào xung đồng hồ.

- CLEAR: Đầu vào xóa.

- SERIAL INPUT A, B: Đầu vào nối tiếp.

- QA … QH: Đầu ra song song.

c. Bảng trạng thái và điều kiện hoạt động

- Bảng trạng thái:

142

Bảng 11 – 5. Bảng trạng thái IC ghi dịch 74LS164

- Điều kiện hoạt động:

Bảng 11 – 6. Bảng điều kiện hoạt động của IC ghi dịch 74LS164

d. Khảo sát IC 74LS164

A1

Q03

B2

Q14

Q25

Q36

Q410

CLK8

Q511

Q612

MR9

Q713

U1

74LS164

SW1

SW2

D1

D2

D3

D4

D5

D6

D7

D8

R1

330R2

330R3

330R4

330R5

330R6

330R7

330R8

330

+5V

Hình 11 – 10. Sơ đồ nguyên lý mạch điện khảo sát IC ghi dịch 74LS164

143




- Cổng NOT, IC ghi dịch 74LS164.

- Các chuyển mạch Các mức logic).

- Led.

- Điện trở.

- Xung Ck.








3.3. Thực hành










THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ









nhọn

01 Cái




1 IC U1 74LS164 02 Con




144


Lắp ráp mạch ghi dịch dùng IC 74LS164 ở hình 11 – 10.


Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.






Board

nguồn,

đồng hồ

145

và mass. vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.



1





mạch.

2




cầu.

- Do IC hoặc do các

chuyển mạch.




ràng.

f. Luyện tập


3.4. Vi mạch ghi dịch 74LS194

a. Sơ đồ chân và hình dạng của IC 74LS194

- Sơ đồ chân:


- Hình dạng.


b. Bảng trạng thái và thông số kỹ thuật

- Bảng trạng thái:

146

Bảng 11 – 10. Bảng trạng thái IC ghi dịch 74LS194

- Thông số kỹ thuật:

Bảng 11 – 11. Bảng thông số kỹ thuật của IC ghi dịch 74LS194

c. Khảo sát IC 74LS194

+5V

D03

D14

D25

D36

SR2

SL7

CLK11

S09

S110

MR1

Q015

Q114

Q213

Q312

U1

74LS194

SW1

SW2

SW3

SW4

SW5

D4 D3 D2 D1

R1330

R2330

R3330

R4

330

Hình 11 – 13. Sơ đồ nguyên lý mạch điện khảo sát IC ghi dịch 74LS194



147


- IC ghi dịch 74LS194.

- Các chuyển mạch (Các mức logic).

- Led.

- Điện trở.

- Xung Ck.








3.6. Thực hành










THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ









nhọn

01 Cái




1 IC U1 74LS194 01 Con





Lắp ráp mạch ghi dịch dùng IC 74LS194 ở hình 11 – 13.

148


Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2 :

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết

nối 1

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

149

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.



phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f. Luyện tập


4. BÀI TẬP

Bài 1: Khảo sát các IC: 4013; 74LS164; ; 74LS194; 74LS95 …

Bài 2: Thiết kế mạch quảng cáo 4 đèn dùng IC 74LS194 trong các trường hợp

sau:

- Các đèn sáng dần từ trái sang phải rồi tắt dần.

- Các đèn sáng dần từ trái sang phải rồi tắt hết một lượt.

- Các đèn sáng tối xen kẽ nhau.


sau:





sau:




Ghi nhớ:

* Khái niệm về mạch ghi dịch.

Nắm vững các đầu vào, đầu ra của của mạch ghi dịch, cách phân loại mạch

ghi dịch.

* Mạch ghi dịch dùng Flip - Flop.

- Nắm vững bảng trạng thái, sơ đồ mạch điện, nguyên lý hoạt động của mạch

ghi dịch.

* Mạch ghi dịch dùng vi mạch.


ghi dịch, các ứng dụng của mạch.

150

BÀI 12: THIẾT KẾ VÀ LẮP RÁP MẠCH ĐẾM KHÔNG ĐỒNG BỘ


Giới thiệu:

Trong những phần trước ta đã được biết đến 2 loại mạch tuần tự cơ bản là

mạch lật trạng thái và mạch ghi dịch và cũng biết rằng nhiều FF nối lại với nhau có

thể hoạt động như một mạch đếm hay thanh ghi (nhớ nhiều bit). Nhưng đó mới chỉ

là những mạch nhớ cơ bản, phần này sẽ đề cập đến chi tiết hơn cấu tạo, hoạt động

và nhiều ứng dụng của nhiều mạch đếm khác nhau. Phần lớn chúng ở dạng mạch

tích hợp. Hệ thống số ngày nay sử dụng khá nhiều loại mạch đếm, có thể dùng để

đếm xung, đếm sản phẩm, đếm làm đồng hồ, định thời gian … và rõ ràng chúng là

các mạch logic nên chính xác và dễ dàng thiết kế hơn nhiều so với các loại mạch

tương tự.

Mục tiêu:



và vẽ được sơ đồ mạch nguyên lý, dạng sóng của mạch đếm không đồng bộ,

khả năng ứng dụng, phương pháp xây các mạch đếm không đồng bộ.


đếm không đồng bộ, nhận biết được lỗi và khắc phục lỗi.



Nội dung chính:

1. KHÁI NIỆM CHUNG VỀ MẠCH ĐẾM


Mạch đếm là mạch thực hiện nhiệm vụ đếm các xung nhịp. Mạch đếm được

tạo thành từ sự kết hợp các Flip – Flop. Cấu trúc một bộ đếm gồm có:

- Đầu vào xung đếm CK.

- Đầu vào đặt trạng thái Set (hoặc Presset).

- Đầu vào xóa Reset (hoặc Clean).

- Các đầu ra Qi của các Flip – Flop, với i = (0, 1, ...., n – 1), n là số FF của

mạch đếm.

Một bộ đếm được tạo thành từ n FF thì có n đầu ra, mỗi đầu ra Q của FF có

thể nhận giá trị bằng 0 hoặc 1. Như vậy sẽ có 2n trạng thái ra khác nhau. Số các

trạng thái ra khác nhau của mạch đếm gọi là dung lượng của mạch đếm hay còn

gọi là module đếm.

Khi có xung đếm Ck tác động vào thì mạch đếm sẽ thực hiện đếm và làm thay

đổi trạng thái đầu ra. Nếu mạch đếm Module M thì phải có Mxung Ck tác động

mới hết một chu kỳ đếm, nghĩa là đếm đến xung thứ M mạch đếm sẽ quay trở lại

trạng thái ban đầu.

1.2. Phân loại mạch đếm

- Theo chiều: Mạch đếm lên và mạch đếm xuống.

- Theo cách đưa xung Ck vào: Mạch đếm không đồng bộ và mạch đếm đồng

bộ.

151

- Theo trạng thái đầu ra: Mạch đếm module 2n và mạch đếm module bất kỳ.

2. ĐẶC ĐIỂM CHUNG VÀ PHƯƠNG PHÁP THIẾT KẾ


- Được tạo thành từ các FF – JK hoặc FF – T.

- Các đầu vào T hoặc JK của các FF luôn luôn bằng 1.

- Xung đếm Ck chỉ tác động vào Ck của FF đầu tiên (FF có đầu ra là bit có

trong số nhỏ nhất), đầu vào xung Ck của các FF khác được lấy từ đầu ra Q hoặc Q

của FF đứng trước nó.

- Để thay đổi trạng thái đầu ra của mạch đếm ta phải tác động vào xung Ck

của các FF.

- Mạch đếm Module 2n tự động quay về trạng thái ban đầu vì thế các đầu vào

R,S của các FF để mức không tích cực.

- Mạch đếm Module M bất kỳ được thiết kế từ mạch dếm module 2n và loại đi

N trạng thái dư (N = 2n – M ) vì thế đầu vào S của các FF được tích cực khi đặt

trạng thái ban đầu của mạch đếm xuống, đầu vào R của các FF được tích cực khi

xóa trạng thái cuối cùng của trạng thái đếm lên.

2.2. Phương pháp thiết kế

- Bước 1: Chọn loại FF sử dụng khi thiết kế.

- Bước 2: Lập bảng trạng thái.



- Bước 5: Kiểm tra nguyên lý mạch (Mô phỏng nếu có).

3. MẠCH ĐẾM LÊN KHÔNG ĐỒNG BỘ 4 BIT (MODULE M = 16)

3.1. Thiết kế mạch điện logic

Chọn loại FF sử dụng khi thiết kế.

Chọn IC 4027, (FF – JK có R = S = 1, Ck tác động ở cạnh lên).

a. Lập bảng trạng thái Bảng 12 – 1. Bảng trạng thái mạch đếm lên không đồng bộ 4 bit (m = 16)

S R Ck Q3 Q2 Q1 Q0 STP

1 0 0 1 1 1 1 15

0 1 0 0 0 0 0 0

0 0 1 0 0 0 1 1

0 0 2 0 0 1 0 2

0 0 3 0 0 1 1 3

0 0 4 0 1 0 0 4

0 0 5 0 1 0 1 5

0 0 6 0 1 1 0 6

0 0 7 0 1 1 1 7

0 0 8 1 0 0 0 8

0 0 9 1 0 0 1 9

0 0 10 1 0 1 0 10

0 0 11 1 0 1 1 11

0 0 12 1 1 0 0 12

0 0 13 1 1 0 1 13

152

0 0 14 1 1 1 0 14

0 0 15 1 1 1 1 15

0 0 16 0 0 0 0 0

Từ bảng trạng thái ta tìm được các hàm đầu vào như sau:

Ji = Ki = ‘1’; i = 0, 1, 2, 3.

Ck0 = Ck.

Ck1 = Q0.

Ck2 = Q1.

Ck3 = Q2.

Si = ‘1’.

Ri = ‘1’.

b. Sơ đồ mạch điện

J6

Q1

CLK3

K5

Q2

S7

R4 U1:A

4027

J10

Q15

CLK13

K11

Q14

S9

R12 U1:B

4027

J6

Q1

CLK3

K5

Q2

S7

R4 U2:A

4027

J10

Q15

CLK13

K11

Q14

S9

R12 U2:B

4027

R1220

R2220

R3220

R4220

D1 D2 D3 D4

PRESET

SW1

CLEAR

Q0 Q1 Q2 Q3

Hình 12 – 1. Mạch đếm lên không đồng bộ Module M = 16

c. Nguyên lý hoạt động

Khi chưa có xung Ck tác động vào (Ck = 0) mạch chưa hoạt động ở đầu ra

có trạng thái: Q00 = 0; Q01 = 0; Q03 = 0; 0000(2) 0(D).

Khi cho xung Ck thứ nhất vào ( Ck = 1) chỉ có FF đầu tiên (F0) lật trạng

thái Q10 = 1, FF thứ hai (F1) chưa được kích xung nên giữ nguyên trạng thái trước

Q11 = 0, FF thứ ba (F2) chưa được kích xung nên giữ nguyên trạng thái trước Q12 =

0, FF thứ tư (F3) chưa được kích xung nên giữ nguyên trạng thái trước Q13 = 0, ở

đầu ra có trạng thái: Q10 = 1, Q11 = 0, Q12 = 0, Q13 = 0; 0001(0) 1(D).

Khi cho xung Ck thứ hai vào (Ck = 2) chỉ có FF đầu tiên (F0) lật trạng thái

Q20 = 0, FF thứ hai (F1) chưa được kích xung nên giữ nguyên trạng thái trước Q21 =

1, FF thứ ba (F2) chưa được kích xung nên giữ nguyên trạng thái trước Q22 = 0, FF

thứ tư (F3) chưa được kích xung nên giữ nguyên trạng thái trước Q23 = 0, ở đầu ra

có trạng thái: Q20 = 0, Q21 = 1, Q22 = 0, Q23 = 0; 0010(0) 2(D)……..

Như vậy 1 FF bất kỳ chỉ lật trạng thái khi có xung Ck tác động. Lần lượt ở

đầu ra ta nhận được các trạng thái đúng như trong bảng trạng thái ta đã xây dựng.

Đến xung thứ 16 mạch sẽ tự động quay về trạng thái ban đầu là 0000(2).




153

- IC 4027, 7408.


- Led.

- Điện trở.








3.3. Thực hành










THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ









nhọn

01 Cái




1 IC U1 4027 02 Con

2 IC U2 7408 01 Con





Lắp ráp mạch mạch điện mạch đếm lên không đồng bộ Module M = 16

ở hình 12 – 1.

154

- Sơ đồ chân IC 4027.

Hình 12 – 2. Sơ đồ chân IC 4027

- Hình dạng IC 4027.

Hình 12 – 3. Hình dạng IC 4027


Các bước


Dụng

cụ, thiết

bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



- Board cắm.



lượng.







Đồng hồ

vạn

năng,

board

mạch,

panh

kẹp,

kìm,

kéo cắt.

- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2:

Lắp ráp linh

kiện trên


theo trình tự :


hợp nhất.

Dây kết

nối 1

155

board cắm. - Lắp IC

- Lắp đèn led


dây cấp nguồn.






chéo nhau.

lõi,

board

cắm,

linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn

năng.

Bước 4:

Cấp nguồn




và mass.



Board

nguồn,

đồng hồ

vạn

năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện

tập.



phục

1





mạch.

2




cầu.

- Do IC hoặc do





H, L rõ ràng.

f. Luyện tập


4. MẠCH ĐẾM LÊN KHÔNG ĐỒNG BỘ MODULE M = 10

4.1. Thiết kế mạch điện

a. Thành lập bảng trạng thái.

Chọn IC 74LS112 (FF – JK có R = S = ‘0’; Ck tác động ở cạnh xuống). Bảng 12 – 5. Bảng trạng thái mạch đếm lên không đồng bộ 4 bit (M = 10)

156

S R Ck Q3 Q2 Q1 Q0 STP

0 1 0 1 1 1 1 15

1 0 0 0 0 0 0 0

1 1 1 0 0 0 1 1

1 1 2 0 0 1 0 2

1 1 3 0 0 1 1 3

1 1 4 0 1 0 0 4

1 1 5 0 1 0 1 5

1 1 6 0 1 1 0 6

1 1 7 0 1 1 1 7

1 1 8 1 0 0 0 8

1 1 9 1 0 0 1 9

1 0 10 0 0 0 0 0

Từ bảng trạng thái ta tìm được các hàm đầu vào như sau:

Ji = Ki = ‘1’; i = 0, 1, 2, 3.

Ck0 = Ck.

Ck1 = Q0.

Ck2 = Q1.

Ck3 = Q2.

Si = ‘1’.

i 3 1R Q .Q .

b. Sơ đồ mạch điện

J3

Q5

CLK1

K2

Q6

S4

R15

U1:A

74HC112

J11

Q9

CLK13

K12

Q7

S10

R14

U1:B

74HC112

J3

Q5

CLK1

K2

Q6

S4

R15

U2:A

74HC112

J11

Q9

CLK13

K12

Q7

S10

R14

U2:B

74HC112

AK

D1

R1220

R2220

R3220

R4220

AK

D2

AK

D3A

KD4

SW1

SW-SPDT

PRESET12

3

U3:A7400

Q0 Q1 Q2 Q3

Hình 12 – 4. Mạch đếm lên không đồng bộ Module M = 10

c. Nguyên lý hoạt động

Khi chưa có xung Ck tác động vào (Ck = 0) mạch chưa hoạt động ở đầu ra

có trạng thái: Q00 = 0; Q01 = 0; Q03 = 0; 0000(2) 0(D).

Khi cho xung Ck thứ nhất vào (Ck = 1) chỉ có FF đầu tiên (F0) lật trạng thái




có trạng thái: Q10 = 1, Q11 = 0, Q12 = 0, Q13 = 0; 0001(0) 1(D).

Khi cho xung Ck thứ hai vào (Ck = 2) chỉ có FF đầu tiên (F0) lật trạng thái


157



có trạng thái: Q20 = 0, Q21 = 1, Q22 = 0, Q23 = 0; 0010(0) 2(D)…v…v..

Như vậy 1 FF bất kỳ chỉ lật trạng thái khi có xung Ck tác động. Lần lượt ở

đầu ra ta nhận được các trạng thái đúng như trong bảng trạng thái ta đã xây dựng.

Đến xung thứ 10: Q100 = 0, Q101 = 1, Q102 = 0, Q103 = 1; 1010(0) 10(D)

101 103R Q .Q 1 0 .

Chân R được tích cực và mạch sẽ tự động quay về trạng thái ban đầu là

0000(2).




- IC 74112, 7400.


- Led.

- Điện trở.

- Xung Clock.








4.3 Thực hành










THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ








158


nhọn)

01 Cái




1 IC U1 74112 02 Con

2 IC U2 7400 01 Con





Lắp ráp mạch mạch điện mạch đếm lên không đồng bộ Module M = 10 ở

hình 12 – 4.

- Sơ đồ chân:


- Hình dạng:



Các bước


Dụng cụ,

thiết bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra



kiện.


sinh các chân IC.




lượng.




Đồng hồ

vạn năng,

board

mạch, panh

kẹp, kìm,

kéo cắt.

159

board mạch. Vệ sinh các đầu dây.

- Board cắm.




- Xác định vị

trí đặt linh

kiện trên

board.










Bước 2 :

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.


dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây kết nối

1 lõi, board

cắm, linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn năng.

Bước 4:

Cấp nguồn.




và mass.



Board

nguồn,

đồng hồ

vạn năng.

Bước 5:

Khảo sát

mạch điện.


mạch.



luyện tập.

Phiếu

luyện tập.



1





mạch.

2




cầu.

- Do IC hoặc do





ràng.

160

f. Luyện tập


5. BÀI TẬP

Bài 1: Lắp ráp mạch đếm lên không đồng bộ Module M = 16 dùng IC 4027.

Bài 2: Lắp ráp mạch đếm lên không đồng bộ Module M = 10 dùng IC 7476.

Bài 3: Lắp ráp mạch đếm xuống không đồng bộ Module M = 10 dùng IC 7476.

Ghi nhớ:

* Khái niệm chung về mạch đếm.

Nắm vững các đầu vào, đầu ra của của mạch đếm, cách phân loại mạch đếm.

* Đặc điểm chung và phương pháp thiết kế.

- Nắm vững các bước thiết kế mạch đếm.

* Mạch đếm lên không đồng bộ module: M = 16, M = 10.


đếm lên không đồng bộ module: M = 16, M = 10.

161

BÀI 13: THIẾT KẾ VÀ LẮP RÁP MẠCH ĐẾM ĐỒNG BỘ


Giới thiệu:

Ở phần trước ta đã biết rằng những mạch đếm không đồng bộ khi có nhiều

tầng FF sẽ tích luỹ nhiều trì hoãn truyền của mỗi tầng làm cho nó lớn hơn cả chu kì

đếm xung khiến toàn mạch có thể hoạt động sai logic nhất là khi hoạt động ở tần số

cao. Như ở mạch đếm bốn bit chia 2 đã nói ở trước: khi số đếm tăng từ 1110 lên

1111 chỉ cần chờ ngõ ra của FF 0 thay đổi nên chỉ mất 1tD. Khi số đếm tăng từ

1011 lên 1100 đòi hỏi ba FF chuyển mạch liên tiếp nên sẽ phải mất 3tD.

Trường hợp nữa khi số đếm tự động reset về 0000 thì cả 4 FF đều chuyển

trạng thái do đó trì hoãn truyền sẽ là 4tD. Có thể khắc phục những giới hạn này

bằng việc sử dụng bộ đếm đồng bộ hay còn gọi là bộ đếm song song bởi vì tất cả

các tầng đều được kích bởi cùng một xung nhịp Ck đầu vào. Khi đó các FF chuyển

mạch cùng một lúc khiến thời gian trì hoãn của mạch đếm bằng trì hoãn truyền của

một FF bất kể số tầng. Để đảm bảo hoạt động đúng, một số cổng logic được thêm

vào để khống chế ngõ vào J, K (T).

Mục tiêu:



và vẽ được sơ đồ mạch nguyên lý, dạng sóng của mạch đếm đồng bộ, khả năng

ứng dụng, phương pháp xây các mạch đếm đồng bộ.


đếm đồng bộ, nhận biết được lỗi và khắc phục lỗi.



Nội dung chính:

1. ĐẶC ĐIỂM CHUNG

- Được tạo thành từ các FF – JK hoặc FF – T.

- Xung đếm Ck được đưa đến tác động đồng thời tại các chân Ck của các FF của

mạch đếm.

- Các đầu vào T hoặc J,K của các FF được lấy từ các đầu ra của các FF qua các

mạch vòng hồi tiếp.

- Để thay đổi trạng thái đầu ra của mạch đếm ta phải tác động vào xung CK.

- Mạch đếm module 2n hay module M bất kỳ đều tự động quay về trạng thái ban

đầu, vì vậy các đầu vào R, S của các FF để mức không tích cực.

2. PHƯƠNG PHÁP THIẾT KẾ

- Bước 1: Chọn loại FF sử dụng để thiết kế, xây dựng bảng chuyển trạng thái Qn

sang trạng thái Qn+1 để tìm các đầu vào kích.

- Bước 2: Từ bảng chuyển trạng thái của FF xây dựng được bảng trạng thái của

mạch.



162

- Bước 5: Kiểm tra nguyên lý mạch (Mô phỏng nếu có).

3. MẠCH ĐẾM LÊN ĐỒNG BỘ MODULE M = 16


Chọn IC 74 LS112 ( FF – JK nối thành FF – T, có R = S = ‘0’. Ck tác động ở

cạnh xuống).

a. Bảng trạng thái Bảng 13 – 1. Bảng trạng thái mạch đếm lên đồng bộ 4 bit (M = 16).

CK Q3 Q2 Q1 Q0 T3 T2 T1 T0

0 0 0 0 0 0 0 0 1

1 0 0 0 1 0 0 1 1

2 0 0 1 0 0 0 0 1

3 0 0 1 1 0 1 1 1

4 0 1 0 0 0 0 0 1

5 0 1 0 1 0 0 1 1

6 0 1 1 0 0 0 0 1

7 0 1 1 1 1 1 1 1

8 1 1 0 0 0 0 0 1

9 1 0 0 1 0 0 1 1

10 1 0 1 0 0 0 0 1

11 1 0 1 1 0 1 1 1

12 1 1 0 0 0 0 0 1

13 1 1 0 1 0 0 1 1

14 1 1 1 0 0 0 0 1

15 1 1 1 1 1 1 1 1

16 0 0 0 0

b. Hàm logic

Từ bảng trạng thái lập bảng Karnaugh rút gọn hàm đầu vào của FF:

J0 = K0 = 1.

J1 = K1 = Q0

J2 = K2 = Q0.Q1

J3 = K3 = Q0.Q1.Q2

c. Sơ đồ nguyên lý

SW1

SW2

SW3

D1 D2 D3 D4

1

2

3U3:A

74084

5

6U3:B

7408

R1220

J3

Q5

CLK1

K2

Q6

S4

R15

U1:A

74S112

J11

Q9

CLK13

K12

Q7

S10

R14

U1:B

74S112

J3

Q5

CLK1

K2

Q6

S4

R15

U2:A

74S112

J11

Q9

CLK13

K12

Q7

S10

R14

U2:B

74S112

Hình 13 – 1. Sơ đồ mạch đếm lên đồng bộ module M = 16

163




- IC 74112, 7408.


- Led - YELLOW.

- Điện trở.

- Xung Clock.








3.3. Thực hành










THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ









nhọn

01 Cái

7 Máy vi tính Mô phỏng các

mạch số 01 Bộ


1 IC U1 74112 02 Con

2 IC U2 7408 01 Con




164


Sinh viên lắp ráp mạch đếm lên đồng bộ dùng IC 74112 ở hình 13 – 1.


Các bước


Dụng cụ,

thiết bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



Board cắm.



lượng.







Đồng hồ

vạn năng,

board

mạch,

panh kẹp,

kìm, kéo

cắt.

Xác định vị

trí đặt linh

kiện trên

board.






Dây nối phải gọn gàng,




Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.

- cắm dây liên kết mạch,

dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây 1 lõi,

board

cắm, linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn năng.

Bước 4:

Cấp nguồn.

Cấp nguồn +5V và mass



và mass.

Đảm bảo cấp nguồn đúng


Board

nguồn,

đồng hồ

vạn năng.

165

Bước 5:

Khảo sát

mạch điện.

Điều khiển các chuyển

mạch.

Quan sát mạch điện, ghi


luyện tập.

Phiếu

luyện tập.



phục

1





mạch.

2





chuyển mạch.




H, L rõ ràng.

f. Luyện tập


4. MẠCH ĐẾM LÊN ĐỒNG BỘ MODULE M = 10


a. Thành lập bảng trạng thái

Chọn IC 74 LS112 ( FF – JK nối thành FF – T, có R = S = ‘0’. Ck tác động

ở cạnh xuống.

Từ bảng trạng thái của FF – JK ta có bảng chuyển trạng thái như sau: Bảng 13 – 5. Bảng chuyển trạng thái của FF – JK

Qn Qn+1 Jn Kn

0 0 0 -

0 1 1 -

1 0 - 1

1 1 - 0

Từ bảng chuyển trạng thái của FF – JK ta xây dựng được bảng trạng thái của

mạch như sau: Bảng 13 – 6. Bảng chuyển trạng thái của FF – JK

CK Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0

0 0 0 0 0 0 X 0 X 0 X 1 X

1 0 0 0 1 0 X 0 X 1 X X 1

2 0 0 1 0 0 X 0 X X 0 1 X

3 0 0 1 1 0 X 1 X X 1 X 1

4 0 1 0 0 0 X X 0 0 X 1 X

5 0 1 0 1 0 X X 0 1 X X 1

6 0 1 1 0 0 X X 0 X 0 1 X

7 0 1 1 1 1 X X 1 X 1 X 1

8 1 1 0 0 X 0 0 X 0 X 1 X

9 1 0 0 1 X 1 1 X 0 X X 1

10 0 0 0 0

166

b. Hàm logic

Từ bảng trạng thái lập bảng Karnaugh rút gọn hàm đầu vào của FF:

J0 = K0 = 1

1 0 1 03J Q .Q ,K Q

J2 = K2 = Q0.Q1

J3 = Q0.Q1.Q2; K3 = Q0

i = 0, 1, 2, 3, ….

Cki = Ck

Ri = Si = ‘1’

- Vẽ mạch điện.

SW1

SW2

1

2

3U3:A

74084

5

6U3:B

7408

J3

Q5

CLK1

K2

Q6

S4

R15

U1:A

74S112

J11

Q9

CLK13

K12

Q7

S10

R14

U1:B

74S112

J3

Q5

CLK1

K2

Q6

S4

R15

U2:A

74S112

J11

Q9

CLK13

K12

Q7

S10

R14

U2:B

74S112

12

3

U4:A

7400

R1

220

R2220

R3220

R4220

D1LED

D2LED

D3LED

D4LED

Hình 13 – 2. Mạch đếm lên đồng bộ Module 10 dùng FF – JK




- IC 74112, 7408.


- Led-YELLOW.

- Điện trở.

- Xung Clock.








4.3. Thực hành

a. Công tác chuẩn bị.






167




THUẬT

SỐ

LƯỢNG

ĐƠN

VỊ

TÍNH

GHI CHÚ









nhọn)

01 Cái




1 IC U1 74112 02 Con

2 IC U2 7408 01 Con





Sinh viên lắp ráp mạch đếm lên đồng bộ dùng IC 74112 ở hình 13 – 2.


Các bước


Dụng cụ,

thiết bị

Bước 1:

- Chuẩn bị

các linh kiện

đã chọn.

- Kiểm tra

board mạch.



kiện.


sinh các chân IC.



Board cắm.



lượng.







Đồng hồ

vạn năng,

board

mạch,

panh kẹp,

kìm, kéo

cắt.

Xác định vị

trí đặt linh

kiện trên

board.






Dây nối phải gọn gàng,




168

Bước 2:

Lắp ráp linh

kiện trên

board cắm.


theo trình tự:

- Lắp IC.

- Lắp đèn led.

- cắm dây liên kết mạch,

dây cấp nguồn.


hợp nhất.






chéo nhau.

Dây 1 lõi,

board

cắm, linh

kiện.

Bước 3:

Đo kiểm tra

an toàn cho

mạch điện.










đo.



tính.



khác xa nhau.

Đồng hồ

vạn năng.

Bước 4:

Cấp nguồn.

Cấp nguồn +5V và mass



và mass.

Đảm bảo cấp nguồn đúng


Board

nguồn,

đồng hồ

vạn năng.

Bước 5:

Khảo sát

mạch điện.

Điều khiển các chuyển

mạch.

Quan sát mạch điện, ghi


luyện tập.

Phiếu

luyện tập.



phục

1





mạch.

2





chuyển mạch.




H, L rõ ràng.

f. Luyện tập


5. BÀI TẬP

Bài 1: Lắp ráp mạch đếm lên đồng bộ Module M = 16 dùng IC 4027.

Bài 2: Lắp ráp mạch đếm lên đồng bộ Module M = 10 dùng IC 7476.

169

Bài 3: Lắp ráp mạch đếm xuống đồng bộ Module M = 10 dùng IC 7476.

Ghi nhớ:

* Khái niệm chung về mạch đếm.

Nắm vững các đầu vào, đầu ra của của mạch đếm, cách phân loại mạch đếm.

* Đặc điểm chung và phương pháp thiết kế.

Nắm vững các bước thiết kế mạch đếm.

* Mạch đếm lên đồng bộ module: M = 16, M = 10.

Nắm vững bảng trạng thái, sơ đồ mạch điện, nguyên lý hoạt động của mạch

đếm lên đồng bộ module: M = 16, M = 10.

170

TÀI LIỆU THAM KHẢO

1. Đề cương môđun/môn học nghề Sửa chữa thiết bị điện tử công nghiệp”,

Dự án Giáo dục kỹ thuật và Dạy nghề (VTEP), Tổng cục Dạy Nghề, Hà Nội,

2003

2. Nguyễn Hữu Phương (2004). Mạch số, NXB khoa học kỹ thuật.

3. Dương Minh Trí (1989). Sổ tay vi mạch số TTL và CMOS, NXB khoa học

kỹ thuật.

4. Nguyễn Bính (2005). Điện tử công suất, NXB Khoa học và Kĩ thuật, Hà

Nội.

5. Lương Ngọc Hải(2004). Giáo trình Kĩ thuật xung – số, NXB khoa học và

kỹ thuật.

6. Nguyễn thúy Vân(1999). Kĩ thuật số, NXB khoa học và kỹ thuật.

7. Vũ Đức Thọ dịch(2002). Cơ sở kĩ thuật điện tử số, Đại học Thanh hoa

Bắc kinh.

8. Hoàng Thị Phương – Trần Thanh Sơn (2015). Tập bài giảng Kỹ thuật số,

NXB lao động – xã hội.

Documents

PHẦN 2: KHỸ THUẬT SỐ