sta obra mmce una clara inwodaKcibn a ios pmmpmdel diseo lgico digital. A diferencia de otras &ras simiiares, la mayor parte de los temas se presentan desde una perd ploratoria a semejanza de u de investigacibn, cuyo o b j tivo cmsiste en descubrir y conocimientos sobra el tema expuesto. Asi, a t abordar un 1 0, siempre se intenta que los estudiantes comprendan su importancia y se invducren en el descubrimiento de los conceptos.Caractersticas Se incluyen abundantes ilustraciones, ejemplos y ejercicios paracada tema con los cuales el estudiante puede reforzar y aplicar

-.

los conceptos vistos en la obra. Al final de cada capitulo, el lector encontrara una serie de pro-

: S b l e m a s que van desde una aplicacien. muy rencilla de los proce.s5imMtos formulen e! t4xb hasta la soluci6n de otros m6s = comphjos y de mayar difi-qttad, 5e ha elegido el kngtiajc:&~~ pwa presentar lar tenguaj~cda dascripEioln en hardware (HDL) como una herramienta de diJcm8 Cgt esto se r0dYf4l esfuerzo de los estudiantes para aprender 6jl&-i I n p r d e concentrarse en los tbtireptor rubyaantes d r'--"-con -- HDL.

Principios de diseo lgico digital

Principios de Diseo Lgico DigitalNorman BalabanianUniversidad de Florida

Bradley CarlsonSymbol Technologies, Inc.

Grupo k-t-droDiogonai B5A l io 26-115 Polc C'iib Far (57 1 1 1187627 Telefonos 2570895 63581 37 * A P g3925 Bcgo'o D TColombia a e-mail.info!>r-l-dru ........., ..... ...................................

.

www.k-t-dra.com

\

m

Para establecer comunicacln con nosotros puede hacerlo por: correo:

Rmnacimlinto 180. Col. San luan

nihui-, h c a p o m l c o , 09100, MBxlco, D.F.

fax pedldos:(OIS] 561 4063 561 5231

Tttulo original de la obra:Di~itaI Logic Dmign Principles / Norman Balabanian. Bradley Carlson

1SBN:0-471-2935 1-2 Copyright O 2001, John Wiley & Sons, lnc. Al1 Rights Reserved Traduccin autorizada de la edici6n en inglts publicada por John Wiley & Sons, Inc.

Direcci6n editorial: Javier Enrique Callejas Coordinadora editorial: Elisa Pecina Rosas Diseo de interiores: Guillermo Roddguez Luna Diseo de portada: Perla U p e z Romo Traducci6n: Ing. Gabriel Nagore Cdzares Revisin tcnica: Dr. CuauhtCmoc Carbajai Fernhndez Profesor investigador del Depto. de Eltctrica y Electrhnica ITESM-Campus Estado de MbxicoPrincipios de didio lgico digitol Derechos reservados respecto a la edici6n en espaiol: 8 2002, GRUPO PATRIA CULTURAL, S.A. DE C.V. bajo el sello & Compaia Editorial Continental Renacimiento 180, Colonia San Juan Tlihuaca, Delegaci6n Azcapotzalco, Cdigo Postal 02400, Mtxico, D.F.

Miembro de la Cirnara Nacional de la Indiistna Editorial Registro nm. 43ISBN 970-74-0256-5Queda proliibida la reprtiduccihn ii rdnsniisi6n total o parcial del contenido de la presenle obro en culiirsquiea formas, sean electr6nicas o mecnicas. sin el consenijmiento previo y por escnto del editor.

Impreso en Mxico Printed in Mexico

Primera edicihn: U)U2

Esta obra se krmini5 de imprimir en marzo del 7002 en los talleres de Litugrifica INGRAMEX, S A . de C.V Centeno No.162 Local 1, CuI. Granjas Eirneraldd C.P. 098 10. Mtnico. D.F.

-- ---

....*--.

l . . . X u..

-__

-

Prefacio

3EL LIBRO

LS32ikIN.1:

~ Q -1 3a ~ avals*nrilP.ln s

v 3 3 ~ 0 1 1 a i a

ste es un libro de nivel introductorio sobre los priticipios de diseo 16gico digjtal. Se dirige a estudiantes de primero y segundo ao de ingeniera elkctrica, ingeniera electrnica, ingeniera en computacin o ciencias computacionales. Nu se requieren conocimientos previos de circuitos eltctricos o de electrnica. Tambin lo enconbwhn til los lectores que necesiten abordar p r primera vez o revisar los principios del diseo digital.

Aspectos pedaggicosEl proceso deductivo -la aplicacilin de principios generales a casos especficos- siiele ilustrarse adecuadamente en los libros de texto. A menudo, el autor aniincia un concepto general ci un upecto de un tema o resultado, seguido de ejemplos de aplicacin del concepto. Cuando los estudiantes inician un tema, ni) tienen muy claras las ideas que iiiotivan una definicidn o un procedimiento general. Tampoco comprenden la utilidad o inters que reviste un tema, o su trascendencia. En este libro, adriptamos un enfoque inductivo en la presentaci6n del material, que incluye la formulacin de un resultado generalmente vilido a partir del estudio de casos especficos, como el ptncedirniento que sc seguira en un proyecto de irivestigacin. Un investigador llega a un resultado por lo general valido despus de varios experimentos o ciculos especficos. Algunas veces el estudio de uno o ins casos especficos cnnduce a una conjetura generalmente vlida. Postenormente, la conjeturri se analiza y justifica utilizando resultados establecidos con anterioridad. De modo siniilar, presentamos la mayor parte de los temas desde una perspectiva exploratoria, en vez de ofrecerlos a1 lector sin ninguna justificacin. La exposicin del texto se asemeja a un proyecto de investigacin, cuyo objetivo consiste en descubrir y asimilar conocimiemos sobre 21 terna que se estudia. Al abordar un tema, se realiza un esfuerzo considerable para contribuir a que los estudianres eiitjeniiiin por qu le debemos dedicar tiempo. Una vez qiie se agota uri tenia (esto es, cuando necesitamos p a r al siguiente), se analizan las alternativas: "Podemos hacer esto o aquello", y el comentario pridra prosegiiir: "intentemos priinero lo siguiente, por las siguientes razones". Por yu& seguir un hilo particular y cmo podra presentarse un proccdimiento, son cuestiones tan importantes como aclarar al estudiante los detalles del procedimiento o de la aplicacihn de cierto algoritmo. Cuando un teinri. como el de las circuitos digitales, alcanza un nivel avanzado un libro de texto tiende a adquirir caracten'siicas enciclopdicas: se abnrdn todo tenia concebible. Estc cnfrique oculta al estudiante el juego del descubrimiento. Se le brinda la historia completa y se le iiidica qu aprender de ella, practicando cori los ejercicios y prohleinas plaritzados en et libro. En este texto. riatamos de evitar el rrrrii de catalogar todo lo que sabemos sobre el tema. En los problemas planteados en el texto, drj;irni)sa los estudiantes el placer de generar (de manera guiiida) resultadcis que no son esenciales para continuar con el tema. por lo que no es necesario que foririen panc de la exposicin. Sabemos que los estudiantes aprenden mejor si estn cctiniprometidos. No hay rnuchii que los autores puedan hacer para rnnntenerlris as, aunque insistimos en que participen en la deduccin de una ecuacirSn cornplelando pasos omitidris, pidindoles que ohcerven los rasgos relevantes de un diagrama o tabla que e1105 describzn de manera cuidadosa, o solicitndoles que analicen un plan propuesto antes de llevarlo a cabo con detaile. Con Frecuencia recurrimos a estos procedimientos.

n mano del

: M ) ?

iMEX, S.A. de C.V.ranjas Esmeralda

D.E

v

VI

Prefacio

Nivel de presentacinEl material de este libro es introductorio, para priiiiero o segundo ao de universidad. Sin cmbargo, et nivel de un libro no debe dictar el grado de rigor en la presentacin. Todo tema del l i bro se trata rigurosamente.

Seleccin de temasLa seleccidn de los temas fue la usual. La selecci6n y el orden de los temas facilita el uso del libro en instituciones con diferentes calendarios y una diversidad de enfoques. El libro puede utilizarse en cursos que abarcan un ao acadmico, ya sea de dos semestres o tres cuatrimestres, especialmente si se presia aienci6n a la seccin relativa al laboratorio (vea la descripcin del manual del laboratorio). Mediante la selecci6n adecuada de captulos y temas de cada capitulo, es posible adaptar un curso de un semestre. Los temas "supleiiientarios" se presentan en secciones que los profesores pueden omitir sin que incurran en una falta. Las secciones o problemas finales que se hrisan en este material se pueden omitir tambin si se desea. La inclusibn de material de este tipo permite a los estudiantes con mAs tiempo o iiiteres beneficiarse sin iifectar n los dems. La elecci6n de ABEL para aprender un lenguaje de descripci6ii de hardware (HDL) corno herramienta de diwo, reduce el esfuerzo de los estudiantes para aprenderse el lenguaje, lo que les permite concentrarse en los conceptos de diseo con un HDL. Todos los conceptos de la especificacin, simulaci6n y sintesis HDL pueden ensearse utilizando ABEL; as, el estudiante no tiene necesidad de aprenderse la sintaxis y la semhntica de un lenguaje complejo como VHDL o Verilog.

Esquema de numeracin de ecuaciones y figurasEn ocasiones es posible que algunos esqiicmiis de numeracion de secciones, ecuaciones y figuras, \sicomo las remisiones a ellas, distraigan al estudiante que dedica tiempo de manera improductiva a la bsqueda y lectura de los nmeros. En este libm utiljzunos un sistema de numeracihn iecuencial, que se inicia en cada captiilci, tanto para las ecuaciones como para las figuras. (Cuando se haga referencia a una ecuacin de un capitulo anterior, tambin se indca el nmero de capitulo.) De manera similar, las secciones principaIes de un capitulo se enumeran de mane ra consecutiva, sin indicar el captulo, pem las secciones secundarias y tercianas no se enumzran; a\< se evita la lectura improduciiva de nmeros de seccin tales como 4.3-5, que identificiin la subseccin 5 de la seccin 3 del captulo 4. Es rara la referencia a una de estas siibseccioncs particulares. si es que se llega a hacer en algn libro; por consiguiente, no se otorga valor alguno a un esquema de numeracin de este tipo. No se enumeran todas las ecuadones. sino slili) tac importantes o a las ilur se hace referencia ms tarde. Cuando nos referimos iina ecu~cihn oa una figura, la indic;unuc con cl tdmiino ecuacin oj5gura.

Ilustraciones, ejemplos, ejercicios y problemasAl explicar un tema, se emplean ilustraciones para aclarar,lo. En reatidad. una ilustracin podra preceder a la explicacin del tema como parte del proceso de inducciiin. Las ilustracion~s se incorporan de ese modo en la presentacin del material. %mbidn hay ejeniplos numerados, separados del teato y ficilmente distinguibles, los cuales sr. abordan utilizando los conceptos que acaban de pliintearse, junto con otras ideas recientemente asimiladas. A lo largo de la exposicin y con un formato que 10s distingue del texto. se encuentran los ejercicios nunierados que los estudiantes deben resolver en el tiempo en que estudian las seccio-

;in emi

del li-

uso del puede tnmesripcin a capltan en o pro1

:lusin n afeccomo

nes iinprtantes. El objetivo de estos ejercicios consiste en reforzar los conceptos que se estudian, invitando a los estudiantes a que efecten algunos cBlculos sitriples y apliqueii despus los resultados explicados. stos forman parte de la idea del proy~cro de investigaciriri. Los requerimientos de excitacin para un tipo de Mp-flop prdran formularse dentro del rextri, por ejemplo: Iiis requerimientos de exciiacin para otros tipos de flip-flops se dejan como ejercicio a los esiudian[cs. Cuando resulte de utilidad. se ofrecen las respuestas a fin de que los estudiantes confirmen los rcsuLtados de sus esfuerzos. (Lil mayora de las veces. en especial si las respuestds son breves y por ello fciles para que los estudiantes les den un vistazo dentro del texto, stas ie presentan al pie de Itls pginas.) Los ejercicios na slo requiere11 la repeticihn de los pasos de un ejemplo analizado, cambiando valores cnrifiguraciones de circuito. Por consiguiente, no hay necesidad de ofrecer ejeniplos analizados antes de soliciti a los estudiantes que resuelvan iin ejercicio. Al final de cada capitulo se incluye una serie de prahl~tnas. Los problemas de cada serie van desde la simple aplicacin de prricedimientos formulada e n el libro, hasta la soluciii de problemas mis crimplejos, o de gran utilidad. Algunas veces un problema requiere que los estudimtes apliquen una tcnica especfica. En otros casus se les pide que resuelvan un problema utilizando dos o rns enfoques y que comparen el grado de dificultad. En anibos casos, practican tcnicas especficas y refuerzan el dominio de ellas. A veces el prublema es abierto de nianera que los estiidinnres tomen decisiones en torno a los mtodos que aplicaran.

lo que e la esidtante 1 como

Complementos del textoHay dos paquetes de complementos. Uno se facilitii ii los profesores que adoptan el libro en sus cursor. el cual no se encuentra disponible para los estiidiantes. Incluye un manual que contiene las sc~luciciries completas de los problcmas eii el libro. Tambin incluye un cniijunto de transpiirencias de figuras de la obra. stas se amplan de manera que los profesores. tengan la posibilidad de utilizadas e n el saln de clases. El otro paqiiete corista de un manual de laboratorio. Aunque en iicaairities el libro se hace rrfrrencia a familias especficas de circuitos digitales (por ejemplo, 73LSO7), el inters principal se centra en l o s principios de diseo. El maniinl de laboratorio persigue involucrar a los esrudiantes en la ~ r c t i m del disefiu digital, utilizando lo ltimo en la tecnologa de qiie se dispone en la actualidad. En algunas paries del libro, indicamos la forma de incorporar proyectos de diseo especficos del manual. Aunque algunos estudiantes quiz aprendan diseo digital con otros textos, tambin pucden utilizar este manual de laboratorio para adquirir experiencia en la prActi rclativa al manual del Iabnratono, vistese el sica del diseo digital. Si sc desea ms inforriiacion t ir) web del texto (http://www.wilcy.c~mcollege/eleclhalabania293S 12).

iguras.

iroduc-

:racin iguras. itimero manemnume-

.tifican ciones r algiid o las hn ii a

SOFTWAREKecomendainos desde el principio el usa de entradas esquemticas. asi como dc simulacin temporal y funcional en el labriratcirici (incluso con rxprtimentos o prScticas de laboratorio simples). Se puede ~itilizar el softwxc Yilinx WebPack, el cual se obtiene gratuitarnenir e n el sitio web Este software apoya la versin mris reciente de AB EL, de rnoXiliiix ~hrtp:llwww.xilinx.com). do que al llegar al captulo 8 los estiidiantzs estarn f a m i l ~ u ~ ~ i icon d o sla intcrfm de usuario.

pdria . sc in,

sepa3s que

RECONOCIMIENTOSQuisiramos dar nuestro agradecimiento a varias personas que han contribuidu de diversas maneras n la realizacin de estc libro. Norman Balahanian dzsca agradecer al doctcii- Vijuy Pitchumani (ahora con Intel) y al doctor Dikran Meliksetian (ahora coii IBM), de la Iliiiveriiilad de

Iris rccio-

r

V I I ~ Prefacio

Siracmse. En diferentes etapas fueron coautores de este libro e hicieron iniportantes contribuciones en la creacin del texto. Algunas de las personas que ofrecieron comentanos y observacioneb invaluables cuando se revis el manuscrito en diferentes etapas de su creacidn fueron:

Yu Hen Hu, University of Wisconsin-Madisoii David R. K~eteli.Northeastem University Juanita DeLoach, University of Wisconsin-Milwaukee Mehmet Celenk, Ohio Uiiiversity Iames C. Harris, Cdifomia Polytechnic State University, San Luis Obispo Sotinos G. Ziavras, New Jersey Institute of Technoliigy Jaoies H. Aylor, University af Virginia Ward D. Getty, Univeruity oi' Michigan, Ann Arbor Alexandros Eleftheriadis, Columbia University in the City of New York Ike Evans, The University of Iowa y Evolutionary Heuristics Shahram Latifi, University of Nevada. Las Vegas Gregory B. Lush, University of Texas en E L PasoPor ltimo, deseamos agradecer a Ko-Chi Kuo,quien elabor las solucjoncs de los problemas

ibuciomdo se

Contenido

l . Sistemas digitales y analgicos 1 2. Hardware, software y firmwarc 3 3. Sistemas numricos 4 El sistemu binurio y ntms sistemas numricos 5 Conver5 iones de buse 6 Conversin al sistema decimal 6 Conversin a partir del sistema decimal 7 Del octal o hexadecimal al binarir) 8Aritmtica biauria 9

4.

Suma 9 Resta 10 Multiplicacin 10 Divisi611 10 Complementos: a dos y a uno 11 Suma de nmeros binarios 13 Cdigos y conversin de cdigo 15

Decimal codificado en el sisremu binarin 16 Cdigos ponderado5 16 Cridigo Cruy 18 Ccjdrgo de ~ i e t e wgmentus 1 8 C~~di~ rr!funumr'ricu~ iis 19 5 . Detecriii y correccin de errores 20 Cridigos dr~ drr~cridn de errores 2 1 Criigcls ti(:r!c-orn~l~cidii (le errt~res 22 Cdigos tic Hrii~iiiiirig 7 3 Resumen y repaso de1 captulo 75 Problemas 26

X

Contenido

Ca ptUIO 2.1. lgebra bouleana 3 2 Principio de dualidud 33

LGEBRADE CoNMuTADoREs Y COMPUERTAS L ~ G I C A S 32

Erwernus ,fiinJamentules 34 lgrbra de ronmutacidn 37 2. Operaciones de conmutacin 38 La operuci6nAND 38 Lu operucibn OR 39 , ! h operucirin NOT 39 Comentario 39 3 . Expresiones de conmutacin 40 Minitminos, maxirrminos y formu~canhnicas 4 1 Generalizucicin dtl la ley de De Morgriri 43 4. Funciories de conniutacin 45 Opemr*ioriesde conmutacin sobre jufiiricinnesde conmutaciba 46 Numrm de tntiiticis en formus can6ni~iicas 47 Teorftnu de expan.qirinde Shannon 47 Forma de suma de prtiductos 48 Forma de producto dc sumas 4'1 5 . Otrs operaciones de conmutaciti 49 OR exclusiva 50 Oprruciones NAND, NOK p XNOR 5 0 h. Crinjutitos de operaciones universales 5 1 7. Compuertas lgicas 5 2 Formus rilternarii~crsde las compuertas Ni4ND y NllR 53 Compurrtrrs OR erc-litsivas 54Comentario 55 Lgica positiva, negativa y combinada 55 9. Algunas cuestiones prcticas relativas a cotnpuertas 57 Familirrs ldgiccis 58 Carricr~rsricas de entradds,-tlirirrdtj critnpuertas lcigiras 59 Facror de carga de salida ytbc-tur d~ c,tiwrade entrada 61 Bfers o reforzadores 63 Consumo de potencia 63 Margen de ruido 64 Velocidad y rt~rnrdo de propagacira 64 10. Circuitos integrados 66 Algunus rumt~rrr~tiror ~ f los t ~ CI 66 Economu de dii.eo 68 Cl de aplicacin especijica 69 1 1. Lgica alarnbr~da 69 Compuet?us Irjgicas de tres estlrdo,i rrltci ittipedadancia) 69 rrirnp~ltrfris lgicas de colector ({hierroy dr drenaje ubirrbo 7l Resumen y repdw del capitulo 71 Probleiiias 72

8.

Listas de minitrminos y rnmaritkminos 76 Listas de minitmi~ius y fortnu de suma de prud~drro~ 77 Listas de rnaxitrmitrt)~ y foiwuis de producto de sumas 78 2. Mapas lgicos 79 Adyucenciu l#gica y udyacencia geomtrica 79 Cubos de orden k 84 3. Realizaciones mninias de funciones de cniirnutaciiin 87 Expresiuries irrcdircibles y mnimas 87 Implicciiiir~primos 88 Expresiones minima~ de suma de productos 89 Expresiones mrtirnas dr producto de sumw 9 1 Implenlentucioaes de dos niib~les 92 Irnplementaci6n AND-OR 92 Irnplementacidn NAND 93 Iiiiplementaci6n OR-AND 94 4. Implementacin de exprehiones lgicas 94 Anlisis 97 Caracterfstir-a~ d p citrriiros de compuerta 97 5. Diagramas de tempurizacicin 98 6. Funciones inconipletamente especificadas 100 Valores irrelpvantes 100 7. Comparadores 102 Comparadot.es de 2 bits 102 Generalizcichi6n 104 Cnmparadores de 4 bits 104 Cnmparadores de nmeros pares de bits 105 Comparadores de nmeros impares de bits 105 8. Determinacin del implicante ptitno: mtodo tabular 105 Representaciones rlt. cu hos k udyacente.~ 106 Clasificacin por ndice 107 Funciones incompletamente especificadas 10$ Seleccin de unu tlxpresiijn mnima 109 Fuiiciones complclamente especificada% 109 Maiiejv de vaidres irrelevantes 112 9. Circuitos de salida mltiple t 12 Resumen y repaso del cuptulo 113 Problemas 114 l.

r

XII

Contenido

Sumadores binarios 125 Sumodor completo 126 Sumador de acarreo propagado 128 Surnadnr de acarreo anticipado 128 Rrstudor hinario 132 Sumador y restador de complemento a dos 132 Sumador y restador de complemento a uno 133 2. Multiplexores 134 Multiplexure.7 como circuiros lgicos de propdsito genera/ 136 3. Decodificadores y codificadores 139 Drsmultiplexore.~ 1 39 Decodificdor de n a 2" lneas 139 Decodijicador de &bol 14 1 DecodiJ~~udures corno circuito.^ lgicos de propdsiro getiernl: cnnver.~irirt de cdigo 142 4. Memoria slo de lectura (ROM) 143 5. Otros dispositivos 16gicus programables LSI t 4h Arreglo Idgico pr-ogmiiialjo (PLA) 146 Lgica de a r ~ g l pmgrniiiodo o ( PALI 148 Resumen y repaso del captulo 150 Problemas 15 1

1.

Captulo 5 .

CoMPoNENTEsDEclRculTos SECUENCIALES 159

l . Definiciones y conceptos bhaiciis 159 2. Cerrojos y flip-flops 1 62 Cerrojos SR 163

Problemas de temporizacllrt y cerrojos SR ron rekoj 166 Cerrojo JK 168

Cerrojo muesrro-escavn 168

Un diseo posible 169 Un diseo rnaesmn-esclavo alternativo 170 Parametros de iictivaciiin por pulso 171 Fip-flt~p.i de retrirdo ( D) 17 1 Flip-flop D activado por flanco 172

F l i ~ ~ - f lT c ~ p 1 74 Requerimirtitt~s de e.rcitrista con la expresin original para la funcin dada llegamos u

Do = 0, = zDI=DZ=zll en vez

As, la funcin original se implementa con iin miiltiple.ror de cuatro entradas.

Existen otras cinco maneras mediante las cuales Ias dos entradas de selecci6n podran haber sido asignadas a dos de las tres variables de cunniutacin. Ninguna condicin necesita cumplirse para la eleccin, por lo que Csia es arbitraria. Sin embargo, el resultado especifico obtenido para las entradas Di depende de esa elecci6n inicial.

Ejercicio 7. En el problema del ejenipla 1 , elija .r = z y Respuesta5

so = x.

Determine las Di.

Ejercicw 8. Como practica, elija cada una de las restantes maneras posibles de asignar entradas de seleccin a las variables de conmutacin, y dztrrniine despuks las Di requeridas; especifique

las compuertas externas necesarias.Para1111soiijunto de

m - 1 variables, hay in maneras de asignar m - I canlidadcs a variables esgeificiis'

D,=D,=y.U, =U,=!'

P !! I

138

Principios de diseno logico digi:al

(u1

(f))

Figura 15.Itiiplemeiit.i~inrlc multiplexor dr f = Z(O, 1 , 6, 7, 1 I ).

Para implcmentar una funcin de conmutacin de m variables, hemos vlstn que un ~riulliplzxor de tn - 1 cntradas de st.lzcciiin puede realizar la fiiricihn. Podra ser posible en algunos casos c l empleo de un multiplexor incluso ms pequeo. Debe esperarse que estris ahorros en la crimplejidad del MUX debe11uiigiiiarsc a cxpcnsas dc :iIgn otro CON.

EJEMPLO 2La funcin dc cualro variables cuyo mapa se muestra en la figura 1 5 , he v a a implemeni:ir rnediante u11 miiltiplexor. Sicrn~rr-e es posi bIe uno con 4 - I = 3 variables de selcccrdn. Sin cmbargo, varnns a explorar la posibilidad de utilizar un multiplexur con slo dos variables de selrccin para implemeritar esta funci6n. Arbitrriarnentr asignamas las dos zntradas dc seleccin .Y, y sn e w y x. La expresilin para la salida dcl muitiplexor es la n-iisiiia que la que se indich en el e j e m p ! ~ 1. ya que ksta tirne Iris misriifis dimensiones. Pwu nJx = A l,so = UO, csa expresicn se teduce a Do. Pcro pata lus valores IYX = 0, la expresidn que cubre los 1 en el maya cs 4'':' + y ' : = y'. Por coiisigujente, 12, = ? ' . De manera sii~rilar.eri la column,~O ! de1 mapa. la expresin se reduce a B , y el mapa produce v: + y;' = y ; por corisiguiente, U , = y. De la, misma Iriatieia, de la columna 11 cnrrintranios D , = O y de la columna 10, DI = y ? . [Confirn~e esto.) En la figl.ira l5b se muestra este circuito que es bastank simple. Enccintramos que para implenientar cierta funciiin especfica dc cairo vurzab1e.q.puede ernplcarrjc u i i i~ivliiplexor dc ordcii menor qEe 3, ri costa de tina :iirnpiisrta AND adiciiinal. (El inversor seria necesario incluso con un multiplexor de orderi superior, por lo que D no cuenta como costo agregado.)Ejercicio 9. En el qemplo anterior, suponga que 7, y s, se identifican como y g .: en vez dc itb y i.Deierrnine esprcciunes para 1x5 eiitmdas dc datris eri tnrinos de w y x, y especifique el hardw x e externo que se necesitriri iidems del multiplexor. Advierta 1;i diferencia cn complejidad para las dos elccciones de entradas de seleccihn.Respiiestah6

Demu

Decod

0, = DI = W ' I'. [J: = W'X. D3 = tr @ A , tres cciiipuertas AND y iina compuerta XOR, d e m i s & un MUX de cuatro b entradas.

Diseo 16gico combinatorio

139

En la implementacin de una funciiin de conmutacihn arhitrana, distiiitas elecciones de las entradas de seleccin conducen a cantidades diferentes de hardware externo paizi un inultiplexor ms pequeo que lo normal. Desaforiunadamentc, a pesar de hberlas probado, IIO Iiay [orina de determinar cul eleccin ser la ms econtmica.

3 DECODIFICADORES Y CODIFICADORESLa seccin anterior cc inici explicando una aplicacin: dadas 2" seales de daros, el probleriia es elegir, bajo el control de a entradas de seleccin, secuencias de estas 2" senales de daros p;ira enviarlas serialmente por un enlace de comunicaciones. La operaciin invetqa en el extremo receptor del enlace de comunicacin consiste en recibir los datos serialinenie en uno sula linra y transmitirlos a una de 2" lneas de salida. Esto se controla de nuevo por medio de un conjunto de entradas de control. Esta aplicacin es la que necesita nicamente una linea dz enrrada; otras aplicaciones quiz requieran ms de una. A continuciiin investigaremos un CITL'UIIO genrralizado de este tipo. De modo concebible, podtfa haber un circuito combinntoio qiie acepta n aitradas lnn necesariamente 1, aunque un nmero pequeio) y que ocasiona que Iris datos he dirzccionen hacia iiria de muchas, digamos hasta 2" salidas. Estos circuitos tienen el nombre genrico dr dcr,odiji~,ridor. Al menos semnticamente, si algo se va a decodificar, previamente debe haberse rodijich niriyor de variables de entrada. el nmero de trrtiinos producto en cada salida es pequeci. Por ello es pequeo el nmero de compuertas AND que llegan a cada compuerta OR. En talch casos, fijar pematientemente 1.1 nmero de compuertas OR y dejar nicamente l programaci6n de las entradai de las compuertas AND para 21 diseo individuiil podra tener sentido en cuanto a la economa. El circuir0 rcsul tante recibe el ntirnbre de I d ~ i c a del irrreqlu programud~) (PAL).'? Existen PL4Lestndar para un nmero de valores bajos de p. Por ejernplo, el PAI,ILa titnci un mixiino dz 16 entradas y 8 salidas. Una tabla de pmgramacidn para iin PAL es siriiilar a la c~rrespondicnte a un PLA. Un Caso cori seis salidas se ilustra en la figura 25. Una KOhl con 12 variables de entrada riiquzriria 212= 4096 compuerta.; AND. Sin embrirgci, vamos a suponer que en algunilis casos posibles, la expresihn cannica dc sirmil de productos puede reducirse hasta 16 implicmtes, indicandrise slo uno dc ellos en la tigura 25. Las entradas en la tabla tendran el mismu significado qiic siquellas para el PLA. Sin embargii, para el PAL, las cnlumnas de salida las fiarla el fabricante ccgiia el nmero de coinpiiertas AND ya conectadas a cada compiierta OR. Eri el caso presente, dos de las compiiertns OR de salida son activadas cada una por cuatro compuertas AND; a cada tina de las cuairri coiiipuertas restantrs las activan dcis compuei-tas AND. En cualqiiier problemii de diseo detenninado, el primer paso es obtener una expresitinl2

1 -

PAL es una niarci coinercial registrada de AJ?ai~c.dMicro Uevices.

apropiada de suma de productos. igual que en el caso de imylementacin PLA. Las conexiones de entrada se indicar1 en la tabla cvmo en el caso de1 PAL: una cnunda es I si una vanahle a p m c2 iio complementada en un implicante, un O si aparece ~ompIemen:ntada, y una raya si no a p m e en lo absoluto. Esto se ilustra para un rengl6n en la figura 25. El nmcro de enlaces de fu~ible: en este ejemplo es 2 ii 12 X 16 = 384. Esto es 20% menor que el nmerri de enlaces de un PLA que tiene las misma.+dimensiones. Por 10 corniui. sin er~iliargo, los P L h tienen mas cornpiiertas AND y por ello, para un PAL, el rihmrro de enlaccs comnmente seria muchas veces superior que el ntmero correspondiente a un PLA coniparable. Ejercicio 13. Siiponga qiie d a de 10s renglones de entradas en la figura 25 san del sigujeiitemodo;

PRC

010-0--]---1 1 1- - 0- - 11- -

,Cules soii los trminos producln correspondienres?EII el capitulo 8 sc dedicarj. un puco mil; de atencih in 10s PLD. Igualmente se considerar-j ah el uso de lenguajes de descripcibn de hardware en los diseos utilizando dispositivos 16gicos

*

1

prograrnab tes.

RESUMEN Y REPASO DEL CAP~TULOEn e1 capituio 3, Los diseos ;;e efectuaron con compuertah priiriitivas en circuitos SSI. Este capitulo avanz6 el prmeso de diseio hacia circuitos mfis ctmplejos irnplementados en uniddes

MSI. Los temas incluidos fueronSumador birimio.

* Surnador completo.Sumador de acurco prupagado. Surnador de acarreo anticipado. Kestador binario. * Surnador y rewador dn compIemento a dos. Sumador y restador rri coiilpleincnto a uno. Multiplexor. Entrada de datos. Entrada de seleccin. Imptementacin de circuito Igico de piupsito general con multipllexrires. Deinultiplexores. Lneas de entrada de datos. Lineas d e entrada de control. Decodi ticador. Decodificador de n X 2" Iiueas. Decodificador dc rbol. Implernentacin de circuitos lgicos de prop6sito general con decodificadores. Conversin de caigo. Menioria de sln lecriira (ROM). Decodificador de n X 2". Arreglo de intercwenin de 2" X m. Programacin de una ROM. ROM de mscara priigrarnable. ROM de campo prograniable.

Diseno liigico combinatorio

151

unexiones ible apareno aparece : fusible en

Dispositivo lijgico programable (PLD). Arreglo lgico programado (PLA). Lgica del arreglo programado (PAL).

ie un PLAcompuereces supe-

PROBLEMASL.

a. Analice cada lino de los circuitos dc suinadrir completo que se miiestran en la tiguri PI

j r\c.ri-

l siguiente

ba exprecioiies para la salida de cada compuerta iniemiedia. b. Obienga expresiones ligicas para lac salidas del circuito siiira y acarreo. c. Confirriie que estas expresiones son equivalentes a las fuiicioncs dc >urna y acarreo en las ecuacionrr ( L i dcl textu.

t. a. Disee un sumadar de acai-reo anticipado de 4 bitc. En la eciiacin (,7)del tcxtu para la funcibn de acarreo, sea i = O y deje que j vare de O a 4. Escriba las expresiones resultantes para C,, C1, C , Y c4. b. Construya el diagrama IOgicii para el ricamo anticipado de 4 bits cuyo diagrama esquemtico sc presenta en la figura 8.

;onsiderar

vos lgicos

SI. Este ca:n unidades

3, Multiplique un numero binario de 4 bits Y = y f i p l v o por mediii de un nmero biiiario de 3 bits X = xp,x,. Utilice dos sumadores ir 4 bit5 y las coiiipuerta3 que sean necesarias para iiiiplementar esta operacidn, y dibuje el diagrama corrzspndiente. 4. Derriiiestre formalrnencc que si la variable pnipagada P, para un suinador de acarrso anticipado se define coiiio A, + B,en lugar de A i @ Bi, la salida de la suma y el acarreo del sutniidor se seguirn calculando de manera correcta. (De tambikn una de~iiosiracin informal.) ~Cuh1 detinicilliti rs tnejnr con fines de implementacihn? 5. Disciie uri circuiio para la deteccin del desbordamiento eii el hurnad ea I si y scilo si l a siguiente unidad n i i s baja pide un 1 de esta unidad. E1 vectw I> de 4 bits es la salida de In direrzticia, y , C es la salida dcl. quc >e Ilcva. C y P son variables genrradii y propagadas de la unidad cumplei;i.

Figura P29 a. Proporcione un2 exprelin para cada salida o muestrc implernentacicin. b. Coiiio eii el pi-rihleina 28, eri.irira mis Je uca manera rlc definir la variahle ptcipapiida. Proporcione eSBs dcfinicicines y coinpare las difertnciax uu iii.pleincntacin. c. Sdpringa quc ie va a zrectux resta dr: mltiples bin. Con este tin, Les piisiblc ~ t i l i a a r ~niddes dz anticipaciiiii dc 4 bith. dcl tipo que se detcribt' en PI priiblema 28 r n CI contexto de la ruma. con resradorer de anticipncihn de 4 birs dcl ripri definido aqu? Justifique &urespuesta. d. r t i l i z a n d u ~ c i n d o r e q de 3 bits del tipo del;c:ito eit crte problcrna, y tarnhten irnidides Jz anricipicion de 4 bits adecuadas, disee un restador de anticipdcin de 24 hits.3U. Un ~(diricadiiide prioridad d c 8 entradas (figura P7n1 tiene ocho entr~dai solicitadas: I ( 7 . . 01. Un 1 lgrcr; en zu.ilquicra de esrah Iirird> dcnnta la presencia dc una ~olicitud de la fuente coriespnndicn~e e n cuanto a cie,rtrrn hervicio. La priclridad rada decde l n m i \ alta para el 7 hasta In rnA5 baja p u n cl O. La salida SL,solic.itud local) es I ii y 3010 si ha! al menos una solicitud critie las ciciiv ziitr~das1. Si EH (entrada habilitadal es 1 . el cridific,ridor idcnifica la snlisitud que tiene la prioridad mas alta y pencra como salida su direccirrn de 3 bita en A(O ... 7 ) .Si iiiiipune solicitud esth activa. prodiir c tina salida de dirccciijn cero. S i el codilicador nn est hdbiIitado (EH = l}, prriciucc cero.; de salidaeri A . EH

Diseo lgico combinatoriu

157

(salida habilitada) es I si y s611i si e1 coriificador esti habilitado (EH = 1) y no hay solicitud eiitrr las ocho entrddac I.

coditicador

+ L

SHFigura P30

(le pi-ioridd

' de las unide anticipa-

'29). El vec5 I si y 5610 a de la difsle la unidad

a. Obtenga expresiones para cada salida y siiiiplifique. h. Ciiuetk un coditicador dc prioridad de 48 entradas utilizando cudifisadores de prioridad de X hils dei tipo descrihi en estc problema y Iligica adicional mnima. Use una configurxion repetida. C. Considerando las seales habilitadoras, E H y SH. coiiio los equivalenie< dc lar rcales de acarrco, obtenga expresiones para las variable. gelirrada y propagada relalivas al codificador de prioridad di ocho entradas. Como en el problema 19.proporcione dos exl~resiones para la variable propagada \: r x o l a la "me,jnrV.Esto rrquirrz liigica adicional para calcular las variables generada y propagada, ii estas sc consiguen de las s a l i d ~ s del codific~diirde pncirid~dde ocho entradas dcscriro aqul? d. Ulilifiindu unidades de anticip,aciGn clr: 4 bits adecuadas. diseoc utia i tiiplementacin de anticipacidn psr uii codificador de prii>riddde 48 entradas y compare su velocidad con el diseo dc la parir /). e. Supong.~ q u e el codificndor dr prioridad de ocho entradas tiene seales dt. de~huhilituririria. El y SI, en \t./. d e las scfiales de habiliiacin EH y SH. Repica las partes c y d considerndo las seales de deshahilit~cin cottio el equivaleiite dc ~.eiinlcs de acarreo.31. I!n decuditlcador BCD a .;ist< scgmcntos tiene sehales "de litnpieza", B1 y 30, para ayudar n supriniir los priiiierns O a la irquicrdx para exhibidores de enteros y los ltimos O a la derecha para exliibidores de fracciones. Cuando B1 es 1 , si el dgito de entrada es 0, tcidns las salidas deben ser 0; csiri es. el digilo seri climinado. Cuandu B1 cs O. no tiabr eliminaciin, si110qiie eri ese cahci BO es una hcnal de limyie-la para el siguiente dgitu. Eii i a figiir,~P3 I r l se iiiuestra uii diagr~rn~i.

7iir1

unidades

de la sunia,

ita.

les de atitici-

Figura P31

:7... 0). Un 1

respondiente aja para el O. :nvadas 1. Si 18salta y gcduce una saida en A. E 1I

a. F'ropaganda expresioiir~ pard la5 i ~ l i d a s BO, a y f. b. Disee un exhibidor de 8 biii cada uno con cuatro iiigiio~ para las partes enteras y fraccicinariah. El digito entero menos significati~u nunca debe ser elirniiiadu, incluso si la parie enitird del niiizni es O. c. Considerandri Ir!\ ticiiipos lentos de rrspiicsb hiitiinna, la implemcntaciiii mediante repetici6n en la parte b dehe iet adecuada. Sin embirgci. pot propsitos pedagfigicoh, suponga que desea disear una implznictitacin con anticipac~riiidcl cxliibidor, de manera que cada dgito se estlihle~ca con nia! rir rapide7 cn el estado di: eliminacin o en el de no eliminacin. Al considerar E1 y BC)

1%

hincipiiia de diseiiii Lgicr! digital

coinn seiiales de acarreo. propi~rcioneexpresicineg para ls vanabieh generada y prupdgiid dc est e decodificarlor. e d. Stiponga quc. en lugar de 10s patiltas BI y BO. e [ decndific:ulor ti ne patillas DBI (entrada "no" cn blanco) y DBO (salida "no" e l hlanco). En este esso considere srtih como seiialcs de I.arreri

y repit.~la pdnc c.

32. Dernucctre tiirrnriIniec.tz quc >i la variable prepagda Pipara tI su~nador anticipado x define cornii 11 suma Sritileana de A, y RI en Iiigar de su OR rxclu~ira, las salidas de la s i i m y el ;i:arren del yumaJor se