Programowalne sterowniki logiczne

7/22/2019 Programowalne sterowniki logiczne

1/19

2 Programowalne sterowniki logiczne (PLC)

2.1 Wstp

Wiele systemw jest sterowanych za pomoc prostych algorytmw tylko poprzezwejcia binarne (0 - 1). Wyjciami tych systemw te s przewanie sygnay binarne. Dosterowania takich ukadw projektowane s proste ukady elektroniczne. Coraz wikszezastosowanie znajduj elektroniczne ukady typu ASIC, umoliwiajce zaprogramowaniezoonych algorytmw. Mikrokomputery nazywane sterownikami programowalnymi lubprogramowalnymi sterownikami logicznymi PLC (Programmable Logic Controllers)stosowane s do sterowania systemw, dla ktrych nie istnieje potrzeba archiwizacji iwizualizacji danych.

Sterowniki PLC s urzdzeniami wszechstronnymi i zwartymi bazujcymi nastandardowej architekturze mikroprocesorowej stosowanymi do sterowania maszyn iprocesw [5,6]. S one zaprojektowane, aby ich programowanie i utrzymanie byo proste.Systemy PLC wymieniy star logik przekanikw. Sterowniki programowalny(programmable controller PC) jest w nastpujcy sposb definiowany w 1978 przez NEMA

(National Electrical Manufacturers Association) jako:

urzdzenie przetwarzajce cyfrowo, ktre stosuje Pami programowaln dlawewntrznego zapamitywania instrukcji implementujcych specyficzne funkcje:logiczne, sekwencyjne, czasowe, zliczajce i arytmetyczne do sterowania poprzezcyfrowe lub analogowe wyjcia

Zalety systemw PLC

znaczny wzrost wydajnoci w porwnaniu z logikprzekanikw, wiksza niezawodno, mniejsze wydatki na utrzymanie ze wzgldu na brak czci poruszajcych si, mae wymiary,

mae koszty.

Wady sterownikw programowalnych

Wykrywanie bdw bardziej zoone ni w systemach przekanikowych, Awaria PLC moe cakowicie zatrzyma sterowany proces, w konwencjonalnych

awaria zakcaa sterowany proces, Zewntrzne zakcenia mogwpywa na zawarto pamici PLC.

Rozwj systemw programowalnych sterownikw logicznych rozpocz si na pocztkulat siedemdziesitych i trwa do dzi. Na wiecie istnieje ponad 100 liczcych si firmprodukujcych kilkaset modeli sterownikw PLC. Najwiksze znaczenie w produkcji i

zastosowaniu maj USA, Niemcy, Japonia i Francja. Wikszo firm produkuje sterowniki wrnych klasach wielkoci, z bogatym wyposaeniem wspomagajcym programowanie,testowanie i uruchamianie systemw. Istotnym zagadnieniem jest szybkie uzyskiwanieprawidowo dziaajcych programw.

Sterowniki speniaj szereg dodatkowych wymaga, ktrych nie speniaj komputerybiurowe. Zaostrzone wymagania dotyczzakresu temperatury pracy, wilgotnoci, odpornoci nadrgania i wstrzsy, zapylenie itp.

W systemach sterowania stosowany jest rny sprzt komputerowy. Zwykle najniszypoziom struktury sterowania bazuje na sterownikach programowalnych. W krajach wysokouprzemysowionych programowalne sterowniki logiczne PLC (Programmable Logic Controllers)


2/19


3/19

2.2.1 Zasada dziaania sterownikw programowalnych

Programowalne sterowniki logiczne, najoglniej definiujc, maj struktur komputerwuniwersalnych, lecz zorientowane s na procesy sterowania logicznego. Wynikaj std dwiepodstawowe ich wasnoci: programowanie zada odbywa si z wykorzystaniem specjalnych

jzykw zorientowanych na zapis funkcji logicznych, a ich budowa jest dostosowana do

bezporedniego poczenia ze sterowanym obiektem. Wykonywanie programu sterowania polegana szeregowo-cyklicznym przetwarzaniu rozkazw programu. Kolejne rozkazy s wykonywaneszeregowo jeden po drugim, a po wykonaniu wszystkich cykl jest powtarzany, niezalenie odprzebiegu sterowanego procesu technologicznego. Cykl powtarzania programu jest na tyleszybki, e sterowany obiekt reaguje na zwizki logiczne pomidzy jego wejciami a wyjciami,wynikajce z algorytmu jego pracy, tak jakby byy one realizowane rwnolegle w czasierzeczywistym.

Bloki ukadw wejcia/wyjcia su do elektrycznego dopasowania sygnawdwustanowych, pochodzcych ze sterowanego obiektu i wysyanych przez sterownik do obiektusterowanego. Bloki te realizuj rwnie separacj galwaniczn sterownika od obiektusterowanego, zmniejszajc zagroenie przed uszkodzeniem i przed zakceniami elektrycznymisystemu sterowania. Ukady wejcia/wyjcia umoliwiaj bezporednie podczenie sterownikado obiektu sterowanego.

Sterowniki PLC mogby wyposaone w rne rodzaje pamici (rys. 2.2):DRAM (dynamic RAM) W pamieciach DRAM dane przechowywane sw komrkachpamici o charakterze pojemnociowym, wymagajcych okresowego odwieania w celuutrzymania zawartoci komrki. Pamici tego typu s wolniejsze ze wzgldu nakonieczno odwieania, a czas dostpu wynosi przecitnie 50-60 ns. Wymagane jestzasilanie bateryjne do utrzymania zawartoci takich pamici po wyczeniu prdu.SRAM (static RAM) Pamici statyczne pracujna zasadzie przerzutnikw, dane w nichpozostaj tak dugo dopki si do niej zapisze nowe dane. Pamici te cechuj siszybkim czasem dostpu rzdu 10-20ns.ROM (Read Only Memory) jest pamici, ktrej zawarto mona tylko odczyta i nieulega zniszczeniu przy wyczeniu zasilania. W pamiciach takich przechowywane sczci lub cay system operacyjny.EPROM (Erasable Programmable Read Only Memory) jest pamici typu ROM, ktrejzawarto mona zmieni stosujc pewne dodatkowe rodki. Polega to zwykle nawystawieniu tego ukadu zawierajcego okno kwarcowe na ukadzie na dziaaniepromieni ultrafioletowych.EEPROM (Electricaly Erasable Programmable Read Only Memory) jest pamici typuROM, ktrej zawarto mona zmieni przy uyciu elektrycznych impulsw.

Wikszo sterownikw programowalnych jest dostosowanych do przechowywaniu programuaplikacji w tego typu pamiciach. Uytkownik za pomoc programatora zapisuje programwynikowy do tego typu pamici, a nastpnie dokonuje wymiany starych ukadw pamici zpoprzedniwersjna ukady pamici z nowwersj. Pamici EPROM i EEPROM zachowujprogram i wszystkie dane, take w przypadku zaniku zasilania.


4/19

zegar

drugi CPU

drugi CPU

drugi CPU

drugi CPU

CPU

Wejcie napicie DCs rz s frow

SprzgLicznika im ulsw

SprzgC frowo-analo ow

Sprzganalo owo-c frow

Wejcie napicie ACs z c frow

SprzgW rzekanikow ch

cze szeregowe

cze konsoli

magistrala(adresowa, danych i sterowania)

Rys. 2.2. Podstawowa struktura sterownika programowalnego.

2.2.2 Parametry sterownikw programowalnych.

W tabeli 2.1 zawarto waniejsze parametry [3] wybranych producentw sterownikwprogramowalnych. Jedn z charakterystycznych cech sterownikw jest liczba wej i wyjcyfrowych. W wikszoci zastosowa wystarcza niewielka liczba takich wej i wyj. Poniewaprogram typowego sterownika polega na cyklicznym wykonaniu tego samego cigu instrukcji,

dlatego szybko sterownika programowalnego okrelana jest przez czas wykonania tysicainstrukcji. Proste programy sterownika nie zajmujzbyt duo miejsca w pamici, dlatego typowesterowniki wyposaane sw mniejszpami RAM ni komputery osobiste.

Firma Typ I/O Szybko czasdla 1000 instrukcji

RAM

Allen-Bradley Micrologix 1000SLC 500PLC-5PLC-5/250

16-3220-960128-3072do 4.1K

do 2ms0.5-8ms


5/19

Sterowniki mogby przeznaczone nie tylko do wykonywania prostych operacji. Tabela 2podaje rne rodzaje operacji, ktre mogby realizowane przez sterowniki: r - zadania czasurzeczywistego, m - wielozadaniowo, II - moduy do oblicze rwnolegych, f - obliczeniazmiennoprzecinkowe, pid - sterowanie typu PID, fz - logika fuzzy.

Programowanie sterownikw nie musi by realizowane na poziomie bliskim maszynie.wiadczy o tym coraz bogatsze oprogramowanie oferowane dla sterownikw programowalnych.W tab. 2.2 podawane s nastpujce typy oprogramowania: tr - pakiety treningowe, pc -oprogramowanie komputerw osobistych (PC), iec- zgodno z IEC1131 dla wszystkichwariantw, f - bloki funkcyjne, i - schematy drabinkowe, l - lista instrukcji, s - schematy przebiegusekwencji instrukcji, h - programator przenony.

Coraz wiksze wymagania zwizane s integracj sterownika z otoczeniem. Sterownikiwyposaone s w rne sprzgi umoliwiajce transmisj danych. W tabeli 15.2 podano typyczy komunikacyjnych: e - Ethernet i jego odmiany, a - ARCnet, f -FIP, c - CAN, p-Profibus, l -LONWorks, m - Modbus, m+ - Modbus+, s - Interbus-S, d - DeviceNet, as - ASInet, fo -wiatowody (fibre optics), r - fale radiowe.

Stosowane s rozwizania bazujce na jzyku naturalnym, przykadem moe bynarzdzie CASE firmy Siemens o nazwie APT, ktrego celem jest zapewnienie prostotyprogramowania sterownikw.

Typ Operacje Programowanie TransmisjaMicrologix 1000SLC 500PLC-5PLC-5/250

rr,f,pidr,f,pid,dmrr,m,II,f,pid,dmr

pc, l, htr,pc,l,s,htr,pc,l,i,s,hpc,l,s

m,d,fo,re,p,m,f,fo,re,m,d,fo,r

90 MicroSeria 90-30Seria 90-70

r,pidr,pid,IIr,m,II,f,fz,pid,d/tmr

tr,pc,iec,l,i,htr,pc,iec,l,i,s,htr,pc,iec,l,s

me,f,c,m,d,s,d,re,f,p,m,s,d,sd,fo,r

Smart I/O r,m tr,pc,iec p,m,dSimatic S5-90USimatic S5-95USimatic S5-100USimatic S5-115USimatic S5-135U/155USimatic TI500/TI505

Simatic S7-200Simatic S7-300Simatic S7-400

rr,fzr,fzr,f,pid,d,fzr,f,II,pid,d,fzr,f,pid,d

rr,f,pid,fzr,II,f,pid,fz

tr,pc,f,l,i,s,hpc,f,l,i,s,hpc,f,l,i,s,hp,c,f,l,i,s,hpcC,f,l,i,s,hpc,l,i,APT

tr,pc,iec,l,itr,pc,iec,f,l,i,spc,iec,fl,is

as,mp,m,asas,me,p,m,m+,as,foe,p,m,m+,as,foa,p,m,m+,as,fo

RS485,asciip,as,fo,m+,RS485e,p,as,fo,m,RS485

Tab. 2.2 Parametry wybranych sterownikw PLC.

2.2.2 Metody programowania sterownikwDla jzykw programowania sterownikw PLC opracowano standardy IEC

(International Electrotecnical Comission). Istnieje pi podstawowych metod konstrukcjioprogramowania sterownikw w standardzie IEC 1131-3. Przykadem takiegozaawansowanego systemu jest pakiet ISaGRAF, ktry uruchamiany jest pod Windows,natomiast aplikacje programowe uruchamiane s na rodzinie sterownikw PLC typu PEP9000 w rodowisku systemu operacyjnego czasu rzeczywistego OS9. Funkcje pakietu sdostpne w dwch trybach pracy, normalnym sucym do konstruowania programu orazdrugim, sucym do kontroli dziaania programu. Program posiada procedury testujce orazmoliwoci podgldu wykonania programu w trybie symulacyjnym i na systemie docelowym.

ISaGRAPH posiada pi jzykw programowania zgodnych ze standardemIEC1131 - 3, z ktrych mona korzysta na raz w jednym programie. Sto:

sekwencyjne schematy funkcyjne (SFC - Sequential Function Chart),bloki funkcyjne (FBD - Function Block Diagramm ),schematy drabinkowe (LD - Ladder Diagram )lista instrukcji (IL - Instruction List),tekst strukturalny (ST - Structured Text ).


6/19

2.3 Programowanie sterownikw PLC

Programowanie sterownikw na poziomie zblionym do sprztu jest realizowane wsposb prawie jednakowy dla wszystkich sterownikw. Dla zrozumienia zasady wykonywaniaprogramw sterownikw programowalnych wybrano prosty sterownik firmy Philips. Sterownik tenbazuje tylko na 31 podstawowych instrukcjach.

2.3.1 Zasady uruchamiania i wykonywania programw PLC

Ze wzgldu na specjalizacj i ograniczone moliwoci sterownikw, nie rozwija siprogramw dla sterownika na samym sterowniku. Programowanie dokonywane jest przezurzdzenie zewntrzne. Moe by to proste urzdzenie programujce z klawiatur, zwykle jednakstosuje si rozwizanie polegajce na stosowaniu systemu uruchomieniowego, sucego douruchamiania programw na PLC. Taki system skada si z komputera uniwersalnego o wikszejmocy obliczeniowej (na przykad PC) oraz samego PLC. Poniewa programy dla PLCopracowywuje si na innym komputerze, a potem - po kompilacji - program przekazywany jest zkomputera do PLC, to taki system uruchomieniowy nazywany jest systemem skronym. Wskad oprogramowania takiego systemu wchodzi edytor do pisania programw, kompilator

programw sprawdzajcy bdy syntaktyczne, program adujcy program skompilowany dosterownika, program ledzcy wykonanie programu na sterowniku (debugger). Systemy skronewyposaane s w symulator sterownika, umoliwiajcy testowanie programu bez uyciasterownika.

2.3.2 Budowa programu sterownika

Typowy program sterownika skada si z dwch czci deklaracji zmiennych i czciwykonawczej (rys. 2.3). Cz wykonawcza programu skada si z akcji. Wykonanie programupolega na przechodzeniu od akcji do akcji. Akcj mona podzieli na dwie czci. Pierwsza znich skada si z instrukcji okrelajcych czy warunek realizacji dziaania jest speniony. Drugacz zawiera instrukcje wykonywane (realizacja dziaania) w przypadku, gdy warunek realizacjidziaania jest speniony. Jeeli warunek realizacji dziaania jest speniony, to dziaanie jestwykonywane, w przeciwnym przypadku nastpuje przejcie do nastpnej akcji.

Za realizacj programu w sterowniku odpowiedzialny jest system operacyjny sterownika,ktry cyklicznie wykonuje sekwencj operacji. Cykl operacji (sweep) polega na realizacjinastpujcych operacji:

realizacja wewntrznych instrukcji PLC ( w tym autodiagnostyka),pobranie danych wejciowych,wykonanie programu uytkownika,wysanie danych na wyjcia,obsuga transmisji (przewanie transmisji po czu szeregowym).


7/19

Warunek wykonania dziaania

Dziaanie


Dziaanie


Dziaanie

Deklaracja zmiennych

Akcja 1

Akcja N

Akcja-ustalenie stanu pocztkowego

. . .

Rys. 2.3. Struktura programu sterownika PLC

W sterownikach wyszczeglnia si trzy rodzaje pamici:1. Segment pamici z organizacj sowow, zawierajcy system operacyjny z funkcjami

kontrolnymi oraz oprogramowanie transmisji. Stosowana jest zwykle pami typu ROM(EPROM).

2. Segment pamici programu uytkownika (1, 2, 64 K sw). Sto zwykle pamici typu DRAM zpodtrzymaniem bateryjnym lub SRAM.

3. Segment pamici danych. Przewanie wydziela si pewn doln cz pamici dozapisywania wartoci bitowych dla operacji logicznych. Ta cz pamici ma zarazemorganizacj bitowi sowow. Pozostaa cz pamici ma organizacj sowow.

2.3.3 Opis wybranego sterownika

Rozpatrzmy prosty sterownik PLC o nazwie MC31 firmy Philips. Sterownik ten posiadanastpujce wasnoci:

- sterownik w zwartej obudowie z moliwoci transmisji poprzez magistral miejscow(fieldbus).- 24 wejcia (24 V), optoizolowane, wywietlanie stanu wej poprzez LED-y,- 16 wyj: (24 V), 300 mA, optoizolowane. wywietlanie stanu wyj poprzez LED-y,- moliwo rozszerzenia wej i wyj do 120 I/0,- 8K pamici na program CMOS RAM, EPROM, EEPROM,- 2K 4bitowej pamici danych,- moliwo poczenia w sieci poprzez RS 485 i protok transmisji PPCCOM,- zcze RS 232 do adowania programu,- zcze RS 232 modemowe,- wywietlenie stanu baterii, zasilania i komunikacji.


8/19

Adresowanie pamici sterownika

Pami sterownika jest podzielona na dwie czci, przeznaczone dla danych i programu.Dane zapisywane s do komrek 4-bitowych. Pierwsza strona pamici przeznaczona jest doadresowania zmiennych jednobitowych.

Podzia pamici danych sterownika przedstawia rysunek 2.4 Wartoci pod adresamizarezerwowanymi ustawiane s przez system operacyjny i mog by wykorzystywane wprogramie uytkownika:

0000.0 Przepenienie arytmetyczne, spowodowane wykonaniem operacji arytmetycznych.0000.1 Staa rwna 1, stosowana w operacjach logicznych jako warto TRUE.0000.2 Sygna alarmu, ustawiany gdy zasilanie spadnie poniej 17.5 V (nominalne 24 V)0000.3 Zegar co 0,01 s0001.0 Zegar co 0,1 s0001.1 Zegar co 1 s0001.2 Zegar co 10 s0001.3 Zegar co 60 s

Wartoci zegara wykorzystywane s w operacjach uzalenionych od czasu. Adresywejcia-wyjcia sudo odczytania stanu sygnaw wejciowych i do wyprowadzania sygnawwyjciowych. Zmienne uytkownika zajmuj pozosta cz pamici danych, przy czym dlapierwszej strony pamici zmienne mogby traktowane jako zmienne jednobitowe lub sowowe,przy dugoci sowa wynoszcej 4 bity.

Adresy zarezerwowane

Adresy wejcia-wyjcia

Adresy zmiennych 1 i 4 bitowych

512

2

33

Adresy zmiennych 4 bitowych

0

Rys. 2.4. Podzia pamici danych


9/19

2.4 Sterowniki programowalne serii PEP 9000

Dla opisu przykadowych sterownikw wybrano system nazwany PEP 9000 firmy PEP.System ten skada si z trzech podstawowych jednostek przetwarzajcych.

VME9010 lub VME9030 suce do rnorodnych zastosowa w ktrych wymaganajest dua moc przetwarzania i bazujce na magistrali VME. Stosowane do rozwiza

wbudowanych, wizualizacji. Zawieraj procesory 68040 i 68060 o szybkociprzetwarzania odpowiednio 100 i 150 MIPS (MIPS milion operacji na sekund).

IUC 9000 sterownik z sprzgiem CXC wyposaony w procesor 68360 o szybkoci4MIPSSMART I/O sterownik o maych rozmiarach stosowany gwnie do podczeniazadajnikw i czujnikw. Sterownik z procesorem 68302 o szybkoci 1.5 MIPS.

2.4.1 Sterownik SMART I/O

Sterownik SMART I/O zbudowany jest wok elementu podstawowego SMART-Basezawierajcego procesor Motorola 68302 (rys. 2.5) z zegarem 20 Mhz, 0.5MB pamici RAM, 64KB pamici SRAM z podtrzymywaniem bateryjnym, 1MB EPROM (opcjonalnie 1MB Flash-EPROM), izolowany zasilacz 24V DC, zcze sieciowe PROFIBUS (do 500 Kbodw), cze

szeregowe RS232 (skonfigurowane jako cze telefoniczne lub modemowe) , izolowany 24bitowy licznik oraz miejsce do osadzenia trzech dodatkowych moduw SM (Smart Modules).Natomiast do samego elementu bazowego mona doaczy maksymalnie 3 elementyrozszerzajce SMART-Ext. Procesor MC68302 jest zbudowany z dwch procesorw osadzonychna jednym chipie. Jeden z nich 68HC000 stanowi przemysowy standard i pracuje przyczstotilwoci 20 MHZ, natomiast drugi jest typowym procesorem o architekturze RISC majcymzastosowanie do komunikacji. Protokoy sieci przemysowej uywaj RISC CPU zwalniajc68HC000 dla innych zada. Komunikacja pomidzy procesorem RISC a 68HC000 odbywa sipoprzez dualnpami RAM [2].

Uytkownik moe programowa SMART I/O przy pomocy komputera PC, przy uyciupiciu jzykw PLC (SFC,IL,LD,ST,FBD) lub traktowa go jako normalny komputer pracujcy podsystemem czasu rzeczywistego OS-9 lub VxWorks i programowa w rodowiskuwielozadaniowym przy pomocy C lub Pascala. Wartym podkrelenia jest fakt programowejkompatybilnoci SMART I/O z produktami opartymi na VME czy CXC .

zegar(x3)

DMA

uytkownika

SCCDMA x6

Procesor

Komunikacyjny

RISC

Trzon mikroprocesora MC68000

arbiter

magistrali

selektor

pamicipami

RAM

rwnolege

we/wy

kontroler

przerwa

generator

ze ara

Magistrala procesora RISC

porty wej/wyj i szeregowy multipleksowany kana I/F

SCC

Kana (x2)SCC

Kana

SCC

Kana 3

SCC

Kana 2

SCC

Kana 1

Rys. 2.5. Schemat blokowy procesora MC68303


10/19

Opis funkcjonalny komponentw

Logiczny RESET: Ukad IC MAX 703 dokonuje przeczanie baterii, kontrol braku zasilania,synchronizacja resetu (resetu). Czas trwania cyklu zasilajcego wynosi 200 ms. Istniejemoliwo programowego zerowania (resetowania) sterownika. Przerwanie braku zasilania zpoziomu IRQ7. Sygna braku zasilania generowany jest zazwyczaj przy 4.7 V, natomiast

przejcie w stan oszczdzania energii nastpuje dla 4.65V. Oscylator Profibus-a. Oscylator Profibus-a pracuje z czstotliwociwasna 24 MHZ lub 20MHZ. Czstotliwo ta ma wpyw na prdko maksymalnPROFIBUSA i synchronizacj,

Generator impulsw. Generowanie impulsw pochodzi od zegara 24 MHZ, dzielnik logicznyjest wykonany w oparciu o ukad PAL EPM7032LC44, natomiast czas trwania impulsu wynosi10ms. Generator impulsw obsuguje przerwanie IRQ6.

Generator Cykli ISaGRAFa (do pniejszego zastosowania). Timer PI/T moe by uyty dogenerowania fali prostoktnej jako TOUT, sprzony z PB9 procesora MC68302

8 bitw

we/wy

8 bitw

we/wy

8 bitw

we/wy

Reset

logiki

Oscylator 24Mhz dla

PROFIBUSa

Generator

tiku 10ms

MC68302-FC20(25)

Generator cyklu ISAGRAFu

0,5 do 10 ms zegar WDOG

64 KB pamizabezpieczajcaSRAM+baterie

68230PLCC

interfejsRS232

MODUY SMART

we/wy rozszerzajce 68302

Izolacjazegara

interfejsRS485

DRAM 512 Kb1 ukad 256k*16

logika odwiealna

(Flash)EPROMpowyej 2Mb

DC/DC18-36 V DCizolowane

5V1,2A

5V150mA

zczki

1Kbit EEPROM

Rys. 2.6. Schemat blokowy pytki gwnej SMART-Base

Procesor MC6830. Procesor posiada porty majce nastpujce znaczenie: Port A - grnybajt pierwszego SMART - moduu slot 1 (slot #0); rwnolege we/wy. Port B - bity 0-2,sterowanie slotem SM, Port B - bity 4-7,i Port A6, sterowanie EEPROMEM, Port B8 sterujeodwieaniem pamici DRAM za pomoc przerwania IRQ4, Port B8 steruje sprzeniempinw PI/TOUT, timery 1 i 2 s uywane do PROFIBUSA, natomiast timer 3 peni rol

kontrolera Pami DRAM. Pami o pojemnoci O.5 MB z zakresu $0-$80000, przy czasie odwieania

10.67s, sterowanie przez CPU. Pami EPROM, FLASH. Pami o pojemnoci 1MB lub 256 KB, adresie $C00000-

$D00000, prdkoci 120ns, wybr typu pamici za pomoczworek EPROM lub FLASH. Pami SRAM. Pami o pojemnoci 64 KB, adresie $F000000-$F0100000, prdkoci

120ns, charakterze dyskowym I podtrzymaniu bateryjnym. Pami EEPROM. Pami o pojemnoci 1 KB, dostpie przez Port B4-7 i A7 procesora

68302.


11/19

Procesor PI/T-68230. Adres bazowy $F7000000. PORT B - drugi slot SMART- moduu, 8-bitowy, rwnolege we/wy (slot #1). PORT A - trzeci slot SMART-moduu, 8-bitowy,rwnolege we/wy (slot #2). TIMER -timer interfejsu wejcia-wyjcia. H1-H4 linie wejcioweIRQ z trzech moduw, przerwanie PI/T poziom IRQ1.

RS 232. 8 kocwkowe cze telefoniczne lub modemowe. RS485. cze sieci PROFIBUS-a o izolacji 5V/150 mA, interfejs dwuyowy umoliwia prac

w trybie duplex. Cyfrowe wejcie-wyjcie. Trzy gniazda moduu SMART. Dodatkowo 8 cyfrowych linii wej-wyj bezporednio poczonych do kadego slotu, oraz dodatkowe linie sterujce RESET iINTERRUPT do kadego gniazda. Zasilanie linii 5V, trzyyowy interfejs SPI,SCLK(wewntrzna magistrala),SRxD,TRxD podczony do kadego gniazda w celu wymianydanych - identyfikujcy si adresem ID.

Timer we/wy. Stosowane s 3 timery wejcia-wyjcia (izolacja 2.5 kV) oraz timer PI/Tuywany do funkcji TOUT,TIN. Dodatkowo szaimplementowane: funkcja bramkujca GATEfunkcj TIN, dioda wejciowa Zenera 8.2 V umoliwia przejcia w stan wysoki powyej 9V,wejciowy filtr dolnoprzepustowy dla dwch 24V linii wejciowych TIN i GATE. Linia TOUTmoe generowa fal prostoktn5ms-178ms,przy prdzie max. 500mA przy 24V

SPI - szeregowy intefrejs rozszerze wej-wyjc. Interfejs posiada 6 linii wej-wyj.Trjyowe linie SPI: SCLK, SRxD, TRxD s udo wymiany danych: zasilanie 5V, s3 linie

sterujce, RESET, INTERRUPT i Select. Przetwornik DC/DC. Przetworniki charakteryzuj si czstotliwoci przeczania 100 KHZ,napiciem wejciowym 18-36 V DC. Dwa izolowane wyjcia 5 V z prdem max.1.2A(system)i 150mA(PROFIBUS), izolacja 500 V DC.

W sterownikach wanrol odgrywajukady zegarowe, przy pomocy ktrych realizowanesinstrukcje zegarowe. Instrukcje zegarowe sterujwyjciem sterownika w zalenoci odzadanego przedziau czasu. Natomiast instrukcje licznikowe wykonywane sw zalenoci odzliczonych impulsw.

Watchdog Timer (ukad zegarowy czuwania) jest to uk ad, ktry jest stosowany dosprawdzania czy program jest nadal wykonywany (nie zawiesi si). W przypadku, gdy programuleg zawieszeniu dla zadanego okresu czasu, ukad ten powoduje zerowanie (resetowanie)systemu.

Dodatkowe moduy SMART I/O[1]:

SMART - Ext - element rozszerzajcy, SM-DIN1 - 8 wej cyfrowych 24 V, izolacja galwaniczna, SM-DOUT1 - 8 wyj cyfrowych 24 V,0.5 A, izolacja galwaniczna , SM-REL1 - 6 wyj przekanikowych do 220 V AC, do 2 A,60 W, SM-ACI1- 8 wej 110/220 VAC, SM-AC01- 6 wyj 110,/220 VAC, SM-DAD1 - 4 wejcia,2 wyjcia analogowe 12bit,+-10 V, SM-ADC1 - 6 wej analogowych 12bit,+-10V SM-ADC1 - 6 wej analogowych,0-20mA, SM-DAC1 - 2 wyjcia analogowe 12bit,+-10 V, SM-DAC1 - 6 wyj analogowych 12bit,+-10 V, SM-DAC1 - 6 wyj analogowych ,0-20mA, SM-THERM - 4 wejcia termopar,16bit, SM-PT100 - 4 wejcia PT100 ,trzyyowe,16bit, SM-RS232 - dodatkowy kana RS-232C, SM-SSI - 1 x SSI,2 we 24 V DC,1 wy 24 V DC/500 mA, SM-SCR2-3 zcza pod rubki 2x3 dla zcza timera 5 kompletw, SM-WDG


12/19

2.4.2 Sterowniki IUC9000

Sterowniki IUC9000 (Intelligent Universal Controller) mog by uywane samodzielnielub dziki wbudowanym mechanizmom sieciowym w konfiguracji rozproszonej. Wyposaone sw interfejs RS-485 i oprogramowanie sieci przemysowej czasu rzeczywistego PROFIBUS. Modugwny rozbudowywuje si dokadajc karty rozszerze CXM ( Controller Extension Modules)zalenie od potrzeb. Umoliwia to interfejs CXC (Controller Extension Connector). Sercem

sterownika jest procesor 69302 IMP (Integrated Multiprotocol Processor). Niezalenie od jdraprocesora mona wydzieli ukad SIB (Systems Integration Block) oraz procesor komunikacyjnyCP (Communications Processor). Oprcz tego na chipie znajdujsi 3 szeregowe kanay DMA,3 timery, kontroler przerwa, jeden uniwersalny kana DMA i 1152 bajty dualnej pamici RAM [4].Podstawowe parametry zawarto w tab. 2.3.

CPU 68302 IMP 16.67 MHZ/20MHZPami max.4 MB SRAM

max. 2 MB EPROM/Flash EPROMmax. 64 KB EEPROM SRAM (opcjonalnie)

Timer dwa 16-bitowe timery - RTC (zegar)trzy 16-bitowe timery - MC68302 (CPU)

Zegar Zegar czasu rzeczywistego - DP8571(zliczanie godzin, dni, programowany alarm,okresowe generowanie przerwa)2 dodatkowe 16-bitowe timery + 44 bajtySRAM

cza szeregowe RS 232/RS 485

Zuycie energii


13/19

2.5 Moduy przetwarzania sygnaw

Systemy komputerowe sterowania i systemy rzeczywiste s przewanie poczone zapomoc linii sygnaowych. Przekazywanie sygnaw do i z systemu komputerowego bdziemoliwe, jeeli bdzie on wyposaony w odpowiednie moduy przetwarzajce sygnay. Moduytakie przetwarzaj sygnay na wielkoci liczbowe zapisywane do rejestrw oraz wielkoci

liczbowe zawarte w rejestrach na sygnay. Moduy te musz spenia wiele wymaga,dotyczcych szybkoci przetwarzania oraz minimalizacji utraty informacji zawartych w sygnale.Komputerowe systemy pomiarowe zawieraj nastpujce elementy: czujniki

(transducers), przetworniki (signal conditioner), sprzt komputerowy rejestracji danych,oprogramowanie rejestracji danych [8] (rys. 2.7).

Czujniki odwzorowuj w sposb jednoznaczny sygnay fizyczne jednego rodzaju nasygnay fizyczne innego rodzaju. Mierzone zjawiska fizyczne i dostarczajna wyjciu sygnayelektryczne. Sygnay elektryczne dostarczane przez czujniki s proporcjonalne do wielkocifizycznych, ktre ledz. Wielkociami fizycznymi (wejciowymi) s sygnay mechaniczne,termiczne, magnetyczne, chemiczne, radiacyjne i inne.

Sygnay elektryczne dostarczane przez czujniki muszby przetransformowane do postaciakceptowalnej przez komputerowy system rejestracji danych pomiarowych. Zadania te realizuj

przetwornikipomiarowe, ktre przetwarzajz zadandokadnocisygna wejciowy na sygna

wyjciowy, wedug okrelonej zalenoci zadanej przez pewn funkcj (nazywan funkcjprzetwarzania). Ukady dopasowywajce (kondycjonujce) realizuj skalowanie sygnau, jegowzmocnienie i linearyzacj, kompensacj zimnych ogniw, filtracj.

Wyrnia si nastpujce elementy obrbki sygnaw:Wzmocnienie sabych sygnaw. W celu uzyskania maksymalnej rozdzielczoci karty,

wzmocnione sygnay powinny osiga peny zakresu napiciowy, przewidziany dla karty.Izolacja sygnaw przetwornika. Przed przekazaniem sygnaw do komputera jest

dokonywana ich izolacja ze wzgldw bezpieczestwa. System monitorowany moe mieskadowe przejciowe wysokonapiciowe, ktre mog uszkodzi komputer. Dodatkowympowodem izolacji jest eliminacja rnicy potencjaw mas midzy karta czujnikiem.

Filtracja jest stosowana dla uzyskania dokadniejszych pomiarw. Celem filtracji jestusunicie niepodanych skadowych sygnau. Przykadem jest filtracja szumu przy mierzeniutemperatury.

Linearyzacja dla pewnych typw miernikw. Wiele miernikw posiada nieliniowodpowied, w tym przypadku realizowana jest linearyzacja sygnaw.

Przetw.

Przetw.

Przetw.

Przetw.

Czujnik

Czujnik

Czujnik

Czujnik

Obiekt

Przetwornik

Przetwornik

Przetwornik

Przetwornik

Przetwornikinteligentny

Przetwornikinteligentny

A/CCyfrowe

C/A

Cyfrowe

Karta tr.szeregowej

Karta tr.szeregowej

Oprogramowanie

Procesor

Inne

Pami

Aplikacyjne

systemowe

Magistrala

Rys. 2.7. Schemat typowego systemu sterujcego


14/19

Typowe przetworniki posiadaj jedno wejcie i jedno wyjcie sygnaowe (SISO - Single Input

Single Output). Coraz czciej pojawiaj si przetworniki o wielu wejciach i jednym wyjciu(MISO - Multiple Input Single Output) oraz o wielu wejciach i wielu wyjciach (MIMO - MultipleInput Multiple Output). Przetworniki typu MISO i MIMO wyposaone sprocesor, ktry dokonujepewnej obrbki danych. Przetworniki takie nosznazw inteligentnych (smart).

2.5.1 Podstawowe parametry moduw przetwornikw sygnaw

Systemy komputerowe typu PLC, PC, VMEbus umoliwiajwprowadzanie i wyprowadzaniesygnaw oraz danych poprzez odpowiednie karty, podczane do magistrali systemukomputerowego. Wyrnia si nastpujce kategorie przetwarzania sygnaw realizowanychprzez karty wprowadzania i wyprowadzania sygnaw:

1. Przetwarzanie typu A/C (Analog/Cyfra) lub odpowiednik ang. A/D (Analog/Digital). Sygnaanalogowy pojawiajcy na wejciu przetworzony zostanie na sygna cyfrowy o zadanejdugoci podanej w bitach (zwykle 8, 12, 16 bitw).

2. Przetwarzanie C/A lub odpowiednik ang. D/A. Liczba zapisana w postaci dwjkowej wkomputerze zostanie wyprowadzona jako sygna analogowy.

3. Przetwarzanie cyfrowe sygnaw wejciowych. Sygna elektryczny na wejciu traktowany

jest jako sygna dwustanowy (binarny) i zostanie przetworzony do postaci liczbyjednobitowej.

4. Przetwarzanie cyfrowe sygnaw wyjciowych. Liczba jednobitowa zostaniewyprowadzona jako sygna przyjmujcy jeden z dwch moliwych stanw.

5. Liczniki/zegary (Counter/Timer) realizujzliczanie zdarze, pomiaru szerokoci impulswi okresw pomiaru.

2.5.2 Zagadnienie doboru moduw przetwornikw sygnaw

Przy doborze moduw typu A/C naley sprawdzi nastpujce podstawowe ich wasnoci:

Liczba wej analogowych. Dla danego moduu okrelana jest moliwa lici ba wej analogowych. Okrelaona liczb sygnaw analogowych moliwych do wprowadzania.

Typy wej analogowych. Wejcia analogowe mog by jednobiegunowe drugim

biegunem jest wtedy wejcie masy dla caej karty (ANALOG_GND) lubdwubiegunowe. W przypadku wej dwubiegunowych (rnicowych) odlego odurzdzenia pomiarowego moe by wiksza.

Szybko przetwarzania. Na szybko przetwarzania wpywa wiele czynnikw:szybko taktowania zegara i szybkoci zamiany sygnau analogowego na cyfrowy,metody organizacji transmisji danych, czas pobrania danych z karty i za adowaniadanych do pamici komputera, przepustowo (zalenod liczby kanaw).

Szybko taktowania zegara. Karta posiada wewntrzny zegar, ktry moe zostazwykle zaprogramowany na czsto zegara od 0.001HZ do 200 KHZ Wane jestodpowiednie dobranie czstoci prbkowania. Prawidowe prze ksztacenie sygnau naposta cyfrow dla analizy (Nyquist - teoria prbkowania) wymaga czstociprbkowania dwa razy wikszej. Sygnay dwikowe dostarczane przez mikrofon majskadowe do 20 KHZ, w tym przypadku czsto prbkowania powinna wynosi 40KHz.

Technika multipleksowania jest powszechn technik, stosowan przy pomiarze kilkusygnaw przez kart analogowo-cyfrow. Karta taka pobiera sygna dla pierwszegokanau, przechodzi nastpnie do kanau drugiego itd. Std czsto prbkowania dlakanau to maksymalny czas prbkowania dla caej liczby kanawMetody organizacji transmisji danych z karty do pamici. Stosowane dwie metodyprzekazywania danych z karty do pamici: programowa (meto elastyczna, leczwolniejsza) i sprztowa (metoda nieelastyczna, lecz szybka Przekazywanie danychrealizowane programowo moe by wykonane metododpyta lub przerwa.


15/19

Czas pobrania danych z karty i zaadowania do pamici. Na czas ten ma wpyw namoliwo bezporedniego dostpu do pamici (DMA) bez udziau procesora. DMA(Direct Memory Access) jest mechanizmem, ktry realizuje transmisj danych z karty dopamici komputera.

Rwnoczesne pobranie danych. Istniej zastosowania, ktre wymagaj pomiarudokadnie w tym samym czasie (dla niektrych systemw 4 mikrosekundy moe by

zbyt du rnic). Wasno prawie rwnoczesnego pobrania wartoci sygnawnazywana jest w jzyku ang. aperture matching (migawkowe dopasowanie).Odzwierciedla ono maksymaln rnic czasu prbkowania pomidzy rnymikanaami. Karty majce takie wasnoci wyposaone swe wzmacniacze typu pobierz itrzymaj (sample and hold).

Rozdzielczo sygnaw analogowych. Rozdzielczo definiowana jest jako liczbabitw, za pomocktrych moe by zapisana warto sygnau. Dla przykadu 12-bitowyzapis danej daje rozdzielczo 1 z 4096. Rozdzielczo ta jest stosowana zarwno dlawejciowych jak i wyjciowych sygnaw analogowych.

Zakres wejciowy sygnaw analogowych. Zakres tych wej mona zmienipoprzez przeczniki znajdujce si na pycie. Przykad wyboru zakresu wejnapiciowych: [-5V, 5V], [0V, 10V], [-10V, 10V].

Wzmocnienie sygnaw analogowych (gain). Wzmocnienie sygnaw moe byokrelone w sposb sprztowy poprzez ustawienie przecznikw na karcie lub wsposb programowy. Programowa zmiana wzmocnienia realizowana jest przez niektrekarty, dla procesw wymagajcych zmiennego wzmocnienia w trakcie procesurejestracji.

Zakcenia i nieliniowoci. Nieliniowo podawana jest jako liczba mniej znaczcychbitw. Przykadowo nieliniowo 2LSB (Least Significant Bits) dotyczy 2 najmniejznaczcych bitw. Dokadno dla zakresu napiciowego (np. 0,01% penego zakresu(full span) ).

Pozostae dane techniczne. Dla kart przetwornikw podawane s dodatkowe danetechniczne dotyczce wymiarw, zakresu temperaturowego, niezawodnej pracy,opornoci wejciowej itd.

Wyjcia analogowe

Wyjcia mogby skonfigurowane jako wyjcia jedno lub dwubiegunowe, dla rnychzakresw napi. Dla wyj analogowych podawany jest czas ustawienia (settling time) sygnauwyjciowego z zadandokadnocidla podanej wartoci liczbowej. Dla takiego wyjciadefiniowana jest maksymalna czsto obrbki sygnau wyjciowego (slew rate), to znaczymaksymalna czsto z jakmoe by zmieniany sygna wyjciowy.

Wejciawyjcia cyfroweKady port moe by uyty jako port wejciowy lub wyjciowy. Niektre porty mogby

uyte do synchronizacji (handshaking) pracy pozostaych portw.

Liczniki i wejcia-wyjcia cyfrowe zalene od czasuSygnay cyfrowe zalene od czasu suyteczne w zastosowaniach w ktrych stosuje si

zliczanie zdarze, generowanie impulsw, sygnaw prostoktnych, itp. Wyrnia si trzypodstawowe sygnay: bramki - sto sygnay uywane do wczania i wyczania funkcji licznikw,

rda sygna cyfrowy powodujcy zwikszenie stanu licznika o 1, wyjcia przeznaczone dowyprowadzenia impulsw bd sygnaw prostoktnych. Liczniki suywane do generacjiczstoci lub impulsw, jak rwnie do zliczania zdarze lub pomiaru okresw czstotliwoci lubimpulsw. Licznik 16 bitowy moe zlicza wartoci do 65536.


16/19

Rys. 2.8. Schemat sterowania silnikiem przy uyciu kart przetwornikw

2.5.3 Specjalizowane moduy przetwornikw

Dla systemw komputerowych oferowane s rwnie bardziej specjalizowane kartyprzetwornikw sygnaw. Popularne skarty przeznaczone do sterowania serwomechanizmami,nazywane sterownikami napdw (motion controllers). Na rysunku 2.8 podano schemat uyciamoduu przy sterowaniu jednoosiowym.

Sterowniki napdw bazuj na technice zwanej cyfrow analiz rnicow DDA (DigitalDifferential Analysis). W tej technice sterowanie napdem definiuje si cykl DDA, ktry moetrwa przykadowo od 1ms do 2 sekund. Czas trwania cyklu DDA okrelony jest programowo. Dlakadego cyklu zadawana jest liczba impulsw prostoktnych, wyznaczajca liczb przesuni

jednostkowych silnika. Liczba ta moe przyjmowa wartoci np. z przedziau od 0 do 4095 i jestustalana w sposb programowy oraz zapisywana do bufora DDA przed rozpoczciem na-stpnego cyklu DDA. Enkoder silnika przesya do obwodu sumujcego impulsy prostoktne,podajce rzeczywist liczb przesuni jednostkowych silnika. Wspczynnik wzmocnieniasygnaw w obwodzie wzmocnienia mona zmienia programowo. Licznik bdw sterujeprzetwornikiem D/A. Enkodery, zwane rwnie impulsatorami optoelektronicznymi, generujimpulsy prostoktne (rys. 2.9) w dwch kanaach A i B. Impulsy obu tych kanaw maj t samczstotliwo, lecz s przesunite w fazie o 1/4 okresu. Dla jednego kierunku obrotu impulsykanau A poprzedzaj impulsy kanau B, a dla drugiego impulsy kanau B poprzedzaj impulsykanau A. Enkoder moe rwnie posiada ukad indeksujcy, powodujcy wytworzenie impulsuprostoktnego dla penego obrotu osi. Sygna tego ukadu, wyprowadzany na kana oznaczonyprzez I (Indeksujcy), uatwia kontrol pooenia osi silnika.

Rys. 2.9. Przebiegi impulsw enkodera


17/19

Niektre moduy sterujce ruchem silnikw maj szersze moliwoci w postaci

dodatkowych wej i wyj binarnych, przetwarzania A/D i D/A. Dodatkowo modu moe bywyposaony w oprogramowanie umoliwiajce korzystanie z prostego jzyka, przeznaczone dosterowania napdem. Takie programowanie umoliwia prac procesorw moduu niezalenodpracy komputera gwnego (w tym przypadku PLC). Dokonywana jest jedynie synchronizacjawykonywania poprzez przekazywanie parametrw. Zmiana parametrw dokonywana przezkomputer gwny, moe przykadowo spowodowa przejcie procesora sterujcego napdem dowykonania okrelonego segmentu programu. Komputer gwny moe rwnie pobierainformacj o stanie procesu.

2.5.4 Przykady moduw

Sterowniki programowalne IUC 9000 mogby wyposaone w rne karty przetwornikw.Dla przykadu podano parametry kart CXM -DI03 (tab. 2.4) i CXM-DAD1 (tab. 2.5).

Karta CXM - DIO3

CXM-DIO3 zawiera 16 izolowanych, cyfrowych wej oraz 8 wyj 24 V. Posiada rwniezewntrzny reset umoliwiajcy przejcie wszystkich wej/wyj w stan niski oraz

zatrzymanie sterownika w przypadku awarii.

Izolacja: zgodnie z IEC65A 2 kVWejcia: 16 wej, 24V DC, 500 mAczas wczenia: 5 msczas wyczenia: 5 msniski stan: < 5 V

>10 VWyjcia: 8 wyj, 24 V DC,500 mA

zewntrzne uziemienie elektrycznie izolowaneZasilanie: CXC +5V

zewntrzne +24 VZakresy temperatur Standardowy (od 0C do +70C)

Tab. 2.5. Dane techniczne karty CXM-DIO3

Karta CXM-DAD1

CXM-DAD1 zawiera 8 wej rnicowych i 4 wyjcia analogowe galwanicznie izolowane odsystemowego zasilania maksymalnego 500 V DC. Po stronie A/D zapewnia szybkie, 12 bitowe,8 kanaowe przetwarzanie analogowo cyfrowe. Tryb bipolarny lub unipolarny jest ustawianyprogramowo, podobnie jak przerwanie konwersji sygnau. Po stronie D/A znajduje si przetwornik12-bitowy. Wybr trybu bipolarnego lub unipolarnego dokonuje si ustawiajc odpowiedniozworki. 128 bajtowy EPROM przechowuje dane kalibracyjne wymagane przez przetworniki.

Wejcie: 8 rnicowych wej napiciowePrzetwornik A/D LTC1290DCN

Zakresynapiciowe 10 V, 5 V (unipolarnie)

0-10 V,0-5 V (bipolarnie)Rozdzielczo 12-bitowy przetwornik A/CDokadno 3/4 LSBZakres prdowy 0-20 mA

Czas konwersji 43sWyjcie: 4 wyjciaPrzetwornik D/A AD7568BZakresy 10 V DC lub 0-10 V DC ,wybr za pomoczworek


18/19

napicioweRozdzielczo 12-bitowy przetwornik C/ANapicieodniesienia

0-10.1 V - programowalne,12 - bit,kady kana

Zakres prdwwyjciowych

0-20 mA

Max. prdwyjciowy wyjcia 2 mA

Zewntrznezasilanie wyjcia

24 V DC

Czas ustalaniawyjcia

0.4 V/s

Bd liniowoci 0.75 LSBEEPROM 93C46, 128 bajtowy EPROMizolacjagalwaniczna

500 V DC

Tab. 2.5 Dane techniczne karty CXM DAD1

2.6 Sterowniki programowalne a przemysowe komputery klasy PC

Na rynku sterownikw programowalnych obserwowany jest trend podobny jak dla innychkomputerw stosowania coraz szybszych procesorw. Producenci oferuj poczenia siecioweumoliwiajce sprzenie sterownikw z innymi jednostkami przetwarzajcymi.

Sterowniki programowalne cechuj si du rnorodnoci rozwiza. Fakt tenspowodowa powstanie rozwiza wywodzcych si od komputerw osobistych noszcychnazw COMPACT. Zbudowane s one na bazie standardowych komputerw klasy PC.Rozwizanie takie cechuje si czsto nisk cen i prostot budowy. Ta ostatnia zaletaspowodowana jest silnkonkurencj i otwartocirozwiza. Zalety te wydajsi jako znaczcei rodzi si pytanie w jakim stopniu komputer klasy PC mogwyprze sterowniki PLC.

Komputery PC stosowane w rodowisku przemysowym powinny spenia dodatkowewarunki, ktre nie speniaj komputery biurowe. Dla komputerw stosowanych w systemachsterowania musz by spenione wymagania mechaniczne (drgania, wibracje), elektryczne

(zakcenia) i otoczenia (zakres temperaturowy, wilgotno, zapylenie, itp.). Komputery biurowezawierajnapdy dysku, ktre snaraone na drgania i wibracje. Na rynku PC wystpuje silnatendencja do powstawania coraz to nowych wersji komputerw klasy PC, tendencja jest tak silna,e po krtkim okresie czasu nie s dostpne wersje wczeniej produkowane. Zjawisko tozwizane jest z mastabilnocilinii produkcyjnych jest istotnwadstosowania tych systemww rodowisku przemysowych. Zwizane jest to z tym, e kade wprowadzenie w rodowiskuprzemysowym nowej wersji sprztowej powinno by poprzedzone testami, ktre w rodowiskuprzemysowym skosztowne.

Spenienie wymienionych warunkw przez komputery PC powoduje zwikszenie kosztwzwizanych z ich wytwarzaniem. Przystosowanie komputerw PC do celw sterowania moeprowadzi do ograniczenia ich otwartoci (nie wszystkie programy bdmogy by uruchamiane).PLC speniajod dawna pewne wymagania, ktre nie speniaj komputery PC. Nale do nichintegracja sprztowa z otoczeniem. PC i PLC do sprzenia z otoczeniem potrzebuj t sama

liczb moduw i portw wejcia-wyjcia. W USA [7] tylko okoo 10% sprzedawanychsterownikw przeznaczonych jest dla duych aplikacji (powyej 500 punktw I/O). Oznacza to, epozostaa cz rynku bazuje na sterownikach klasy maej i redniej. Minimalny kosztsterownikw maych o liczbie punktw I/O wynoszcej od 10 do 32 wynosi 150$, natomiastminimalny koszt sterownika z liczb punktw I/O powyej 500, z moliwoci podczenia dosieci przemysowej, regulacjPID oraz z odpowiedniilocipamici wynosi 3000$. Te koszty strudne do przeamania przez przystosowane do rodowiska przemysowego komputery PC.

Jednym z dalszych wymaga jest zapamitywanie setup-u, programu i danych orazmoliwo atwego startowania systemu. Moliwe jest zapisywanie setup-u uytkownika wpamici EEPROM. Natomiast programy i dane mog by zapisywane do dyskw krzemowych


19/19

SSD (solid state disk). Spord dyskw krzemowych najwiksze rozpowszechnienie znalazydyski typu Flash-Disk. Dysk ten pracuje na podobnej zasadzie jak zwyk y dysk. Opracowanezostay dwa rodzaje systemw plikowych dla dyskw typu flash: FFS (Flash File System) firmyMicrosoft oraz wspomagany przez rne firmy FTL (File Translation Layer). FFS widzi Flash-Disk

jak urzdzenie sieciowe, natomiast FTL przypomina system plikw DOS-u. Mona wyrni trzyrozwizania komputerw bazujcych na PC stosowane w rodowiskach przemysowych:

Industrial PC. S to komputery o PC adaptowane do rodowiska przemysowego,poprzez zastosowanie odpowiedniej obudowy zabezpieczajcej np. przed zakceniamielektrycznymi, zapyleniem.

PCcompact. Jest to rozwizanie polegajce na zintegrowaniu wszystkich zasobw iurzdze peryferyjnych na jednej pycie. Komputery tego typu o nazwie PC4 i PC5oferowane np. przez firm OR umoliwiajpodczenie moduw sieci miejscowej CAN.Modu cyfrowy CAN-D posiada 8-bitowe grupy cyfrowych sygnaw wejcia i wyjcia.Modu analogowy CAN-A z wiem grup sygnaw analogowych wejciowych iwyjciowych.

Compact PCI. Compact PCI jest 32/64 bitow magistral w standardowym formacieEurokaty o szybkoci transmisji 132/264 MB/s. Komputer ten posiada pyt - backplanez 8 gniazdami rozszerze.

Zastosowanie komputerw do sterowania bazujcych na komputerach klasy PC bdzie sipowikszao tam, gdzie konieczna jest w szerszym zakresie wizualizacja i archiwizacja danych.

Documents

Programowalne sterowniki logiczne