9
2012/10/12 1 シグナル・インテグリティ の基礎と応用セミナー 3. 高速マルチレーンにおける クロストーク問題 テレダイン・レクロイ・ジャパン株式会社 アプリケーション・エンジニア 伊藤 内容 1. 最近の高速シリアル伝送規格 2. PCIe Gen3における伝送路の影響 3. クロストークの影響例 2012/10/12

SI seminar 3 Xtalk intro(shioda) - Teledyne LeCroy

  • Upload
    others

  • View
    9

  • Download
    0

Embed Size (px)

Citation preview

2012/10/12

1

シグナル・インテグリティの基礎と応用セミナー

3. 高速マルチレーンにおけるクロストーク問題

テレダイン・レクロイ・ジャパン株式会社アプリケーション・エンジニア 伊藤 渉

内容

1. 最近の高速シリアル伝送規格

2. PCIe Gen3における伝送路の影響

3. クロストークの影響例

2012/10/12

2012/10/12

2

内容

1. 最近の高速シリアル伝送規格

2. PCIe Gen3における伝送路の影響

3. クロストークの影響例

2012/10/12

最近の高速シリアル伝送規格

伝送レート 伝送路

USB3.0 5Gbps 5Gbps/laneTx/Rxペア

SATA Gen3 6Gbps 5Gbps/laneTx/Rxペア

PCI Express Gen3 8Gbps 8Gbps/lane最大x16

SAS12G 12Gbps 12Gbps/lanex4

10GBASEKR

(802.3ap-2007Backplane Ethernet)

10.3125Gbps 3.125Gbp/laneX4

SFI/SFP+ 最大11.1Gbps 最大11.1Gbps/laneTx/Rxペア

Infiniband 最大40Gbps 最大10Gbps/lanex4

2012/10/12

2012/10/12

3

内容

1. 最近の高速シリアル伝送規格

2. PCIe Gen3における伝送路の影響

3. クロストークの影響例

2012/10/12

PCI Express 3.0 と PCIE 2&1

PCI Express 2.0 PCI Express 3.0

Bit Rate 5Gb/s 8Gb/s

Encoding/Decoding 8B/10B 128B/130B

Overhead 20% 1.5625%

Scrambling Optional Always

Effective Bit Rate 4Gb/s per lane 7.88Gb/s per lane

Transmission path Same as Gen1 Same as Gen1 and Gen2

Receiver Testing Informative Required

最大x16レーン

2012/10/12

2012/10/12

4

PCI Express 3.0 PHY Layer

IC システムボード PCIEコネクタ アドインカード IC

長いボード上伝送線路、コネクタによって信号品質が劣化

2012/10/12

表裏に各16ペアの差動レーンが錯綜します

2012/10/12

PCI Express 3.0 Compliance Load Board x1 x16

2012/10/12

5

2012/10/12

PCI Express 3.0 アドインカード・テスト

PCI Express 3.0の動作

TxEQ RxEQ

TxEQ – De-emphasis and Pre-shoot

RxEQ - CTLE

RxEQ – DFE

2012/10/12

2012/10/12

6

PCI Express 3.0の動作

TxEQ RxEQ

Tx implements a FIR based equalization

1 of 11 presets are used during TxEQ process

Equalization is based on 3 tap (pre cursor + post cursor) to create de-emphasis and pre-shoot

Rx implements a behavior equalization algorithm

Behavorial CTLE

Behavioral DFE

Behavioral CDR

Rx with send TxEQ preset requests to Tx to optimize TxEQ to achieve Dynamic Equalization through link initialization

2012/10/12

受信端での信号劣化

2012/10/12

伝送線路によるEYEの劣化

2012/10/12

7

送信側プリセットによる受信端信号の回復

2012/10/12

伝送路の高周波損失分をTx側で補正して高速伝送を確保

しかし、クロストークがあったら?

内容

1. 最近の高速シリアル伝送規格

2. PCIe Gen3における伝送路の影響

3. クロストークの影響例

2012/10/12

2012/10/12

8

クロストークのある場合

2012/10/12

Victimラインの信号パス

FEXTNEXT

Aggressorによる信号混入

結合線路部分

Victim信号8Gbps NRZ

Agressor信号4GHz CLOCK

結合した2レーンの伝送路特性

2012/10/12

隣接チャネルにステップ波形が入力された場合

FEXTはインパルスとして混入してきます

2012/10/12

9

実測結果

2012/10/12

Agressor 500mV

Agressor 0mV Agressor 250mV

クロック同期した他レーンのFEXTインパルスノイズはEYEの同じ位置に重畳してきます

SDAIII クロストーク・アイによる波形比較

2012/10/12

クロストークの影響を比較するにはSDAIIIのXtalk EYEによる比較が有効です