Embed Size (px)
DESCRIPTION
TDI 型 CIS 中像素 内电荷转移的优化. 汇报人：张冬苓. 目录. 第一节. 研究背景简介. 时间延迟积分 (Time-Delay and Integration, TDI) 型 CMOS 图像传感器，通过累加的方式，延长了曝光时间，同时在累加过程中信号与噪声不同的放大系数得到较高的信噪比 。以 其高灵敏度，高可靠性等特点，在空间遥感、航空影像 、等 领域都有极其重要的应用 价值。 - PowerPoint PPT Presentation
Citation preview
TDI型 CIS中像素内电荷转移的优化汇报人：张冬苓
天津大学 ASIC 设计中心 1
2
目录
天津大学 ASIC 设计中心
1• 研究背景简介
2• 国内外研究现状
3• 电荷转移理论分析
4• 两种优化电荷转移的方法
5• 结果与讨论
3天津大学 ASIC 设计中心
研究背景简介第一节
4天津大学 ASIC 设计中心
时间延迟积分 (Time-Delay and Integration, TDI) 型 CMOS图像传感器，通过累加的方式，延长了曝光时间，同时在累加过程中信号与噪声不同的放大系数得到较高的信噪比。以其高灵敏度，高可靠性等特点，在空间遥感、航空影像、等领域都有极其重要的应用价值。 基于以上特点，要求 CIS 中像素的感光面积要做够大，来响应暗光下的信号。即 TDI 型 CIS 中 PD 尺寸要足够大，但因此会带来一个严重的问题——大尺寸 PD 由于内部电势分布平坦，电场很弱 , 电荷的转移速度会降低甚至产生图像拖尾，严重影响成像质量。 因此研究提高大尺寸像素的电荷转移效率的方法具有重要意义。
5天津大学 ASIC 设计中心
像素的电荷转移效率（ charge transfer efficiency, CTE ）是指能够被转移至浮空节点 FD中的光生电荷占光电二极管 PD 收集到的全部光生电荷的比例，以及转移所需要的时间 [1] 。
图像拖尾是指当前帧中包含前一帧的信息，可分为放电拖尾（ Discharging Lag ）和充电拖尾（ Charging Lag ）[2] 。它们分别是由输入光信号的突然降低或增强使电荷不能完全转移导致的。
6
原始像素设计
天津大学 ASIC 设计中心
7.0x10-7 7.5x10-7 8.0x10-7 8.5x10-7 9.0x10-7 9.5x10-7
0.0
8.0x1014
1.6x1015
2.4x1015
3.2x1015
4.0x1015
eDensity/cm3
time/s
t=6.99426e-7e=3.66058e15
t=9.62e-7e=1.39819e8
转移前 PPD 内电子数约为 3661 ，转移到残余电子为初始电子的 3.8196e-8倍时所用的时间为 262.574ns ，单位时间转移的电子数为 14 个 /ns 。
7天津大学 ASIC 设计中心
国内外研究现状第二节
8
国内外研究现状
天津大学 ASIC 设计中心
1 、优化 PPD 内部多次梯度注入 N 型杂质的方式形成 N 埋层 [3] PD 的形状设计成三角形 [4]
9
国内外研究现状
天津大学 ASIC 设计中心
2 、优化传输栅附近电荷转移通道优化传输栅的形状 [5,6]
优化传输栅处CPI 、 APT 杂质注入 [7]
10天津大学 ASIC 设计中心
电荷转移理论分析第三节
11
电荷转移理论分析
天津大学 ASIC 设计中心
大尺寸的 PPD 结构在复位后完全耗尽时会产生很大的电阻，采用 RC 延迟网络模型 [2] 可以说明大尺寸 PPD 内电荷转移时间长的原因。V(n)
R(n)V(n-1)
R(n-1)V(1)
R(1)
C(n) C(n-1) C(1)
Vin
GND
PPD 的 RC 延迟模型的延迟时间 τ 可由下式表示 :
RC
LRS
satQ q NCV V
satq N LV S
由上式可以看出，减小 PPD 的长度 L 或者增大电导率 σ 均可缩短延迟时间，提高电荷转移速度，减小电荷转移时间。
12天津大学 ASIC 设计中心
两种优化电荷转移的方法第四节
13
两种优化电荷转移的方法
天津大学 ASIC 设计中心
N埋层非均匀掺杂优化方法
6.9x10-7 7.0x10-7 7.0x10-7 7.0x10-7 7.1x10-7 7.1x10-7 7.2x10-7 7.2x10-7
0.0
5.0x1014
1.0x1015
1.5x1015
2.0x1015
2.5x1015
3.0x1015
eDensity/cm3
time/s
t=6.9951e-7e=2.77393e15
t=7.25004e-7e=1.08537e6
测得转移前 PPD 内电子数约为 2774, 转移到残余电子为初始电子的 3.9e-10 倍时所用的时间为 25.494ns ，所以单位时间转移的电子数为 108.8 个 /ns 。与传统像素结构相比电荷转移效率提高了 7.7 倍。
14
两种优化电荷转移的方法
天津大学 ASIC 设计中心
PPD版图优化方法
（ a ） 传统像素版图 （ b ） 优化后像素版图
15
两种优化电荷转移的方法
天津大学 ASIC 设计中心
PPD版图优化方法
6.93x10-7 7.00x10-7 7.07x10-7 7.14x10-7 7.21x10-7 7.28x10-7
0.00
5.50x1014
1.10x1015
1.65x1015
2.20x1015
2.75x1015
3.30x1015
3.85x1015
eDensity/cm3
time/s
t=6.99647e-7e=3.62086e15
t=7.28452e-7e=2.18516e7
转移前 PPD 内电子数约为 3620 ，转移到残余电子为初始电子的 6e-9 倍所用的时间为 28.805ns ，所以单位时间转移的电子数为 125.7 个 /ns 。与传统像素结构相比，提出的版图优化方法使电荷转移速度提高了 8.98 倍。
16天津大学 ASIC 设计中心
结果与讨论第五节
17
结果与讨论
天津大学 ASIC 设计中心
6.84x10-7 6.96x10-7 7.08x10-7 7.20x10-7 7.32x10-7 7.44x10-7 7.56x10-7
0.0
6.0x1014
1.2x1015
1.8x1015
2.4x1015
3.0x1015
3.6x1015
eDensity/cm-3
time/s
original +P 2PD
优化方法一即在在 N 埋层的形成过程中增加一步 P 型注与传统像素相比，电荷转移效率提高了 7.7 倍。
优化方法二通过改进 PPD 的版图结构，缩短了延迟时间，使电荷转移速度与传统像素相比提高了 8.98 倍，并且此方法不用增加新的掩膜版，控制了成本。
18
结果与讨论
天津大学 ASIC 设计中心
参数 原始设计 优化方法一 优化方法二 文献 [2] 文献 [5] 文献 [8]
PPD 长度(um)
8 8 8 4 <7.4 NA
初始电子密度 (cm-3)
3.66058E15 2.77393E15 3.6208E15 NA NA NA
转以后电子密度 (cm-3)
1.39819E8 1.08537E6 2.18516E7 NA NA NA
残余电荷百分比
3.8196E-8 3.9E-10 6E-9 1E-2 1E-7 NA
转移时间 262.574ns 25.494ns 28.805ns 几 us NA 1us
电荷转移效率 ( 个 /ns)
14 108.8 125.7 NA NA NA
19
参考文献
天津大学 ASIC 设计中心
1. T. Hardy, R. Murowinski, M. J. Deen, Charge Transfer Efficiency in Proton Damaged CCD’s, IEEE Transactions on nuclear science, 45(2), 1998, 154-163.
2. Ramaswami S, Agwani S, Loh L, Bossemeyer N, Characterization of pixel response time and image lag in CMOS sensors, Image Capture Operation, Motorola Inc., Chandler, AZ, (2001).
3. Janval R K, Misra D, Lowrance J L. Charge transfer in a multi-implant pinned-buried photodetector[J]. Electron Devices, IEEE Transactions on, 2001, 48(5): 858-862.
4. Shin B, Park S, Shin H. The effect of photodiode shape on charge transfer in CMOS image sensors[J]. Solid-State Electronics, 2010, 54(11): 1416-1420.
5. Yonemoto K, Sumi H. A CMOS image sensor with a simple fixed-pattern-noise-reduction technology and a hole accumulation diode[J]. Solid-State Circuits, IEEE Journal of, 2000, 35(12): 2038-2043.
6. Hisanori Ihara. Peninsula transfer gate in a CMOS pixel. US 2010/0176276 A1. Jul. 15,2010.7. Yiqiang L, Binqiao L, Jiangtao X, et al. Charge transfer efficiency improvement of a 4-T pixel
by the optimization of electrical potential distribution under the transfer gate[J]. Journal of Semiconductors, 2012, 33(12): 124004.
8. Fowler B, Liu X. Charge transfer noise in image sensors[C]//IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensors. 2007, 51.
20
谢谢！！
天津大学 ASIC 设计中心
