Teknologi Implementasi dan Metodologi Desain Sistem Digital · Satu sebagai modul paling atas ... Komponen bersifat reusable (dapat digunakan oleh ... masukan-keluaran yang akan dirancang

TeknologiImplementasi danMetodologi Desain

Sistem Digital

@2011,Eko DidikWidianto

Metodologi Desain

Kegiatan DesainTeknologi Implementasi dan Metodologi

Desain Sistem DigitalTSK505 - Sistem Digital Lanjut

Eko Didik Widianto

Teknik Sistem Komputer - Universitas Diponegoro


Sistem Digital


Metodologi Desain

Kegiatan Desain

Review Kuliah

◮ Sebelumnya dibahas tentang teknologi implementasisistem digital di IC keluarga 7400, PLD (PLA, PAL, CPLD,FPGA) serta board evaluasi FPGA Xilinx dan CAD XilinxISE Webpack untuk mengembangkan sistem berbasisFPGA

◮ Berikutnya akan dibahas tentang:

◮ Metodologi desain sistem digital menggunakan XilinxISE

◮ Pengantar HDL (Verilog)

◮ Referensi:

1. UG230: Spartan-3E FPGA Starter Kit Board UserGuide, Xilinx, June 2008

2. Xilinx ISE Design Suite 11 Software Manual, Xilinx,2009

3. Verilog Tutorial (online):http://www.asic-world.com/verilog/veritut.html


Sistem Digital


Metodologi Desain

Kegiatan Desain

Board Starter Kit Xilinx


Sistem Digital


Metodologi Desain

Kegiatan Desain

Bahasan

Metodologi DesainMetodologi DesainKomponen DesainSpesifikasi Sistem

Kegiatan DesainManajemen ProyekMenambah DesainKompilasiMemprogram Device


Sistem Digital


Metodologi DesainMetodologi Desain

Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Metodologi Desain Sistem Digital dengan ISEDesain dan Verifikasi


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Tahapan DesainFPGA Xilinx

◮ Entry Desain◮ Memprogram HDL (Hardware Description Language)

untuk memenuhi kebutuhan fungsional dan konstrainsistem

◮ Bentuk: kode program atau skematik◮ Deskripsi struktural dan perilaku sistem◮ Bahasa: VHDL, Verilog dan Altera HDL

◮ Verifikasi: simulasi perilaku (diagram pewaktuan)

◮ Sintesis◮ Membangkitkan skematik RTL (Register Transfer

Level) sesuai teknologi yang digunakan (misalnyaXilinx FPGA)

◮ Verifikasi: simulasi perilaku


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Tahapan Desain (Cont)FPGA Xilinx

◮ Implementasi◮ Meliputi translating, mapping/fitting dan

placing&routing untuk mengimplementasikan desainke teknologi device FPGA yang sesuai

◮ Optimasi agara memenuhi kebutuhan fungsional dankonstrainnya (power, area, speed)

◮ Hasil: berupa file konfigurasi FPGA

◮ Pemrograman◮ Download file konfigurasi ke device FPGA (Xilinx)

◮ File konfigurasi didownload melalui interfaceUSB-JTAG

◮ Digunakan program iMPACT◮ Verifikasi: boundary-scan/JTAG


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Komponen Desain

◮ Satu proyek desain dapat mempunyai beberapa filedesain

◮ Satu sebagai modul paling atas (top module)◮ Lainnya sebagai modul komponen◮ Desain metodologi bisa top-down atau bottom-up

◮ top-down: desain dari top module sistem kemudiandijabarkan komponen-komponen penyusunnya

◮ bottom-up: desain dari komponen paling kecil yangkemudian disusun untuk membangun sistem

◮ Komponen bersifat reusable (dapat digunakan olehproyek lain)


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Komponen Desain

Web ISE mengenal setidaknya 4 tipe file:

1. File teks HDL (ekstensi *.v untuk verilog, *.vhd untukVHDL)

2. File skematik (ekstensi *.sch)

3. File definisi pin/ User Constraint File (ekstensi *.ucf)

4. File konfigurasi/programming◮ File konfigurasi bitstream FPGA (ekstensi *.bit)◮ FIle PROM dan konfigurasi FPGA untuk flash

(ekstensi *.mcs)


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

File Desain1. File Desain HDL Modul (*.v, *.vhd)

◮ HDL (hardware description language)◮ verilog: *.v dan vhdl: *.vhd

◮ mendeskripsikan modul-modul desain (composable)◮ struktur: pin dan interkoneksi◮ perilaku

◮ Contoh:◮ Satu modul full-adder 1-bit (FA) akan terdiri atas 3

masukan (x, y dan cin) dan 2 keluaran (sum, cout)◮ Perilaku FA adalah sum = x ⊕ y ⊕ cin dan

cout = xy + (x + y)cin


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

File Desain2. File Desain Skematik (*.sch)

◮ File ini merupakan alternatif masukan desain secaragrafis

◮ Simbol-simbol modul komponen salingdiinterkoneksikan untuk menghasilkan satu modulbaru


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

File Desain3. User Constraint File (*.ucf)

◮ Mendefinisikan konstrain yang harus dipenuhi olehdesain

◮ konstrain waktu/speed◮ daya/power◮ penempatan/placement pad logika di pin device

target

◮ Misalnya: pin LD-7 disambungkan dengan pin F9FPGA XC3S500E, dengan TTL low-voltage (dibahasselanjutnya)NET "led<7>" LOC = "F9" |IOSTANDARD = LVTTL ;


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

File Desain4. File Konfigurasi/Programming (*.bit, *.mcs)

1. File konfigurasi bitstream FPGA yang bisa diprogramlangsung lewat JTAG (ekstensi *.bit)

◮ File ini dibangkitkan dari ISE Project Navigator;

2. File PROM dan konfigurasi FPGA yang akandisimpan di flash secara permanen dan digunakandalam mode Slave-Serial (ekstensi *.mcs)

◮ File ini dibangkitkan dengan PROM File Formatter diprogram ISE iMPACT;


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Spesifikasi SistemStruktur dan Perilaku

◮ Spesifikasi sistem memuat kebutuhan desain yangdiinginkan

1. Struktur

◮ Struktur dinyatakan dalam diagram sistemmasukan-keluaran yang akan dirancang

◮ Diagram menunjukkan interkoneksi antara devicemasukan, FPGA dan device keluaran

◮ Bisa dinyatakan dengan HDL maupun skematik

2. Perilaku

◮ Perilaku menyatakan fungsi masukan-keluaran yangdiinginkan

◮ Dinyatakan dengan HDL


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Struktur DesainDiagram Blok Rancangan

◮ Menggambarkan antarmuka masukan dan keluaransistem

◮ interkoneksi antar-blok, intekoneksi sistem denganperipheral I/O


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Struktur DesainMelibatkan Antarmuka dan peripheral I/O

◮ Input:◮ 4 buah push-button: BTN North, BTN East, BTN

South, BTN West◮ 1 buah push-button: ROT-A/B◮ 4 buah saklar geser: SW0, SW1, SW2, SW3

◮ Output:◮ 8 buah LED: LD0-7

◮ Pin antarmuka I/O didefinisikan dalam file UCF (UserConstraint File)

◮ Nama, tipe, konstrain lainnya


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Struktur DesainTombol Tekan dan Rotary-Knob

◮ Keluaran sinyal BTN_* akan ’1’ (high) saat tombolditekan


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Struktur DesainSaklar Geser dan LED


Sistem Digital



Komponen Desain

Spesifikasi Sistem

Kegiatan Desain

Perilaku SistemMenjabarkan Hubungan Input-Output Sistem

◮ Saat keadaan rotary-knob UP/tidak tertekan (ROT_CENTER=0),penyalaan LED mengikuti keadaan saklar geser dan tomboltekan

◮ Misalnya: saat SW0=SW2=0 maka LD0 dan LD2 akanmenyala (bernilai 1). Saat tombol WEST ditekan LD6 akanmenyala (bernilai 1);

◮ Saat keadaan rotary-knob DOWN/tertekan (ROT_CENTER=1),penyalaan LED merupakan inversi dari keadaan saklar geserdan tombol tekan

◮ Misalnya: saat SW0=SW2=0 maka LD0 dan LD2 akanmati, yang lainnya menyala. Saat tombol WEST ditekanLD6 akan mati (bernilai 0);


Sistem Digital


Metodologi Desain

Kegiatan DesainManajemen Proyek

Menambah Desain

Kompilasi

Memprogram Device

Kegiatan DesainDesain Sistem Digital dengan Xilinx ISE

1. Membuat proyek

2. Menambahkan file desain ke dalam proyek, yaitu file*.v dan *.ucf

3. Mengkompilasi proyek: sintesis dan implementasi

4. Membangkitkan file programming *.bit

5. Mengkonfigurasi (memprogram) device target FPGAmenggunakan iMPACT;


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Membuat Proyek Desain1. Nama proyek, lokasi dan tipenya


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Membuat Proyek Desain2. Menentukan device dan propertinya


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Membuat Proyek Desain3. Workspace telah Siap


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Menambah Modul Desain1. File Desain dan UCF untuk Modul Utama

◮ Wizard file sumber baru


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Menambah Modul Desain2. Menentukan Port untuk Modul


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Membuat Proyek Desain3. File Desain Telah Dibuat


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Membuat Proyek Desain4. Program Perilaku Sistem


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Membuat Proyek Desain5. Membuat File UCF

◮ a.l. mendefinisikan pemetaan sinyal ke pin FPGA


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Sintesis dan Implementasi◮ Dari top module: mensintesis fungsi menjadi RTL

dan membangkitkan file konfigurasi untuk FPGA


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Sintesis dan ImplementasiMelihat Design Summary dan Skematik RTL


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Konfigurasi FPGA Dengan iMPACTMemprogram Device Lewat JTAG


Sistem Digital


Metodologi Desain


Menambah Desain

Kompilasi

Memprogram Device

Konfigurasi FPGA Dengan iMPACTChain JTAG untuk Konfigurasi

Documents

Teknologi Implementasi dan Metodologi Desain Sistem Digital · Satu sebagai modul paling atas ... Komponen bersifat reusable (dapat digunakan oleh ... masukan-keluaran yang akan dirancang