BAB ITeori Dasar

1.1 PendahuluanField effect transistor adalah suatu jenis transistor yang bekerja atau mengalir arus dalam transistor tersebut berdasarkan efek medan elektrostatik. Dalam hal ini arus itu adalah arus drain (Id), yang mengalir dari drain ke source (S) atau sebaliknya, yang dikontrol besarnya oleh medan elektrostatik antara gate (G) dengan source (S).Terdapat dua jenis FET, yaitu JFET (junction FET) dan IGFET (insulated gate FET) yang keduanya berbeda pada struktur gatenya. Karena perbedaam itu maka keduanya mempunyai kurva karakteristiknya yang berbeda. JFET dan IGFET masing-masing mempunyai struktur bahan seperti pada gambar dibawah ini.

(A) (B)

(C) (D)Gambar 1 : (A) JFET, (B) IGFET(C) simbol n- channel JFET (D) Simbol n-channel IGFET

1.2 Cara Kerja JFETSesuai kemungkinan susunan bahan semikonduktornya, maka JFET mempunyai dua jenis bentuk, yaitu, n-channel dan p-channel. Dalam pembahasan, diambil JFET dari jenis n-channel. Channel atau kanal adalah spasi diantara bahan semikonduktor gate yang menjadi jalur mengalirnya arus drain (perhatikan Gambar 6.1).Cara kerja JFET dapat diikuti dengan bantuan Gambar 6.2. Gate berada pada potensial nol (ground), sedang drain-source dicatu tegangan positif terhadap gate. Antara gate dan drain berlaku sebagai pn-junction yang dicatu reverse-bias, sehingga dapat membentuk daerah depletion region (diarsir) yang sifatnya dapat menghalangi aliran arus IDS.

Gambar 2. Diagram cara kerja JFET(a) VDSVpo

Pada Gambar 2, arus IDS akan bertambah bila tegangan VDS bertambah, keadaan ini diikuti makin bertambah reversenya antara Gate dan Drain yang berarti pula bertambah le-barnya daerah depletion region sampai pada suatu tegangan yang membuat kedua da-erah depletion region tersebut dapat menjadi satu. Tegangan tersebut dinamakan tegang-an pinchoff, Vpo. Mulai dari tegangan ini ( VDS = Vpo) , arus IDS dihambat kenaikannya atau diambang jenuh seperti ditunjukkan pada kurva karakteristik Gambar 6.3

Gambar 3. Kurva karakteristik n-channel JFET

Apabila tegangan VDS diperbesar terus, maka daerah depletion region akan makin melebar seperti ditunjukkan pada Gambar 2c , dan pada kurva Gambar 3 ditunjukkan sebagai kurva yang mendatar. Titik-a pada Gambar 2 (b) dan (c) adalah daerah di dalam bahan kanal yang ber-tegangan Vpo .Apabila kemudian tegangan Gate dinaikkan dengan VDS konstan, maka daerah depletion region berkurang lebarnya dan arus IDS bertambah besar. Sebaliknya bila tegangan Gate dibawa kearah negatif, maka karena terhadap Drain maupun Source, Gate menuju kearah reverse, daerah depletion region melebar. Dengan melebarnya region tersebut, maka resistansi kanal meningkat besarnya yang dapat menyebabkan arus IDS menurun. Dengan demikian dapat dikatakan FET merupakan komponen elektronik yang sensitif terhadap perubahan tegangan.Didalam praktek, tegangan Gate biasanya dibuat negatif, atau sedikit positif untuk mencegah mengalirnya arus Gate-Source, IGS. Bila sekarang dengan tegangan Gate konstan, tegangan VDS dinaikkan terus jauh dari nilai tegangan Vpo, maka FET akan mengalami breakdown pada tegangan BVDSO yang ditunjuk-kan oleh naiknya arus IDS secara tajam. Pada Gambar 3 perioda breakdown ditunjukkan oleh bagian kurva yang tegak. Berikut ini diberikan kurva karakteristik JFET Gambar 6.4.

(a) (b)

Gambar 4. Kurva karakteristik n-channel JFET (common source): (a) karakteristik input, (b) karakteristik transfer.

1.3 Cara Memberikan Pra TeganganTerdapat dua bentuk rangkaian pra tegangan atau bias untuk JFET, yaitu source-self-bias dan fixed-bias seperti. Agar FET dapat bekerja, maka pemberian tegangan pada kaki Drain (D), Source (S) dan Gate (G) adalah sebagai berikut :a. Antara D dan S, VDS , dapat bertanda positif atau negatif, positif untuk n-channel FET, dan negatif untuk p-channel FET.b. Antara G dan S, VGS , dapat bertanda positif atau negatif, positif sampai sedikit negatif untuk p-channel FET, dan negatif sampai sedikit positif untuk n-channel FET .Pemberian prategangan mempunyai polaritas. Dalam penggunaannya selalu FET bekerja didaerah lebih besar dari titik pinchoff, yaitu di daerah kurva yang mendatar. Kurva transkonduktansi (IDS fungsi VGS) Gambar 6.4(b} terlihat berbentuk sebagai fungsi parabolik, sehingga terjadi hubungan seperti dinyatakan oleh persamaan (6-1).

(a) (b)

Gambar 5. Cara memberikan prategangan JFET(a) n-channel, (b) p-channel.

Dua rangkaian prategangan atau bias-circuit yang dimaksudkan ditunjukkan pada Gambar 6. Persamaan tegangan yang menyertainya diuraikan berikut ini.

(a) (b) Gambar 6. Rangkaian prategangan JFET n-channel (a) source self-bias, (b) fixed-bias.Source-self-biasDengan memperhatikan Gbr-6(a), pada lingkar drain-source berlaku hubungan,VDD = VDS + ID (RD + RS) VDD = VDS + ID RD + VSVGS = VG - VS= 0 - ID RSsehingga, VGS = - ID RS ............................................................(1)

Bias titik-tengah, VGS = ...........................................................(2)Bila dalam lembar data tercantum nilai gmo pada nilai minimum dan maksimumnya, gmo(min) dan gmo(max), maka nilai yang digunakan dalam perhitungan adalah,

gmo = ................................................ (3)

1.4 Rangkaian Pengganti Sinyal KecilSeperti halnya pada transistor bipolar, JFET yang digunakan sebagai satu amplifier yang dapat mempunyai konfigurasi, common-source (CS), common-drain (CD), atau common-gate (CG), juga mempunyai rangkaian pengganti. Rangkaian pengganti ini se-perti uraian pada Modul sebelumnya, digunakan untuk menentukan, berapa besar nilai gain, impe-dansi masukan, impedansi keluaran, yang dikenal sebagai rangkaian ac.

Berikut ini adalah rangkaian pengganti untuk konfigurasi CS dengan beban RD seperti ditunjukkan pada Gambar 6.7. Resistor RS yang digambarkan, nampak terpasang paralel de-ngan kapasitor bypass CS. Akibat dari pemasangan itu, maka dalam rangkaian penggan-ti, resistor RS dapat diabaikan, karena sifat satu kapasitor yang mudah melewatkan si-nyal berfrekuensi. Makin tinggi frekuensi, makin rendah nilai reaktansinya, sesuai dengan rumus, XC =

(a) (b)

Gambar 7 Rangkaian pengganti penguat JFET(a) common-source, (b) rangkaian pengganti.

Kapasitansi Cgs merupakan kapasitansi barrier antara gate dan source, dan Cgd adalah kapasitansi barrier antara gate dengan drain, yaitu kapasitansi yang muncul akibat pe-rilaku pn-junction sebagai kapasitor keping sejajar. Sedang Cds adalah representasi dari kapasitansi yang terbentuk karena kanal.Karena gate-junction mengalami prategangan mundur, maka nilai resistansi yang diha-silkan, yaitu rgs dan rgd mempunyai nilai yang amat besar, sehingga karena itu kedua nilai tersebut tidak dimunculkan pada rangkaian pengganti (diabaikan). Nilai beberapa parameter khas dari n-channel JFET ditunjukkan pada Tabel 6-1.

Tabel 1. Nilai Parameter JFET dan IGFET

ParameterJFETIGFET

gmrdCdsCgs , Cgdrgsrgd0,1 10 mA/V0,1 1 M0,1 1 pF1 10 pF> 108 > 108 0,1 20 mA/V1 50 k0,1 1 pF1 10 pF> 1010 > 1016