TOÀN VĂN KỶ YẾU HỘI NGHỊ - web.hcmus.edu.vnweb.hcmus.edu.vn/images/stories/qhqt/hnkh_9/DTVT.pdf · Hệ thống có chức năng thiết lập mã số cho người dùng

ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN

ISBN: 978-604-82-1375-6

TOÀN VĂN KỶ YẾU HỘI NGHỊ

Conference Proceeding Fulltext

TP. HCM – 21/11/2014

www.hcmus.edu.vn

TOÀN VĂN BÁO CÁO NÓI

ORAL

Tiểu ban ĐIỆN TỬ - VIỄN THÔNG

Báo cáo toàn văn Kỷ yếu hội nghị khoa học lần IX Trường Đại học Khoa học Tự nhiên, ĐHQG-HCM

ISBN: 978-604-82-1375-6 3

VIII-O-1

XÂY DỰNG THUÂT TOÁN NHẬN DIỆN ĐẶC TRƯNG SINH TRẮC HỌC LÒNG BÀN TAY

PALMPRINT TRÊN NỀN TẢNG DI ĐỘNG

Nguyễn Duy Thiên, Trần Hoàng Đạt, Bùi Trọng Tú

Trường Đại Học Khoa Học Tự Nhiên, ĐHQG-HCM

TÓM TẮT

Chứng thực cá nhân là một yếu tố quan trọng trong cuộc sống của chúng ta. Để vượt qua những khó khăn của những phương pháp chứng thực thông thường, chứng thực sinh trắc học đã được phát triển và sử dụng những yếu tố cơ bản của con người. Trong bài báo này, nhóm tác giả phát triển một ứng dụng phần mềm chứng thực palmprint trên nền tảng di động. Quá trình chứng thực có 4 bước: lấy mẫu dữ liệu, tiền xử lý tín hiệu, rút trích đặc trưng và đối sánh. Một bộ lọc Gabor 2 chiều được sử dụng để thu được thông tin kết cấu sau đó 2 hình ảnh palmprint được đối sánh bằng khoảng cách Hamming. Kết quả chứng thực được kiểm tra trên 14 người và mỗi người chụp 4 hình ảnh palmprint. Bên cạnh đó, ứng dụng phần mềm cũng đạt được hiệu suất tốt với FAR 0% và FRR 2.66% ở thế ngưỡng 0.7.

Từ khoá: FRR, FAR, ROI

GIỚI THIỆU

Điện thoại di động trong những năm gần đây đã có sự phát triển rất nhanh chóng và trở thành thiết bị

không thể thay thế trong các hoạt động thường ngày của con người bao gồm các công việc như xử lý thư điện tử

(Email), lưu các dữ liệu quan trọng, thanh toán trực tuyến v.v.. Với tầm quan trọng của điện thoại di động trong

cuộc sống thì vấn đề bảo mật trên điện thoại di động rất cần thiết được quan tâm và nghiên cứu. Một trong

những vấn đề luôn được quan tâm nhất bên ngoài tính năng giải trí quan trọng nhất trên điện thoại di động đó là

chứng thực cá nhân. Từ những năm 70 trở lại đây [1], đã có rất nhiều thiết bị hoặc hệ thống được sản xuất và sử

dụng công nghệ sinh trắc học để chứng thực cá nhân. Năm 1970, hệ thống có tên Identimat có chức năng ghi lại

kích thước bàn tay trở thành hệ thống đầu tiên được thương mại hóa. Tháng 9 năm 2013, công ty Apple giới

thiệu thiết bị Touch ID tích hợp trên Iphone 5S sử dụng công nghệ chứng thực dấu vân tay. Những thiết bị và hệ

thống ở trên có những ưu điểm vượt trội hơn các cách bảo mật thông thường. Nhưng vẫn còn tồn tại một số

nhược điểm như dấu vân tay dễ bị thay đổi do những tác động vật lý từ môi trường sống và khi con người được

sinh ra đôi khi dấu vân tay cũng không rõ ràng khiến cho việc chứng thực dễ bị sai. Chính vì những hạn chế của

chứng thực dấu vân tay mà các nhà nghiên cứu đã chuyển hướng và tập trung nghiên cứu vào công nghệ chứng

thực lòng bàn tay. Trong báo cáo này, nhóm tác giả sẽ xây dựng thuật toán nhận dạng đặc trưng sinh trắc học

lòng bàn tay trên nền tảng điện thoại di động thông minh dựa trên thuật toán phân tích đặc trưng lòng bàn tay

trên hình ảnh độ phân giải thấp phục vụ cho chứng thực cá nhân do Wai Kin Kong, David Zhang [2] phát triển.

Mặc dù thuật toán gốc đã đạt được những yêu cầu cơ bản cho việc chứng thực cá nhân, nhưng mới chỉ được sử

dụng cho các hình ảnh được chụp bởi các hệ thống máy chụp ảnh CCD cố định, chính điều này làm cho thuật

toán chưa được linh động như mong muốn và thu hẹp phạm vi áp dụng thuật toán. Chính những khuyết điểm

được liệt kê ở trên đã làm động lực để nhóm tác giả cải thiện thuật toán gốc tốt hơn và dựa trên những cải tiến

này sẽ xây dựng một thuật toán mới sử dụng trên điện thoại di động thông minh.

Hình 1. Các tầng trong hệ thống sinh trắc học


ISBN: 978-604-82-1375-6 4

THIẾT KẾ HỆ THỐNG

Sơ đồ khối tổng quát của hệthống được trình bày trong hình 2. Hệ thống có chức năng thiết lập mã số cho

người dùng mới và nhận diện đối với người dùng đã có mẫu dữ liệu tồn tại trong cơ sở dữ liệu của hệ thống. Hệ

thống lấy mẫu bằng máy chụp hình của điện thoại di động và xử lý mẫu dữ liệu bằng chính vi xử lý có sẵn trên

điện thoại. Hệ thống nhận diện được nhóm tác giả thực hiện trên hai ngôn ngữ lập trình là : Java và Matlab .

Nhóm tác giả sử dụng Matlab trên máy tính để thực hiện việc đánh giá cũng như tìm thế ngưỡng tối ưu cho

thuật toán.Sau đó nhóm tác giả sử dụng thế ngưỡng tối ưu của thuật toán để thực hiện ứng dụng trên HTC JOne

dùng JAVA.

Hình 2. Sơ đồ mô tả hệ thống nhận diện và lấy mẫu

THUẬT TOÁN TIỀN XỬ LÝ

Trước khi ảnh đầu vào trải qua giai đoạn rút trích đặc trưng, hình ảnh đầu vào cần phải trải qua quá trình

tiền xử lý. Quá trình tiền xử lý trải qua 5 bước chính.

Bước 1:ảnh đầu vào được chuyển thành ảnh xám với giá trị mức xám trải dài từ 0 đến 255. Sau đó, ảnh

xám được làm mờ bằng một bộ lọc thấp qua Gaussian. Dựa vào lược đồ xám của ảnh (Histogram) và lý thuyết

thế ngưỡng Otsu, ta sẽ tính toán được thế ngưỡng 𝑇𝑝 để chuyển đổi ảnh xám thành ảnh nhị phân. Việc chuyển

đổi này sẽ được biểu diễn như sau [3] :

1 , , * , ,

0 , , * ,

p

p

G x y L x y TB x y

G x y L x y T

Trong đó, ,G x y là mẫu ảnh đầu vào đã được chuyển đổi sang mức xám và ,L x y là lọc thấp qua

Gaussian,“*” là phép nhân chập 2 chiều.


ISBN: 978-604-82-1375-6 5

(a) (b)

Hình 3. (a) ảnh đầu vào sau khi qua lọc Gaussian, (b) ảnh xám sau khi nhị phân hóa

Bước 2 : rút trích biên của các lỗ giữa các ngón tay sử dụng lý thuyết vạch đường biên, sau đó ta sẽ thu

được tập hợp điểm biên nằm trong các lỗ i j i jF x F y với (i [1 , 3], j [2 , n]). Điểm bắt đầu ,2kS x và kết

thúc ,2kE x của từng lỗ sẽ được đánh dấu bằng cách sau [4] :

, , 2 0 , 2 1,3

0 , , 2 1

B B

k

B

x B xS x k

B x

, , 2 1 , 2 1,3

0 , , 2 0

B B

k

B

x B xE x k

B x

Hình 4. Điểm bắt đầu và điểm kết thúc của mỗi lỗ được đánh dấu


ISBN: 978-604-82-1375-6 6

Bước 3 : Tính toán điểm trung tâm 𝐶𝑘(𝑥, 𝑦)của mỗi lỗ bằng các phương trình sau :

1

1,3

M i

i jj

k

F xC x k

M i

1

1,3

M i

i jj

k

F yC y k

M i

Trong đó, M(i) là tổng số điểm đường biên của mỗi lỗ. Sau đó, dựng một đường thẳng đi qua điểm

,kC x y và điểm trung bình ,2 kM x của hai tọa độ ,2kS x , ,2kE x . Đường thảng đi qua hai điểm

này có dạng:

2 2

k k k k

k k k k

C y C x M xC yy x

C x M x C x M x

[3.1-1]

Dựa vào 3 đường thẳng này ta sẽ tìm được tọa độ của ba điểm1K ,

2K , 3K là điểm thuộc tập hợp điểm

biên và nằm trên đường thẳng [3.1-1].

Hình 5. Cácđiểm trung tâm và điểm 1K, 2K

, 3K

Bước 4 : Dựa vào điểm 1K và

3K ,ta sẽ dựng đường thẳng31K K đi qua hai điểm

1K và 2K , sau đó ta sẽ

dựng 2 đường thẳng1 1K O ,

3 3K O vuông góc với đường thẳng31K K và lần lượt đi qua

1K ,3K . Cách dựng

những đường thẳng này như sau:

1 3K K mx b

1 1 1 1O mK x b

3 3 3 3K O m x b

Trong đó, 3 1

3 1

K y K ym

K x K x

và

3 3 b K y mK x , 1

1 mm

và

1 1 1 1 b K y m K x , 3

1 mm

và

3 3 3 3 b K y m K x , 1 ,O x y là điểm thuộc đường thẳng 1 1K O và có tọa độ x nhỏ nhất, 3 ,O x y là điểm

thuộc đường thẳng 3 3K O và có tọa độ x nhỏ nhất.


ISBN: 978-604-82-1375-6 7

Hình 6. Các đường thẳng

1 1K O và3 3K O ,

1 3K O

Sau đó ta sẽ tiến hành lọc bỏ các điểm ngoài vùng quan tâm (ROI) bằng cách sử dụng các bất đẳng thức

sau:

1 3

1 3

, * , , 0 , * ,

0 , 0

G x y L x y mx b K KG x y L x y

mx b K K

1 1 1 1

1 1 1 1

, * , , 0 , * ,

0 , 0

G x y L x y m x b K OG x y L x y

m x b K O

3 3 3 3

3 3 3 3

, * , , 0 , * ,

0 , 0

G x y L x y m x b K OG x y L x y

m x b K O

Hình 7. Ảnh sau khi lọc bỏ các thành phần không quan tâm

Bước 5 : Xoay , * ,G x y L x y với góc được tính bởi góc lệch giữa hai điểm 2K và

1O , sau khi

xoay , * ,G x y L x y với góc thì vùng quan tâm (ROI) O được trích xuất với chiều cao là 140 pixel và

chiều rộng là 310 pixel.


ISBN: 978-604-82-1375-6 8

(a) (b)

Hình 8. (a) Ảnh sau khi được xoay, (b) Định vị vùng quam tâm và trích xuất vùng quan tâm (ROI)

RÚT TRÍCH ĐẶC TRƯNG VÀ ĐỐI SÁNH ĐẶC TRƯNG

Rút trích đặc trưng

Đặc trưng dòng chính và vết nhăn có thể nhận xét từ hình ảnh chụp palmprint của chúng ta. Một số lý

thuyết ví dụ như lọc ngăn xếp (stack filter) có thể thu được đặc trưng dòng chính. Tuy nhiên, những đặc trưng

dòng chính không đạt được tỷ lệ nhận diện cao bởi vì sự tương đồng giữa những lòng bàn tay khác nhau. Hình 9

cho thấy 6 hình ảnh palmprint có đặc trưng dòng chính tương đối giống nhau. Bên cạnh đó, đặc trưng vết nhăn

có khả năng chứng thực palmprint cao nhưng việc rút trích đặc trưng từ chúng khó thực hiện. Với những lý do

trên việc ứng dụng phân tích kết cấu (texture) để chứng thực palmprint là điều cần thiết.

Hình 9. Đặc trưng dòng chính khác nhau

Trong thực nghiệm, hàm Gabor [5] với thiết lập những thông số đặc biệt ( , , ) thì sẽ được biến đổi

thành bộ lọc Gabor rời rạc. Các thông số này sẽ được chọn từ bảng 4.1 thiết lập sau :

Bảng 1. Thông số của 5 bộ lọc

Số thứ tự Kích thước bộ lọc

1 35x35 0 0.01145 44.9432

2 35x35 45 0.01145 44.9432

3 35x35 90 0.01145 44.9432

4 35x35 120 0.01145 44.9432

5 35x35 135 0.01145 44.9432


ISBN: 978-604-82-1375-6 9

Bộ lọc Gabor được thiết lập bởi những thông số đặc biệt ở bảng 1 sẽ nhân chập với ảnh vùng quan tâm

(ROI) 310x140 pixel. Hình ảnh thu được sau khi thực hiện lọc Gabor sẽ được mã hóa theo cách sau :

Hình 10. Vùng quan tâm (ROI) được trích xuất từ long bàn tay

Hình 11. Hình ảnhrP sau khi được mã hóa với các thông số thiết lập bộ lọc Gabor là

G x,y, 0, 0.01145, 44.9432

Đối sánh vector đặc trưng

Quá trình đối sánh các đặc trưng sử dụng lý thuyết khoảng cách Hamming để tính toán điểm đối sánh. Gọi

𝑀 và 𝑉 là hai ma trận đặc trưng có khoảng cách w x h và khoảng cách Hamming H giữa hai ma trận này được

quy định như sau:

1 1

(( , , ) ( , , ) )h w

r r i i

i j

H M i j V i j M i j V i j

Trong đó, rM và

rV là phần thực, iM và

iV là phần ảo , là phép toán xor. Điểm đối sánh được

tính dựa theo công thức

o

HD

2 w*h ,

oD có giá trị thuộc khoảng [0, 1], giá trị oD càng gần 0 thì kết quả

đối sánh càng hoàn hảo.

CÀI ĐẶT THUẬT TOÁN

Quá trình cài đặt trải qua hai giai đoạn : tạo cơ sở dữ liệu và cài đặt thuật toán trên điện thoại di

động.Nhóm tác giả tạo cơ sở dữ liệu phục vụ cho việc kiểm tra thuật toán bao gồm 52 hình ảnh lòng bàn tay, có


ISBN: 978-604-82-1375-6 10

kích thước là 1520 x 2688 được lấy từ 13 người và độ tuổi được lựa chọn là từ 21 tuổi đến 24 tuổi. Qua các quá

trình tiền xử lý ta thu được hình ảnh vùng quan tâm (ROI) có kích thước là 310 x 140.

Hình 12. Ảnh lòng bàn tay được lưu trong cơ sở dữ liệu vơi mã số là 3

Điều kiện lấy mẫu tuân theo một số điều kiện sau : lòng bàn tay được đặt dưới ánh sáng đèn của phòng thí

nghiệm, cho phép nhiễu của sự rung lắc tay, đèn flash của điện thoại được chiếu trực tiếp vào lòng bàn tay,

người được lấy mẫu không đeo các trang sức ở các ngón tay và lòng bàn tay. Mỗi tập mẫu của mỗi người sẽ

được cấp một mã số để phục vụ cho việc thực hiện đối sánh về sau và mẫu được yêu cầu chứng thực sẽ chỉ đối

sánh với các mẫu có cùng mã số.

Thuật toán được cài đặt trên nền tảng hệ điều hành Android 4.2.2 nhưng vẫn tương thích ngược với các

phiên bản Android 4.0 trở lên [6,7]. Thuật toán được kiểm tra trên điện thoại di động HTC JOne có cấu hình như

sau : máy chụp hình có độ phân giải 4 Mega Pixel, với kích thước hình ảnh tối đa là 2688 x 1520, chế độ tự động

lấy nét, ổn định quang học, đèn flash Led,vi xử lý Quad-Core 1.7 GHz Krait 300, chip đồ họa Adreno 320, hệ

điều hành Android 4.4.2, bộ nhớ Ram 2 GB. Bên cạnh đó thuật toán còn được cài đặt trên máy tính với cấu hình

như sau : Dell Inspiron N5110 Intel Core i5-2410M 2.3GHz ( 4CPUs ), RAM 8 GB, BUS 1333 MHz, NVDIA

GeForce GT525M 1024 MB, hệ điều hành Window 7 64 bit.

(a) (b)

Hình 13. (a) Giao diện phần mềm Palmprint Authentication chạy trên điện thoại Android HTC JOne, (b) Ảnh

đầu vào được nhị phân hóa


ISBN: 978-604-82-1375-6 11

(a) (b)

Hình 14. (a) Vùng quan tâm được trích xuất, (b) Ảnh mã hóa sau khi được lọc qua lọc Gabor

KẾT QUẢ THỰC NGHIỆM

Hiệu suất chứng thực của chương trình sẽ thay đổi theo thế ngưỡng 𝑇𝑎𝑟 . 𝑇𝑎𝑟 sẽ điều khiển FAR và FRR, 2

thông số này sẽ tỉ lệ nghich với nhau, dựa vào hình ảnh biểu đồ bên dưới ta sẽ phân tích được sự phân bố điểm

đốisánh của tập mẫu trong cơ sở dữ liệu.

Hình 15. Phân bố điểm đối sánh của các tập mẫu với các thông số của hàm lọc Gabor ( 0, 0.01145,44.9432 )


ISBN: 978-604-82-1375-6 12

Dựa vào số liệu thực nghiệm trên phần mềm Matlab, nhóm tác giả rút ra được bảng số liệu sau :

Bảng 2. Kết quả thực nghiệm của việc chọn thế ngưỡngarT

Thông số lọc Gabor , , Thế ngưỡngarT FAR (%) FRR (%)

0, 0.01145, 44.9432 0.07 0.00 3.14

0.08 0.07 2.51

0.09 0.44 2.37

0.10 0.73 1.33

0.11 2.15 0.96

0.12 4.36 0.74

45, 0.01145, 44.9432 0.07 0.14 2.81

0.08 1.33 1.99

0.09 3.47 1.26

0.10 3.73 0.81

0.11 4.07 0.44

0.12 4.31 0.29

90, 0.01145, 44.9432 0.07 0.00 3.55

0.08 0.00 2.81

0.09 0.00 2.44

0.10 0.22 1.99

0.11 0.89 1.40

0.12 3.32 1.10

120, 0.01145, 44.9432 0.07 0.00 2.66

0.08 0.00 1.99

0.09 0.07 1.77

0.10 0.73 1.18

0.11 3.03 1.06

0.12 4.88 0.66

135, 0.01145, 44.9432 0.07 0.00 2.99

0.08 0.15 1.77

0.09 0.22 1.48

0.10 0.96 1.35

0.11 1.92 0.66

0.12 5.25 0.44

Do các quá trình xử lý khác tùy thuộc vào hệ điều hành và phần cứng mà thiết bị sẽ có cách xử lý khác

nhau, vì vậy ở bài báo cáo này nhóm tác giả chỉ thực hiện đo thời gian xử lý ở quá trình rút trích đặc trưng , điều

kiện kiểm tra tuân theo tiêu chuẩn sau :máy tính chạy trên phần mềm Matlab R2013a và không mở các ứng dụng

khác, máy tính không thực hiện kỹ thuật đa luồng và không sử dụng GPU để tăng tốc độ xử lý, điện thoại chạy

trên hệ điều hành Android 4.4.2 và không mở các ứng dụng và dịch vụ chạy ngầm khác, điện thoại sử dụng kỹ

thuật đa luồng để lấy được thời gian xử lý tốt nhất.


ISBN: 978-604-82-1375-6 13

Sau khi tiến hành đo thời gian xử lý quá trình rút trích đặc trưng dựa theo tiêu chuẩn trên thì nhóm tác giả

có được bảng số liệu sau :

Bảng 3. Kết quả đo thời gian xử lý quá trình rút trích đặc trưng

Thông số lọc Gabor ( ,

, )

0, 0.01145,

44.9432

45, 0.01145,

44.9432

90, 0.01145,

44.9432

120, 0.01145,

44.9432

135, 0.01145,

44.9432

Thời

gian xử

lý (s)

Điện thoại 1.939 2.068 1.989 1.905 1.86

Máy tính 0.624 0.4992 0.546 0.6396 0.7332

Dựa vào bảng 3 ta có thể thấy rằng thời gian xử lý của điện thoại lâu hơn khoảng 3.5 lần so với thời gian

xử lý trên máy tính. Nhưng với thời gian xử lý chỉ từ 1.86 giây đến 2.068 giây thì việc ứng dụng thuật toán xử lý

rút trích đặc trưng trên điện thoại di động là khả quan.

KẾT LUẬN

Trong bài báo này, nhóm tác giả đã giới thiệu về tổng quan về thuật toán nhận dạng đặc trưng sinh trắc học

lòng bàn tay trên nền tảng di động. Nhóm tác giả đã thực hiện thành công thuật toán này chạy trên máy tính và

điện thoại di động .Từ những thông số kết quả thu được ở trên, cho thấy rằng thuật toán mất rất ít thời gian để

thực hiện nhưng trên máy tính lại tốn ít thời gian hơn trên điện thoại di động, điều này làm cho khả năng đáp ứng

tức thời của 2 phần mềm có sự chênh lệch nhau. Nhưng với sự phát triển không ngừng của lĩnh vực thiết kế vi

mạch thì điều này trong tương lai sẽ được khắc phục.

Bên cạnh những công việc nhóm tác giả đã thực hiện thành công thì vẫn còn tồn tại những việc mà nhóm

tác giả cần phải thực hiện trong tương lai . Đầu tiên là tăng tốc độ xử lý của thuật toán trên điện thoại di động và

máy tính. Thứ hai là các hình ảnh lòng bàn tay sẽ được chụp và cho phép xử lý ở cả hai lòng bàn tay. Thứ ba là

các hình ảnh lòng bàn tay được chụp sẽ không cần ánh sáng đèn flash chiếu thẳng vào. Thứ tư là nhóm tác giả sẽ

sử dụng ngôn ngữ lập trình Java để xây dựng một thư viện mã nguồn mở, nhằm mục đích thực hiện việc kế thừa

và cải thiện thuật toán này tốt hơn. Thứ năm là mở rộng đối tượng lấy mẫu lòng bàn tay để tăng số lượng tập

mẫu và tìm ngưỡng 𝑇𝑎𝑟 tốt hơn.

BUILDING FEATURE DETECTION ALGORITHM BIOMETRIC PALMPRINT

IN MOBILE PLATFORM

Nguyen Duy Thien, Tran Hoang Đat, Bui Trong Tu

University of Sciences, VNU-HCM

ABSTRACT

Personal authentication play an important role in our society. To overcome the disadvantages of conventional authentication methods, biometric authentication has been developed to use the characteristics of human nature. In this paper, we develop a software application of palmprint authentication in mobile platform. Authentication have four steps consisting of data acquisition, preprocessing, feature extraction and matching. A 2-D Gabor filter is used to obtain the texture information then two palmprint images are matched by Hamming distance. The authentication has been tested on 14 persons with 4 palmprint images per one person. In addiotion, the software application provides a good performance with FAR of 0% and FRR of 2.66% with the threshold value of 0.7.

Keywords: FRR, FAR, ROI

TÀI LIỆU THAM KHẢO

[1]. D.Zhang, Palmprint Authentication,Springer Science & Business Media, 2004.

[2]. D.Zhang, W.K.Kong, J.You, M. Wong,”Online palmprint identification”, IEEE Transactions on pattern

andalysis and machine intelligence25 (9) (2003) 1041 – 1050.

[3]. W.K.Kong, D.Zhang, ”Palmprint Texture Analysis based on Low Resolution Images fod Personal

Authentication”, Proceedings of 16th International Conference on Pattern Recognition3 (2002) 807–

810.


ISBN: 978-604-82-1375-6 14

[4]. Z.Khan, A.Mian, Y.Hu, “Contour Code : Robust and Efficent multispectral palmprint encoding for

human recognition ”, IEEE international Conference (2011).

[5]. W.K.Kong, D.Zhang, W.Li, “Palmprint feature extraction using 2D Gabor filters”, Pattern Recognition

36 (2003) 2339 – 2347.

[6]. G.Allen, M.Murphy, Beginning Android 4, Apress, 2011

[7]. S.Komatineni, D.MacLean, Pro Android 4, Apress, 2012


ISBN: 978-604-82-1375-6 15

VIII-O-2

AN EFFICIENT HARDWARE ARCHITECTURE FOR HMM-BASED TTS SYSTEM

Su Hong Kiet1, Huynh Huu Thuan1, Bui Trong Tu1

1 University of Natural Sciences, VNU-HCM

ABSTRACT

This work proposes a hardware architecture for HMM-based text-to-speech synthesis system (HTS). In high speed platforms, HTS with software core-engine can satisfy the requirement of real-time processing. However, in low speed platforms, software core-engine consumes long time-cost to complete the synthesis process. A co-processor was designed and integrated into HTS to accelerate the performance of system.

Keywords: text-to-speech synthesis, HMM, HTS, SoPC, FPGA.

INTRODUCTION

A HTS consists two parts of training part and synthesis part as show in Figure 1. In training part, a context-

dependent HMM database is trained from speech database. Trained context-dependent HMM database consists

of models for spectrum, pitch and state duration; and decision trees for spectrum, pitch and state duration. Then,

the trained context-dependent HMM database is used by synthesis part to generate speech waveform from given

text.

Figure 1. Scheme of HTS

In synthesis part, given text is analyzed and converted into label sequence. According to label sequence,

HMM sentence is constructed by concatenating HMMs taken form trained HMM database. And then, excitation

and spectral parameters are extracted from HMM sentence. Excitation and spectral parameters are fed to

synthesis filter to synthesize speech waveform. Depending on the fact that spectral parameter is presented as

mel-cesptral coefficients or mel-generalized cepstral coefficients, synthesis filter is constructed as MLSA filter

or MGLSA filter, respectively.

In recent research, HTS is applied to many languages such as Japanese [1], English [1], Korean [13],

Arabic [14] and so on. Moreover, thank to the small-size of core-engine, HTS can be implemented on various

devices such as personal computer, server and so on. On high speed platforms such as PC, HTS with software

core-engine can satisfy requirement of real-time processing. In contrast, on low speed platforms, software core-

engine consumes long time-cost to convert text to speech, i.e., the system do not meet real-time processing. In


ISBN: 978-604-82-1375-6 16

order to implement an efficient HTS on low speed platforms, speeding up the performance of core-engine is on

demand. This work uses a co-processor to accelerate the performance of HTS built on FPGA-based platform.

The rest of this paper is organized as follow: Section 2 presents the co-processor for HTS. Section 3

proposes a hardware architecture for HTS built on FPGA-based platform. Section 4 presents experiment for

evaluating the performance of proposed system.

CO-PROCESSOR FOR HTS

HTS Working Group have been developing a software core-engine for HTS (HTS-engine) [10]. HTS-

engine provides functions to generate speech waveform from label sequence by using a trained context-

dependent HMM database. The process of generating speech waveform from label sequence can be split into

three steps as follow:

•Step 1: parsing label sequence and creating the HMM sentence.

•Step 2: generating speech parameters from HMM sentence.

•Step 3: generating speech waveform (synthesized speech) from speech parameters.

The evaluation of performance of HTS-engine on various platforms shows that time-cost for Step-1 is

small, Step-2 and Step-3 consume about 10% and 90% of total time-cost, respectively [15]. The performance of

HTS-engine on FPGA-based platform is shown in Table 1.

Table 1. Performance of HTS-engine on FPGA-based platform

System

configuration

FPGA device Altera Cyclone○R IV 4CE115

FPGA chip

CPU

Nios-II with

-Floating point hardware

-Instruction cache: 4KB

-Data cache: 2KB

Frequency 125 MHz

Instruction storage SRDAM

Data storage

SDRAM

Flash memory for storing

trained HMM database

Synthesized

speech

144,240 samples which correspond to 3.005s of

speech. (Note: sampling rate is set as 48 KHz)

Time-cost (s)

Step 1 0.25

Step 2 2.77

Step 3 34.27

Table 1 shows that time-cost in FPGA-based platform is much larger than the length of synthesized speech

(above ten times). In order to accelerate the system performance, a co-processor is designed to take place HTS-

engine to carry out Step-2 and Step-3. Step-1 is still carried out by HTS-engine to maintain the flexibility of

system. Architecture of the co-processor is shown in Figure 2.

Figure 2. Architecture of co-processor

Speech parameter generator (SPG) carries out the processing of generating speech parameters from

means and variances of states in the constructed HMM sentence. The detailed architecture of SPG is shown in


ISBN: 978-604-82-1375-6 17

Figure 3-a. SPG consists of an arbiter and five sub-modules. The arbiter communicates with main CPU via

Avalon bus and controls the operation of sub-modules via an internal bus. Each sub-module carries out its own

specified task and activated by the arbiter. After a sub-module completes its task, it informs the arbiter. And

then, the arbiter deactivates the sub-module.

(a) (b)

Figure 3. Architecture of SPG (a) and SSG (b)

Synthesized speech generator (SSG) carries out the processing of generating synthesized speech from

speech parameters. Similar to SPG, SSG consists of an arbiter and several sub-modules. The arbiter

communicates with main CPU via Avalon bus and controls the operation of sub-modules via an internal bus.

Each sub-module carries out its own specified task and activated by the arbiter. After a sub-module completes its

task, it informs the arbiter. And then, the arbiter deactivates the sub-module. Detailed architecture of SSG is

shown in Figure 3-b.

Floating point unit (FPU) is integrated into the co-processor to support SPG and SSG to carry out

operations in floating point numbers. FPU supports operations of addition, subtraction, multiplication, division,

modulo, comparison, exponential, natural logarithm and cosine. FPU is shared for the arbiters and sub-modules

of SPG and SSG. In order to avoid the conflict, at any time, at most one arbiter or one sub-module can use FPU,

i.e., other arbiters and sub-modules must release the FPU interface bus.

Internal memory stores data which are used or created by SPG or SSG. Similar to FPU, the internal

memory is a shared resource. At any time, at most one arbiter or one sub-module can access the internal

memory, i.e., other arbiters and sub-modules must release the internal memory interface bus.

HARDWARE ARCHITECTURE FOR HTS

Figure 4 shows the hardware architecture for HTS built on FPGA-based platform, in which a co-processor

is integrated into the system to accelerate system peformance. Nios-II CPU is the main CPU of the system.

SDRAM is instruction storage and data storage of the system. PLLs are used for setting the frequency of clocks

in the system. UART port is used for debug mode. This architecture consists of synthesis part of HTS only, i.e.,

it do not consists of training part. So the proposed system need a trained context-dependent HMM database.

Since the HMM database is saved in files, a flash memory is used to store the HMM database so that we can use

read only zip file system (which is supported by Altera) to load data from the HMM database.


ISBN: 978-604-82-1375-6 18

Figure 4. Hardware architecture for HTS

EXPERIMENT

Building the proposed system shown in Figure 4 on Stratix IV FPGA development board, in which input

text device is a touch-screen, audio output device is a DAC card connecting to a speaker. Performance of system

is shown in Table 2.

Table 2. Performance of HTS on FPGA-based platform with a co-processor

Input text Synthesized speech

(Sampling rate = 38 KHz)

Time-cost

(s)

Number of

samples

Length (s)

bộ giáo dục và đào tạo 95040 2.501 2.462

đại học khoa học tự nhiên 95040 2.501 2.428

đại học tự nhiên 74880 1.970 1.882

thuê bao vừa được gọi

không liên lạc được

116640 3.069 3.040

thành phố hồ chí minh

ngày mùng hai tháng chín

128460 3.381 3.375

Table 2 shows that performance time-cost is smaller than the length of synthesized speech, i.e., the

requirement of real-time processing is met. Comparing to the system which do not have co-processor, the

performance time-cost is reduced significantly. When co-processor is not used, the performance time-cost is

above ten times larger than the length of synthesized speech. But after integrating co-processor into the system

and setting system configuration appropriately, performance time-cost can decrease to a value smaller than the

length of synthesized speech.

Moreover, synthesized speech is intelligible and has the same quality to the speech synthesized by HTS

built on PC-platform. Denoting waveforms which generated from the same input text by the proposed HTS and

HTS built on PC-platform by 𝑋1 and 𝑋2, respectively.

𝑋1 = [𝑥11, 𝑥12, … , 𝑥1𝑁]

𝑋2 = [𝑥21, 𝑥22, … , 𝑥2𝑁]


ISBN: 978-604-82-1375-6 19

where 𝑥1𝑖 and 𝑥2𝑖 with 𝑖 = 1, 2, … , 𝑁 are samples of 𝑋1 and 𝑋2, respectively.

Mean square error (MSE) between two vectors 𝑋1 and 𝑋2 is calculated as following equation

𝑀𝑆𝐸 =1

𝑁∑(𝑥1𝑖 − 𝑥2𝑖)2

𝑁

𝑖=1

(1)

(a) (b)

Figure 5. Waveform generated from the input text ” bộ giáo dục và đào tạo”

by proposed HTS (a) and HTS built on PC-platform (b)

Applying Eq.-1 to waveforms which are generated from different input text, we obtain the result in Table 3.

Table 3. Mean square error between waveforms generated by proposed HTS and HTS built on PC-platform

Input text MSE

bộ giáo dục và đào tạo 0.034

đại học khoa học tự nhiên 0.020

đại học tự nhiên 0.022

thuê bao vừa được gọi

không liên lạc được

0.045

thành phố hồ chí minh

ngày mùng hai tháng chín

0.038

Table 3 shows that the MSEs between two systems are smaller than 4,5%, i.e., waveforms generated from

two systems are alike.

CONCLUSIONS

An efficient hardware architecture for HTS built on FPGA-based platform was proposed by this work. In

the proposed architecture, a co-processor is used to accelerate the performance of the system. Experiment results

show that using co-processor decrease performance time-cost significantly. It leads the system meets the

requirement of real-time processing. Moreover, speech synthesized by the proposed system is intelligible and

has a waveform alike to one which is generated by HTS built on PC-platform.

REFERENCES

[1]. Tokuda K., Zen H., & Black A. W. (2002, September). An HMM-based speech synthesis system applied

to English. In Speech Synthesis, 2002. Proceedings of 2002 IEEE Workshop on (pp. 227-230). IEEE.

[2]. Tokuda K., Masuko T., Miyazaki N., & Kobayashi T. (2002). Multi-space probability distribution HMM.

IEICE TRANSACTIONS on Information and Systems, 85(3), 455-464.

[3]. Tokuda K., Masuko T., Miyazaki N., & Kobayashi T. (1999, March). Hidden Markov models based on

multi-space probability distribution for pitch pattern modeling. In Acoustics, Speech, and Signal

Processing, 1999. Proceedings., 1999 IEEE International Conference on (Vol. 1, pp. 229-232). IEEE.

[4]. Yoshimura, T., Tokuda, K., Masuko, T., Kobayashi, T., & Kitamura, T. (1998, December). Duration

modeling for HMM-based speech synthesis. In ICSLP (Vol. 98, pp. 29-31).

[5]. Yoshimura T., Tokuda K., Masuko T., Kobayashi T., & Kitamura T. (1999). Simultaneous Modeling of

Spectrum, Pitch and Duration in HMM-Based Speech Synthesis. In Sixth European Conference on

Speech Communication and Technology.


ISBN: 978-604-82-1375-6 20

[6]. Tokuda K., Yoshimura T., Masuko T., Kobayashi T., & Kitamura T. (2000, June). Speech parameter

generation algorithms for HMM-based speech synthesi s. In Acoustics, Speech, and Signal Processing,

2000. ICASSP’00. Proceedings. 2000 IEEE International Conference on (Vol. 3, pp. 1315-1318). IEEE.

[7]. Fukada T., Tokuda K., Kobayashi T., & Imai S. (1992, March). An adaptive algorithm for mel-cepstral

analysis of speech. In Acoustics, Speech, and Signal Processing, 1992. ICASSP-92., 1992 IEEE

International Conference on (Vol. 1, pp. 137-140). IEEE.

[8]. Tokuda K., Kobayashi, T. Masuko, T., & Imai S. (1994, September). Mel-generalized cepstral analysis-a

unified approach to speech spectral estimation. In ICSLP.

[9]. SPTK Working Group. (2013, December). Reference Manual for Speech Signal Processing Toolkit Ver

3.7. http://sp-tk.sourceforge.net/

[10]. HTS Working Group. HMM-based Speech Synthesis Engine (hts_engine API) Ver. 1.06.

http://htsengine.sourceforge.net/

[11]. Pham N. M., Dau D. N., & Vu Q. H. (2013). Distributed Web Service Architecture Towards Robotic

Speech Communication: A Vietnamese Case Study. Int J Adv Robotic Sy, 10(130).

[12]. Taylor P. (2009). Text-to-speech synthesis. Cambridge University Press.

[13]. Kim S. J., Kim J. J., & Hahn M. (2006). HMM-based Korean speech synthesis system for hand-held

devices. Consumer Electronics, IEEE Transactions on, 52(4), 1384-1390.

[14]. Khalil K. M., & Adnan C. (2013, March). Arabic HMM-based speech synthesis. In Electrical Engineering

and Software Applications (ICEESA), 2013 International Conference on (pp. 1-5). IEEE.

[15]. Nguyen H. B., Cao T. B. T., Bui T. T.,& Huynh H. T (2013, November). A Performance Evaluation of

HMM Based Text- to- Speech System on Various Platforms. Proceedings of ICDV-2013, pp. 265-267.


ISBN: 978-604-82-1375-6 21

VIII-O-3

DESIGNING A HIGH PERFORMANCE CRYPTOSYSTEM

FOR VIDEO STREAMING APPLICATION

Nguyen Van Toan1, Do Quoc Minh Dang1, Nguyen Duc Phuc1, Nguyen Dinh Thuc2, Huynh Huu Thuan1

1Faculty of Electronics and Telecommunications, HCMC University of Science 2Faculty of Information Technology, HCMC University of Science

ABSTRACT

This paper presents the hardware design of a high performance cryptosystem for video streaming application. Our proposed system is the combination of two cryptographic algorithms, symmetric key algorithm and asymmetric key algorithm (also called public key algorithm) to take their benefits. The symmetric key algorithm (ZUC) is used to encrypt/decrypt video, and the public key algorithm (RSA) performs the encryption/ decryption for the secret key. This architecture has high performance, including high security and high processing bit rate. High security is archieved due to the ease of key distribution of the asymmetric key cryptosystem and the secret key can be easily changed. High processing bit rate of video encryption/decryption is the result of the high speed of encryption/decryption of the symmetric key algorithm. The H.264 video decoder is also integrated into this system to test the functionality of the proposed cryptosystem. This system is implemented in Verilog-HDL, simulated by using ModelSim simulator and evaluated by using Altera Stratix IV-based Development Kit. The speed of video decryption achieves up to 4.0 Gbps at the operating frequency of 125 MHz, which satisfies applications with high bandwidth requirement such as video streaming.

Keywords: cryptosystem, encryption, decryption, RSA, ZUC, FPGA.

INTRODUCTION

Nowadays information security is a subject with a high interest. The development of computer networks,

particularly Internet, results more and more applications and services are carried out electronically, for example,

PayTV, video streaming, internet-banking, and so on. Since the information of these applications and services

are possible transmitted in insecure channels, the demand of information security becomes essential. The

increase of the demand of information security makes cryptography to become important.

Symmetric key cryptography uses the same key for both encryption and decryption. The advantage of

symmetric key algorithms is that their execution is fast [1]. However, the critical issue of the symmetric key

cryptosystem is the secret key distribution. On the other hand, the public key algorithm uses a pair of keys(public

key and private key) to perform data encryption and decryption. The advantage of the public key cryptosystem is

that providing public keys is easier than distributing secret keys securely [2]. However, the execution of public

key algorithms is much slower than the execution of symmetric key algorithms.A hybrid cryptographic system in

[2] was implemented by combining Advanced Encryption Standard (AES), Data Encryption Standard (DES) and

public key algorithm (RSA), which has benefits in key distribution and high security [2]. Data block is encrypted

by using AES or DES while their secret keys are encrypted by using RSA algorithm. The encrypted secret key is

then concatenated with the encrypted data to form the packets and sent to the destination. This implementation

does not need key exchange separately [2]. However, every data block contains the encrypted key and each data

block is encrypted by using different session key, which does not save the transmission bandwidth. And the

system must decrypt the secret key completely before data decryption, which is not appropriate with video

streaming application. The system was proposed in [3] included 1024-bit RSA algorithm, 163-bit Elliptic Curve

Cryptography (ECC), 128-bit AES. In this system, AES was used to encrypt the transferred document to produce

cipher-text, and RSA (or ECC) provided encryption/decryption for the secret key. This system also achieves high

security. However, it does not allow us to change the secret key during data transfer. Both works [2], [3], AES

cryptosystem (block cipher) was used to encrypt data. The drawback of block cipher are: (1) data block needs to

be padded if its size is less than block size, (2) be sufferred error propagation, (3) the speed of

encryption/decryption is less than that of stream cipher.

Our proposed cryptosystem combines the ZUC stream cipher [4] and the public key cipher RSA with

1024-bit key length. RSA is widely used public key algorithm [1]. The ZUC cipher is the new stream cipher that

will be commonly used in many countries [5]. It is simple, faster than block cipher [1]. The video content is

encrypted/decrypted by using ZUC algorithm. And the secret key is encrypted/decrypted by using RSA

algorithm. The encrypted symmetric key is then concatenated with the encrypted video to form the transmitted

packets. In addition, our system allows us to change the secret key. In case of no key changing, the encrypted

key is not present in the transmitted packets, which saves the transmission bandwidth. Additionally, we build the

system that enables to decrypt a new secret key and video in parallel. That means while RSA core is decypting


ISBN: 978-604-82-1375-6 22

new secret key, ZUC core still uses the current secret key for data decryption. This feature was not implemented

in the existing systems [2-3]. It is also difficult to implement this feature by software. Our proposed system

achieves high security and speed which is very suitable for real time applications. In paper, we focus on the

implementation of hardware architecture of cryptosystem for video streaming application.

SYSTEM ARCHITECTURE

The overall block diagram of the proposed embedded system

AVALON SWITCH FABRIC

ETHERNET

DMACRYPTOSYSTEM

(RSA, ZUC)FIFO

H.264 DECODER

FIFO

DDR3 (A) DDR3 (B)NIOS IIDISPLAY

CONTROLLER

ENCRYPTED VIDEO

DISPLAY DEVICE

Figure 1. The overall block diagram of the proposed embedded system

The block diagram of the proposed embedded system is shown in Figure 1. The encrypted data (the

encrypted secret key and the encrypted video stored in Server) and streamed to the evaluation board via Ethernet

interface and stored into DDR3 (A). DMA module reads the encrypted data from DDR3 (A) and pushes them

into FIFO. The cryptosystem reads the encrypted data from FIFO to decrypt video content. Firstly, the RSA

coprocessor decrypts the secret key. Then the ZUC coprocessor uses that secret key to generates a keystream to

decrypt the video content (video in compressed H.264 format). And the video content is pushed into another

FIFO. When the video content is available in FIFO, the H.264 video decoder decodes the video content and

writes it to DDR3 (B). Finally, the display controller reads video from DDR3 (B) andsends it to the display

device.H.264 decoder module has features: capable to decode H.264/AVC baseline profile video of VGA

resolution (640x480) with 25 frames per second at the clock frequency of 25 MHz. Output frame format is in

4:2:0 YCbCr sampling format.

The block diagram of the proposed cryptosystem

Our proposed cryptosystem is the combination of ZUC algorithm and RSA algorithm. The RSA algorithm

is used to encrypt/decrypt the secret key (key of ZUC algorithm). ZUC algorithm provides the

encryption/decryption for video content. Figure. 2 illustrates our proposed cryptosystem.

DECRYPT CONTROLLER controls to read the encrypted secret key from FIFO to its registers. And then

RSA coprocessor performs to decrypt the secret key. When RSA coprocessor completes its decryption, it

indicates to ZUC coprocessor by asserting zuc_key_valid signal. The ZUC coprocessor then loads the secret key

into its LFSR and produces a keystream. Video content is recovered by XORing the encrypted video and

thegenerated keystream. The decrypted video will be stored in the FIFO. Whenever the secret key needs to be

changed (through the signaling in the header of the received packets), the RSA decrypts that new secret key

while ZUC still uses the current key to produce the keystream for decrypting video content. As soon as RSA

coprocessor completes itsoperation, and the signaling in the received packet indicates to apply the new secret

key, ZUC coprocessor then uses that new secret key to generate a keystream for the next decryption. Figure 3

shows the frame format of each transmitted packet. It is made of the encrypted video, encrypted secret key and

signaling. The signaling aims to: (1) when new encrypted secret key is coming, (2) when new secret key is

applied.


ISBN: 978-604-82-1375-6 23

ZUC RSA

DECRYPT

CONTROLLER

FIFO OUT FIFO INreset_n clk enable

fifo_rd_req

fifo_almost_empty

data_fr_fifo

clk

fifo_wr_req

fifo_almost_full

zuc_key_valid

zuc_key

clk

data

_to

_fifo

data_fr_fifo

32

key

stream

32

32

32

ctrl_sig_zuc ctrl_sig_rsa

Figure 2. The proposed cryptographic system

Encrypted video Encrypted key Signaling

Figure 3. Encrypted packet

The advantages of our system are as follows

High security is achieved because the secret key is encrypted by the RSA algorithm, and there is no key

establishment separately before data transferring.

We can change the secret key at anytime without key re-establishment as in traditional cryptosystem.

Our system saves the transmission bandwidth by elemenating the encrypted secret key in the packets sent

in case of no key changing.

Our proposed system enables to decrypt a new secret key and the encrypted video in parallel, which makes

the quality of service better, e.g., video decryption is performed continuously and smoothly.

Design of ZUC

ZUC is a word-oriented stream cipher [4]. It takes a 128-bit initial key and a 128-bit initial vector as input,

and outputs a keystream of 32-bit words.The architecture of ZUC stream cipher is proposed as Figure. 4. The top

layer is a linear feedback shift register (LFSR) that consists of 16 of 31-bit registers. The middle layer is bit

reorganization (BR) that extracts 128 bits of registers of LFSR to form 4 of 32-bit words. The first three words

are the inputs of nonlinear function F, and the last word is used in keystream generation. The bottom layer is the

nonlinear function F that takes three words X0, X1, X2 as inputs and outputs 32 bit word W. The outputted

keystream is shifted into a 32-bit register.

The LFSR has two operation modes: initialization mode and working mode. In initialization mode, the

LFSR receives 31 bits of W (bit 31 to 1) as its input. In the working mode, the LFSR does not receive any input,

and produces a 32-bit word per clock cycle. In hardware implementation, we use a multiplexer to select the input

for these modes.We found that the critical path in the ZUC architecture is the circuit used to update LFSR in the

initialization stage and the working stage. There is a chain of six modulo (231 – 1) additions to compute the value

of S16. Therefore, the timing optimization of this critical path improves the operating frequency of ZUC core.

The expression of S16 is given in equation (4).

v=215S15+217S13+221S10+220S4+(1+28)S0 mod (231-1) (3)

S16=[v+(W>>1)] mod (231-1) (4)

We propose to use carry save adders (CSA) to calculate the intermediate values and ripple carry adder to

calculate the final result. The hierarchical CSA tree is shown in the Figure. 5. In this architecture, one

multiplexer selects the mode of LFSR: initialization mode or working mode. To perform modulo (231 – 1)


ISBN: 978-604-82-1375-6 24

addition,for each addition of CSA, carry is cyclic left-shifted by one bit. This implementation helps to improve

timing significantly because the delay of CSA is exactly equal to the delay of 1-bit full adder.

S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0

Addition modulo (231

– 1)

<<15 <<17 <<21 <<20 <<8

16 16 16 16 16 16 16 16

Reg R1

W1

Reg R2

32-bit

register

W2

U

L1 L2S(LUT) S(LUT)

MUX

X0 X1 X2 X3

W

>>1 0

initialize

keystream

LFSR

BR

F Modulo 232 addition

Bit-wise XOR operation

Key loading

key IV D

. . . .

S15 S14 S0

128128 240

V

Figure 4. Architecture of ZUC

31-bit CSA 31-bit CSA

31-bit CSA

31-bit CSA

31-bit CSA

Adder mod (231-1)

A B C D E F

0 W[31:1]

s1a

s16

c1a c1b

s1b

s2 c2

s3 c3

s4 c4

MUX mode

Figure 5. Hierarchical Carry Save Adder tree

Design of RSA

The most popular public key algorithm is RSA invented by Rivest, Shamir, and Adleman [1]. For high

security reason, the key length of RSA algorithm is 1024 bits or greater [7]. The main operation of RSA

algorithm is the modular exponentiation. The modular exponentiation is performed by a series of the modular

multiplications. The Montgomery multiplication (MP) on large integer number is the efficient method to perform

the modular multiplication. There are two methods to compute the modular exponentiation: right-to-left (R-L)

method, left-to-right (L-R) method. The R-L method is faster than L-R method because the multiplication and

squaring can be performed in parallel. However, price paid for hardware resource is higher. In this paper, we

compute the modular exponentiation by using L-R method and the Montgomery multiplication.

Algorithm 1 implements the Montgomery multiplication. The addition of long operands in loop is

performed by 3-to-2 carry save adder (CSA). To get the final result, we need to add carry output and sum output

of CSA. In this paper, we use 32-bit RCA and a shift register to implement this final addition because of its

simplicity and area saving. It takes (k+3+k/32) clock cycles to complete the Montgomery multiplication, where k

is the size of the operands; k/32 is the number of clock cycle to complete the final addition. Figure. 6 shows the

CSA-based Montgomery multiplier.


ISBN: 978-604-82-1375-6 25

Algorithm 1 – Montgomery multiplication by using

CSA

//Inputs: x, y, n

ps = 0, pc = 0, ss = 0, sc = 0;

for (i = 0; i <= k+1; i= i + 1){

(sc, ss) = (ps + pc + x(i) * y);

(pc, ps) = (ss + sc + ss(0)*n)/2;

}

return (ps + pc)

//Output: p = xyr-1 mod n with r = 2(k+2)

Algorithm 2 – Modular exponentiation, L-R method

a = C.r mod n;

b = 1.r mod n;

for (x = b, i = k – 1; i >= 0; i = i + 1) {

x = MP (x, x);

if (di == 1)x = MP (x, a);

}

x = MP (x, 1);

return x;

//Output: x = Cd

CSA

CSA

two registers

RCA

sumcarry

register

sssc

Control

Unit

ss(0)

loadshift

xn

y

x(i)

Figure 6. Montgomery multiplier

Montgomery

multiplier

register

Initial = b

Control

0 1

x y

z

b x

00 01 10 11

1x a

Register (d)

sel_1sel_2

sel_2

start

done

load shift di

x

Figure 7. Modular exponentiation using MP

Algorithm 2 implements the modular exponentiation by using the Montgomery multiplier. In this

algorithm, C is the operand that has the length of 1024 bits; di is the exponent with the length of 1024 bits.The

block diagram of the modular exponentiation is shown in Figure 7. This architecture uses only one Montgomery

multiplier. Two multiplexers are used to select inputs for the Montgomery multiplier. Based on the input value

di, the control block determines the values of sel_1 and sel_2.

RESULTS AND DICUSSION

Experimental results of ZUC and RSA

The ZUC implementation is passed all test sets that was provided by ZUC Implementor’s Test Data [7].

All the stages of the ZUC core have been implemented in hardware. To make the fair comparison, the

implementation is synthesized with Quartus II (Altera) and ISE (Xilinx) as well.In [5], they implemented a

pipeline architecture that achieves the maximum operating frequency of 222 MHz. However, it costs higher

hardware resources, higher latency (4 extra clock cycles), and initialization stage was implemented in software to

reduce hardware resources. In [6], their proposal used ripple carry adders in series, which limits the operating

frequency of the circuit. Our proposal uses hierarchical CSA tree, and RCAs, which achieves throughput up to

4.45 Gbps in Virtex 5, and 4.0 Gbps in FPGA Stratix IV EP4SGX230KF40C2.

Table 1. ZUC results and comparison

Architecture Technology Slices/ALUTs Frequency

(MHz)

Bit rate

(Gbps)

Our proposal EP4SGX230KF40C2 1166ALUTs 125 4.0

Our proposal XC5VLX50-3FF324 384 slices 139 4.45

ZUC [5] XC5VLX110T 575 slices 222 7.1

ZUC [6] XC5VLX50-3FF324 385 slices 65 2.08


ISBN: 978-604-82-1375-6 26

In the RSA implementation, we use 3-to-2 CSA and 32-bit RCA to implement the Montgomery multiplier,

which is technology independent. It takes 2(k+3+k/32)*kd clock cycles to complete the modular exponentiation,

where k is the bit length of the modulus, k/32 is the number of clock cycles cost to complete the final addition

(sum and carry) in the Montgomery multiplication, kd is bit length of key. Compared with systolic architecture

[3], our implementation has a higher operating frequency. The architecture in [9] used 4-to-2 CSA to implement

the Montgomery multiplication. However, this costs some extra registers to store intermediate results of CSA.

Table 2. 1024-bit RSA results and comparison

Architecture Technology LEs Fmax

(MHz)

Number of clock

cycles

Our proposal EP4SGX230KF40C2 16964 214.10 (k+3+k/32)(2kd+1)

Our proposal EP1S40F780C5 16969 145.07 (k+3+k/32)(2kd+1)

[3] EP1S40F780C5 12881, 5120 RAM bits 100.25 -

[9] XC2V6000 22075 Slices 93.34 2(k+2)(kd+3)

Experimental results of the proposed cryptosystem

The design is synthesized with Quartus II tool based onStratix IV FPGA EP4SGX230KF40C2. The results

show that our proposed system allows the secret key to be changed. At the operating frequency of 125 MHz, the

total processing bit rate is 4.0 Gbps that satisfies the required bandwidth in the video streaming application.

Figure.8 and 9 shows the decryption process for video content. The original video content is recovered by

XORing the generated keystream and the encrypted video. Figure. 9 shows the new secret key applied when the

signaling value of 0x2.

Figure 8. The result captured by SignalTap Logic Analyzer (using the first key)

Figure 9. The result captured by SignalTap Logic Analyzer (using the second key)

To test the operation of our cryptosystem, we integrated H.264 decoder into our system (Figure. 1) to

decode the video content. Figure. 10 shows the video content in memory captured by In-system Memory Content

Editor tool that is integrated into Quartus II tool. Fig. 11 shows one video frame that is displayed on the display

device.


ISBN: 978-604-82-1375-6 27

Figure 10. Video captured by In-system Memory

Editor

Figure 11. Video content displayed on display device

CONCLUSION

The high performance cryptosystem is presented in this paper that has been implemented and prototyped

on FPGA Stratix IVEP4SGX230KF40C2. The experimental results show that key exchange does not need to be

performed on a dedicated channel as in traditional cryptosystem. In addition, key changing can beperformed

during one session, which maximizesthe security of this cryptosystem. The decryption bit rate of this

architecture is up to 4.0 Gbps at the operating frequency of 125 MHz, which is high enough for the real-time

application such as video streaming. In this implementation, we do not focus on improving the operating

frequency but also optimizing the hardware resources.

Acknowledgement. The authors would like to thank to CESLab for technical support and for providing us with FPGA evaluation board. The Department of Science and Technology of Ho Chi Minh City have funded this research.

THIẾT KẾ PHẦN CỨNG HỆ THỐNG MẬT MÃ CÓ HIỆU NĂNG CAO

CHO ỨNG DỤNG TRUYỀN VIDEO

Nguyễn Văn Toàn1, Đỗ Quốc Minh Đăng1, Nguyễn Đức Phúc1, Nguyễn Đình Thúc2, Huỳnh Hữu Thuận1

1Khoa Điện tử Viễn thông, Trường Đại học Khoa học Tự Nhiên, ĐHQG-HCM 2Khoa Công Nghệ Thông Tin, Trường Đại học Khoa học Tự Nhiên, ĐHQG-HCM

TÓM TẮT

Bài báo này trình bày về thiết kế phần cứng hệ thống mật mã có hiệu năng cao dành cho ứng dụng truyền video. Hệ thống chúng đề nghị là hệ thống kết hai thuật toán mã hóa này nhằm tận dụng các ưu điểm của chúng. Thuật toán mã hóa đối xứng ZUC được sử dụng để mã hóa/giải mãvideo, trong khi đó thuật toán mã hóa công khai RSA thực hiện mã hóa/giải mã khóa bí mật. Kiến trúc này đạt được hiệu năng cao như: độ bảo mật cao, tốc độ xử lí (mã hóa/giải mã) cao.Hệ thống đạt được độ bảo mật cao nhờ sự trao đổi khóa bí mật dễ dàng của hệ mật mã công.Nhờ tốc độ mã hóa/giải mã cao của thuật toán mã hóa khóa đối xứng mà tốc độ mã hóa/giải mã của hệ thống đạt được là rất cao. Bộ giải mã video H.264 cũng được tích hợp vào hệ thống để kiểm thử chức năng của hệ thống mật mã. Hệ thống này được thực hiện phần cứng bằng ngôn ngữ đặc tả phần cứng Verilog-HDL, sau đó được mô phỏng bằng bộ mô phỏng ModelSim, và được kiểm tra, đánh giá trên bộ Kit của Altera dùng FPGA Stratix IV. Tốc độ giải mã mà hệ thống đạt được lên đến 4.0 Gbps tại tần số hoạt động là 125 MHz, thỏa mãn các ứng dụng truyền video.

Keywords: hệ thống mật mã, mã hóa, giải mã, RSA, ZUC, FPGA.

REFERENCES

[1]. A. Menezes, P. Oorschot, S. Vanstone, “Handbook of Applied Cryptography”, CRC Press, 1997.


ISBN: 978-604-82-1375-6 28

[2]. Adnan Abdul-Aziz Gutub, Farhan Abdul-Aziz Khan, “Hybrid Crypto Hardware Utilizing Symmetric-Key

& Public-Key Cryptosystems”, 2012 International Conference on Advanced Computer Science

Applications and Technologies, IEEE.

[3]. Mohamed Khalil Hani, Hau Yuan Wen, Arul Paniandi, “Design and Implementation of a Private and

Public Key Crypto Processor for Next-generation its Security Applications”, Malaysian Journal of

Computer Science, Vol. 19 (1), 2006, pp.29-45.

[4]. ETSI/SAGE Specification. Specification of the 3GPP Confidentiality and Integrity Algorithms 128-EEA3

& 128-EIA3. Document 2: ZUC Specification; Version: 1.6; Date: 28th June 2011.

[5]. Lei Wang, et al, “Evaluating Optimized Implementations of Stream Cipher ZUC Algorithm on FPGA”,

Springer 2011, pp.202-215.

[6]. Paris Kitsos, Nicolas Sklavos, Athanassios N. Skodras, “An FPGA Implementation of the ZUC Stream

Cipher”, 14th Euromicro Conference on Digital System Design, 2011, IEEE.

[7]. C. McIvor, M. McLoone, J.V. McCanny, “Fast Montgomery Modular Multiplication and RSA

Cryptographic Processor Architectures”, Conference Record of the thirty-seventh Asilomar Conference,

pp. 379-384, 2003.

[8]. ETSI/SAGE Specification. Specification of the 3GPP Confidentiality and Integrity Algorithms 128-EEA3

& 128-EIA3. Document 3: Implementor’s Test Data; Version: 1.1; Date: 4th Jan 2011.

[9]. Wen nuan, Dai Zi bin, Zhang Yong Fu, “FPGA Implementation of Alterable Parameters RSA Public-Key

Cryptographic Coprocessor”, IEEE, 2005.


ISBN: 978-604-82-1375-6 29

VIII-O-4

SIMULATION OF GRAPHENE NANORIBBON FIELD EFFECT TRANSISTOR

Dinh Sy Hien

University of Science, VNU-HCM

ABSTRACT

Graphene has been one of the most vigorously studied research materials. Graphene nanoribbon material has been briefly reviewed. Top-gate graphene nanoribbons field effect transistor used for digital IC applications is modeled. Self-consistent atomistic simulations based on the non-equilibrium Green’s function method are employed. The current-voltage characteristics of the graphene nanoribbon field-effect transistor are studied. The effects of the geometrical parameters of channel material on the current-voltage characteristics of the graphene nanoribbon FET are explored. Especially, the room temperature on-off current ratio by top-gate voltage of GNR-FET has been calculated and reached 104.

Key words: Graphene, Graphene nanoribbon FET, non-equilibrium Green’s function, current-

voltage characteristics.

INTRODUCTION

Graphene [1-8] has been one of the most vigorously studied research materials since its inception in 2004.

Graphene has attracted considerable attention from scientific community due to its excellent electronic

properties, such as high electron and hole mobilities even at room temperature and at high doping concentration

[9], high thermal conductivity [10], and its interesting optical properties [11]. 2D graphene is a gapless material,

which makes it unsuitable for digital IC applications. However, an energy bandgap can be induced by tailoring a

graphene sheet into graphene nanoribbons (GNR) called 1D graphene (GNR) [12]. Depending on the orientation

of the ribbon edges, GNR can have edges with zigzag shape, armchair or a combination of these two [13]. In

order to obtain a suitable bandgap for transistor applications, the width of GNR must be scaled to extremely

small values. Bandgap energy of narrow GNR is inversely proportional to the width of the GNR. In narrow

GNR, line-edge roughness plays an important role in the device characteristics [14-20]. The effect of line-edge

roughness on the device performance of GNR field-effect transistor (GNR-FET) has been numerically studied in

[14-15, 21].

In this paper, using top-gate GNR-FET model, device performances are investigated. The electronic

transport in the GNR-FET used narrow GNR as channel of sub-10 nm is studied. The device characteristics are

explored by using the non-equilibrium Green’s function method. Basing on the obtained results, on-off current

ratio of the GNR-FET for digital IC applications has been calculated. This work is organized as follows: section

2 describes channel materials used for GNR-FET, simulation method, and results of simulations. Concluding

remarks are drawn in section 3.

MATERIAL AND SIMULATION METHOD

Graphene channel materials

Bandgap engineering. In modern electronics, bandgap formation is the key concept for switching current,

and thus, for processing electric signals.

Although graphene has great advantages for use in electronics applications, including atomically thin

channels, high mobility, and large electric field effects, its semi-metallic electronic band structure makes the

creation of a graphene transistor quite challenging.

So far, several methods have been proposed for introduction of bandgap in graphene. Among them the

most promising are graphene nanoribbons. In this section, we briefly review theoretical predictions,

experimental results, and the major challenges of the formation of bandgap in graphene.

Graphene nanoribbons. In quantum mechanical systems, the confinement of carriers leads to discrete

energy levels. This also the case in graphene; however, some diffences are seen because of its peculair lattice

structure.

Thin graphene wires are called graphene nanoribbons. Two common structures, armchair and zigzag

nanoribbons (Figure 1), have been intensely studied theoretically.

Theoretical predictions. In the following theoretical treatment of graphene nanoribbons, the graphene

edges are assumed to be passivated by hydrogen, as illustrated in Figure 1.


ISBN: 978-604-82-1375-6 30

In the tight binding (TB) approximation for π-electrons in graphene, armchair graphene nanoribbons are

metallic when the number of carbon atoms in the ribbon width, Na satisfies the relation, Na = 3p+2 (where p is a

positive integer), and are semiconducting otherwise. The energy gap ΔNa is inversely proportional to the width in

each group, Na = 3p or Na = 3p+1.

Zigzag nanoribbons in the TB approximation are metallic and have flat bands at = 0.

In the first-principles calculation using the local spin density approximation (LSDA), the result is

significantly different from that discussed above. Specially, all of the armchair and zigzag nanoribbons are

semiconducting with gaps depending on the ribbon width.

The energy gap of zigzag nanoribbons in the LSDA calculation, Δ, is well fitted by

(1)

for the ribbons width w > 1 nm.

Figure 1 Two kinds of graphene nanoribbons: a) armchair and b) zigzag. Na and Nz denote the

number of carbons in ribbon width in armchair and zigzag nanoribbons, respectively. White circles

indicate hydrogen atoms passivating the graphene edges.

The magnitude of the gaps is presented in Figure 2.

Figure 2. Energy gaps in graphene nanoribbons.

Experiments. Graphene nanoribbons have been made by various methods, including electron beam

lithography followed by oxygen plasma etching [22-25], and chemical derivation [26-29]. The main challenge in

gap formation in graphene nanoribbons is suppression of structural disorder. Structural disorder causes weak

localization and the Coulomb blockade effect, and suppresses the mobility.

Lithographically defined graphene nanoribbons were first reported by Han et al in 2007 [22]. After

contacting a graphene flake with Cr/Au (3/50 nm) electrodes, they produced a graphene nanoribbon from the

flake by oxygen plasma etching. They estimated the magnitude of the energy gap, and found that the energy gap

g is well fitted by


ISBN: 978-604-82-1375-6 31

(2)

where w is the ribbon width, a = 0.2 eVnm, and w* = 16 nm. Han et al. attributed inactive width w* to

contribution from localized edge state near the ribbon edge caused the structural disorder from etching process.

Graphene nanoribbons have also been made by chemical exforliation. Li et al. [26] obtained graphene

nanoribbons with edges that appeared smoother than those obtained lithographically.

Graphene nanoribbons with various widths ranging from 50 nm down to sub-10 nm scale were obtained by

this method. The room temperature on-off current ratio Ion/Ioff induced by the back-gate voltage increased

exponentially with decreasing ribbon width; it reached 107 in sub-10 nm ribbons. Here, the on (off) current Ion

(Ioff) is defined as the maximum (minimum) value of the source-drain current I for a fixed bias (source-drain)

voltage V within a measured gate voltage range. The energy gap g estimated from relationship

(3)

was converted into an empirical form

(4)

and falls between the limits of theoretical results (Figure 2).

Wang et al. [28] reported that even in smooth, chemically graphene nanoribbons with widths of sub-10 nm,

the mobility was limited to 200 cm2/Vs and the mean free path was limited. These values are significantly

smaller than those for wider graphene devices. These values were attributed to scattering at the edges caused by

edge roughness.

Top-gate graphene nanoribbons FET

In this sub-section, the effect of the geometrical parameters on the transfer characteristics and performance

of GNR-FET is investigated. A top-gate GNR-FET with gate oxide of Al2O3 with relative dielectric constant, r

= 9.8 is assummed [30]. Graphene monolayer flake is exfoliated from bulk natural graphite crystals by the

micromechanical cleavage. The substrate consists of a highly-doped, n-type Si(100) wafer with an arsenic

doping concentration of ND > 1020 cm-3, on which a 300 nm-thick SiO2 layer is grown by thermal oxidation.

Metal contacts on the sample is defined by using electron beam lithography (EBL) followed by a 50 nm-thick

metal (Ni) layer evaporation and a lift-off process. A graphene FET with source-drain separation and top-gate

length is shown in Figure 3 [30].

Figure 3. Structure of top-gate graphene field-effect transistor [30] is used in our simulations.

For all simulation, the widths of source and drain contacts of 1 nm, the length of channel of 10 nm, room

temperature are assummed. The top-gate GNR-FET having channel of a highly-doped, n-type with NH3 doping

concentration is also assummed for suppressing Schottky effect in the source-semiconducting-drain contacts of

the device.

The flow of current is due to the difference in potentials between the source and the drain, each of which is

in a state of local equilibrium, but maintained at different electro-chemical potentials 2,1 and hence with two

distinct Fermi functions [31]:

1/exp

1

1

101

TkE

EfEfB

(5)


ISBN: 978-604-82-1375-6 32

1/exp

1

2

202

TkE

EfEfB

(6)

by the applied bias V: qV 12 . Here, E- energy, kB - Boltzmann constant, T- temperature.

The density matrix is given by

EfEAEfEAdE

EGdE n

221122

(7)

The current ID flows in the external circuit is given by Landauer formula:

EfEfEdEThqID 21/ (8)

The quantity T(E) appearing in the current equation (4) is called the transmission function, which tells us

the rate at which electrons transmit from the source to the drain contacts by propagating through the device.

Knowing the device Hamiltonian [H] and its coupling to the contacts described by the self-energy matrices 2,1

, we can calculate the current from (8). For coherent transport, one can calculate the transmission from the

Green’s function method, using the relation

GGTraceGGTraceET 1221 (9)

The appropriate NEGF equations are obtained:

2121

22112,12,12,1

1

21

,

,,,,

AAGGiAEfAEfAG

GGEAGGEAiHEIG

n

(10)

where H is effective mass Hamiltonian, I is an identity matrix of the same size, 2,1 are the broadening

functions, A1,2 are partial spectral functions, A(E) are spectral function, Gn is correlation function. We use a

discrete lattice with N points spaced by lattice spacing ‘a’ to calculate the eigenenergies for electrons in the

channel.

Results and discussion

The main goal of the project was to make a user-friendly simulation program that provides as much control

as possible over every aspect of the simulation. Flexibility and ease of use are difficult to achieve

simultaneously, but given the complexity of quantum device simulations became clear that both criteria were

vital to program success. Consequently, graphic user interface development was major part of the program.

We start by simulating ID-VD characteristics of top-gate GNR-FET. Figure 3 shows the schematic of the

device used in our simulations. Top-gate GNR-FET with one-dimensional graphene as the channel is simulated.

The device is simulated with Al2O3 as the dielectric which has been predicted to be one of the promising

dielectrics for GNR-FETs in recent experiment [30]. All the simulations have been done for channel length of

GNR-FET, L = 10 nm.

Figure 4 shows the ID-VD characteristics of the GNR-FET having the length of 10 nm versus different gate

voltages. It can be noted that when the gate voltage is increased the saturated drain current exponentially

increased. This behavior is in agreement with experimental results [31].


ISBN: 978-604-82-1375-6 33

Figure 4. The ID-VD characteristics of the top-gate GNR-FET at different gate votage, VG = 0.1 V,

0.4 V, 0.6 V, 0.8 V (bottom to up).

Figure 5 shows the ID-VD characteristics of the top-gate GNR-FET having the length of 10 nm under

ballistic transport and that with phonon scattering. It is shown that scattering can have an appreciable affect on

the on-current. At VGS = 0.8 V, the on-current is reduced by 9% due to the phonon scattering.

Figure 5. The ID-VD characteristics of the gate top GNR-FET at VG = 0.8 V for ballistic, scattering,

where the length of the gate is LG=10 nm.

Figure 6 shows ID-VD characteristics of GNR-FET versus the gate voltage, VG. When the gate voltage is

small, the drain current is gradually increased. When the gate voltage is greater than VG = 0.3 V, the drain

current is exponentially increased. The modeling results agree well with experimental data [31].

Figure 6. The 3D plot of ID-VD characteristics of the top gate GNR-FET versus VG, where the length

of the gate is LG=10 nm.

Figure 7 shows the 3D plot of ID-VD characteristics of the GNR-FET versus the temperature, T. It can be

noted that as the temperature increases the saturated drain current gradually increases. We also observe that the

off-current is about 1×10-9 nA at very low temperature and the low gate voltage, Vg = 0.1 V. From Figure 4 and 7

we can calculate on/of-current ratio, Ion/Ioff = 1×10-5 nA/1×10-9 nA = 104.


ISBN: 978-604-82-1375-6 34

Figure 7. The 3D plot of the ID-VD characteristics of the top-gate GNR-FET versus temperature. The

GNR-FET parameters are: material, Al2O3, the gate length is LG = 10 nm, the gate thickness is tox = 2

nm, at the gate voltage, VG = 0.1 V.

The effect of the channel length scaling on the device characteristics is investigated. ID-VD characteristics

of GNR-FET versus the length of the gate layer at room temperature are shown in Figure 8. Apparently, as the

length of the GNR-FET decreases, the saturated drain current gradually increases.

Figure 8. The 3D plot of the ID-VD characteristics versus the gate length of the top-gate GNR-FET at

room temperature, T = 300 K. The parameters of the GNR-FET: material, Al2O3, the gate thickness,

tox= 2 nm.

Figure 9 shows ID-VD characteristics of the top-gate GNR-FET versus the gate thickness at room

temperature. Apparently, as the gate thickness, tox of the GNR-FET is increased, the saturated drain current is

gradually decreased.

Figure 9. The 3D plot of ID-VD characteristics of the top-gate GNR-FET versus the gate thickness, tox

at room temperature, T = 300 K. The parameters of the GNR-FET: material, Al2O3, the gate length is

LG = 10 nm.


ISBN: 978-604-82-1375-6 35

CONCLUSION

A model for the top-gate GNR-FET using NEGF written in GUI of Matlab has been reported. The top-gate

GNR-FET has been simulated. Typical simulations is then successfully performed for various parameters of the

GNR-FET or the electronic transport of GNR-FET has been investigated. The model is not only able to

accurately describe ID-VG, ID-VD characteristics of the GNR-FET, but also effects of channel materials, gate

materials, size of GNR-FET, temperature on the characteristics. The obtained results indicate that the

performance of GNR-FET in terms of on/off-current ratio is improved in narrow ribbons, while the conductance

is degraded in longer channel. We also observe that the on/off-current ratio of the GNR-FET is 104 as the GNR-

width of 1 nm and the GNR-length of 10 nm.

MÔ PHỎNG TRANSISTOR HIỆU ỨNG TRƯỜNG DẢI NANO GRAPHENE

Đinh Sỹ Hiền

Đại học Khoa học Tự nhiên, ĐHQG-HCM

TÓM TẮT

Graphene là một trong các vật liệu được nghiên cứu sôi động nhất. Trong bài báo này, vật liệu dải nano graphene được tổng quan một cách ngắn gọn. Transistor hiệu ứng trường cổng trên sử dụng cho các ứng dụng vi mạch số được mô hình. Những mô phỏng mức nguyên tử tự-tương thích dựa trên phương pháp hàm Green không cân bằng được sử dụng. Đặc trưng dòng thế của transistor hiệu ứng trường dải nano graphene được nghiên cứu. Những ảnh hưởng của các thông số hình học của vật liệu kênh lên đặc trưng dòng thế của transistor hiệu ứng trường dải nano graphene được nghiên cứu kỹ. Đặc biệt là tỷ số dòng on-off tại nhiệt độ phòng theo thế cổng trên của GNR-FET đã được tính toán và đạt tới 104.

Từ khóa: Graphene, GNR-FET, hàm Green không cân bằng, đặc trưng dòng-thế.

REFERENCES

[1]. K.S Novoselov, A.K. Giem, S.V. Morozov, D. Jang, Y. Zhang, S.V. Dubonos, I.V. Grigorieva, and A.A.

Firsov, Electric field effect in atomically thin films, Science, vol. 306, No. 5696, p. 666-669, 2004.

[2]. L. Jiao, L. Zhang, X. Wang, G. Diankov, and H. Dai, Narrow graphene nanoribbons from carbon

nanotubes, Nature, vol. 458, p. 877-880, 2009.

[3]. X. Li, X. Wang, L. Zhang, S. Lee, H. Dai, Chemically drived, ultrasmooth graphene nanoribbon

semiconductors, Science, vol. 319, No. 5867, p. 1229-1232, 2008.

[4]. K.I. Bolotin, K.J. Sikes, Z. Jiang, G. Fundenberg, J. Hone, P. Kim, and H.L. Stormer, Ultrahigh electron

mobility in suspended graphene, Solid State Comm., vol. 146, p. 351-355, 2008.

[5]. M.S. Purewal, Y. Zhang, and P. Kim, Unusual transport properties in carbon based nanoscaled materials:

nanotubes and graphene, Phys. State Sol.(b), vol. 243, No.13, p. 3418-3422, 2006.

[6]. J.S. Moon, D. Curtis, M. Hu, D. Wong, P.M. Campbell, G. Jernigan, J.L. Tedesco B. Vanmil, R. Myers-

Ward, C. Eddy, and D.K Gaskill, Epitaxial graphene RF field-effect transistors on Si-face 6H-SiC

substrates, IEEE electron device Lett., vol. 30, No. 6, p. 650-652, 2009.

[7]. Y.M. Lin, C. Dimitrakoponlos, K.A. Jenkins, D.B. Farmer, H.Y. Chiu, A. Grill, Ph. Avouris, 100-GHz

transistors from wafer-scale epitaxial graphene, Science, vol.327, No. 5966, p. 662, 2010.

[8]. Y.Q. Wu, P.D. Ye, M.A. Capano, Y. Xuan, Y. Sui, M. Qi, J.A. Cooper, T. Shen, D. Pandey, G. Prakash,

and R. Reifenberger, Top-gate graphene field effect transistors formed by decomposition of SiC, Appl.

Phys. Lett., vol. 92, No.9, p. 092102, 2008.

[9]. Schedin, A.K. Geim, S.V. Morozov, E.W Hill, P. Blake, M.I. Katsnelson, and K.S. Novoselov, Detection

of individual gas molecules absorbed on graphene, Nature Materials, vol.6, No.9, p.625-655, 2007.

[10]. A.A. Balandin, S. Ghost, W. Bao, I. Calizo, D. Teweldebrhan, F. Iao, and C.N. Lau, Superior thermal

conductivity of single-layer graphene, Nano Lett., vol.8, No.3, p.902-907, 2008.

[11]. T. Mueller, F. Xia and P. Avouris, Graphene photodetectors for high-speed optical communications,

Nature Photonics, vol.4, No.5, p.297-301, 2010.

[12]. Z. Chen, Y. Lin, M. Rooks, and P. Avouris, Graphene nanoribbon electronics, Phys. E: Low Dimension

System Nanostructure, vol.40, No.2, p.222-232, 2007.

[13]. K. Nakada, M. Fujita, G. Dresselhaus, and M.S. Dresselhaus, Edge state in graphene ribbons: nanometer

size effect and edge shape dependence, Phys. Rev. B: condens matter, vol.54, No.24, p.17954-17961,

1996.

[14]. Y Yoon and Guo, Effect of edge roughness in graphene nanoribbon transistors, Appl. Phys. Lett., vol.91,

No.7, p.073103/1-7, 2007.


ISBN: 978-604-82-1375-6 36

[15]. D. Basu, M.J. Gilbert, L.F. Register, S.K. Banerjee, and A.H. MacDonald, Effect of edge roughness on

electronic transport in graphene nanoribbon channel metal-oxide-semiconductor field-effect transistors, J.

Appl. Phys., vol.92, No.4, p.042114/1-3, 2008.

[16]. E.R Mucciolo, A.H. Castro Neto, and C.H. Lewenkopt, Conductance quantization and transport gaps in

disordered graphene nanoribbons, Phys. Rev. B: condens matter material Phys., vol.79, No.7, p.075407/1-

3/, 2009.

[17]. D.A Areshkin, D. Gunlycke, and C.T. White, Ballistic transport in graphene nanostrips in presence of

disorder: Importance of edge effects, Nano Lett., vol.7, No.1, p.204-210, 2007.

[18]. D. Gunlycke, D.A. Areshkin, and C.T. White, Semiconducting grapene nanotrips with edge disorder,

Appl. Phys. Lett., vol.90, No.14, p.142104/1-3/, 2007.

[19]. M. Evaldsson, I.V. Zozoulenko, H. Xu, and T. Heinzel, Edge disorder induced Anderson location and

conduction gap in graphene nanoribbons, Phys. Rev. B: Condens. Matter Mater. Phys., vol.78, No.16,

p.161407/1-4/, 2008.

[20]. Y. Yang and R. Murali, Impact of size effect on graphene nanoribbon transport, IEEE Electron Device

Lett., vol.31, No.3, p.237-239, 2010.

[21]. A. Yazdanpanah, M. Pomfath, M. Fathipour, and H. Kosina, Device performance of graphene nanoribbon

field effect transistors in the presence of line-edge roughness, IEEE Transactions on electron devices,

vol.59, No.12, p. 3527-3532, 2012.

[22]. M. Y. Han, B. Ozyilmaz, Y. Zhang, and P. Kim, Energy band-gap engineering of graphene nanoribbons,

Phys. Rev. Lett., vol.98, p. 206805/1-4, 2007.

[23]. Z. Chen, Y.M. Lin, M.J. Rooks and Ph. Avouris, Graphene nanoribbon electronics, Physica E, vol.40,

p.228-232, 2007.

[24]. K. Todd, H.T. Chou, S. Amasha, and D. Goldhaber Gordon, Quantum dot behavior in graphene

nanocontrictions, Nano Lett., vol.9, p.416-421, 2009.

[25]. M.Y. Han, J.C. Brant, and P. Kim, Electron transport in disordered graphene nanoribbons, Phys. Rev.

Lett., vol.104, p.056801/1-4, 2010.

[26]. K. Li, X. Wang, Li Zhang, S. Lee, H. Dai, Chemically derived, ultrasmooth graphene nanoribbon

semiconductors, Science, vol.319, p.1229-1232, 2008.

[27]. Y. Ouyang, X. Wang, H. Dai, and J. Guo, Carrier scattering in graphene nanoribbon field-effect

transistors, Appl. Phys. Lett., vol.92, p.243124/1-4, 2008.

[28]. X. Wang, V. Ouyang, X. Li, H. Wang, J. Guo, and H. Dai, Room temperature all-semiconducting, sub-10

nm graphene nanoribbon field-effect transistors, Phys. Rev. Lett., vol.100, p.206803/1-4, 2008.

[29]. J.M. Poumirol, A. Cresti, S. Roche, W. Escoffier, M. Goiran, X. Wang, X. Li, H. Dai, and B. Raquet,

Edge magnetotransport fingerprints in disordered graphene nanoribbons, Phys. Rev. B, vol.82,

p.041413/1-4, 2010.

[30]. S. Datta, Quantum Transport: Atom to Transistor, Cambridge University Press, (2005).

[31]. [31] S. Kim, J. Nah, I. Jo, D. Shahrjerdi, L. Colombo, Z. Yao, E. Tuctuc, and S.K. Banerjee, Realization

of a high mobility dual-gated graphene FET with Al2O3 dielectric, Appl. Phys. Lett., vol.94, p.062107/1-3,

2009.


ISBN: 978-604-82-1375-6 37

VIII-O-5

TÁCH VÀ LOẠI BỎ NHIỄU CHO TÍN HIỆU ĐIỆN TÂM ĐỒ ECG SỬ DỤNG PHƯƠNG

PHÁP PHÂN TÍCH THÀNH PHẦN ĐỘC LẬP FASTICA CẢI TIẾN

Nguyễn Ngọc Hùng, Bùi Trọng Tú, Hồ Anh Vũ, Dương Văn Tuấn

Trường Đại học Khoa học Tự nhiên, ĐHQG-HCM

Email: [email protected], {nnhung, bttu}@fetel.hcmus.edu.vn

TÓM TẮT

Ngày nay, phương pháp phân tích thành phần độc lập ICA (Independent Component Analysis) được sử dụng rất phổ biến, đặc biệt là trong xử lý tín hiệu y sinh đòi hỏi độ chính xác lẫn tốc độ xử lý cao. Bởi vì tín hiệu y sinh thực tế có biên độ thấp, dễ ảnh hưởng bởi nhiễu và hiện tượng chồng lẫn tín hiệu mà không thể áp dụng các phương pháp lọc truyền thống thông thường để xử lý. Trong bài báo này, chúng tôi đề xuất phương pháp FastICA sử dụng thuật toán cải tiến số vòng lặp được phát triển từ phương pháp lặp Newton’s cổ điển để tăng tốc độ hội tụ và giảm sự phức tạp trong quá trình tính toán. Với mục tiêu như trên, chúng tôi tiến hành mô phỏng thực nghiệm tách và loại bỏ nhiễu cho tín hiệu điện tâm đồ ECG trong nhiều trường hợp khác nhau. Kết quả đạt được là các tín hiệu ECG được khôi phục hoàn toàn. Thuật toán được đánh giá rất tốt thông qua giá trị sai số bình phương trung bình MSE (Mean Square Error) và hệ số đánh giá (E).

Từ khóa: ICA, FASTICA, ECG, Deflation, Symmetric.

GIỚI THIỆU

Tín hiệu điên tâm đồ ECG là một trong những tín hiệu y sinh đã được nghiên cứu rộng rãi và sử dụng cho

việc chẩn đoán bệnh. ECG đã và đang rất được quan tâm đến bởi các thiết bị lẫn quá trình đo còn gặp rất nhiều

vấn đề, tín hiệu ECG thu được rất dễ bị ảnh hưởng bởi nhiều loại nhiễu khác nhau cũng như chồng lẫn trong quá

trình đo và thu thập dữ liệu. Nhiễu ở đây có thể kể đến: nhiễu cơ do ảnh hưởng cử động của người bệnh, nhiễu

do nguồn điện, do môi trường, do sai số trong tính toán, nhiễu từ các thiết bị điện tử trong quá trình thu nhận dữ

liệu.

Bài báo này được trình bày như sau: cơ sở lý thuyết thuật toán ICA được trình bày chi tiết trong phần II.

Phần III trình bày thuật toán FastICA và mô hình ứng dụng trong thực tế, qua đó đề xuất cải tiến thuật toán

FastICA qua phương pháp lặp Newton’s cổ điển trong phần IV. Phần V trình bày kết quả mô phỏng thực nghiệm

và thảo luận. Cuối cùng là kết luận và đánh giá kết quả.

PHƯƠNG PHÁP ICA

Để định nghĩa ICA, chúng ta có thể sử dụng mô hình các biến ẩn thống kê. Chúng ta quan sát được n biến

ngẫu nhiên x1,… , xn, là tổ hợp tuyến tính của n biến ngẫu nhiên s1,… , sn dưới dạng:

xi = ai1s1 + ai2s2 + …+ ainsn, i = 1, 2, …, n (1)

Trong đó aij (i, j = 1, …, n) là các hệ số thực. Theo định nghĩa, si là độc lập thống kê với nhau. Như vậy, mô

hình cơ bản của ICA chính là giải quyết bài toán x As cùng với các điều kiện ràng buộc sau:

Các nguồn tín hiệu gốc ban đầu được xem là độc lập thống kê với nhau.

Ma trận trộn A là ma trận vuông (tín hiệu nguồn si và tín hiệu trộn xi bằng nhau) khả nghịch.

Tối đa chỉ có một nguồn tín hiệu gốc có phân bố Gauss.

Phương pháp ICA giải bài toán x As chính là tìm các nghiệm s = A-1x, thực tế không thể tìm được s

một cách trực tiếp được, phải sử dụng thống kê thông qua phép biến đổi tuyến tính y = Wx (đặt W = A-1), y

tương ứng là s. Vector y được ước lượng thông qua phép đo tính phi Gauss dựa trên sử dụng các hàm phi tuyến

trong phương pháp xấp xỉ Negentropy.

Thuật toán FastICA sử dụng tính phi Gaussian để đo tính độc lập hỗ tương. Thuật toán được đề xuất gồm 3

bước chính:

Qui tâm (Centering).

Trắng hóa (Whitening).

Xấp xỉ hoá Negentropy.

mailto:[email protected]


ISBN: 978-604-82-1375-6 38

Qui tâm

1

m

i i

i

x a s n

(2)

Vector x được gọi là đã qui tâm khi có trị trung bình bằng 0. Bởi tín hiệu thực tế thu được luôn có thành

phần n được xem là thành phần nhiễu, đa số là nhiễu trắng có phân bố Gauss, vì thế qui tâm được xem là một

cách loại bỏ nhiễu trắng cũng như giúp bài toán trở nên đơn giản hơn.

{ }newx x E x (3)

Tín hiệu xnew thu được đã qui tâm, E{x}là trị trung bình của vector dữ liệu x.

Trăng hoa

Trắng hóa một vector x dựa trên tính phi tương quan hay ma trận hiệp phương sai của bản thân x bằng ma

trận đơn vị dựa trên vector x đã được qui tâm (có trị trung bình bằng không). Trắng hóa là phép biến đổi ma trận

trộn A trở nên trực giao dựa trên thực hiện phép nhân ma trận V với vector dữ liệu x.

z Vx (4)

Với V là ma trận làm trắng được tính thông qua triển khai trị riêng EVD (Eigenvalue Decomposition) của

ma trận hiệp phương sai.

{ }T TE xx EDE (5)

Trong đó E là ma trận trực giao của vector trị riêng của E{xxT} = EDET, D là ma trận đường chéo của các

trị riêng D = diag(d1, …, dn). Lúc này, làm trắng hóa có thể được thực hiện bằng ma trận làm trắng. Như vậy,

VAA ~

cũng trực giao, trắng hóa được xem là một nửa của phương pháp ICA dựa trên xấp xỉ ma trận W trên

không gian trực giao.

Xâp xi Negentropy

Negentropy J được định nghĩa như sau:

( ) ( ) ( )gaussJ y H y H y (6)

Trong đó ygauss là một biến ngẫu nhiên Gauss của cùng một ma trận tương quan như y. Do những tính chất

đề cập bên trên, Negentropy luôn không âm. Nó chỉ bằng 0 nếu và chỉ nếu y có phân bố Gauss. Ước lượng

Negentropy rất khó, thực tế Negentropy được xấp xỉ dựa trên các hàm đối tượng Gi.

2

1

( ) [ { ( )} { ( )}]p

i i

i

J y E G y E G v

(7)

Các hàm Gi được chọn tăng không quá nhanh, sau đây là một số hàm đã được chứng minh rất hữu hiệu:

1 1

1

1log cosh( )G a u

a (8)

2

2 exp2

uG

(9)

4

34

yG

(10)

THUẬT TOÁN FASTICA

Thuật toán FastICA dựa trên phép lặp một điểm cố định (fix-point) cho tốc độ hội tụ nhanh hơn so với ICA

truyền thống dựa trên phương pháp lặp Newton’s cổ điển.Với hai phương pháp trực giao tuần tự (Deflationary

orthonormalization) viết tắt là Deflation và trực giao đối xứng (Symmetrical orthonormalization) viết tắt là

Symmetric việc giải bài toán trở nên nhanh chóng.

Trực giao tuần tự (Deflation)

Một cách trực giao đơn giản chính là thực hiện trực giao từng vector theo phương pháp Gram-Schmidt [1 –

2], có nghĩa là ước lượng lần lượt từng thành phần độc lập. Giả sử đã ước lượng được p thành phần độc lập, hoặc

p vectơ w1, …, wn thực hiện giải thuật tìm một thành phần cho wp+1. Tuy nhiên sau mỗi bước lặp cần trừ một

lượng 1 j j(w w )w , j 1, ,pT

p và chuẩn hóa cho wp+1

với g là đạo hàm của Gi. Cụ thể các bước làm như lưu đồ

thuật toán hình 1 (lưu ý: ICs là số thành phần độc lập).


ISBN: 978-604-82-1375-6 39

Hình 1. Lưu đồ thuật toán FastICA sử dụng trực giao tuần tự

Trực giao đối xứng (Symmetric)

Phương pháp trực giao tuần tự có hạn chế là sai số ước lượng vectơ đầu và tích lũy ở các vectơ kế tiếp,

chính vì vậy phương pháp trực giao đối xứng dường như hữu hiệu hơn. Phương pháp này xem tất cả các vectơ

tương đương nhau, không ưu tiên cho một thành phần nào, có nghĩa là vectơ wi không ước lượng riêng biệt một

đối một, mà chúng được ước lượng một lần song song. Các bước thực hiện như hình 2:

Hình 2. Lưu đồ thuật toán FastICA sử dụng trực giao đối xứng

CẢI TIẾN THUẬT TOÁN

Phương pháp lặp Newton’s cổ điển có tốc độ hội tụ chỉ là bậc hai. Bắt đầu từ dự đoán x0, sử dụng phương

trình tiếp tuyến tại x0 để xấp xỉ các giá trị 1, nx x (11).

1 /

( )

( )

n

n n

n

f xx x

f x (11)

Thuật toán FastICA yêu cầu tốc độ hội tụ nhanh hơn để đảm bảo yêu cầu đặt ra [3], vì thế trong bài báo

này chúng tôi đề xuất sử dụng phương pháp Newton’s cải tiến có tốc độ hội tụ bậc tám được phát triển từ

phương pháp Newton’s có tốc độ bậc sáu [4]. Cụ thể như sau:

/( ) ( ) '( )

1 / / /( ) 3 ( ) ( )

f z f x f yn n nx zn n

f x f y f xn n n

(12)

Dữ liệu Qui tâm Trắng hóa

Khởi tạo vector wi, với

||wi|| = 1,

i = 1,…, m

iwzTiwgEz

TiwzgEiw )}({)}({

WT

WWW2/1

)(

, ||||W

WW

Convergence Kết quả

Dữ liệu Qui tâm Trắng hóa Khởi tạo vecto wp, với

||wp|| = 1

pwzTpwgEz

TpwzgEpw )}({)}({ iwiw

p

i

Tpwpwpw )

1

1(

,

| || | p

p

pw

ww

Convergence Kết quả

Đúng

Sai

Hội tụ

Đúng

Sai

Hội tụ


ISBN: 978-604-82-1375-6 40

( )

/ ( )

f xny xn n

f xn

, 2 ( )

/ /[ ( ) ( )]

f xnz xn n

f x f yn n

(13)

Phương pháp Newton’s cải tiến (16) với tốc độ hội tụ bậc tám [5]:

/

1 /

( )( )

( )

( )

nn n

n

n n

n

f xf x f x

f xu x

f x

(14)

1 1

/

/

( )1

( )

( )

n

n n

nn

n

f uv u

f xf x

f x

(15)

( )

1 1 '( )

1

1

f vnx vn n f vn

(16)

Phương pháp FastICA sử dụng các hàm xấp xỉ Negentropy Gi dựa trên phương pháp Newton’s. Ước lượng

vector w theo phương pháp Newton’s cổ điển (17), và phương pháp Newton’s cải tiến (18), trong đó

)}({ xT

wxgT

wE .

/

[ { ( )} ]

[ { ( )} ]

T

T

E zg w z ww w

E g w z

(17)

/

[ { ( )} ]

[ { ( )} ]u

T

v v

T

E zg w z ww w

E g w z

(18)

Hay:

/{ ( )} { ( )}T T

v u vw E zg w z E g w z w (19)

Trong đó:

/{ ( )} { ( )}T T

v u y uw E zg w z E g w z w (20)

{ ( )} { ( )} { ( )}T T T

u y yw E zg w z E g w z E g w z w w (21)

/{ ( )} { ( )}T T

yw E zg w z E g w z w (22)

Thuật toán FastICA sử dụng phương pháp Newton’s cải tiến được tóm gọn qua các bước sau:

Bước 1: Gán n ← 0, khởi tạo vectơ w0 (ngẫu nhiên) ban đầu với chuẩn đơn vị, gán )}({ 00 xT

wxgT

wE .

Bước 2: Gánv

Tu

Tvn wzwgEzwzgEw )}({)}({1

.

Bước 3: Chuẩn hóa vector wn+1 ← wn+1/||wn+1||.

Nếu thuật toán không hội tụ, gán )}({ 11 xT

wxgT

wE nn và n ← n+1, quay lại bước 2.

MÔ PHỎNG VÀ KIỂM TRA

Đánh giá

Để đảm bảo điều kiện của thuật toán ICA, chúng tôi tiến hành thực nghiệm đối với dữ liệu ECG, giả lập

ma trận lai trộn A để tiện cho viêc đánh giá chất lượng phân tách cũng như loại bỏ nhiễu thông qua giá trị MSE

và hệ số đánh giá E [3 – 4].


ISBN: 978-604-82-1375-6 41

Hệ số đánh giá

Chất lượng của thuật toán qua sai số giữa hai ma trận lai và giải lai trộn với P = WA được đánh giá dựa

trên hệ số đánh giá E.

1 1 1 1

1 1max max

n n n nij ji

i j j ii ij j ji

p pE

p p

(23)

Kết quả đánh giá chất lượng của thuật toán FastICA trong phân tách tín hiệu dựa trên bảng tham khảo 1.

Kết quả phân tách đạt rất tốt khi E = 0, tuy nhiên thực tế E tiến đến không.

Bảng 1. Bảng tham khảo hệ số đánh giá

Đánh giá Tốt Trung bình Kém

E ≤0.2247 1.3773 ≥3.5344

Mean Square Error

Ngoài đánh giá chất lượng của thuật toán qua hệ số đánh giá chúng tôi sử dụng thêm sai số bình phương

trung bình nhằm kiểm tra sai số cho thuật toán cũng như để đảm bảo đặc trưng của tín hiệu.

2

1

1 m

ij ij

i

MSE y sm

(24)

Một trong những điểm không xác định của ICA chính là không xác định được vị trí của các thành phần độc

lập, chính vì vậy không thể dùng MSE thông thường, phải cần “minimum” tập hợp các hi tìm được:

2

1

1min

m

i ij ij

i

h y sm

(25)

1

2

new

n

h

hMSE

h

(26)

Trong đó: n là số thành phần độc lập, m là số mẫu.

Kết quả mô phỏng

Thưc nghiêm 1

Chúng tôi sử dụng tín hiệu ECG thực tế [8] với số mẫu m = 10000, và tín hiệu ECG thường có tần số thấp

(50 – 60 Hz). Cùng với nhiễu AC, chúng tôi mô phỏng thêm nhiễu cơ (có tần số từ 25 đến 35 Hz) có tỷ số Tín

hiệu /Tạp âm SNR = 5dB. Kết quả chi tiết được thể hiện trong bảng 2 và 3. Các tín hiệu được biễu diễn qua hình

3.

Bảng 2. Kết quả phương pháp trực giao tuần tự

FastICA ICs Lần lặp MSE E

Cơ bản

1 4 2.4116x10-5

6.5945x10-2 2 2 7.3921x10-5

3 6 1.0258x10-4

Cải tiến

1 3 2.4415x10-5

4.3333x10-2 2 2 5.4808x10-4

3 1 5.8138x10-4


ISBN: 978-604-82-1375-6 42

Bảng 3. Kết quả phương pháp trực giao đối xứng


Cơ bản

1 4 2.4159x10-5

4.4352x10-2 2 3 8.1306x10-5

3 2 1.1007x10-4

Cải tiến

1 2 2.4508x10-5

2.2160x10-2 2 2 5.5062x10-4

3 1 5.8406x10-4

Hình 3. Tín hiệu nguồn trước khi trộn

Hình 4. Tín hiệu trộn thu được

Hình 5. Tín hiệu thu được sau khi tách dùng FastICA

Nhận xét: Kết quả phân tách tín hiệu ECG có nhiễu AC và nhiễu Gauss 5dB được thể hiện trong hình 5.

Kết quả được đánh giá rất tốt thông qua giá trị MSE và hệ số đánh giá E. Kết quả từ hai phương pháp trực giao ở

bảng 2 và 3 cho thấy phương pháp trực giao đối xứng có số lần lặp nhanh hơn (chẳng hạn khi xét ICs = 3,

phương pháp FastICA sử dụng trực giao tuần tự đối với Newton’s cổ điển cho kết quả số lần lặp là 6 còn đối với

trực giao đối xứng cho kết quả là 2), hay thời gian tính toán nhanh hơn trong khi đó kết quả hầu như không thay

s1

s2

s3

x1

x2

x3

y1

y2

y3


ISBN: 978-604-82-1375-6 43

đổi. Tương tự thuật toán FastICA sử dụng phương pháp Newton’s cải tiến cho tốc độ hội tụ nhanh hơn, mặc dù

có nhiều bước tính toán hơn.

Thưc nghiêm 2

Tùy vào từng cử động (chẳng hạn cử động của mắt trái, mắt phải, ngón tay, hay bàn tay, bàn chân) mà kết

quả đo tín hiệu ECG khác nhau, trường hợp này chúng tôi sử dụng tín hiệu ECG thực tế khi tiến hành đo trên

một người đối với các cử động khác nhau. Trường hợp này chúng tôi sử dụng tín hiệu ECG đo được trong ba

lần, đồng thời mô phỏng tín hiệu có nhiễu AC, nhiễu cơ và nhiễu bất ky (chẳng hạn nhiễu có dạng hình sin, hình

răng cưa, hình tam giác, hình vuông) để chứng minh tính khả thi của thuật toán dựa trên việc đo tính phi Gauss

hay sự độc lập thống kê của từng tín hiệu qua xấp xỉ Negentropy với các hàm ước lượng Gi. Các tín hiệu tách

được thể hiện trong hình 8.

Bảng 4. Kết quả phương pháp trực giao tuần tự


Cơ bản

1 3 6.5611x10-3

1.4319x10-3

2 3 1.3898x10-2

3 4 4.7287x10-3

4 6 7.7317x10-4

5 5 1.0130x10-2

6 8 1.6335x10-3

Cải tiến

1 3 8.7930x10-3

2.3384x10-3

2 2 9.9149x10-3

3 3 3.1204x10-3

4 4 5.7479x10-4

5 2 9.8716x10-3

6 1 2.0404x10-3

Bảng 5. Kết quả phương pháp trực giao đối xứng


Cơ bản

1 6 8.2131x10-5

9.5417x10-3

2 4 1.0177x10-3

3 3 9.9190x10-3

4 4 1.0942x10-2

5 3 4.2473x10-4

6 2 1.7100x10-3

Cải tiến

1 3 7.1094x10-5

7.5602x10-3

2 2 9.9101x10-4

3 3 1.3601x10-2

4 4 6.2811x10-4

5 2 6.8388x10-3

6 1 2.0679x10-3


ISBN: 978-604-82-1375-6 44

Hình 6. Tín hiệu nguồn trước khi trộn

Hình 7. Tín hiệu trộn thu được

Hình 8. Tín hiệu thu được sau khi tách dùng FastICA

Nhận xét: Kết quả phân tách tín hiệu ECG có nhiễu đạt kết quả tốt được thể hiện thông qua các giá trị MSE

và hệ số đánh giá E ở bảng 4 và 5. Kết quả cho thấy rằng thuật toán FastICA sử dụng phương pháp trực giao đối

xứng vẫn hiệu quả hơn trực giao tuần tự trong hầu hết các trường hợp. Tuy nhiên tính toán trong phương pháp

này phức tạp và tốn nhiều thời gian hơn.

s1

s2

s3

s4

s5

s6

x1

x2

x3

x4

x5

x6

y1

y2

y3

y4

y5

y6


ISBN: 978-604-82-1375-6 45

KẾT LUẬN

Trong bài báo, chúng tôi đã đưa ra phương pháp sử dụng FastICA để tách hỗn hợp cũng như loại bỏ nhiễu

trong tín hiệu điện tâm đồ. Và đã đề xuất phương pháp Newton’s cải tiến để giảm số vòng lặp, tiết kiệm thời gian

và tài nguyên tính toán. Với các ưu điểm của FastICA việc tách và loại bỏ nhiễu AC, nhiễu cơ đạt được kết quả

tốt ngay cả khi tỷ số Tín hiệu/Tạp âm (SNR) rất thấp. Ở hai trường hợp mô phỏng trên chúng tôi đã được đưa ra

để minh họa cho tính hiệu quả của phương pháp đề xuất. Hướng phát triển tiếp theo, chúng tôi sẽ nghiên cứu

thêm về mức độ phức tạp của thuật toán, cũng như khả năng thực thi thuật toán FastICA trên phần cứng FPGA.

Sau đó giải quyết bài toán ICA tối ưu trên phần cứng để tăng khả năng ứng dụng trong thực tiễn.

SEPARATING AND REMOVING NOISES FOR ECG SIGNAL USING IMPROVED

FASTICA ALGORITHM

ABSTRACT

Nowadays, Independent Component Analysis (ICA) algorithm is used very popular in feature extraction of signals, especially in biomedical signal processing requiring high precision and processing speed. Because amplitude of biomedical signals is usually low, they are very easy affected by noises and artifacts in signal acquisition process. Moreover, these signals often overlap each other making them difficult for analyzing and processing with conventional filters. In this paper, FastICA algorithm is used to separate and remove noises for Electrocardiogram (ECG) signal. An improvement in iteration numbers of FastICA optimally based on Newton’s iterative method is proposed to accelerate convergence, reduce time and complexity in calculation process of FastICA algorithm. The proposed algorithm is verified by the experimental simulation results in separating and removing noises and artifacts for ECG signal. Efficiency and accuracy of algorithm are evaluated through mean square error (MSE) value and algorithm evaluation coefficient (E) of signals.

Key words: ICA, FASTICA, ECG, Deflation, Symmetric.


[1]. Ricky Der, “Blind Signal Separation”, Department of Electrical & Computer Engineering, McGill

University, 2001.

[2]. S. Weerakoon and T. G. I. Fernando, “A variant of Newton’s method with accelerated 3rd order

convergence”, Applied Mathematics Letter 2, Vol. 13, Issue 8, pp. 87-93, 2000.

[3]. Feng Zhao and Min Cai, “An Improved Method for the FastICA Algorithm”, IEEE International

Conference on Multimedia Technology (ICMT), pp. 1 – 4, 2010.

[4]. K. J. Kim, S. Zhang, and S. W. Nam, “Improved FastICA algorithm using a sixth-order Newton’s

method”, IEICE Electronics Express, Vol 6, No.13, pp.904-909, 2009.

[5]. Tahir Ahmad, Norma Alias, Mahdi Ghanbari and Mohammad Askaripour, “Improved Fast ICA

Algorithm Using Eighth-Order Newton’s Method”, Research Journal of Applied Sciences, Engineering

and Technology, pp. 1794-1798, 2013.

[6]. S.Amari, A. Cichoki, and H. H Yang, “A new learning algorithm for Blind Signal Separation”, Advances

In Neural Information Processing Systems, MIT Press, Cambridge MA, pp. 757-763, 1996.

[7]. Mrinal Phegade, P. Mukherji, “ICA Based ECG Signal Denoising”, The International Conference on

Advances in Computing, Communications and Informatics (ICACCI), pp. 1675 – 1680, 2013.

[8]. Chan ADC, Hamdy MM, Badre A, Badee V, “Wavelet Distance Measure for Person Identification using

Electrocardiograms”, IEEE Transactions on Instrumentation and Measurement, vol. 57, no. 2, pp. 248-

253, 2008.

https://www.google.com.vn/url?sa=t&rct=j&q=&esrc=s&source=web&cd=3&ved=0CDUQFjAC&url=http%3A%2F%2Fjlc.jst.go.jp%2FJST.JSTAGE%2Felex%2F6.904%3Ffrom%3DGoogle&ei=7qi-U_u7LsGekQXK_4G4Bg&usg=AFQjCNGQJL8uuSccFDdux09YSXmugA-aGA&sig2=yM7OuhHg_xO_47ZbFZbS-A


ISBN: 978-604-82-1375-6 46

VIII-O-6

THIẾT KẾ VÀ MÔ PHỎNG BỘ TẠO XUNG UWB DỰA TRÊN

MẠCH DAO ĐỘNG VI SAI LC-TANK

Nguyễn Chí Nhân1, Dương Hoài Nghĩa2, Đinh Văn Ánh3 1 Khoa Vật lý-Vật lý Kỹ thuật, Trường Đại học Khoa học Tự Nhiên, ĐHQG-HCM

2 Khoa Điện-Điện tử, Trường Đại học Bách Khoa, ĐHQG-HCM 3 Department of Electrical and Computer Engineering, University of Saskatchewan, Canada

TÓM TẮT

Bài báo này trình bày chi tiết việc phân tích, thiết kế và mô phỏng bộ tạo xung UWB (Ultra-wideband) dựa trên mạch dao động vi sai LC-tank. Mạch dao động vi sai với cặp transistor NMOS ghép chéo và nguồn dòng ở cực nguồn của cặp transistor được sử dụng để thu được độ lợi tích cực và tạo ra trở kháng âm để đưa đến LC-tank. Bên cạnh đó, mạch dao động này thích hợp cho những ứng dụng UWB ở tần số cao và công suất tiêu thu thấp. Bộ tạo xung UWB được kết hợp bộ điều chế on-off keying (OOK) đơn giản và mạch dao động vi sai LC-tank. Bộ tạo xung UWB được thiết kế và mô phỏng dựa trên công nghệ CMOS 0,13 um. Bộ tạo xung này tạo ra xung UWB hoạt động trong phổ tần số từ 6 – 10 GHz. Kết quả mô phỏng cho thấy độ rộng xung bằng 600 ps, biên độ đỉnh-đỉnh của xung là 112 mV từ điện áp cung cấp là 1,4V và diện tích chip là 0,22 mm2. Công suất tiêu thụ trung bình của bộ tao xung sắp xỉ 0,8 mW và năng lượng xung là 0,54 pJ/pulse ở 1,5 GHz (pulse repetition rate -PRR).

Từ khoá: Ultra-wideband (UWB), bộ tạo xung, dao động vi sai LC-tank.

TỔNG QUAN BỘ PHÁT XUNG UWB

Có nhiều kỹ thuật mạch tạo xung UWB, việc thực hiện trên mạch số thường dựa vào kỹ thuật mạch dao

động vòng nhiều pha (multiphase ring oscillators) và có thể kết hợp với trễ đường khác nhau [1-5] để tạo ra xung

mong muốn, tuy nhiên kỹ thuật mạch này tương đối phức tạp.

Việc thực hiện trên mạch tương tự dựa trên các kỹ thuật mạch tạo xung như mạch đạo hàm xung Gaussian

[6–9] và mạch nhân [10-12]. Tuy nhiên, xung Gaussian đơn và đạo hàm bậc hai của xung Gaussian không thoả

mãn hoàn toàn những quy định của FCC về mật độ phổ công suất (PSD) do chúng có thành phần DC cao và

thành phần tần số thấp trong phổ tần. Thông thường, những xung này đòi hỏi phải có bộ lọc để phù hợp với quy

định của FCC và do đó chúng sẽ làm gia tăng độ phức tạp trong thiết kế bộ phát UWB và đồng thời làm tăng

công suất tiêu thụ. Hiện nay, kỹ thuật mạch tạo xung UWB dựa trên mạch dao động LC [13-15] đang được quan

tâm của nhiều nhóm tác giả vì đối với kỹ thuật này có thể tạo ra tín hiệu ở tần số cao (GHz) với nhiễu pha và

biến động pha thấp.

Trong bài báo này, bộ phát xung UWB được thiết kế dựa trên kỹ thuật mạch dao động LC, cụ thể bộ phát

xung UWB được trình bày như trong hình sau.

Hình 1. Sơ đồ khối bộ phát xung UWB

Bộ phát xung UWB được thiết kế gồm hai khối chính:

Khối điều chế tín hiệu sử dụng phương pháp điều chế khoá bật tắt (On-off keying-OOK): tín hiệu xung

clock và dữ liệu được điều chế thông qua cổng logic AND và mạch phát hiện cạnh xuống của xung.

Khối tạo xung UWB sử dụng mạch tạo dao động LC, đây là khối quan trọng trong bộ phát xung UWB.

KỸ THUẬT MẠCH DAO ĐỘNG VI SAI GHÉP CHÉO

Các kỹ thuật mạch dao động một transistor như dao động Colpitts hay Hartley có những hạn chế làm ảnh

hưởng đến hệ số phẩm chất trong mạch LC. Ngoài ra, những kỹ thuật này chỉ cung cấp một ngõ ra (single-ended

output), đối với những hệ thống thu phát không dây thì thường sử dụng những tín hiệu vi sai, do ở các bộ thu sử


ISBN: 978-604-82-1375-6 47

dụng các bộ trộn (double-balanced mixer). Vì vậy, kỹ thuật mạch vi sai ghép chéo (Cross-Coupled Differential)

được sử dụng trong việc thiết kế bộ tạo xung UWB. Hình 2 trình bày các mạch dao động vi sai ghép chéo. Hình

2(a) trình bày mạch dùng cặp transistor NMOS với nguồn dòng ở cực nguồn nhằm cung cấp độ lợi vòng (loop

gain) và làm giảm tổn hao trong mạch LC. Kỹ thuật này thích hợp cho những ứng dụng tần số cao. Hình 2(b)

trình bày mạch dùng cặp transistor PMOS với nguồn dòng ở cực nguồn. Kỹ thuật này chỉ thích hợp cho những

ứng dụng tần số thấp. Hình 2(c) tương tự như trong Hình 2(a) nhưng không dùng nguồn dòng.

(a) (b) (c)

Hình 2. Các mạch dao động vi sai ghép chéo

(a) NMOS với nguồn dòng, (b) PMOS với nguồn dòng, (c) NMOS không có nguồn dòng

Mạch dao động vi sai ghép chéo NMOS với nguồn dòng được chọn cho thiết kế mạch tạo xung UWB,

mạch này được vẽ lại thành mạch tương đương như trong Hình 3.

(a)

(b)

Hình 3. Mạch tương đương

(a) Mạch LC tương đương (b) Điện trở tương đương nhìn từ mạch LC

Trong đó: Rp là điện trở tương đương của điện cảm và điện dung trong mỗi LC. Rp1 là điện trở song song

tương đương với trở kháng ký sinh trong Lp1 và Rp2 là điện trở song song tương đương với trở kháng ký sinh

trong Lp2. Rin là điện trở tương đương nhìn từ mạch LC, ta có Rin= v/i khi điện áp v được áp vào cực máng của

hai transistor M1 và M2. Khi đó v = vds1 - vds2, do đó Rin= (vds1 - vds2)/i , trong đó i= -gm.vds1

Khi M1 và M2 kết hợp nhau thành cặp (matched) như trong Hình 3(b) thì chúng có cùng vds nhưng ngược

hướng nhau (vds2 = - vds1), do đó

v = vds1 - (- vds1) = 2vds1

Suy ra Rin = -2vds1/gm.vds1 hoặc Rin = -2/gm, trong đó gm là độ hỗ dẫn của mỗi transistor. Để đảm bảo mạch

dao động, thì Rp phải thoả điều kiện Rp > Rin

+ _ v

i

v + _

Rin


ISBN: 978-604-82-1375-6 48

PHÂN TÍCH KÝ SINH

Đối với hệ thống UWB hoạt động ở dải tần số cao (3,1 - 10,6 GHz), vấn đề về ký sinh trong các transistor

MOS cần phải được xem xét đến. Hình sau trình bày điện dung và điện trở ký sinh trong transistor NMOS.

Hình 4. Ký sinh trong transistor NMOS

Trong đó gồm có các điện dung ký sinh Cgd , Cgs và điện trở ký sinh rds.

Hình 5 trình bày mạch dao động có tính đến các điện trở và điện dung ký sinh.

Hình 5. Mạch dao động vi sai ghép chéo có tính đến ký sinh

Trong đó, các điện dung ký sinh của transistor NMOS song song với điện dung C của mạch LC sẽ làm

giảm tần số dao động. Do đó, điện dung C của mạch LC phải được giảm đi để tính đến các điên dung ký sinh

này. Các điên trở ký sinh trong transistor NMOS sẽ tạo ra nhiễu nhiêt làm tăng nhiễu pha trong bộ dao động.

Ngoài ra các điên trở ký sinh cũng làm tăng tổn hao trong bộ tạo dao động, do đó đòi hỏi giá trị độ hỗ dẫn gm

của transistor NMOS phải lớn hơn so với độ hỗ dẫn của transistor NMOS trong điều kiện lý tưởng.

THIẾT KẾ BỘ PHÁT XUNG UWB

Trong bộ phát xung UWB, mạch tạo xung (mạch LC) là mạch chủ yếu. Do đó trong phần này ta tập trung

vào việc tính toán các thông số của mạch LC.

Thông số yêu cầu cho thiết kế mạch như sau:

- Công nghệ thiết kế CMOS 0,13μm

Cgd

Cgs

rds

Cgd

Cgs

rds

Cgd

Cgs

rds

M1 M2

rds

rds

Rp

Rp

L L

C C

Cgs Cgs 2Cgd


ISBN: 978-604-82-1375-6 49

- Tần số dao động (0 ) là 8,0 GHz

- Điện áp đỉnh-đỉnh tối thiểu (Vtank) là 20mV

- Độ rộng xung từ 300 ps – 1,0 ns

- Mật độ phổ công xuất của nhỏ hơn -43,7 dBm/MHz

- Nhiễu pha tối thiểu

- Diện tích chip nhỏ

- Công suất tiêu thụ thấp

Sơ đồ của mạch LC được trình bày như trong Hình 6.

gb

g

In OutM4

M5

M1 M2

Vbias

Ibias

C1 C2

L1 L2

M3

VoutSW1

SW

2

In

Out

gb g

In Out

g

gb

R1 R2

Hình 6. Mạch dao động LC

Trong đó các điện cảm loại xoắn ốc (ch013g8LM_Ind_Spi) được chọn trong thiết kế mạch dựa trên thư

viện ch013g_OIF trong công nghệ thiết kế CMOS 0,13μm của GlobalFoundries, vì nó có hệ số phẩm chất cao và

điện dung ký sinh thấp.

Hình 7. Điện cảm loại xoắn ốc


ISBN: 978-604-82-1375-6 50

Sự biến thiên của điện cảm, hệ số phẩm chất và điện trở nội theo tần số được trình bày ở hình Hình 8 (a),

Hình 8 (b) và Hình 8 (c). Ta thấy hệ số phẩm chất của điện cảm đạt cao nhất ở tần số 8,0GHz và giá trị điện cảm

và điện trở nội sẽ tăng lên khi tần số tăng.

(a) (b) (c)

Hình 8. Thông số của điện cảm

(a) Sự biến thiên của điện cảm L theo tần số (b) Sự biến thiên của hệ số phẩm chất QL theo tần số (c) Sự biến

thiên của điện trở nội Rs theo tần số

Theo yêu cầu tần số dao động (0 ) là 8,0 GHz. Từ Hình 8 có thể xác định được giá trị của điện cảm L, hệ

số phẩm chất QL và điện trở nội Rs của điện cảm như sau:

QL = 12,016

L = 1,2854nH

Rs = 5,4

Tuy nhiên để đảm bảo cho xung UWB có độ rộng (thời gian tồn tại) nhỏ hơn 1,0 ns cần phải tăng giá trị

điện trở Rs của mạch LC để dao động tắt dần nhanh hơn bằng cách mắc nối tiếp điện trở R1 và R2 với điện cảm

tương ứng L1 và L2. Giá trị của R1 và R2 được xác định trong quá trình thực hiện mô phỏng (R1 = R2 = 10 ).

Do đó giá trị điện trở nối tiếp với điện cảm trong mạch LC bằng 15,4 (Rs + R1).

Kích thước của cặp transistor M1 và M2 không làm ảnh hưởng đến nhiễu của dao động. Nhiễu của dao

động bị ảnh hưởng bởi kích thước của transistor nguồn dòng M3. Kích thước của M3 bị giới hạn bởi điện dung

ký sinh M3 góp phần vào nút nguồn của cặp transistor ghép chéo. Nếu kích thước M3 quá lớn sẽ tạo ra điện

dung ký sinh từ nút nguồn của cặp transistor ghép chéo xuống đất. Lúc này, dòng điện chạy qua M1 và M2

không còn là hằng số khi cặp transistor ghép chéo này làm việc trong vùng tuyến tính, điều này làm giảm hệ số

phẩm chất tải và gây ra thêm tổn hao trong tank. Do đó, việc lựa chọn kích thước của các transistor sao cho đảm

bảo dao động ở tần số cao và giảm thiểu điện dung ký sinh. Chiều rộng của transistor nguồn dòng M3 được chọn

bằng 1,0 μm, với dòng bias được cung cấp là 0,16 mA. Chiều rộng của cặp transistor ghép chéo M1 và M2 được

chọn bằng 1,0 μm, và chiều rộng của các transistor trong M4 và M5 là 50 μm.

Bảng 1. Các thông số của mạch LC

Thông số Giá trị Thông số Giá trị

M1(W/L) 1,0/0,13 μm R1 10

M2(W/L) 1,0/0,13 μm R2 10

M3(W/L) 1,0/0,13 μm L1 1,2854 nH

M4(W/L) 50/0,13 μm L2 1,2854 nH

M5(W/L) 50/0,13 μm C1 3,75 pF

Vdd 1,4 V C2 3,75 pF

Vbias 700m V Ibias 0,16 mA


ISBN: 978-604-82-1375-6 51

MÔ PHỎNG BỘ PHÁT XUNG UWB

Bộ phát xung UWB được thiết kế dựa trên hai khối chính như sau:

Khối thứ nhât là khối điều chế tín hiệu sử dụng phương pháp điều chế khoá bật tắt (On-off keying-OOK),

bao gồm: cổng logic AND ở đầu vào và mạch phát hiện cạnh xuống của xung.

Khối thứ hai là khối tạo xung UWB sử dụng mạch tạo dao động LC.

Sơ đồ mạch của bộ tạo xung UWB được thiết kế như trong Hình 9.

Hình 9. Sơ đồ mạch của bộ tạo xung UWB

Nguyên lý hoạt động của bộ tạo xung UWB

Trong khối điều chế tín hiệu: tín hiệu xung clock (tín hiệu A) và data (tín hiệu B) được đưa vào qua cổng

AND, lúc này ở đầu ra cổng AND dữ liệu được tách ra thành từng bit dựa trên xung clock (tín hiệu C). Sau đó

các bit này được đưa vào mạch phát hiện cạnh xuống của xung theo hai nhánh: một nhánh đưa trực tiếp đến cổng

logic NOR, nhánh còn lại tạo trì hoãn tín hiệu vào (tín hiệu D) bằng cách sử dụng cổng logic NOT, trước khi

NOR tín hiệu trì hoãn này với tín hiệu đã đưa đến trực tiếp. Ở đầu ra của mạch phát hiện cạnh xuống (tín hiệu E)

thì thu được là xung đơn (single pulse), tiếp đó tín hiệu E được đảo thông qua cổng logic NOT (tín hiệu F) và cả

hai tín hiệu E và F được đưa vào mạch tạo dao động LC thông qua các công tắc SW1 và SW2 để tạo ra xung

UWB (tín hiệu G).

Như trình bày trong Hình 9, tần số của xung UWB được tạo ra bởi mạch LC. Cặp NMOS M1 và M2 được

mắc chéo nhau được kéo xuống với dòng điện Ibias, nó được thực hiện khi NMOS M3 nằm trong vùng bảo hoà.

Cặp NMOS mắc chéo nhau tạo ra một điện trở âm -2/gm để bù trừ sự tổn hao trong LC, trong đó gm là độ hỗ dẫn

(transconductance) của hai transistor M1 và M2. Có hai tín hiệu xung hẹp (E và F là đảo của E) được tạo ra từ

mạch phát hiện cạnh xuống, nó điều khiển các công tắc SW1 và SW2. Khi SW1 OFF (tương ứng SW2 ON), mạch

LC tạo dao động.

Kết quả mô phỏng

Bộ phát xung UWB được thiết kế và mô phỏng dựa trên công nghệ CMOS 0,13μm. Mạch đã được thực

hiện với nguồn cung cấp là 1,4V, dòng điện trong bộ phát xung đo được là 0,57mA. Thực hiện việc truyền 25 bit

dữ liệu gồm: 0011110001110011111000100 với xung clock bằng 1,5GHz, tốc độ truyền dữ liệu là 500Mbps (do

điều chế tín hiệu tương ứng ba xung cho một bit dữ liệu).


ISBN: 978-604-82-1375-6 52

Hình 10. Kết quả mô phỏng bộ phát xung UWB

Trong đó

A là xung clock (1,5 GHz)

B là dữ liệu vào

C là dữ liệu vào được điều chế

D là trì hoãn dữ liệu được điều chế thông qua các cổng logic NOT

E là tín hiệu xung ra của mạch phát hiện cạnh xuống

F là xung UWB điều chế OOK

Khối thứ nhât: khối này dùng để điều chế dữ liệu vào bằng phương pháp OOK. Đầu tiên dữ liệu và tín

hiệu xung clock được điều chế thông qua cổng logic AND, để tạo ra các bit dữ liệu.

Hình 11. Dữ liệu được điều chế

Sau đó các bit dữ liệu này được đưa vào mạch phát hiện cạnh xuống của xung, trong đó tín hiệu được chia

thành hai nhánh: một nhánh đưa trực tiếp đến cổng logic NOR, nhánh còn lại tạo trì hoãn bằng cách sử dụng

cổng logic NOT trước khi đưa đến cổng logic NOR. Ở đây, đặc tính về trì hoãn truyền trong cổng logic NOT

được xem xét. Cấu tạo của cổng logic cũng chỉ là các linh kiện điện tử, transistor ngắt dẫn cần phải có thời gian

do đó nếu ngõ vào của cổng logic thay đổi trạng thái thì chắc chắn ngõ ra không thể thay đổi ngay được, thời

gian đó rất nhỏ, được gọi là thời gian chuyển tiếp và sai biệt về thời gian giữa sự thay đổi logic ngõ ra so với ngõ

vào được gọi là thời gian trì hoãn truyền.

Kết quả mô phỏng tín hiệu xung được tạo ra bởi cổng logic NOR từ hai nhánh tín hiệu vào.

C

D

E

FC

u(

N

O3

)2

Z

n(

N

O3

)2

A

B 0 00

γ-

Al

2O

3

1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 0 0 0 0


ISBN: 978-604-82-1375-6 53

Hình 12. Tín hiệu xung (impulse) được tạo ra

Hình 13. Tín hiệu xung được phóng to

Khối thứ hai: có chức năng tạo ra xung UWB và xung này được đưa đến ăng-ten và truyền đi đến bộ thu.

Mạch LC sẽ nhận tín hiệu xung và tín hiệu đảo của nó được đưa vào thông qua hai công tắc chuyển SW1 và

SW2.

Xung UWB được xác định trong miền thời gian (time domain) và miền tần số (frequency domain -

normalize PSD) được trình bày trong Hình 14 và Hình 15. Kết quả cho thấy, tín hiệu xung UWB có biên độ

đỉnh-đỉnh (Vpp) là 112 mV. Đối với truyền thông UWB ở khoảng cách ngắn, biên độ xung này đủ lớn để đưa đến

ăng-ten và truyền đi đến bộ thu mà không cần sử dụng bất ky bộ khuếch đại tín hiệu băng rộng nào. Độ rộng

xung UWB khoảng 600 ps với băng thông 4,0 GHz (6 – 10 GHz), tần số fc = 8,0 GHz và mật độ phổ công xuất

của xung UWB nhỏ hơn -43,7 dBm/MHz thoả mãn yêu cầu của FCC về phổ tần UWB, dưới mức -41,3

dBm/MHz.


ISBN: 978-604-82-1375-6 54

Hình 14. Xung UWB trong miền thời gian

Hình 15. Mật độ phổ công suất của xung UWB

FCC spectral

mask

3.1GHz 10.6GHz

8 GHz

6 GHz 10GHz

754.4mV

642.1mV

11.74ns 12.34ns


ISBN: 978-604-82-1375-6 55

TÍNH TOÁN NĂNG LƯỢNG XUNG

Năng lượng của xung được xác định bởi công thức sau:

E = (Pavg)(PRT) (1)

Trong đó

Pavg công suất tiêu thụ trung bình của bộ phát xung.

PRT (Pulse Repetition Time): chu ky xung.

PRT = 1/PRR (2)

PRR (Pulse Repetition Rate) hoặc Pulse Repeation Frequency (PRF): số lượng xung phát ra trong một giây

(tần số phát xung).

Từ xung UWB đã được tạo ra ở trên, có thể xác định các thông số sau:

Chu ky xung (PRT) là 0,67ns/pulse.

Công suất tiêu thụ trung bình của bộ phát xung (Pavg) là 0,8 mW (với nguồn cung cấp là 1,4 V, dòng điện là

0,57 mA).

Áp dụng công thức (1) tính năng lượng của một xung như sau:

E = 0,8 (mW) x 0,67 (ns/pulse) = 0,8 x 10-3 (W) x 0,67 x 10-9 (s/pulse)

= 0,54 x 10-12 (W.s/pulse) = 0,54 x 10-12(J/pulse) = 0,54 (pJ/pulse)

Ngoài ra, từ công thức (2), tần số phát xung được xác định như sau:

PRR = 1/PRT =1/0,67 ns = 1/(0,67 x 10-9 s) = 1,5 x 109 Hz = 1,5 GHz (3)

PRR là thông số quan trọng. Dựa trên thông số này, tốc độ truyền dữ liệu (data rate) của bộ phát xung được

xác định theo công thức như sau:

.p d

f n f hay p

d

ff

n (4)

Trong đó fp là tần số phát xung, ta có được fp = 1,5 GHz từ (3), fd là tốc độ truyền dữ liệu, và n là số

xung được tạo ra cho mỗi bit dữ liệu. Trong bộ phát này, thì mỗi bit dữ liệu được tạo ra tương ứng là ba xung (n

= 3), như vậy tốc độ truyền dữ liệu được xác định theo công thức (4) như sau:

p

d

ff

n = 500 Mbps

Thực hiện layout và mô phỏng layout bộ phát xung UWB

Bộ phát xung UWB đã được thiết kế layout dựa trên công nghệ chế tạo CMOS 0,13 μm. Hình 16 trình bày

kết quả layout bộ phát xung UWB, với diện tích die đo đạt được vào khoảng 0,22 mm2. Phần chiếm diện tích

nhiều nhất trên die chủ yếu là điện cảm L.

Bên cạnh đó, bộ phát xung UWB được thực hiện mô phỏng sau layout, kết quả được trình bày trong hình

17 và hình 18. Xung UWB có biên độ đỉnh-đỉnh (Vpp) là 87 mV, thấp hơn so với xung UWB được mô phỏng từ

schematic do ảnh hưởng của ký sinh trong mạch. Tuy nhiên, đối với truyền thông UWB ở khoảng cách ngắn thì

biên độ này đủ lớn để đưa đến ăng-ten và truyền đi đến bộ thu mà không cần sử dụng bất ky bộ khuếch đại tín

hiệu băng rộng nào. Độ rộng xung UWB khoảng 700 ps thoả mãn yêu cầu độ rộng xung cho truyền thông UWB

ở khoảng cách ngắn và băng thông 4,0 GHz (5,5 – 9,5 GHz).


ISBN: 978-604-82-1375-6 56

Hình 16. Kết quả layout bộ phát xung UWB

Hình 17. Xung UWB trong miền thời gian

Hình 18. Mật độ phổ công suất của xung UWB


ISBN: 978-604-82-1375-6 57

Bảng 2 trình bày kết quả mô phỏng sau layout bộ phát xung UWB được tóm tắt và so sánh với kết quả mô

phỏng schematic.

Bảng 2. So sánh kết quả mô phỏng sau layout với mô phỏng schematic

Thông số kỹ thuật

(Specification)

Kết quả mô phỏng Schematic

(Schematic Simulation)

Kết quả mô phỏng sau layout

(Post-Layout Simulation)

Công nghệ Technology (µm) 0,13μm 0,13μm

Băng thông (GHz) 6 - 10 5,5 - 9,5

Biên độ đỉnh của xung

Vpp (mV) 112 87

Độ rộng xung

Pulse Width (ns) 0,6 0,7

Năng lượng xung

Energy (pJ/pulse) 0,54 0,54

Công suất tiêu thụ

PowerDC(mW) 0,8 0,8

Diện tích die

Chip area (mm2) - 0,22

KẾT LUẬN

Bộ phát xung UWB đã được thiết kế sử dụng phương pháp mạch tạo xung LC để tạo ra xung UWB. Kết

quả đạt được của xung UWB phù hợp với những yêu cầu đã đặt ra của bộ phát xung UWB, nhằm ứng dụng

trong việc truyền thông tin giữa các chip với nhau. Xung UWB được tạo ra với biên độ đỉnh-đỉnh lên đến

112mV, độ rộng xung 600 ps, năng lượng xung thấp (0,54 pJ/pulse) và mật độ phổ công xuất của xung UWB

nhỏ hơn -43,7 dBm/MHz thoả mãn yêu cầu của FCC về phổ tần UWB. Băng thông thu được là 4,0 GHz (6 – 10

GHz), tần số fc = 8,0 GHz với tốc độ truyền dữ liệu là 500 Mbps. Bộ phát xung UWB được thiết kế dựa trên

công nghệ CMOS 0,13 μm, với diện tích của mạch được tích hợp trên die vào khoảng 0,2 mm2.

DESIGN AND SIMULATION OF PULSE GENERATOR FOR UWB BASED ON LC-TANK

DIFFERENTIAL OSCILLATORS TOPOLOGY

Nguyen Chi Nhan1, Duong Hoai Nghia2, Dinh Van Anh3

1Faculty of Physics-Engineering Physics, University of Science, VNU-HCMC 2Faculty of Electrical-Electronics Engineering, University of Technology, VNU-HCMC

3Department of Electrical and Computer Engineering, University of Saskatchewan, Canada

ABSTRACT

This paper presents a detailed analysis, design and simulation of pulse generator for Ultra-Wideband (UWB) based on LC-tank differential oscillators topology. The differential oscillators with a cross-coupled NMOS pair and a tail current source used to achieve more positive gain and generate negative resistance to the LC-tank. Besides, this oscillators suitable for UWB high frequency and low power applications. The UWB pulse generator is composed of a simple on-off keying (OOK) modulated and LC-tank differential oscillators. The circuit of UWB pulse generator designed and simulated in 0.13 um CMOS technology. The UWB pulse generator generates a pulse for the 6 - 10 GHz UWB transmitter. Simulation results show a pulse width of 600 ps, a peak to peak amplitude pulse of 112 mV from the 1.4V power supply and the die area of 0.2 mm2. The average power consumption is approximately 0.8 mW and an energy consumption of 0.54 pJ/pulse at 1.5GHz pulse repetition rate (PRR) is observed.

Key words: ultra-wide band (UWB), impulse generator, LC-tank differential oscillators


[1]. D. Wentzloff and A. P. Chandrakasan, "A 47pJ/pulse 3.1-to-5GHz All-Digital UWB Transmitter in 90nm

CMOS", ISSCC’07, pp. 118-591, Feb. 2007.

[2]. V Kulkarni, et al., “A 750Mb/s 12pJ/b 6-to-10GHz Digital UWB Transmitter”, CICC, pp. 647-650, 2007.

[3]. J. Ryckaert, et al., “A 0.65-to1.4nJ/Burst 3-10 GHz UWB All-digital TX in 90nm CMOS for IEEE

802.15.4a”, JSSC, vol. 42, no. 12, pp. 2860-2869, Dec. 2007.


ISBN: 978-604-82-1375-6 58

[4]. T. Norimatsu, et al., “A UWB-IR Transmitter with Digitally Controlled Pulse Generator”, JSSC, vol. 42,

no. 6, pp. 1300-1309, June 2007.

[5]. V. Kulkarni, et al., “A 750 Mb/s, 12 pJ/b, 6-to-10 GHz CMOS IR-UWB Transmitter With Embedded On-

Chip Antenna”, JSSC, vol. 44, no. 2, pp. 394-403, Feb. 2009.

[6]. H. Xie, X. Wang, A. Wang, B. Zhao, Y. Zhou, B. Qin, H. Chen and Z. Wang (2008), “A Varying pulse

width 5th-derivative Gaussian pulse generator for UWB transceivers in CMOS”, Proc. IEEE Radio and

Wireless Symposium, Orlando, Florida, USA, pp. 171-174.

[7]. QIN Bo, CHEN Hongyi, WANG Xin, WANG Albert and HAO Yinghui (2009), “An Ultra Low-Power

FCC-Compliant 5th-Derivative Gaussian Pulse Generator for IR-UWB Transceiver”, Chinese Journal of

Electronics, Vol. 18, No. 4, pp. 605-609.

[8]. Shin-Chih Chang (2005), “CMOS 5th Derivative Gaussian Impulse Generator for UWB Application,”

Master of Science Electrical Engineering, The University Of Texas At Arlington, pp. 1-96.

[9]. Tuan-Anh Phan, Vladimir, Krizhanovskii, Seok-Kyun Han, and Sang-Gug Lee (2007), “4.7pJ/pulse 7th

Derivative Gaussian Pulse Generator for Impulse Radio UWB”, IEEE International Symposium on

Circuits and Systems, pp. 3043 - 3046.

[10]. Y. Zheng, et al., "A 0.18μm CMOS Dual-Band UWB Transceiver", ISSCC’07, pp 114-115, Feb. 2007.

[11]. D. Wentzloff, A. Chandrakasan, "Gaussian Pulse Generators for Subbanded Ultra-Wideband

Transmitters," TMTT, vol. 54, no. 4, pp.1647-1655, Apr 2006.

[12]. D. Barras, et al., "A Multi-modulation Low-power FCC/EC-compliant IR-UWB RF Transmitter in 0.18-

μm CMOS," RFIC, pp. 69-72, Jun. 2009.

[13]. A. Phan, et al., “Energy-Efficient Low-Complexity CMOS Pulse Generator for Multiband UWB”,

TCASI, vol. 55, no. 11, pp. 3552-3563, Dec. 2008.

[14]. S. Diao, Y. Zheng, C.Heng “A CMOS Ultra Low-Power and Highly Efficient UWB-IR Transmitter for

WPAN Applications”, IEEE Transactions on Circuits and Systems II, , vol. 56, no. 3, pp. 200-204, March

2009.

[15]. Tuan-Anh Phan, Jeongseon Lee, Vladimir Krizhanovskii, Seok-Kyun Han, and Sang-Gug Lee, “A 18-

pJ/Pulse OOK CMOS Transmitter for Multiband UWB Impulse Radio,” IEEE Microwave and Wireless

Components Letters, Vol. 17, No. 9, pp. 688-690, Sep. 2007.


ISBN: 978-604-82-1375-6 59

VIII-O-7

GIẢM ĐỘ PHỨC TẠP CHO HỆ THỐNG WAVELET OFDM SỬ DỤNG HÀM HAAR

Đặng Lê Khoa1, Nguyễn HữuPhương1, Hiroshi Ochi2

1Khoa Điện tử - Viễn thông, Trường Đại học Khoa học Tự nhiên,ĐHQG-HCM 2Department of Computer Science and Engineering, Kyushu Institute of Technology, Japan

Email: [email protected]

TÓM TẮT

Bài báo này trình bày việc giảm độ phức tạp cho hệ thống Wavelet OFDM dùng hàm Haar. Kỹ thật này có thể thực hiện ở đầu phát và đầu thu. Bộ phát truyền các tín hiệu trực giao và đầu thu phát hiện các tín hiệu trực giao. Ý tưởng giảm độ phức tạp là sắp xếp và tính toán đa tầng việc biến đổi IDWT và DWT. Kết quả cho thấy số lượng bộ cộng và bộ nhân đã được giảm. Mô hình này có thể dùng để thiết kế cho truyền thông không dây và truyền thông quang tốc độ cao.

Từ khóa: Độ phức tạp thấp; Wavelet OFDM; FPGA; hàm Haar.

MỞ ĐẦU

Các tiện ích của OFDM đã được ứng dụng nhờ khả năng chống lại can nhiễu lien ký hiệu (ISI) trong các hệ

thống truyền thông. Ý tưởng của OFDM là phát các luồng dữ liệu trên các kênh trực giao trong miền tần số để

mỗi sóng mang sẽ mang một luồng tốc độ thấp. Các song mang con trực giao cho phép sử dụng hiệu quả phổ

tần. Tuy vậy, kỹ thuật này tồn tại hai khuyết điểm là tỉ số PAPR cao và việc sử dụng Cyclic Prefix (CP). Với

việc sử dụng biến đổi Wavelet thay cho biến đổi Fourier truyền thống trong hệ thống OFDM, những khuyết điểm

này có thể được cải thiện [1]. Hệ thống Wavelet sử dụng hàm Haar đã được đề xuất để cải thiện chất lượng trong

các hệ thống truyền thông có tỉ số tín hiệu trên nhiễu (SNR) thấp (SNR)[2][3].

Biến đổi wavelet rời rạc (DWT)và biến đổi Wavelet rời rạc đảo (IDWT)yêu cầu nhiều bộ công và nhân.Vì

vậy, chúng ta cần một cấu trúc hiệu quả trong việc tạo ra và phát hiện tín hiệu trực giao trong hệ thống OFDM.

Một số thuật toán đã được đề nghị như kỹ thuật lifting [4]và tối ưu việc thiết kế lọc [5]. FPGA thường được sử

dụng trong các việc xây dựng các mô hình thử nghiệm hoặc thực hiện các phép toán song song [6][4][8].

Trong bày báo này, chúng tôi đề xuất một cấu trúc có độ phức tạp thấp cho hệ thống Wavelet OFDM sử

dụng hàm Haar.Cấu trúc có độ phức tạp thấp được thiết kế trên cả phần mềm và phần cứng với sự hỗ trợ của

phần mềm DSP Builder của Altera.Phần còn lại của bài báo được tổ chức như sau, phần 2 trình bày nguyên lý

biến đổi Wavelet.Thiết kế hệ thống Wavelet OFDM sử dụng hàm Haar được trình bày ở phần 3.Phần 4 trình bày

kết quả thiết kế hệ thống.Phần cuối cùng là kết luận.

HỆ THỐNG WAVELET OFDM

Biến đổi wavelet dùng hàm Haar

Hàm Haar gồm một nhóm các sóng vuông với biên độ ±1 trong khoảng [0,1) và tỉ lệ hàm Haar được định

nghĩa trong khoảng [0,1) [9]

1, for 0 t<1

( )0 ortherwise

t

Ma trận cho biến đổi wavelet dùng hàm Haar có thể được diễn tả như sau:

1 1H

2

1,11

1, 12

NN

N

HH

I

với NI là ma trận đơn vị. Ký hiệu là tích Kronecker. AB là ma trận:

11 1

1

n

m mn

a B a B

A B

a B a B


ISBN: 978-604-82-1375-6 60

Ví vụ, H8có thể được diễn tả bởi phương trình (5):

8

1 1 1 1 1 1 1 1

8 8 8 8 8 8 8 8

1 1 1 1 1 1 1 1

8 8 8 8 8 8 8 8

1 1 1 10 0 0 0

2 2 2 2

1 1 1 10 0 0 0

2 2 2 2.

1 10 0 0 0 0 0

2 2

1 10 0 0 0 0 0

2 2

1 10 0 0 0 0 0

2 2

1 10 0 0 0 0 0

2 2

H

Wavelet OFDM sử dụng hàm Haar

Nguyên lý của hệ thống Wavelet OFDM sử dụng hàm Haar là kết hợp những sóng mang trực giao ở đầu

phát. Việc tổng hợp được thực hiện bằng cách sử dụng bộ IDWT. Tương tự, việc tách các luồng dữ liệu có thể

thực hiện bằng bộ DWT.Dữ liệu truyền 0 1 2 1[ , , ... ]NX X X X X được nhân với một ma trận (H).

Trong trường hợp hệ thống OFDM có 8 sóng mang, tín hiệu truyền có thể được diễn tả bởi phương trình

(6):

0 1 2 4

0 1 2 4

0

0 1 2 51

20 1 2 5

3

40 1 3 6

5

60 1 3 6

7

0 1 3 7

0 1 3 7

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

X X X X

X X X X

xX X X X

x

xX X X X

x

xX X X X

x

x X X X Xx

X X X X

X X X X

Ở đầu thu, tính hiệu được diễn tả như sau:


ISBN: 978-604-82-1375-6 61

0 1 2 3 4 5 6 7

0 1 2 3 4 5 6 7

0

0 1 2 31

2

4 5 6 73

40 1

5

6 2 3

7

4 5

6 7

1( )

8

1( )

8

1( )

2

1( )

2.

1( )

2

1( )

2

1( )

2

1( )

2

x x x x x x x x

x x x x x x x x

X

x x x xX

Xx x x x

X

Xx x

X

X x x

X

x x

x x

.

GIẢM ĐỘ PHỨC TẠP CHO HỆ THỐNG WAVELET OFDM

Giảm độ phức tạp cho biến đổi Wavelet dùng hàm Haar

Trong hệ thống OFDM 8 sóng mang, phương trình (6) cho thấy chúng ta cần 4 phép nhân và 3 phép công

cho một mẫu ( )x k . Vậy để có đầy đủ các hệ số của IDWT, chúng ta cần 32 phép nhân và 24 phép cộng. Để

giảm độ phức tạp, chúng ta có thể thực hiện biến đổi wavelet đảo bằng cách thực hiện 4 bước. Để tiện cho việc

tính toán, chúng ta sẽ đặt một ma trận cho dạng sao cho mỗi giá trị ( )x k là trừ và/hoặc cộng giữa các phần tử

cùng hàng như sau:

0 1 2 4

0 1 2 4

0 1 2 5

0 1 2 5

0 1 3 6

0 1 3 6

0 1 3 7

0 1 3 7

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

1 1 1 1

28 8 2

X X X X

X X X X

X X X X

X X X X

T

X X X X

X X X X

X X X X

X X X X

(8)

Bước 1: chúng tanhận thấy rằng mỗi ( )X k được nhân với một hằng số không đổi trong tất cả phương

trình. Vì vậy, ta nhân mỗi ( )X k với một hằng số. Ở đây, chúng ta không xét dấu của các hệ số.

0 0 1 1 2 2 3 3

4 4 5 5 6 6 7 7

1 1 1 1, , ,

2 28 8

1 1 1 1, , ,

2 2 2 2

a X a X a X a X

a X a X a X a X


ISBN: 978-604-82-1375-6 62

Bước 2: xét hai cột đầu tiên trong ma trận, chúng ta thấy rằng sẽ xuất hiện hai phần tử cùng hàng là công

hoặc trừ nhau. Vì vậy, ta tính 10g và 1

0h

1 10 0 1 0 0 1;g a a h a a

Bước 3: nếu xem tổng hoặc hiệu của hai phần tử cùng hàng là một số, chúng ta nhận thấy chúng sẽ cộng

hoặc trừ với các phần tử của hàng tiếp theo. Vì vậy, ta tính 20g , 2

0h , 21g , và 2

1h

2 1 2 10 0 2 0 0 2

2 1 2 11 0 3 1 0 3

,

,

g g a h h a

g g a h h a

Bước 4: tương tự như ở bước 3, chúng ta sẽ thực hiện việc cộng hoặc trừ với phần tử ở cột cuối cùng để tạo

tín hiệu truyền

2 20 0 4 1 0 4

2 22 0 5 3 0 5

2 24 1 6 5 1 6

2 26 1 7 7 1 7

,

,

,

,

x g a x g a

x h a x h a

x g a x g a

x h a x h a

Chúng ta cần 8 bộ nhân, 7 bộ cộng và 7 bộ trừ để tạo thành một tín hiệu OFDM hoàn chỉnh như Hình 3.

G

G

G

G

G

G

G

G

++

+-

++

+-

++

+-

++

+-

0X

1X

2X

3X

4X

5X

6X

++

+-

++

+-

++

+-7X

0x

1x

2x

3x

4x

5x

6x

7x

Hình 3. Giảm độ phức tạp của IDWT dùng hàm Haar

Dữ liệu ở đầu thu là 0 1 7[ , ,...., ]x x x x . Bằng cách tương tự, biến đổi wavelet Haar rời rạc được thực

hiện bằng 4 bước.Cấu trúc của DWT dùng hàm Haar có độ phức tạp thấp được trình bày ở Hình 4.

Bước 1:chúng ta nhận thấy rằng việc tính toán bốn giá trị cuối chỉ bằng một phép trừ. Đồng thời các các trị

ở phía trên cũng được nhóm thành từng cặp cộng hoặc trừ nhau. Ta tính0

1G , 11G ,

2

1G , 13G ,

0

1H , 1

1H , 1

1H , 12H ,

và3

1H


ISBN: 978-604-82-1375-6 63

0 0

1

2

3

1 10 1 0 1

1 11 2 3 2 3

1 14 5 2 4 5

1 13 6 7 6 7

,

,

,

,

G x x H x x

G x x H x x

G x x H x x

G x x H x x

Bước 2: ta mở rộng việc nhóm cặp bằng cách tính 0

2G, 2

1G , 0

2Hvà 1

2H

0 0 1 0 0 1

1 2 3 1 2 3

2 1 1 2 1 1

2 1 1 2 1 1

,

,

G G G H G G

G G G H G G

Bước 3: ta tiếp tục thực hiện việc nhóm tiếp theo các hệ số như sau:

0 1 0 1

0

0 1

2 3

2 2 2 20 1

2 22 3 1

1 14 5

1 16 7

,

,

,

,

a G G a G G

a H a H

a H a H

a H a H

Bước 4: nhân mỗi ( )X k với một hằng số

0 0 1 1

2 2 3 3

4 4 5 5

6 6 7 7

1 1ˆ ˆ,8 8

1 1ˆ ˆ,2 2

1 1ˆ ˆ,2 2

1 1ˆ ˆ,2 2

X a X a

X a X a

X a X a

X a X a

++

+-

++

+-

++

+-

++

+-

++

+-

++

+-

G

G

G

G

G

G

G

G

0X

1X

2X

3X

4X

5X

6X

7X

0x

1x

2x

3x

4x

5x

6x

7x

++

+-

Hình 4. Giảm độ phức tạp DWT dùng hàm Haar


ISBN: 978-604-82-1375-6 64

Thiết kế hệ thống Wavalet OFDM

Hệ thống Wavelet OFDM dựa trên FPGA đượ trình bày như Hình 5 bao gồm bộ ánh xạ IQ/giải ánh xạ IQ,

chuyển từ nối tiếp sang song song (S/P), IDWT/DWT, chuyển từ song song sang nối tiếp (S/P).

Hình 5. Mô hình thử nghiệm hệ thống Wavalet OFDM.

Dữ liệu thử nghiệm hệ thống được lưu trữ trong RAM. Công cụ SingalTapdùng để đọc tín hiệu từ hệ thống

về máy tính. Dữ liệu số có thể được chuyển sang tương tự thông qua bộ biến đổi DAC.Đây là tín hiệu dải gốc và

việc quan sát tín hiệu có thể tách thành hai thành phần I và Q. Phần mềm DSPBuilder củaAltera được sử dụng để

thiết kế hệ thống.

Bộ ánh xạ IQ sẽ chuyển một dãy m bit thành một điểm sao. Ví dụ, đối với BPSK, với mỗi bit dữ liệu “0”

và “1”, ta có một điểm sao tương ứng. Bộ ánh xạ được thiết kế bằng hai bảng tra cho thành phần I và Q tương

ứng.

Khối chuyển từ nối tiếp sang song song để tạo thành các luồng dữ liệu song song trong miền tần số. Mỗi

luồng sẽ tương ứng với một phổ tần của sóng mang con tương ứng. Trong thiết kế này, hệ thống gồm 8 sóng

mang con và đây cũng là số ngõ vào và ngõ ra của biến đổi IDWT và DWT. Ở đây, chúng ta giả định rằng kênh

truyền là nhiễu Additive White Gaussian.

Ở đầu thu, ADC sẽ chuyển tín hiệu tương tự sang số trước khi biến đổi Wavelet. Việc giải ánh xạ chòm sau

có thể thực hiện bằng cách tính khoảng cách Euclidean với các điểm sao và các bit ngõ ra tương ứng với điểm

sao có khoảng cách Euclidean ngắn nhất. Hệ thống sử dụng BPSK nên có thể tách bằng mức ngưỡng để quyết

định bit “0” hoặc “1”.

KẾT QUẢ MÔ PHỎNG VÀ THỬ NGHIỆM

Độ phức tạp của IFFT/FFT và IDWT/DWT

Độ phức tạp của IFFT /FFT và IDWT/DWT cho hệ thống OFDM có 8 sóng mang được trình bày ở Bảng

6. Kết quả cho thấy việc thực hiện hệ thống có độ phức tạp thấp giảm được 48 phép nhân so với việc tính trực

tiếp và giảm được 8 phép nhân so với FFT/IFFT.

Bảng 6. Độ phức tạp của IFFT/FFT và IDWT/DWT

FFT/IFFT

cơ số 2

IDWT/DWT

trực tiếp

IDWT/DWT

đề xuât

Phép nhân 24 64 16

Phép cộng 48 48 14

Phép trừ 0 14

Thiết kế phần cứng

Tín hiệu OFDM được quan sát bằng SignalTap. Kết quả được quan sát trên máy tính. Để nghiên cứu chức

năng của từng khối, chúng ta có thể quan sát dữ liệu tại mỗi điểm trong hệ thống. Ví dụ, Hình 6 trình bày dạng

sóng sau khi ánh xạ chòm sao và Hình 7 trình bày dạng sóng sau khi biến đổi IDWT.

Hình 6. Tín hiệu sao bộ ánh xạ chòm sao

OFDM Transmitter

OFDM Receiver


ISBN: 978-604-82-1375-6 65

Hình 7. Tín hiệu sau IDWT

Tốc độ của hệ thống có thể thiết lập ở tốc độ 80MHzcho việc tạo tín hiệu OFDM.Số điểm tính DWT là

8.Hệ thống dùng BPSK nên mỗi symbol sẽ mang 1 bit.Như vậy, tốc độ của hệ thống là 80Mbps.

FPGA đã được sử dụng để thiết kế hệ thống Wavalet OFDM.Chi tiết tài nguyên đã sử dụng được trình bày

ở Bảng 6.

Bảng 7.Tài nguyên của hệ thống Wavelet OFDM

Device EP1S25F780C5

Total logic elements 2,539 / 25,660 ( 10 % )

Total memory bits 487,823 / 1,944,576 ( 25 % )

DSP block 9-bit elements 4 / 80 ( 5 % )

Total PLLs 1 / 6 ( 17 % )

Total DLLs 0 / 2 ( 0 % )

Chất lượng BAER của hệ thống WOFDM sử dụng BPSK được trình bày ở Hình 8.modulation format is

shown in Figure 6. Kết quả cho thấy chất lượng của hệ thống IDWT/DWT đề xuất phù hợp với hệ thống

IDWT/DWT trược tiếp và cải thiện khoảng 1,25dB so với IFFT/FFT.

Hình 8. BERcủahệ thống WOFDM và SNR

KẾT LUẬN

Trong bày báo này, chúng tôi đã đề xuất một cấu trúc có độ phức tạp thấp cho việc thiết kế hệ thống

WOFDM dùng hàm Haar. Hệ thống được thiết kế bao gồm bộ IDWT/DWT, ánh xạ chòm sao và môi trường

truyền. Việc thiết kế IDWT/DWT độ phức tạp thấp chỉ yêu cầu 16 phép nhân, 14 phép công và 14 phép trừ cho

hệ thống dùng IDWT/DWt 8 điểm. Mô hình này đang được phát triển cho hệ thống có nhiều sóng mang.


ISBN: 978-604-82-1375-6 66

A LOW COMPLEXITY WAVELET OFDM SYSTEM

ABSTRACT

This paper presents an implementation of a low complexity Wavelet OFDM system based on Haar function. The OFDM transmitter generates the orthogonal signals, and the OFDM receiver detects the signals. The idea of low complexity is the arrangement and the multistage calculations of coefficients. It was shown that the number of multiplier and adder was reduced. Hardware model presented is scalable to higher speed, allowing possible implementation in electronic processors for advanced communication systems.


[1]. X. L. Huang, G. Wang, and F. Hu, “A novel Haar wavelet-based vector BPSK – OFDM robust to channel

spectral nulls and with reduced cyclic prefix length and PAPR,” International Journal of Communication

Systems, vol. 25, pp. 1350–1362, 2012.

[2]. D. Gupta, V. B. Vats, and K. K. Garg, “Performance Analysis of DFT-OFDM, DCT-OFDM, and DWT-

OFDM Systems in AWGN Channel,” in The Fourth International Conference on Wireless and Mobile

Communications, 2008, pp. 214–216.

[3]. C. K. Tan and W. K. Lim, “Reliable and low-complexity wavelet-based spectrum sensing for cognitive

radio systems at low SNR regimes,” Electronics Letters, vol. 48, no. 24, pp. 1565–1567, Nov. 2012.

[4]. M. Alam, D. Onen, W. Badawy, and G. Jullien, “VLSI Prototyping of Low-complexity Wavelet

Transform on FPGA,” in IEEE CCECE2002 Canadian Conference on Electrical and Computer

Engineering, 2002, vol. 1, pp. 412–415.

[5]. M. Martina and G. Masera, “Low-Complexity, Efficient 9/7 Wavelet Filters Implementation,” in IEEE

International Conference on Image Processing, 2005, vol. 0, no. 3, pp. III–1000–3.

[6]. A. Leven, N. Kaneda, and Y. Chen, “A real-time CMA-based 10 Gb / s polarization demultiplexing

coherent receiver implemented in an FPGA,” in Optical Fiber Communication Conference and the

National Fiber Optic Engineers Conference, 2008, vol. 11, no. 1, pp. 2–4.

[7]. R. I. Killey, P. M. Watts, V. Mikhailov, M. Glick, and P. Bayvel, “Electronic dispersion compensation by

signal predistortion using digital Processing and a dual-drive Mach-Zehnder Modulator,” IEEE Photonics

Technology Letters, vol. 17, no. 3, pp. 714–716, Mar. 2005.

[8]. L. K. Dang, H. P. Nguyen, L. N. Binh, and D. N. Nguyen, “Simulink Model and FPGA-Based OFDM

Communication System: a Simulation and Hardware Integrated Platform,” International Journal of

Modeling, Simulation, and Scientific Computing, vol. 01, no. 03, pp. 369–404, Sep. 2010.

[9]. T. J. Davis, “Fast Decomposition of Digital Curves into Polygons Using the Haar Transform,” vol. 21, no.

8, pp. 786–790, 1999.


ISBN: 978-604-82-1375-6 67

VIII-O-8

THIẾT KẾ BỘ THU PHÁT TUYẾN TÍNH KẾT HỢP NHẰM CẢI THIỆN BER TRONG HỆ

THỐNG CHUYỂN TIẾP MIMO TƯƠNG QUAN ĐA CHẶNG

Nguyễn A. Vinh, Nguyễn N. Trân, Đặng L. Khoa, Nguyễn H. Phương

Khoa Điện tử - Viễn thông, Trường Đại học Khoa học, ĐHQG-HCM

TÓM TẮT

Những hệ thống chuyển tiếp nhiều ăng-ten thu phát (MIMO) đa chặng khi tận dụng tốt thông tin trạng thái kênh (CSI) trên tất cả các nốt tham gia sẽ có thể cung cấp nhiều dịch vụ đa phương tiện với tốc độ dữ liệu cao và/hoặc tỉ lệ lỗi bit (BER) thấp. Việc sử dụng những đầu thu phát MIMO bao gồm những bộ tiền mã hóa tuyến tính ở nguồn, ở các máy chuyển tiếp và bộ cân bằng tuyến tính ở máy đích đang được xem là giải pháp có độ phức tạp thấp. Nhiều thiết kế đầu thu phát tuyến tính phối hợp nhằm tăng cường dung lượng truyền dẫn đã được ghi nhận trong nhiều năm qua. Tuy nhiên, cần nhiều hơn nữa những tiếp cận liên quan đến việc cải thiện độ tin cậy truyền dẫn nhất là đối với những trường hợp có dùng thiết bị nhỏ gọn. Trong bài báo này, chúng tôi đề xuất một kỹ thuật tiền mã hóa có dạng tường minh giúp giảm thiểu lỗi tách sóng cho những hệ thống chuyển tiếp MIMO đa chặng tổng quát với sự tương quan xuất hiện ở symbol dữ liệu, kênh truyền, và nhiễu màu. Kết quả mô phỏng chứng tỏ rằng thiết kế chúng tôi có thể làm giảm đáng kể BER tổng thể trong khi không cần dùng thêm tài nguyên hệ thống về mặt băng thông cũng như công suất.

Từ khóa: Mạng chuyển tiếp đa chặng, tiền mã hóa, tối thiểu lỗi bình phương trung bình (MSE), tỉ

lệ bit-lỗi (BER), hệ thống nhiều ăng ten thu phát (MIMO).

GIỚI THIỆU

Công nghệ MIMO nổi lên như một công nghệ giúp hỗ trợ những hệ thống thế hệ mới cung cấp nhiều dịch

vụ đa phương tiện với tốc độ truyền dữ liệu cao trên kênh truyền không dây [1]. Trong thập kỷ vừa rồi, MIMO

đã được đưa vào nhiều chuẩn mới như 3GPP, 3GPP2 và những chuẩn truyền dẫn dịch vụ đa phương tiện băng

rộng không dây IEEE [2], [3].

Bằng cách dùng nhiều nốt chuyển tiếp [4], [5], hệ thống truyền thông nhiều chặng có thể giúp mở rộng

vùng phủ sóng và/hoặc nâng cao chất lượng tín hiệu. Trong những hệ thống này, cơ chế khuếch đại-chuyển tiếp

(AF) MIMO đang thu hút nhiều quan tâm trong nghiên cứu lẫn ứng dụng thực tế [6] vì có thể tận dụng trong các

bộ thu phát độ phức tạp thấp. Tuy nhiên, khi các thiết bị này trở nên nhỏ gọn hơn cũng chính là lúc làm nảy sinh

tác động tương quan luôn gây ra sự giảm sút đáng kể đối với hiệu năng hệ thống [7]. Thiết kế bộ thu phát phối

hợp, tức là tạo ra sự phối hợp giữa những bộ tiền mã hóa tuyến tính ở nốt nguồn, các nốt chuyển tiếp và bộ cân

bằng tuyến tính ở nốt đích, để giảm thiểu lỗi bình phương trung bình (MSE) và/hoặc tối đa dung lượng/thông tin

tương hỗ (MI) đang được coi là giải pháp hiệu quả [7], [8].

Phần nhiều những nghiên cứu liên quan đều tập trung vào những hệ thống một chặng hoặc hai chặng (ví dụ

xem [7]–[10]) trong khi chỉ một số ít khác (ví dụ xem [6], [11], [12]) công bố những biểu thức gần đúng cho MI

trong trường hợp nhiều chặng hơn. Nhóm tác giả trong [11], [12] đã tìm ra biểu thức phân tích cho MI nguồn-

đích tức thời của kênh MIMO nhiều chặng thông qua các giả sử gồm nhiễu Gauss trắng cộng (AWGN) chỉ tồn

tại ở nốt đích nhưng không có mặt ở tất cả nốt chuyển tiếp và số ăng-ten cực lớn. Có thể dễ thấy rằng loại kênh

như vậy luôn không có trong thực tế nhất là với những đầu thu phát nhỏ gọn. Trong [13], dưới giả sử như

symbol nguồn không tương quan, kênh Guass phân bố độc lập đồng đều (i.i.d), và nhiễu AWGN, những ma trận

tiền mã hóa được thiết kế theo kiểu gần tối ưu về mặt MI cho hệ thống MIMO đa chặng dựa vào ma trận MSE.

Tuy nhiên, đáp án của họ không thể biểu diễn bằng một biểu thức toán học tương minh mà lại có được nhờ một

thuật toán lặp phụ thuộc quá nhiều vào điều kiện khởi tạo.

Bài báo này xem xét một hệ thống chuyển tiếp MIMO tương quan đa chặng tổng quát có tính đến tác động

tương quan ở cả symbol dữ liệu, kênh truyền và nhiễu. Chúng tôi thiết kế gần đúng những ma trận tiền mã hóa

với biểu thức toán học tường minh nhằm tối thiểu MSE cho tín hiệu nhận mỗi chặng. Ngoài ra, bài toán dùng

một thuật toán với số vòng lặp cụ thể để phân bổ công suất tối ưu trên mỗi kênh con trong từng chặng nên hiệu

quả hơn so với tiếp cận trong [13]. Kết quả mô phỏng về mặt BER và MI nguồn-đích tức thời chứng tỏ rằng

phương pháp của chúng tôi giúp giảm đáng kể MSE vì vậy cải thiện BER mà không làm tiêu tiêu tốn thêm tài

nguyên băng thông hay công suất hệ thống. Trong thực tế, hiện tượng tương quan không gian ở kênh truyền

thường nảy sinh nếu những phần tử ăng-ten trong mảng của cùng một thiết bị nằm ở quá sát nhau [11], [12]. Nếu

trường hợp này xảy ra ở bộ thu, nhiễu Gauss cộng vào tín hiệu lúc này sẽ trở thành nhiễu màu (ACGN) chứ

không còn là nhiễu trắng [14], [15] như thông thường. Thêm nữa, tính tương quan trong những luồng symbol dữ

liệu trên các ăng-ten phát có thể xuất phát từ quá trình xử lý chuỗi bit thông tin ở dải gốc bao gồm mã hóa rồi

điều chế và có thể mã hóa không-thời gian ở tiếp ngay sau[16].


ISBN: 978-604-82-1375-6 68

Phần còn lại của bài báo được trình bày theo bố cục sau. Phần 2 mô tả mô hình hệ thống chuyển tiếp

MIMO đa chặng dùng kỹ thuật tiền mã hóa. Phần 3 trình bày vấn đề thiết kế các bộ thu phát kết hợp để cải thiện

BER. Kết quả mô phỏng được đưa ra trong Phần 4. Những kết luận sẽ được trình bày trong Phần 5.

Ký hiệu: Chúng tôi sử dụng chữ cái (thường) hoa in đậm để ký hiệu cho ma trận (véc-tơ). Hơn nữa, chúng

tôi sử dụng (.)T , (.)H , 1(.) , (.)E , tr(.) và det(.) để thay cho phép toán chuyển vị, liên hiệp phức kết hợp

Hermit, lấy nghịch đảo, tính ky vọng, vết và tính định thức của một ma trận. Đối với ma trận A , ký hiệu

0A ( 0A ± ) có nghĩa là A là xác định dương (bán xác định dương). NI là ma trận đơn vị kích thước N .

( , )m CN đại diện cho những biến số Gauss phức đối xứng vòng ngẫu nhiên có trung bình m và phương sai

. I và H lần lượt là thông tin tương hỗ và lượng tin.

MÔ HÌNH HỆ THỐNG

Trong bài báo này, chúng tôi xem xét một hệ thống chuyển tiếp MIMO không dây K chặng gồm một nốt

nguồn, 1K nốt chuyển tiếp và một nốt đích. Mỗi nốt được trang bị ka ăng-ten, 1,..., 1k K .

T1y1 x1

v2

y2T2

x2

v3

y3T3

vK+1

yK+1W

x3 y1H1 HKH2

Hình 1. Hệ thống chuyển tiếp MIMO K chặng dùng tiền mã hóa.

Dưới tác động lớn của suy hao đường truyền giữa nốt nguồn và đích, tín hiệu nhận được ở một nốt chỉ xuất

phát từ nốt ngay phía trước. Tín hiệu phát ở nốt nguồn (nốt 1k ), lan truyền qua 1K nốt chuyển tiếp trước

khi có mặt tại nốt đích (nốt 1k K ). Một tập K bộ tiền mã hóa tuyến tính { }T , tức 1 2{ , , , }KT T T , và

một bộ cân bằng tuyến tính MMSE W lần lượt được tận dụng ở nốt nguồn, các nốt chuyển tiếp và nốt đích. Sơ

đồ khối của hệ thống được minh họa trong Hình 1.

Ở nốt đích, véc-tơ dữ liệu 1 1a

1y chứa 1a symbol tương quan với ma trận hiệp phương sai

1 11 1( )H

a yR y y IE , (1

0yR ± ) được biến đổi tuyến tính thành 1 1 1x Ty nhờ ma trận tiền mã hóa

1 1a a

1T trước khi được truyền đi qua kênh chuyển tiếp không dây. Tín hiệu nhận 2y ở nốt chuyển tiếp đầu tiên là

2 1 1 2 1 1 2,

1y H x v H Ty v (1)

trong đó 1H là ma trận kênh tương quan không gian giữa hai nốt, còn

2v là véc-tơ nhiễu ACGN ở nốt chuyển

tiếp.

Tổng quát hóa, đối với chặng {1, , }k K tín hiệu ngõ ra 1ky có liên quan với tín hiệu ngõ vào tương

ứng kx , tức

k kT y , thông qua biểu thức

1 1 1,

k k k k k k k k y H x v H T y v (2)

trong đó 1kv là véc-tơ nhiễu ACGN với ma trận hiệp phương sai

1 1

2

1 1( )k k

H

k k a vR v v IE , (

10

kvR ), trong khi kH là ma trận kênh tương quan không gian, có thể được phân ly thành dạng tích ma trận

như 1/2 1/2

, , ,k r k w k t kH R H R theo mô hình Kronecker [8], [11], [12]. Ở đây, , 0t kR và , 0r kR là ma trận

tương quan phía phát và phía thu được tạo ra bởi

| |

, ,( , ) , , 1, , ,i j

t k r k ki j r i j a R (3)

và

| |

, , 1( , ) , , 1, , ,n m

r k t k kn m r n m a

R (4)


ISBN: 978-604-82-1375-6 69

trong đó , [0,1)t kr , ( , [0,1)r kr ) là trị tương quan ở dãy ăng-ten phát (thu). Hơn nữa, ,w kH là ma trận

1k ka a gồm những phần tử thỏa (0,1)CN . Giả sử kH giữ nguyên không đổi suốt thời gian truyền một

khối nhưng lại thay đổi trong các chặng khác nhau, nghĩa là kênh chịu pha-đinh phẳng trong một khối. Tương tự,

1kv cũng độc lập với những véc-tơ nhiễu của những chặng khác. Không những vậy, ky và

1kv cũng được giả

sử là độc lập nhau, tức 1 1( ) ( ) 0.H H

k k k k y v y vE E

Ở nốt {1, , }k K , với kiến thức CSI có sẵn gồm kyR ,

kH và 1,

kvR bộ tiền mã hóa kT giải tương

quan ky , phân bổ lại công suất hợp lý rồi hướng tín hiệu hình thành

kx theo những mốt riêng của kênh (mốt có

độ lợi kênh giúp tín hiệu nhận phía ngõ ra chặng k có SNR tối ưu) qua đó tránh được tác động pha-đinh tương

quan. Nói chung, kT có thể được biểu diễn theo dạng phân ly trị ky dị (SVD) bằng

H

k T V U (5)

trong đó V đóng vai trò như một bộ trộn để thu nhận tín hiệu ngõ vào ky còn

HU hoạt động như một bộ lọc,

định hướng hướng những luồng tín hiệu không tương quan kx với mức công suất được phân bổ hợp lý đặc trưng

bởi ma trận đường chéo . Lưu ý là trong khi V hoặc U chỉ phụ thuộc vào ma trận kyR hoặc

kH và 1kvR

, thì lại phụ thuộc vào tất cả những ma trận này. Điều này sẽ được trình bày chi tiết hơn trong Phần 3.

Tổng công suất phát trung bình phải đảm bảo không đổi trước và sau mã hóa và được giữ không đổi ở mức

kP nhằm thỏa điều kiện ràng buộc công suất sau:

tr( ) tr( ) .k k

H

k k kP

y yT R T R (6)

Ở nốt đích, véc-tơ tín hiệu nhận có thể được viết dưới dạng

1 1K y Gy v (7)

trong đó G và v là ma trận kênh MIMO và véc-tơ nhiễu ACGN hiệu dụng, cụ thể bằng

1 1,

K KG H T H T (8)

2 2 2 1.

K K K K K K v H T H T v H T v v (9)

Theo đó, mô hình hệ thống chuyển tiếp MIMO K chặng MIMO trong Hình 1 có thể được xem như mô

hình hệ thống MIMO truyền thống với kênh truyền G và nhiễu v có hiệp phương sai

2 12 2 2 2

.K K

H H H H H H

K K K K K K K K

v v v vR H T H TR T H T H H T R T H R (10)

Ở nốt đích, bằng cách sử dụng bộ cân bằng MMSE W hay bộ lọc Wiener [17] trong lý thuyết thống kê

1

1 1 1 1( ) ,H H y v v

W R G R G G R (11)

tín hiệu ước lượng được cho bởi

1 1 1ˆ ( ).

K y Wy W Gy v (12)

Ma trận MSE E đặc trưng cho tác động can nhiễu [18] xuất phát từ tính tương quan của tín hiệu nguồn,

kênh truyền và nhiễu, được cho bởi

1

1 1 1.( )H

y q

E R G R G (13)

Ngoài ra, từ mô hình trong (7) thông tin tương hỗ (MI) nguồn-đích tức thời giữa 1y và

1Ky có thể tìm

được dễ dàng [1] như

1

1

1 1( ; ) log det( ).

H

K

y qy y I R G R GI (14)


ISBN: 978-604-82-1375-6 70

THIẾT KẾ BỘ THU PHÁT KẾT HỢP THEO TIÊU CHÍ MMSE

Mục tiêu của chúng tôi là thiết kế { }T để tối thiểu tổng MSE, tức tr( )E , dưới điều kiện ràng buộc công

suất (6). Điều này tương đương với việc tìm đáp án cho bài toán tối ưu

{ }

0:

min tr( ) . . tr( ) , [1, ].k

H

k k k

f

s t P k K

T

yE T R T (15)

Khi lời giải cho bài toán (15) được tìm ra thì cũng chính là lúc K bộ tiền mã hóa trong tập { }T đồng loạt

được thiết kế. Thật không may, hàm đối tượng 0f tăng đơn điệu theo đối số ma trận E và không lồi cũng

không lõm ngay cả đối với trường hợp một chặng (tức 1K ) [14], [19]. Vậy nên, bài toán này rất phức tạp và

khó có lời giải. Tuy vậy, vì trong hệ thống chuyển tiếp đa chặng, nốt nguồn và đích nằm ở khá xa nhau nên một

nốt nào đó chỉ có thông tin CSI chuyển tiếp và hồi tiếp nhờ hai nốt gần nhất gửi tới. Cụ thể hơn, nốt

{1, , }k K chỉ biết CSI gồm kyR ,

kH , 1kv

R nên chỉ có ma trận MSE kE của chặng k

1

1 1 1( )k k

H H

k k k k k

y v

E R T H R H T (16)

chứ không có ma trận MSE nguồn-đích E .

Do đó, trong bài báo này chúng tôi sử dụng kE làm tham số chính để thiết kế

kT sao cho tổng MSE ở

chặng k , tức tr( )kE , đạt giá trị nhỏ nhất trong khi vẫn thỏa ràng buộc công suất cục bộ

tr( ) .k

H

k k kP

yT R T (17)

Về mặt toán học, mô tả trên tương ứng với việc giải bài toán tối ưu cục bộ có điều kiện dưới đây

:

min tr( ) . . tr( ) .k

k

k

H

k k k k

f

s t P

T

yE T R T (18)

Đối với hệ thống chuyển tiếp K chặng như đã trình bày trong Phần 2, chúng ta phải giải K bài toán (18)

ứng với {1, , }k K khi đó K bộ tiền mã hóa mới lần lượt được thiết kế. Lời giải tối ưu cho kT có thể tìm

ra theo cách sau.

Xét hàm đối tượng cục bộ

1

1 1 1( ) tr( )k k

H H

k k k k k kf

y v

T R T H R H T (19)

và hàm Lagrange tương ứng

( , ) ( ) tr( ) .( )k

H

k k k k k kf P

yT T T R TL (20)

Ma trận kT tối ưu nếu tồn tại một trị vô hướng 0 , gọi là hệ số hệ số nhân Lagrange, sao cho khi kết

hợp cùng kT thì tập điều kiện Karush-Kuhn-Tucker (KKT) [9] bên dưới được thỏa mãn.

( , ) 0,k k

T

TL (21)

tr( ) 0, k

H

k k kP

yT R T (22)

tr( ) 0. k

H

k k kP

yT R T (23)

Giải (18) dùng (19)-(23), ma trận tối ưu kT có dạng

,H

kT VΦU (24)

trong đó U ( V ) là ma trận đơn trị xuất phát từ phép phân ly trị riêng (EVD) của kyR (

1

1

k

H

k k

vH R H )

,k

Hy

R UΘU (25)

1

1 ,k

H H

k k

v

H R H VΨV (26)


ISBN: 978-604-82-1375-6 71

và chứa 1,kr ( 2,kr ) véc-tơ riêng ứng với 1,kr ( 2,kr ) trị riêng không âm i ( i

) trong ma trận đường chéo

Θ (Ψ ). Lưu ý rằng 1, rank( )kkr yR ,

1

1

2, rank( )k

H

k k kr

vH R H . Thêm nữa, Φ cũng là ma trận đường

chéo gồm những phần tử không âm 0, {1, , }i ki M với 1, 2,: min( , )k k kM r r và có dạng

1/2 1/2 1 1/2 ,[( ) ] Φ Γ Γ (27)

trong đó 1 2diag([ , , , ]),M Γ ΨΘ và được chọn để thỏa

1 1/ 2 1/ 2tr .( ( ) )

kM kP Ψ Γ I (28)

Ở đây ( )z bằng z nếu 0z và bằng 0 nếu 0z . Lời giải cho Φ trong (27) và (28) có cùng dạng

với lời giải "đổ đầy nước" và có thể thực hiện theo thuật toán sau.

Vào: Ψ , Θ và kP

Ra: 1/2 và Φ

Khởi tạo, kr M

Bước 1: Tính

1 1/2

1/2 1

1

1

r

i i

i

r

k i

i

P

(29)

Bước 2: Nếu r , tính Φ trong (28) rồi ngừng, ngược lại nhảy sang Bước 3.

Bước 3: Đặt 0r và 1,r r rồi quay lại Bước 1.

KẾT QUẢ MÔ PHỎNG

Trong phần này, hiệu năng về mặt MI và BER của hệ thống sẽ được đánh giá thông qua mô phỏng. Để tiến

hành, chúng tôi tạo véc-tơ symbol nguồn 1 1a

1y bằng 1 sy G s , trong đó s là véc-tơ chứa

1a symbol

không tương quan, mỗi symbol được rút từ tập tín hiệu QPSK có năng lượng bằng 1. Ma trận sG được tạo ra

một cách tùy ý nhưng phải có các phần tử đường chéo toàn bằng 1. Điều này nhằm đảm bảo công suất phát bằng

với trường hợp symbol dữ liệu không tương quan, tức là 1 1tr( ) tr( ) a y sR R . Véc-tơ nhiễu màu

1kv ở

chặng k được tạo ra bằng cách nhân ma trận kG với véc-tơ nhiễu trắng w chứa những phần tử dạng

2(0, )wCN . Điều này khiến cho ma trận hiệp phương sai của nhiễu màu là 1

2

k

H

w k kvR G G . Để nhiễu

màu và nhiễu có cùng tổng công suất trung bình bằng 2

1w ka , phải chọn kG sao cho 1tr( )H

k k ka G G .

Giống như nhiều bài báo liên quan (ví dụ, xem [7], [13], [14], [19]), trong bài báo này, nhằm đảm bảo công

suất phát trung bình ở mỗi nốt không thay đổi theo số lượng ăng-ten, chúng tôi sử dụng công suất chuẩn hóa

1kP . Khi đó, tỷ số tín hiệu trên nhiễu (SNR) đơn vị dB có thể đạt được bằng 2

10SNR 10log w dẫn đến

công suất nhiễu trung bình 2 SNR/1010w

. Bên cạnh đó, chúng tôi sử dụng 1000 symbol tương quan 1y trên

mỗi ăng-ten cho mỗi lần truyền. Mỗi điểm được vẽ nên bằng cách tính trung bình 1000 giá trị BER hoặc MI sau

mỗi lần truyền. Để thấy rõ hiệu năng hệ thống, cơ chế mã hóa đồng công suất ‘fixed-AF’, tức là

, {1, , }kk a k K T I được dùng đến để so sánh với kỹ thuật chúng tôi nghiên cứu ‘MMSE’, tức là

kT

trong (24).

Trong ví dụ 1, chúng tôi minh họa hiệu năng BER và MI mỗi ăng-ten theo SNR trong khoảng từ 0 đến

25dB đối với trường hợp 4ka ăng-ten, hệ số tương quan không gian , , 0.3t k r kr r r ,

{1, , 1}k K và số chặng {1,2,3}K . Lưu ý rằng MI mỗi ăng-ten có được bằng cách chia MI trong


ISBN: 978-604-82-1375-6 72

(14) cho 4. Hơn nữa, chúng tôi đã sử dụng những ma trận sau đây để tạo ra sự tương quan cho ma trận symbol

nguồn và véc-tơ nhiễu:

0.6267 0.0745 0.7117 0.3083

0.2051 0.1725 0.9598 0.0837 ,

0.5726 -0.1753 0.7939 -0.1059

0.4874 -0.3455 0.7899 0.1382

s

G (30)

-0.1180 -0.8346 0.4179 -0.3389

0.2907 -0.6525 -0.6019 -0.3569 ,

0.8178 -0.5237 0.2213 0.0891

0.2936 -0.8327 -0.2372 0.4051

k

G (31)

Trong Hình 2, BER được tính theo công thức BER = |tổng số bit truyền – tổng số bit khôi phục| /tổng số bit

truyền. Trong đó, bit truyền là những bit mang tin xuất phát ở nốt nguồn, được điều chế thành những luồng

symbol không tương quan s trước khi được đưa về dạng tương quan 1y rồi phát đi qua 1a ăng-ten nguồn.

Những bit khôi phục là bit có được ở nốt đích, chúng được giải điều chế từ những luồng ước lượng s của s với

1ˆ ˆ / ss y G . Trong thực tế, sự chuyển đổi từ bit sang những luồng symbol tương quan 1y có thể được tiến hành

theo một chuỗi các quá trình: mã hóa nguồn mã hóa kênh điều chế trong khi một quá trình đảo ngược:

giải điều chế giải mã kênh giải mã nguồn được áp dụng để chuyển 1y về chuỗi bit ước lượng (ví dụ

xem [15], [16]).

Từ Hình 2, chúng ta dễ thấy rằng hiệu năng BER giảm khi số chặng K tăng. Nguyên nhân nảy sinh từ

việc khi K tăng thì tác động của tương quan cũng tăng theo, khiến cho độ phân tập của tín hiệu trước nốt đích

giảm. Hơn nữa, sự cải thiện rất đáng kể về mặt BER khi dùng kỹ thuật MMSE so với fixed-AF có thể dễ dàng

được nhận thấy, càng hiển hiện rõ ràng hơn ở vùng SNR cao. Nhận xét này vẫn đúng ngay cả đối với trường hợp

khi số lượng chặng tiến tới 3. Một quan sát đáng quan tâm nữa là đường cong BER trong trường hợp 3 chặng và

dùng MMSE không chỉ vượt qua đường cong BER ứng với 2 chặng và fixed-AF mà còn tiến rất sát đường cong

BER ứng với 1 chặng và fixed-AF. Điều này đồng nghĩa với việc vùng phủ sóng sẽ được nới rộng thêm khi

nhiều nốt chuyển tiếp hơn được dùng đến.

Hình 2. BER theo SNR đối với 4ka , 0.3r và {1,2,3}K .


ISBN: 978-604-82-1375-6 73

Hình 3. MI mỗi ăng-ten theo SNR đối với 4ka , 0.3r và {1,2,3}K .

Tuy nhiên, hãy nên cẩn thận vì luôn có sự đánh đổi giữa BER và MI. Lưu ý được minh họa rõ trong Hình

3. Thật vậy, độ chênh lệch về mặt MI giữa 2 phương pháp MMSE và fixed-AF thể hiện rõ ở những SNR thấp và

có xu hướng giảm dần khi SNR ở mức cao hơn. Không chỉ vậy, độ chênh lệch càng dễ nhận thấy khi càng gia

tăng số chặng K . Lý do là vì các ma trận tiền mã hóa theo tiêu chí MMSE được thiết kế với mục tiêu cải thiện

MSE hay BER nên sẽ làm gia tăng độ lợi phân tập, vì vậy giảm sút về mặt MI.

Những kết luận tương tự cũng có thể được rút ra cho cả hiệu năng về BER lẫn về MI khi tác động tương

quan được nhắm vào kênh truyền ở mỗi chặng thay vì vào sự thay đổi số chặng như trong ví dụ 1. Điều này có

thể được thấy rõ trong ví dụ 2 thông qua Hình 4 và 5 ứng với trường hợp số chặng cố định 2K và

0.3,0.5,0.7r . Hiệu năng của hệ thống luôn giảm theo r với mọi SNR. Mặc dù hệ thống dùng kỹ thuật

MMSE có được sự cải thiện khá rõ về BER nhưng lại chịu thua thiệt khá lớn về mặt MI. Độ chênh lệch về mặt

MI giữa 2 kỹ thuật thậm chí còn rõ rệt hơn cả trong ví dụ 1 khi hệ số tương quan không gian 0.3r và số

chặng K biến thiên từ 1 đến 3. Do vậy, hãy nên chú ý rằng sự tiện lợi do các đầu thu phát nhỏ gọn mang lại luôn

có sự đánh đổi nhất định cho hiệu năng của hệ thống.

Hình 4. BER theo SNR đối với 4ka , 2K và 0.3,0.5,0.7r .


ISBN: 978-604-82-1375-6 74

Hình 5. MI mỗi ăng-ten theo SNR đối với 4ka , 2K và 0.3,0.5,0.7r .

KẾT LUẬN

Chúng tôi đã đề xuất và thiết kế ma trận mã hóa nhằm cải thiện BER cho một hệ thống chuyển tiếp MIMO

tương quan đa chặng tổng quát. Kênh chịu fa-đinh tương quang không gian, tín hiệu nguồn trên các ăng-ten phát

tự giao thoa nhau trong khi nhiễu cộng trên mảng ăng-ten ở mỗi đầu thu là màu. Thiết kế đã được tiến hành theo

kiểu tối thiểu MSE ở mỗi chặng. Mặc dù phương pháp của chúng tôi chưa phải là giải pháp tối ưu về mặt tổng

thể nhưng thông qua các kết quả mô phỏng có thể thấy rằng thiết kế đạt được đã giúp giảm lỗi khôi phục dữ liệu

một cách đáng kể. Không những vậy, lợi thế này đã đến mà không cần phải dùng thêm bất ky nguồn tài nguyên

hệ thống chẳng hạn như công suất hay băng thông truyền dẫn.

Lời cảm ơn: Nghiên cứu này được tài trợ bởi Quỹ phát triển khoa học và công nghệ Quốc gia (NAFOSTED) trong đề tài mã số 102.02-2012.28.

JOINTLY LINEAR TRANSCEIVER DESIGN FOR BER IMPROVEMENT IN

CORRELATED MULTI-HOP MIMO RELAYING SYSTEMS

Nguyen A. Vinh, Nguyen N. Tran, Dang L. Khoa, and Nguyen H. Phuong

Faculty of Electronics and Telecommunications, University of Science, VNU-HCM

ABSTRACT

Multi-hop MIMO relaying systems with the aid of channel state information (CSI) available at all constituent nodes can provide a great number of multimedia services with high data rate and/or low bit error rate (BER). The utilization of linear MIMO transceivers including linear precoders at the source, the relays and a linear equalizer at the destination has been considered as a low-complexity solution. Many jointly linear transceiver designs for capacity enhancement have been remarked for years. However, approaches regarding to an improvement of the communication reliability have been required in particular for practical scenarios of compact designs. For the sake of completeness, in this paper, we propose a precoding technique in closed-form to minmize the detection error for a general multi-hop MIMO relaying system in which correlation exists at the data symbols, channels, and colored noises. Simulation results show that our design can significantly reduce the overall BER while does not require extra resources of the system such as transmission power or bandwidth.

Keywords: Multi-hop relay network, precoding, minimizing mean square error (MSE), bit-error-

rate (BER), multi-input multi-output (MIMO).


[1]. Telatar, Capacity of multi-antenna Gaussian channels. European Transaction on Telecommunication, 10,

(1999), 585–595.

[2]. Association I.S, IEEE802.11, Wireless lan medium access control MAC and physical layer phy

specifications, 2007 edition. http://standards.ieee.org/getieee802/download/802.11-2007.pdf (2007).


ISBN: 978-604-82-1375-6 75

[3]. Doufexi A., Armour S., Butler M., Nix A., Bull D., McGeehan J., Karlsson P., A comparison of the

HIPERLAN/2 and IEEE 802.11a wireless LAN standards. IEEE Communications. Mag. 40 (May 2002)

172 : 80.

[4]. Sulyman A.I., Takahara G., Hassanein H.S., Kousa, Multi-hop capacity of MIMO-Multiplexing relaying

in WiMAX Mesh networks. In: Proc. IEEE ICC 2009 (2009).

[5]. Sulyman A.I., Takahara G., Hassanein H.S., Kousa, Multi-hop capacity of MIMO-Multiplexing relaying

systems. IEEE Trans. Wireless Commun. 8 (Jun. 2009) 3095–3103

[6]. Chengwen Xing, Zesong Fei, Wu Y.C., Maximum mutual information design for amplify-and-forward

multi-hop MIMO relaying systems under channel uncertainties, IEEE Wireless Communications and

Networking Conference: PHY and Fundamentals (2012).

[7]. Tran N.N., Tuan H.D., Nguyen H.H., Superimposed training designs for spatially correlated MIMO-

OFDM systems. IEEE Trans. Wireless Commun. (Mar. 2010) 876–880.

[8]. Bahrami H.R., Le-Ngoc T., Precoder design based on correlation matrices for MIMO systems. IEEE

Trans. Wireless Commun. 5 (December 2006) 3579-3587.

[9]. Hemanth Sampath P.S., Paulraj A., Generalized linear precoder and decoder design for MIMO channels

using the weighted MMSE criterion. IEEE Trans. Wireless Commun. 49(12) (December 2001).

[10]. Michael Joham W.U., Nossek J.A., Linear transmit processing in MIMO communications systems. IEEE

Trans. Signal Processing 53(8) (August 2005).

[11]. Nadia Fawaz, Keyvan Zarifi M.D., Gesbert D., Asymptotic capacity and optimal precoding strategy of

multi-level precode and forward in correlated channels. In IEEE, ed.: ITW08 Information Theory

Workshop. (May 2010).

[12]. Nadia Fawaz, Keyvan Zarifi M.D., Gesbert D., Asymptotic capacity and optimal precoding in MIMO

multi-hop relay networks. IEEE Trans. Inform. Theory 57(4) (April 2011).

[13]. Rong Y., Hua Y., Optimality of diagonalization of multi-hop MIMO relays. IEEE Trans. Wireless

Commun. 8. 12. (December 2009)

[14]. Nguyen N. Tran, Hoang D.Tuan., Nguyen H. H., Tranining signal and precoder designs for ofdm under

colored noise. IEEE Transactions on Vehicular Technology 57(6) (November 2008).

[15]. Duong H. Pham, Hoang D. Tuan, Ba N. Vo., Nguyen, T.Q., Jointly optimal precoding/postcoding for

colored MIMO systems, Proc. ICASSP, Toulouse, France (May 2006).

[16]. David Gesbert, Mansoor Shfi, Naguib A., From theory to practice: An overview of MIMO space-time

coded wireless systems. IEEE Journal on Selected Areas in Commun. 21(3) (April 2003).

[17]. Kay S. M., Fundamentals of statistical signal processing, Vol.I-estimation theory. Volume I-estimation

theory . Prentice Hall PTR, New Jersey (1993).

[18]. Anna Scglione G.B.G., Barbarossa S., Redundant filterbank precoders and equalizers Part I: Unification

and optimal designs. IEEE Trans. Signal Processing 47(7) (July 1999).

[19]. Nguyen N. Tran, Song Ci, Asymptotic capacity and precoding designs for correlated multi-hop MIMO

channels. In IEEE, ed.: Global Telecommunications Conference (GLOBECOM 2010). (Dec 2010) 1–5.


ISBN: 978-604-82-1375-6 76

VIII-O-9

KỸ THUẬT TỰ ĐỒNG BỘ TÍN HIỆU MPAM ĐƠN CỰC TRONG OFDM

VÀ ỨNG DỤNG CHO HỆ THỐNG QUANG VÔ TUYẾN

Đặng Lê Khoa1, Nguyễn HữuPhương1, Hiroshi Ochi2

1Khoa Điện tử - Viễn thông, Trường Đại học Khoa học Tự nhiên,ĐHQG-HCM 2Department of Computer Science and Engineering, Kyushu Institute of Technology, Japan

Email: [email protected]

TÓM TẮT

Hệ thống quang vô tuyến trong nhà được quan tâm nhờ khả năng truyền dữ liệu tốc độ cao mà không can nhiễu với sóng điện từ. Ghép kênh phân chia tần số trực giao (OFDM) có thể gửi luồng dữ liệu ở tốc độ cao bằng cách dùng nhiều sóng mang con trực giao. Gần đây nhiều nghiên cứu tập trung vào việc tối ưu sử dụng kỹ thuật OFDM cho hệ thống quang vô tuyến. Khi sử dụng OFDM, một trong những vấn đề quan trọng là xác định khoảng tiền tố vòng và loại ra khỏi khung dữ liệu trước khi tách sóng ở phía thu. Trong bài báo này, chúng tôi đề xuất một kỹ thuật tự đồng bộ mới cho tín hiệu MPAM đơn cực trong OFDM. Điều này cho phép loại bỏ khoảng tiền tố vòng ở một điểm bất kỳ trong khung ký hiệu đối với các dạng tín hiệu MPAM đơn cực. Kỹ thuật này phù hợp đối với hệ thống có băng thông rộng và sử dụng 2-PAM hoặc 4-PAM. Kết quả phân tích toán học và mô phỏng cho thấy kỹ thuật nàycó thể ứng dụng cho hệ thống quang vô tuyến.

Từ khóa: quang vô tuyến, OFDM, tự đồng bộ, tiền tố vòng

MỞ ĐẦU

Hiện nay, nhiều đường truyền quang không dây đang được đầu tư nghiên cứu ở các phòng thí nghiệm trên

thế giới và có thể đạt tới tốc độ vài Gbps [1]. Đường truyền quang không dây truyền thông tin bằng cách sử dụng

bộ điều chế điện sang quang, thông thường là Light-emitting diode (LED) và photodiode chi phí thấp mà không

cần sử dụng các kĩ thuật thiết kế mạch cao tần. Do dải tần số vô tuyến không nằm trong dải tần số quang nên

đường truyền quang không dây không bị nhiễu với các thiết bị sử dụng tần số không dây. Sự phát xạ quang trong

vùng hồng ngoại hoặc vùng không nhìn thấy dễ dàng bị chặn lại bởi sự chắn sáng. Do vậy, nhiễu giữa những

thiết bị kề nhau được giảm xuống một cách dễ dàng và kinh tế. Đường truyền quang cũng phù hợp cho những

thiết bị xách tay vì có rất nhiều mạch thu phát quang nhỏ với giá tương đối thấp.

Đường truyền quang không dây có một vài nhược điểm. Tín hiệu quang bị suy giảm và tán sắc do hiện

tượng truyền đa đường. Đường truyền quang không dây bị ảnh hưởng bởi những nguồn sáng xung quanh hay

nhiễu nền [3, 4]. Công suất tối đa của ánh sáng quang bị giới hạn bởi những quy định về bảo vệ mắt và da [2].

Đầu thu quang không dây yêu cầu photodetector có vùng nhạy lớn để thu nhận đủ công suất và đạt được chất

lượng tín hiệu chấp nhận được, thường thì Bit-error-rate (BER) là dưới 10-3[3].

Trong môi trường có phản xạ, khi tốc độ truyền quá lớn, hệ thống cần sử dụng kỹ thuật ghép kênh đa sóng

mang để chia luồng dữ liệu thành nhiều luồng nhỏ có tốc độ thấp. OFDM là kỹ thuật sử dụng hiệu quả băng

thông bằng cách dùng các sóng mang con trực giao. Một ký hiệu OFDM có thể chứa rất nhiều sóng mang con

chồng lấn lên nhau về mặt phổ tần, nhờ vậy, băng thông được tận dụng hiệu quả. Cùng với đó là việc thực hiện

OFDM khá đơn giản với thuật toán IFFT cho luồng phát và thuật toán FFT ở luồng thu [4]. Kỹ thuật OFDM còn

hiệu quả trong mạng đa truy cập, hệ thống truyền vô tuyến trên sợi quang (RoF) [5]. Gần đây, nhiều nghiên cứu

tập trung vào cải thiện chất lượng hệ thống quang vô tuyến dùng kỹ thuật OFDM[6]. Trong bài báo này, chúng

tôi phát hiện khả năng tự đồng bộ tín hiệu MPAM đơn cực trong hệ thống OFDM và đề xuất ứng dụng vào hệ

thống quang vô tuyến. Hệ thống quang vô tuyến được đề cập ở đây có thể phát triển để ứng dụng cho các hệ

thống vô tuyến trong môi trường quang tự do (Radio-on-free space optical: RoFSO). Đây là hệ thống được đề

xuất trong thời gian gần đây [7]. Phần còn lại bài báo được trình bày như sau: phần 2 trình bày nguyên lý quang

vô tuyến, phần 3 là tự đồng bộ tín hiệu MPAM, phần 4 trình bày hệ thống quang vô tuyến dùng OFDM, phần 5

trình bày kết quả mô phỏng, và phần cuối cùng là kết luận.

TỰ ĐỒNG BỘ TÍN HIỆU MPAM TRONG OFDM

Gọi dữ liệu cần truyền có dạng ( 1,..., )iX i N , N là số sóng mang con, 1,..., N và const ,

( )s t là tín hiệu dịch vòng lần của tín hiệu ( )s t .

Biến đổi Fourier đảo của tín hiệu X :


ISBN: 978-604-82-1375-6 77

2

1

( )N

j ift

i

i

s t X e

(17)

Sau khi thêm cyclic prefix và lấy lại N mẫu, giải sử việc lấy này bi lệch ký hiệu so với ban đầu. Ta có

tín hiệu sau khi loại cyclic prefix như sau:

2 ( )

1

( )N

j if t

i

i

s t X e

(18)

Sau khi thực hiện biến đổi FFT thuận ta có kết quả như sau:

' 2 ( ) 2

1 1

( )N N

j if t j lft

i

l i

X k X e e

(19)

Do tính trực giao của của các hàm sóng mang nên phương trình trên trở thành

'

21

( )N

i

j ifi

XX k

e

(20)

Để tiện tính toán, ta đặt 2x if

' cos( ) sin( )i iX X x j x (21)

Để có thể khôi phục tín hiệu ban đầu, ta tính biên độ của tín hiệu nhận được

2 2' cos( ) sin( )i i iX X x x X (22)

Như vậy, để hệ thống tự đồng bộ tín hiệu MPAM, ta cần tính biên độ của tín hiệu nhận được.

NGUYÊN LÝ HỆ THỐNG QUANG VÔ TUYẾN

Điều chế cường độ và tách sóng trực tiếp

Nhiệm vụ chính của đầu phát quang là chuyển đổi tín hiệu điện thành tín hiệu quang và phát tín hiệu ra

kênh truyền. Laser Diode (LD) thường được sử dụng làm nguồn phát quang. Đối với LD điều chế tuyến tính, tín

hiệu điện mang thông tin s(t) được điều chế thành công suất quang theo công thức:

0( ) [1 . ( )]P t P m s t (23)

với P0 là công suất trung bình của đầu phát và m là chỉ số điều chế quang.

Đối với LD có điều chế không tuyến tính, chúng sẽ tồn tại những méo dạng điều chế. Công suất chủ yếu

của méo dạng điều chế ngoài (IMD) là hàm bậc 3 [8]. Do vậy, công suất quang phát ra P(t) được tính như sau :

3

0 3( ) [1 ( ) ( )]P t P s t s t (24)

với 3 là hệ số phi tuyến bậc 3.

Tại đầu thu, gọi X(t) là công suất tức thời của nguồn phát quang. Y(t) là dòng tức thời sau photodetector.

Y(t) tỉ lệ thuận với tổng công suất thu được

( ) ( ) ( ) ( )Y t RX t h t N t (25)

với R là đáp ứng của photodetector, là nhân chập, h(t) là đáp ứng của kênh truyền quang, N(t) là nhiễu

nền được mô phỏng như nhiễu AWGN có phương sai như biểu thức sau [9]:

2 2 2bg th (26)

với2 2bg bg bg nbf bqrp A I R và

42 B abs

F

k T

th nbf bRI R

với q là điện tích electron, r là đáp ứng của photodetector, bgp là độ bức xạ của nguồn nhiễu đẳng hướng,

bgA là diện tích vùng detector, là băng thông bộ nhiễu quang, nbfI là hệ số băng thông nhiễu, bR là tốc độ

bit, Bk là hằng số Boltzmann, absT là nhiệt độ tuyệt đối, FR là điện trở hồi tiếp của bộ tiền khuếch đại. Khi sử

dụng OFDM, một khoảng băng thông cần được thêm vào cho khoảng tiền tố vòng. Đối với môi trường trong


ISBN: 978-604-82-1375-6 78

nhà, khoảng tiền tố vòng là không đáng kể so với tổng thông tin có ích nên phương sai của nhiễu có thể được

tính bằng biểu thức (4).

Kênh truyền quang không dây

Hình 1 trình bày mô hình kênh truyền quang vô tuyến trong nhà [10].Trong trường hợp đơn giản, mô hình

kênh truyền quang không dây trong nhà là đường truyền thẳng và có đáp ứng khá phẳng. Đáp ứng kênh truyền

có thể được tính như sau [10]:

(0) 12

( ; , ) cos ( ) . ( / )nnFOV

h t S R d rect t R c

(27)

với S là đầu phát; R là đầu thu; là góc của đầu thu; FOV là vùng nhìn thấy (field of view); d là góc

đối diện với đầu thu; n là số mode của búp bức xạ và tính bằng công thức: 1/2ln 2 / ln(cos )n ; và 1/2

là góc truyền nửa công suất.

Trong trường hợp có phản xạ, thời gian trễ truyền dẫn tưng ứng có thể được tính dựa trên vận tốc ánh sáng.

Đáp ứng trên từng đường thứ k được tính như sau[10]:

2

cos ( )cos( )( ) ( 1)1 22

1

ˆ( ; , ) . ( ;{ , ,1}, )

ni

Kk kn R

cRi

h t S R rect h t r n R A

(28)

i là hệ số phản xạ. n là tác động lên bề mặt, và A là vùng phản xạ.

Đầu phát

Đầu thu

( )R

ˆSn

ˆRn

R

RA

FOV

Hình 1. Mô hình kênh truyền trong nhà

HỆ THỐNG OFDM QUANG VÔ TUYẾN

Mô hình hệ thống OFDM quang vô tuyến được trình bày như

Hình 2. Khi qua kênh truyền LOS, hệ thống OFDM quang vô tuyến và hệ thống MIMO được phân tích

tương tự nhau trong điều kiện kênh truyền biết trước.

Info

rmat

ion

bit

s

Sy

mb

ol

Map

per

LD

Info

rmat

ion

bit

s

Sy

mb

ol

Dem

app

er

Remove

CP &

FFTPD

… … …

( )U t ( )P t '( )P t ( )R t

( )n t

Zer

o F

orc

ing

ˆ ( )U t

…

IFFT

& CP

…

Hình 2. Mô hình hệ thống OFDM quang vô tuyến

Ta xét tín hiệu quang truyền đi ( )P t bao gồm sự không tuyến tính của LD. Do vậy, tín hiệu nhận được ở

đầu thu:


ISBN: 978-604-82-1375-6 79

'

1

30 3

1

( ) ( )

[1 ( ) ( )]

K

k

k

K

k i i

k

P t H P t

H P U t U t

(29)

Tín hiệu điện ở đầu thu sau khi thêm nhiễu:

'

1

33

1

( ) ( )

( ) ( )

[1 ( ) ( ) ( )]

K

k

k

K

k i i

k

R rP t n t

r H P t n t

S H U t U t n t

(30)

với 0.S r P .

Tín hiệu ở đầu thu được tách bằng thuật toán ZF được biểu diễn như sau:

1

33

1

ˆ ( ) ( ) . ( )

[1 ( ) ( )] . ( )

K

k

k

K

i i k

k

U t rP t D n t

S U t U t D n t

(31)

Tín hiệu trên một kênh sau Matched Filter bao gồm dòng mong muốn nhận được ( )D t , phi tuyến ( )Z t và

nhiễu:

'

1

( ) ( ) ( ) ( )

K

k

k

U t D t Z t D n t

(32)

với ( )iD t và ( )iZ t được tính như sau[11]:

3 3

0 3 0 1 14( ) [ (2 1)]. ( )cos( )i kD t S m m N R t t (33)

3 33 0 4

2 2,

3 33 0 4

2 2, 2, ,

( ) ( )cos (2 ) (2 )

( ) ( ) ( ) cos ( ) )

cos ( ) ) cos ( )

N N

i k k q k q k

q k k q

N N N

p p q q k k p q k k

p q q p k k q p

p q k k p q k k

Z t S m R t t

S m R t R t R t t

t t

1) , k K

(34)

với m0là chỉ số điều chế quang.

Trong trường hợp chỉ có LOS, đầu thu có thể ước lượng chính xác pha và độ trễ của tín hiệu tại sóng mang

con k=1, ta đặt 1 và 1 là 0 thì SINR và BER trên luồng thứ i có thể được xác định như sau:

2 3 2 2310 3 02 4

[ (2 1)]iE D m m N S

(35)

222 6 23 71

3 02 2 4var ( 1)iZ m N N S

(36)

Như vậy:


ISBN: 978-604-82-1375-6 80

2

22 var

i

i

i i

E DSINR

D Z

(37)

Khi sử dụng 2-PAM, BER của luồng thứ i được tính như sau:

12i iBER erfc SINR (38)

Như vậy, BER tổng cộng của hệ thống coi như trung bình của các BERi:

1

1

N

iN

i

BER BER

(39)

Như vậy, khi qua kênh truyền LOS thì chất lượng của hệ thống OFDM không khác biệt so với hệ thống

đơn sóng mang. Tuy nhiên, khi qua kênh truyền có phản xạ, hệ thống OFDM có thể loại bỏ ảnh hưởng của can

nhiễu liên ký hiệu (ISI) bằng tiền tố vòng (CP). Do đó, việc ước lượng và cân bằng có thể được thực hiện dễ

dàng hơn và chất lượng hệ thống được cải thiện.

KẾT QUẢ MÔ PHỎNG

Các thông số mô phỏng hệ thống OFDM quang không dây được liệt kê trong Bảng 1.

Bảng 1. Thông số của hệ thống MIMO quang không dây

Kí hiệu Giá trị

0P 0,1W

( )ST 1,0

R 0,75 /A W

bgP 25,8 / ( . )W cm nm

K 4

nbfI 0,562

absT 0300 K

A 21,0cm

( )g 1,0

30nm

1/2 0 0 010 , 15 , 20

0m 0,5

FR 10K

N 64

bR 100Mbps

Hệ thống dùng 64 sóng mang con, 4 pilot, khoảng bảo vệ được chọn lớn hơn thời gian trễ của kênh. Trong

trường hợp chỉ có đường truyền thẳng, khoảng bảo vệ sẽ được bỏ qua. Hình 3là mô hình thiết lập mô phỏng

trong điều kiện chỉ có đường truyền thẳng. Đầu phát và đầu thu cách nhau 5m. Hình 4trình bày thiết lập mô

phỏng hệ thống OFDM trong trường hợp có phản xạ và góc tới của đường phản xạ bằng với góc nữa công suất

(200). Trong trường hợp góc nữa công suất là 100 hoặc 150, góc của đường phản xạ sẽ giảm xuống tương ứng.

Hình 5 trình bày kết quả của hệ thống OFDM trong trường hợp kênh truyền có đường truyền thẳng. Kết

quả cho thấy khi ta tăngR thì nhiễu công suất tín hiệu thu sẽ giảm. Kết quả này phù hợp với phương trình lỗi ở

trên.. Trong trường hợp có đường phản xạ, hệ thống OFDM hiệu quả hơn so với hệ thống quang đơn sóng mang

nhờ khả năng loại bỏ đa đường ở phía thu bằng khoảng bảo vệ. Đồng thời việc ước lượng và khắc phục các hiệu


ISBN: 978-604-82-1375-6 81

ứng của kênh được thực hiện dễ dàng ở miền tần số nhờ vào pilot. Hơn nữa việc xác định điểm loại cyclic prefix

không ảnh hưởng đến chất lượng của hệ thống.

Hình 3. Mô hình mô phỏng hệ thống OFDM với đường truyền thẳng (LOS)

Hình 4. Mô hình mô phỏng hệ thống OFDM có phản xạ

Hình 5. Kết quả của hệ thống OFDM trong trường hợp có phản xạ

KẾT LUẬN

Bài báo đã đề xuất việc tự đồng bộ tín hiệu MPAM đơn cực trong hệ thống quang vô tuyến. Kết quả phân

tích cho thấy hệ thống có thể hoàn toàn đồng bộ và không cần phải xác định chính xác khoảng cyclic prefix. Kỹ

thuật OFDM cho kết quả tốt cho môi trường truyền có phản xạ trong nhà. Các phương trình SINR và BER được

kiểm chứng bằng cách mô phỏng hệ thống trên phần mềm. Việc khảo sát SINR và BER cho thấy hệ thống

OFDM quang vô tuyến trong nhà cho chất lượng tốt hơn hệ thống đơn sóng khi truyền qua môi trường có phản

xạ. Những vấn đề về đánh giá và phân tích tối ưu các thông số trong thiết kế cần được nghiên cứu tiếp theo.

R

Tx

Rx

Phản xạ 200

200

Tx

Rx

R=5m


ISBN: 978-604-82-1375-6 82

AN AUTO SYNCHRONIZATION TECHNIQUE OF UNIPOLAR MPAM SIGNALS AND ITS

APPLICATION FOR OPTICAL WIRELESS COMMUNICATION SYSTEMS

Dang Le Khoa1, Nguyen Huu Phuong1, Hiroshi Ochi2

1University of Science, VNU-HCM 2Kyushu Institute of Technology, Japan

ABSTRACT

Optical wireless systems have attracted attention, because they allow high-speed transmission without electromagnetic interference. Orthogonal frequency division multiplexing (OFDM) can send multiple high speed signals by using orthogonal carrier frequencies. Recently, studies have been focused on the optimal OFDM technique for optical wireless systems. When using OFDM, one important issue is to be considered in definingthe cyclic prefix and removing its from the frame before the receiver detects signals. In this paper, we propose a newauto synchronization technique of unipolar MPAM signals. It can removethe cyclic prefix in any sample of the OFDM frame usingunipolar MPAM. It is a candidate forwideband systems and using 2-PAM or 4-PAM.a few level.The results of mathematical analysis and simulations show thatit can be used for optical wireless systems.

Keywords: optical wireless, MIMO, OFDM


[1]. Y. Shi, S. Member, C. M. Okonkwo, D. Visani, H. Yang, H. Van Den Boom, and G. Tartarini,

“Ultrawideband Signal Distribution Over Large-Core POF for In-Home Networks,” J. Light. Technol.,

vol. 30, no. 18, pp. 2995–3002, 2012.

[2]. A. C. Boucouvalas, “Indoor ambient light noise and its effect on wireless optical links,” IEE Proc.

Optoelectron., vol. 143, no. 6, 1996.

[3]. R. A. Cryan, “Sensitivity evaluation of optical wireless PPM systems utilising PIN-BJT receivers,” IEE

Proc.-Optoelectron, vol. 14, no. 6, pp. 355–359, 1996.

[4]. Đ. L. Khoa, N. T. An, B. H. Phú, and N. H. Phương, “Thực hiện hệ thống OFDM trên phần cứng,” Tạp

chí PTKHCN ĐHQG TPHCM, vol. 12, pp. 73–83, 2009.

[5]. C. Lin and A. Using, “Studies of OFDM Signal for Broadband Optical Access Networks,” IEEE J. Sel.

Areas Commun., vol. 28, no. 6, pp. 800–807, 2010.

[6]. S. Dimitrov, S. Member, and H. Haas, “Information Rate of OFDM-Based Optical Wireless

Communication Systems With Nonlinear Distortion,” J. Light. Technol., vol. 31, no. 6, pp. 918–929,

2013.

[7]. D. R. Kolev, K. Wakamori, and M. Matsumoto, “Transmission Analysis of OFDM-Based Services Over

Line-of-Sight Indoor Infrared Laser Wireless Links,” J. Light. Technol., vol. 30, no. 23, pp. 3727–3735,

Dec. 2012.

[8]. S. K. K. Kumamoto, K. Tsukamoto, “Nonlinear distortion suppression scheme in optical direct FM radio-

on-fiber systems,” IEICE Trans. Electron, vol. E84–C, pp. 541–546, 2001.

[9]. J. R. BARRY, “Wireless Infrared Communications,” Kluwer Acad. Publ., vol. 9219, no. 97, 1997.

[10]. J. R. Barry, J. M. Kahn, W. J. Krause, E. a. Lee, and D. G. Messerschmitt, “Simulation of multipath

impulse response for indoor wireless optical channels,” IEEE J. Sel. Areas Commun., vol. 11, no. 3, pp.

367–379, Apr. 1993.

[11]. D. Takase and T. Ohtsuki, “Optical wireless MIMO communications (OMIMO),” IEEE Glob.

Telecommun. Conf. GLOBECOM ’04., vol. 2, no. 5, pp. 928–932, 2004.

Documents

TOÀN VĂN KỶ YẾU HỘI NGHỊ - web.hcmus.edu.vnweb.hcmus.edu.vn/images/stories/qhqt/hnkh_9/DTVT.pdf · Hệ thống có chức năng thiết lập mã số cho người dùng