V. A FREKVENCIA-SZINTÉZER ÁRAMKÖRÖK …

Mikroelektronika egyes termikus problémáinak kezelése V. fejezet

1. oldal

Tartalomjegyzék

V. A FREKVENCIA-SZINTÉZER ÁRAMKÖRÖK HŐMÉRSÉKLETÉNEK CSÖKKENTÉSI LEHETŐSÉGEI, KÜLÖNÖS TEKINTETTEL AZ AMBIENT INTELLIGENCE ALKALMAZÁSOKRA 2

1 Bevezetés 2

2 A megvalósítandó áramkör 2

3 A megvalósítás technológiai lehetőségei 4

4 Frekvenciaosztó áramkörök felépítése 5 Állandó osztásarányú frekvenciaosztók 5 Két érték között változatható osztásarányú frekvenciaosztók 6 Állítható osztásarányú frekvenciaosztók 6 Számlálóból felépülő frekvenciaosztó 7 Léptető regiszterből felépülő frekvenciaosztó 7 DMP-ből felépülő frekvenciaosztó 8

5 A megvalósított ECL frekvenciaosztó áramkör 9

6 Az új architekturális megfontolás, a megvalósított SCL frekvenciaosztó áramkör 10

7 1agyfrekvenciás digitális logikákban alkalmazott kapcsolások 13 ECL áramkörök 14 SCL áramkörök 15

8 Layout tervek 18 ECL frekvenciaosztó layout terve 19 SCL frekvenciaosztó layout terve 22

9 Összefoglalás 24

10 Irodalomjegyzék 25


2. oldal

V. A frekvencia-szintézer áramkörök hőmérsékletének csökkentési lehetőségei, különös tekintettel az Ambient Intelligence alkalmazásokra

1 Bevezetés

Disszertációm záró fejezetében a nagyfrekvenciás integrált áramkörökben alkalmazott PLL áramkörök fogyasztásának csökkentési lehetőségeivel szeretnék foglalkozni, különös tekintettel a visszacsatoló hurokban található frekvenciaosztó áramkör architekturális és áramköri szintű megvalósításának lehetőségeivel. Ezen áramkör fogyasztásának csökkentése, a hosszabb akkumulátor élettartam illetve a disszipáció, így az integrált áramkör hőmérsékletének csökkentése miatt is fontos. Az áramkör hőmérsékletének nagyon fontos, a tervezés során figyelembe veendő szempontja is van: az egyes blokkok fokozott disszipációja miatt megnövekedett hőmérséklet ugyanis megváltoztathatja a közeli analóg áramkörök tranzisztorainak munkapontjait, így akár meghiúsíthatja az egyes analóg blokkok működését, sőt akár az egész áramkör hibás működéséhez vezethet.

Az áramkörök hőmérsékletének csökkentése külön fontossággal bír esetleges emberi test felszínére, illetve az emberi testbe ültetethető szenzorok esetén. Ezen érzékelők a mért adatokat (vérnyomás, pulzus szám, vér oxigén tartalma, szívritmus, EKG jelek, páratartalom, stb.) leggyakrabban valamilyen szabványos, vezeték nélküli kommunikációval (BlueTooth, ZigBee, WLAN) juttatják el a mérési eredményeket a jelfeldolgozó, központi egységhez. A testbe ültetett szenzoroknál a biokompatibilitás nagyon fontos szempont, nem csak a tok anyagának a megválasztása szempontjából, hanem a megengedhető maximális hőmérséklet szempontjából is. Nem utolsó szempont a testbe ültetett szenzor áramkörök tápellátásának a kérdése sem. Meddig működjön egy elemről, mennyiszer kelljen, illetve lehessen cserélni?

Kutatómunkám célja egy a frekvencia-szintézer áramkörökben széleskörűen alkalmazott nagyfrekvenciás programozható frekvenciaosztó áramkör megtervezése, megvalósítása volt két különböző integrált áramköri technológián. Külön figyelmet fordítottam – a rendelkezésre álló technológia adta lehetőségeket mérlegelve – a fogyasztás csökkentésének architekturális és áramköri kapcsolási szintű csökkentésének lehetőségeire.

Ebben a fejezetben szeretném bemutatni a frekvenciaosztó áramkörök tervezésénél figyelembeveendő szempontokat, illetve külön ismertetem egy újszerű, fázis-váltós architektúrán alapuló frekvenciaosztó áramkör tervezésének lépéseit, melynek alkalmazásával jelentősen sikerült lecsökkenteni az áramkör fogyasztását, így a frekvencia-szintézer áramkör saját-disszipációból eredő hőmérsékletét is.

2 A megvalósítandó áramkör

Rádiófrekvenciás adó és vevő áramkörök legnagyobb fogyasztású részei a legmagasabb frekvencián működő részegységek, mint például a frekvencia-szintézer áramkörök, az adó fokozat teljesítmény erősítője (PA – Power Amplifier) és a vevőrész alacsony zajú erősítője (LNA – Low Noise Amplifier). A frekvencia-szintézer áramkörök szinte minden esetben fáziszárt hurkos (PLL – Phase Locked Loop) felépítésűek.

A frekvencia szintézerek feladata a bejövő jelnek és a beállított osztásaránynak megfelelően egy pontos, stabil, nagyfrekvenciás jel előállítása. Ezt a kimenő jelet rádiófrekvenciás átvitel esetén vivőfrekvenciának használják fel. A frekvenciaosztók fő feladata a fáziszárt-hurkos (Phase-Locked Loops) frekvencia szintézerek (V.1. ábra) kimenő frekvenciájának pontos beállítása, behangolása.


3. oldal

V.1. ábra – Fáziszárt hurkos frekvencia-szintézer áramkör

Az európai mobil hírközlő rendszerek felépítése – a frekvencia újrafelhasználásának érdekében – a cellás elvet követi. A lefedni kívánt területet fürtökre (cluster), a fürtöket hatszögletű cellákra tagolják. Minden cella közepén egy bázisállomás található. A cella lényegében a bázisállomás által lefedett területet jelképezi. A GSM 900 rendszer esetén egy fürtöt 7 cella alkot (V.2. ábra). A rendelkezésre álló frekvenciasávot az egyes fürtökön belül a cellák között szétosztják, így egy fürtön belül, az egyes cellák más-más frekvenciasávot használnak. Így elérhető, hogy az azonos frekvenciasávot használó cellák kellő távolságba kerüljenek, hogy egymás működését ne zavarják.

V.2. ábra – Egy fürt felépítése (GSM 900/1800 rendszer)

Az egyes cellákban lévő bázisállomás és a mozgó illetve hordozható állomás – mobiltelefon, 3G kommunikációs eszköz – között jön létre rádiófrekvenciás összeköttetés. A földi mobil hírközlő rendszerek 450MHz, 900MHz, 1800MHz illetve az újabb szabványok szerint, főleg szélessávú adatátviteli céllal 2400MHz körüli sávban üzemelnek. A mobilkészülék és a bázisállomás (uplink), illetve a bázisállomás és a mobilkészülék (downlink) közötti kommunikáció két külön frekvencián, egy időben történik, azaz az összeköttetés kétfrekvenciás duplex üzemmódú.

E duplex távolság a GSM 900 rendszer esetén fD=45 MHz. A rendelkezésre álló üzemi frekvenciasáv 890-915 MHz (uplink) és 935-960 MHz (downlink). A szomszédos csatornák vivőinek a távolsága 200 kHz. Így a rendelkezésre álló csatornaszám (125) egy fürtön belül 125.

A földi mobil hálózatok időosztásos többszörös hozzáférésű (TDMA) rendszerek. Egy vivő frekvencián megvalósított kommunikációt 8 időrésre (burst) osztják fel. Így egy vivőfrekvencián akár 8 darab folyamatos kommunikáció is folyhat.


4. oldal

Egy mobil kommunikációt megvalósító frekvencia szintézernek pontosnak, gyors átállásúnak kell lennie, hiszen összeköttetés közben az állandó kapcsolathoz folyamatosan váltani kell az uplink és a downlink vivőfrekvenciája között. A GSM 900 szabványban 270 frekvenciaugrást (frequency hopping), a Bluetooth átvitelnél akár 1600 frekvenciaugrást is végre kell hajtani másodpercként. A vivőfrekvencia ezen gyors és pontos átállításáért a frekvenciaosztó áramkörök a felelősek.

3 A megvalósítás technológiai lehetőségei

Az áramkör tervezésének elkezdése előtt a gyártási technológia kiválasztására van szükség. Ehhez természetesen hozzátartozik a gyártóval történő előzetes kapcsolatfelvétel, melynek során tisztázódik a rendelkezésre álló tervezőrendszerhez illeszthető technológiai csomag (Design-kit vagy Hit-kit) kérdése. Mindenek előtt azonban a megvalósításhoz szükséges minimális csíkszélességű technológiát kell kiválasztani. Mivel nagyfrekvenciás alkalmazásról van szó (1GHz feletti tartomány) így mindenképp törekedni kell a minél kisebb csíkszélességű technológiára. Azonban a legyártott, tokozott és letesztelt integrált áramkör végső árát nagyban befolyásolja az eladni kívánt darabszám és maga a technológiai folyamat költsége. Minél kisebb csíkszélességű technológiát választunk, annál drágább lesz az áramkör legyártatása is. Tipikusan a mobil kommunikáció piaca nagy darabszámban gyártott, de a lehető legolcsóbb eszközöket kívánja. Ezért is a tervezők törekednek ügyes technológia választással, esetleg új architekturális illetve kapcsolástechnikai módszerekkel a megvalósításnak még éppen megfelelő, de kellőképpen olcsó gyártási technológiát kiválasztani és azon megvalósítani a kívánt áramkört.

Jellemző, hogy a nagy processzorgyártó cégek mindig a létező legkisebb csíkszélességen (jelenleg 65…45nm CMOS technológia) valósítják meg bonyolult digitális áramköreiket, ami érthető is, hiszen egyre inkább próbálják emelni a működési frekvenciát (bár ez a trend egyre inkább lassul az utóbbi években), egyre több elemet integrálnak egységnyi felületre, párhuzamosítanak, stb. A rendkívül nagy keresletnek és a jó kihozatali aránynak (50…60%) köszönhetően azonban ezen integrált áramkörök ára mégis elérhető magasságban maradnak. Ha jól belegondolunk, egy mai mobiltelefon ára körülbelül megfelel egy ilyen előbb említett processzor árának. Ezért is érthető, hogy egy a vezeték nélküli kommunikációt lehetővé tevő integrált áramköri adó illetve vevő áramkör (transciever áramkör) ára csak a töredéke lehet egy teljes mobil telefon árának.

Az ezredfordulón elérhető legkisebb csíkszélességű technológián (180 illetve 130nm) egyszerű CMOS áramköri kapcsolással megvalósíthatóvá váltak volna különböző RF áramkörök, azonban a gyártatás költsége akkoriban elképzelhetetlenül nagy lett volna. Ezért is a tervezők törekedtek régebbi, nagyobb csíkszélességű technológiát választani. Leginkább a 0.6µm BiCMOS (kombinált bipoláris és CMOS) és a 0.35µm CMOS technológiát preferálták. Mindkét technológia választása esetén a legnagyobb frekvencián működő blokkok (PLL hurok egyes részei, az adófokozat kimenetén található teljesítményerősítő és antennaillesztő áramkörök, stb.) közül a nagyfrekvenciás digitális áramköri részleteket normál CMOS logikával nem lehet megvalósítani. A BiCMOS technológia esetén az áramkörök gyors működését, a nagyobb csíkszélességű technológia ellenére a (MOS-FET tranzisztorokhoz képest) nagyáramú bipoláris tranzisztorok alkalmazása teszi lehetővé. A nagyobb áramokkal az ugyanakkora parazita kapacitásokat sokkal gyorsabban lehet kisütni illetve feltölteni. Értelemszerűen kisebb csíkszélességű technológia alkalmazásával magukat a parazita kapacitásokat csökkentjük, melyek ugyanolyan gyors feltöltéséhez vagy kisütéséhez kisebb áram is elegendő. Ezért válik lehetővé kisebb csíkszélességű technológián csak MOS-FET tranzisztorok alkalmazása.


5. oldal

Nagyfrekvenciás logikák megvalósítására BiCMOS esetben az ún. Emitter Csatolt Logikát (Emitter Coupled Logic), CMOS esetén pedig a TSPC (True Single Phase Clocking) technikát és a Source Csatolt Logikát (Source Coupled Logic) alkalmazzák.

A tanszéki kutatómunkám során mind az ECL, mind a SCL áramköri megvalósítással egyaránt volt lehetőségem foglalkozni. Munkámban nagy segítségemre volt az Integration Hungary Kft. is, nem csak a szakmai tanácsadás szintjén, hanem biztosították mindkét áramkör gyártatásának feltételeit és az első BiCMOS áramkör (ECL alapú) megtervezéséhez szükséges XFAB 4.4.6 0.6µm BiCMOS technológiát is a rendelkezésünkre bocsátották.

Szerencsére az Elektronikus Eszközök Tanszékének, így az itt tanuló, kutató hallgatóknak is a(z) Europractice Multi-Project Wafer szolgáltatón keresztül lehetősége van hozzáférni és akár prototípus áramköröket gyártatni az Austria Microsystems (AMS) különböző európai egyetemek és kutatóhelyek számára rendelkezésre álló technológiáin. Ezért esett a választás a második (SCL alapú) frekvenciaosztó áramkör elkészítésekor a már kisebb csíkszélességű AMS 3.4 0.35µm CMOS technológiára.

4 Frekvenciaosztó áramkörök felépítése

A frekvenciaosztó áramköröknek többféle csoportosítása létezik. A frekvenciaosztók a működésük során beállítható osztásarányok száma szerint [V.1] az alábbiak lehetnek

1. Állandó osztásarányú frekvenciaosztók Prescaler

2. Két érték között állítható osztásarányú frekvenciaosztók Dual-modulus Prescaler – DMP

3. Állítható osztásarányú frekvenciaosztók Presettable Divider, programmable Divider, Divide-by-N circuits

a. Számlálóból felépülő frekvenciaosztók

b. Léptető regiszterből felépülő frekvenciaosztók

c. DMP-ből felépülő frekvenciaosztók Variable Modulus Prescaler, Multi-Modulus Prescaler

• Pulzus Elnyelő áramkörök Pulse Swallower Circuits

Egy másik csoportosítás szerint megkülönböztetünk szinkron és aszinkron frekvenciaosztót. Szinkron frekvenciaosztó esetében az egymásután kötött blokkokat (tipikusan flip-flop egységek) egy közös órajel vezérli, ezért a szinkron frekvenciaosztók ugyan gyorsabb működésre képesek, mint az aszinkron osztók, azonban minden flip-flop a bejövő, maximális órajel frekvenciával működik, ami az áramfelvétel jelentős megnövekedéséért lehet felelős. Aszinkron frekvenciaosztó esetén az n. fokozat kimenete szolgáltatja a következő (n+1). fokozat(ok) leosztott órajelét, így az eredeti órajelhez képest a következő fokozatok órajele pontosan n számú fokozat késleltetését szenvedi el, ami megnöveli az áramkör fázistolását. Mivel a osztót felépítő blokkok nem a maximális frekvenciával működnek, ezért a fogyasztás alacsonyabb, mint szinkron esetben.

Állandó osztásarányú frekvenciaosztók

A legegyszerűbb frekvenciaosztók egy előre beállított állandó számmal osztanak. Ezt az osztásarányt megváltoztatni sem működés megkezdése előtt, sem működés közben nem lehet. Ezeket az osztókat állandó osztásarányú frekvenciaosztónak nevezzük.

V.3. ábra – D tárolóval megvalósított

frekvenciaosztó


6. oldal

A legegyszerűbb frekvenciaosztó (V.3. ábra) egy olyan master-slave D tároló, amelynek a negált kimenete vissza van csatolva a bemenetére, így a kimeneten megjelenő érték órajel periódusonként invertálódik, azaz a bejövő jel frekvenciáját a master-slave D tároló kettővel osztja le. Ezzel a kapcsolási módszerrel végeredményben egy T flip-flopot kapunk. Így n darab T flip-flop összekötésével 1:2n osztásarány valósítható meg.

Két érték között változatható osztásarányú frekvenciaosztók

Más frekvenciaosztók esetén a frekvencia osztásának aránya – akár működés közben is – két előre meghatározott, fix érték között változtatható. Ezeket a frekvenciaosztókat Dual-Modulus Prescaler-nek (DMP) hívjuk. A két érték között változtatható osztásarányú frekvenciaosztó használata esetén az osztásarány két előre megtervezett, rögzített érték lehet. Így a bemeneti jel az osztásarányt kiválasztó jelnek megfelelően lesz leosztva. Ez az osztásarány akár menetközben is változtatható.

V.4. ábra – DMP blokksémája

A bejövő frekvencia kettővel illetve hárommal való leosztása az FF1 és a FF2 jelű D flip-flop feladata (V.4 ábra). A V vezérlőjel értéke határozza meg az aktuális osztásarányt. Ha ez az érték ”0”, akkor kettővel, ha ”1”, akkor hárommal oszt a frekvenciaosztó áramkör.

V.5. ábra – DMP állapotgráfja

Az V.4. ábrán látható blokkséma alapján felírhatóak a VQQ nn ⋅=+2

11 és a nnn QQQ 21

12 ⋅=+

összefüggések, amelyekben az egyes tárolók aktuális belső állapotát nQ , a következő

állapotát 1+nQ jelöli. Az összefüggések alapján felrajzolható az áramkör működését szemléltető állapotgráf (V.5. ábra).

Az állapotgráfról leolvasható, hogy ha a DMP működése közben az V jel „1”-re változik, akkor az áramkör még kettes osztásarányban működik egészen addig, amíg a belső állapota el nem éri a 01-t. Ezen állapot elérésekor tér át a DMP hármas osztásarányra, és hárommal osztóként működik addig, míg a V jel aktív „1” szinten marad.

Állítható osztásarányú frekvenciaosztók

Ha a működés ideje alatt az osztás értéke szabadon változtatható (2-nél több osztásarány), akkor állítható osztásarányú frekvenciaosztókról beszélünk (Presettable Divider). Az ilyen


7. oldal

típusú frekvenciaosztóknak több – architektúrájukban különböző – megvalósítási lehetősége van.

Gyakorlati alkalmazások során, ha a frekvenciaosztó áramkörbe bejövő frekvencia túl magas ahhoz, hogy a változtatható osztásarányú frekvenciaosztó fokozat megfelelően működjön, akkor állandó osztásarányú frekvenciaosztót alkalmazunk. Ezáltal a bejövő frekvenciát egy ilyen, magas frekvencián működni képes egyszerű áramkörrel oly mértékben csökkentettük le, hogy az állítható osztásarányú frekvenciaosztó már fogadni tudja ezt a frekvenciájában lecsökkentett jelet úgy, hogy működésében ne essen hiba. A Prescaler áramkörök nemcsak azért tudnak magas frekvencián működni, mert egyszerűbb az áramköri felépítésük, hanem azért is, mert az osztásarány állandó, tehát az átállítás késleltetési ideje nulla.

Számlálóból felépülő frekvenciaosztó

fbe

fki

Kom

pará

torclk

clr

Qa

Qb

Qc

Qd

Szá

mlá

ló

A0

A1

A2

A3

B0

B1

B2

B3 N o

sztá

sará

ny

V.6. ábra – Számlálóból felépülő frekvenciaosztó

Az állítható osztásarányú frekvenciaosztók legegyszerűebb esete az, mikor a frekvenciaosztó áramkör lényegében egy – parallel load vagy reset bemenettel rendelkező – számlálóból épül fel (V.6. ábra). A számláló a beérkező jel ütemére elkezd felfelé számolni, egészen addig, amíg el nem ér egy előre beállított értéket (N). Ha ezt az előre beállított értéket eléri, akkor a számláló lenullázódik és újraindul (Reset). Így a bejövő jel minden N-edik ütemére jelenik meg egy impulzus a kimeneten, tehát az áramkör N értékkel osztja a bejövő frekvenciát. Másik esetben az áramkör egy beállított N értéktől lefelé számol, és mikor eléri a 0-t, akkor a számlálóba parallel újra betöltődik ez az N érték.

Léptető regiszterből felépülő frekvenciaosztó

D-FFQD

D-FFQD

D-FFQD

D-FFQD

D-FFQD

D-FFQD

D-FFQD

D-FFQD

fbe

fki

Párhuzamos betöltés

V.7. ábra – Párhuzamos betöltésű, visszacsatolt léptető regiszteres frekvenciaosztó

A léptető regiszteres (shift register) megoldás esetén egy bemenetére visszacsatolt léptető regiszterbe (V.7. ábra) betöltött bináris értéket (ez határozza meg az osztásarányt) az órajel


8. oldal

ütemére (bejövő frekvencia) léptetjük, így a léptető regiszter kimenetén megjelenő jel már a leosztott frekvenciájú jelet szolgáltatja. Például, ha egy 8 elemű lépető regiszterbe 10101010 értéket töltünk, akkor a bejövő jel frekvenciáját 2-vel fogja leosztani az áramkör. Ez a betöltött érték szabadon változtatható a működés során.

DMP-ből felépülő frekvenciaosztó

Az olyan állítható osztásarányú frekvenciaosztókat, amelyek csak két érték között változtatható frekvenciaosztókból épülnek fel, Variable Modulus vagy Multimodulus Prescaler-nek nevezzük. DMP-ből felépülő frekvenciaosztó áramköröket két üzemmódban lehet használni. Számláló típusú üzemmód esetén az egymás után kötött DMP fokozatok osztásarányainak a szorzata adja a teljes frekvenciaosztó áramkör osztásarányát (V.8. ábra). Ha a bemenő jel frekvenciája fbe akkor a kimenő jel frekvenciája

MN

beki

YX

ff

⋅= ,

ha N az éppen X értékkel osztó, M az éppen Y értékkel osztó DMP fokozatok száma.

A V.8 ábrán látható kapcsolás esetén az osztásarány 16, 24, 36, 54 és 81 lehet. Például, ha a 2/3 DMP közül 3 db hárommal való osztásra, 1 pedig kettővel való osztásra van beállítva, akkor a kimeneti frekvencia értéke

54

f

32

ff be

31

beki =

⋅=

Látható, hogy a bemeneti jel az osztásarányt kiválasztó jelnek megfelelően lesz leosztva. Ez az osztásarány akár menetközben is változtatható a lehetséges fix értékek között.

2/3DMP

IN OUT IN

fbe fki

2/3 2/3

OUT

2/3DMP

2/3DMP

IN OUT IN

2/3 2/3

OUT

2/3DMP

@ oszt sar nyá á

V.8. ábra – DMP-ből felépülő frekvenciaosztó

A Variable Modulus frekvenciaosztó áramkörök egyik vállfaja a pulzus elnyelő (pulse swallower) típusú frekvenciaosztók. Ezen frekvenciaosztók működése során egy előre meghatározott számú ütem elérésekor (N) jelenik meg az áramkör kimenetén egy impulzus. Ha működése során ezen ütemek közül B darabot elnyelünk, akkor az áramkör kimenetén megjelenő jel pontosan F ütemmel késleltetve jelenik meg, tehát az osztásarány N+B-re fog változni. Ez az B érték menetközben változtatható, így nagyon rugalmas, gyorsan állítható frekvenciaosztókat lehet megvalósítani.

Az ilyen típusú frekvenciaosztókban található DMP blokkok azonban periódusonként csak egy impulzust nyelhetnek el. Ezért biztosítani kell, hogy az osztásarány választó bemenetükön olyan impulzus jelenjen meg, hogy 1 legyen, mikor a DMP már 01 állapotba kerül, és 0 legyen, mire az áramkör újra eléri működése során ezt a 01 állapotot (lásd. V.5. ábra)


9. oldal

5 A megvalósított ECL frekvenciaosztó áramkör

A V.9. ábrán látható a BiCMOS technológián tervezett teljes ECL frekvenciaosztó blokkdiagramja, mely a bejövő jelet 64 és 71 között változtatható értékben tudja leosztani. Az áramkör három jól elkülöníthető részből épül fel: vezérlő logika, három D tárolóból álló állandó osztásarányú fokozat és három DMP egységből felépülő változtatható osztásarányú fokozat.

V.9. ábra – A frekvenciaosztó felépítése

Az egyes DMP fokozatok pulzus elnyelő tulajdonsággal rendelkeznek megfelelő vezérlés esetén. Az áramkör 64-gyel oszt, ha a DMP fokozatok osztásaránya kettő. Ha az első DMP osztását egy ütem idejére átállítjuk háromra, és utána visszaállítjuk kettes osztásra, akkor az áramkör 65-tel osztja le a bejövő jelet, egy ütemet elnyel. Ha csak a második DMP fokozat osztásarányát állítjuk át háromra, akkor két ütem lesz elnyelve, hiszen a kettővel leosztott bemenőjelből nyel el egy pulzust. A harmadik DMP fokozat pedig négy ütemet nyel el. Így a vezérlések különböző kombinációjában a három darab DMP 0-7 ütemet nyelhet el, azaz az osztásarány 64 és 71 között szabadon állítható. A pulzus(ok) elnyelésének nem kell feltétlenül pontosan a teljes periódus elején vagy végén megvalósulnia. Egy perióduson belül bármely pulzus elnyelésével a kívánt osztásarány elérhető.

Az osztásarány időben történő megváltoztatásáért az áramkör vezérlő egysége felel. Ez a vezérlő logika érzékeli a periódus végét, és különböző vezérlő jeleket küld az állítható osztásarányú fokozatoknak. E jelek hatására a fokozatok a kívánt osztásaránynak megfelelően elnyelnek, illetve nem nyelnek el egy-egy ütemet.

A DMP fokozatok osztásarányt kiválasztó bemenetére (2/3) érkező jelnek olyan szélesnek kell lennie – csak annyi ideig kell átállítani a fokozatot kettőről hármas osztásarányra –, hogy az áramkör csak egy impulzust nyeljen el. Ez a kívánt szélesség azonban az egyes fokozatoknál különböző a frekvencia függvényében, és még függ a fokozat aktuális állapotától is, hiszen a DMP fokozat csak a 01 állapotából tér át egy olyan állapotba, amikor a pulzus elnyelés megtörténik. Az egyes DMP fokozatok EN bemenetére az egyes fokozatok periódusidejének ( fT /1= , f az egység működési frekvenciája) figyelembevételével, olyan széles impulzus érkezik, hogy a 2/3 DMP egységnek legyen ideje áttérni hármas osztásarányra, elnyelni pontosan egy impulzust és visszatérni kettes osztásarányra.

A DMP fokozatok illetve az állandó osztásarányú fokozatban lévő D tárolók számának változtatásával az áramkör osztásarány tartománya szabadon változtatható. Ha az állandó osztásarányú fokozatok száma M, a DMP fokozatok száma N, B pedig az elnyelt pulzusok száma (0…2N-1 közötti érték), akkor a kimeneti frekvencia az alábbiak szerint alakul:


10. oldal

+=

+=

+⋅=

−+++ 1NMN

be

MN

be

MN

be

MN

beki

22

f;

2

f

B2

f

B22

ff

Így a minimális osztásarány 2N+M, ami jelen esetben 64, míg a maximális osztásarány 2N+M + B, jelen esetben 71 lehet. Megfigyelhető, hogy a DMP fokozatok számával a B értéktartományát tudjuk változtatni. A DMP és az állandó osztásarányú fokozatok együttes száma pedig meghatározza az alap osztásarányt. A fogyasztás csökkentése érdekében azonban törekedni kell a DMP fokozatok minél kisebb számára, mivel egy DMP áramkör több tárolót és logikai kaput is tartalmaz, így fogyasztása jóval nagyobb, mint egy egyszerű D vagy T flip-flopnak.

Természetesen hasonló pulzuselnyelő áramkörökben nem csak 2/3 DMP fokozatokat lehet alkalmazni. Irodalomkutatásaim során azonban pulzus elnyelő frekvenciaosztó áramkörökben csak 2/3 DMP alkalmazásával találkoztam és csak elvétve láttam 4/5 DMP blokkokból felépülő frekvenciaosztót. A 4/5 DMP fokozatok alkalmazása esetén a kimeneti frekvencia az alábbiak szerint módosul:

+⋅⋅=

+⋅=

−1NMN

be

MN

be

MN

beki

424

f;

24

f

B24

ff

Látható, hogy az áramkör funkcionálisan megegyező cellákból épül fel, amelyek különböző frekvencián működnek. Az alacsonyabb frekvencián működő celláknak a megfelelő működéshez kevesebb áram is elegendő. A minimális fogyasztás elérése érdekében az egyes cellák áramait külön-külön kell meghatározni úgy, hogy a vizsgált fokozat megfelelő jelszint-regenerálási tulajdonsággal rendelkezzen.

6 Az új architekturális megfontolás, a megvalósított SCL frekvenciaosztó áramkör

Pulzus elnyelő frekvenciaosztó áramkörök általában DMP blokkokból épültek fel, melyek megfelelő vezérlésével különböző osztásarányt lehetett elérni. A [V.7][V.8] publikált elgondolás alapján, azonban a DMP egységekből felépülő pulzus elnyelő frekvenciaosztó áramköröket leváltotta egy új architektúrán alapuló ún. fázisváltós technikát alkalmazó kapcsolás. Ebben a publikációban a módszer alapjait mutatják be, egy egyszerű 15/16 illetve 31/32 között változtatható osztásarányú osztó áramkörön. Ezekből a publikációból merített alapötletből kiindulva egy új architektúrán alapuló frekvenciaosztó kapcsolást dolgoztam ki. Az osztásarány menet közbeni megváltoztatása továbbra is a pulzus elnyelés jelenségén alapul, akárcsak a két érték között állítható osztásarányú blokkokból felépülő frekvenciaosztók esetén. A különbség csupán abban rejlik, hogy egyszerre több darab, fázisban eltolt, azonos periódusidejű jelet állítunk elő, és megfelelő vezéréléssel ezek között kapcsolgatva érjük el egy adott pulzus elnyelését.

A bejövő nagyfrekvenciás jel először egy statikusan kettővel osztó master-slave T flip-flop áramkörbe kerül (V.10. ábra). Látható, hogy szemben DMP fokozatokat alkalmazó megvalósítással itt a bejövő, legmagasabb frekvencián csak egyetlen flip-flop áramkör működik. A bejövő jel 3GHz frekvenciájú, a kettővel osztás után a T flip-flop kimenetén 1.5GHz frekvenciájú jel jelenik meg. Ezt a kettővel osztott jelet egy újabb T flip-flopba vezetjük, azonban a második flip-flop master és slave kimenetét külön-külön is kivezetem. Mindkét kivezetésre egy-egy újabb T flip-flopot kapcsolunk. A harmadik fokozat két T flip-flopja a 0.75GHz bemenő frekvenciát még kettővel leosztja, így a kimenő jelek frekvenciája az eredeti bemeneti frekvenciának a nyolcada.


11. oldal

V.10. ábra A nyolc fázisjelet előállító( ), nyolccal osztó áramkör blokkdiagramja

A második master-slave T flip-flop kivezetett master és slave kimenete közül mindkettőn az eredeti bemenő órajel frekvenciájának fele jelenik meg, de mivel az egyik fokozat a felfutó órajel élére vált, míg a másik a lefutóra, a két jel között pontosan 90° fázistolás lép fel. Ez azt jelenti, hogy a második kettővel osztó áramkör master és slave kimenetére kapcsolt T flip-flopok időben elcsúszva dolgoznak.

Az utolsó fokozatok ezt a két bemenő jelet osztják tovább kettővel. A kettővel osztás miatt a két utolsó fokozat megegyező jelalakú kimenő jelei egymáshoz képest 45° fázistolást mutatnak. A flip-flopokból mind a master, mind a slave ponált és negált jelét is kivezetjük. A végeredmény: nyolc darab jel, melyek frekvenciája a bemeneti jel frekvenciájának pontosan a nyolcada (375MHz), azonban fázisban egymáshoz képest egy nyolcad periódussal eltolva.

A nyolc fázisjelet egy multiplexerbe vezetjük. Ez a multiplexer a nyolc jelből mindig csak egy meghatározott jelet enged tovább a kimenetére. Ha a címző biteket működés közben nem változtatjuk meg, akkor a multiplexer folyamatosan ugyanazt a jelet engedi tovább. Így gyakorlatilag a bemeneten lévő osztók és a multiplexer áramkör egy statikus nyolccal osztó kapcsolást eredményez. Ha azonban működés közben a címző biteket úgy változtatjuk meg, hogy a kiválasztott jel lefutó élének hatására egy periódus alatt a multiplexer a szomszédos, időben késleltetett fázisjelre ugorjon át működés közben, akkor a kimeneten megjelenő periódusidő megnyúlik. Mivel az időeltolás a két fázisjel között éppen egy bemeneti órajel ciklus idejével egyezik meg, nyolc helyett pontosan kilenc órajel hosszúságú periódusidőt kapunk a multiplexer kimenetén. Minden periódusban egyet léptetve az osztót folyamatosan kilenccel osztó üzemmódban működik (V.11 ábra). Ezzel tehát egy 8/9 között változtatható osztásarányú frekvenciaosztót kaptunk.

V.11 – ábra: fázisváltás: osztás kilenccel

A multiplexer címző vezetékeit egy nyolcbites shift regiszter kimenetével vezéreljük. A visszacsatolt shift regiszter tartalmát induláskor úgy töltjük fel, hogy az első cellában egyes, a többiben pedig nulla logikai érték legyen. Ezt az egyes értéket, mint egy token


12. oldal

jelet a működés során folyamatosan körbeléptetjük. Ez a token jel határozza meg, hogy a nyolc fázisjel közül melyik legyen éppen kiválasztva, melyik jelenjen meg a multiplexer kimenetén. A shift regiszter élvezérelt működésű, a multiplexer kimenetéről érkező lefutó órajel hatására léptetjük a tartalmát, ha fázisjelet kell váltani.

Azonban nem minden esetben kell váltani az egyik fázisjelről a másikra, csak akkor, ha azt szeretnénk, hogy 9-el osszon az áramkör. Amikor nyolccal osztóként működtetjük, az éppen kiválasztott fázisjelet kell a kimenetre engedni.

A bemeneten található 8/9 osztót megfelelő vezérléssel ellátva egy 64/71-es osztót tudunk megvalósítani. A V.1. Táblázat szerint, ha a vezérelhető osztót folyamatosan nyolccal osztóként használjuk nyolc perióduson keresztül, akkor lényegében egy 64-el osztó áramkört kapunk. Ha a nyolc periódusból egynél kilenccel osztóként, a maradék hét esetén újra nyolccal osztóként viselkedik az áramkör, akkor tulajdonképpen egy órajel-periódussal megnyúlik a nyolc teljes periódushoz tartozó idő, és 64 helyett 65 órajel időt tudtunk vele megszámolni. Ez lényegében azt jelenti, hogy minden hatvannegyedik órajel után egy pulzust elnyeltünk a bemenetről. Ugyanígy, ha hét perióduson át kilenccel osztóként, egy periódus erejéig pedig nyolccal osztóként üzemeltetjük az osztót, a nyolc periódushoz 71 órajelre van szüksége. Itt is igaz az, hogy a pulzus elnyelésének pontos időpontja egy perióduson belül teljesen mindegy az áramkör működése szempontjából.

Osztásarány Vezérlőjelek

A2,A1,A0

A shift regiszter

logikai tartalma

Kimeneti

frekvencia

64 000 00000000 46.875 MHz

65 001 00010000 46.153 MHz

66 010 01000100 45.454 MHz

67 011 01010100 44.776 MHz

68 100 10101010 44.117 MHz

69 101 10111010 43.478 MHz

70 110 11101110 42.857 MHz

71 111 11111110 42.254 MHz

V.1. Táblázat – Az osztásarányok vezérlőjelei és a kimeneti frekvencia értékei.

Hogy az áramkört mikor kell nyolccal osztóként működtetni, és mikor kilenccel osztóként, azt a vezérlőáramkör fogja meghatározni. Az áramkör három bites bemenetén tudjuk meghatározni a kívánt osztásarányt. A 8/9 osztó vezérlőjelét egy nyolc bites shift regiszter bemenetére kötjük. A shift regiszter kimenetét visszacsatoljuk az első cella soros bemenetére, így a beírt bitek körbe forognak léptetéskor. Ha a regiszter kimenetén egyes van, akkor a következő periódusban a 8/9 osztó kilenccel oszt, míg nulla esetén 8-al. Ha a shift regiszterben az összes cella értéke nulla, akkor a 8/9 osztó nyolc perióduson keresztül 8-al oszt, vagyis a regiszter egy teljes körbefordulása 64 bemenő órajel ciklus alatt történik meg. Ha a regiszterben egy egyes van, a 8/9 osztó egyszer 9-el, hétszer pedig 8-al oszt, 1·9+7·8=65, tehát egy teljes körbeforduláshoz 65 órajelciklusra van szükség, és így tovább.

A teljes osztó három vezérlőbitje ennek a nyolcbites shift regiszternek a celláit tölti fel induláskor nullákkal és egyesekkel. A nyolc cella közül pontosan annyiban találunk


13. oldal

egyeseket, ahány periódus alatt kilenccel osztóként kell működtetni a multiplexeres osztót. Ha a shift regiszter tartalmát az osztó kimenetének felfutó élére léptetjük, a shift regiszteren kicsorduló bitek éppen a multiplexeres osztó következő periódusának működését írják elő: ha egyes bit kerül a shift regiszter kimenetére, akkor a 8/9 osztónak a következő periódusban (lefutó élre) egyet lépnie kell, míg ha nulla érkezik, rajta marad a korábban kiválasztott fázisjelen, és nem lép tovább. Minden léptetés egy pulzus elnyelését jelenti.

A 8/9 osztó kimenetét még nyolccal kell osztani statikusan, hogy a végső 64 és 71 közötti számmal osztott frekvencia előálljon. Ezt a nyolccal osztást egy három bites aszinkron számláló végzi. Az aszinkron számláló legfelső bitje (egy meghajtó inverterláncon felerősítve) szolgáltatja az osztó kimeneti jelét, melyet mérési célokból ki is vezettem a chipből.

Azonban ennek a számlálónak más szerepe is van. Hogy a chip a 64-től 71-ig terjedő skálán éppen melyik üzemmódban dolgozzon, azt a három vezérlő bemeneten (A2,A1,A0) adott bináris kombinációval határozhatjuk meg. Ez a kombináció az osztásarányért felelős shift regiszterbe induláskor betöltésre kerül. Ezt a shift regisztert visszacsatolva használjuk, az induláskor beírt adat az áramkör működése során a léptetőregiszterben folyamatosan körbeforog. Azonban különböző szabványos nagyfrekvenciás kommunikáció esetén, szükséges, hogy a frekvencia szintézer gyorsan és gördülékenyen át tudjon váltani egyik vivőfrekvecniáról a másikra, azaz meg kell valósítani a frekvencia ugratást, másodpercenként akár több ezerszer is. Ez a váltás a frekvenciaosztó osztásarányának átállításával valósulhat meg, amit itt a shift regiszter tartalmának átírása jelent. Az adatot újratölteni a shift regiszterben csak akkor lehet, ha egy teljes körbefordulást követően a bitsor éppen visszaért a kezdeti pozíciójába, tehát minden periódus végén. A shift regiszter üzemmódjai között (betöltés, vagy léptetés) egy vezérlő bemenet segítségével tudunk váltani. Erre a vezérlőbemenetre a számláló kimenetét rákötve gyakorlatilag minden 64…71 bejövő órajel periódusonként lehetségessé válik az osztásarány megváltoztatása.

V.12. ábra: teljes architektúra

7 1agyfrekvenciás digitális logikákban alkalmazott kapcsolások

A gigahertzes frekvenciatartományban működő digitális integrált áramkörökben a jelek már közel sem hasonlítanak az alacsony frekvenciákon megszokott négyszögjelekhez. Ez abból adódik, hogy az áramkörök már nem tudják követni a jelek gyors változásait. A működés határához közeledve a jelek egyre inkább hasonlítanak a több szinuszos komponenst tartalmazó jelekhez, úgymond lekerekednek. Ez a jelenség annak tudható be, hogy a konstans feszültségű szakaszok (0 és 1 szintek) egyre rövidebbek lesznek, és végül


14. oldal

a tranziens fel és lefutások összefolynak. A jeleket ugyan továbbra is digitális szemszögből értelmezzük nullának vagy egynek, de az ilyen nagyfrekvenciás áramkörök működését már csak analóg módszerekkel, áramköri szimulációval tudjuk megfelelően vizsgálni.

Nagyon jó összehasonlítást jelent, ha átgondoljuk, hogy míg 100 MHz-en üzemelő digitális áramkörök esetén ha például a fel- és a lefutási idő 0.5ns, akkor a fél periódus ideje alatt 4.5ns-ig a jel szintje konstans. Magasabb frekvenciákon pl. 1 GHz esetén 0.5ns tranziens éppen a teljes periódusidő felét jelenti!

Nagyfrekvenciás digitális áramkörökben a jeleket az egyes fokozatok, áramköri egységek között szinte kivétel nélkül differenciális formában vezetik. Ennek számos előnye van, többek között ezzel sikerül növelni a közös módusú jelelnyomás okozta zajérzéketlenséget. Ugyanakkor, jelváltáskor ugyanaz a keresztirányú áram folyik tovább, csak átterelve a másik ágba, tehát nem jelennek meg az áramkör áramfelvételében éles áramcsúcsok, és ezzel a zajt is sikerül csökkenteni.

ECL áramkörök

Az 1–2GHz frekvencián működő áramkörök megvalósítására Si hordozón BiCMOS technológia esetén az ECL (Emitter Coupled Logic) technika kínál a fogyasztás szempontjából elfogadható lehetőséget. Az ECL áramkörök a nagy sebességet két „eszközzel” érik el.

V.13. ábra – ECL alapkapcsolás

Az egyik elv az, hogy a bipoláris tranzisztorok működésük során nem mennek telítésbe, azaz végig aktív tartományban maradnak, ezáltal gyors átkapcsolásra képesek (köszönhetően annak, hogy a kollektor-bázis dióda végig zárva marad, így nem kell számolni a diffúziós kapacitással). A másik sebességfokozó gondolat a logikai szintek közötti különbség jelentős csökkentése. Így a viszonylag nagy árammal működő eszközök a terhelő és egyéb parazita kapacitásokat gyorsan tölthetik illetve kisüthetik logikai szint váltásakor. A jelek kis szintkülönbsége ugyan növeli a zajérzékenységet, viszont fontos előnye, hogy az egyébként is meglévő kapacitásokat ugyanakkora árammal rövidebb idő alatt lehet áttölteni, így tehát rövidül a tranziens. Az ECL áramkörökben a jelterjedés differenciális formában történik. A két ellentétes fázisú jel miatt az áramkör sokkal zavarvédettebb.

A V.13. ábrán látható kapcsolásban a két bipoláris tranzisztor ellenütemben működik. Amikor a T1 tranzisztor kinyit (Ube1>Ube2), akkor a közös áramgenerátor áramának jelentős része ezen a tranzisztoron keresztül folyik. Ez az áram az RC kollektor ellenálláson feszültséget ejt. Emiatt a kimeneteken az CCKICECCKI VURIVU =⋅−= 21 , feszültségek


15. oldal

adódnak, tehát a kapcsolás egy invertert valósít meg.

V.14. ábra – ECL D tároló

A V.14. ábrán egy ECL D tároló kapcsolási rajza látható. A közös áramgenerátor árama az órajeltől függően vagy T5 vagy a T6 tranzisztoron folyik át. Ha a T5 tranzisztor vezet (UC1>UC2, azaz az órajel logikai 1), akkor az UD1 és UD2 bemeneti feszültségektől függően vagy a T1 vagy a T4 tranzisztoron folyik az áram, így a kimenet felveszi a bemenet értékét. Ellenben ha a T6 tranzisztor nyit ki (UC1<UC2, azaz az órajel logikai 0), akkor a tároló az előző kimenet értékét tárolja, mivel a T2 és a T3 tranzisztort az ellentétes kimenet vezérli (keresztbecsatolás).

SCL áramkörök

Az SCL áramkörök esetén is differenciális formában történik a jelterjedés. Hasonlóan az ECL logikákhoz, itt is kis jelszinteket alkalmazunk, aminek következtében ugyan nő a zajérzékenység, de az egyes logikai szintek között áttöltési idő jelentősen lecsökken. Akárcsak ECL logikák esetén az SCL logikák esetén is gyakorlatilag a logikai funkciók megvalósítását az áram folyásirányának a lehetséges áramutak között történő megválasztásával, átkapcsolásával lehet elérni. Így a kapcsolási tranziensekből eredő kis zaj és azzal tisztább spektrum érhető el, ami a különböző rádiófrekvenciás alkalmazásoknál nagyon fontos. Általában az érzékeny analóg részeket a tervezés során próbáljuk egymástól a lehetőségek szerint távolra helyezni, illetve elszigetelni a zajforrásként tekinthető digitális áramkörtől. Az SCL család áramkörei ebből a szempontból is előnyösek.


16. oldal

V.15. – SCL inverter kapcsolás

A V.15. ábrán látható egy SCL alapinverter kapcsolás. A T5 tranzisztor az áramgenerátor szerepét tölti be a kapcsolásban. Ennek a tranzisztornak a működés során végig a nagy kimenő ellenállású, elzáródásos tartományban kell működnie. Az áramgenerátor kimeneti ellenállásának a növelése érdekében javított áramtükör kapcsolást lehetne alkalmazni, viszont az alacsony tápfeszültség (1.8V) miatt erre nem nyílik lehetőség. A T3 és T4 tranzisztorok Gate elektródájára érkező jelnek megfelelően az áram vagy az egyik ágban (R1-n keresztül), vagy a másik ágban (R2-n keresztül) fog folyni. Ennek megfelelően az egyik kimenet VDD tápfeszültségen, a másik kimenet pedig VDD-IBIAS·R feszültség értéken lesz. Látható, hogy a differenciális kimenet két aszimmetrikus jele közötti feszültségkülönbség a terhelő ellenállás értékétől és az átfolyó áramtól függ. Fontos megjegyezni, hogy a két terhelő ellenállás értékének meg kell egyezni!

A terhelő ellenállásokat gyakran poliszilíciumból szokták megvalósítani. Ennek nagy előnye, hogy a hőmérsékletváltozásra történő értékváltozása nagyon jól leírható és szimulálható, valamint integrált áramkör felületén egyforma értékű ellenállás csíkok nagyon jól és pontosan megvalósíthatók. Hátránya azonban, hogy nagy a területfoglalása és körülbelül ±20% mértékű szórást szenvednek el a gyártástechnológiai szórások miatt. Nagyfrekvenciás működés esetén az R1 és R2 ellenállásnak a megbízható működés érdekében nagyon pontosnak kell lennie. Ez indokolja R1 és R2 helyett trióda tartományban működő pMOS tranzisztorok(at) szoktunk alkalmazását terhelő ellenállásként [V.7].

A T3 és T4 tranzisztorok Gate elektródájára mindig valamilyen tápfeszültség közeli jel érkezik. Emiatt ezek a tranzisztorok szinte mindig elzáródásos tartományban vannak. Ebben az esetben az átfolyó áram kvázi maximális (ami jó esetben az áramgenerátor áramával egyezik meg). Azaz a VDS≥VGS-VTHn feltételnek teljesülnie kell.

Legrosszabb esetben VDS a legkisebb értékét veszi fel, a VGS pedig a legnagyobb értékét [V.10], azaz:

sSWki

CMkiBIASDDSDDS V2

V-VR·I-VV-VV −=== és

sSWbe

CMbeBIASDDSGGS V2

VVIR-VV-VV −+=⋅== ,

ahol VCMki a kimenet, a VCMbe a bemenet közösmódusú feszültsége. Ebből kifejezhető az alábbi összefüggés, ha a VCMbe=VCMki, és A az áramkör feszültségerősítése, akkor


17. oldal

THnSWbe V1

2V ⋅

+≤

A.

Ha a ki és bemeneti differenciális jelkülönbség egyforma, akkor A =1. Így egy felső

becslést adhatunk a differenciális jelkülönbségre, azaz a technológiától és a hőmérséklettől függő nMOS tranzisztor küszöbfeszültségénél kisebb, a zajoknál nagyobb jelszint szükséges. Nyílván minél kisebb a feszültségváltozás, annál gyorsabb az áramkör

A kapu késleltetésének becsléséhez [V.10] induljunk ki a kimenet (Y kimenet Vki feszültsége) időtartománybeli lefutásának egyenletéből. Ez az egyenlet azt a pillanatot írja le, amikor hirtelen a T4 tranzisztor kinyit és az áram elkezd folyni a terhelő ellenálláson keresztül (ami most épp egy pMOS tranzisztor) azaz

⋅= ⋅ LCkiR

-t

SWkiDDki e-1V-VV ,

ahol Rki a kimeneti ellenállás, CL pedig a kimenetet terhelő kapacitások összessége (Source–Gate, Drain–Source átlapolódás, diódák kapacitásai, szubsztrát kapacitás, kimeneti vezeték kapacitása, következő fokozat bemeneti kapacitásainak az összege). A késleltetés (kapcsolás pillanatától amíg Vki=VDD-0.5·VSWki) felírható a következő összefüggéssel:

2ln⋅⋅= LkiD CRt

A kimeneti ellenállás értéke meghatározható a feszültségváltozás és az áramváltozás hányadosával, azaz

BIAS

SWkiki I

VR = .

A T4 tranzisztoron átfolyó áram megegyezik a T5 áramgenerátor áramával, azaz

2THnGSBIAS )V-(U

L

W

2

KI = .

A gm meredekség kifejezhető a

( )THnGS

BIASTHnGS

GS

Dm V-U

IV-U

L

WK

dU

dIg ≈==

összefüggéssel és

SWki

BIAS

V

I=≈

kim R

1g ,

minthogy UGS-VTHn = VSWki, így

ln2V

C2t

SWki

LD W

L

K=

Mindebből következik, hogy a késleltetés csak a L, µ, Cox értékeitől függ. Hogy a késleltetés minél kisebb legyen, VSWki értékének a lehető legnagyobbnak kell lennie (felülről korlátozza (a) VTHn).

Mivel az áramkör késleltetése nem függ az áramtól, így az áram értékének megválasztása a


18. oldal

fogyasztástól és a terhelő ellenállások helyfoglalásától függ (mekkora pMOS tranzisztorokat helyezzünk el). Lehetőség szerint a terhelést megvalósító pMOS és az nMOS tranzisztorok csatornahosszúságát a technológiai minimumon valósítsuk meg, mert így csökkenthető a parazita kapacitás értéke, viszont így növekszik a technológiai szórásra való érzékenység.

SCL áramkörökben a fogyasztás csökkentése érdekében mindig alacsony tápfeszültséget (1,8V) alkalmazunk. Ezért is van az, hogy nem alkalmazunk javított vagy kaszkód áramtükör kapcsolásokat, mert ebben az esetben az áramgenerátor Ugen feszültsége túl magas lenne, és a felette lévő tranzisztorok működését (differenciál pár, ellenállást megvalósító tranzisztorok) erősen zavarná.

Amint látható, az SCL áramkörök működése az analóg működéssel van közvetlen kapcsolatban. Ennek megfelelően a méretezés analóg módon történik, munkaponti számításokkal és tranziens szimulációkkal. Komoly gondot kell fordítani a hőmérséklet hatásainak és a technológia szórásának a figyelembevételére is.

Az alapok tisztázása után az ECL áramkörökhöz hasonlóan felépíthetünk bonyolultabb logikai funkciót megvalósító áramköröket. Frekvenciaosztó megvalósításához, mindenképp szükségünk lesz D tárolókra, melyekből felépíthető egy T master-slave flip-flop (V.16. ábra)

V.16. ábra – SCL T master-slave flip-flop

8 Layout tervek

A layout megtervezése során az integrált áramkör gyártásához szükséges maszkok rajzai állnak elő. Lényegében ekkor történik meg az integrált áramkör végső fizikai terveinek az elkészítése.

Nagyfrekvenciás integrált áramkörök tervezésénél számos egyéb tervezési szempontot kell figyelembe venni. Nagyon fontos ügyelni arra, hogy azon vezetékeket, amelyeken nagyfrekvenciás jelek terjednek, a lehető legmesszebb vezessük a szubsztráttól, ezzel is csökkentve a parazita kapacitások értékét, ezzel is csökkentve a jelterjedési időt. Fontos, hogy ezen vezetékeket ne vezessük át más tranzisztorok Gate elektródája felett, mert a


19. oldal

kapacitív csatolás következtében azok hibás működéséhez vezethet (eltolódhat a munkapont, kinyithat a tranzisztor). Differenciális formában terjedő jeleket szimmetrikusan, ugyanazon a jelúton, ugyanazokon a rétegeken, ugyanannyi átmenettel (kontaktusok, viak) vezessük egymás mellett, hogy rájuk a különböző környezeti hatások, esetleg más tranzisztorok kapcsolásából eleredő zavarok egyformán hassanak. Ezen zavarok szerencsére a közös módusú jelelnyomás miatt nagy részben kiszűrődnek az ECL illetve SCL kapuk bemenetein.

A két (szomszédos) fémréteg közötti parazita kapacitás értéke kétszer nagyobb, mint a felső fémréteg és a szubsztrát között lévő parazita kapacitás értéke, ezért el kell kerülni, hogy a felső fémrétegen haladó vezetékek együtt fussanak. Érdemes legalább egy csíkszélességnyi távolságot hagyni a két fémrétegen haladó vezeték között, hogy még az oldalfalak közötti szórt kapacitás értéket is csökkentsük. Ez különösen fontos BiCMOS technológia alkalmazása esetén, amikor a bipoláris tranzisztorok bázis és kollektor kivezetéseinél, ha a két vezeték egymás felett halad, nagyon nagy lesz a Miller-kapacitás, ami jelentősen lassíthatja a bipoláris tranzisztorok, így az egész áramkör működését.

Fontos, hogy minden tranzisztort egyforma irányítottsággal helyezzük el, mivel a különböző kristálytani irányokban más és más a töltéshordozók mozgékonysága. A technológiai szórások nemkívánatos hatásainak elkerülése végett szerencsés, ha a különböző elemeket (tranzisztorok, ellenállások) hasonló tájolással helyezzük el. Ha két egyforma elemet nem egyforma irányítottsággal helyezünk el, akkor a technológiai szórások (maszk illesztés hibája, alámaródás, stb.) miatt például az egyik áramköri elem szélessége (W), míg a másiknak a hossza (L) változik.

Layout tervezés során a bottom-up tervezési metodikát alkalmazzuk, azaz először az egyes cellák layout rajzát tervezzük meg, majd ezeket felhasználva, egymás mellé rakva és összehuzalozva elkészül a teljes áramkör layout rajza.

ECL frekvenciaosztó layout terve

Az egyes cellák magassága (132 µm), tápsínek elhelyezése, vastagsága, a cellákat felépítő alkatrészek elhelyezése azonos. A földsín és a tápsín vízszintesen húzódik végig a cellán, és minden cellánál az azonos szélességű vezeték azonos magasságban halad. Így ha a cellákat egymás mellé helyezzük, akkor a cellák tápellátása automatikusan megoldott.

A cellán belül legfelül vannak az ellenállások, alattuk a bipoláris tranzisztorok és ezek alatt az áramgenerátorokat megvalósító MOS tranzisztorok (V.17. ábra). A földsín és a MOS áramtükrök tranzisztorait vezérlő jelsín (referencia feszültség) közé minden cellánál legalulra még egy kapacitás került, aminek a szerepe az, hogy a vezérlő jelre kerülő esetleges nagyfrekvenciás változásokat szűrje. Értéke 1-2 pF nagyságrendű.


20. oldal

V.17. ábra – A cella felépítése

A zajok elleni további védelem a cellát körülvevő keretdiffúzió. Ez egy erősen adalékolt p-típusú diffúzió. Ez a diffúziós csík körbeveszi a cellát, és a legnegatívabb feszültségű pontra, azaz a földre van kötve. Szerepe az, hogy a szubsztrát felé injektált áramokat összegyűjtse, és a földbe vezesse elkerülve ezzel, hogy egy adott cella a szomszédos cella működését megzavarja. Ez főleg az analóg és digitális, azaz a vegyesjelű-áramköröknél (Mixed-Signal) nagyon fontos, mert a gyors digitális áramkörök sűrű jelváltásai megzavarhatják az analóg áramkörök működését.

A cellán belüli összeköttetéseket a nagy működési sebesség miatt lehetőség szerint fémrétegen valósítottam meg. A fémcsík késleltetése a kis négyzetes ellenállás és a szubsztrát felé fellépő kis parazita kapacitás miatt elhanyagolható, míg egy diffúziós vagy poliszilícium vezeték a fémhez képest jelentős késleltetéssel rendelkezik, ezért nem használható nagysebességű jel vezetésére, vagy egy jel távolra való elvezetésére. Távoli összeköttetésekhez lehetőség szerint a felső fémréteget kell használni.

A fémvezetékek terhelhetősége a vezeték szélességétől függ: körülbelül 1mA áramterhelésenként 1 µm szélességet kell tervezni. A legtöbb vezetéken azonban nem folyik nagy áram, ezért az adott technológia által előírt minimális szélességűek (0.9 µm) lehetnek. Az áramköri szimulációk azt mutatták, hogy a teljes áramkör maximális áramfelvétele 3mA (nominális technológiai szóráson), így a tápvezetékek csíkszélességét 5µm-re választottam.

Az azonos típusú cellák (D tároló, NAND kapuk, inverterek, stb.) csak a MOS tranzisztorok számában és az ellenállások méretében különböznek. A bipoláris tranzisztorok és ezek összeköttetései minden cellában ugyanazok.

Ellenállások

Kondenzátorok

Bipoláris tranzisztorok

Áramgenerátorok


21. oldal

V.18. ábra – Az ECL frekvenciaosztó layout terve

A V.18. ábrán látható teljes layout három sorban tartalmazza a cellákat. Ez a három soros elrendezés közel négyzet alakzatot képez (450µm x 392µm). A felső cellasorban a fix osztásarányú osztót megvalósító tárolókat, továbbá a vezérlő logikát helyeztem el. Az alsó két sorban DMP egységekből felépülő változtatható osztásarányú fokozat van. A táp és a föld fésűs kialakítású: a cellákban vízszintesen az alsó fémsíkon a teljes layout mellett függőlegesen a felső fémsíkon vannak megvalósítva a sínek.

A nagy működési sebesség miatt nagyon fontos a cellák megfelelő elhelyezése. Ha két összekötendő cella nagyon messze kerül egymástól, akkor a hosszú vezetékek nagy parazita kapacitása miatt annyira lelassulhat az áramkör, hogy jelentős többletárammal sem lehet biztosítani a megfelelő működést. A legkritikusabb természetesen a leggyorsabb fokozatok közötti összeköttetések hossza. Az elhelyezés során először a legnagyobb frekvenciájú (1GHz) jelvezetékek hosszát kell minimalizálni.

Az áramkör tesztelése céljából elkészítettem a teljes chip layout tervét. Mivel ezt a chipet csak tesztelésre fogjuk használni, ezért helytakarékosság és gyártási költségek csökkentése céljából a frekvenciaosztó áramkör mellé felkerült egy másik tesztelendő áramkör is, az osztótól teljesen elkülönítve, külön föld és tápellátással. A teljes áramkör layout terve (V.19. ábra) tartalmaz olyan funkcionális egységeket, amelyek az áramkör külvilággal folytatott kommunikációját biztosítják. Ezen egységeket PAD (tappancs) áramköröknek nevezzük. Ezek az egységek ESD védelemmel és áramkorláttal is rendelkeznek, így megvédik a belső áramkört a túlfeszültségtől illetve a túláramtól.

V.19. ábra – A teljes ECL chip layout terve


22. oldal

SCL frekvenciaosztó layout terve

A nagyfrekvenciás bemeneten érkező jelet a négy darab SCL flip-flopot tartalmazó első áramköri blokk nyolcad frekvenciára osztja. Az áramkör többi része később végig ezen a nyolcad frekvencián (375MHz), vagy még ennél is alacsonyabban dolgozik, így ezen áramköri részek normál CMOS logikával is megvalósíthatók. Tehát a layout tervezés első lépése volt, hogy a nagyfrekvenciás részeket külön kellett választani, az alacsonyabb frekvenciás részektől.

V.20. ábra – A 8-as osztó elrendezése

Fontos cél volt, hogy a bejövő nagyfrekvenciás jelnek minél rövidebb utat kelljen megtennie, így a legelső kettővel osztó SCL flipflop a layout aljára, a chip jelbemenetéhez legközelebb került, majd a kettővel leosztott kimenetet innen megy tovább az áramkör belseje felé. A második flipflopnak már a master és slave kimenete is tovább van vezetve, mindkettő egy-egy további flipflop számára. Ez a két következő flipflop kétoldalt, jobbra és balra helyezkedik el. Ezzel a kimenő négy független nagyfrekvenciás (750MHz) jel (mindkettő master és slave jelének) áthallása kiküszöbölhető. A szubsztrát felé folyó áramok csökkentése és a zavarvédelem növelése érdekében itt is, akárcsak ECL esetén, az egyes nagyfrekvenciás egységeket keretdiffúzióval vettem körbe.

V.21. ábra: A 8-as osztó elrendezése közelről


23. oldal

Az áramkört alulról a földsín, felülről a tápvezeték sínje határolja. A tranzisztorokat a minél rövidebb vezetékezés érdekében sok helyen összetoltam, azaz egy-egy tranzisztornál a drain kivezetés közös a szomszédos tranzisztor drain kivezetésével, míg a másik oldalon a source kivezetésnél a következő tranzisztor source kivezetése szintén egybeesik. Az alsó, földsín közelében lévő tranzisztorok az áramút választó tranzisztorok. Gate kivezetéseikre

a CLK és CLK nagyfrekvenciás órajelek érkeznek a tranzisztorok felett áthaladó MET3 vízszintes fémcsíkokon. Az egész áramkörből ez a tranzisztorsor működik a teljes órajel frekvenciáján (3 GHz), a többi tranzisztor már csak a fele frekvencián üzemel (1,5 GHz). A középső 8 tranzisztor felelős az osztásért. A négy felső terhelő p-típusú tranzisztor két kettes csoportban helyezkedik el messze egymástól. Ennek legfőbb oka, hogy a hozzájuk tartozó tranzisztorokhoz így tudnak a legközelebb kerülni, de előnyt jelent abból a szempontból, hogy kicsi közöttük az áthallás, hiszen ez a két tranzisztor páros az, amelyek egymáshoz képest 90° fázistolásban dolgoznak.

A 3 SCL osztó kimenetén, nyolc darab, 50%-os kitöltési tényezőjű, rail-to-rail fázisjelet kapunk. Mind a shift-regiszteres multiplexer, mind a számláló, kapuk, és a beolvasó-vezérlő shift regiszter már standard CMOS kapukból készültek el. Ennek ellenére nem alkalmazhattam igazi standard cellás tervezést a jobb helykihasználás és a fogyasztás alacsonyan tartása céljából.

A nyolc fázisjel a multiplexer nyolc ÉS kapujának egy-egy bemenetére csatlakozik az áramkörben. Ügyeltem arra, hogy mind a nyolc fázisjel egyenlő hosszúságú, lehetőleg pontosan egyforma késleltetésű vezetékeken jusson el a kimenetig. Nagyfrekvenciás jeleknél kerülni kell a rétegek közötti váltogatást. Differenciális jelterjedés esetén, ha az egyik (aszimmetrikus) ágon elkerülhetetlen a rétegváltás, akkor érdemes lehet a másik ágon is ún. dummy rétegváltást csinálni, akkor is, ha nem is lenne rá szükség.

A multiplexerre szorosan ráépül a vezérlést szolgáló shift regiszter is. A két blokkot összeépítve végül egy hatékony elrendezést sikerült elérni, összesen 1 darab vezérlő vezeték kereszteződéssel.

V.22. ábra – Megvalósított SCL frekvenciaosztó teljes layout terve


24. oldal

9 Összefoglalás

Célom egy olyan frekvenciaosztó integrált áramkör megvalósítása volt, amely széles hőmérséklettartományban (-40°C – +85°C), lehetőleg az eddig már létező áramköröknél kisebb fogyasztással képes legyen működni és az osztásarány 64 és 71 között menetközben legyen változtatható. A fogyasztás csökkentése érdekében alacsony tápfeszültséget alkalmaztam (ECL esetén 2.2 V, SCL esetén 1.8 V), több architektúrát is megvalósítottam és a tervezés során mindig a lehető legkisebb áramfelvétel elérésére törekedtem.

A megtervezett áramkörök mindegyike gyártásba került és a legyártott, tokozott integrált áramkörök bemérésre kerültek. Az ECL frekvenciaosztó áramkör maradéktalanul teljesítette a célokat és beváltotta a reményeket. A 0.6um BiCMOS technológián 2.2V tápfeszültség mellett funkcionálisan jól működött, képes volt a bejövő akár 1.4GHz frekvenciájú jelet is az beállított osztásaránynak megfelelő módon osztani. Az áramkör fogyasztása függetlenül a beállított osztásaránytól 6.364mW lett szobahőmérsékleten. A mérési összeállítás az V.24. ábrán a 1.4GHz frekvenciájú bemenő jelhez tartozó kimeneti jelalak a V.23. ábrán látható [V.11].

V.23. ábra – 1.4GHz frekvenciájú bejövő jel, és 71 osztásarány esetén a kimeneti jelalak

Az V.2. Táblázatban összefoglaltam az irodalomjegyzékben szereplő frekvenciaosztók különböző paramétereit. A 0.8µm CMOS [V.2] technológián megvalósított áramkör fogyasztása jelentős és az osztásarány kis tartományban változtatható. A 0.6µm CMOS [V.6] technológián megvalósított áramkör osztásaránya széles tartományban állítható és fogyasztása egy kicsivel több, mint az általam tervezett áramköré. A GaAs alapú [V.5] illetve a 0.2µm BiCMOS [V.4] technológiájú áramkörök előállítási költsége az ezredfordulón még nagyon magas volt a rendkívül költséges technológia miatt. A 0.8µm BiCMOS [V.1] technológiájú frekvenciaosztó fogyasztása nagyon nagy. A 1.0µm BiCMOS [V.3] technológiájú áramkör egy ún. két érték között állítható osztásarányú frekvenciaosztó, mely a programozható frekvenciaosztók alap építőeleme, tehát nem az általam megvalósítani kívánt szélesebb tartományban programozható áramkör.

Az SCL frekvenciaosztó áramkör teljeskörű mérését és így funkcionális tesztelését meghiúsította, hogy az első SCL osztó fokozat bemenetére érkező (a mérő tűn bejuttatott) aszimmetrikus nagyfrekvenciás jel egy a mérőáramkör által biztosított külső feszültségértékkel komparáljuk. Azonban a végső layout tervre ezt az analóg jelet fogadó analóg PAD áramkör helyére konverziós hiba miatt digitális jelek fogadására alkalmas PAD került. Így a külsőleg beállított kb. 1.05V feszültségérték helyett – két invertálás után – 0V kerül az első SCL osztófokozat bemenetére. Így az áramkör funkcionális tesztelése nem vált lehetővé. Az alacsony frekvencián működő (375MHz) CMOS és CCMOS


25. oldal

áramköröknek csak dinamikus áramfelvétele van, így a mérések során ezen áramköri blokkok fogyasztását értelemszerűen nem tudtam megmérni [V.12].

Referencia Technológia Vcc [V] Osztásarány Sebesség [GHz] Fogyasztás [mW][V.1] 0.8um BiCMOS 2 16-30 1.80 100[V.2] 0.8um CMOS 5 4/5, 8/9 1.75 50-60[V.3] 1.0um BiCMOS 3 16/17 2.00 6.0[V.4] 0.2um BiCMOS 2.58 64/65 1.00 3.0[V.5] 1.0um GaAs 5.2, 2 128-255 9.72 650[V.6] 0.6um CMOS 3 32-63 1.80 27

ECL frekvenciaosztó 0.6um BiCMOS 2.2 64-71 1.00 6.63-7.17

SCL frekvenciaosztó 0.35um CMOS 1.8 64-71 3GHz 4,86V.2. Táblázat – A frekvenciaosztók összehasonlító táblázata

V.24. ábra – A legyártott ECL és SCL frekvenciaosztó áramkör

A pre– és post-layout szimulációk során bizonyítást nyert, hogy az áramkör teljes fogyasztásának a 95%-ért az SCL fokozatok a felelősek. Ugyan az áramkör funkcionálisan működésképtelennek bizonyult, de az SCL áramköröknek függetlenül a bejövő jeltől van egy statikus áramfelvétele. Így az áramfelvétel megmérésével sikerült az áramkör fogyasztását maximum 5%-os hibával meghatározni. Az áramkör fogyasztása így 4.86mW lett. Ezzel bizonyítást nyert, hogy sikerült egy 2.4GHz frekvencián működő, 0.35um CMOS technológián gyártott frekvenciaosztó áramkörnek a fogyasztását majdnem a felére csökkenteni az előzőekben bemutatott ECL frekvenciaosztóhoz képest. [V.13]

A fogyasztás csökkentése érdekében újabb, kisebb csíkszélességű technológiát választottam, a lehetőségekhez képest csökkentett tápfeszültségre terveztem az áramkört és egy új architektúra megválasztásával sikerült a megnövekedett működési frekvencia ellenére is jelentősen csökkenteni az áramkör fogyasztását.

10 Irodalomjegyzék

[V.1] Wei-Zen Chen and Jieh-Tsorg Wu, ”A 2-V, 1.8-GHz BJT Phase-Locked Loop”, IEEE Journal of Solid-State Circuits vol. 34. no. 6. p.784-789, June (1999)

[V.2] Patrik Larsson, ”High-Speed Architecture for a programmable Frequency Divider and a Dual-Modulus Prescaler”, IEEE J. of Solid-State Circuits vol. 31. no. 5. p. 744-748, May (1996)

[V.3] Turgut S. Aytur, ”A 2-Ghz, 6mW BiCMOS Frequency Synthesizer”, IEEE Journal of Solid-State Circuits vol. 30. no. 12. p. 1457-1462, December (1995)


26. oldal

[V.4] Moriaki Mizuno, Kirokayu Suyuki, ”A 3-mW 1.0-GHz Silicon-ECL Dual-Modulus Prescaler IC”, IEEE Journal of Solid-State Circuits vol. 27. no. 12. p. 1794-1798, Dec. (1992)

[V.5] N.-H. Sheng, L. Pierson, K.-C. Wang and M.-C. F. Chang ,”High Speed Multimodulus HBT Prescaler for Frequency Synthesizer Applications”, IEEE Journal of Solid-State Circuits vol. 26. no. 10. p. 1362-1367, October (1991)

[V.6] Michael H. Perrot, Theodore L. Tewksbury III and Charles G. Sodini ,”A 27-mW CMOS Fractional-@ Synthesizer Using Digital Compensation for 2.5-Mb/s GFSK modulation”, IEEE Journal of Solid-State Circuits vol. 32. no. 12. p. 2048-2059, December (1997)

[V.7] Keliu Shu, Edgar Sánchez-Sinencio et al.,”A 2.4GHz Monolithic Fractional-@ Frequency Syntheser With Robust Phase-Switching Prescaler and Loop Capacitance Multiplier”, IEEE Solid-State Circuits Journal, vol 38. no. 6, p. 866-874, (2003)

[V.8] Kelui Shu and Edgar Sanchez-Sinencio, „A 5-GHz prescaler using improved phase switching”, IEEE International Symposium on Circuits and Systems, ISCAS (2002)

[V.9] S. Pellerano, S. Levantino at al., ”A 13.5-mW 5-GHz Freqency Synthesizer With Dynami-Logic Freqency Divider”, IEEE Solid-State Circuits Journal, vol 39. no. 2, p. 378-383, (2004)

[V.10] Mentor Graphics, ”Analoge Design Course Material”, Mentor Analogue Design Training, Budapesti Műszaki és Gazdaságtudományi Egyetem, (2006)

[V.11] Bognár György, “Mérőáramkör tervezése 1GHz-en működő ECL frekvenciaosztóhoz”, Diplomamunka(2002)

[V.12] Szente-Varga Domonkos, Bognár György, “Modern áramköri megfontolások 3G integrált áramkörök tervezéshez”, HÍRADÁSTECHNIKA LXII:(3) pp. 39-46. (2007)

[V.13] Szente-Varga Domonkos, “CMOS frekvenciaosztó tervezése és vizsgálata”, Diplomamunka (2005)

Documents

V. A FREKVENCIA-SZINTÉZER ÁRAMKÖRÖK …