Vanr.prof.dr.Lejla Banjanović- Mehmedovićlejla-bm.com.ba/PLS/Pred_PLS_4.pdf · koristi metal-oxidgate u tranzistoru sa efektom polja kao prekidač ... i tranzistor Q4. Napon na

Implementacione tehnologijeImplementacione tehnologije

(TTL, CMOS i BICMOS)

Vanr.prof.dr.Lejla Banjanović-Mehmedović

Sadržaj izlaganja

� Implementacione tehnologije:

�TTL

�NMOS i CMOS �NMOS i CMOS

�BICMOS

Projektovanje logičkih sistema Coypright: Lejla Banjanović-Mehmedović

Logička kola kao prekidači� Logička kola – tranzistori – jednostavni prekidači

� Jednostavan prekidač kontrolisan sa ulazom x

Projektovanje logičkih sistema Copyright: Lejla Banjanovic-Mehmedovic

Prezentacija logičkih vrijednosti naponskim nivoima

� Binarne vrijednosti, struja i napon, zavisi o tehnologiji

� Treshold napon: 0 ili 1

� Pozitivni logički sistemi: logička 0-niska vrijednost, logička 1 –0-niska vrijednost, logička 1 –visoka vrijednost

� Negativni logički sistemi: obrnuta logika

� VSS = 0 V

� VDD = 5 V

� V0,max do 40 % VDD V1,min do 60 % VDD


Pregled logičkih familija� TTL – Tranzistor-tranzistorska logika

� TTL - bila najčešće korištena logika;

� osnova multiemiterski transistor => ušteda prostora;

� veća brzina rada

smanjeno je i vreme propagacije signala kod TTL kola.

Copyright: Lejla Banjanovic-Mehmedovic

� smanjeno je i vreme propagacije signala kod TTL kola.

� MOS – Metal-oksid-poluprovodnik

� Potrošnja po logičkom kolu je znatno manja u odnosu na bipolarna logička kola. Ovo ih čini znatno ekonomičnijim u radu.

� CMOS – Komplementarni metal-oksid-poluprovodnik

� velika gustoća pakovanja, manja disipacija

Projektovanje logičkih sistema

Karakteristike logičkih familija� Familija TTL: bipolarni tranzistori sa zajedničkim

emiterom

� Strujni prekidač.

� Brzina: 10ns/uređaju tipično (100 MHz).� Brzina: 10ns/uređaju tipično (100 MHz).

� Visoka dispacija snage, tipično 10mW/dev.

� Vrlo pouzdani, često korišteni.

� Napajanje= +5V, 0V.

� Subfamilije sa različitim karakteristikama struje.

Copyright: Lejla Banjanovic-MehmedovicProjektovanje logičkih sistema

Karakteristike logičkih familija� Familija MOS: Metal-Oxide Semiconductor Logic

koristi metal-oxid gate u tranzistoru sa efektom polja kao prekidač

� Naponski prekidači.� Naponski prekidači.

� Brzina: 100ns/uređaja tipično (10 MHz).

� Mala dispacija snage, tipično 1mW/uređaju

� Naponsko napajanje = +5, -9v. Varira

� Veliki gate-to-drain kapacitet ograničava brzinu.


Karakteristike logičkih familija� Familija CMOS: komplementrana MOS Logika.

Koristi MOS-FET tranzistore u komplementarnoj totem pole izvedbi tako da je jedan tranzistor uvijek isključenuvijek isključen

� Naponski prekidači.

� Brzina: 50ns/uređaju tipično (20 MHz).

� Vrlo mala dispacija snage, tipično < .01mW.

� Izvrsni za baterijski vođene aplikacije.

� Kompleksno napajanje


Karakteristike logičkih familija� Familija GaAs: Galium-Arsenide logički bipolarni

tranzistori, koriste GaAs supstrat, značajno brži od silicija

� Strujni prekidači.� Strujni prekidači.

� Vrlo brzi: 0.1ns/uređaju tipično (10 GHz).

� Visoka dispacija snage, tipično 200mW/uređaju

� Naponsko napajanje = -3.5V, -5.5v, 0V.

� Nema margine šuma. Zahtjeva hlađenje.


Kriterijumi vrednovanja logičkih kola

� Kriterijumi vrednovanja:

� što veći stepen integracije

� što veća brzina rada i

� što manja discipacija.� što manja discipacija.


Kriteriji klasifikacije logičkih kola� Daljnji razvoj integriranih poluprovodičkih logičkih

sklopova:

� BiCMOS (bipolar and CMOS) tehnologiji, kojakombinuje velike brzine BJT s malom disipacijomkombinuje velike brzine BJT s malom disipacijomCMOS-a.

� GaAs (Gallium Arsenide) tehnologiji, u kojoj se umjestosilicija koristi GaAs, kod kojeg su pokretljivosti nosilacanaboja znatno veće (a time veće i brzine rada).


TTL logička kolaTTL logička kola


Naponski nivoi kod TTL-a


TTL invertorU Q1 Q2 Q3 Q4 I

o on off on off 1

1 off on off on 0


TTL invertor - princip rada� Kada je ulaz na nivou logičke nule, spoj

BE tranzistora Q1 je direktno polarisan, a spoj BC je inverzno polarisan. Trazistor radi u prekidačkom režimu, pa je razlika potencijala CE 0.2V, tj. 0V, te je razlika potencijala CE 0.2V, tj. 0V, te se 0 sa E prenosi na bazu Q2, tako da je tranzistor Q2 zakočen. Time je zakočen i tranzistor Q4.

� Napon na kolektoru tranzistora Q2 je dovoljno visok da tranzistor Q3 bude u zasićenju, pa je na izlazu logička jedinica.


U Q1 Q2 Q3 Q4 I

o on off on off 1

1 off on off on 0

TTL invertor - princip rada� Kada je ulaz na nivou logičke jedinice, spoj

BE tranzistora Q1 je inverzno polarisan, a spojBC je direktno polarisan. Struja teče preko otpornika R1 i spoja BC tranzistora Q1 u bazu tranzistora Q2, vodeći ga u zasićenje. Time je tranzistora Q2, vodeći ga u zasićenje. Time je uključen tranzistor Q4, pa je na izlazu logička nula. U isto vreme, napon na kolektoru tranzistora Q2 je dovoljno nizak da tranzistorQ3 bude u zakočenju.

� Dioda D1 služi da spriječi pojavu naponskihpremašaja prilikom promjena napona naulazu i time štiti tranzistor Q1. Dioda D2obezbeđuje da tranzistor Q3 bude isključen.


U Q1 Q2 Q3 Q4 I

o on off on off 1

1 off on off on 0

TTL NI koloA B Q1 Q2 Q3 I

0 0 on off off Log 1



1 1 off on on Log 0


1 1 off on on Log 0


TTL I koloA B Q1 Q2 Q3 Q4 I

0 0 on off off on Log 0



1 1 off on on off Log 1


1 1 off on on off Log 1


TTL NILI koloA B Q1 Q2 Q3 Q4 Q5 I

0 0 on on off off off Log 1

0 1 on off off on on Log 0

1 0 off on on off on Log 0

1 1 off off on on on Log 0


TTL ILI kolo A B Q1 Q2 Q3 Q4 Q5 Q6 I

0 0 on on off off off on Log 0

0 1 on off off on on off Log 1

1 0 off on on off on off Log 1

1 1 off off on on on off Log 1


Multiplikacija priključka ulaza (fan–in) i izlaza (fan–out)� Osobina logičkog kola da raspolaže sa većim brojem ulaza i izlaza,

zadržavajući normalan rad. Faktor granjanja za TTL: 20

� FUN-OUT: Multiplikacija izlaza se odnosi na max. broj standardnih opterećenja priključenih na izlaz logičkog kola bez narušavanja normalnog rada


normalnog rada

Faktor multiplikacije izlaza za LK1 je 3


MOSFET logička kolaMOSFET logička kola


Poređenje TTL-CMOS� FET tranzistori su naponski upravljani za razliku od

bipolarnih koji su strujno upravljani, što pojednostavljuje realizaciju.

� Kod TTL kola, jedan ili više tranzistora su uvijek u � Kod TTL kola, jedan ili više tranzistora su uvijek u stanju vođenja, što zahtjeva struju i uzrokuje veću dispaciju snage.

� Kod CMOS kola, najmanje jedan od tranzistora u paru je zakočen (off), preventirajući protok struje i redukujući snagu značajno (u poređenju sa TTL). Protok struje u CMOS kolima je samo pri promjeni ulaza/izlaza.


Nedostaci i prednosti MOS tehnologije� Glavni nedostatak MOS – a u odnosu na bipolarna

logička kola je kašnjenje koje je kod MOS–a znatno veće.

� Najvažnije prednosti MOS u odnosu na bipolarana logička kola su:


logička kola su:

� Velika gustina pakovanja omogućava da se više kola ugradi u jedan čip

� Prostija tehnička obrada pri fabrikaciji integrisanih kola i prema tome ekonomičnija proizvodnja

� Potrošnja po logičkom kolu je znatno manja u odnosu na bipolarna logička kola. Ovo ih čini znatno ekonomičnijim u radu.


MOS LOGIČKA KOLA - OSNOVI� Korišćenjem FET tranzistora umjesto bipolarnih

tranzistora pojednostavljuje se dizajn invertora.

� NMOS tehnika: logičke funkcije se rješavaju čisto sa N-kanalnim MOSFET-ovima.


kanalnim MOSFET-ovima.

� Najpogodnija, za kola sa vrlo visokim stepenom integracije (VLSI), su tzv. CMOS kola, koja koriste komplementarne MOSFET-ove.

� CMOS (complemeter MOS) tehnika: logičke funkcije se realizuju kombinacijom N i P-kanalnih MOSFET-ova.

� Kod CMOS kola uvijek jedan tranzistor radi u zasićenju a drugi je zakočen.


MOSFET� MOSFET (metal-oxide-

semiconductor field-effect transistors) : 4-terminalni naponski kontrolisan prekidač.

Protok struje između � Protok struje između source i drain-a ako je napon na gate-u dovoljno velik da kreira spojni“kanal”, inače je mosfetzakočen.


Fizička struktura NMOS tranzistora


MOS tranzistori


NMOS tranzistor kao prekidač� NFET: n-tip source/drain difuzije u

p-tip supstrat.

� Pozitivni naponski “prag”; inverzija formira n-tip kanal.


PMOS tranzistor kao prekidač� PFET: p-tip source/drain difuzije u

n-tip supstrat.

� Negativni naponski “prag”; inverzija formira p-tip kanal.


NMOS i PMOS u logičkim kolima

� NMOS transistor proveo, drain –pulled down naGnd

� PMOS transistor proveo, � PMOS transistor proveo, drain - pulled up na VDD.


Naponski nivoi CMOS kola� CMOS logička kola se proizvode u verzijama sa

sljedećim naponima napajanja:

� 5V

� 3,3V� 3,3V

� 2,5V

� 1,2V


Naponski nivoi kod CMOS-a


NOT kolo (invertor) realizovan NMOS tehnologijom


NMOS realizacija NAND kola


NMOS realizacija AND kola


NMOS realizacija NOR kola


NMOS realizacija OR kola


Struktura NMOS i CMOS kola


Struktura NMOS kola; NMOS tranzistori kao pull-down network (PDN) Struktura CMOS kola

CMOS realizacija NOT kola

•CMOS najpopularnija tehnologija za gradnju logičkih krugova – ili radi jedan ili drugi tranzistor


jedan ili drugi tranzistor

CMOS realizacija NAND kola


CMOS realizacija AND kola


CMOS realizacija NOR kola


Primjer 1. projektovanja logičkog kola sa CMOS tranzisorima


Primjer 2. projektovanja logičkog kola sa CMOS tranzisorima


FAN-in i Fan-out

Projektovanje logičkih sistema Copyright: Lejla Banjanovic-MehmedovicVisok fan-in NMOS NAND gate

Visok fan-in NMOS NOR gate

BiCMOS logička kola� BJT su bolji od CMOS tranzistora kada su

kapacitivno opterećeni dok CMOS tranzistori imaju manje dimenzije.

� Kombinacija CMOS i BJT tranzistora u logičkim kolima tako da se prenesu najbolja

PMOS

logičkim kolima tako da se prenesu najboljasvojstva od obje tehnologije rezultovala je u BiCMOS logičkoj familiji.

� CMOS tranzistori se nalaze na ulazima i realizuju logičke funkcije dok se BJT nalaze

na izlazu u vidu totem pole konfiguracije.


VIn Q3 Q4 Q1 Q2 Vout

0 on off on/off off Log 1

1 off on off on/off Log 0


NMOS

BiCMOS logička kola – objašnjenje rada� Pri niskom ulaznom naponu Vin, NMOS Q4 je zakočen, pa je i Q2

zakočen. PMOS Q3 vodi u omskom režimu, pa je baza Q1 na visokom naponu i Q1 vodi.

� Veliki strujni kapacitet emitera Q1 brzo puni kapacitet C na izlazu (stanje Vout prije promjene napona Vin je bilo logička nula) logičkog (stanje Vout prije promjene napona Vin je bilo logička nula) logičkog kola. Kada napon Vout poraste blizu Vdd, Q1 će se zakočiti i neće trošiti snagu iz izvora Vdd.

� Pri pojavi visokog ulaznog napona Vin, Q3 i Q1 su zakočeni, a Q4 i Q2 provode pošto je stanje na izlazu Vout bila logička jedinica prijepromjene stanja na ulazu sa niskog na visoki napon. Q2 prazni kapacitet na izlazu svojom strujom kolektora. Kada napon Vout padne nisko, Q2 se gasi i ne troši dalje struju.


Documents

Vanr.prof.dr.Lejla Banjanović- Mehmedovićlejla-bm.com.ba/PLS/Pred_PLS_4.pdf · koristi metal-oxidgate u tranzistoru sa efektom polja kao prekidač ... i tranzistor Q4. Napon na