This work is licensed under a Creative Commons Attribution-NonCommercial-ShareAlike 3.0 Unported License

Circuits logiques programmables

Système informatique

Classification circuits programmables

Programmable Read Only Memory

Programmable Logic Device

Représentation d'une fonction logique

Exemple : F0 = (D and B and A) or (notC and A) or ( D and notC)

Circuit universel (FPLA : Field Prog. Logic Array)

Mémoire PROM (PLE : Prog. Logic Element)

Circuit SPLD, CPLD (PAL : Prog. Array Logic)

Structure des circuits programmables

FPLA programmable programmable GAL6001Field Prog. Logic Array

Prog. Array Logic

Field Prog. Gate Array

Prog. Logic Element

Types de PLD "Programmable Logic Device"

routage fixé lors fabrication

« Application Specific Integrated Circuits »

Circuit SPLD …

Simple Programmable Logic Device

Generic Array Logic

… circuit SPLD

Circuit CPLD …

Complex Programmable Logic Device

Programmable Interconnect Array

… circuit CPLD …

ProgrammableInterconnectArray

MAX 7000, structure macro cell

This work is licensed under a Creative Commons Attribution-NonCommercial-ShareAlike 3.0 Unported License

Data sheet ALTERA 4

Famille Max7000s

Famille Max-V

Famille Max-V

Famille Max-V

Circuit FPGA

Field Programmable Gate Array

… circuit FPGA …

FPGA Xilinx (1984-85)

Elément programmable:LE : Logic Elementélément logique de base d'un FPGA

LUT:Look-Up Tablede 4 à 6 entrées

FPGA Cyclone II : Logic Element LE

FPGA: réseau d'interconnections

Hops Reachable logic elements (LEs)

1 850

2 2,400

3 4,000

Total 7,250

Industry’s best FPGA routing architectureused in Stratix series FPGAs

FPGA

Stratix-V: Structure des blocs IO

Comparaison CPLD-FPGAComplex Programmable Logic Device

Field Programmable Gate Array

HardCopy

ASIC, Application Specific Integrated Circuits

Evolution de la technologie: loi de MOORE

Evolution "Circuits logiques programmables"

2000 0,25 ct/gate 2008 0,0001ct/gate2015 tend vers zéro!

Nouvelle technologie 3D!

Caractéristiques des PLDs

Logic Elements

Multiple "metal layers"

Nouvelle technologie: Virtex-7 HT

Stacked Silicon Interconnect technology

Nouvelle architecture: C32bits+FPGA

Prix des PLDs low cost (volume price!)

Ancien CPLD : MAX 7000S

Nouveau PLD : MAX V

New device MAX 10