Zynq-7000 SoC: エンベデッドデザイ」チュートリ …...Zynq-7000 SoC: エンベデッドデザインチュートリアル 2 UG1165 (v2019.2) 2019 年 10 月 30 日

Zynq-7000 SoC: エンベデッドデザインチュートリアル

効果的なシステム構築をサポートするハンディガイド

UG1165 (v2019.2) 2019 年 10 月 30 日

すべてのバージョンを表示

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

https://japan.xilinx.com/bin/public/docSeeAllVersions?productType=DesignTools&documentId=UG1165

Zynq-7000 SoC: エンベデッドデザインチュートリアル 2UG1165 (v2019.2) 2019 年 10 月 30 日 japan.xilinx.com

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付バージョン改訂内容

2019 年 10 月 20 日 2019.2 Vitis™ ソフトウェアプラットフォームのサポートを追加。

2017 年 11 月 23 日 2017.3 2017.3 バージョンの Vivado® Design Suite、ザイリンクス SDK、および PetaLinux で検証。

https://japan.xilinx.com

https://japan.xilinx.com/about/feedback/document-feedback.html?docType=Tutorials&docId=UG1165&Title=Zynq-7000%20SoC%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%26%2312522%3B%26%2312450%3B%26%2312523%3B&releaseVersion=2019.2&docPage=2

目次

改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

第 1 章: 概要このガイドについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Zynq デバイスによるエンベデッドプロセッサデザインの簡略化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Vivado ツールでデザインプロセスを加速. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

必要なセットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

第 2 章: Zynq SoC プロセッシングシステムの使用エンベデッドシステムのコンフィギュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトの作成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

サンプルプロジェクト : Hello World アプリケーションの実行 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

その他の情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

第 3 章: Zynq デバイスでの GP ポートの使用Zynq SoC プロセッシングシステムへのファブリックに IP を追加 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

デザイン用のスタンドアロンアプリケーションソフトウェア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

第 4 章: Vitis ソフトウェアプラットフォームでのデバッグザイリンクスシステムデバッガー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Vitis ソフトウェアプラットフォームでのソフトウェアのデバッグ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

第 5 章: AXI CDMA IP での HP スレーブポートの使用AXI CDMA を Zynq SoC PS の HP スレーブポートに接続 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

デザイン用のスタンドアロンアプリケーションソフトウェア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

CDMA システム用の Linux OS ベースのアプリケーションソフトウェア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Vitis ソフトウェアプラットフォームを使用した Linux CDMA アプリケーションの実行 . . . . . . . . . . . . . . . . . . . . 65

第 6 章: Linux のブートおよび Vitis ソフトウェアプラットフォームでのデバック必要な環境 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

Zynq SoC ボード上での Linux のブート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

第 7 章: Linux 用のカスタム IP とデバイスドライバーの作成要件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

ペリフェラル IP の作成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

PS の GP マスターポートを使用したペリフェラル IP の統合 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Linux ベースのデバイスドライバーの開発. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

実行中のカーネルへのモジュールのロードとアプリケーションの実行 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

第 8 章: Vitis ソフトウェアプラットフォームでのソフトウェアのプロファイルVitis ソフトウェアプラットフォームでのシステムデバッガーを使用したアプリケーションのプロファイル . 113

追加のデザインサポートオプション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115




第 9 章: Vitis ソフトウェアプラットフォームを使用した Linux OS 認識デバッグLinux OS 認識デバッグの設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

OS 認識デバッグを使用した Linux プロセスおよびスレッドのデバッグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

付録 A: その他のリソースおよび法的通知ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

ソリューションセンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

Documentation Navigator およびデザインハブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

このチュートリアルのデザインファイル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

トレーニングリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

お読みください: 重要な法的通知 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131




第 1 章

概要

このガイドについて

このガイドでは、 Zynq®-7000 SoC を使用するザイリンクス Vivado® Design Suite フローについて説明します。ここに

示すサンプルプロジェクトは、ザイリンクス ZC702 Rev 1.0 評価ボードをターゲットとしており、使用するツールは

Vivado® Design Suite および Vitis™ 統合ソフトウェアプラットフォームです。

このガイドのサンプルプロジェクトは、64 ビットの Windows 7 オペレーティングシステムで実行するザイリンクス

ツール、および 64 ビットの Linux オペレーティングシステムで実行する PetaLinux を使用して作成されています。

ほかの Windows インストールで別バージョンのツールを実行した場合、結果が異なることがあります。サンプルプ

ロジェクトは、エンベデッドデザインの次の項目について紹介することに重点を置いています。

注記: チュートリアルで説明されている、ハードウェア上で Linux をブートする各手順は、 2019.2 リリースの

PetaLinux ツールに固有のものです。 PetaLinux ツールは、このガイドの Linux 部分の演習を実行するため、 Linux ホ

ストマシンにインストールする必要があります。

対象者および内容

このガイドは、ソフトウェアアプリケーション開発者、システムソフトウェア開発者、およびシステムハードウェ

ア設計者を対象に、次の情報を提供します。

• Zynq -7000SoC プロセッシングシステム (PS) およびプログラマブルロジック (PL) を使用するシステム作成の

チュートリアル

• Zynq SoC ボードにおける Linux OS のブートおよび PetaLinux ツールでのアプリケーション開発に関するチュー

トリアル

• Vitis 統合設計環境 (IDE) でのデバッグに関するチュートリアル

• システムデザイン例

サンプルプロジェクト

ツールを習得するための良の方法は、使用してみることです。このガイドでは、説明に従ってツールを操作して

いきます。サンプルプロジェクトのセクションでは、サンプルプロジェクトの仕様のほかに、背景で何が起こって

いるかも説明しています。各章およびサンプルプロジェクトは、エンベデッドデザインのさまざまな側面を紹介す

ることを目的としています。サンプルプロジェクトを通して、各項目の学習を完了して次に進む形でフロー全体が

説明されます。




第 1 章: 概要

その他の資料

Vivado Design Suite: System Edition

ザイリンクスでは、さまざまな開発システムツールを Vivado Design Suite にまとめて提供しています。Vivado Design

Suite の異なるエディションをエンベデッドシステム開発に使用できます。このガイドでは、 System Edition を使用し

ます。次の図に Vivado Design Suite の各エディションの機能を示します。

その他の Vivado コンポーネント

Vivado のその他のコンポーネントは次のとおりです。

• ザイリンクスエンベデッドプロセッサ用のエンベデッド /ソフト IP

• 資料

• サンプルプロジェクト

X-Ref Target - Figure 1-1

図 1-1: Vivado Design Suite のエディション




第 1 章: 概要

Vitis 統合ソフトウェアプラットフォーム

Vitis 統合ソフトウェアプラットフォームは、ザイリンクスエンベデッドプロセッサをターゲットとするエンベデッ

ドソフトウェアアプリケーション開発用の統合開発環境 (IDE) です。 Vitis ソフトウェアプラットフォームは、

Vivado Design Suite で作成されたハードウェアデザインに使用できます。Eclipse オープンソースをベースにしていま

す。 Eclipse 開発環境の詳細は、 http://www.eclipse.org を参照してください。

PetaLinux ツール

詳細は、エンベデッドデザインツールウェブページを参照してください。

PetaLinux ツールのデザインハブは、 PetaLinux ツールの情報および資料へのリンクを提供します。詳細は、エンベ

デッドデザインハブ - PetaLinux ツールを参照してください。

Zynq デバイスによるエンベデッドプロセッサデザインの簡略化

エンベデッドシステムは複雑です。エンベデッドデザインのハードウェア部分とソフトウェア部分は、それぞれが

プロジェクトです。これら 2 つのデザインコンポーネントを 1 つのシステムとして機能するように統合すると、そ

れに伴う課題が出てきます。 FPGA デザインプロジェクトを追加すると、デザインはさらに複雑になります。

Zynq SoC ソリューションでは、1 つの SoC でプログラマブルロジックと共に Arm® Cortex®-A9 デュアルコアが提供

されているので、この複雑性が軽減されます。

設計プロセスを単純にするため、ザイリンクスでは Vivado Design Suite および Vitis ソフトウェアプラットフォーム

を提供しています。これらのツールは、 FPGA を結合した SoC デバイス向けのエンベデッドシステムデザインを容

易にするために必要なものをすべて提供します。これらのツールを組み合わせることで、ハードウェアとソフト

ウェアのアプリケーションの設計、デバッグ、コードの実行が可能になり、デザインを実際のボードに移行して検

証および評価を実行できます。


http://www.eclipse.org

https://japan.xilinx.com/support/download/index.html/content/xilinx/ja/downloadNav/embedded-design-tools.html

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=design+hubs;d=dh0016-petalinux-tools-hub.html




第 1 章: 概要

Vivado ツールでデザインプロセスを加速

Vivado Design Suite ツールを使用してハードウェアにデザインソースを追加できます。ツールには、既存のプロジェ

クトに IP を追加したり、クロックやリセットなどのポートの接続を作成したりするプロセスを簡単に実行できる IP

インテグレーターが含まれます。

Vivado ツールと IP インテグレーターは、一連のハードウェアシステム開発を完了までサポートします。これには、

マイクロプロセッサの仕様、ペリフェラル、各コンポーネントの接続、それらの詳細な設定などが含まれます。

Vitis ソフトウェアプラットフォームはソフトウェア開発に使用し、ほかのザイリンクスツールをインストールせず

にインストールして使用できます。 Vitis ソフトウェアプラットフォームは、ソフトウェアアプリケーションのデ

バッグにも使用できます。

Zynq SoC プロセッシングシステム (PS) は、 FPGA (プログラマブルロジック (PL)) をプログラムしなくても、ブート

して動作させることができます。ただし、ファブリックでソフト IP を使用したり、 EMIO を用いて PS ペリフェラル

を接続するには、 PL をプログラムする必要があります。 PL は、 Vitis ソフトウェアプラットフォームでプログラム

できます。

エンベデッドデザインプロセスの詳細は、『Vivado Design Suite チュートリアル: エンベデッドプロセッサハード

ウェアデザイン』 (UG940) [参照 5] を参照してください。

必要なセットアップ

ツールについて詳しく説明する前に、ツールが適切にインストールされ、使用する環境がこのガイドのサンプルプ

ロジェクトセクションに記載されている要件に一致するかを確認します。

ハードウェア要件

このチュートリアルは、 Zynq ZC702 Rev 1.0 評価ボードをターゲットとしており、 Rev 1.0 ボードにも使用できます。

このガイドを活用するにあたって、評価ボードに同梱されている次のものを用意してください。

• ZC702 評価ボード

• AC 電源アダプター (12 VDC)

• USB Type-A/Mini-B ケーブル (UART 通信用)

• USB-Micro JTAG 接続を介するプログラムおよびデバッグ用の USB Type-A/USB Micro ケーブル

• Linux ブート用の SD-MMC フラッシュカード

• ターゲットボードとホストマシンの接続用のイーサネットケーブル




第 1 章: 概要

インストール要件

Vitis ソフトウェアプラットフォームおよび Vivado Design Suite

Vitis ソフトウェアプラットフォームおよび Vivado Design Suite の両方がインストールされていることを確認します。

ザイリンクスサポートページにアクセスし、ツールバージョンが新であることを確認してください。 Vitis ソフト

ウェアプラットフォームをインストールについては、『Vitis 統合ソフトウェアプラットフォームの資料: エンベデッ

ドソフトウェア開発』 (UG1400) [参照 10] を参照してください。Vitis ソフトウェアプラットフォームをインストール

すると、 Vivado Design Suite も自動的にインストールされます。

Vivado のみをインストールする場合は、『Vivado Design Suite ユーザーガイド : リリースノート、インストール、お

よびライセンス』 (UG973) [参照 6] を参照してください。


図 1-2: Vitis ソフトウェアプラットフォーム 2019.2 インストーラー - 開発環境の選択


https://japan.xilinx.com/support/download.html

https://japan.xilinx.com/support/download.html



第 1 章: 概要

PetaLinux ツール

PetaLinux ツールは、 Linux OS と、ザイリンクスシリコンデバイス用の完全なコンフィギュレーション、ビルド、お

よび運用環境を含む、 Linux ディストリビューションです。

このチュートリアルの Linux 部分の演習で実行する PetaLinux ツールをインストールします。 PetaLinux ツールは、次

のいずれかが稼働している Linux ホストシステムで実行します。

• Red Hat Enterprise Workstation/Server 7.2、 7.3、 7.4、 7.5 (64 ビット )

• CentOS 7.2、 7.3、 7.4、 7.5 (64 ビット )

• Ubuntu Linux 16.04.3、 16.04.4 (64 ビット )

このツールは、専用 Linux ホストシステム、または Windows 開発プラットフォーム上でこれらの Linux オペレー

ティングシステムのいずれかが稼働している仮想マシンを使用できます。

PetaLinux ツールを選択したシステムにインストールするには、次を実行する必要があります。

• ザイリンクスウェブサイトから PetaLinux ソフトウェアバージョン 2019.2 をダウンロードします。

• PetaLinux バージョン 2019.2 リリースパッケージをインストールします。

• ワークステーションまたは仮想マシンに共通のシステムパッケージおよびライブラリを追加します。詳細は、

『PetaLinux ツール資料: リファレンスガイド』 (UG1144) [参照 8] の「インストール要件」を参照してください。

必要な環境

• 8 GB RAM (ザイリンクスツールで推奨される小サイズ)

• 2 GHz CPU クロックまたは同等の CPU (少なくとも 8 つのコア)

• 100 GB のハードディスク空き容量

PetaLinux パッケージの展開

デフォルトでは、パッケージが現在のディレクトリのサブディレクトリとしてインストールされます。インストー

ルパスを指定することもできます。ダウンロードした PetaLinux インストーラーを実行します。

注記: PetaLinux のインストールパスは短くしてください。パスが 255 文字を超えると、 PetaLinux のビルドがエラー

になります。

bash> ./petalinux-v2019.2-final-installer.run

PetaLinux は、このコマンドの作業ディレクトリの直下にある petalinux-v2019.2-final ディレクトリにインス

トールされます。インストーラーをホームディレクトリ (/home/user) に置いた場合、 PetaLinux は

/home/user/petalinux-v2019.2-final にインストールされます。

PetaLinux 環境のセットアップ、プロジェクトの作成、およびプロジェクトの使用例の詳細は、第 6 章「Linux のブー

トおよび Vitis ソフトウェアプラットフォームでのデバック」を参照してください。 PetaLinux のインストールおよび

使用方法に関する詳細は、『PetaLinux ツール資料: リファレンスガイド』 (UG1144) [参照 8] に記載されています。




第 1 章: 概要

ソフトウェアのライセンス

ザイリンクスのソフトウェアには FLEXnet ライセンスが使用されています。ソフトウェアを初めて起動する際、ラ

イセンスの検証プロセスが実行されます。ライセンス検証で有効なライセンスが検出されない場合、ライセンス

ウィザードに従ってライセンスを取得し、インストールしたツールでそのライセンスを使用できるようにします。

ソフトウェアのフルバージョンが不要な場合は、評価版ライセンスを使用できます。インストールの手順と詳細は、

『Vivado Design Suite ユーザーガイド : リリースノート、インストール、およびライセンス』 (UG973) [参照 6] を参照

してください。

チュートリアルのデザインファイル

このチュートリアルのデザインファイルのダウンロードについては、 129 ページの「このチュートリアルのデザイ

ンファイル」を参照してください。




第 2 章

Zynq SoC プロセッシングシステムの使用ザイリンクスの Vivado® Design Suite の概要に引き続き、このツールを活用して Zynq®-7000 SoC プロセッシングシ

ステム (PS) を使用するエンベデッドシステムを開発する方法を説明します。

Zynq SoC は、 Arm® Cortex®-A9 コア、多数のハード IP コンポーネント、およびプログラマブルロジック (PL) で構

成されています。これらは次の 2 つの方法で使用できます。

• Zynq SoC PS は、ファブリック IP を追加せずに、スタンドアロンモードで使用できます。

• IP コアをファブリックでインスタンシエートし、 PS と PL の組み合わせとして Zynq PS に接続できます。

エンベデッドシステムのコンフィギュレーション

Zynq デバイスシステムデザインの作成には、ブートデバイスおよびペリフェラルを適切に選択する PS のコンフィ

ギュレーションが含まれます。 PS ペリフェラルと利用可能な MIO の接続がデザイン要件を満たしていれば、ビット

ストリームは必要ありません。この章では、ビットストリームを必要としない簡単な PS ベースのデザインの作成手

順を説明します。




第 2 章: Zynq SoC プロセッシングシステムの使用

サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトの作成

この例では、 Vivado Design Suite を起動し、エンベデッドプロセッシングシステムのプロジェクトを上位として作

成します。

デザインの開始

1. Vivado Design Suite を起動します。

2. [Quick Start] セクションの [Create Project] をクリックし、 New Project ウィザードを開きます。

3. ウィザードの各ページで次の表の情報に基づいて設定を選択します。

4. [Finish] をクリックします。 New Project ウィザードが閉じ、作成したプロジェクトが Vivado デザインツールで

開きます。

ウィザードページシステムプロパティ設定または使用するコマンド

Project Name Project name edt_tutorial

Project location C:/designs

Create project subdirectory オン

Project Type デザインのソースタイプを指定。

RTL または合成済み EDIF から開始

可能。

RTL Project

Do not specify sources at this time オフ

Add Sources 変更なし。

Add Constraints 変更なし。

Default Part Select Boards

Board ZYNQ-7 ZC702 Evaluation Board

New Project Summary Project Summary プロジェクトサマリを確認。





エンベデッドプロセッサプロジェクトの作成

次の手順に従って、エンベデッドプロセッサプロジェクトを作成します。

1. Flow Navigator の [IP Integrator] → [Create Block Design] をクリックします。

[Create Block Design] ダイアログボックスが開きます。

2. [Create Block Design] ダイアログボックスで次のように選択します。

3. [OK] をクリックします。

[Diagram] ウィンドウがこのデザインが空であることを示すメッセージと共に表示されます。デザインを開始す

るには、カタログから IP を追加します。

4. [Add IP] をクリックします。

5. [Search] フィールドに「zynq」と入力して Zynq デバイス IP を検索します。


図 2-1: [Create Block Design]


Create Block Design Design name tutorial_bd

Directory <Local to Project>

Specify source set Design Sources





6. ZYNQ7 プロセッシングシステム IP をダブルクリックし、ブロックデザインに追加します。

図 2-2 に示すように、 Zynq SoC プロセッシングシステム IP ブロックが [Diagram] ウィンドウに表示されます。


図 2-2: Zynq SoC プロセッシングシステム IP ブロック





Vivado での Zynq7 プロセッシングシステムの管理

Zynq SoC プロセッシングシステムをデザインに追加したので、オプションを設定します。

1. [Diagram] ウィンドウで、 ZYNQ7 Processing System ブロックをダブルクリックします。

図 2-3 に示す [Re-customize IP] ダイアログボックスが開きます。デフォルトでは、プロセッシングシステムに

ペリフェラルは接続されていません。

2. ZC702 ボード用に作成されたテンプレートを使用します。 [Re-customize IP] ウィンドウで [Presets] をクリック

し、 [ZC702] をクリックします。

このコンフィギュレーションウィザードにより、 ZC702 のボードレイアウトに従って MIO (Multiplexed I/O) ピ

ンが割り当てられた複数のペリフェラルがプロセッシングシステムで有効になります。たとえば、 UART1 は有

効で、 UART0 は無効です。これは、 UART1 が ZC702 ボード上の UART/USB コンバーターチップを介して

USB-UART コネクタに接続されているからです。

Zynq デバイスのブロック図で各ペリフェラル名の横に表示されているチェックマークは、それらの I/O ペリ

フェラルがアクティブであることを示します。


図 2-3: [Re-customize IP] ダイアログボックス





3. ブロック図で緑色で示されている I/O ペリフェラルの 1 つをクリックします。選択したペリフェラルが [MIO

Configuration] ページに表示されます。


図 2-4: アクティブなペリフェラルが示された I/O Peripherals


図 2-5: [MIO Configuration] ページ





4. [OK] をクリックして [Re-customize IP] ダイアログボックス閉じます。 ZC702 ボードのプリセットが適用され

ます。

[Diagram] ウィンドウに、次の図のようなデザインアシスタントが使用可能であることを示すメッセージが表示

されます。

5. [Run Block Automation] リンクをクリックします。

[Run Block Automation] ダイアログボックスが開きます。

[Cross Trigger In] および [Cross Trigger Out] が [Disable] に設定されていることに注意してください。クロストリ

ガーの設定に関する詳細なチュートリアルは、『Vivado Design Suite チュートリアル: エンベデッドプロセッサ

ハードウェアデザイン』 (UG940) [参照 5] を参照してください。

6. [OK] をクリックしてデフォルトのプロセッシングシステムオプションを選択し、デフォルトのピン接続を作成

します。

デザインおよび接続ポートの検証

次に、デザインを検証します。

1. [Diagram] ウィンドウの空白部分を右クリックして、 [Validate Design] をクリックします。または、 F6 キーを押

します。

2. M_AXI_GP0_ACLK を接続する必要があることを示すクリティカルエラーメッセージが表示されます。

3. [OK] をクリックしてメッセージを閉じます。

4. [Diagram] ウィンドウで、 ZYNQ7 Processing System の M_AXI_GP0_ACLK ポートを見つけます。コネクタポート

の上にマウスポインターを置き、鉛筆アイコンを表示させます。


図 2-6: [Run Block Automation] リンク


図 2-7: [Critical Messages] ダイアログボックス





5. M_AXI_GP0_ACLK ポートをクリックして FCLK_CLK0 入力ポートまでドラッグし、 2 つのポートを接続します。

6. デザインを再び検証し、ほかにエラーがないことを確認します。これには、 [Diagram] ウィンドウの空白部分を

右クリックして [Validate Design] をクリックします。

検証が成功し、デザインにエラーや重大な警告がないことを示すメッセージダイアログボックスが表示され

ます。

7. [OK] をクリックしてメッセージを閉じます。

8. [Block Design] 環境の [Sources] ウィンドウをクリックします。

9. [Hierarchy] タブをクリックします。

10. [Design Sources] の下の [tutorial_bd] を右クリックし、 [Create HDL Wrapper] をクリックします。

[Create HDL Wrapper] ダイアログボックスが開きます。このダイアログボックスを使用して、プロセッササブ

システム用の HDL ラッパーファイルを作成します。

ヒント : HDL ラッパーは、デザインツールに必要な上位エンティティです。

11. [Let Vivado manage wrapper and auto-update] をオンにし、 [OK] をクリックします。

12. [Sources] ウィンドウで、 [Design Sources] の下にある [tutorial_bd_wrapper] を展開します。


図 2-8: 接続された ZYNQ7 Processing System





13. [tutorial_bd_i - tutorial_bd (tutorial_bd.bd)] という上位ブロックを右クリックし、 [Generate Output Products] をク

リックします。

次に示す [Generate Output Products] ダイアログボックスが開きます。

Linux ホストマシンで Vivado Design Suite を実行している場合は、 [Run Settings] の下に追加オプションが表示さ

れることがあります。その場合は、デフォルト設定で続行します。

14. [Generate] をクリックします。

この手順では、選択したソースに必要なすべての出力ファイルを作成します。たとえば、 IP プロセッサシステ

ムに対する制約を手動で作成する必要はありません。 [Generate Output Products] を実行すると、 Vivado ツールで

プロセッササブシステム用の XDC ファイルが自動的に生成されます。

15. [Generate Output Products] の処理が完了したら、 [OK] をクリックします。


図 2-9: [Generate Output Products] ダイアログボックス





16. [Block Design] の [Sources] ウィンドウで、 [IP Sources] タブをクリックします。次の図に示すように、生成した出

力ファイルが表示されます。

デザインの合成、インプリメンテーションの実行、およびビットストリームの生成

1. デザインを合成します。 Flow Navigator で [Synthesis] → [Run Synthesis] をクリックします。

2. 合成の開始前にプロジェクトを保存するようメッセージが表示された場合は、 [Save] をクリックします。

合成の実行中、ウィンドウの右上にステータスを示す円が表示されます。このステータスを示す円は、デザイ

ンプロセスを通してさまざまな理由により表示され、プロセスがバックグランドで実行されていることを示し

ます。

合成が完了すると、 [Synthesis Completed] ダイアログボックスが開きます。


図 2-10: [IP Sources] の下に生成された出力


図 2-11: Run Synthesis


図 2-12: ステータスを示す円





3. [Run Implementation] をクリックして [OK] をクリックします。

この場合も、プロセスがバックグラウンドで実行されていることが、ステータスバーによって示されます。イ

ンプリメンテーションが完了すると、 [Implementation Completed] ダイアログボックスが開きます。

4. [Generate Bitstream] をクリックして [OK] をクリックします。

ビットストリームの生成が完了すると、 [Bitstream Generation Completed] ダイアログボックスが開きます。

5. [Cancel] をクリックしてウィンドウを閉じます。

6. ビットストリームの生成が完了したら、ハードウェアをエクスポートして Vitis™ 統合ソフトウェアプラット

フォームを起動します。

Vitis ソフトウェアプラットフォームへのハードウェアのエクスポート

1. [File] → [Export] → [Export Hardware] をクリックします。

[Export Hardware] ダイアログボックスが開きます。 [Export to] フィールドはデフォルトオプションの

C:/designs/edt_tutorial/ のままにします。

注記: [Include bitstream] は、デザインにプログラマブルロジックデザインが含まれ、ビットストリームが生成されて

いる場合にのみオンにします。それ以外の場合はオフにします。


ヒント : ハードウェアは ZIP ファイル (<project wrapper>.xsa) でエクスポートされます。

3. Vitis IDE のデスクトップショートカットまたは C:\Xilinx\Vitis\2019.2\bin\vitis.bat ファイルをダ

ブルクリックし、 Vitis IDE を起動します。 [Eclipse Launcher] ダイアログボックスが表示されます。

4. [Workspace] を C:\designs\workspace に設定します。ワークスペースフォルダーが存在しない場合は作成

します。


図 2-13: ハードウェアのエクスポート


図 2-14: [Eclipse Launcher] ダイアログボックス





5. [Launch] をクリックします。Vitis 統合設計環境 (IDE) が開きます。 [File] → [New] → [Platform Project] をクリック

し、ザイリンクスシェルアーカイブ (XSA) の出力からプラットフォームプロジェクトを作成します。

6. New Platform Project ウィザードが開いたら、プロジェクト名 ([Project name]) を hw_platform に設定します。 [Use

default location] はオンのままにします。 [Next] をクリックします。

7. [Create from hardware specification (XSA/DSA)] を選択します。 [Next] をクリックします。


図 2-15: 新規プラットフォームプロジェクトの作成


図 2-16: プロジェクト名の入力





8. [Platform Project Specification] ページで、ハードウェア仕様ファイル

C:\designs\edt_tutorial\tutorial_bd_wrapper.xsa を選択します。 XSA ファイルを選択すると、

[Software Specification] エリアの [Operating system] が [standalone]、 [Processor] が [ps7_cortexa9_0] にアップデート

されます。 [Finish] をクリックします。


図 2-17: ソフトウェア仕様





9. プラットフォームプロジェクトが作成さます。 [Project Explorer] → [platform.spr] をダブルクリックし、次の図に

示すプラットフォームビューを表示します。

.X-Ref Target - Figure 2-18

図 2-18: プラットフォームビュー





10. 次の図に示すように、 [tutorial_bd_wrapper.xsa] ビューにプロセッシングシステム全体のアドレスマッ

プが表示されます。


図 2-19: プロセッシングシステムのアドレスマップ





11. ハンマーアイコンをクリックするか、プラットフォームプロジェクトを右クリックして [Build] → [Project] をク

リックし、プラットフォームプロジェクトをビルドします。

12. プロジェクトのビルド中、 [Console] ビューで出力を確認できます。ビルドが完了すると、次の図に示すように、

上位プラットフォーム XML ファイル hw_platform.xpfm が生成され、 [Console] ビューに「Build Finished」

と表示されます。

.

13. Vitis IDE を閉じます。


図 2-20: プロジェクトのビルド


図 2-21: ビルドが終了したことを示すログ





ここまでの結果

Vivado からハードウェアデザインがハードウェア仕様ファイル (XSA) にエクスポートされました。 Vitis IDE を使用

して、プラットフォームプロジェクトを作成し、 XSA ファイルを C:\designs\workspace のワークスペースに

エクスポートしました。エクスポートにより ps7_cortexa9_0 プロセッサおよび FSBL アプリケーションプロジェクト

を含むスタンドアロンドメインが生成されました。プラットフォームプロジェクトをビルドし、 Vitis IDE で作成す

るアプリケーションのプラットフォームとして使用可能なザイリンクスプラットフォーム定義ファイル

(hw_platform.xpfm) を生成しました。

次の手順

これで、 Vitis ソフトウェアプラットフォームを使用してプロジェクトのソフトウェア開発を開始できます。次のセク

ションでは、ハードウェアプラットフォーム用のソフトウェアアプリケーションの作成に役立つ情報を提供します。

サンプルプロジェクト : Hello World アプリケーションの実行

この例では、 Vitis IDE のシステムデバッガーを使用して、ボード設定を管理、ケーブルを接続、 PC を介してボード

に接続、および JTAG モードで簡単な hello world ソフトウェアアプリケーションを実行する方法を説明します。

注記: ボードが既にセットアップされている場合は、手順 5 に進みます。

1. 電源ケーブルをボードに接続します。

2. USB Micro ケーブルで Windows ホストマシンとターゲットボードを次の SW10 スイッチ設定を使用して接続し

ます。

Bit-1 は 0

Bit-2 は 1

注記: 0 は開、 1 は閉です。

3. USB ケーブルで Windows ホストマシンとターゲットボードのコネクタ J17 を接続します。これは、 USB からシ

リアルへの転送に使用されます。





4. 次の図に示すスイッチを使用して ZC702 ボードに電源を投入します。

重要: ジャンパー J27 および J28 は SD カードスロットから離れた側に設定し、 SW16 スイッチは図 2-22 に示すよう

に設定します。

5. Vitis ソフトウェアプラットフォームを開き、プロジェクトファイルへのワークスペースパス (この例では

C:\designs\workspace) を設定します。

または、デフォルトのワークスペースを使用して Vitis ソフトウェアプラットフォームを開き、後で [File] →

[Switch Workspace] をクリックして正しいワークスペースに切り替えることもできます。

6. システムで割り当てられている COM ポートのシリアル通信ユーティリティを開きます。 Vitis ソフトウェアプ

ラットフォームではシリアルターミナルユーティリティが提供されており、これをチュートリアルを通して使

用します。 [Window] → [Show View] → [Terminal] をクリックしてこのユーティリティを開きます。


図 2-22: ZC702 ボードの電源スイッチ


図 2-23: [Terminal] ウィンドウのヘッダーバー





7. [Launch Terminal] ボタンをクリックして [Launch Terminal] ダイアログボックスを開きます。

[Choose terminal] で [Serial Terminal] を選択し、 [OK] をクリックします。次の図に、 Zynq SoC プロセッシングシ

ステム用の標準的な設定を示します。

8. [File] → [New] → [Application Project] をクリックします。

New Application Project ウィザードが開きます。


hello_world アプリケーションプロジェクトが [Project Explorer] ビューに作成されます。hello_world アプリ

ケーションを右クリックして [Build Project] をクリックし、 hello_world.elf バイナリファイルを生成します。

10. [hello_world] を右クリックして [Run as] → [Run Configurations] をクリックします。

11. [Single Application Debug] を右クリックし、 [New Configuration] をクリックします。

Debugger_hello_world-Default という名前の新しい実行コンフィギュレーションが作成されます。

アプリケーションに関連するコンフィギュレーションは、起動コンフィギュレーションの [Main] タブに自動入

力されます。


図 2-24: [Launch Terminal] ダイアログボックス


Application Project

Project name hello_world

Use default location オン

System project hello_world_system

Platform hw_platform

Domain standalone_domain(1)

Language C

Templates Available Templates Hello World

注記:1. デフォルトでは、この手順により [CPU] が [ps7_cortexa9_0] に、 [OS] が [standalone] に設定されます。





12. [Target Setup] タブをクリックし、設定を確認します。デフォルトは Tcl スクリプトです。

13. [Run] をクリックします。

次の図に示すように、 [Terminal] ビューのシリアル通信ユーティリティに「Hello World」と表示されます。

注記: Zynq SoC 評価ボードで上記のソフトウェアアプリケーションを実行するのに、ビットストリームをダウン

ロードする必要はありませんでした。 Arm Cortex-A9 クワッドコアは既にボードに実装されています。単純なアプリ

ケーションを実行するこのシステムの基本的な初期化は、デバイス初期化 Tcl スクリプトで実行されます。

ここまでの結果

アプリケーションソフトウェアによって、「Hello World」の文字列が PS の UART1 ペリフェラルに送信されま

した。

UART1 から Hello World の文字列がホストマシンで動作しているシリアルターミナルアプリケーションにバイ

トごとに送信され、文字列として表示されます。

その他の情報

ドメイン (ボードサポートパッケージ)ドメイン (ボードサポートパッケージ (BSP)) は、アプリケーションをビルドするためのソフトウェアドライバーお

よびオプションで OS をまとめたものです。ハードウェアプラットフォームまたはボードのサポートコードで、電

源投入時の基本的な初期化およびソフトウェアアプリケーションのハードウェアプラットフォームまたはボード上

での実行をサポートします。ドメインで実行するアプリケーションを複数作成できます。ドメインは、プラット

フォーム上の 1 つのプロセッサに関連付けられます。

スタンドアロン OSスタンドアロンはシンプルな下位ソフトウェア層です。キャッシュ、割り込み、例外などの基本的なプロセッサ機

能、およびホスト環境の基本的なプロセッサ機能へのアクセスを提供します。これらの機能には、標準の入力/出力、

プロファイル、停止、終了が含まれます。これはセミホスト型のシングルスレッド環境です。

T

重要: この章で実行したアプリケーションは、スタンドアロン OS 上に作成されています。ソフトウェアアプリケー

ションがターゲットにするドメイン/BSP は、新規アプリケーションプロジェクトを作成するプロセスで選択します。


図 2-25: シリアルターミナルへの出力




第 3 章

Zynq デバイスでの GP ポートの使用ザイリンクス Zynq®-7000 SoC をエンベデッドデザインのプラットフォームとして使用する特徴の 1 つは、 Arm®

Cortex®-A9 デュアルコアプロセッシングシステムに Zynq SoC のプロセッシングシステム (PS) を使用できるだけで

なく、プログラマブルロジック (PL) も使用できることです。

この章では、次を含むデザインを作成します。

• ファブリック (PL) にファブリックから PS への割り込みを持つ AXI GPIO および AXI Timer

• EMIO インターフェイスを介してファブリック (PL) 側のピンに接続される Zynq SoC PS GPIO ピン

この章のフローは第 2 章のものと似ており、 Zynq デバイスをベースのハードウェアデザインとして使用します。こ

こでは、第 2 章で説明されている Zynq デバイスの Vivado® IP インテグレーターブロックデザインへの追加に関す

る概念を理解していることを前提としています。この章全体を通して第 2 章の内容について言及しているため、前

章を飛ばした場合は必要に応じて内容を確認してください。




第 3 章: Zynq デバイスでの GP ポートの使用

Zynq SoC プロセッシングシステムへのファブリックに IP を追加

ファブリックで追加可能な Zynq SoC PS と密結合される IP は、その複雑さに制限はありません。このセクションで

は、 AXI GPIO、割り込みを持つ AXI Timer、および EMIO インターフェイスを介して PL 側のピンに接続される PS

の GPIO ピンを含む簡単な例を説明します。

デザインを作成して、ファブリックにインスタンシエートされた AXI GPIO および割り込み付き AXI Timer、および

EMIO インターフェイスを使用する PS の GPIO の機能を確認します。図 3-1 にシステムのブロック図を示します。

第 2 章で作成したシステムを使用して、 14 ページの「エンベデッドプロセッサプロジェクトの作成」の後から続行

できます。

この章の例では、第 2 章のデザインを拡張します。次のデザイン変更を加えます。

• ファブリック側の AXI GPIO は、 1 ビットのチャネル幅が割り当てられ、 ZC702 ボード上の SW5 プッシュボタ

ンスイッチに接続されます。

• PS の GPIO ポートは、ファブリックピンを (EMIO インターフェイスを介して) ボード上の SW7 プッシュボタン

スイッチに配線する 1 ビット幅のインターフェイスを含むように変更されます。


図 3-1: ブロック図





• PS では、別の 1 ビット GPIO が MIO ポートにあるボード上の DS23 LED に接続されます。

• AXI Timer の割り込みは、ファブリックから PS の割り込みコントローラーに接続されます。このタイマーは、

ボード上の指定されたプッシュボタンを押すと開始します。タイマーが終了すると、その割り込みがトリガー

されます。

• 上記のハードウェアの変更に加え、アプリケーションソフトウェアコードを記述します。このコードは、次の

ように機能します。

° シリアルターミナルにメッセージを表示し、ボードで使用するプッシュボタンスイッチ (SW7 または

SW5) の選択をユーザーに求めます。

° ユーザーが適切なボタンを押すと、タイマーが自動的に開始し、 LED DS23 をオフにして、タイマーの割り

込みが発生するのを待機します。

° タイマーの割り込みが発生したら、 LED DS23 をオンにし、タイマーを再開して、シリアルターミナルで

ユーザーがプッシュボタンスイッチを再度選択するのを待機します。

サンプルプロジェクト : インスタンシエートされたファブリック IP の機能の検証

この例では、ファブリックに AXI GPIO、 AXI Timer、割り込み、および EMIO インターフェイスを追加します。そ

の後、ファブリックの追加機能を検証します。

1. Vivado® Design Suite を起動します。

2. [Recent Projects] で、第 2 章で作成した [edt_tutorial] デザインをクリックします。

3. [IP Integrator] の下の [Open Block Design] をクリックします。

4. [Diagram] ウィンドウの空白部分を右クリックし、 [Add IP] をクリックします。

5. 検索ボックスに「AXI GPIO」と入力し、 [AXI GPIO] IP をダブルクリックしてブロック図に追加します。

AXI GPIO IP ブロックが [Diagram] ウィンドウに表示されます。


7. 検索ボックスに「AXI Timer」と入力し、 [AXI Timer] IP をダブルクリックしてブロック図に追加します。 AXI

Timer IP ブロックが [Diagram] ウィンドウに表示されます。





8. ZYNQ7 SoC Processing System の EMIO コンフィギュレーションを編集して、割り込みを有効にします。 [ZYNQ7

Processing System] IP ブロックを右クリックし、 [Customize Block] をクリックします。

注記: IP ブロックをダブルクリックしてカスタマイズすることもできます。

図 3-2 に示す [Re-customize IP] ダイアログボックスが開きます。

9. [MIO Configuration] をクリックします。

10. [I/O Peripherals] → [GPIO] を展開して [EMIO GPIO (Width)] をオンにします。

11. [EMIO GPIO (Width)] を 1 に変更します。

12. ZYNQ7 Processing System のコンフィギュレーションオプションを開いた状態で、[Interrupts] → [Fabric Interrupts]

→ [PL-PS Interrupt Ports] を展開します。

13. [Fabric Interrupts] をオンにし、 [IRQ_F2P[15:0]] もオンにして IP コアでの PL-PS 割り込みを有効にします。


図 3-2: [Re-customize IP] ダイアログボックス





14. [OK] をクリックして ZYNQ7 Processing System IP の変更を確定します。ブロック図は図 3-3 のようになります。

15. ページの上部に表示される [Run Connection Automation] リンクをクリックし、新しく追加した IP ブロックを自

動接続します。

16. [Run Connection Automation] ダイアログボックスで、図 3-4 に示すように [All Automation] の横にあるチェック

ボックスをオンにします。


図 3-3: ZYNQ7 Processing System IP


図 3-4: [Run Connection Automation] ダイアログボックス






完了すると、更新されたブロック図は図 3-5 のようになります。

18. [AXI GPIO] IP ブロックを右クリックし、 [Customize Block] をクリックします。

注記: IP ブロックをダブルクリックしてカスタマイズすることもできます。

19. [Board] タブで、 [GPIO] および [GPIO2] が [Custom] に設定されていることを確認します。

20. [IP Configuration] タブをクリックします。必要な GPIO ポートは 1 つだけであるため、 [GPIO] で [GPIO Width] を

1 に変更します。 [All Inputs] と [All Outputs] が両方ともオフになっていることも確認します。

21. [OK] をクリックして変更を確定します。

22. 割り込みポートは自動的には AXI Timer IP コアに接続されないことに注意してください。 [Diagram] ウィンドウ

で、 ZYNQ7 Processing System の IRQ_F2P[0:0] ポートを見つけます。

23. コネクタポートの上にマウスポインターを置いて鉛筆アイコンを表示させ、 IRQ_F2P[0:0] ポートをクリックし

て AXI Timer IP コアの interrupt 出力ポートにドラッグし、これら 2 つのポートを接続します。

24. ZYNQ7 Processing System の GPIO_0 ポートが接続されていないことに注意してください。 ZYNQ7 Processing

System の GPIO_0 出力ポートを右クリックし、 [Make External] をクリックします。

これらのピンは外部ピンですが、このボードでは必要な制約はありません。ハードウェアピンを特定のデバイ

ス位置に制約するには、次の手順に従います。この手順は、ピンを手動で配置する際にいつでも使用できます。


図 3-5: 自動接続を実行した後のブロック図





25. Flow Navigator で [RTL Analysis] の下にある [Open Elaborated Design] をクリックします。

26. 次のに示す [Elaborate Design] メッセージボックスが開いたら、 [OK] をクリックします。

ヒント : デザインのエラボレートには数分かかります。デザインのエラボレートが進行中に Vivado でほかの作業を実

行するには、 [Background] をクリックします。これにより、エラボレートプロセスがバックグラウンドで続行され

ます。

27. 次の図に示すように、メインウィンドウの右上にあるレイアウトセレクターで [I/O Planning] を選択し、 [I/O

Ports] ウィンドウを表示します。


図 3-6: [Open Elaborated Design]


図 3-7: [Elaborate Design] メッセージボックス


図 3-8: [I/O Planning] レイアウトを選択





28. 次の図に示す [I/O Ports] ウィンドウで、 [GPIO_0_0_18048] ポートおよび [gpio_sw_18048] ポートを展開し、サイ

ト (ピン) マップを確認します。

29. [GPIO_0_0_tri_io[0]] を見つけ、図 3-10 に示すように次のプロパティを設定します。

° [Package Pin]: [F19]

° [I/O Std]: [LVCMOS25]

30. [gpio_sw_tri_io[0]] を見つけ、図 3-10 に示すように次のプロパティを設定します。

° [Package Pin}: [G19]

° [I/O Std]: [LVCMOS25]

注記: その他のデザイン制約の作成に関する詳細は、『Vivado Design Suite ユーザーガイド : 制約の使用』 (UG903)

[参照 3] を参照してください。

31. Flow Navigator で [Program and Debug] → [Generate Bitstream] をクリックします。

[Save Project] ダイアログボックスが開きます。 [Elaborated Design - constrs_1] がオンになっていることを確認し、

[Save] をクリックします。


図 3-9: [I/O Ports] ウィンドウのサイトマップ


図 3-10: [I/O Ports] のプロパティ





32. 次の図に示す [Save Constraints] ダイアログボックスが表示されます。ファイル名 (GPIO_Constraints) を指定

して [OK] をクリックします。 [Synthesis is Out-of-date] ダイアログボックスが開きます。 [Yes] をクリックして再

合成します。 [Launch Runs] ダイアログボックスが開きます。 [OK] をクリックして合成を実行します。

制約ファイルが作成されて保存され、次の図に示すように [Sources] ウィンドウの [Hierarchy] タブの [Constraints]

フォルダーに表示されます。


図 3-11: [Save Constraints] ダイアログボックス


図 3-12: [Sources] ウィンドウに表示された新しい制約ファイル





33. ビットストリームの生成が完了したら、 22 ページの「Vitis ソフトウェアプラットフォームへのハードウェアの

エクスポート」の説明に従ってハードウェアをエクスポートして Vitis™ IDE を起動します。

注記: デザインにはプログラマブルロジック IP が含まれるので、ハードウェアをエクスポートする際に [Include

bitstream] がオンになっていることを確認してください。次の図に示すように、 [Export to] を

C:/designs/edt_tutorial に設定します。

Vitis ソフトウェアプラットフォームでの操作

Vitis IDE を開き、 Vivado からエクスポートされたハードウェアを手動でアップデートします。 [Project Explorer]

ビューで [hw_platform] プラットフォームプロジェクトを右クリックし、[Update Hardware Specification] をクリックし

ます。


図 3-13: [Export Hardware] ダイアログボックスで [Include bitstream] チェックボックスをオン






図 3-14: [Update Hardware Specification] コマンド





1. [Update Hardware Specification] ダイアログボックスで Vivado からエクスポートした XSA ファイルを選択し、

[OK] をクリックします。次の図に示すように、プラットフォームプロジェクトのハードウェア仕様がアップ

デートされたことを示すダイアログボックスが表示されます。

2. アップデートが必要なプラットフォームプロジェクトを再ビルドします。 [hw_platform] プロジェクトを右ク

リックします。 [Clean Project] をクリックし、その後 [Build Project] をクリックします。


図 3-15: ハードウェア仕様がアップデートされたことを示すダイアログボックス





3. hw_platform プロジェクトのビルドが完了すると、 hw_platform.xpfm ファイルが生成されます。

4. 第 2 章でスタンドアロン PS で作成した hello_world プロジェクトの helloworld.c ファイルを開き、

48 ページの「デザイン用のスタンドアロンアプリケーションソフトウェア」の説明に従ってアプリケーション

ソフトウェアコードを変更します。

5. ファイルを保存し、プロジェクトを再ビルドします。

6. シリアル通信ユーティリティをボーレートを 115200 に設定して開きます。

注記: これは Zynq デバイスで UART に設定されているボーレートです。

7. ボードに接続します。

PL ファブリックのビットストリームがあるので、これをダウンロードする必要があります。


図 3-16: XPFM ファイル





8. [Xilinx] → [Program FPGA] をクリックします。図 3-17 に示す [Program FPGA] ダイアログボックスが開きます。

Vivado からエクスポートされたビットストリームを選択します。

9. [Program] をクリックし、ビットストリームをダウンロードして PL ファブリックをプログラムします。 FPGA の

プログラムが終了すると、次の図に示すように、 [Progress Information] ダイアログボックスに「FPGA

configuration complete」と表示されます。


図 3-17: [Program FPGA] ダイアログボックス


図 3-18: FPGA コンフィギュレーション完了





10. 28 ページの「サンプルプロジェクト : Hello World アプリケーションの実行」の手順と同じようにプロジェクト

を実行します。手順 9 と 10 を正常に実行できなかった場合は、 [Run Configurations] ダイアログボックスを開き、

Vivado からエクスポートされたビットストリームを選択し、 [Run] をクリックします。この手順により、 FPGA

がプログラムされ、アプリケーションが実行されます。

11. システムでは、 AXI GPIO ピンがボード上のプッシュボタン SW5 に接続され、 PS の GPIO ピンが EMIO イン

ターフェイスを介してボード上のプッシュボタン SW7 に接続されます。


図 3-19: [Run Configuration] ダイアログボックス





12. シリアルターミナルに表示される手順に従ってアプリケーションを実行します。次の図のシリアル出力ログを

参照してください。


図 3-20: シリアル出力ログ





デザイン用のスタンドアロンアプリケーションソフトウェア

この章で設計したシステムをボードで実行するには、アプリケーションソフトウェアが必要です。このセクション

では、アプリケーションソフトウェアの詳細を説明します。

アプリケーションソフトウェアの main() 関数は、実行のエントリポイントです。この関数は、初期化およびシス

テムで接続されるすべてのペリフェラルに必要な設定を含みます。さらに、 AXI GPIO や EMIO インターフェイスを

使用する PS GPIO などのユースケースを実行するための手順も含まれます。シリアルターミナルの手順に従ってさ

まざまなユースケースを選択できます。

アプリケーションソフトウェアの構成手順

アプリケーションソフトウェアは次の手順で構成されます。

1. AXI GPIO モジュールを初期化します。

2. AXI GPIO ピンが入力ピンとなるように方向を設定します。このピンは、ボード上の SW5 プッシュボタンに接

続されます。このピンの位置は、システムの構築中にユーザー制約ファイル (XDC) の LOC 制約により固定され

ます。

3. AXI Timer モジュールをデバイス ID 0 で初期化します。

4. タイマーコールバック関数を AXI timer ISR と関連付けます。

この関数は、タイマーの割り込みが発生するたびに呼び出されます。このコールバックにより、ボード上の

LED DS23 がオンになり、割り込みフラグがセットされます。

main() 関数は割り込みフラグを使用して実行を停止し、タイマー割り込みの発生を待機した後に実行を再開

します。

5. タイマーのリセット値を設定します。この値は、リセットおよびタイマーの開始時にタイマーに読み込まれます。

6. 割り込みモードや自動再読み込みモードなどのタイマーオプションを設定します。

7. PS の GPIO を初期化します。

8. PS の GPIO (チャネル 0、ピン番号 10) を出力ピンに設定します。このピンは MIO ピンにマップされ、ボード上

の LED DS23 に物理的に接続されます。

9. PS の GPIO (チャネル 2、ピン番号 0) を入力ピンに設定します。このピンは、 EMIO インターフェイスを介して

PL 側のピンにマップされ、 SW7 プッシュボタンスイッチに物理的に接続されます。

10. スヌープ制御ユニットであるグローバル割り込みコントローラーを初期化します。タイマー割り込みルーチン

を割り込み ID 91 に設定し、例外ハンドラーを登録して割り込みを有効にします。

11. ループのシーケンスを実行し、シリアルターミナルで AXI GPIO または PS GPIO いずれかのユースケースを選

択します。

ソフトウェアは、選択したユースケースをシリアルターミナルから受信し、それに応じた手順を実行します。

シリアルターミナルでユースケースを選択した後、ターミナルの手順に従ってボード上のプッシュボタンを押

します。 LED DS23 をオフにすると、タイマーが開始し、タイマー割り込みが発生するまで関数を待機させま

す。タイマーの割り込みが発生すると、 LED DS23 がオンになって実行が再開します。





アプリケーションソフトウェアのコード

システムのアプリケーションソフトウェアは、このガイドに付属の ZIP ファイルにある helloworld.c に含まれま

す。詳細は、 129 ページの「このチュートリアルのデザインファイル」を参照してください。




第 4 章

Vitis ソフトウェアプラットフォームでのデバッグ

この章では、これまで説明してきたデザインフローで可能なデバッグについて説明します。初のオプションは、

ザイリンクス Vitis™ 統合ソフトウェアプラットフォームを使用したソフトウェアでのデバッグです。

Vitis ソフトウェアプラットフォームデバッガーには、次のデバッグ機能があります。

• MicroBlaze™ および Arm® Cortex®-A9 プロセッサアーキテクチャ上のプログラムのデバッグをサポート (ヘテ

ロジニアスマルチプロセッサハードウェアシステムのデバッグ)

• ハードウェアボード上のプログラムのデバッグをサポート

• リモートハードウェアシステムでのデバッグ

• プログラムをデバッグするための豊富な機能を備えた統合デザイン環境 (IDE) を提供

• テストスクリプトの実行および自動化のためのツールコマンド言語 (Tcl) インターフェイスを提供

Vitis デバッガーを使用すると、プログラムの実行中に何が起こっているかを確認できます。プロセッサを停止する

ブレークポイントまたはウォッチポイントの設定、プログラムのステップ実行、プログラム変数およびスタックの

確認、システム内のメモリ内容の確認などを実行できます。

Vitis ソフトウェアプラットフォームでは、ザイリンクスシステムデバッガーおよび GNU デバッガー (GDB) を使用

したデバッグがサポートされます。

注記: GDB フローは廃止予定となっており、今後のデバイスでは使用できなくなる予定です。




第 4 章: Vitis ソフトウェアプラットフォームでのデバッグ

ザイリンクスシステムデバッガー

ザイリンクスシステムデバッガーでは、ザイリンクスの hw_server が基本のデバッグエンジンとして使用されます。

Vitis ソフトウェアプラットフォームは、各ユーザーインターフェイス操作を一連の TCF (Target Communication

Framework) コマンドに変換し、システムデバッガーからの出力を処理して、デバッグされているプログラムの現在の

ステートを表示します。 SDK は、ザイリンクスの hw_server を使用してハードウェア上のプロセッサと通信します。

次の図に、このデバッグワークフローを示します。

ワークフローは、次の要素で構成されます。

• 実行可能な ELF ファイル: ユーザーアプリケーションをデバッグするには、デバッグ用にコンパイルされた

ELF (Executable and Linkable Format) ファイルを使用する必要があります。デバッグ ELF ファイルには、デバッ

ガーへの追加のデバッグ情報が含まれ、ソースコードとその元のソースから生成された 2 進数間が直接関連付

けられます。ビルドコンフィギュレーションを管理するには、ソフトウェアアプリケーションを右クリックし

て [Build Configurations] → [Manage] をクリックします。

• デバッグコンフィギュレーション: デバッグセッションを開始するには、 Vitis ソフトウェアプラットフォーム

でデバッグコンフィギュレーションを作成する必要があります。このコンフィギュレーションには、実行ファ

イル名、デバッグするプロセッサターゲットなど、デバッグセッションを開始するのに必要な情報が含まれま

す。デバッグコンフィギュレーションを作成するには、ソフトウェアアプリケーションを右クリックして

[Debug As] → [Debug Configurations] をクリックします。

• [Debug] パースペクティブ: [Debug] パースペクティブを使用すると、ワークベンチでプログラムのデバッグまた

は実行を管理できます。ブレークポイントを設定、実行中のプログラムを一時停止、コードをステップ実行、

変数の内容を確認するなど、プログラムの実行を制御できます。 [Debug] ウィンドウを表示するには、 [Window]

→ [Open Perspective] → [Debug] をクリックします。


図 4-1: システムデバッガーのフロー





Vitis ソフトウェアプラットフォームで、コードの修正、実行ファイルの構築、プログラムのデバッグというサ

イクルを繰り返すことができます。

注記: コンパイル後にソースを編集すると、デバッグ情報がそのソースに直接関連付けられているため、その行

番号はステップ実行されなくなります。同様に、適化されたバイナリをデバッグすると、実行トレース中に

予期しないジャンプが発生することがあります。

Vitis ソフトウェアプラットフォームでのソフトウェアのデバッグ

この例では、 hello world アプリケーションをデバッグします。

前の章で hello world アプリケーションを変更した場合は、デバッグの実行前に新しい hello world アプリケーション

を作成する必要があります。新しい hello world アプリケーションを作成するには、 28 ページの「サンプルプロジェ

クト : Hello World アプリケーションの実行」の手順に従います。

hello world アプリケーションを作成したら、 Vitis ソフトウェアプラットフォームで次の例を実行してソフトウェア

をデバッグします。

1. [C/C++] パースペクティブで、 Hello_world プロジェクトを右クリックして [Debug As] → [Debug

Configurations] をクリックします。

[Target Setup] タブで、 [Hardware Platform] に Vivado® Design Suite からエクスポートされたものを選択して

[Debug] をクリックします。

[Debug] パースペクティブが開きます。

注記: [Debug] パースペクティブが自動的に開かない場合は、 [Window] → [Open perspective] をクリックし、 Open

Perspective ウィザードで [Debug] を選択します。


図 4-2: [Debug Configurations] ダイアログボックス





注記: このページに示されているアドレスは、システムで表示されているものと若干異なる場合があります。

プロセッサが main() の冒頭にあり、プログラム実行が 0x0010058c で停止していることがわかります。この

情報は [Disassembly] ビューで確認できます。このビューに、アセンブリレベルのプログラム実行が

0x0010058c で一時停止していることが示されています。

注記: [Disassembly] ビューが表示されていない場合は、 [Window] → [Show View] → [Debug] → [Disassembly] をク


2. helloworld.c ウィンドウにも、 C コードの初の実行可能な行で実行が一時停止していることが表示されま

す。 [Registers] ビューを選択し、プログラムカウンターである pc レジスタに 0x0010058c が含まれていること

を確認します。

注記: [Registers] ウィンドウが表示されていない場合は、 [Window] → [Show View] → [Debug] → [Registers] をク


3. init_platform () および print () を読み出すコードの行の横にある、helloworld.c ウィンドウの空白

をダブルクリックします。これにより、 init_platform () および print () にブレークポイントが設定さ

れます。ブレークポイントを確認するには、 [Breakpoints] ウィンドウを使用します。

注記: [Breakpoints] ウィンドウが表示されていない場合は、[Window] → [Show View] → [Debug] → [Breakpoints] を

クリックします。

4. [Run] → [Step Into] をクリックし、 init_platform () ルーチンにステップインします。

プログラムの実行が 0x001005fc の位置で一時停止します。コールスタックの深さは 2 レベルになります。


図 4-3: アプリケーションデバッグ用の [Debug] パースペクティブ





5. [Run] → [Resume] をクリックし、プログラムをブレークポイントまで実行します。

プログラムの実行は、 print コマンドを含むコードの行で停止します。 [Disassembly] および [Debug] ウィンド

ウに、プログラムの実行が 0x00100590 で停止していることが示されます。

注記: hello world のソースコードを変更した場合、ウィンドウに表示される実行アドレスは異なる場合があり

ます。

6. [Run] → [Resume] をクリックし、プログラムを後まで実行します。

プログラムの実行が完了すると、 [Terminal] ビューに「Hallo World」と表示され、 [Debug] ビューにプログラム

が exit というルーチンで一時停止していることが示されます。これは、デバッガーの制御下で実行している

ときに発生します。

7. コードを複数回再実行します。シングルステップ、メモリの検査、ブレークポイント、コードの変更、および

print 文の追加を試してみます。ビューの追加および移動を試します。

ヒント : Vitis ツールデバッグショートカット (ステップイン (F5)、ステップリターン (F7)、ステップオーバー (F6)、

および再開 (F8)) を使用できます。

8. Vitis ソフトウェアプラットフォームを終了します。




第 5 章

AXI CDMA IP での HP スレーブポートの使用この章では、 AXI CDMA IP をファブリックにインスタンシエートし、プロセッシングシステムの HP (High

Performance) 64 ビットスレーブポートに接続します。このシステムでは、 AXI CDMA はマスターデバイスとして機

能し、データの配列をソースバッファーから DDR システムメモリのデスティネーションバッファーにコピーしま

す。 AXI CDMA は、プロセッシングシステムの HP スレーブポートを使用して DDR システムメモリに対する読み

出し /書き込みアクセスを実行します。

ここでは、 mmap() を使用してスタンドアロンアプリケーションソフトウェアおよび Linux OS ベースのアプリケー

ションソフトウェアを記述し、 AXI CDMA ブロックを使用したデータ転送を実現します。また、スタンドアロンお

よび Linux ベースの両アプリケーションソフトウェアを ZC702 ボードで個別に実行します。




第 5 章: AXI CDMA IP での HP スレーブポートの使用

AXI CDMA を Zynq SoC PS の HP スレーブポートに接続

ザイリンクス Zynq®-7000 SoC デバイスは、プログラマブルロジック (PL) をプロセッシングシステム (PS) 内の非同

期 FIFO インターフェイス (AFI) に接続する 4 つの HP (High Performance) AXI スレーブインターフェイスポートを備

えています。 HP ポートは、プログラマブルロジックの AXI マスターと PS のメモリシステム (DDR およびオンチッ

プメモリ ) 間での高スループットのデータパスを可能にします。 HP スレーブポートは、 64 ビットまたは 32 ビット

のインターフェイスに設定可能です。

ここでは、 AXI CDMA IP をファブリックのマスターとして使用してデザインを作成し、これを PS の HP 64 ビット

スレーブポートに接続します。次の図にシステムのブロック図を示します。

このシステムにおける接続は次のとおりです。

• AXI CDMA スレーブポートは、 PS の汎用マスターポート 1 (M_AXI_GP1) に接続されます。これは、データ転

送用の AXI CDMA レジスタセットを設定し、そのステータスを確認するために PS CPU により使用されます。

• AXI CDMA マスターポートは、 PS の HP (High Performance) スレーブポート 0 (S_AXI_HP0) に接続されます。

これは、 AXI CDMA で DDR システムメモリからデータを読み出すために使用され、データ転送中の CDMA の

ソースバッファー位置となります。

• AXI CDMA マスターポートは、 PS の HP (High Performance) スレーブポート 2 (S_AXI_HP2) に接続されます。

これは、 AXI CDMA で DDR システムメモリにデータを書き込むために使用され、データ転送中の CDMA のデ

スティネーションバッファー位置となります。

• AXI CDMA の割り込みは、ファブリックから PS の割り込みコントローラーに接続されます。データの転送後、

またはデータトランザクション中にエラーが発生したときに、 AXI CDMA の割り込みが開始します。







このシステムでは、 HP のスレーブポート 0 を 0x20000000 ～ 0x2fffffff 範囲の DDR メモリ位置にアクセスす

るように設定します。 DDR システムメモリのこの位置は、 CDMA がデータを読み出すソースバッファー位置とな

ります。

また、 HP スレーブポート 2 を 0x30000000 ～ 0x3fffffff 範囲の DDR メモリ位置にアクセスするように設定し

ます。 DDR システムメモリのこの位置は、 CDMA がデータを書き込むデスティネーション位置となります。

データ転送チャネルの AXI CDMA IP データ幅を、大バースト長 32 の 1024 ビットに設定します。この設定により、

CDMA の各トランザクションの大転送サイズは 1024x32 ビットとなります。

上記のシステム用にアプリケーションソフトウェアコードを記述します。このコードは、指定したデータパターン

でソースバッファーメモリを初期化し、デスティネーションバッファーメモリにすべて 0 を書き込んでクリアしま

す。その後、 DMA 転送用の CDMA レジスタ設定を開始します。ソースバッファー位置、デスティネーションバッ

ファー位置、および CDMA レジスタに転送されるバイトの数を書き込み、 CDMA 割り込みを待機します。割り込み

が発生すると、 DMA 転送のステータスを確認します。

データ転送のステータスが正常の場合、ソースバッファーデータとデスティネーションバッファーデータを比較

して、シリアルターミナルにその結果を表示します。

データ転送のステータスがエラーの場合、シリアルターミナルにエラーステータスを表示して実行を停止します。

サンプルプロジェクト : AXI CDMA を PS の HP スレーブポートに接続

1. 次のいずれかから開始します。

° 34 ページの「サンプルプロジェクト : インスタンシエートされたファブリック IP の機能の検証」で作成し

たシステムを使用します。

° 14 ページの「エンベデッドプロセッサプロジェクトの作成」の説明に従って新しいプロジェクトを作成し

ます。

2. 第 3 章の edt_tutorial という名前の Vivado® デザインを開き、 Flow Navegator で [IP Integrator] の下にある [Open

Block Design] をクリックします。


4. 検索ボックスに「CDMA」と入力し、 [AXI Central Direct Memory Access] IP をダブルクリックしてブロック図に

追加します。 AXI Central Direct Memory Access IP ブロックが [Diagram] ウィンドウに表示されます。


6. 検索ボックスに「concat」と入力し、 [Concat] IP をダブルクリックしてブロック図に追加します。 Concat IP ブ

ロックが [Diagram] ウィンドウに表示されます。 AXI Timer を含む前のデザインを使用している場合、このブ

ロックを使用して 2 つの割り込み信号を連結します。

7. [interrupt] → [IRQ_F2P[0:0]] ネットを右クリックして [delete] をクリックします。

8. IRQ_F2P[0:0] ポートをクリックして Concat IP コアの dout[1:0] 出力ポートにドラッグし、これら 2 つのポート間

を接続します。

9. AXI Timer IP コアの interrupt ポートをクリックして Concat IP コアの In0[0:0] 入力ポートにドラッグし、これら 2

つのポート間を接続します。

10. AXI CDMA IP コアの cdma_introut ポートをクリックして Concat IP コアの In1[0:0] 入力ポートにドラッグし、こ

れら 2 つのポート間を接続します。

11. [ZYNQ7 Processing System] コアを右クリックして [Customize Block] をクリックします。

12. [PS-PL Configuration] をクリックし、 [HP Slave AXI Interface] を展開します。





13. [S AXI HP0 Interface] および [S AXI HP2 Interface] をオンにします。


15. [AXI CDMA IP] コアを右クリックして [Customize Block] をクリックします。

16. [Re-customize IP] ダイアログボックスで、次のように設定します。


18. [Diagram] ウィンドウ上部の [Run Connection Automation] リンクをクリックし、残りの接続を自動的に実行します。

19. [Run Connection Automation] ダイアログボックスで [All Automation] がオンになっていることを確認し、 [OK] を

クリックしてデフォルトの接続を選択します。ブロック図は次のようになります。

注記: ネットが競合するアドレスに強制的にマップされるというクリティカルメッセージが表示されることがあ

ります。次の手順でメモリにマップされたアドレスを更新し、このエラーに対処します。このエラーメッセー

ジが表示された場合は、 [OK] をクリックします。

システムプロパティ設定または使用するコマンド

Enable Scatter Gather オフ

Disable 4K Boundary Checks オフ

Allow Unaligned Transfers オフ

Write/Read Data Width 1024

Write/Read Burst Size 32

Enable Asynchronous Mode (Auto) オフ

Enable CDMA Store and Forward オフ

Address Width 32





20. [Address Editor] ウィンドウをクリックします。

21. [Address Editor] ウィンドウで、 [axi_cdma_0] → [Data] を展開します。 HP2_DDR_LOWOCM を右クリックし、

[Unmap Segment] をクリックします。

22. [S_AXI_HP0] の [Range] 列で [256M] を選択します。

23. [S_AXI_HP0] の [Offset Address] で値を x2000_0000 に設定します。

24. [Address Editor] ウィンドウで、 [axi_cdma_0] → [Data] → [Unmapped Slaves] を展開します。 HP2_DDR_LOWOCM

を右クリックし、 [Assign Address] をクリックします。

25. [S_AXI_HP2] の [Range] 列で [256M] を選択します。


図 5-2: 更新されたブロック図


図 5-3: [Address Editor] ウィンドウ





26. [S_AXI_HP2] の [Offset Address] で値を 0x3000_0000 に設定します。

27. Flow Navigator で [Program and Debug] → [Generate Bitstream] をクリックします。

[Save Project] ダイアログボックスが開きます。

28. [Block Design - tutorial_bd] がオンになっていることを確認し、 [Save] をクリックします。

29. 合成を更新する必要があることを示すメッセージが表示されることがあります。その場合、 [Yes] をクリックし

ます。


エクスポート」の説明に従って、ハードウェアをエクスポートして Vitis™ 統合ソフトウェアプラットフォーム

を起動します。

デザイン用のスタンドアロンアプリケーションソフトウェア

この章で設計した CDMA ベースのシステムをボードで実行するには、アプリケーションソフトウェアが必要です。

ここでは、 CDMA ベースのスタンドアロンアプリケーションソフトウェアについて詳細に説明します。

アプリケーションソフトウェアの main() 関数は、実行のエントリポイントです。指定したテストパターンでソー

スメモリバッファーを初期化し、デスティネーションメモリバッファーにすべて 0 を書き込んでクリアします。

その後、アプリケーションソフトウェアがソースバッファーおよびデスティネーションバッファーの開始位置を供

給して CDMA レジスタセットを設定します。 DMA 転送を開始するために、 CDMA レジスタで転送されるバイト数

を書き込み、 CDMA の割り込みが発生するのを待機します。割り込み後、 DMA 転送のステータスを確認し、ソース

バッファーをデスティネーションバッファーと比較します。後に、シリアルターミナルにその比較結果を出力

し、実行を停止します。


図 5-4: processing_system7_0 のアドレスの変更





アプリケーションソフトウェアのフロー

アプリケーションソフトウェアは次を実行します。

1. ソースバッファーを指定したテストパターンで初期化します。ソースバッファー位置は 0x20000000 ～

0x2fffffff の範囲です。

デスティネーションアドレス範囲すべてに 0 を書き込んで、デスティネーションバッファーをクリアします。

デスティネーションバッファー位置は、 0x30000000 ～ 0x3fffffff の範囲です。

2. AXI CDMA IP を初期化して次を実行します。

a. CDMA コールバック関数を AXI CDMA ISR と関連付け、割り込みを有効にします。

このコールバック関数は CDMA の割り込み中に実行され、 DMA 転送のステータスに応じて割り込み

Done/Error フラグを設定します。

アプリケーションソフトウェアは、コールバック関数がこれらのフラグを設定するまで待機し、そのス

テータスフラグに応じて実行します。

b. CDMA をシンプルモードに設定します。

c. CDMA IP のステータスレジスタを確認して CDMA アイドルステータスを検証します。

d. ソースバッファーの開始位置 0x20000000 を CDMA レジスタに設定します。

e. デスティネーションバッファーの開始位置 0x30000000 を CDMA レジスタに設定します。

f. CDMA レジスタに転送するバイト数を設定します。 DMA 転送を開始します。

3. CDMA 割り込みがトリガーされた後、 DMA 転送のステータスを確認します。

転送のステータスが正常の場合、ソースバッファー位置とデスティネーションバッファー位置を比較し、シリ

アルターミナルにその結果を表示して実行を終了します。

転送のステータスがエラーの場合、シリアルターミナルにエラーステータスを出力し、実行を停止します。





Vitis ソフトウェアプラットフォームを使用したスタンドアロン CDMA アプリケーションの実行

1. Vitis ソフトウェアプラットフォームを開きます。

2. TCF (Target Communication Frame) (hw_server.exe) エージェントが Windows マシンで実行中であることを確認

します。実行されていない場合は、 Vitis ソフトウェアプラットフォームで [Xilinx] → [XSDB Console] をクリッ

クします。

3. [XSDB Console] ウィンドウに「Connect」と入力します。 hw_server アプリケーションが開始したことを示す

メッセージが表示されるか、または開始して実行中の場合は次の図に示すように tcfchan# が表示されます。

4. Vitis ソフトウェアプラットフォームで [File] → [New] → [Application Project] をクリックします。


図 5-5: [XSDB Process] ウィンドウのハードウェアサーバーメッセージ





5. New Application Project ウィザードが開きます。

ウィザードの各ページで次の表の情報に基づいて設定を選択します。

6. [Finish] をクリックします。

New Project ウィザードが閉じ、 cdma_app プロジェクトが作成されて [Project Explorer] ビューに表示されます。

7. [Project Explorer] ビューで [cdma_app] プロジェクトを展開して [src] ディレクトリを右クリックし、 [Import] をク

リックして [Import] ダイアログボックスを開きます。

8. [Import] ダイアログボックスで [General] を展開し、 [File System] をクリックします。

9. [Next] をクリックします。

10. [Browse] をクリックします。

11. 前に保存したデザインファイルフォルダー (129 ページの「このチュートリアルのデザインファイル」を参照)

に移動し、 [OK] をクリックします。

12. cdma_app.c ファイルを追加して [Finish] をクリックします。

ビルドが正しく実行されると、 cdma_app.elf が生成されます。ハンマーアイコンをクリックするか、

cdma_app project を右クリックして [Build Project] をクリックし、アプリケーションをビルドします。

注記: システムのアプリケーションソフトウェアのファイル名は cdma_app.c です。このファイルは、このガ

イドに付属の ZIP ファイルから入手できます。 129 ページの「このチュートリアルのデザインファイル」を参

照してください。

13. シリアル通信ユーティリティをボーレートを 115200 に設定して開きます。


14. ハードウェアボードがセットアップされ、オンになっていることを確認します。

注記: ボードのセットアップについては、 28 ページの「サンプルプロジェクト : Hello World アプリケーションの

実行」を参照してください。

15. [Xilinx Tools] → [Program FPGA] をクリックし、 [Program FPGA] ダイアログボックスを開きます。ダイアログ

ボックスにビットストリームパスが表示されます。

16. [Program] をクリックし、ビットストリームをダウンロードして PL ファブリックをプログラムします。

17. 28 ページの「サンプルプロジェクト : Hello World アプリケーションの実行」の手順と同じようにプロジェクト

を実行します。


Application Project Project name cdma_app

Use Default Locations オン

System project cdma_app_system


Processor PS7_cortexa9_0

Domain ps7_cortexa9_0

OS standalone

Language C

Templates Available Templates Empty Application





18. シリアルターミナルで CDMA 転送のステータスを確認します。転送が正常の場合、「DMA Transfer is

Successful」というメッセージが表示されます。エラーの場合、シリアルターミナルにエラーメッセージが表示

されます。

CDMA システム用の Linux OS ベースのアプリケーションソフトウェア

このセクションでは、 Linux で提供される mmap() システムコールを使用して CDMA 用の Linux ベースアプリケー

ションソフトウェアを作成し、ハードウェアで実行して CDMA IP の機能を確認します。

mmap() システムコールは、メモリのマップ中に提供される属性に応じて読み出しまたは書き込みを実行できるよ

うに、指定したカーネルメモリエリアをユーザー層に割り当てるのに使用されます。

注記: mmap() システムコールの詳細は、このガイドでは説明しません。

注意: mmap() の呼び出しにより、カーネルの制限領域または共有リソースが誤ってアクセスされると、カーネルが

クラッシュする可能性があります。

アプリケーションソフトウェアの main() 関数は、実行のエントリポイントです。指定したテストパターンでソー

ス配列を初期化し、デスティネーションメモリバッファーにすべて 0 を書き込んでクリアします。その後、ソース

配列の内容を DDR メモリに 0x20000000 からコピーし、デスティネーションへの DMA 転送を開始するように

DMA レジスタを設定します。 DMA 転送後、アプリケーションは転送のステータスを読み出し、その結果をシリア

ルターミナルに表示します。

アプリケーションソフトウェアの作成手順

アプリケーションソフトウェアを作成する手順は次のとおりです。

1. ユーザー層にあるソース配列全体を 0xa5a5a5a5 値に初期化します。

2. ユーザー層にあるデスティネーションバッファー全体に 0 を書き込み、クリアします。

3. mmap() システムコールを使用して、 0x20000000 から開始するカーネルのメモリ位置を書き込み権限のある

ユーザー層にマップします。

このようにマップすることで、指定したカーネルメモリへの書き込みが可能になります。

4. ソース配列の内容をマップ済みのカーネルメモリにコピーします。

5. ユーザー層のカーネルメモリへのマップを解除します。

6. mmap() システムコールを使用して、 AXI CDMA レジスタのメモリ位置を読み出し権限および書き込み権限の

あるユーザー層にマップします。ユーザー層から CDMA レジスタを次のように設定します。

a. DMA をリセットして前の通信を停止します。

b. 割り込みを有効にして DMA 転送のステータスを取得します。

c. CDMA をシンプルモードに設定します。

d. CDMA がアイドル状態であることを確認します。

e. ソースバッファーの開始位置 0x20000000 を CDMA レジスタに設定します。





f. デスティネーションバッファーの開始位置 0x30000000 を CDMA レジスタに設定します。

g. CDMA レジスタで転送されるバイト数を設定します。このレジスタへの書き込みにより DMA 転送が開始

します。

7. DMA 転送のステータスを、転送が終了するまで継続して読み出します。

8. CDMA 転送の終了後、 mmap() システムコールを使用して、ユーザー層から変更するため CDMA レジスタメ

モリのマップを解除します。

9. 0x30000000 から開始するカーネルメモリ位置を、読み出しおよび書き込み権限を持つユーザー層にマップし

ます。

10. カーネルメモリの 0x30000000 からの内容をユーザー層のデスティネーション配列にコピーします。

11. ユーザー層のカーネルメモリへのマップを解除します。

12. ソース配列をデスティネーション配列と比較します。

13. シリアルターミナルに比較結果が表示されます。比較結果が正常の場合、「DATA Transfer is Successful」という

メッセージが表示されます。エラーの場合、シリアルターミナルにエラーメッセージが表示されます。

Vitis ソフトウェアプラットフォームを使用した Linux CDMA アプリケーションの実行

ターゲットボード上で Linux を実行する詳細な手順は、第 6 章に説明されています。 Linux の実行に慣れていない場

合は、この例を実行する前に第 6 章の例を実行してください。 Linux OS ベースのアプリケーションを実行する手順

は次のとおりです。

1. 66 ページの「ターゲットボートでの Linux のブート」

2. 73 ページの「Linux アプリケーション用の Linux ドメインの作成」

3. 75 ページの「Vitis ソフトウェアプラットフォームを使用したアプリケーションのビルドとターゲットボードで

の実行」





ターゲットボートでの Linux のブート

JTAG モードを使用して、 Zynq-7000 SoC ZC702 ターゲットボード上で Linux をブートします。

注記: その他のブートオプションは、第 6 章「Linux のブートおよび Vitis ソフトウェアプラットフォームでのデバッ

ク」を参照してください。

1. JTAG モードを使用して Linux をブートする際の次のボード接続および設定を確認します。

a. 28 ページの「サンプルプロジェクト : Hello World アプリケーションの実行」の説明に従って、ジャンパー

J27 および J28 が設定されていることを確認します。

b. SW16 スイッチが次の図に示すように設定されていることを確認します。

c. イーサネットケーブルを Zynq SoC ボードからネットワークに接続します。

d. Windows ホストマシンをネットワークに接続します。

e. 電源ケーブルをボードに接続します。


図 5-6: SW16 スイッチの設定





2. ターゲットボードの SW10 スイッチを図 5-7 に示すように設定し、 USB Micro ケーブルを使用して Windows ホ

ストマシンとターゲットボードを接続します。

° Bit-1 は 0

° Bit-2 は 1

注記: 0 は開、 1 は閉です。ユーザーインターフェイスに応じて、正しい JTAG モードを選択する必要がありま

す。 JTAG モードは、 ZC702 ではスイッチ SW10、 ZC706 ではスイッチ SW4 で設定します。

3. USB ケーブルを使用して Windows ホストマシンとターゲットボードのコネクタ J17 を接続します。これは、

USB からシリアルへの転送に使用されます。


図 5-7: Digilent 社製 USB JTAG を使用するように設定された ZC702 の SW10





4. イーサネットジャンパー J30 および J43 を次の図に示すように変更します。

5. ターゲットボードに電源を投入します。

6. Vitis ソフトウェアプラットフォームを起動し、第 2 章および第 3 章で使用したワークスペースを開きます。

7. シリアルターミナルが開いていない場合は、ボーレートを 115200 に設定してシリアル通信ユーティリティを開

きます。


8. [Xilinx Tools] → [Program FPGA] → [Program] をクリックし、ビットストリームをダウンロードします。

9. [Xilinx Tools] → [XSCT console] をクリックして Xilinx System Debugger (XSCT) ツールを開きます。

10. XSCT プロンプトで次を実行します。

a. 「connect」と入力して PS に接続します。

b. 「targets」と入力してターゲットプロセッサのリストを取得します。

c. 「targets 2」と入力してプロセッサ CPU1 を選択します。

xsct% targets 1 APU 2 Arm Cortex-A9 MPCore #0 (Running) 3 Arm Cortex-A9 MPCore #1 (Running) 4 xc7z020xsct% targets 2xsct% targets 1 APU 2* Arm Cortex-A9 MPCore #0 (Running) 3 Arm Cortex-A9 MPCore #1 (Running) 4 xc7z020


図 5-8: ジャンパー J30 および J43 の変更





d. 「dow <tutorial_download_path>/zynq_fsbl.elf」と入力して PetaLinux FSBL をダウンロードします。

e. 「con」と入力して FSBL を実行し、「stop」と入力して停止します。

f. 「dow <tutorial_download_path>/u-boot.elf」と入力して PetaLinux U-Boot.elf をダウンロード

します。

g. 「con」と入力して U-Boot を実行します。

シリアルターミナルに、次のような自動ブートカウントダウンメッセージが表示されます。

Hit any key to stop autoboot: 3

h. Enter キーを押します。


図 5-9: XSCT コンソール





U-Boot からの自動ブートが停止し、シリアルターミナルにコマンドプロンプトが表示されます。

.

i. XSCT プロンプトに「stop」と入力します。

U-Boot の実行が停止します。

j. 「dow -data <tutorial_download_path>/image.ub 0x30000000」と入力し、 Linux カーネルイ

メージを 0x3000000 にダウンロードします。

k. 「con」と入力して U-Boot を実行します。

11. シリアルターミナルのコマンドプロンプトに「bootm 0x30000000」と入力します。

Linux OS が起動します。


図 5-10: シリアルターミナル





12. 必要に応じてシリアルターミナルに Zynq のユーザー名 root とパスワード root を入力し、プロセッサのブートを

完了させます。

ブートが完了すると、シリアルターミナルに # prompt プロンプトが表示されます。

13. root@Xilinx-ZC702-2019_2:~# プロンプトで、ボードのイーサネット接続が設定されていることを確認し

ます。

a. Zynq> プロンプトに「ifconfig eth0」と入力し、ボードの IP アドレスを確認します。

このコマンドは、現時点でアクティブなすべてのインターフェイスの詳細を表示します。表示されるメッ

セージで、 inet addr 値は Zynq SoC ボードに割り当てられている IP アドレスを示します。

b. inet addr と netmask の値が存在しない場合、次のコマンドを使用してそれらを割り当てることができ

ます。

root@Xilinx-ZC702-2019_2:~# ifconfig eth0 inet 192.168.1.10root@Xilinx-ZC702-2019_2:~# ifconfig eth0 netmask 255.255.255.0

14. Windows マシンの IP アドレス設定がボードの設定に一致していることを確認します。ネットワーク接続を開い

て、ローカルエリア接続のプロパティを調整します。

a. XC702 ボードに接続されているローカルエリア接続を右クリックして、 [Properties] をクリックします。

b. [Local Area Connection Properties] ダイアログボックスで、リストから [Internet Protocol Version 4 (TCP/IPv4)]

を選択し、 [Properties] をクリックします。

c. [Use the following IP address] をオンにし、次のように設定します。

[IP address]: 192.168.1.11

[Subnet mask]: 255.255.255.0

d. [OK] をクリックして値を確定します。

15. Windows マシンのコマンドプロンプトに「ping」と入力し、それに続いてボードの IP アドレスを入力して、

ボードとの接続を確認します。 ping 応答がループ内に表示されます。

この応答は、 Windows ホストマシンとターゲットボード間の接続が確立されていることを意味します。





16. Ctrl + C キーを押して、 Windows ホストマシンのコマンドプロンプトでの ping 応答の表示を停止します。

ターゲットボードでの Linux のブートが終了し、ホストマシンとターゲットボード間の接続が完了します。


図 5-11: Windows ホストマシンのコマンドプロンプト





Linux アプリケーション用の Linux ドメインの作成

これで Linux がボード上で稼働するようになりました。次に Linux ドメインを作成し、その後 Linux アプリケーショ

ンを作成します。 Linux ドメインの作成手順は、次のとおりです。

1. Vitis ソフトウェアプラットフォームの [Project Explorer] で、 hw_platform platform project プラットフォームプロ

ジェクトを展開します。

2. platform.spr をダブルクリックしてハードウェアを開きます。

3. プラットフォームビューが開きます。右上の + ボタンをクリックし、ドメインを追加します。

.

4. [New Domain] ダイアログボックスが開いたら、次のように設定します。

a. [Name]: linux_domain

b. [Display Name]: linux_application_domain

c. [OS]: [linux]

d. [Processor]: [ps7_cortexa9]

e. [Supported Runtimes]: [C/C++]

f. [Use pre-built software components]: オンにして次のように設定

- C:\designs フォルダーに boot ディレクトリを作成し、ブートコンポーネント (FSBL、 Vitis ソフト

ウェアプラットフォームからの PMUFW、 ATF、 PetaLinux からの u-boot.elf および image.ub) を

コピーします。

- BIF ファイルを生成します。


図 5-12: ドメインの追加





g. OK をクリックします。 Linux ドメインが hw_platform に追加されます。

h. image ファイルパスに image.ub ファイルを追加します。

これで、 Linux ドメインに Linux アプリケーションを作成する準備が整いました。


図 5-13: BIF ファイルの作成


図 5-14: hw_platform に追加された Linux ドメイン





Vitis ソフトウェアプラットフォームを使用したアプリケーションのビルドとターゲットボードでの実行

1. これで Linux がボード上で稼働するようになりました。次に CDMA を利用する Linux アプリケーションを作成

します。 [File] → [New] → [Application Project] をクリックします。



New Project ウィザードが閉じ、 linux_cdma_app プロジェクトが作成されて [Project Explorer] ビューに表示さ

れます。

4. [Project Explorer] ビューで [linux_cdma_app] プロジェクトを展開して [src] ディレクトリを右クリックし、

[Import] をクリックして [Import] ダイアログボックスを開きます。



7. linux_cdma_app.c ファイルを追加して [Finish] をクリックします。

ハンマーアイコンをクリックするか、 linux_cdma_app project を右クリックして [Build Project] をクリックし、ア

プリケーションをビルドします。バイナリファイル linux_cdma_app.elf が生成されます。

注記: システムのサンプルアプリケーションソフトウェアファイルは linux_cdma_app.c です。このファイ

ルは、このガイドに付属の ZIP ファイルに含まれています。 129 ページの「このチュートリアルのデザイン

ファイル」を参照してください。

8. [linux_cdma_app] を右クリックし、 [Run As] → [Run Configurations] をクリックして Run Configurations ウィ

ザードを開きます。


Application Project Project name linux_cdma_app

System project linux_cdma_app_system

Platform <hw_platform>

CPU cortex-a9

Domain linux_application_domain

OS linux

Language C

Templates Available Templates Linux Empty Application





9. [Xilinx C/C++ application (Application Debugger)] を右クリックして [New] をクリックします。

10. [Connection] タブで [New] を選択し、 New Connection ウィザードを開きます。

11. [New Target Connection] ページで次のように設定します。

a. [Target Name] フィールドで名前を指定します。ここでは、「CDMALinux」を使用します。

b. [Host] フィールドにターゲットボードの IP アドレスを入力します。

ターゲットボードの IP アドレスを確認するには、シリアルターミナルの Zynq> プロンプトに

「ifconfig eth0」と入力します。ターミナルにボードに割り当てられているターゲット IP アドレスが表

示されます。

c. [Port] フィールドに「1534」と入力します。

12. [OK] をクリックして接続を作成します。


図 5-15: Run Configurations ウィザード





13. [Application] タブでアプリケーションデータを次ように設定します。

a. [Project Name]: linux_cdma_app

b. [Local File Path]: Debug/linux_cdma_app.elf

c. [Remote File Path]: /tmp/cdma.elf

14. [Run] をクリックします。アプリケーションが実行され、コンソールウィンドウに次の図に示すように「DATA

Transfer is Successful」というメッセージが表示されます。


図 5-16: [Application] タブでのデバッグコンフィギュレーション設定


図 5-17: データ転送メッセージ




第 6 章

Linux のブートおよび Vitis ソフトウェアプラットフォームでのデバック

この章では、 PetaLinux ツールを使用して Zynq®-7000 SoC ボード上で Linux OS を設定およびビルドする手順を説明

します。 JTAG インターフェイスを使用して Linux でコンパイル済みのイメージをターゲットメモリにダウンロード

する方法も示します。

この章の後半では、コンパイル済みのイメージで次の不揮発性メモリをプログラムする方法について説明します。

これらのイメージは、ボードをオンにした後に Linux の自動ブートに使用されます。

• オンボード QSPI フラッシュ

• SD カード

この章では、ザイリンクス Vitis™ 統合ソフトウェアプラットフォームのリモートデバッグ機能を使用して、ター

ゲットボード上で実行している Linux アプリケーションをデバッグする方法についても説明します。 Vitis ソフト

ウェアプラットフォームは、 Windows ホストマシンで実行します。アプリケーションのデバッグでは、プラット

フォームで Linux OS を実行中のターゲットボードへのイーサネット接続が確立されます。

詳細は、エンベデッドデザインツールウェブページ [参照 12] を参照してください。

必要な環境

この章では、ターゲットプラットフォームとして Zynq ボードを使用します。ホストプラットフォームは、 Vivado®

ツールを実行する Windows マシンと Linux マシン (物理マシンまたは仮想マシン) にインストールされた PetaLinux です。

注記: この章のチュートリアルには、一般的なブートローダーである Das U-Boot が必要です。これは、次にダウン

ロードするコンパイル済みのイメージに含まれます。

ザイリンクスの資料サイトから、このガイドに関連する ZIP ファイルをダウンロードしてください。 129 ページの

「このチュートリアルのデザインファイル」を参照してください。この ZIP ファイルには、次のファイルが含まれて

います。

• BOOT.bin: bootgen で生成された FSBL および U-Boot イメージを含むバイナリイメージ。

• cdma_app.c: この章で作成するシステム用のスタンドアロンアプリケーションソフトウェア。

• helloworld.c: 第 3 章で作成したシステム用のスタンドアロンアプリケーションソフトウェア。

• linux_cdma_app: この章で作成するシステム用の Linux OS ベースのアプリケーションソフトウェア。

• README.txt: ZIP ファイルに関する著作権およびリリースの情報。

• u-boot.elf: BOOT.BIN イメージの作成に使用する U-Boot ファイル。




第 6 章: Linux のブートおよび Vitis ソフトウェアプラットフォームでのデバック

• Image.ub: PetaLinux ビルドイメージ (カーネルイメージ、 Ramdisk、および dtb を含む)。

• fsbl.elf: BOOT.BIN イメージの作成に使用する FSBL イメージ。

Zynq SoC ボード上での Linux のブート

このセクションでは、 78 ページの「必要な環境」でダウンロードしたコンパイル済みのイメージを使用して、ター

ゲットボード上で Linux をブートするフローを説明します。

注記: カーネルイメージ、 U-Boot、デバイスツリー、ルートファイルなどのさまざまなイメージのコンパイルにつ

いては、このガイドでは説明しません。

ブート方法

次のブート方法があります。

• マスターブート方法

• スレーブブート方法

マスターブート方法

マスターブート方法では、 QSPI、 NAND、 NOR フラッシュ、および SD カードなどのさまざまな不揮発性メモリに

ブートイメージを保存します。この方法では、 CPU で外部のブートイメージを不揮発性メモリからプロセッシング

システム (PS) にロードして実行します。マスターブート方法は、さらにセキュアモードと非セキュアモードに分類

されます。詳細は、『Zynq-7000 SoC テクニカルリファレンスマニュアル』 (UG585) [参照 1] を参照してください。

ブートプロセスは、プロセッシングシステム (PS) にある Arm Cortex-A9 CPU の 1 つによって開始され、オンチップ

ROM コードを実行します。このオンチップ ROM コードが第 1 段階ブートローダー (FSBL) をロードします。 FSBL

は次を実行します。

• ハードウェアビットストリームがある場合は、これで FPGA をコンフィギュレーションします。

• MIO インターフェイスをコンフィギュレーションします。

• DDR コントローラーを初期化します。

• クロック PLL を初期化します。

• Linux の U-Boot イメージを不揮発性メモリから DDR にロードして実行します。

U-Boot は、カーネルイメージ、ルートファイルシステムおよびデバイスツリーを不揮発性 RAM から DDR にロー

ドし、これらの実行を開始します。ターゲットプラットフォームでの Linux のブートを終了させます。





スレーブブート方法

JTAG は、スレーブブートモードでのみ使用可能です。外部ホストコンピューターがマスターとして機能し、 JTAG

接続を使用してブートイメージを OCM にロードします。

注記: ブートイメージをロードする間、 PS の CPU はアイドルモードになります。スレーブブート方法でのブートは

常に非セキュアモードです。

JTAG ブートモードでは、 CPU はセキュリティ関連のすべてのアイテムへのアクセスを無効にし、 JTAG ポートを有

効にした直後に停止モードに遷移します。 CPU の実行を再開させる前に、ブートイメージを DDR メモリにダウン

ロードする必要があります。

JTAG からの Linux のブート

次のフロー図に、ターゲットプラットフォームで Linux をブートするプロセスを示します。

デバッグ用の PetaLinux ビルドの準備 tcf-agent を使用して Linux アプリケーションをデバッグするには、 PetaLinux RootFS で tcf-agent を手動で有効にする

必要があります。

PetaLinux RootFS で dropbear-openssh-sftp サーバーが無効になっていることを確認します。

注記: Vitis デバッガーでは、 tcf-agent (TCF - Target Communication Framework) を使用した Linux アプリケーションのデ

バッグがサポートされます。 TCF エージェントは PetaLinux roofts パッケージの一部として提供されていますが、必

要に応じて有効にする必要があります。

これらのコンポーネントを有効にする方法は、『PetaLinux ツール資料: リファレンスガイド』 (UG1144) [参照 8] の

「TCF エージェントによるアプリケーションのデバッグ」を参照してください。


図 6-1: ターゲットプラットフォームでの Linux のブートプロセス





JTAG モードを使用した Linux のブート

1. JTAG モードを使用して Linux をブートする際の次のボード接続および設定を確認します。

a. 28 ページの「サンプルプロジェクト : Hello World アプリケーションの実行」の説明に従って、ジャンパー

J27 および J28 が設定されていることを確認します。

b. SW16 スイッチが次の図に示すように設定されていることを確認します。

c. イーサネットケーブルを Zynq®-7000 SoC からネットワークに接続するか、またはホストマシンに直接接

続します。

d. Windows ホストマシンをネットワークに接続します。

e. 電源ケーブルをボードに接続します。


図 6-2: SW16 スイッチの設定





2. ターゲットボードの SW10 スイッチを次の図に示すように設定し、 USB Micro ケーブルを使用して Windows ホ

ストマシンとターゲットボードを接続します。

° Bit-1 は 0

° Bit-2 は 1

注記: 0 は開、 1 は閉です。ユーザーインターフェイスに応じて、正しい JTAG モードを選択する必要がありま

す。 JTAG モードは、 zc702 ではスイッチ SW10、 zc706 ではスイッチ SW4 で設定します。

3. USB ケーブルを使用して Windows ホストマシンとターゲットボードのコネクタ J17 を接続します。これは、

USB からシリアルへの転送に使用されます。

4. イーサネットジャンパー J30 および J43 を次の図に示すように変更します。

5. ターゲットボードに電源を投入します。


図 6-3: Digilent 社製 USB JTAG を使用するように設定された ZC706 の SW4


図 6-4: ジャンパー J30 および J43 の変更





6. Vitis ソフトウェアプラットフォームを起動し、第 2 章および第 3 章で使用したワークスペースを開きます。

7. シリアルターミナルが開いていない場合は、ボーレートを 115200 に設定してシリアル通信ユーティリティを開

きます。


8. [Xilinx Tools] → [Program FPGA] → [Program] をクリックし、ビットストリームをダウンロードします。

9. [Xilinx Tools] → [XSCT console] をクリックして Xilinx System Debugger (XSCT) ツールを開きます。




c. 「ta 2」と入力してプロセッサ CPU1 を選択します。

xsct% targets 1 APU 2 Arm Cortex-A9 MPCore #0 (Running) 3 Arm Cortex-A9 MPCore #1 (Running) 4 xc7z020xsct% ta 2xsct% targets 1 APU 2* Arm Cortex-A9 MPCore #0 (Running) 3 Arm Cortex-A9 MPCore #1 (Running) 4 xc7z020

d. 「dow <tutorial_download_path>zynq_fsbl.elf」と入力して PetaLinux FSBL をダウンロードします。

e. 「con」と入力して FSBL を実行し、「stop」と入力して停止します。

f. 「dow <tutorial_download_path>/u-boot.elf」と入力して PetaLinux U-Boot.elf をダウン

ロードします。

g. 「con」と入力して U-Boot を実行します。

シリアルターミナルに、次のような自動ブートカウントダウンメッセージが表示されます。


h. Enter キーを押します。

U-Boot からの自動ブートが停止し、シリアルターミナルにコマンドプロンプトが表示されます。

i. XSCT プロンプトに「stop」と入力します。

U-Boot の実行が停止します。

j. 「dow -data image.ub 0x30000000」と入力し、 Linux カーネルイメージを

<tutorial_download_path>/image.ub にダウンロードします。

k. 「con」と入力して U-Boot を実行します。

11. シリアルターミナルのコマンドプロンプトに「bootm 0x30000000」と入力します。

Linux OS が起動します。

12. 必要に応じてシリアルターミナルに Zynq のユーザー名 root とパスワード root を入力し、プロセッサのブートを

完了させます。





ブートが完了すると、シリアルターミナルに # prompt プロンプトが表示されます。

13. root@xilinx-zc702-2019_2:~# プロンプトで、ボードのイーサネット接続が設定されていることを確認し

ます。

a. Zynq> プロンプトに「ifconfig eth0」と入力し、ボードの IP アドレスを確認します。

このコマンドは、現時点でアクティブなすべてのインターフェイスの詳細を表示します。表示されるメッ

セージで、 inet addr 値は Zynq SoC ボードに割り当てられている IP アドレスを示します。

b. inet addr と netmask の値が存在しない場合、次のコマンドを使用してそれらを割り当てることができ

ます。

root@xilinx-zc702-2019_2:~# ifconfig eth0 inet 192.168.1.10

root@xilinx-zc702-2019_2:~# ifconfig eth0 netmask 255.255.255.0

重要: ターゲットとホストを直接接続している場合は、 IP アドレスを設定する必要があります。ターゲットとホスト

を LAN を介して接続している場合は、 DHCP によりターゲットの IP アドレスが取得されます。 ifconfig eth0 を

使用して IP アドレスを表示してください。

Windows マシンの IP アドレス設定がボードの設定に一致していることを確認します。ネットワーク接続を

開いて、ローカルエリア接続のプロパティを調整します。

i XC702 ボードに接続されているローカルエリア接続を右クリックして、 [Properties] をクリックします。

ii [Local Area Connection Properties] ダイアログボックスで、リストから [Internet Protocol Version 4

(TCP/IPv4)] を選択し、 [Properties] をクリックします。

iii [Use the following IP address] をオンにし、次のように設定します。

[IP address]: 192.168.1.11 (直接接続されている場合は、ターゲットとホストが同じサブネットに存在す

る必要あり )

[Subnet mask]: 255.255.255.0





c. [OK] をクリックして値を確定し、ウィンドウを閉じます。

14. Windows マシンのコマンドプロンプトに「ping」と入力し、それに続いてボードの IP アドレスを入力して、

ボードとの接続を確認します。 ping 応答がループ内に表示されます。

この応答は、 Windows ホストマシンとターゲットボード間の接続が確立されていることを意味します。

15. Ctrl + C キーを押して、 Windows ホストマシンのコマンドプロンプトでの ping 応答の表示を停止します。

ターゲットボードでの Linux のブートが終了し、ホストマシンとターゲットボード間の接続が完了します。次

のサンプルデザインでは、 Vitis ソフトウェアプラットフォームを使用して Linux アプリケーションをデバッグ

する方法を説明します。


図 6-5: IP アドレスの設定





サンプルデザイン: Vitis ソフトウェアプラットフォームを使用した Linux アプリケーションのデバッグ

このセクションでは、デフォルトの Linux hello world アプリケーションを作成し、 Windows ホストマシンから

Linux アプリケーションをデバッグする手順を実行します。



New Application Project ウィザードが開きます。



New Application Project ウィザードが閉じ、 HelloLinux プロジェクトが作成されて [Project Explorer] ビューに

表示されます。ハンマーアイコンをクリックするか、 linux_cdma_app project を右クリックして [Build Project] を

クリックし、アプリケーションをビルドします。バイナリファイル linux_cdma_app.elf が生成されます。

5. [HelloLinux] を右クリックし、 [Debug as] → [Debug Configurations] をクリックして Debug Configurations ウィザー

ドを開きます。

表 6-1: Vitis ソフトウェアプラットフォームでデバッグする場合の New Application Project ウィザードの設定


Application Project Project name HelloLinux


System project HelloLinux_system

Platform <platform>

CPU cortex-a9

OS linux

Language C

Sysroot path オフ

Templates Available Templates Linux Hello World





6. 次の図に示すように、 [Debug Type] に [Linux Application Debug] を選択します。

7. [Target Setup] タブで、 [Connection] フィールドの横にある [New] をクリックします。

8. [Target Connection Details] ダイアログボックスで次のように設定します。

a. [Target Name] を選択します。

b. [Host] フィールドにターゲットの IP アドレスを入力します。

c. [Port] フィールドに「1534」と入力します。


図 6-6: デバッグタイプの選択


図 6-7: デバッグのターゲット接続設定





9. アプリケーションコンフィギュレーションの詳細を次のように設定します。

a. [Application] タブをクリックします。

b. [Remote File] パス (/tmp/hellolinux.elf など) を設定し、 [Apply] をクリックします。

10. [Debug] をクリックします。

[Debug] パースペクティブが開きます (図 6-9 を参照)。このパースペクティブで、次を実行できます。

- 実行が main() で停止していることを確認します。

- アドレスへの逆アセンブリポイントを表示します。

- エディターペインで関数の左側を右クリックしてブレークポイントを設定します (下の図では

helloworld.c を表示)。

- ブレークポイントを設定すると、ブレークポイントリストに表示されます。レジスタの内容を確認お

よび変更できます。 [Registers] ビューに表示されている PC レジスタのアドレスと [Disassembly] ビュー

に表示されているアドレスは同じです (次の図を参照)。

- 次の図で緑色で示されている [step-into] (F5)、 [step-return] (F7)、 [step-over] (F6)、 [Resume] (F8)、および

[continue debugging] ボタンを使用します。


図 6-8: デバッグのターゲットオプション





ヒント : Linux アプリケーションの出力は、 Linux を実行するために使用したターミナルウィンドウではなく、 Vitis

ソフトウェアプラットフォームコンソールに表示されます。

11. Linux アプリケーションのデバッグが終了したら、 Vitis IDE を閉じます。


図 6-9: HelloLinux アプリケーションが表示された [Debug] パースペクティブ





サンプルプロジェクト : QSPI フラッシュからの Linux のブート

このサンプルプロジェクトでは、次を実行します。

1. 第 1 段階ブートローダー (FSBL) の実行ファイルを作成します。

2. QSPI フラッシュ用に Linux のブータブルイメージを作成します。

PetaLinux を QSPI フラッシュブートモードに設定して際ビルドする必要があります。デフォルトでは、ブート

オプションは SD ブートに設定されています。

ヒント : この資料に付属の ZIP ファイルに、ビルド済みイメージが含まれています。これらのファイルを使用して、

95 ページの「QSPI フラッシュからの Linux のブート」または 96 ページの「SD カードからの Linux のブート」に進

むこともできます。

3. Linux マシンで次の手順を実行し、ブートモードを QSPI に変更します。

a. PetaLinux プロジェクトのルートディレクトリに移動します。

$ cd <plnx-proj-root>

b. 上位のシステム設定メニューを起動します。

$ petalinux-config

c. [Subsystem AUTO Hardware Settings] を選択します。

d. [Advanced Bootable Images Storage Settings] を選択します。

- [boot image settings] を選択します。

- [Image Storage Media] を選択します。

- [primary flash] としてブートデバイスを選択します。

e. [Advanced Bootable Images Storage Settings] サブメニューで、次の操作を実行します。

- [kernel image settings] を選択します。

- [Image Storage Media] を選択します。

- [primary flash] としてストレージデバイスを選択します。

f. 設定内容を保存し、 Configuration ウィザードを終了します。

g. Petalinux-build コマンドを使用して再構築します。

注記: 詳細は、『PetaLinux ツール資料: リファレンスガイド』 (UG1144) [参照 8] を参照してください。

4. JTAG および U-Boot コマンドを使用して、 QSPI フラッシュをブートイメージでプログラムします。

5. QSPI フラッシュから Linux をブートします。





第 1 段階ブートローダー (FSBL) の実行ファイルの作成


2. TCF (Target Communication Frame) (hw_server.exe) エージェントが Windows マシンで実行中であることを確認

します。実行されていない場合は、 Vitis ソフトウェアプラットフォームで [Xilinx] → [XSDB Console] をクリッ

クします。

3. [XSDB Console] ウィンドウに「Connect」と入力します。 hw_server アプリケーションが開始したことを示す

メッセージが表示されるか、または開始して実行中の場合は次の図に示すように tcfchan# が表示されます。

4. Vitis ソフトウェアプラットフォームで [File] → [New] → [Application Project] をクリックします。New Application

Project ウィザードが開きます。


図 6-10: XSCT コンソール: hw_server アプリケーションが開始したことを示すメッセージ






6. [Finish] をクリックします。「This application required xilffs library in Board Support Package」 (このアプリケーション

にはボードサポートパッケージに xilffs ライブラリが必要です) というメッセージが表示されたら、上記の手順

を繰り返して FSBL スタンドアロンアプリケーションを作成します。

New Project ウィザードが閉じます。 fsbl アプリケーションプロジェクトが作成され、 [Project Explorer] ビュー

に表示されます。 fsbl.elf を生成するには、 fsbl プロジェクトを右クリックして [Build Project] をクリックし、

プロジェクトをビルドします。

QSPI フラッシュ用の Linux ブータブルイメージの作成

1. Vitis ソフトウェアプラットフォームで [Xilinx] → [Create Boot Image] をクリックし、 Create Boot Image ウィザー

ドを開きます。

2. [Architecture] ドロップダウンリストから [Zynq] を選択します。

3. [Output BIF file path] フィールドの横にある [Browse] をクリックし、 output.bif ファイルを選択します。

表 6-2: Linux プロジェクトをブートする場合の New Project ウィザードの設定


Application Project Project name fsbl


System project [Create New] をオン


CPU ps7_cortexa9_0

OS Platform standalone

Language C

Domain ps7_cortexa9_0

Templates Available Templates Zynq FSBL


図 6-11: Zynq デバイスのブートイメージの作成





4. [Output path] フィールドの横にある [Browse] をクリックし、 BOOT.bin ファイルを選択します。

注記: QSPI ブートファイル BOOT.bin は、このガイドに付属の ZIP ファイルに含まれています。 129 ページの

「このチュートリアルのデザインファイル」を参照してください。

5. [Add] をクリックして次のブートイメージパーティションを追加します。

° fsbl.elf (ブートローダー )。

注記: fsbl.elf は <project dir>/fsbl/Debug にあります。 78 ページの「必要な環境」でダウンロー

ドしたファイルに含まれる fsbl.elf を使用することもできます。

° ビットストリームファイル tutorial_bd_wrapper.bit を追加します。

° U-Boot image u-boot.elf を追加します。

° PetaLinux 出力イメージ image.ub を追加し、オフセット 0x520000 を指定します。 image.ub は、カー

ネルイメージ、デバイスツリー blob、および小 rootfs で構成されます。

6. [Create Image] をクリックして指定した出力パスフォルダーに BOOT.bin ファイルを作成します。

JTAG を使用した QSPI フラッシュのブートイメージでのプログラム

JTAG を使用して、 QSPI フラッシュをブートイメージでプログラムできます。

1. ZC702 ボードに電源を投入します。

2. シリアルターミナルが開いていない場合は、ボーレートを 115200 に設定してシリアルターミナルに接続します。


3. [Xilinx] → [XSCT Console] をクリックして XSCT ツールを開きます。




c. 「ta 2」と入力してプロセッサ CPU1 を選択します。

d. 「dow fsbl.elf」と入力して PetaLinux FSBL をダウンロードします。

e. 「con」と入力し、その後「stop」と入力します。

f. 「dow u-boot.elf」と入力して Linux U-Boot を QSPI フラッシュにダウンロードします。

g. 「dow -data BOOT.bin 0x08000000」と入力し、 Linux のブータブルイメージをターゲットメモリのロ

ケーション 0x08000000 にダウンロードします。

注記: バイナリ実行ファイルを DDR メモリにダウンロードしました。バイナリ実行ファイルは DDR メモリ

のどのアドレスにもダウンロードできます。

h. 「con」と入力して U-Boot を実行します。

U-Boot がブートを開始します。シリアルターミナルに、次のような自動ブートカウントダウンメッセー

ジが表示されます。


5. Enter キーを押します。

U-Boot からの自動ブートが停止し、シリアルターミナルに U-Boot コマンドプロンプトが表示されます。





6. 次の手順に従って U-Boot をブータブルイメージでプログラムします。

a. プロンプトに「sf probe 0 0 0」と入力して QSPI フラッシュを選択します。

b. 「sf erase 0 0x01000000」と入力してフラッシュデータを消去します。

このコマンドにより、 16 MB のオンボード QSPI フラッシュメモリが完全に消去されます。

c. 「sf write 0x08000000 0 0xffffff」と入力して QSPI フラッシュにブートイメージを書き込みます。

ブータブルイメージは既に DDR の 0x08000000 にコピーされています。このコマンドは、ブータブルイメージ

と同じサイズのデータを、 DDR から QSPI のロケーション 0x0 にコピーします。

この例では、 16 MB のフラッシュメモリを使用しているので、 16 MB のデータがコピーされます。ブータブル

イメージのサイズは引数を変更して調整できます。

7. ボードの電源をオフにし、次のセクションのブート手順に従います。

フラッシュプログラムツールを使用した QSPI フラッシュのプログラム

QSPI フラッシュをプログラムするには、 Vitis ソフトウェアプラットフォームのフラッシュプログラムツールを使

用できます。

1. ZC702 ボードに電源を投入します。

2. シリアルターミナルが開いていない場合は、ボーレートを 115200 に設定してシリアルターミナルに接続します。


3. [Xilinx] → [Program Flash] をクリックします。

4. フラッシュにプログラムする BOOT.bin ファイルを選択し、 [Program] をクリックします (次の図を参照)。

正しくプログラムされると、コンソールウィンドウに「Flash Operation Successful」というメッセージが表示さ

れます。


図 6-12: フラッシュツールを使用した BOOT.bin ファイルのプログラム





5. ボードの電源をオフにし、 95 ページの「QSPI フラッシュからの Linux のブート」または96 ページの「SD カー

ドからの Linux のブート」のブート手順に従います。

QSPI フラッシュからの Linux のブート

1. QSPI フラッシュをプログラムしたら、ボードの SW16 スイッチを次の図に示すように設定します。

2. 115200 のボーレート設定を使用してシリアルターミナルを接続します。


3. ボードに電源を投入します。

シリアルターミナルに Linux ブートメッセージが表示されます。ブートが完了すると、

root@xilinx-zc702-2019_2:~# プロンプトが表示されます。ルート権限のログインおよびパスワードを入

力します。

4. 81 ページの「JTAG モードを使用した Linux のブート」の説明に従ってボード IP アドレスの接続を確認します。

Linux アプリケーションの作成およびデバッグについては、 86 ページの「サンプルデザイン: Vitis ソフトウェア

プラットフォームを使用した Linux アプリケーションのデバッグ」を参照してください。


図 6-13: QSPI フラッシュから Linux をブートする際のジャンパー設定





SD カードからの Linux のブート

1. SW16 スイッチ設定を次の図に示すように変更します。

2. 81 ページの「JTAG モードを使用した Linux のブート」の説明に従ってボードを設定します。

3. 91 ページの「第 1 段階ブートローダー (FSBL) の実行ファイルの作成」の説明に従ってデザインの第 1 段階ブー

トローダー (FSBL) を作成します。

注記: デフォルトの FSBL イメージを変更する必要がない場合は、このガイドの ZIP ファイルに含まれる

fsbl.elf ファイルを使用できます。 129 ページの「このチュートリアルのデザインファイル」を参照してく

ださい。

4. Vitis IDE で [Xilinx] → [Create Boot Image] をクリックし、 Create Boot Image ウィザードを開きます。

5. fsbl.elf、 BIT ファイル (存在する場合)、および u-boot.elf を追加します。

6. [Output folder] で出力フォルダーへのパスを指定します。

7. [Create Image] をクリックします。 BOOT.bin ファイルが指定のフォルダーに生成されます。


図 6-14: SD カードから Linux をブートする際のジャンパー設定





8. BOOT.bin および image.ub を SD カードにコピーします。

重要: ファイル名は変更しないでください。 U-Boot は、システムのブート中に SD カード内でこれらの名前でファイ

ルを検索します。

9. ボードに電源を投入し、シリアルターミナルに表示されるメッセージを確認します。ターゲットボードで

Linux のブートが完了すると、 root@plnx_arm:~# プロンプトが表示されます。

10. 81 ページの「JTAG モードを使用した Linux のブート」の説明に従ってボード IP アドレスを設定し、接続を確

認します。

Linux アプリケーションの作成およびデバッグについては、 86 ページの「サンプルデザイン: Vitis ソフトウェア

プラットフォームを使用した Linux アプリケーションのデバッグ」を参照してください。


図 6-15: Zynq ブートイメージの作成




第 7 章

Linux 用のカスタム IP とデバイスドライバーの作成

この章では、Create and Package New IP ウィザードを使用して IP を作成します。また、ザイリンクス Zynq®-7000 SoC

デバイス用に作成された IP を含むシステムを開発します。

この IP 用に、実行中のカーネルに動的にロード可能なモジュールとして Linux ベースのデバイスドライバーを開発

します。

さらに、 Zynq SoC ZC702 ボード上のシステムで実行する Linux ベースのアプリケーションソフトウェアを開発し

ます。

要件

この章では、ターゲットプラットフォームとして ZC702 ボードを使用します。ホストプラットフォームは Vivado®

Design Suite ツールを実行する Windows マシンです。

Linux ベースのデバイスドライバーを開発し、カーネルをコンパイルするための要件は次のとおりです。

• Linux ベースのワークステーション: このワークステーションを使用して IP 用にカーネルおよびデバイスドラ

イバーを構築します。

• ターゲットアーキテクチャのクロス開発用に GNU ツールチェーンを導入した Eclipse ベースの統合開発環境

(IDE): ツールに関する情報およびインストール方法は、ザイリンクスの Zynq ツール Wiki ページ [参照 13] を参

照してください。

• カーネルソースコードおよびビルド環境: ザイリンクスの Zynq Linux Wiki ページ [参照 14] を参照してくださ

い。このページには、 Zynq SoC FPGA 特有の Linux カーネルに関する詳細が記載されています。カーネルソー

スファイルをダウンロードするだけでなく、 Zynq SoC FPGA 用に Linux カーネルを構築するための情報もここ

から入手できます。

注記: カーネルソースファイルおよび U-Boot ファイルは、ザイリンクスの GitHub ウェブサイト [参照 18] から

ダウンロードできます。

• デバイスドライバーソフトウェアファイル (blink.c) および対応するヘッダーファイル (blink.h): これらの

ファイルは、このガイドに付属の ZIP ファイルに含まれています。 129 ページの「このチュートリアルのデザイ

ンファイル」を参照してください。

• アプリケーションソフトウェア (linux_blinkled_apps.c) および対応するヘッダーファイル (blink.h):

これらのファイルは、このガイドに付属の ZIP ファイルに含まれています。 129 ページの「このチュートリアル

のデザインファイル」を参照してください。




第 7 章: Linux 用のカスタム IP とデバイスドライバーの作成

• カーネルおよびデバイスドライバーのコンパイルをスキップする場合は、このセクションで必要なコンパイル

済みイメージを使用してください。これらのイメージは、このガイドに付属の ZIP ファイルに含まれています。

129 ページの「このチュートリアルのデザインファイル」を参照してください。

注意: ペリフェラル IP の LKM (Loadable Kernel Module) は、ベースカーネルイメージを生成する同じカーネルビル

ドプロセスの一部として構築する必要があります。カーネルまたは LKM のビルドプロセスをスキップする場合は、

このセクション用に既にコンパイルされているカーネルおよび LKM モジュールのイメージを使用してください。こ

れらのイメージは、このガイドに付属の ZIP ファイルに含まれています。 129 ページの「このチュートリアルのデザ

インファイル」を参照してください。

ペリフェラル IP の作成

このセクションでは、 Create and Package New IP ウィザードを使用して AXI4-Lite 準拠のスレーブペリフェラル IP フ

レームワークを作成します。また、このペリフェラル IP フレームワークに機能を追加し、ポートを割り当てます。

作成するペリフェラル IP は AXI4-Lite 準拠のスレーブ IP です。これには 28 ビットカウンターが含まれます。このカ

ウンターの 4 MSB ビットは、ペリフェラル IP の 4 つの出力ポートを駆動します。次の図にブロック図を示します。

上記のブロック図に示されているコンフィギュレーションレジスタの詳細は、次のとおりです。


図 7-1: ペリフェラル IP のブロック図

レジスタ名制御レジスタ

相対アドレス 0x0000_0000

幅 1 ビット

アクセスタイプ読み出し /書き込み

説明カウンターの開始/停止

フィールド名ビットデータ型リセット値説明

制御ビット 0 R/W 0x0 1: カウンターを開始

2: カウンターを停止





サンプルプロジェクト : ペリフェラル IP の作成

このセクションでは、 AXI4-Lite 準拠のスレーブペリフェラル IP を作成します。

1. 13 ページの「サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトの作成」の説明に従って新し

いプロジェクトを作成します。

2. [Tools] → [Create and Package New IP] をクリックします。 [Next] をクリックします。

3. [Create a new AXI4 peripheral] をオンにし、 [Next] をクリックします。

4. ペリフェラルの詳細を次のように入力します。


6. [Add Interfaces] ページで、デフォルト設定のままにして [Next] をクリックします。

7. [Create Peripheral] ページで [Edit IP] をオンにし、 [Finish] をクリックします。新規 IP の生成プロセスが完了する

と、次の図に示す [Package IP] ウィンドウが開きます。


Peripheral Details Name Blink

Version 1.0

Display Name Blink_v1.0

Description My new AXI IP

IP location C:/designs/ip_repro

Overwrite existing オフ


図 7-2: [Package IP] ウィンドウ





8. [Sources] ウィンドウの [Hierarchy] タブで [Design Sources] フォルダー内の [blink_v1_0] を右クリックし、[Open File]

をクリックします。 ZC702 ボードの外部 LED にマップするため、出力ポートを作成する Verilog コードを追加す

る必要があります。 //Users to add ports here の行に移動し、その行の下に次のコードを追加します。

//Users to add ports hereoutput wire [3:0] leds,//User ports ends

9. AXI バスインターフェイスへのインスタンスのインスタンシエーションを見つけ、次のコードを追加してポー

ト接続をマップします。

.S_AXI_RREADY(s00_axi_rready),

.leds(leds));

10. blink_v1_0.v を保存して閉じます。

11. [Sources] ウィンドウの [Hierarchy] タブで、 [Design Sources] → [blink_v1_0] の下にある [blink_v1_0_S00_AXI_inst

- blink_v1_0_S00_AXI] を右クリックし、 [Open File] をクリックします。

ZC702 ボードの外部 LED にマップするため、出力ポートを作成する Verilog コードを追加し、レジスタ 0 が書き

込まれたときに LED を点滅させるロジックコードも作成します。

12. //Users to add ports here の行に移動し、その行の下に次のコードを追加します。

//Users to add ports hereoutput wire [3:0] leds,//User ports ends

13. AXI4Lite 信号のセクションを見つけ、カウンターとして使用するカスタムレジスタを追加します。次に赤で示

すコードを追加します。

// AXI4LITE signalsreg [C_S_AXI_ADDR_WIDTH-1 : 0] axi_awaddr;reg axi_awready;reg axi_wready;reg [1 : 0] axi_bresp;reg axi_bvalid;reg [C_S_AXI_ADDR_WIDTH-1 : 0] axi_araddr;reg axi_arready;reg [C_S_AXI_DATA_WIDTH-1 : 0] axi_rdata;reg [1 : 0] axi_rresp;reg axi_rvalid;

// add 28-bit register to use as counterreg [27:0] count;

14. I/O 接続割り当てセクションを見つけます。ここで、カウンターの下位 4 ビットを LED に割り当てます。次に赤

で示すコードを追加します。

// I/O Connections assignmentsassign S_AXI_AWREADY= axi_awready;assign S_AXI_WREADY= axi_wready;assign S_AXI_BRESP= axi_bresp;assign S_AXI_BVALID= axi_bvalid;assign S_AXI_ARREADY= axi_arready;assign S_AXI_RDATA= axi_rdata;assign S_AXI_RRESP= axi_rresp;assign S_AXI_RVALID= axi_rvalid;

// assign MSB of count to LEDsassign leds = count[27:24];





15. ファイルの後の方にある「Add user logic here」という行を見つけます。この行の下に、 slv_reg0 が 0x1 に

設定されているときにカウントをインクリメントする次のコードを追加します。このレジスタが設定されてい

ない場合、カウンターはインクリメントしません。次に赤で示すコードを追加します。

// Add user logic here// on positive edge of input clockalways @( posedge S_AXI_ACLK )begin//if reset is set, set count = 0x0if ( S_AXI_ARESETN == 1'b0 )begincount <= 28'b0;

end elsebegin //when slv_reg_0 is set to 0x1, increment countif (slv_reg0 == 2'h01)begincount <= count+1;

endelsebegincount <= count;

end end

end// User logic ends

16. blink_v1_0_S00_AXI.v を保存して閉じます。

17. [Package IP - blink] ウィンドウを開きます。 [Packaging Steps] の下の [Ports and Interfaces] をクリックします。

18. [Merge changes from Ports and Interfaces Wizard] リンクをクリックします。


図 7-3: [Merge changes from Ports and Interfaces Wizard] リンク





19. ウィンドウが更新されて、 LED 出力ポートを含まれていることを確認します。

20. [Packaging Steps] の下の [Review and Package] をクリックします。 [Review and Package] ページの下部にある

[Re-Package IP] をクリックします。

パッケージが完了したことを示すダイアログボックスが開き、プロジェクトを閉じるかどうかを指定できます。

21. [Yes] をクリックします。

注記: 実行したカスタムコア作成プロセスは、 IP 作成プロセスに含まれるサンプル Verilog を使用した単純なも

のです。詳細は、 GitHub Zynq Cookbook: BFM シミュレーションの実行方法ウェブページ [参照 19] を参照して

ください。


図 7-4: [Package IP] ウィンドウ: [Ports and Interfaces] ページ





PS の GP マスターポートを使用したペリフェラル IP の統合

このセクションでは、ペリフェラル IP をスレーブとして Zynq SoC プロセッシングロジック (PL) にインスタンシ

エートして、 ZC702 ボード用のシステムを作成します。その後、それをプロセッシングシステム (PS) の汎用 (GP) マ

スターポートを介して PS プロセッサに接続します。次の図にシステムのブロック図を示します。

このシステムにおける接続は次のとおりです。

• ペリフェラル IP は PS 汎用マスターポート 0 (M_AXI_GP0) に接続します。この接続は、ペリフェラル IP レジス

タをコンフィギュレーションするために PS CPU により使用されます。

• ペリフェラル IP の 4 つの出力ポートはオンボード LED (DS15、 DS16、 DS17、および DS18) に接続します。

このシステムでは、アプリケーションコードを実行すると、シリアルターミナルに LED の点滅を開始するか停止す

るかを尋ねるメッセージが表示されます。

• 開始を選択すると、 4 つの LED すべてが点滅し始めます。

• 停止を選択すると、 4 つの LED すべてが点滅を停止して以前の状態を保持します。

このセクションでは、 100 ページの「サンプルプロジェクト : ペリフェラル IP の作成」で作成した AXI4-Lite 準拠の

カスタムスレーブペリフェラル IP を接続します。

1. 13 ページの「サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトの作成」で作成した Vivado プ

ロジェクトを開きます。

2. 既存のデザインにカスタム IP を追加します。 [Diagram] ウィンドウを右クリックして [Add IP] をクリックします。

3. 検索ボックスに「blink」と入力します。 Blink_v1.0 が表示されます。その IP をダブルクリックしてデザイン

に追加します。

4. [Run Connection Automation] リンクをクリックしてポートを自動接続します。







5. [All Automation] がオンになっていることを確認し、 [OK] をクリックして接続を実行します。

新しい IP は自動的に接続されますが、 LED 出力ポートは接続されません。

6. leds ポートを右クリックして [Make External] をクリックします。

7. Flow Navigator で [RTL Analysis] → [Open Elaborated Design] をクリックします。


9. エラボレート済みデザインを開いたら、[I/O Ports] ウィンドウをクリックして [All ports] → [led_0] を展開します。


図 7-6: LED ポートを外部に設定


図 7-7: I/O Ports





10. LED ポートを次のように設定します。

次の図に、 [I/O Ports] ウィンドウで完了した LED ポート設定を示します。

11. [Generate Bitstream] をクリックします。

12. [Save Project] ダイアログボックスが開きます。チェックボックスがオンになっていることを確認して、 [Save]

をクリックします。

13. 合成を更新する必要があることを示すメッセージが表示された場合は、 [Yes] をクリックします。


エクスポート」の説明に従って、ハードウェアをエクスポートして Vitis™ 統合ソフトウェアプラットフォーム

を起動します。

ポート名 I/O 規格 ([I/O Std]) パッケージピン ([Package Pin])

Leds[3] LVCMOS25 P17

Leds[2] LVCMOS25 P18

Leds[1] LVCMOS25 W10

Leds[0] LVCMOS25 V7


図 7-8: LED ポート設定





Linux ベースのデバイスドライバーの開発

Linux のモジュールは、必要に応じてカーネルにロード /アンロードできます。このように追加するコードは、 LKM

(Loadable Kernel Module) と呼ばれます。これらのモジュールを使用すると、システムをリブートせずにカーネルの

機能を拡張できます。これらのモジュールを使用しない場合は、モノリシックカーネルをビルドしてカーネルイ

メージに直接新しい機能を追加する必要があります。この場合、カーネルが大きくなるだけでなく、新しい機能を

追加するたびにカーネルの再ビルドとリブートが必要となるという欠点もあります。

LKM は一般的に次のいずれかを指します。

• デバイスドライバー : ハードウェア用に設計されます。カーネルでデバイスドライバーを使用すると、ハード

ウェアがどのように機能するかを詳細に把握していなくてもそのハードウェアと通信できます。

• ファイルシステムドライバー : ファイルシステムの内容をファイルおよびディレクトリとして解釈します。

• システムコール: ユーザー空間プログラムでカーネルにサービスを要求するために使用されます。

Linux では、各ハードウェアはデバイスファイルとして指定されているファイルで表され、デバイスファイルは

ハードウェアとの通信手段を提供します。ほとんどのハードウェアデバイスは出力および入力の両方に使用される

ため、デバイスファイルはハードウェアとデータを送受信するための入力/出力制御 (ioctl) を提供します。各デバ

イスは、次のタイプの独自の ioctl コマンドを持つことができます。

• 読み出し ioctl。プロセスからカーネルに情報を送信します。

• 書き込み ioctl。プロセスに情報を返します。

• 読み出しおよび書き込み両方の ioctl。

• 読み出しでも書き込みでもない ioctl。

LKM の詳細は、『Linux Kernel Module Programming Guide』 [参照 20] を参照してください。

このセクションでは、ペリフェラル IP のデバイスドライバーを、実行中のカーネルに動的にロード可能な LKM と

して開発します。ペリフェラル IP の LKM は、ベースカーネルイメージを生成するのと同じカーネルビルドプロセ

スの一部としてビルドする必要があります。

注記: デバイスドライバーをコンパイルしない場合は、このセクションの例をスキップして109 ページの「実行中の

カーネルへのモジュールのロードとアプリケーションの実行」に進むことができます。そのセクションでは、

blink.ko (付属の ZIP ファイルに含まれる image.ub) を含むカーネルイメージを使用します。 129 ページの「この

チュートリアルのデザインファイル」を参照してください。

カーネルのコンパイルおよびデバイスドライバーの開発には、 Linux ワークステーションを使用する必要がありま

す。デバイスドライバーの開発を開始する前に、次を実行する必要があります。

1. Linux ワークステーションでツールチェーンパスを設定します。

2. カーネルソースコードをダウンロードしてコンパイルします。ダウンロードとコンパイルについては、ザイリ

ンクスの Zynq Linux Wiki ページ [参照 14] に記載されている手順を参照してください。





サンプルプロジェクト : デバイスドライバーの開発

このサンプルプロジェクトでは、 Linux ワークステーションを使用します。デバイスドライバーソフトウェアは、

このガイドに付属の ZIP ファイルに含まれる LKM フォルダーにあります。 129 ページの「このチュートリアルのデ

ザインファイル」を参照してください。

1. PetaLinux プロジェクトのディレクトリで、次のコマンドを使用してモジュールを作成します。

petalinux-create -t modules --name mymodule --enable

モジュールが <plnx-project>/project-spec/meta-user/recipes-modules/ の下に作成されます。

次のコマンドを使用して blink モジュールを作成します。

petalinux-create -t modules --name blink --enable

デフォルトのドライバー作成により、 makefile、 C ファイル、および Readme ファイルが作成されます。この演

習では、 blink.c、 Makefile、および README ファイルが作成されます。ビットベークレシピ blink.bb も含ま

れています。

2. ドライバーに合わせて C ファイル (ドライバーファイル) および makefile を変更します。

3. LKM フォルダー ( リファレンスファイル) を選択し、blink.c および blink.h をこのディレクトリにコピーし

ます。

4. blink.bb レシピを開き、 SRC_URI に blink.h エントリを追加します。

5. 次のコマンドを実行します。

petalinux-build

コンパイルが正常に完了すると、 .ko ファイルが次のディレクトリに作成されます。

<petalinux-build_directory>/build/tmp/sysroots-components/zc702_zynq7/blink/lib/modules/4.19.0-xilinx-v2019.2/extra/blink.ko

6. modprobe コマンドを使用してドライバーをインストールできます。このコマンドについては、次のセクショ

ンで詳細に説明します。





実行中のカーネルへのモジュールのロードとアプリケーションの実行

このセクションでは、 Zynq SoC ボードで Linux をブートし、ペリフェラル IP を LKM としてロードします。システ

ム用のアプリケーションを開発し、ハードウェアで実行します。

モジュールのカーネルメモリへのロード

LKM を挿入する基本的なプログラムは、 modprobe です。 modprobe コマンドは、 init_module システムコールを

実行して LKM をカーネルメモリにロードします。 init_module システムコールは、 LKM をロードした直後に

LKM の初期化ルーチンを開始します。この初期化ルーチンの一部として、 insmod は init_module にサブルーチ

ンのアドレスを渡します。

ペリフェラル IP のデバイスドライバーでは、 init_module はサブルーチンを登録するカーネル関数を呼び出すよ

うに設定されています。これは、カーネルの register_chrdev サブルーチンを呼び出し、駆動するデバイスのメ

ジャー番号とマイナー番号、および独自のオープンルーチンのアドレスを引数間で渡します。 register_chrdev

サブルーチンのカーネルのベーステーブルでは、カーネルが特定デバイスを開くときにユーザーの LKM のオープ

ンルーチンを呼び出すように指定されています。

アプリケーションソフトウェア

アプリケーションソフトウェアの main() 関数は、実行のエントリポイントです。この関数はペリフェラル IP のデ

バイスファイルを開いた後、シリアルターミナルでのユーザーの選択を待ちます。

開始を選択すると、 4 つの LED すべてが点滅し始めます。停止を選択すると、 4 つの LED すべてが点滅を停止して

以前の状態を保持します。

サンプルプロジェクト : モジュールのカーネルへのロードとアプリケーションの実行

ターゲットボートの Linux のブート

79 ページの「Zynq SoC ボード上での Linux のブート」の説明に従って、 Zynq SoC ZC702 ターゲットボードで Linux

をブートします。





モジュールのロードおよびアプリケーションの実行

このセクションでは、 Windows マシンにインストールされている Vitis ソフトウェアプラットフォームを使用します。


TCF (Target Communication Frame) エージェントをホストマシンで実行する必要があります。

2. [XSCT] → [connect] をクリックし、ザイリンクスソフトウェアコマンドラインツール (XSCT) に接続します。

3. Vitis ソフトウェアプラットフォームで [File] → [New] → [Application Project] をクリックし、 New Application

Project ウィザードを開きます。



New Application Project ウィザードが閉じ、linux_blinkled_app プロジェクトが作成されて [Project Explorer]

ビューに表示されます。

6. [Project Explorer] ビューで [linux_blinkled_app] プロジェクトを展開し、 [src] ディレクトリを右クリックして

[Import] をクリックします。

[Import Sources] ダイアログボックスが開きます。

7. LKM_App フォルダーにある linux_blinkled_app.c および blink.h ファイルを選択します。

注記: システム用のアプリケーションソフトウェアファイル名は linux_blinkled_app.c で、ヘッダーファ

イル名は blink.h です。これらのファイルは、このガイドに付属の ZIP ファイルの LKM フォルダーに含まれて

います。 129 ページの「このチュートリアルのデザインファイル」を参照してください。

linux_blinkled_app.c および blink.h ファイルを追加します。


linux_blinkled_app プロジェクトを右クリックして [Build Project] をクリックし、バイナリフォルダーに

linux_blinkled_app.elf を生成します。コンソールウィンドウでこの処理のステータスを確認します。

9. ボードを接続します。


Application Project Project name linux_blinkled_app


System project <linux_blinked_app_system>

Domain linux on ps7_cortexa9

CPU cortexa-a9

OS linux

Language C

Sysroot path ??






10. PL ファブリックのビットストリームがあるので、これをダウンロードする必要があります。 [Xilinx Tools] →

[Program FPGA] をクリックします。

[Program FPGA] ダイアログボックスが開きます。 Vivado からエクスポートされたビットストリームが表示され

ます。

11. [Program] をクリックし、ビットストリームをダウンロードして PL ファブリックをプログラムします。

12. 第 6 章の手順に従って、 Linux イメージを読み込んで起動します。

カーネルが正常にブートしたら、シリアルターミナルで /lib/modules/<kernel-version>/extra に移動

し、次のコマンドを実行します。

modprobe blink.ko

次のメッセージが表示されます。

<1>Hello module world.<1>Module parameters were (0xdeadbeef) and "default"blink_init: Registers mapped to mmio = 0xf09f4000Registration is a success the major device number is 244.

デバイスドライバーと通信する場合は、次のコマンドを実行してデバイスファイルを作成します。

mknod /dev/blink_Dev c 244 0

ioctl プログラムはデバイスファイル名に基づいて使用するファイルを判断するので、デバイスファイル名は重

要です。

13. デバイスノードを作成します。

mknod コマンドを実行し、表示されたメッセージから文字列を選択します。

たとえば、mknod /dev/blink_Dev c 244 0 というコマンドを実行すると、/dev/blink_Dev ノードが作成さ

れます。

14. [Windows] → [Open] → [Remote System Explorer] をクリックして [Open] をクリックします。

Remote Systems Explorer が開きます。

15. Remote Systems Explorer で次を実行します。

a. 右クリックして [New] → [Connection] をクリックし、 New Connection ウィザードを開きます。

b. [SSH only] をクリックし、 [Next] をクリックします。

c. [Host Name] にターゲットボード IP を入力します。

注記: ターゲット IP を確認するには、シリアルターミナルの Zynq> プロンプトに「ifconfig eth0」と

入力します。ボードに割り当てられているターゲット IP が表示されます。

d. 接続名を blink にし、説明を入力します。

e. [Finish] をクリックして接続を作成します。

f. [blink] → [sftp Files] → [Root] を展開します。 Enter Password ウィザードが開きます。

g. ユーザー ID およびパスワード (root/root) を入力し、 [Save ID] および [Save Password] をオンにします。

h. [OK] をクリックします。





Windows ホストマシンとターゲットボード間の接続が既に確立されているため、ウィンドウにルートディ

レクトリの内容が表示されます。

i. パス名の「/」を右クリックし、 Apps という名前の新しいディレクトリを作成します。

j. Remote Systems Explorer を使用して、 <project-dir>linux_blinkled_app/Debug フォルダーから

linux_blinkled_app.elf ファイルをコピーし、 [blink connection] の下の /Apps ディレクトリに貼り付

けます。

16. シリアルターミナルで、 Zynq> プロンプトに「cd Apps」と入力し、 /Apps ディレクトリを開きます。

17. root@xilinx-zc702-2019_2: Linux プロンプトで Apps ディレクトリに移動し、「chmod 777

linux_blinkled_app.elf」と入力して linux_blinkled_app.elf ファイルモードを実行ファイルモー

ドに変更します。

18. root@xilinx-zc702-2019_2: プロンプトに「./Linux_blinkled_app.elf」と入力してアプリケーショ

ンを実行します。

19. シリアルターミナルに表示される手順に従ってアプリケーションを実行します。アプリケーションにより、 1

または 0 を入力するよう指示が表示されます。

° 「1」と入力し、 LED DS15、 DS16、 DS17、および DS18 を観察します。 LED が点滅し始めます。

° 「0」と入力し、各 LED がそれぞれのステートで停止するのを観察します。それ以上点滅しません。

入力を繰り返して LED を観察できます。

20. Linux アプリケーションのデバッグが終了したら、 Vitis ソフトウェアプラットフォームを閉じます。




第 8 章

Vitis ソフトウェアプラットフォームでのソフトウェアのプロファイル

この章では、第 6 章で作成したスタンドアロンドメインまたはボードサポートパッケージ (BSP) と AXI CDMA 関

連のアプリケーションに対してプロファイル機能を有効にします。

Vitis ソフトウェアプラットフォームでのシステムデバッガーを使用したアプリケーションのプロファイル

プロファイルは、各ルーチンのソフトウェア実行時間を計測する方法です。この情報を使用して、コードの重要な

部分およびデザインでの適なコード配置を判断できます。頻繁に呼び出されるルーチンは、キャッシュメモリな

どの高速メモリに配置するのが適です。プロファイル情報を使用すると、コードをハードウェアに配置可能かど

うかも判断でき、全体的なパフォーマンスを向上できます。

Vitis™ 統合ソフトウェアプラットフォームのシステムデバッガーを使用して、アプリケーションをプロファイルで

きます。

1. プロファイルするアプリケーションを選択します。

2. アプリケーションを右クリックし、 [Select] → [Debug As] [Launch on Hardware (Application Debugger)] をクリック

します。

[Confirm Perspective Switch] ダイアログボックスが表示されたら、 [Yes] をクリックします。

[Debug] パースペクティブが開きます。




第 8 章: Vitis ソフトウェアプラットフォームでのソフトウェアのプロファイル

3. アプリケーションが main で停止したら、 [Window] → [Show View] → [Debug] → [TCF Profiler] をクリックして

[TCF Profiler] ビューを開きます。

4. [Start] をクリックしてプロファイルを開始します。または、 [Profiler Configuration] ダイアログボックスで

[Aggregate Per Function] をオンにすることもできます。プロファイルサンプル時間に応じて [View update interval]

(表示更新間隔) を設定します。短時間は 100 msec です。

5. [Resume] ボタンをクリックして、アプリケーションの実行を再開します。

[TCF Profiler] ビューにプロファイルデータを表示するには、アプリケーションが停止する終了ブレークポイントを

追加します。


図 8-1: [TCF Profiler] ビュー


図 8-2: [Profiler Configuration] ダイアログボックス




第 8 章: Vitis ソフトウェアプラットフォームでのソフトウェアのプロファイル

追加のデザインサポートオプション

デザインの目標を達成するため、システムパフォーマンス解析 (SPA) ツールボックスについて学ぶと有益な場合が

あります。

システム性能解析 (SPA) ツールボックス

パフォーマンス解析とベンチマークの必要性に対応して、 Vitis ソフトウェアプラットフォームにはハードウェアお

よびソフトウェアシステムを早期に検討するためのシステムパフォーマンス解析 (SPA) ツールボックスが含まれて

います。このツールボックスは、デザインプロセスで一貫した予測可能なパフォーマンスが得られるようにするた

め、パフォーマンスの検証に使用できます。

Vitis ソフトウェアプラットフォームを使用した SPA ツールボックスの使用に関する詳細は、次の資料を参照してく

ださい。

• 『Vitis 統合ソフトウェアプラットフォームの資料: エンベデッドソフトウェア開発』 (UG1400) [参照 10]

• 『SoC のシステム性能解析』 (XAPP1219) [参照 9]


図 8-3: [TCF Profiler] ビュー




第 9 章

Vitis ソフトウェアプラットフォームを使用した Linux OS 認識デバッグ

OS 認識デバッグ機能を使用すると、タスクリスト、実行中のプロセス /スレッド、プロセス /スレッド特定のスタッ

クトレース、レジスタ、および変数表示など、 OS 特定の情報を可視化できます。

これをサポートするには、デバッガーがターゲット上で実行中の OS を認識し、 OS の特徴を理解していることが必

要です。

OS 認識デバッグでは、プロセッサコア上で実行中の OS と OS 上で実行中のプロセス /スレッドを同時にデバッグで

きます。

Vitis™ 統合ソフトウェアプラットフォームでは、 Zynq®-7000 SoC デバイス上で実行される Linux OS の OS 認識デ

バッグ機能がサポートされています。

Linux OS 認識デバッグの設定このセクションでは、 Linux OS を実行する Zynq ボードで OS 認識デバッグを設定する方法を説明します。

Linux カーネルの設定

プロセスリストを読み出し、プロセスまたはモジュールをデバッグできるようにするため、 Linux 認識ではカーネ

ルシンボルを使用して内部カーネル構造にアクセスします。そのためカーネルシンボルが使用可能であることが必

要です。カーネルシンボルがないと、 Linux 認識デバッグは不可能です。図 9-1 に示すように、 vmlinux ファイル

をデバッグ情報を有効にしてコンパイルする必要があります。

注記: vmlinux ファイルは、 Linux カーネルと対応するデバッグ情報を含む、静的にリンクされた実行ファイルです。

PetaLinux では、 PetaLinux ツールビルドコンフィギュレーションコマンドを使用して Linux カーネルをコンパイル

する前に、次のコンフィギュレーションオプションを有効にする必要があります。

CONFIG_DEBUG_KERNEL=yCONFIG_DEBUG_INFO=y




第 9 章: Vitis ソフトウェアプラットフォームを使用した Linux OS 認識デバッグ

次の手順に従って Linux カーネルを設定し、デバッグ情報を含めてビルドします。

1. Linux マシンのターミナルウィンドウで、 PetaLinux プロジェクトのディレクトリに移動します。

$ cd <plnx-proj-root>

2. 設定メニューを起動し、 Linux カーネルを設定します。

$ petalinux-config -c kernel

3. [Kernel hacking] を選択します。

° [Compile-time checks and compiler options] を選択します。

° [Compile the kernel with debug info] を選択します。

4. 設定を保存します。

これにより、 Linux カーネル設定ファイルのオプションが次のように設定されます。設定ファイルでこれらのオプ

ションが有効になっていることを確認できます。

CONFIG_DEBUG_KERNEL=yCONFIG_DEBUG_INFO=y

5. 設定メニューを起動し、システムレベルオプションを設定します。

$ petalinux-config

6. [Image Packaging Configuration] を選択します。

7. [Root filesystem type] に [INITRD] を選択します。

8. 設定を保存します。

9. PetaLinux ビルドコマンド petalinux-build を使用して PetaLinux をビルドします。

10. PetaLinux が正常にビルドされたら、 vmlinux ファイルをホストマシンにコピーします。

このファイルは、デバッガーがすべての Linux カーネルシンボルを参照するために必要です。 vmlinux が

<petalinux project file>/images/linux/vmlinux に作成されます。

11. vmlinux をホストマシンにコピーし、 Vitis ソフトウェアプラットフォームと使用して Linux カーネルをデバッ

グします。


図 9-1: Linux カーネルでデバッグ情報コンフィギュレーションオプションを有効化





12. Linux カーネルソースコードをデバッグ用にホストマシンにコピーします。 Linux カーネルは

<petalinux-project>/build/tmp/work-shared/zc702-zynq7/kernel-source にあります。

注記: この資料は Windows ホストマシンを使用して書かれているので、 Linux ソースコードを Windows ホスト

マシンで実行中の Vitis ツールでアクセス可能な場所にコピーする必要があります。

Hello World Linux アプリケーションを作成して OS 認識デバッグを実行



New Project ウィザードが開きます。



5. [Project Explorer] ビューで linux_hello プロジェクトを展開して [src] ディレクトリを右クリックし、[Import]

をクリックして [Import] ダイアログボックスを開きます。



8. [Browse] をクリックします。

9. デザインファイルフォルダーに移動し、 OSA フォルダーを選択して [OK] をクリックします。

注記: このチュートリアルのデザインファイルのダウンロードについては、 129 ページの「このチュートリアル

のデザインファイル」を参照してください。

10. linux_hello.c ファイルを追加して [Finish] をクリックします。

アプリケーションが自動的にビルドされ、コンソールウィンドウにステータスが表示されます。

11. linux_hello.elf を SD カードにコピーします。


Application Project Project name linux_hello


System project linux_hello_system

Platform <hw_platform>

Domain linux on ps7_cortexa9

CPU cortexa9

OS linux

Language C

Sysroot path オフ






OS 認識デバッグを使用した Linux プロセスおよびスレッドのデバッグ 1. 96 ページの「SD カードからの Linux のブート」の説明に従って Linux をブートします。

2. デバッグコンフィギュレーションを作成します。

3. [linux_hello] を右クリックして [Debug as] → [Debug Configurations] をクリックします。

次の図に示す Debug Configurations ウィザードが開きます。

4. メインウィンドウの [Debug Type] ドロップダウンリストから [Attach to running target] を選択します。

5. [Connection] ドロップダウンリストから [Local] を選択します。

6. [Debug] をクリックします。

7. [Confirm Perspective Switch] ダイアログボックスが表示されたら、 [Yes] をクリックします。

次の図に示すように、 [Debug] ビューに Debugger_linux_hello_Default が開きます。


図 9-2: Debug Configurations ウィザード


図 9-3: [Debug] ビュー





8. Linux カーネルシンボルファイルを設定し、デバッグコンフィギュレーションで Linux OS 認識を有効にします。

Vitis ソフトウェアプラットフォームで Linux OS 認識機能を有効にしてアプリケーションをデバッグするための

オプションは複数あります。 [Symbol File] ダイアログボックスのオプションは、次のとおりです。

° [Enable Linux OS awareness]

OS 認識を有効にします。

° [Auto refresh on exec]

オンにすると、実行中のプロセスがすべて更新され、 [Debug] ビューに表示されます。

オフにすると、新しいプロセスは [Debug] ビューに表示されません。

° [Auto refresh on suspend]

オンにすると、プロセッサが停止するたびにすべてのプロセスが再同期化されます。

オフにすると、現在のプロセスのみが再同期化されます。

9. [Debug] ビューで [Debugger_linux_hello-Default (Local)] を右クリックし、 [Edit Debugger_linux_hello-Default

(Local)] をクリックします。

10. [Symbol Files] タブをクリックします。

11. [Debug Context] ドロップダウンリストから [/APU/Arm_Cortex_A9MPCore #0] を選択し、 [Add] をクリックします。

[Symbol File] ダイアログボックスが開きます。

12. 参照ボタンをクリックします。





13. 前のセクションで Windows ホストマシン上に保存した vmlinux ファイルのパスを指定し、次の図に示すよう

に [Enable OS awareness- the file is an OS kernel]、 [Auto refresh on exec]、および [Auto refresh on suspend] をオンにし

ます。

14. [Auto refresh on exec] および [Auto refresh on suspend] オプションをオンにして、現在のアプリケーションのデバッ

グ中にプロセスデータを更新できます。


[Symbol File] ダイアログボックスが閉じます。


図 9-4: OS 認識の有効化





16. [Continue] をクリックし、 [Save] をクリックして設定の変更を保存します。

[Debug] ビューの表示は次の図のようになります。


図 9-5: [Debug] パースペクティブ





Linux カーネルとターゲット上で実行中のプロセスが表示されます。

注記: Linux カーネルはホストマシン (Windows マシン) とは異なるシステム (Linux マシン) でビルドし、そこで

Linux OS 認識アプリケーションデバッグを実行するので、されるので、シンボルファイルのパスマップ情報を

追加する必要があります。

パスマップによりソースレベルのデバッグが可能になり、スタックトレースや変数の表示、ソースレベルブ

レークポイントの設定などを実行できます。

デバッガーはパスマップ設定を使用して、システムに含まれるすべての実行ファイルおよび共有ライブラリの

シンボルファイルを検索およびロードします。


図 9-6: パスマップ規則の設定





17. パスマップを設定します。

a. [Path Map] タブをクリックします。

b. [Add] をクリックします。

c. カーネルのソースパスは、前の図に示すように、 Linux マシンからのコンパイルディレクトリパスです。

たとえば <petalinux-project>/build/tmp/work-shared/zc702-zynq7/kernel-source です。

デスティネーションパスは、前の手順でカーネルをコピーしたホストロケーションです。たとえば

<local directory>/linux-xlnx です。

d. [Apply] をクリックして変更を適用します。

e. [Continue] をクリックしてデバッグを続けます。


図 9-7: デバッグコンフィギュレーションのパスマップ





18. Linux プロセスまたはスレッドをデバッグします。

図 9-5 に示すように、ターゲット上で実行中のプロセスが表示されます。いずれかのプロセスを右クリックし

て [Suspend] をクリックします。この方法を使用すると、スタックトレースやレジスタの監視、ブレークポイン

トの追加などを実行できます。

次の図では、一時停止されているプロセスは 1 init です。

注記: このページに示されているアドレスは、システムで表示されているものと若干異なる場合があります。

OS 認識デバッグを使用した linux_hello アプリケーションのデバッグ 1. mount /dev/mmcblk0p1/mnt を使用して SD カードをマウントします。

2. 次の図に示すように、ターミナルから /mnt/linux_hello.elf アプリケーションを実行します。


図 9-8: プロセス/スレッドレベルのデバッグ


図 9-9: シリアルターミナル: Linux_hello アプリケーションの実行





3. 前のセクションで作成した linux_hello アプリケーションを OS 認識デバッグ機能を使用してデバッグするには、

119 ページの「OS 認識デバッグを使用した Linux プロセスおよびスレッドのデバッグ」の手順に従い、次の図

に示すように linux_hello アプリケーションのパスマップを追加します。

ソースパスは /linux_hello.elf です。デスティネーションパスは

<vitis-workspace>linux_hello/Debug/linux_hello.elf です。

4. [Debug] ビューで [Debugger_linux_hello-Default (Local)] を右クリックし、 [Relaunch] をクリックします。


図 9-10: デバッグコンフィギュレーションのパスマップ情報





5. Vitis デバッガーで、次を実行します。

a. カーネルのプロセス /スレッドの 1 つである実行中のアプリケーションを観察します。

b. linux_hello.elf スレッドを右クリックして [Suspend] をクリックし、アプリケーションを停止します。

c. ブレークポイントを追加します。

これらの操作を次の図に示します。

ブレークポイントに達すると、 [Debug] ビューが linux_hello.elf プロセスの情報で更新されます。

[Debug] ビューには、ファイル、関数、およびブレークポイントの行の情報が表示されます。スレッドがコア上

で実行されている場合は、スレッドラベルに CPU コア名が含まれます。

ステップイン、ステップアウト、変数、スタックトレース、およびレジスタの監視など、ソースレベルのデ

バッグを実行できます。

ブレークポイントの挿入、ステップイン、ステップアウト、変数、スタックトレース、およびレジスタの監視

など、プロセス /スレッドレベルのデバッグを実行できます。

このプロセスに関して、次の追加情報があります。

• このプロセスの 1 つの制限は、バイナリパスのターゲット側パスにマウントポイントパスが含まれないことで

す。たとえば、 linux_hello プロセスが /mnt にマウントされている SD カードに配置されている場合、デ

バッガーに /mnt/linux_hello.elf ではなく /linux_hello.elf が表示されます。

• XSCT コマンドラインコマンドを使用して Vitis ソフトウェアプラットフォームで Linux OS 認識を有効にする

方法もあります。このコマンドの詳細は、 XSCT の osa コマンドヘルプまたは『ザイリンクスソフトウェアコ

マンドラインツール (XSCT) リファレンスガイド』 (UG1208) [参照 11] を参照してください。


図 9-11: main () からプロセスをデバッグ




付録 A

その他のリソースおよび法的通知

ザイリンクスリソース

アンサー、資料、ダウンロード、フォーラムなどのサポートリソースは、ザイリンクスサポートサイトを参照して

ください。

ソリューションセンター

デバイス、ツール、 IP のサポートについては、ザイリンクスソリューションセンターを参照してください。デザイ

ンアシスタント、デザインアドバイザリ、トラブルシューティングのヒントなどが含まれます。

Documentation Navigator およびデザインハブ

ザイリンクス Documentation Navigator (DocNav) では、ザイリンクスの資料、ビデオ、サポートリソースにアクセス

でき、特定の情報を取得するためにフィルター機能や検索機能を利用できます。 DocNav を開くには、次のいずれか

を実行します。

• Vivado IDE で [Help] → [Documentation and Tutorials] をクリックします。

• Windows で [スタート ] → [すべてのプログラム] → [Xilinx Design Tools] → [DocNav] をクリックします。

• Linux コマンドプロンプトに「docnav」と入力します。

ザイリンクスデザインハブには、資料やビデオへのリンクがデザインタスクおよびトピックごとにまとめられてお

り、これらを参照することでキーコンセプトを学び、よくある質問 (FAQ) を参考に問題を解決できます。デザイン

ハブにアクセスするには、次のいずれかを実行します。

• DocNav で [Design Hubs View] タブをクリックします。

• ザイリンクスウェブサイトのデザインハブページを参照します。

注記: DocNav の詳細は、ザイリンクスウェブサイトの Documentation Navigator ページを参照してください。

注意: DocNav からは、日本語版は参照できません。ウェブサイトのデザインハブページをご利用ください。



https://japan.xilinx.com/support.html

https://japan.xilinx.com/support/solcenters.htm

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=design+hubs

https://japan.xilinx.com/cgi-bin/docs/rdoc?t=docnav


付録 A: その他のリソースおよび法的通知

関連するデザインハブ

このガイドで説明されるエンベデッド開発および手法には、次のデザインハブが該当します。

• エンベデッドデザインハブ - PetaLinux ツール

このチュートリアルのデザインファイル

この資料に関連する ZIP ファイルには、チュートリアルのデザインファイルが含まれます。このファイルは、この

リンクからダウンロードできます。

デザインファイルには、各セクションの HDF ファイルおよびすべてのセクションのソースコードとビルド済みイ

メージが含まれています。

ザイリンクスリソース

この資料では、次のザイリンクス Vivado Design Suite および Zynq®-7000 のガイドが参照されています。

注記: 日本語版のバージョンは、英語版より古い場合があります。

1. 『Zynq-7000 SoC テクニカルリファレンスマニュアル』 (UG585: 英語版、日本語版)

2. 『Zynq-7000 SoC ソフトウェア開発者向けガイド』 (UG821: 英語版、日本語版)

3. 『Vivado Design Suite ユーザーガイド : 制約の使用』 (UG903)

4. 『Vivado Design Suite ユーザーガイド : 入門』 (UG910)

5. 『Vivado Design Suite チュートリアル: エンベデッドプロセッサハードウェアデザイン』 (UG940)

6. 『Vivado Design Suite ユーザーガイド : リリースノート、インストールおよびライセンス』 (UG973)

7. 『UltraFast エンベデッドデザイン設計手法ガイド』 (UG1046: 英語版、日本語版)

8. 『PetaLinux ツール資料: リファレンスガイド』 (UG1144)

9. 『SoC のシステム性能解析』 (XAPP1219: 英語版、日本語版)

10. 『Vitis 統合ソフトウェアプラットフォームの資料: エンベデッドソフトウェア開発』 (UG1400: 英語版、日本語版)

11. 『ザイリンクスソフトウェアコマンドラインツールリファレンスガイド』 (UG1208)

サポートリソース

12. エンベデッドデザインツールウェブページ

13. ザイリンクス Zynq® ツール Wiki ページ

14. ザイリンクス Zynq Linux Wiki ページ

15. ソフトウェアゾーン



https://japan.xilinx.com/cgi-bin/docs/rdoc?d=ug1046-ultrafast-design-methodology-guide.pdf

https://japan.xilinx.com/cgi-bin/docs/rdoc?d=j_ug1046-ultrafast-design-methodology-guide.pdf


https://japan.xilinx.com/cgi-bin/docs/rdoc?v=2019.2;d=ug1144-petalinux-tools-reference-guide.pdf

https://japan.xilinx.com/cgi-bin/docs/ctdoc?cid=1eac5ef1-10f8-40e6-bc95-969da0da132b;d=ug1165-zynq-embedded-design-tutorial.zip

https://japan.xilinx.com/cgi-bin/docs/ctdoc?cid=1eac5ef1-10f8-40e6-bc95-969da0da132b;d=ug1165-zynq-embedded-design-tutorial.zip

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug821-zynq-7000-swdev.pdf

https://japan.xilinx.com/cgi-bin/docs/rdoc?v=2019.2;d=ug903-vivado-using-constraints.pdf

https://japan.xilinx.com/cgi-bin/docs/rdoc?v=2019.2;d=ug910-vivado-getting-started.pdf

https://japan.xilinx.com/cgi-bin/docs/rdoc?v=2019.2;d=ug940-vivado-tutorial-embedded-design.pdf

https://japan.xilinx.com/cgi-bin/docs/rdoc?v=2019.2;d=ug973-vivado-release-notes-install-license.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=application_notes;d=xapp1219-system-performance-modeling.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=application_notes;d=j_xapp1219-system-performance-modeling.pdf

https://www.xilinx.com/cgi-bin/docs/rdoc?v=latest;d=ug1400-vitis-embedded.pdf

https://japan.xilinx.com/cgi-bin/docs/rdoc?v=latest;d=ug1400-vitis-embedded.pdf

https://japan.xilinx.com/cgi-bin/docs/rdoc?v=2019.2;d=ug1208-xsct-reference-guide.pdf

https://japan.xilinx.com/support/download/index.html/content/xilinx/ja/downloadNav/embedded-design-tools.html

http://www.wiki.xilinx.com/zynq-tools

http://wiki.xilinx.com/zynq-linux

https://japan.xilinx.com/products/design-tools/software-zone/sdsoc.html#docsdownload

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug585-Zynq-7000-TRM.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug585-Zynq-7000-TRM.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug821-zynq-7000-swdev.pdf



その他のリソース

16. 『The Effect and Technique of System Coherence in Arm Multicore Technology』、著者: John Goodacre (Senior Program Manager、 Arm Processor Division) (http://www.mpsoc-forum.org/previous/2008/slides/8-6%20Goodacre.pdf)

17. 『Arm Cortex-A9 MPCore Technical Reference Manual』、セクション 2.4 「Accelerator Coherency Port」 : http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0407e/CACGGBCF.html

18. ザイリンクス GitHub ウェブサイト : https://github.com/xilinx

19. GitHub ZYNQ Cookbook: BFM シミュレーションの実行方法: https://github.com/imrickysu/ZYNQ-Cookbook/wiki/How-to-run-BFM-simulation

20. Linux カーネルモジュールプログラミングガイド : http://tldp.org/LDP/lkmpg/2.6/html/index.html

トレーニングリソース

ザイリンクスでは、この資料に含まれるコンセプトを説明するさまざまなトレーニングコースおよび QuickTake ビデ

オを提供しています。次のリンクから関連するビデオを参照してください。

Vivado Design Suite QuickTake ビデオチュートリアル



http://www.mpsoc-forum.org/previous/2008/slides/8-6 Goodacre.pdf

http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0407e/CACGGBCF.html

https://github.com/xilinx

https://github.com/imrickysu/ZYNQ-Cookbook/wiki/How-to-run-BFM-simulation

http://tldp.org/LDP/lkmpg/2.6/html/index.html

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=vivado+videos



お読みください: 重要な法的通知本通知に基づいて貴殿または貴社 (本通知の被通知者が個人の場合には「貴殿」、法人その他の団体の場合には「貴社」。以下同じ ) に開示される情報 (以下「本情報」といいます) は、ザイリンクスの製品を選択および使用することのためにのみ提供されます。適

用される法律が許容する大限の範囲で、 (1) 本情報は「現状有姿」、およびすべて受領者の責任で (with all faults) という状態で提供

され、ザイリンクスは、本通知をもって、明示、黙示、法定を問わず (商品性、非侵害、特定目的適合性の保証を含みますがこれ

らに限られません)、すべての保証および条件を負わない (否認する ) ものとします。また、 (2) ザイリンクスは、本情報 (貴殿または

貴社による本情報の使用を含む) に関係し、起因し、関連する、いかなる種類・性質の損失または損害についても、責任を負わな

い (契約上、不法行為上 (過失の場合を含む)、その他のいかなる責任の法理によるかを問わない) ものとし、当該損失または損害に

は、直接、間接、特別、付随的、結果的な損失または損害 (第三者が起こした行為の結果被った、データ、利益、業務上の信用の

損失、その他あらゆる種類の損失や損害を含みます) が含まれるものとし、それは、たとえ当該損害や損失が合理的に予見可能で

あったり、ザイリンクスがそれらの可能性について助言を受けていた場合であったとしても同様です。ザイリンクスは、本情報に

含まれるいかなる誤りも訂正する義務を負わず、本情報または製品仕様のアップデートを貴殿または貴社に知らせる義務も負いま

せん。事前の書面による同意のない限り、貴殿または貴社は本情報を再生産、変更、頒布、または公に展示してはなりません。一

定の製品は、ザイリンクスの限定的保証の諸条件に従うこととなるので、 https://japan.xilinx.com/legal.htm#tos で見られるザイリンク

スの販売条件を参照してください。 IP コアは、ザイリンクスが貴殿または貴社に付与したライセンスに含まれる保証と補助的条件

に従うことになります。ザイリンクスの製品は、フェイルセーフとして、または、フェイルセーフの動作を要求するアプリケー

ションに使用するために、設計されたり意図されたりしていません。そのような重大なアプリケーションにザイリンクスの製品を

使用する場合のリスクと責任は、貴殿または貴社が単独で負うものです。 https://japan.xilinx.com/legal.htm#tos で見られるザイリンク

スの販売条件を参照してください。

自動車用のアプリケーションの免責条項

オートモーティブ製品 (製品番号に「XA」が含まれる ) は、 ISO 26262 自動車用機能安全規格に従った安全コンセプトまたは余剰性

の機能 ( 「セーフティ設計」 ) がない限り、エアバッグの展開における使用または車両の制御に影響するアプリケーション ( 「セー

フティアプリケーション」 ) における使用は保証されていません。顧客は、製品を組み込むすべてのシステムについて、その使用

前または提供前に安全を目的として十分なテストを行うものとします。セーフティ設計なしにセーフティアプリケーションで製品

を使用するリスクはすべて顧客が負い、製品の責任の制限を規定する適用法令および規則にのみ従うものとします。

© Copyright 2015-2019 Xilinx, Inc. Xilinx、 Xilinx のロゴ、 Alveo、 Artix、 Kintex、 Spartan、 Versal、 Virtex、 Vivado、 Zynq、およびこの

文書に含まれるその他の指定されたブランドは、米国およびその他各国のザイリンクス社の商標です。 AMBA、 AMBA Designer、Arm、 ARM1176JZ-S、 CoreSight、 Cortex、 PrimeCell、 Mali、および MPCore は、 EU およびその他各国の Arm 社の登録商標です。す

べてのその他の商標は、それぞれの保有者に帰属します。

この資料に関するフィードバックおよびリンクなどの問題につきましては、 [email protected] まで、または各ページの

右下にある [フィードバック送信] ボタンをクリックすると表示されるフォームからお知らせください。フィードバックは日本語で

入力可能です。いただきましたご意見を参考に早急に対応させていただきます。なお、このメールアドレスへのお問い合わせは受

け付けておりません。あらかじめご了承ください。



https://japan.xilinx.com/legal.htm#tos

https://japan.xilinx.com/legal.htm#tos

mailto:[email protected]


Documents

Zynq-7000 SoC: エンベデッド デザイ」 チュートリ …...Zynq-7000 SoC: エンベデッド デザイン チュートリアル 2 UG1165 (v2019.2) 2019 年 10 月 30 日

Zynq-7000 SoC: エンベデッドデザイ」チュートリ …...Zynq-7000 SoC: エンベデッドデザインチュートリアル 2 UG1165 (v2019.2) 2019 年 10 月 30 日