1TOP AV EM ARQUITETURA
Unidade 3 TPICOS SOBRE O SUB-SISTEMA DE MEMRIA parte 1
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
Hierarquia de Memrias Princpio da Localidade Endereamento linear e por linha/coluna em memrias DRAM.
* Exerccios Memria Cache
* Organizao e Funcionamento das Memrias Cache* Elementos de Projeto de Caches
2TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
HIERARQUIA DAS MEMRIASPOR QUE H TANTOS TIPOS DE MEMRIAS NOS SISTEMAS DE COMPUTAO?Memrias cache, memrias RAM, Memrias secundrias, HDs, etc
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
HIERARQUIA DAS MEMRIASMEMRIA IDEAL:
* Rpida (tempo de latncia mais baixo possvel* Grande capacidade* Maior disponibilidade (no voltil)* Custo mais baixo possvel
3TOP AV EM ARQUITETURA
COMPARAO DE DESEMPENHO PROCESSADOR/MEMRIA PRINCIPAL
SUB-SISTEMA DE MEMRIA
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
HIERARQUIA DAS MEMRIAS- Comparao de velocidades do Processador e MP- Princpio da Localidade- Nveis de memria - hierarquia
4TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
Comparao de velocidades do Processador e MP
Transferncia = 100 ns
Processador Memria Principal
Operao soma = 2 ns
TOP AV EM ARQUITETURA
Princpio da LocalidadeSUB-SISTEMA DE MEMRIA
5TOP AV EM ARQUITETURA
Princpio da LocalidadeSUB-SISTEMA DE MEMRIA
ESPACIAL Aps um processador realizar um acesso a um endereo de memria muito provvel que o prximo acesso seja ao endereo contguo seguinte.TEMPORAL - Aps um processador realizar um acesso a um endereo de memria provvel que brevemente ele acesse este mesmo endereo novamente.
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
Comparao de velocidades do Processador e MP
Transferncia = 100 ns
Processador Memria Principal
Operao soma = 2 ns
Processador Memria Principal
Cache
Transf = 5 ns Transf = 100 ns
6TOP AV EM ARQUITETURA
QUESTO
Considere um sistema de computao que possua dois tipos dememria: um rpido, de baixa capacidade (64 KB), com latnciade 5 nseg, interligado ao processador e outro, mais lento, demaior capacidade (512 MB), com latncia de 50 ns, interligada memria rpida.
Calcule o tempo mdio de acesso do processador, considerandoum perodo de 200 acessos e que o sistema tenha eficincia de 95%.
SUB-SISTEMA DE MEMRIA
TOP AV EM ARQUITETURA
QUESTO
200 * 0,95 = 190 na cache e 10 acessos na MP
Tempo mdio (Leitura ou escrita) : (190 * 5 ns) + (10 * 50 ns) = 1450 ns= 1,4 s.
SUB-SISTEMA DE MEMRIA
7TOP AV EM ARQUITETURA
HIERARQUIA DE MEMRIAS
Registradores
Memria Cache
Memria Principal (RAM)
Memria Secundria (HDs, CDs, DVDs...)
Memria Virtual
SUB-SISTEMA DE MEMRIA
TOP AV EM ARQUITETURAHIERARQUIA DE MEMRIASSUB-SISTEMA DE MEMRIA
8TOP AV EM ARQUITETURA
COMPARAO ENTRE MEMRIAS SUB-SISTEMA DE MEMRIA
PROCESSADOR
REGISTRADORES PROCESSADORMEMRIA PRINCIPAL DISCO
CACHEL1
CACHEL2
TAMVELOC
64 KB1 ns
1 MB3-10 ns
4-10 GB20-60 ns
1000 Bytes100 ps
4-16 TB4-14 ms
TOP AV EM ARQUITETURA
EVOLUO DAS MEMRIAS ELETRNICASSUB-SISTEMA DE MEMRIA
9TOP AV EM ARQUITETURA
TIPOS DE MEMRIAS RAMSUB-SISTEMA DE MEMRIA
SRAM DRAM
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
MEMRIAS FLASH (EEPROM)CARACTERSTICAS DE FLASH DO TIPO NOR e NAND
CARACTERISTICAS NOR NANDTpico uso
10 microseg$ 4
Tempo acesso LeituraBIOS Pendrives
Custo/GBMximo de escritas
0,08 microseg 25 microseg1500 microseg
$ 65Tempo acesso Escrita
100 000 10 - 100 000
10
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
Unidade 3 (cont.) parte 2
MTODOS DE ENDEREAMENTO DE MEMRIAS RAM (sram e dram)
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIA
MTODOS DE ENDEREAMENTO EM MEMRIAS ELETRNICAS (SRAM E DRAM)
Endereamento Linear (SRAM)
Endereamento por Linhas e Colunas (DRAM)
11
TOP AV EM ARQUITETURASUB-SISTEMA DE MEMRIA
Endereamento Linear
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIAEndereamento por Linhas e Colunas
12
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIACOMPARAO DOS MTODOS DE ENDEREAMENTOSupondo uma memria com 1 MB BE = 20 bits- Linear
* Tpica de memrias SRAM* Quanto maior nmero de clulas, maior linhas de sada e
maior o tempo para decodificar endereo* Um tempo de acesso apenas* Quantidade de Fios:
Entrada do decodificador: 20 fios (BE)Sada do decodificador: 220 = 1.049.576 fios (!)
TOP AV EM ARQUITETURA
SUB-SISTEMA DE MEMRIACOMPARAO DOS MTODOS DE ENDEREAMENTOSupondo uma memria com 1 MB BE = 20 bits-Linha e Coluna
Tpica de memrias DRAM Tempo de acesso: RAS (row address select) e depois CAS (column address select) Quantidade de fios:
BE = 20; MPX: entrada = 20 fios e Sada: 10 para Linha e 10 para ColunaSada de cada decodificador (linha e coluna): 210 = 1024Total = 2048 fiosMaior atraso na leitura/escrita, mas quantidade bem menorde fios
13
TOP AV EM ARQUITETURA
Unidade 3 (cont.) parte 3
MEMRIAS CACHE
TPICOS SOBRE SUB-SISTEMA DE MEMRIA
TOP AV EM ARQUITETURAMEMRIA CACHE
* Conceito (localidade)* Organizao e Funcionamento das Memrias Cache* Elementos de Projeto de Caches
- Mapeamento de Endereos- Polticas de Substituio de Linhas- Polticas de Escrita pela Cache- Nveis; Tamanho de Caches; Largura de Linhas
14
TOP AV EM ARQUITETURA
Transferncia = 100 ns
Processador Memria Principal
Operao soma = 2 ns
Processador Memria Principal
Cache
Transf = 5 ns Transf = 100 ns
Comparao de velocidades do Processador e MP
TOP AV EM ARQUITETURA
CPUMemria PrincipalMemria
Principal
Transferncia de Bytes Transferncia de blocos
Memria PrincipalCPU
Cache
Cache L1Nivel 1
Cache L2Nivel 2
Cache L3Nivel 3
Rpida LentaMais rpidaMuito mais rpida
15
TOP AV EM ARQUITETURAMEMRIA CACHE
Organizao e Funcionamento das Memrias Cache A cache possui uma cpia de um
bloco de dados da MP. O processador enderea um Byte
(clula) da MP, mas o dado vir para ele da memria do seu lado (a cache mais rpida).
ACERTO (Cache Hit)- quando a cpia do dado desejado est na memria cache L1
FALTA (Cache Miss) quando o dado no est na cache L1 e tem que ser transferido de uma cache mais lenta (ou da MP) at a L1.
TOP AV EM ARQUITETURAMEMRIA CACHE
Organizao Genrica e Funcionamento das Memrias Cache
A cache considera a MP organizada em blocos de X clulas ou X bytes cada.
Por que? Cache transfere o dado desejado e mais alguns outros que se pressupe que o processador ir precisar logo em seguida Princpio da localidade espacial.
Exemplo: Uma memria com 64 clulas de 1 byte cada e memria
cache com capacidade de 16 bytes. Como a cache possui 16B e cada linha da cache tem 4B de largura, ela acomoda apenas 4 linhas (linha 0 linha 3): 64/4 = 16 blocos.
16
TOP AV EM ARQUITETURAMEMRIA CACHE
Organizao Genrica e Funcionamento das Memrias Cache
TOP AV EM ARQUITETURAMEMRIA CACHE
Elementos de Projeto de Caches
MAPEAMENTO DE ENDEREOS* Mapeamento Direto* Mapeamento Associativo* Mapeamento Associativo por Conjunto
17
TOP AV EM ARQUITETURAMEMRIA CACHE
MAPEAMENTO DIRETO Cada bloco da MP tem uma linha da cache previamente
definida. Se temos 16 blocos para serem armazenados (quando
solicitado pelo processador em um determinado acesso) emuma das 4 linhas, cada linha poder receber 4 blocos (16 / 4 = 4), estando PREVIAMENTE DETERMINADO QUANDOISSO OCORRER.
TOP AV EM ARQUITETURAMEMRIA CACHE
MAPEAMENTO DIRETO
18
TOP AV EM ARQUITETURAMEMRIA CACHE
MAPEAMENTO DIRETO
TOP AV EM ARQUITETURAMEMRIA CACHE
MAPEAMENTO ASSOCIATIVO Mapeamento direto simples mas alocao dos blocos fixos
acarreta em relative inflexibilidade e consequente aumentode cache miss.
Por exemplo, os dois prximos acessos podemreferenciar blocos alocados em uma mesma linha, resultando na retirada de um bloco que acabou de sertrazido.
O mapeamento associativo permite que no haja local fixona memria cache para alocao de um bloco da MP.
19
TOP AV EM ARQUITETURAMEMRIA CACHE
MAPEAMENTO ASSOCIATIVO
TOP AV EM ARQUITETURAMEMRIA CACHE
MAPEAMENTO ASSOCIATIVO POR CONJUNTO Tenta resolver o problema do conflito de blocos em uma
mesma linha (da tcnica de mapeamento direto) e o problema da tcnica de mapeamento associative, relativo custosa busca e comparao simultneas do campo tag de toda a memria cache.
20
TOP AV EM ARQUITETURAMEMRIA CACHE
MAPEAMENTO ASSOCIATIVO POR CONJUNTO
TOP AV EM ARQUITETURAMEMRIA CACHE
POLTICAS DE SUBSTITUIO DE LINHAS* Definir QUAL DOS BLOCOS atualmente armazenados na cache deve ser retirado para dar lugar a um novo bloco que est sendo transferido.Ocorre somente para os mtodos de mapeamento associativo (completo e por conjunto)
ALGORITMOS: o que no usado h mais tempo (LRU- least recently used) por ordem de Fila (FIFO first in first out) O que tem menos referncias (LFU least frequently used) Escolha aleatria
21
TOP AV EM ARQUITETURAMEMRIA CACHE
POLTICAS DE ESCRITA PELA CACHE- O processador escreve sempre na cache mais prxima dele. Mas o dado precisa estar atualizado na MP (RAM) para, em seguida, ser armazenado na memria permanente (HD, p.ex.).
- A cache pode ser atualizada e a MP no. Mas a MP pode ser acessada tanto pela cache quanto por dispositivos de E/S (DMA, p.ex.)-Multiprocessadores possuem cache prpria mas MP nica.
TOP AV EM ARQUITETURAMEMRIA CACHE
Escrita em ambas (write through) Cada escrita na cache tambm realizada na MP. Pode haver escritas desnecessrias na MP e assim reduo do
desempenho. Escrita somente no retorno (write back) Atualiza a MP apenas nos blocos que houve escrita (1 bit indicador) e
apenas quando h retorno do bloco para a MP. MP fica potencialmente desatualizada para uso, p.ex., de modulo de
E/S.
POLTICAS DE ESCRITA
22
TOP AV EM ARQUITETURAMEMRIA CACHE
Nveis de Caches L1, L2, L3Tamanho da Cache
Depende de fatores como:- tamanho da MP- relao acertos/faltas- tempo de acesso da MP e das caches
Largura de Linhas - est associado ao princpio da localidade espacial- valores usuais atualmente: 16 a 128 Bytes
TOP AV EM ARQUITETURAMEMRIA CACHE
Caches no processador AMD ATHLON K7