Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 1 de 1
Luis Miguel Tavares ESTIG - Engenharia Informática
SISTEMAS DIGITAIS 2002/2003
TRABALHO DE LABORATÓRIO N.º 4 Contadores e Registos.
Alunos:
Número Nome
Grupo: Data: ________
Nome do Docente:
ESCOLA SUPERIOR DE TECNOLOGIA E GESTÃO Engenharia Informática
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 2 de 2
Luis Miguel Tavares ESTIG - Engenharia Informática
SISTEMAS DIGITAIS 2001/2002
TRABALHO DE LABORATÓRIO N.º 4 Contadores e Registos
Elaborado por
Miguel Tavares
ESCOLA SUPERIOR DE TECNOLOGIA E GESTÃO Engenharia Informática
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 3 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
TRABALHO DE LABORATÓRIO
Implementação de circuitos contadores síncronos e assíncronos. Construção de
registos de armazenamento e registos multi-função. Construção de blocos de
aritmética binária.
Objectivos do Trabalho
Pretende-se neste trabalho a implementação e teste de circuitos contadores síncronos e
assíncronos. Utilizam-se elementos de armazenamento de dados flip-flips para construção
de registos de armazenamento de comprimento variável. Procede-se à construção de
registos multi-funções por uso dos registos anteriores e elementos de funcionalidade
adicional como sejam multiplexers. Todos os circuitos a realizar serão implementados no
simulador Digital Works, existente nos laboratórios de informática.
A análise de todos os circuitos apresentados nos guias de laboratório, bem como as
questões relacionadas com projectos de circuitos, deverão ser efectuados previamente pelos alunos, devendo ser obtidos todos os resultados teóricos referentes a cada circuito
ou questão apresentada.
Na sessão de laboratório os alunos deverão obter todos os resultados experimentais
necessários para efectuar uma análise comparativa entre estes e os resultados obtidos
teoricamente. Será aqui efectuado o esclarecimento de dúvidas relativas ao trabalho, e
todo o processo de verificação dos circuitos de modo a obter o seu correcto
funcionamento.
Ao longo dos enunciado são colocadas questões e indicada a sequência de operações a
realizar na sessão de laboratório. Poderá ser feita a indicação em cada questão do modo
como esta deve ser tratada: [T] teórica, indicando que a questão deve ser tratada e
respondida por análise teórica (normalmente antes da sessão de laboratório); [E]
experimental, indicando que a questão é de realização laboratorial; e [C] comentário,
indicando que deverão ser feitos comentários relativamente aos resultados experimentais
obtidos.
O relatório dos trabalhos de laboratório deverá apresentar as respostas a todas as
questões colocadas, e seguir as linhas de orientação apresentadas no enunciado. Todas as respostas deverão ser justificadas. O relatório deve ser escrito em letra legível, sem
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 4 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
rasuras, onde deverá constar a identificação dos alunos que o realizaram, bem como a
data da sua realização.
Deve ser utilizado o próprio guia de laboratório para elaboração do relatório, sendo
inseridos anexos, quando necessário, para logigramas de circuitos ou outro material
achado por necessário (por exemplo, a bibliografia consultada).
1. Contadores
Nesta secção analisa-se o funcionamento de contadores síncronos e assíncronos,
testando o seu funcionamento e obtendo as suas características principais. Procura-se
obter a sua realização para o caso geral, com indicação dos elementos constituintes do
circuito resultante.
1.1 Contador síncrono
A figura 1 representa o circuito de um contador síncrono de quatro bits utilizando flip-
flops JK.
Figura 1 – Contador síncrono de quatro bits.
[T/E] a) Monte o circuito da figura 1, e obtenha o diagrama temporal das saídas 0Q ,
1Q , 2Q e 3Q , juntamente com o sinal de relógio, CLK. Indique ainda a
Contagem do contador, correspondente ao número na base decimal obtido
pela concatenação dos bits 3Q 2Q 1Q 0Q , para cada ciclo do sinal de relógio.
Nota: Assuma que o contador se encontra inicialmente no estado 0000.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 5 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
CLK
0Q
1Q
2Q
3Q
Contagem
[C] b) Com base no diagrama obtido, indique a sequência e módulo de contagem do
circuito realizado.
[T] c) Pela análise do circuito, e consultando os datasheets do anexo A2, indique qual a
frequência máxima de funcionamento do circuito realizado, quando se utiliza o
circuito integrado 74HC76 para realização dos flip-flops JK, e o circuito
integrado 74HC11 para realização de ambas as portas and.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 6 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
[T] d) Indique como poderia generalizar a estrutura anterior para o caso de um
contador de n bits. Para este caso, indique também os elementos necessários
para a sua realização, com indicação das suas características.
Considerando um tempo de propagação das portas and de gT e dos flip-flops de
FFT , calcule ainda a frequência máxima de trabalho deste contador para o caso
de n bits.
[T] e) Como deve ter verificado, o número de entradas das portas and necessárias à
realização deste tipo de contador aumenta linearmente com o número de bits
do contador. Indique uma forma alternativa de realização de um circuito
contador síncrono que não apresente esta característica, e faça uma comparação
em termos do hardware necessário e frequência máxima de funcionamento,
entre as duas estruturas consideradas.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 7 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
1.2 Contador assíncrono
A figura 2 representa o circuito de um contador assíncrono de quatro bits utilizando flip-
flops JK.
Figura 2 – Contador assíncrono de quatro bits.
[T/E] a) Monte o circuito da figura 2, e obtenha o diagrama temporal das saídas 0Q ,
1Q , 2Q e 3Q , juntamente com o sinal de relógio, CLK. Indique ainda a
Contagem do contador, correspondente ao número na base decimal obtido
pela concatenação dos bits 3Q 2Q 1Q 0Q , para cada ciclo do sinal de relógio.
Nota: Assuma que o contador se encontra inicialmente no estado 0000.
CLK
0Q
1Q
2Q
3Q
Contagem
[C] b) Com base no diagrama obtido, indique a sequência e módulo de contagem do
circuito realizado.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 8 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
[T] c) Pela análise do circuito, e consultando os datasheets do anexo A2, indique qual a
frequência máxima de funcionamento do circuito realizado, quando se utiliza o
circuito integrado 74HC76 para realização dos flip-flops JK.
[T] d) Indique como poderia generalizar a estrutura anterior para o caso de um
contador de n bits. Para este caso, indique também os elementos necessários
para a sua realização, com indicação das suas características.
Considerando um tempo de propagação dos flip-flops de FFT , calcule ainda a
frequência máxima de trabalho deste contador para o caso de n bits.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 9 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
1.3 Comparação entre os diversos contadores
[T] a) Considerando a implementação dos três tipos de contadores através dos
circuitos integrados referidos nas alíneas correspondentes, obtenha um gráfico
da frequência máxima de trabalho em função do número de bits utilizados, n
(considere os casos de n=1, 2, ... 16 bits).
[T] b) Na mesma situação da alínea anterior, assuma que o custo de uma porta and
com k entradas é de k×X (sendo X uma constante), e o custo de um flip-flop JK
é de 5×X. Considerando a implementação dos três tipos de contadores obtenha
um gráfico do custo de cada contador (normalizado ao valor de X) em função
do número de bits utilizados, n (considere os casos de n=1, 2, ...16 bits).
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 10 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
1.4 Modificação do módulo de contagem de contadores
Todos os circuitos contadores realizados nas secções anteriores têm módulo de
contagem igual a uma potência de 2, e, no caso de um contador de n bits, esse valor é de n2 , sendo a sequência de contagem 0, 1, ... , 12n − , 0, 1, ... . Poderá, no entanto, em
algumas situações ser necessário o uso de um circuito contador com módulo de
contagem diferente, como seja, por exemplo, 10 para um contador decimal (contador de
década) ou 60 no caso de aplicações relacionadas com medidas de tempo (contagem de
segundos ou minutos, para actualização da casa temporal seguinte – minutos e horas,
respectivamente).
Uma forma fácil de modificação do módulo de contagem consiste na utilização do sinal
de reset assíncrono existente nos flip-flops que constituem o contador. Basta apenas
construir um sinal digital que indique a contagem pretendida, fazendo o reset ao contador
nesse instante. Por exemplo, a modificação do circuito da figura 1 (contador síncrono)
para apresentar um módulo de contagem igual a 10 implica a obtenção de um sinal que
apenas é 1 quando as variáveis de saída apresentarem o valor decimal 10, ou seja, quando
1010QQQQ 0123 = (este sinal deverá ser 1 apenas nesta situação, devido aos sinais de
reset dos flip-flops utilizados serem activos a 1). Por inspecção directa, obtém-se este sinal
como 0123 QQQQ=reset , que deve ser ligado às entradas de reset dos flip-flops. Assim, o
contador inicia a contagem a 0, 1, ..., e ao atingir o valor 10, passa a 0, devido ao sinal de
reset construído, prosseguindo a contagem a partir daqui.
A figura 3 mostra o novo contador com módulo de contagem igual a 10, por modificação
do circuito da figura 1.
Figura 3 – Contador síncrono, módulo 10.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 11 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
[T/E] a) Monte o circuito da figura 3, e obtenha o diagrama temporal das saídas 0Q ,
1Q , 2Q e 3Q , juntamente com o sinal de relógio, CLK. Indique ainda a
Contagem do contador, correspondente ao número na base decimal obtido
pela concatenação dos bits 3Q 2Q 1Q 0Q , para cada ciclo do sinal de relógio.
Verifique que o módulo de contagem agora é de 10, como seria de esperar. Nota: Assuma que o contador se encontra inicialmente no estado 0000.
CLK
0Q
1Q
2Q
3Q
Contagem
[T] b) Indique se poderia obter um sinal de reset mais simples, por análise das
combinações possíveis do circuito que deixam agora de ser utilizadas.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 12 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
[T/E/C] c) Seguindo a metodologia descrita, modifique o contador síncrono da figura 1,
de modo a obter um contador módulo 12. Preencha o diagrama temporal
seguinte, concluindo sobre o seu correcto funcionamento.
CLK
0Q
1Q
2Q
3Q
Contagem
[T] d) Indique se existe algum problema na adopção desta metodologia de
modificação do módulo de contagem dos contadores.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 13 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
2. Registos
Nesta secção pretende-se a construção de elementos com capacidade de armazenamento
de dados (entendidos como a concatenação de bits), e ainda com capacidade de
manipulação da informação em si armazenada, nomeadamente a realização de
deslocamentos simples, deslocamentos circulares, e operações lógicas elementares.
Utiliza-se o pacote de software Digital Works para construção de macros com os circuitos
realizados, de modo a poderem ser facilmente reutilizados quer nesta sessão de
laboratório, quer em sessões posteriores. O modo como este processo é feito encontra-se
descrito no anexo A1, devendo ser previamente praticado, para utilização nesta secção.
2.1 Registo de armazenamento
Nesta secção pretende-se a construção de um registo de armazenamento de informação
de oito bits (um byte).
[T] a) Utilizando flip-flops do tipo D, projecte um circuito que seja capaz de
armazenar oito bits de dados, 7D 6D ... 0D , validados pelo flanco ascendente
de um sinal de relógio, CLK.
Este registo deverá ter adicionalmente dois sinais com a seguinte
funcionalidade:
LOAD – Se este sinal estiver a 1, permite a passagem de dados para o
registo no flanco ascendente do relógio;
Se estiver a 0, não armazena a informação à entrada, mantendo o
seu valor actual.
ENABLE - Se este sinal estiver a 0, a saída do registo contém o valor
armazenado;
Se estiver a 1, as saídas encontram-se em tri-state.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 14 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
[E/C] b) Monte o circuito projectado e verifique o seu correcto funcionamento.
[E] c) Crie uma nova macro para este componente, e utilize-a num novo circuito,
fazendo o teste ao seu funcionamento.
2.2 Registo de deslocamento
Nesta secção pretende-se a construção de um registo de armazenamento de informação
de oito bits (um byte), com capacidade de deslocamento para a direita.
[T] a) Utilizando flip-flops do tipo D, projecte um circuito que seja capaz de
armazenar oito bits de dados, 7D 6D ... 0D , e efectuar o deslocamento à direita
do seu conteúdo, por cada flanco ascendente do sinal de relógio, CLK.
Este registo deverá apresentar os seguintes sinais de controlo:
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 15 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
inD - Variável de entrada a ser colocada no bit mais significativo do
registo quando a operação de deslocamento estiver seleccionada.
LOAD – Se este sinal estiver a 1, é armazenado no registo os valores
presentes à entrada no flanco ascendente do relógio;
Se estiver a 0, não armazena a informação à entrada.
ENABLE - Se este sinal estiver a 0, a saída do registo contém o valor
armazenado;
Se estiver a 1, as saídas encontram-se em tri-state.
SHIFT – Se este sinal estiver a 1, o conteúdo do registo é deslocado para a
direita, sendo introduzido no bit mais significativo do registo
( 7D ) o valor da variável de entrada inD .
Se estiver a 0, não efectua operação de deslocamento.
[E/C] b) Monte o circuito projectado e verifique o seu correcto funcionamento.
[E] c) Crie uma nova macro para este componente, e utilize-a num novo circuito,
fazendo o teste ao seu funcionamento.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 16 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
2.3 Registo multi-função
Nesta secção pretende-se a construção de um registo de oito bits com capacidade de
efectuar diversas funções, seleccionadas através de variáveis de controlo de entrada.
2.3.1 Multiplexer
Um elemento chave na elaboração de registos multi-função é o multiplexer, que permite a
selecção de uma única variável de entrada para a sua saída, consoante a combinação de
entrada de variáveis de controlo.
[T] a) Projecte um circuito multiplexer com oito entradas, 7D 6D ... 0D (e uma saída,
O), com selecção pelas variáveis de controlo 2C , 1C e 0C . A tabela 1 mostra
qual deve ser o valor à saída, consoante os valores das variáveis de controlo: Nota: realize esta alínea por análise directa do problema e não por mapas de karnaugh.
2C 1C 0C O 0 0 0 0D 0 0 1 1D 0 1 0 2D 0 1 1 3D 1 0 0 4D 1 0 1 5D 1 1 0 6D 1 1 1 7D
Tabela 1- Correspondência entre a saída e entradas do multiplexer.
O =________________________________________________________________
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 17 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
[E/C] b) Realize o circuito que implementa o multiplexer e teste o seu correcto
funcionamento.
[E] c) Crie uma nova macro para este componente, de nome mux8, e teste a sua
funcionalidade. Utilize a seguinte forma gráfica para o componente:
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 18 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
2.3.2 Construção do registo
O registo multi-função a realizar deverá ser capaz de executar as seguintes operações, em
função das variáveis de controlo, 2C , 1C e 0C .
2C 1C 0C Operação a realizar 0 0 0 Carregamento em paralelo 0 0 1 Reset 0 1 0 Deslocamento à direita 0 1 1 Deslocamento à esquerda 1 0 0 Deslocamento circular à direita 1 0 1 Deslocamento circular à esquerda 1 1 0 Complemento do conteúdo 1 1 1 Troca de bits (espelho)
Este registo tem as seguintes variáveis de entrada:
inD - Variável de entrada a ser colocada no bit mais significativo do
registo quando as operação de deslocamento simples estiverem
seleccionadas.
7D a 0D - Variáveis de entrada para operação de carregamento em paralelo.
2C a 0C - Variáveis de controlo para selecção de operação a realizar.
ENABLE - Se este sinal estiver a 0, a saída do registo contém o valor
armazenado;
Se estiver a 1, as saídas encontram-se em tri-state.
EXECUTE -Se este sinal estiver a 1, o registo realiza a operação indicada.
Se estiver a 0, não executa nenhuma operação.
CLK - Sinal de relógio que valida os dados de entrada e faz o controlo
do armazenamento de valores no seu flanco ascendente.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 19 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
[T/E/C] a) Utilizando flip-flops do tipo D e multiplixers projectados na secção anterior,
construa um registo multi-função que realize as operações indicadas.
Monte o circuito e teste o seu correcto funcionamento.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 20 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
A1. Introdução de macros no Digital Works
Os ficheiros contendo a definição de macros (ou de circuitos integrados)no pacote de
software do Digital Works são os mesmos que se utilizam para a criação de novos circuitos.
Terá de ser introduzida a informação sobre a forma gráfica como os macros serão
apresentadas aos utilizadores, e ainda a correspondência entre os seus pinos e o circuito
lógico que a realiza. O acesso à ferramenta de desenho das formas gráfica faz-se através
do Template Editor:
Após selecção surge a nova janela de desenho:
Nesta nova janela são utilizados os elementos de desenho gráfico que existem na sua
barra de ferramentas (Toolbar), de modo a produzir a aparência gráfica desejada para a
macro em elaboração.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 21 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
A1.1 Criação de uma macro
Tomemos por exemplo a criação de uma nova forma gráfica para a realização de um xor
com duas entradas:
Novo símbolo para um xor de duas enradas.
Na janela do Template Editor, usam-se as ferramentas de edição gráfica de modo a
obter as diversas formas que constituem o símbolo:
Finalmente juntam-se as diversas partes, de modo a produzir o símbolo final:
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 22 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
A inserção de pinos faz-se com a correspondente ferramenta na barra de tarefas:
Neste caso introduzem-se três pinos correspondentes às entradas e saídas do circuito,
ligadas ao elemento gráfico por linhas:
Após fechar o Template Editor, volta-se ao modo normal de edição, onde deverá ser
criado o circuito real que implementa a macro. A correspondência entre o circuito real e a
macro criada faz-se por introdução de elementos Tag Device::
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 23 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
O circuito final deverá ter o seguinte aspecto:
Finalmente faz-se a correspondência entre pinos, seleccionando um a um no modo
normal de edição, e após clique com a tecla direita do rato, seleccionando a opção
Template Editor:
Esta operação abre a janela do Template Editor, sendo agora seleccionado o pino
correspondente ao Tag seleccionado. Após clique com a tecla direita selecciona-se a
opção Associate with Tag:
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 24 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
Se fechar a janela do Template Editor e voltar a abri-la, o pino já atribuído fica marcado
com cor vermelha, indicando essa situação de atribuição:
Este procedimento terá de ser efectuado para todos os pinos da macro, após o que se verá
a atribuição de pinos numerados sequencialmente.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 25 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
No modo de edição introduz-se um texto explicativo da função realizada, e
eventualmente o nome que se atribuirá à macro:
Após ter realizado toda a atribuição de símbolos, convém usar a opção de não mostrar os
pinos no Template Editor, de modo a que os quadrados correspondentes não sejam
mostrados quando se utilizar a macro (o botão correspondente deve ficar pressionado):
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 26 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
Falta apenas atribuir o nome dado à nova macro (xor_n), o que é realizado através da
opção Tools → Options → Name Macro...:
Após selecção desta opção surge uma nova janela onde deverá ser introduzido o nome
pelo qual a nova macro será referenciada:
Se se gravar o ficheiro obtido, com qualquer nome, na directoria de macros do Digital
Works (p.e., c:\Program Files\DigitalWorks\Parts Centre\Macros), ao se colocar uma
nova macro surgirá a que foi acabada de criar:
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 27 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
Esta nova macro poderá ser utilizada como qualquer das outras já existentes no Digital
Works.
Trabalho de laboratório N.º 4 (Contadores e Registos)_ Sistemas Digitais Página 28 de 28
Luis Miguel Tavares ESTIG - Engenharia Informática
A.2 Datasheets A2.1 Datasheets dos circuitos integrados 74HC11 e 74HC76
DATA SHEET
Product specificationFile under Integrated Circuits, IC06
December 1990
INTEGRATED CIRCUITS
74HC/HCT11Triple 3-input AND gate
For a complete data sheet, please also download:
• The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
• The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
• The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines
December 1990 2
Philips Semiconductors Product specification
Triple 3-input AND gate 74HC/HCT11
FEATURES
• Output capability: standard
• ICC category: SSI
GENERAL DESCRIPTION
The 74HC/HCT11 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL).They are specified in compliance with JEDEC standard no. 7A. The 74HC/HCT11 provide the 3-input AND function.
QUICK REFERENCE DATAGND = 0 V; Tamb = 25 °C; tr = tf = 6 ns
Notes
1. CPD is used to determine the dynamic power dissipation (PD in µW):
PD = CPD × VCC2 × fi + ∑ (CL × VCC
2 × fo) where:
fi = input frequency in MHz
fo = output frequency in MHz
CL = output load capacitance in pF
VCC = supply voltage in V
∑ (CL × VCC2 × fo) = sum of outputs
2. For HC the condition is VI = GND to VCCFor HCT the condition is VI = GND to VCC − 1.5 V
ORDERING INFORMATION
See “74HC/HCT/HCU/HCMOS Logic Package Information”.
SYMBOL PARAMETER CONDITIONSTYPICAL
UNITHC HCT
tPHL/ tPLH propagation delay nA, nB, nC to nY CL = 15 pF; VCC = 5 V 10 11 ns
CI input capacitance 3.5 3.5 pF
CPD power dissipation capacitance per gate notes 1 and 2 18 20 pF
December 1990 3
Philips Semiconductors Product specification
Triple 3-input AND gate 74HC/HCT11
PIN DESCRIPTION
PIN NO. SYMBOL NAME AND FUNCTION
1, 3, 9 1A to 3A data inputs
2, 4, 10 1B to 3B data inputs
7 GND ground (0 V)
12, 6, 8 1Y to 3Y data outputs
13, 5, 11 1C to 3C data inputs
14 VCC positive supply voltage
Fig.1 Pin configuration. Fig.2 Logic symbol. Fig.3 IEC logic symbol.
Fig.4 Functional diagram. Fig.5 Logic diagram (one gate).
FUNCTION TABLE
Notes
1. H = HIGH voltage levelL = LOW voltage level
INPUTS OUTPUT
nA nB nC nY
L L L L
L L H L
L H L L
L H H L
H L L L
H L H L
H H L L
H H H H
December 1990 4
Philips Semiconductors Product specification
Triple 3-input AND gate 74HC/HCT11
DC CHARACTERISTICS FOR 74HC
For the DC characteristics see “74HC/HCT/HCU/HCMOS Logic Family Specifications”.
Output capability: standardICC category: SSI
AC CHARACTERISTICS FOR 74HCGND = 0 V; tr = tf = 6 ns; CL = 50 pF
SYMBOL PARAMETER
Tamb (°C)
UNIT
TEST CONDITIONS
74HCVCC(V)
WAVEFORMS+25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
tPHL/ tPLH propagation delaynA, nB, nC to nY
32 100 125 150 ns 2.0 Fig.6
12 20 25 30 4.5
10 17 21 26 6.0
tTHL/ tTLH output transitiontimes
19 75 95 110 ns 2.0 Fig.6
7 15 19 22 4.5
6 13 16 19 6.0
December 1990 5
Philips Semiconductors Product specification
Triple 3-input AND gate 74HC/HCT11
DC CHARACTERISTICS FOR 74HCT
For the DC characteristics see “74HC/HCT/HCU/HCMOS Logic Family Specifications”.
Output capability: standardICC category: SSI
Note to HCT typesThe value of additional quiescent supply current (∆ICC) for a unit load of 1 is given in the family specifications.‘To determine ∆ICC per input, multiply this value by the unit load coefficient shown in the table below.
AC CHARACTERISTICS FOR 74HCTGND = 0 V; tr = tf = 6 ns; CL = 50 pF
AC WAVEFORMS
PACKAGE OUTLINES
See “74HC/HCT/HCU/HCMOS Logic Package Outlines”.
INPUT UNIT LOAD COEFFICIENT
nA, nB, nC 1.00
SYMBOL PARAMETER
Tamb (°C)
UNIT
TEST CONDITIONS
74HCTVCC(V)
WAVEFORMS+25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
tPHL/ tPLH propagation delaynA, nB, nC to nY
16 24 30 36 ns 4.5 Fig.6
tTHL/ tTLH output transitiontimes
7 15 19 22 ns 4.5 Fig.6
Fig.6 Waveforms showing the input (nA, nB, nC) to output (nY) propagation delays and the output transitiontimes.
(1) HC : VM = 50%; VI = GND to VCCHCT: VM = 1.3 V; VI = GND to 3 V.
������ �SEMICONDUCTOR TECHNICAL DATA
1 REV 6 Motorola, Inc. 1995
10/95
���� �� ����������� ��� ��� �����High–Performance Silicon–Gate CMOS
The MC74HC76 is identical in pinout to the LS76. The device inputsare compatible with Standard CMOS outputs; with pullup resistors, theyare compatible with LSTTL outputs.
Each flip–flop is negative–edge clocked and has active–low asynchro-nous Set and Reset inputs.
The HC76 is identical in function to the HC112, but has a differentpinout.
• Similar in Function to the LS76 Except When Set and Reset AreLow Simultaneously
• Output Drive Capability: 10 LSTTL Loads
• Outputs Directly Interface to CMOS, NMOS and TTL
• Operating Voltage Range: 2 to 6V
• Low Input Current: 1µA
• High Noise Immunity Characteristic of CMOS Devices
• In Compliance With the JEDEC Standard No. 7A Requirements
• Chip Complexity: 100 FETs or 25 Equivalent Gates
15Q1
2Set1
PIN 5 = VCCPIN 13 = GND
LOGIC DIAGRAM
16K1
1Clock1
4J1
3Reset1
14Q1
11Q2
7Set2
12K2
6Clock2
9J2
8Reset2
10Q2
FUNCTION TABLE
Inputs Outputs
Set Reset Clock J K Q Q
L H X X X H LH L X X X L HL L X X X L* L*H H L L No ChangeH H L H L HH H H L H LH H H H ToggleH H L X X No ChangeH H H X X No ChangeH H X X No Change
* Both outputs will remain low as long as Set and Reset are low, but the output states areunpredictable if Set and Reset go high simultaneously.
�������
161
152
143
134
K1Clock1
125
116
107
98
Q1Set1
Q1Reset1
GNDJ1
K2VCC
Q2Clock2
Q2Set2
J2Reset2
Pinout: 16–Lead Packages (Top View)
D SUFFIXSOIC PACKAGECASE 751B–05
N SUFFIXPLASTIC PACKAGE
CASE 648–08
ORDERING INFORMATION
MC74HCXXNMC74HCXXD
PlasticSOIC
1
16
1
16
MC74HC76
MOTOROLA High–Speed CMOS Logic DataDL129 — Rev 6
2
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS*
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
Value
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to + 7.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Vin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Voltage (Referenced to GND)
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 0.5 to VCC + 0.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
V
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Iin
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Current, per Pin
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
± 20
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Iout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Output Current, per Pin
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
± 25
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ICC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Current, VCC and GND Pins
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
± 50
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
mA
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
PD
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Power Dissipation in Still Air Plastic DIP†SOIC Package†
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
750500
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
mWÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Tstg
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Storage Temperature Range
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
– 65 to + 150
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
�C
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
TL
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Lead Temperature, 1 mm from Case for 10 SecondsPlastic DIP or SOIC Package
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎÎÎÎÎ
260
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
�C
* Maximum Ratings are those values beyond which damage to the device may occur.Functional operation should be restricted to the Recommended Operating Conditions.
†Derating — Plastic DIP: – 10 mW/�C from 65� to 125�CSOIC Package: – 7 mW/�C from 65� to 125�C
For high frequency or heavy load considerations, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONSÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Parameter
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
VCC
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Supply Voltage (Referenced to GND)
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
2.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
6.0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
Vin, Vout
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
DC Input Voltage, Output Voltage (Referenced to GND)
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
0
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
VCC
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
V
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
TA
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Operating Temperature, All Package Types
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
– 55
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
+ 125
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
�C
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
tr, tf
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Input Rise/Fall Time VCC = 2.0 V(Figure 1) VCC = 4.5 V
VCC = 6.0 V
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
000
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
1000500400
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ns
DC CHARACTERISTICS (Voltages Referenced to GND)
VCCV
Guaranteed Limit
Symbol Parameter ConditionVCC
V –55 to 25°C ≤85°C ≤125°C Unit
VIH Minimum High–Level Input Voltage Vout = 0.1V or VCC –0.1V|Iout| ≤ 20µA
2.04.56.0
1.503.154.20
1.503.154.20
1.503.154.20
V
VIL Maximum Low–Level Input Voltage Vout = 0.1V or VCC – 0.1V|Iout| ≤ 20µA
2.04.56.0
0.30.91.2
0.30.91.2
0.30.91.2
V
VOH Minimum High–Level OutputVoltage
Vin = VIH or VIL|Iout| ≤ 20µA
2.04.56.0
1.94.45.9
1.94.45.9
1.94.45.9
V
Vin =VIH or VIL |Iout| ≤ 4.0mA|Iout| ≤ 5.2mA
4.56.0
3.985.48
3.845.34
3.705.20
VOL Maximum Low–Level OutputVoltage
Vin = VIH or VIL|Iout| ≤ 20µA
2.04.56.0
0.10.10.1
0.10.10.1
0.10.10.1
V
Vin = VIH or VIL |Iout| ≤ 4.0mA|Iout| ≤ 5.2mA
4.56.0
0.260.26
0.330.33
0.400.40
Iin Maximum Input Leakage Current Vin = VCC or GND 6.0 ±0.1 ±1.0 ±1.0 µA
ICC Maximum Quiescent SupplyCurrent (per Package)
Vin = VCC or GNDIout = 0µA
6.0 4 40 80 µA
NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
This device contains protectioncircuitry to guard against damagedue to high static voltages or electricfields. However, precautions mustbe taken to avoid applications of anyvoltage higher than maximum ratedvoltages to this high–impedance cir-cuit. For proper operation, Vin andVout should be constrained to therange GND � (Vin or Vout) � VCC.
Unused inputs must always betied to an appropriate logic voltagelevel (e.g., either GND or VCC).Unused outputs must be left open.
MC74HC76
High–Speed CMOS Logic DataDL129 — Rev 6
3 MOTOROLA
AC CHARACTERISTICS (CL = 50pF, Input tr = tf = 6ns)
VCCV
Guaranteed Limit
Symbol ParameterVCC
V –55 to 25°C ≤85°C ≤125°C Unit
fmax Maximum Clock Frequency (50% Duty Cycle)(Figures 1 and 4)
2.04.56.0
6.03035
4.82428
4.02024
MHz
tPLH,tPHL
Maximum Propagation Delay, Clock to Q or Q(Figures 1 and 4)
2.04.56.0
1252521
1553126
1903832
ns
tPLH,tPHL
Maximum Propagation Delay, Reset to Q or Q(Figures 2 and 4)
2.04.56.0
1553126
1953933
2354740
ns
tPLH,tPHL
Maximum Propagation Delay, Set to Q or Q(Figures 2 and 4)
2.04.56.0
1653328
2054135
2505043
ns
tTLH,tTHL
Maximum Output Transition Time, Any Output(Figures 1 and 4)
2.04.56.0
751513
951916
1102219
ns
Cin Maximum Input Capacitance 10 10 10 pF
NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
CPD Power Dissipation Capacitance (Per Flip–Flop)*
Typical @ 25 °C, VCC = 5.0 V, VEE = 0 V
pFCPD Power Dissipation Capacitance (Per Flip–Flop)* 35 pF
* Used to determine the no–load dynamic power consumption: PD = CPD VCC2f + ICC VCC. For load considerations, see Chapter 2 of theMotorola High–Speed CMOS Data Book (DL129/D).
TIMING REQUIREMENTS (Input tr = tf = 6ns)
VCCV
Guaranteed Limit
Symbol ParameterVCC
V –55 to 25°C ≤85°C ≤125°C Unit
tsu Minimum Setup Time, J or K to Clock(Figure 3)
2.04.56.0
1002017
1252521
1503026
ns
th Minimum Hold Time, Clock to J or K(Figure 3)
2.04.56.0
333
333
333
ns
trec Minimum Recovery Time, Set or Reset Inactive to Clock(Figure 2)
2.04.56.0
1002017
1252521
1503026
ns
tw Minimum Pulse Width, Clock(Figure 1)
2.04.56.0
801614
1002017
1202420
ns
tw Minimum Pulse Width, Set or Reset(Figure 2)
2.04.56.0
801614
1002017
1202420
ns
tr, tf Maximum Input Rise and Fall Times(Figure 1)
2.04.56.0
1000500400
1000500400
1000500400
ns
NOTE: For information on typical parametric values, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
MC74HC76
MOTOROLA High–Speed CMOS Logic DataDL129 — Rev 6
4
SWITCHING WAVEFORMS
tf
Clock
Q or Q
VCC
GND
90%50%10%
tr
tw
90%50%
10%
tPHL
1/fMAXtPLH
tTLH tTHL
Set orReset
VCC
GND
tw
Q or Q
VCC
GND
Clock
tPHL
trec
50%
50%
50%
Figure 1. Figure 2.
Q or Q
tPLH
50%
VCC
GND50%
J or KVCC
GND50%
thtsu
Valid
Clock
CL*
*Includes all probe and jig capacitance
TESTPOINT
DEVICEUNDERTEST
OUTPUT
Figure 3. Figure 4. Test Circuit
Figure 5. Expanded Logic Diagram
3,8Reset
4,9J
16,12K
CL
CL
CLCL
1,6Clock
2,7Set
CL
CL
CLCLCL
CL
CL
CL
15,11Q
14,10Q
CLCL
MC74HC76
High–Speed CMOS Logic DataDL129 — Rev 6
5 MOTOROLA
OUTLINE DIMENSIONS
N SUFFIXPLASTIC PACKAGE
CASE 648–08ISSUE R
MIN MINMAX MAXINCHES MILLIMETERS
DIMABCDFGHJKLMS
18.806.353.690.391.02
0.212.807.50
0°0.51
19.556.854.440.531.77
0.383.307.7410°1.01
0.7400.2500.1450.0150.040
0.0080.1100.295
0°0.020
0.7700.2700.1750.0210.070
0.0150.1300.305
10°0.040
NOTES:1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.2. CONTROLLING DIMENSION: INCH.3. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.5. ROUNDED CORNERS OPTIONAL.
2.54 BSC1.27 BSC
0.100 BSC0.050 BSC
–A–
B1 8
916
F
HG
D 16 PL
S
C
–T–
SEATINGPLANE
K JM
L
T A0.25 (0.010) M M
0.25 (0.010) T B AM S S
MIN MINMAX MAXMILLIMETERS INCHES
DIMABCDFGJKMPR
9.803.801.350.350.40
0.190.10
0°5.800.25
10.004.001.750.491.25
0.250.25
7° 6.200.50
0.3860.1500.0540.0140.016
0.0080.004
0° 0.2290.010
0.3930.1570.0680.0190.049
0.0090.009
7° 0.2440.019
1.27 BSC 0.050 BSC
NOTES:1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.2. CONTROLLING DIMENSION: MILLIMETER.3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
PER SIDE.5. DIMENSION D DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBARPROTRUSION SHALL BE 0.127 (0.005) TOTALIN EXCESS OF THE D DIMENSION ATMAXIMUM MATERIAL CONDITION.
1 8
916
–A–
–B–
D 16 PL
K
C
G
–T–SEATING
PLANE
R X 45°
M J
F
P 8 PL
0.25 (0.010) BM M
D SUFFIXPLASTIC SOIC PACKAGE
CASE 751B–05ISSUE J
How to reach us:USA/EUROPE: Motorola Literature Distribution; JAPAN : Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, Toshikatsu Otsuki,P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–3521–8315
MFAX: [email protected] –TOUCHTONE (602) 244–6609 HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, INTERNET: http://Design–NET.com 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298
Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regardingthe suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit,and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters can and do vary in differentapplications. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola doesnot convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components insystems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure ofthe Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any suchunintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmlessagainst all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or deathassociated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part.Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.
MC74HC76/D
�����������◊ CODELINE