9
SŠER Rijeka Osnovni logički sklopovi Osnovni logički sklopovi Kraj Problem Pokus

osnovni logički sklopovi

  • Upload
    elvirah

  • View
    2.716

  • Download
    5

Embed Size (px)

Citation preview

Page 1: osnovni logički sklopovi

SŠER Rijeka

Osnovni logički

sklopovi

Osnovni logički sklopovi

KrajProblem

Pokus

Page 2: osnovni logički sklopovi

SŠER Rijeka

Problem

Kako prikazati i opisati sklopove koji obrađuju digitalne signale?

Sklopovi se prikazuju svojim simbolima.

Za svaki sklop postoji više elektroničkih izvedbi.

Način rada opisuje se tablicom u kojoj su navedene sve ulazne

kombinacije i odgovarajuće izlazne vrijednosti ili funkcijom.

Page 3: osnovni logički sklopovi

SŠER Rijeka

I logički sklop

Ima dva ili više ulaza i izvodi operaciju množenja Na izlazu je 1 ako je na svim ulazima 1

A B Y

0 0 0

0 1 0

1 0 0

1 1 1

Y= A·B (A&B)

Simboli i funkcija

Tablica stanja

Page 4: osnovni logički sklopovi

SŠER Rijeka

I sklop (izvedba)

A B Y

0 0 UD

0 Ucc UD

Ucc 0 UD

Ucc Ucc Ucc

Ako je na nekom od ulaza 0V odgovarajuća dioda biti će propusno polarizirana pa je na izlazu napon UD.

Ako je na oba ulaza Ucc diode su nepropusno polarizirane pa je izlaz kratko spojen na Ucc.

Page 5: osnovni logički sklopovi

SŠER Rijeka

ILI sklop Ima dva ili više ulaza i izvodi operaciju zbrajanja Na izlazu je 1 ako je na bar jednom od ulaza 1

Y = A + B

A B Y

0 0 0

0 1 1

1 0 1

1 1 1

Simboli i funkcija

Tablica stanja

Page 6: osnovni logički sklopovi

SŠER Rijeka

ILI sklop (izvedba)

A B Y

0 0

0 Ucc

Ucc 0

Ucc Ucc

Ako je na oba ulaza 0V diode će bit nepropusno polarizirane, a izlaz kratko spojen na masu.

Ako je na nekom od ulaza Ucc odgovarajuća dioda biti će propusno polarizirana a na izlazu Ucc - UD.

0V

Ucc-UD

Ucc-UD

Ucc-UD

Page 7: osnovni logički sklopovi

SŠER Rijeka

NE sklop Ima isključivo 1 ulaz i izvodi operaciju komplementiranja Stanje na izlazu bit će uvijek suprotno

(komplementarno) ulaznom stanju

AY =

A Y

0 1

1 0

Simboli i funkcija (komplement)

Tablica stanja

Page 8: osnovni logički sklopovi

SŠER Rijeka

NE sklop izvedba

Za Uul = 0V radna točka je u zapiranju, a Uiz = Ucc

Za Uul = Ucc tranzistor je u zasićenju , aUiz = UCEzas ≈ 0,2V

A Y

0 Ucc

Ucc UCEzas

Page 9: osnovni logički sklopovi

SŠER Rijeka

Pokus

U Pokusu 1 simulirati će se rad osnovnih logičkih sklopova

Iskorišteni su: Logički sklopovi iz biblioteke Gates Element Pin iz biblioteke Base, koji može

biti i ulazni i izlazni Output? – Yes ili No