TMPA-2015: FPGA-Based Low Latency Sponsored Access

Спонсорский доступ с малой Спонсорский доступ с малой задержкой посредством FPGAзадержкой посредством FPGA

Quality Assurance & Related Software Development for Innovative Trading SystemsTel: +7 495 640 2460, +1 415 830 38 49www.exactpro.com

Флоров ВалерийФлоров Валерий12.11.201512.11.2015

2

• Трейдинг заключение торговых сделок покупки/продажи активов на бирже• Биржа электронная площадка, где участники торгов совершают сделки• Брокер торговый посредник между биржей и ее клиентами• Трейдер клиент биржи• High Frequency Trading, HFT высокоскоростная торговля• Активы валюты, металлы, нефть, производные инструменты

Основные определения

Quality Assurance & Related Software Development for Innovative Trading Systems Tel: +7 495 640 24 60 , +1 415 830 38 49 www.exactpro.com

3

...действительно что угодно...


Множество участников рынка

4 Quality Assurance & Related Software Development for Innovative Trading Systems Tel: +7 495 640 24 60 , +1 415 830 38 49 www.exactpro.com

5

Упрощенная структура рынка


6

Предлагаемое решение


7

Цели


• Целевая задержка – 200 нс• Подключение – Ethernet 10G• Протокол заявок – LSE Native• Протокол Market Data – MITCH LSE

Проверять нарушение следующих условий:• Нулевой объем сделки; • цена, выходящая за статический диапазон; • цена, выходящая за динамический диапазон от цены последней сделки;• превышение лимитов торговли как по отдельным инструментам, так и по

сумме портфеля в целом.

Общая блок-схема устройства


Структура одного канала


5. Positions holder, risk manager

Тестирование


Замер задержки


Использованные ресурсы


+----------------------------+-------+-------+-----------+-------+| Site Type | Used | Fixed | Available | Util% |+----------------------------+-------+-------+-----------+-------+| Slice LUTs |107146 | 0 | 203800 | 52.57 || LUT as Logic |102662 | 0 | 203800 | 50.37 || LUT as Memory | 4484 | 0 | 64000 | 7.00 || LUT as Distributed RAM | 2900 | 0 | | || LUT as Shift Register | 1584 | 0 | | || Slice Registers | 76176 | 3 | 407600 | 18.68 || Register as Flip Flop | 76154 | 3 | 407600 | 18.68 || Register as Latch | 4 | 0 | 407600 | <0.01 || Register as AND/OR | 18 | 0 | 407600 | <0.01 || F7 Muxes | 1203 | 0 | 101900 | 1.18 || F8 Muxes | 134 | 0 | 50950 | 0.26 |+----------------------------+-------+-------+-----------+-------+

Заключение

• Предложенное решение работоспособно• Есть пути дальнейшего улучшения• Тестирование необходимо продолжать


Спасибо


Вопросы?

Science

TMPA-2015: FPGA-Based Low Latency Sponsored Access