Embed Size (px)
Citation preview
ABM(Analog Behavioral Modeling)による遅延回路の表現
PSpiceのELAPLACE
1
LTspiceの等価回路モデル
2015年1月14日ビー・テクノロジー
http://www.beetech.info/
Copyright (CC) Bee Technologies 2015
2
回路解析シミュレーションをする場合、必要なデバイスのSPICEモデルを準備する必要があります。
その際にモデリングをする必要があります。このモデリングは、モデルベース開発には必須の技術であり、必要なデバイスについて等価回路化を行い、SPICEに実装します。
モデリングは、素子レベルから回路レベルまで様々であり、デバイスモデリングの手法で応用性があるのは、ABMを採用したモデリングです。これは、システムレベルからブロックレベルまで再現でき、自由度の高いモデリングです。
ABMを理解することでモデルベース開発に必要なデバイスモデリング技術が飛躍的に向上します。
今回のABMはELAPLACEを活用した遅延回路とLTspiceにて遅延回路を表現する方法を学習します。
Copyright (CC) Bee Technologies 2015
3Copyright (CC) Bee Technologies 2015
ELAPLACEを活用した遅延回路の設定方法について
PSpice
4Copyright (CC) Bee Technologies 2015
ELAPLACEを活用した遅延回路の設定方法について
ELAPLACEを配置してプロパティを表示する。
PSpice
5Copyright (CC) Bee Technologies 2015
ELAPLACEを活用した遅延回路の設定方法について
XFORMを表示させる。デフォルト値は、1/sになっています。
PSpice
IN-
OUT+
OUT-
IN+
E1
V(%IN+, %IN-)ELAPLACE
XFORM = 1/s
6Copyright (CC) Bee Technologies 2015
ELAPLACEを活用した遅延回路の設定方法について
XFORMにexp(-s*2u)を入力します。exp(-s*2u)の2uの箇所に遅延させたい時間を入力します。2uの場合は、2u[sec]です。
PSpice
IN-
OUT+
OUT-
IN+
E1
V(%IN+, %IN-)ELAPLACE
XFORM = exp(-s*2u)
IN-
OUT+
OUT-
IN+
E1
V(%IN+, %IN-)ELAPLACE
XFORM = 1/s
回路図
7PSpice
Copyright (CC) Bee Technologies 2015
IN-
OUT+
OUT-
IN+
E1
V(%IN+, %IN-)ELAPLACE
XFORM = exp(-s*2u)V1
TD = 0
TF = 10nPW = 5uPER = 11u
V1 = 0
TR = 10n
V2 = 3.3
R1
1k
00
00
V V
IN
OUT
シミュレーション結果
8PSpice Copyright (CC) Bee Technologies 2015
ネットリスト
9PSpice
Copyright (CC) Bee Technologies 2015
PSpiceのモデルをLTspiceに移植
10LTspice
LTspiceの等価回路モデルを作成
Copyright (CC) Bee Technologies 2015
IN-
OUT+
OUT-
IN+
E1
V(%IN+, %IN-)ELAPLACE
XFORM = exp(-s*2u)
PSpiceのモデルをLTspiceに移植
11LTspice
LTspiceの等価回路図
Copyright (CC) Bee Technologies 2015
遅延の記述方法
パルス入力の記述方法
PSpiceのモデルをLTspiceに移植
12LTspice
LTspiceのシミュレーション結果
Copyright (CC) Bee Technologies 2015
IN
OUT
遅延時間2u[sec]
PSpiceのモデルをLTspiceに移植
13LTspice
LTspiceのネットリスト
Copyright (CC) Bee Technologies 2015
