ディジタル回路　第 2回CMOSの中身と CMOS回路

情報工学科天野英晴

MOS（Metal Oxide Silicon) FET（ Field Effect Transistor)の

スイッチングモデル

nMOSG=H　 ON　 S-DがショートG=L: OFF S-Dがオープン

pMOSG=L　 ON　 S-DがショートG=H OFF S-Dがオープン

Gate

Source

Drain

Drain

Source

Gate

p型サブストレート（土台）

酸化膜

Gはポリシリコンと呼ぶ導体でできている

n-MOSトランジスタの構造（ p.23)

GS D

n型拡散層n型拡散層

Gは、酸化膜の絶縁体で p型サブストレートとは絶縁されている

Sと Dは p型サブストレートにより絶縁されているこのままだとどうにもならないp型はホールがたくさん居る。しかし、この p型サブストレートにはホールと結合されない電子がちょっとだけ居る→マイナーキャリアこれがミソ！

ここは実は距離が短い！チャネルと呼ぶ

p型サブストレート（土台）

n-MOSトランジスタの構造（ p.23)

GS D

n型拡散層n型拡散層

Gに＋の電圧を印加マイナスの電荷を持つ電子が集まってくる

＋の電圧を印加

＋＋＋＋＋

＋＋＋＋＋

電解効果

p型サブストレート（土台）

n-MOSトランジスタの構造（ p.23)

GS D

n型拡散層n型拡散層

電子の多い部分は n型として働く→反転層これによって Sと Gが n型でくっつく→　 ON

＋の電圧を印加

＋＋＋＋＋電解効果

うんちく：エンハンスメント型とディプリーション型

ゲート電圧

S-D間電流

ゲート電圧

S-D間電流

エンハンスメント型 ディプリーション型

ONになる電圧は、不純物などで制御可能CMOSではエンハンスメント型以外は使わない

n型サブストレート（土台）

酸化膜

p-MOSトランジスタの構造（ p.23)

GSD

p型拡散層p型拡散層

pMOSの場合は nMOSと全く逆n型サブストレートは VDDに吊るGに Hレベルを掛けると n型サブストレートと電位差がない→OFF

　 Hレベル

n型サブストレート（土台）

酸化膜

p-MOSトランジスタの構造（ p.23)

GSD

p型拡散層p型拡散層

G=Lレベルにすると、サブストレートを基準にするとマイナス正の電荷を持つホールが集合してくる

　 Lレベル- - - -

- - - -

n型サブストレート（土台）

酸化膜

p-MOSトランジスタの構造（ p.23)

GSD

p型拡散層p型拡散層

反転層ができて Dと Sが繋がる→ ON

　 Lレベル- - - -

p型サブストレート（土台）

うんちく： nMOSの正規の記号

GS D

n型拡散層n型拡散層

＋＋＋＋＋電解効果

G

SD

pn方向を矢印で示す

G

SD

ディプリーション形B

Substrateは Baseと呼んで Bとする

n型サブストレート（土台）

酸化膜

GSD

p型拡散層p型拡散層

　 Lレベル- - - -

うんちく： pMOSの正規の記号

G

SD

G

D

ディプリーション形B

Substrateは Baseと呼んで Bとする

pn方向を矢印で示す

うんちく： nMOSのみの回路• 歴史的に pMOS→nMOS→CMOSで発展してきた

– CMOSは両方必要なので最初作るのが大変だった– はじめてのマイクロプロセッサ intel 4004, 8008は pMO

Sでできていた• CMOSの方が高速で設計しやすい

– メモリ回路は nMOSがかなりがんばった– 80年代にはほぼ CMOSに置き換わった

A

Y

nMOS回路のインバータディプレーション型を負荷抵抗の役割で使う

p型サブストレート（土台）

GS D

n型拡散層n型拡散層

＋の電圧を印加

＋＋＋＋＋

p型サブストレート（土台）

GS D

n型拡散層n型拡散層

＋の電圧を印加

＋＋＋＋＋H HH

L L

L

電位差が生じる→コンデンサを充電するのに時間が掛かる

サブストレートとの間で電位差が生じない

nMOSは Lレベルを伝達するのは得意H→Lは高速

Hレベルを伝達するのは苦手L→Hは遅い

n型サブストレート（土台）

GSD

p型拡散層p型拡散層

　 Lレベル- - - -

H H

H

n型サブストレート（土台）

GSD

p型拡散層p型拡散層

　 Lレベル- - - -

L L

L

電位差が生じる→コンデンサを充電するのに時間が掛かる

サブストレートとの間で電位差が生じない

pMOSは Hレベルを伝達するのは得意L→Hは高速

Lレベルを伝達するのは苦手H→Lは遅い

だから CMOSは上半分を pMOS下半分を nMOSで作る

Qp2

Qn1

A

B

Qn2

Qp1

Y

ONで Hレベルを Yに伝達L→Hは高速

ONで Lレベルを Yに伝達H→Lは高速

Qn2

Qp1

A

B

Qp2

Qn1

Y

このため CMOSでは反転回路（ NOT、 NAND,NOR)しか作れない

じゃ ANDはどうするの？

NAND＋ NOTでいいじゃないか

この AND回路は使い物にならない

苦手は Hレベルを伝達L→Hは遅い

苦手は Lレベルを伝達H→Lは遅い

相補的（ Complimentary)

• 一つの入力が pMOS,nMOSのペアの Gateに接続される–片方が ONならば片方は OFF

• pMOSが並列ならば、 nMOSは直列• nMOSが並列ならば、 pMOSは直列

–電源から GNDまでのパスのどこかが OFFで切れている

• 相補的の意味→　直列⇔並列

A

A

B

B CD

D

C

Z

• 回路図からブール式への変換（テキスト p.19)

A

A

B

B CD

D

C

Z

NMOSに注目

並列は OR　＋直列は AND　・

B＋ C

A・（ B＋ C）A・（ B＋ C）＋ D

条件が満足されるとZは Lになる→上に反転の Barを付ける

A・（ B＋ C）＋ D

• 回路図からブール式への変換

A

A

B

B CD

D

C

Z

PMOSに注目

Lで ON→入力に反転の Bar

並列は OR　＋直列は AND　・

B・ C

ドモルガンの法則により

A・（ B＋ C）＋ D

A+B・ C

（ A+B・ C）・ D

（ A+B・ C）・ D　＝

• ブール式から回路図への変換

A

A

B

B CD

D

C

Z

PMOSに注目

Lで ON→入力に反転の Bar

並列は OR　＋直列は AND　・

B・ C

A・（ B＋ C）A・（ B＋ C）＋ D

ドモルガンの法則により

A・（ B＋ C）＋ D

A+B・ C

（ A+B・ C）・ D

（ A+B・ C）・ D　＝

• ブール式から回路図への変換 (p.20)

C

A B

Z(A+B)・ C

まず nMOS部分を作る

並列

直列

• ブール式から回路図への変換 (p.20)

C

A B

Z

nMOS部分と逆の接続でpMOS部分を作る

並列

直列C

B

A

直列

並列

乗法標準形

A・ B＋ Cの場合は pMOSから作っていく

演習 1　下の回路の　　　ブール式を書け

D

D

B

A BC

A

C

Z

演習2　下のブール式の回路を書け

Z=A・B＋C・D

• トランスミッションゲート（ p.20)

=

S

S

AY

YA

S

S

pMOSが ONのとき nMOSも ONpMOSが OFFのとき nMOSも OFF　→　 ON/OFFのスイッチ

相補的な CMOSと全く逆の動きをする

なぜ二つ共 ON？　→　 pMOSは Hを通すのが得意、 nMOSは Lを通すのが得意力を合わせれば両方共うまく通過できるA→Y、 A←Yの両方向の転送が可能

A

B

YS

S

S

S

Sが HON

ON

OFF

OFF

マルチプレクサ

Y＝ A

A

B

YS

S

S

S

Sが L

ON

ON

OFF

OFF

マルチプレクサ

Y＝ B

B

B

Y

A

A

A

A

例題 2.2　（ p.22)

Aが Hの時 Y←BAが Lの時 Y←B

さて、この論理は？

B

B Y

A

演習３

真理値表を書け

B

B