第 3 章门电路

23/4/20

第 3 章门电路

数字电子技术 Digital Electronics Technology

海南大学《数字电子技术》课程组

教学网址： http://hainu.edu.cn/szjpkc

讨论空间： http://975885101.qzone.qq.com/

E-mail: [email protected]

Digital Electronics Technology 23/4/20

1. 门电路是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。门电路主要有：与门、或门、与非门、或非门、异或门等。

3.1 概述

3. 正负逻辑正逻辑：用高电平代表 1 、低点平代表 0 。在数字电路中，一般采用正逻辑系统。负逻辑：用高电平代表 0 、低点平代表 1 。

2. 高低电平高电平：数字电路中较高电平代数值的范围。低电平：数字电路中较低电平代数值的范围。


4. 集成电路 IC （ Integrated Circuits ）：将元、器件制作在同一硅片上，以实现电路的某些功能。 SSI （ Small-Scale Integration ）： 10 个门电路。 MSI （ Medium-Scale Integration ）： 10~100 个门电路。 LSI （ Large-Scale Integration ）： 1000~10000 个门电路。 VLSI （ Very Large-Scale Integration ）： 10000 个门电路。

t

v

VH

VL

Positive Logic

1

0t

v

VH

VL

Negative Logic

1

0

3.1 概述


3.2 半导体二极管门电路1. 半导体二极管的开关特性

用来接通或断开电路的开关器件应具有两种工作状态：一种是接通（要求其阻抗很小，相当于短路），另一种是断开（要求其阻抗很大，相当于开路）。二极管具有单向导电性：正向导通，反向截止，相当于一个受电压控制的电子开关。

二极管加正向电压时导通，伏安特性很陡、压降很小（硅管为 0.7V ，锗管为 0.3V ），可以近似看作是一个闭合的开关。二极管加反向电压时截止，反向电流很小（ nA 级），可以近似看作是一个断开的开关。把 uD<UT=0.

5V 看成是硅二极管的截止条件。


3.2 半导体二极管门电路


3.2 半导体二极管门电路在低速脉冲电路中，二极管开关由接通到断开，或由断开到接通所需要的转换时间通常是可以忽略的。然而在数字电路中，二极管开关经常工作在高速通断状态。由于 PN 结中存储电荷的存在，二极管开关状态的转换不能瞬间完成，需经历一个过程。

tre=ts+tf 叫做反向恢复时间。该现象说明，二极管在输入负跳变电压作用下，开始仍然是导通的，只有经过一段反向恢复时间 tre 之后，才能进入截止状态。由于 tre 的存在，限制了二极管的开关速度。


3.2 半导体二极管门电路2. 二极管与门 3. 二极管或门

A

BY


3.3 CMOS 门电路

MOS 门电路：以 MOS 管作为开关元件构成的门电路。

MOS 门电路，尤其是 CMOS 门电路具有制造工艺简单、集成度高、抗干扰能力强、功耗低、价格便宜等优点，得到了十分迅速的发展。

MOS 管有 NMOS 管和 PMOS 管两种。当 NMOS 管和PMOS 管成对出现在电路中，且二者在工作中互补，称为CMOS 管 ( 意为互补 ) 。 MOS 管有增强型和耗尽型两种。在数字电路中，多采用增强型。


1. MOS 管的开关特性

3.3 CMOS 门电路

D接正电源

截止导通

（ 1 ） NMOS 管的开关特性

• Vgs=0 → Rds 106 () → I 10-6 (A) 0•Vgs Vgs(th) → Rds 10 () << RL →VRds 0


3.3 CMOS 门电路

（ 2 ） PMOS 管的开关特性

D 接负电源

截止导通


3.3 CMOS 门电路2. CMOS 反相器

PMOS 管

NMOS 管

A Z

01

10

AZ

工作特点： TP 和 VTN

总是一管导通而另一管截止，流过 VTP 和 VTN 的静态电流极小（纳安数量级），因而 C

MOS 反相器的静态功耗极小。这是 CMOS 电路最突出的优点之一。


3.3 CMOS 门电路

A

VDD=+5.0V

ZQ2 (PMOS)

Q1 (NMOS)

VIN Q1 Q2 VOUT

0.0(L) off on 5.0(H)

VDD=+5.0V

VIN=L VOUT=H

VDD=+5.0V

VIN=H VOUT=L

5.0(H) on off 0.0(L)

拉电流 IOH

灌电流 IOL


3.3 CMOS 门电路3. CMOS 反相器的静态特性

AB 段：截止区iD 为 0

BC 段：转折区阈值电压 UTH≈VDD/2转折区中点：电流最大

CMOS 反相器在使用时应尽量避免长期工作在 BC 段。

CD 段：导通区

电压传输特性和电流传输特性


3.3 CMOS 门电路 CMOS 逻辑电平和噪声容限

VOLmax=0.1V

0.7VDD

0.3VDD

0

VDD

ABNORMAL

HIGH

LOW

VOHmin

VIHmin

VILmax

VOLmax

High-stateDC noise margin

Low-state DC noise margin

VOHmin=VDD–0.1V

VIHmin=0.7VDD

VILmax=0.3VDD

VNH =VOHmin -VIHmin

VNL = VILmax -VOLmax


3.3 CMOS 门电路扇出系数

总的扇出系数是高、低电平状态下扇出系数中较小的一个。

逻辑门所能够驱动同类门（输入端）的个数。

(load)I

(drive)IN

IL

OLmaxOL

(load)I

(drive)IN

IH

OHmaxOH

)( OHOLO N,NminN

IOLmax: 保证输出不高于 VOLmax 的低电平最大灌电流。

IOHmax: 保证输出不低于 VOHmin 的高电平最大拉电流。


3.3 CMOS 门电路4. CMOS 反相器的动态特性转换时间 : 逻辑电路的输出从一个状态转换到另一个状态所需的时间。

trtf

trtf

VIHmin

VILmax

(a) ideal case

(b) approximation

(C) actual case

上升时间 tr ：输出从低电平转换到高电平所需的时间。

下降时间 tf ：输出从高电平转换到低电平所需的时间。


3.3 CMOS 门电路传输延迟 : 逻辑电路的输入变化到其输出发生相应变化所间隔的时间。

tpHL tpLH

CMOS 反相器的传输延迟

tpHL: 输入变化导致输出从高电平到低电平变化所间隔的时间。

tpLH: 输入变化导致输出从低电平到高电平变化所间隔的时间。

tpHL tpLH

50% VIH

50% VOH


3.3 CMOS 门电路功耗静态功耗 : 逻辑电路输出状态不发生变化时的功耗。大多数 CMOS 电路具有很低的静态功耗，所以在很多低功耗的场合采用 CMOS 集成电路。

动态功耗 : 逻辑电路输出状态发生变化时的功耗，其值比静态功耗大得多。

PC: 平均功耗； PT: 瞬时导通功耗； PD: 总的动态功耗。

CPD: 功耗电容； CL: 负载电容。 VDD: 电源电压。 f : 信号频率。

fVCP DDPDT 2fVCP DDLC 2TCD PPP


3.3 CMOS门电路

与非门5. 其它类型的 CMOS 门电路

A

VDD

Z

B

Q1

Q2

Q3

Q4

A B Q1 Q2 Q3 Q4 Z

LLHH

LHLH

offoffonon

ononoffoff

offonoffon

onoffonoff

HHHL

BAZ A B Z

0011

0101

1110

AB

Z


3.3 CMOS门电路或非门

A B Q1 Q2 Q3 Q4 Z

LLHH

LHLH

offoffonon

ononoffoff

offonoffon

onoffonoff

HLLL

BAZ A B Z

0011

0101

1000

B

A

VDD

ZQ4

Q2

Q1 Q3

AB

Z


3.3 CMOS 门电路

扇入系数：逻辑门输入端的个数（ Ni ）。

I2I3I4

I1

OUTI6I7I8

I5

I2I3I4

I1

I6I7I8

I5OUT

In principle, you could design a CMOS NAND or NOR gate with a large number of inputs.

Why couldn't a CMOS gate has large number of inputs?

A

VDD

Z

B

Q1

Q2

Q3

Q4 Q6

C Q5


3.3 CMOS门电路传输门

若 C =1 （接 VDD ) 、 C’ =0 （接地），当 uI =1 时，VTN 导通； uI =0 时， VTP 导通；所以 VTP 和 VTN 至少有一管导通，使传输门 TG 导通。

由于 VTP 和 VTN 在结构上对称，所以图中的输入和输出端可以互换，又称双向开关。

若 C =0 （接 VDD ) 、 C’ =1 （接地），VTP 和 VTN都截止，使传输门 TG 截止。


3.3 CMOS门电路（ 3 ）应用举例　 ① CMOS模拟开关：实现单刀双掷开关的功能。

C = 0 时， TG1 导通、 TG2 截止， uO = uI1 ； C = 1 时， TG1 截止、 TG2 导通， uO = uI2 。


3.3 CMOS门电路 ② CMOS三态门

当 EN= 0 时， TG 导通， F=A ；当 EN=1 时， TG 截止， F 为高阻输出。


3.3 CMOS门电路漏极开路门

B

VCC

ZQ2

Q1

A

A B Q1 Q2 Z L L off off open L H off on open H L on off open H H on on L

AB

Z

RPAB Z

VP

RL

上拉电阻


3.3 CMOS门电路 Pull-up resistor calculation

AB

Z=VOHmin

VPRP

ILHIOHmin

RL

LHOH

OHpp II

VVR

min

minmax

LLOL

OLpp II

VVR

max

maxmin

Open-drain gates can be useful in driving light-emitting diodes (LEDs) and other devices; performing wired logic; and driving multisource buses.

A

B

Z=VOLmax

VPRP

ILLIOLmax RL


3.3 CMOS门电路施密特触发器

Voltage of hysteresis =VT+-VT-

VOUT

VIN

VT- VT+

2.1 2.9 5.0

5.0


3.3 CMOS门电路 6. CMOS 电路的优点（ 1 ）微功耗。 CMOS 电路静态电流很小，约为纳安数量级。（ 2 ）抗干扰能力很强。输入噪声容限可达到 VDD/2 。（ 3 ）电源电压范围宽。多数 CMOS 电路可在 3～ 18V 的电源电压范围内正常工作。（ 4 ）输入阻抗高。（ 5 ）负载能力强。 CMOS 电路可以带 50 个同类门以上。（ 6 ）逻辑摆幅大。（低电平 0V ，高电平 VDD ）


3.3 CMOS门电路7. CMOS 系列及命名方法

74 FAM nn

前缀系列助记符功能数字

最早的商用 CMOS 集成电路为 4000 系列，现以下列方法命名：

前缀： 74—商用系列； 54—军用系列。助记符：以字母表示系列类型。功能数字：以数字表示电路的逻辑功能。


3.3 CMOS门电路助记符： HC （ High-speed CMOS ，高速 CMOS 系列）；

例： 74HC04-商用高速 CMOS 六反相器； 74HCT00-商用高速 CMOS 四 - 二输入与非门。

HCT （ High-speed CMOS, TTL compatible ，与 TTL

兼容的高速 CMOS 系列）； VHC （ Very High-speed CMOS ，甚高速 CMOS 系列）；

VHCT: Very High-speed CMOS, TTL compatible ，与 T

TL兼容的甚高速 CMOS 系列）。


3.3 CMOS门电路8. CMOS 电路的使用注意事项输入电路的静电保护 CMOS 电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于 CMOS

电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS 管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点：（ 1 ）所有与 CMOS 电路直接接触的工具、仪表等必须可靠接地。

（ 2 ）存储和运输 CMOS 电路，最好采用金属屏蔽层做包装材料。


3.3 CMOS门电路8. CMOS 电路的使用注意事项输入电路的静电保护 CMOS 电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于 CMOS

电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS 管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点：

多余或暂时不用的输入端的处理（ 1 ）多余或暂时不用的输入端的不能悬空；

（ 2 ）与其它输入端并联使用。


3.3 CMOS门电路（ 3 ）将不用的输入端按照电路功能要求接电源或接地。比如将与门、与非门的多余输入端接电源，将或门、或非门的多余输入端接地。一般，接电源时需接上拉电阻；接地时需接下拉电阻。典型值 1-10k 。

电路设计与安装应尽量消除噪声，保证电路稳定工作。

（ 1 ）在每一块插板的电源线上，并接几十 μF 的低频去耦电容和 0.01~0.047μF 的高频去耦电容，以防止 TTL

电路的动态尖峰电流产生的干扰。（ 2 ）整机装置应有良好的接地系统。


3.3 CMOS门电路例：

An unused AND or NAND input can be tied to logic 1.

An unused inputs can be tied to another.

AB

F

C

AB

FC

+5V

1k

pull-up resistor

pull-down resistor

An unused OR or NOR input can be tied to logic 0.

AB

F

C1k


3.4 TTL门电路1. 双极性三极管的开关特性（静态）

　在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。


2. 三极管的开关时间（动态特性）

开启时间 ton

上升时间 tr

延迟时间 td

关闭时间 toff

下降时间 tf

存储时间 ts

3.4 TTL门电路


(1) 开启时间 ton ：三极管从截止到饱和所需的时间。　　　　　　　 ton = td +tr

td ：延迟时间　　 tr ：上升时间(2) 关闭时间 toff ：三极管从饱和到截止所需的时间。　　　　　　　 toff = ts +tf

ts ：存储时间（几个参数中最长的；饱和越深越长） tf ：下降时间

toff > ton 。　开关时间一般在纳秒数量级。高频应用时需考虑。

3.4 TTL门电路


3. TTL 反相器（ Transistor-Transistor Logic ）3.4 TTL门电路

当输入高电平时， uI=3.6V ，VT1处于倒置工作状态，集电结正偏，发射结反偏， uB1=0.7V

×3=2.1V IB2=(5-2.1)/4=0.725mA

假定 2>10 ，若 T2 工作于放大状态，则 IC2>7.25mA

所以 VC2<VCC-IC2R2=-6.6

V故 T2 不可能工作于放大状态和截止状态，只可能是饱和状态。因 VB4=VCES2+VBE5=1V

VT4 截止。 VT5 状态取决于外电路，在输出电流小于 IOLmax 时，输出为低电平 uO=0~0.3V 。

2.1V

0.3V

3.6V

（ 1 ）电路结构和工作原理


3.4 TTL门电路

当输入低电平时， uI

=0.3V ， VT1 发射结导通，

uB1=0.3V+0.7V=1V

VT2 和 VT5 均截止， VT4

和 VD 导通。输出高电平

uO =VCC -UBE3-UD-IB4R2

≈5V-0.7V-0.7V=3.6V

1V

3.6V0.3V


3.4 TTL门电路采用推拉式输出级利于提高开关速度和负载能力

VT3组成射极输出器，优点是既能提高开关速度，又能

提高负载能力。当输入高电平时， VT4饱和， uB3=uC2=0.3V+0.7V=1

V ， VT3 和 VD 截止， VT4 的集电极电流可以全部用来驱

动负载。当输入低电平时， VT4 截止， VT3 导通（为射极输

出器），其输出电阻很小，带负载能力很强。可见，无论输入如何， VT3 和 VT4 总是一管导通而另一管截止。这种推拉式工作方式，带负载能力很强。


3.4 TTL门电路（ 2 ） TTL 反相器的电压传输特性及参数

截止区线性区

转折区饱和区

VT4 截止，称关门

VT4饱和，称开门


3.4 TTL门电路

输出高电平 UOH

　典型值为 3V 。

输出低电平 UOL

典型值为 0.3V 。


3.4 TTL门电路开门电平 UON

一般要求 UON≤1.8V

关门电平 UOFF

一般要求 UOFF≥0.8V 在保证输出为额定低电平的条件下，允许的最小输入高电平的数值，称为开门电平 UON 。

　　在保证输出为额定高电平的条件下，允许的最大输入低电平的数值，称为关门电平 UOFF 。

UOFF UON

　电压传输特性曲线转折区中点所对应的 uI 值称为阈值电压 UTH （又称门槛电平）。通常 UTH ≈1.4V 。　


3.4 TTL门电路噪声容限（ UNL 和 UNH ）

噪声容限也称抗干扰能力，它反映门电路在多大的干扰电压下仍能正常工作。 UNL 和 UNH

越大，电路的抗干扰能力越强。

maxNL OFF ILV V V

minNH IH OHV V V


3.4 TTL门电路（ 3 ） TTL 反相器的输入特性和输出特性

输入伏安特性


3.4 TTL门电路两个重要参数：

(1) 输入短路电流 IIS

　　当 uI = 0V 时， iI 从输入端流出。 iI =－ (VCC－ UBE1)/R1 =－ (5－ 0.7)/4 ≈－ 1.1mA

(2) 高电平输入电流 IIH

当输入为高电平时， VT1 的发射结反偏，集电结正偏，处于倒置工作状态，倒置工作的三极管电流放大系数 β 反很小 (约在 0.01 以下 ) ，所以 iI = IIH =β 反 iB2

IIH 很小，约为 10μA左右。


3.4 TTL门电路

　　 TTL 反相器的输入端对地接上电阻 RI 时， uI随 RI

的变化而变化的关系曲线。

输入负载特性


3.4 TTL门电路　　在一定范围内，uI随 RI 的增大而升高。但当输入电压 uI达到1.4V 以后， uB1 = 2.1V ， RI 增大，由于 uB

1 不变，故 uI = 1.4V也不变。这时 VT2 和VT4 饱和导通，输出为低电平。

虚框内为 TTL 反相器的部分内部电路


3.4 TTL门电路

RI 不大不小时，工作在线性区或转折区。

RI 较小时，关门，输出高电平；RI 较大时，开门，输出低电平；

ROFF RON RI→ ∞ 悬空时？


3.4 TTL门电路

　　 (1) 关门电阻 ROFF —— 在保证门电路输出为额定高电平的条件下，所允许 RI 的最大值称为关门电阻。典型的 TTL 门电路 ROFF≈ 0.7kΩ 。　　

　　 (2) 开门电阻 RON—— 在保证门电路输出为额定低电平的条件下，所允许 RI 的最小值称为开门电阻。典型的 T

TL 门电路 RON≈ 2kΩ 。　数字电路中要求输入负载电阻 RI ≥ RON 或 RI ≤ ROFF ，否则输入信号将不在高低电平范围内。　振荡电路则令 ROFF ≤ RI ≤ RON 使电路处于转折区。


3.4 TTL门电路输出特性　 (a) 输出高电平时的输出特性

负载电流 iL 不可过大，否则输出高电平会降低。

拉电流负载


3.4 TTL门电路(b) 输出低电平时的输出特性

负载电流 iL 不可过大，否则输出低电平会升高。一般灌电流在 20mA 以下时，电路可以正常工作。典型TTL 门电路的灌电流负载为 12.8 mA 。

灌电流负载


3.4 TTL门电路（ 4 ） TTL 反相器的动态特性

传输延迟时间 tpd

　平均传输延迟时间 tpd 表征了门电路的开关速度。

tpd = （ tpLH +tpHL ） /2


3.4 TTL门电路

（ 1 ） TTL 与非门4. 其他类型的 TTL 门电路

全 1 输出 0有 0 输出 1

1V 2.1V


3.4 TTL门电路

　每一个发射极能各自独立形成正向偏置的发射结，并可使三极管进入放大或饱和区。

多发射极三极管

有 0.3V

箝位于 1.0V

全为 3.6V

集电结导通


3.4 TTL门电路（ 2 ）集电极开路门（ OC 门）

集电极开路


3.4 TTL门电路

例：用 OC 门实现电平转换


3.4 TTL门电路（ 3 ）三态门

0

1

截止

Y＝ AB

　　 EN = 0 时，电路为正常的与非工作状态，所以称控制端低电平有效。


3.4 TTL门电路

1 0 导通

1.0V 1.0V

截止

截止

高阻

当 EN = 1 时，门电路输出端处于高阻状态。


3.4 TTL门电路

控制端高电平有效的三态门

控制端低电平有效的三态门

用“▽”表示输出为三态。

高电平有效

低电平有效


3.4 TTL门电路

肖特基三极管（ Schottky Transistors ）

R2

+VIN

-

+VCE=0.2V-VBE=0.6V

+

-VBC=0.4V base

emitter

collector

R2

R1

VIN

VOUT

Q1

VCC

+VIN

-

+VCE=0.35V-VBE=0.6V

+

-VBC=0.25V

+ 0.25V -

Why can propagation delay be reduced by using a Schottky transistor ?

（ 4 ）肖特基系列 TTL 门电路


3.4 TTL门电路

VA

TTL 与非门

Diode AND gate and input protection

Phase splitter

Outputstage

Active load

What is the purpose of the 120- resistor R5?


3.4 TTL门电路5. TTL 系列

74 FAM nn

前缀系列助记符功能数字

74S(Schottky TTL): 肖特基 TTL 系列，比普通 74 系列速度高，但功耗大。

74LS(Low-power Schottky TTL): 低功耗肖特基 TTL 系列，比普通 74 系列速度高，功耗只有其 1/5 。

74AS(Advanced Schottky TTL):改进型肖特基 TTL 系列，比普通肖特基系列速度高一倍，功耗相同。


3.4 TTL门电路 74ALS(Advanced Low-power Schottky TTL):改进型低功耗肖特基 TTL 系列，比 74LS 系列的功耗低、速度快。

74F(Fast TTL): 高速肖特基 TTL 系列，功耗、速度介于 74AS 和 74ALS 之间。

TTL 集成电路多余或暂时不用的输入端的处理（ 1 ）多余或暂时不用的输入端的一般不悬空，但可以悬空；悬空时相当于接高电平。

（ 2 ）与其它输入端并联使用。（ 3 ）将不用的输入端按照电路功能要求接电源或接地。一般，接电源时需接上拉电阻；接地时需接下拉电阻。典型值 1-10k 。


作业

P150-159

3.1-3.6 ；3.7 的（ a ）、（ c ）；3.8-3.10 ；3.14-3.16 ；3.23

Documents

第 3 章 门电路

第 3 章门电路