超高速・高周波までの電子回路・集積回路設計

2006.11.06 A. Matsuzawa Tokyo Tech 1

超高速・高周波までの電子回路・集積回路設計

松澤　昭

東京工業大学


内容

• 集中定数回路• 集積回路のインタフェ－スと波形品質• 集積回路のノイズ• 集積回路の配線問題• ＬＣＲ分布定数回路• 集積回路からのノイズ輻射• 超高速インターフェース• まとめ• 補足資料


集中定数回路


１次の系：抵抗と容量の時間応答通常のアナログ回路の設計では RC　１次の回路設計で十分である

RC回路の場合応答には振動成分は出ない

ssRCsH

VV

in

out

11

11

)(

ステップ波を入力すると素直な応答になる

1

11)(

sssH

t

inout eVV 1


１次の系：抵抗と容量の周波数応答

pp

jssRCsH

1

1

1

11

1)(

RCp

1

周波数応答も -20dB/decの穏やかな特性である。


１次の系： CMOSゲートと容量

CMOSインバータも基本的には RC　 1次の系である。


インダクタンス

自己インダクタンス

相互インダクタンス

IAHN

IN

IL

N: 巻き線数Φ:磁束H：磁界強度A：面積

インダクタンスはループ面積に比例する

2 2

1

12

1

1221

)()(A A

A dIIB

II

M

相互インダクタンスは磁束の結合度合いによる

2212

2111

IsLsMIV

sMIIsLV

121

LL

Mk



HW

WH

L4

8ln

20

H

W

導体

単位長さあたりのインダクタンス（かなりラフな表現）

H/W=0.1; L=0.23nH/mmH/W= 1; L=0.4nH/mmH/W=10; L=0.88nH/mm

配線のインダクタは凡そ 0.2nH/mmから 1nH/mm程度を取る

もしくは伝送路に関して以下の関係を用いる

CL

寸法依存は小さい

インダクタンスが入ると２次の系になる。


インダクタンスの大きさ

P板上では　 1nH/mm ～ 0.5nH/mm程度である


二次の系： RLC

22

2

2 2/1

/1)(

nn

n

ssLCsLR

s

LCsH

CL

RRL

pp 42

1, 2

21

LCR

LCn 2

,1

L が加わると２次の系になり、振動成分が現れる。


二次の系： RLCの応答

LC

LCR

n

12

)6.0(6.1101

01.002.0

10 nsGHzfLC

RLC

nn

振動するか否かは、ダンピングファクターに依存する

ダンピングファクターが１以上では振動成分は発生しない。

抵抗が小さいほど、インダクタが大きいほどダンピングファクターは小さくなり振動する

ダンピングファクター


二次の系： RLCの応答の高周波成分

ダンピングファクターが小さいほど振動成分が大きくなる。


ポールの位置と応答

1

LCR

2

x

x

xx x

1

1

複素共役根（振動）

実根（減衰）

二重根（減衰）

Im

Re

LCn

1

CL

RRL

pp 42

1, 2

21

ポールが複素共役根になると振動成分が発生するがダンピングファクタを１以上にすれば発生しない


二次の系： RLCの周波数特性

ダンピングファクタを１以上にすれば周波数のピークは抑えられる。

２次の系であるので高域で -40dB/dec の特性となり、減衰が早い逆に高域特性を伸ばすことができる。


LSIの信号伝送におけるインダクタの影響

伝送路にインダクターがあると負荷容量や寄生容量との間に二次系を作りリンギングを発生させるが、ダンピング抵抗により低減可能である。


LSIの信号伝送におけるインダクタの影響

出力トランジスタのドライブ能力変えることでもリンギングが低減可能である。


集積回路のインターフェースと波形品質


ＩＣや電源を含めた電流パス

外部回路のドライブでは IC および電源系の電流パスを考える必要がある。


ドライブ波形とグランドバウンス出力波形は IC 内部の GND バウンスの影響が大きい


電流のリターンパス

出力端を流れる電流は殆ど IC の GND 端を経由して戻る


電源系の電流パス両エッジにおいて接地側の端子電流が多いが、電源側にもある程度の電流が流れる。IC 内部のパスコンには両エッジにおいてかなりの電流が流れ、立ち上がりにおいても接地側からパスコンを通じてかなりの電流が流れる。


GND系のインダクタと波形

GND 系のインダクタを0.1nH, 0.6nH, 1.1nH, 1.6nH と変化させた

IC 周りの電源やグランドのインダクタが波形に影響する


信号伝送におけるインダクタとリターンパス

インダクタンスを減らすには１）短い配線２）幅広配線

長さL

uu CL

信号は信号近傍を通るときに最もインダクタンスが小さくなる→ リタンパスは信号線近傍に集まる性質がある→ 伝達経路の遮断やビアでリタンパスを長くしない


集積回路のノイズ


ＩＣ内部動作における電源系インピーダンスの影響

IC 内部のスイッチング動作によりノイズが発生する外部に漏れる電流が EMI の主原因になる


内部パスコンが小さいとき

チップ内パスコン=　 1nF

内部パスコンが小さいと電源電圧が大きく揺らぎ、波形崩れを生じるIC 外部に流れる電流も大きい


内部パスコンがある程度大きいとき

チップ内パスコン =　10nF

内部パスコンがある程度大きいと電源電圧が安定し波形崩れを生じないIC 外部に流れる電流も小さくなる


内部パスコンが大きいとき

チップ内パスコン =　100nF

ある程度以上の大きさになると、それほどは変わらないむしろ、等価抵抗が問題になる


IC外部への電源ノイズ

IC外部への電源ノイズ

内部パスコン =1nH

内部パスコン =30nH

内部パスコンにより外部へのノイズは減らすことができるが容量をいくら大きくしても等価抵抗が効いてくるので限度がある。


EMIとデジタルノイズの低減EMI 対策とノイズ低減のためには内部でカップリング容量増大と電源接続インダクタンスの低減が必要


容量のインピーダンス特性容量はある周波数以上ではもはや容量としては取り扱えなくなる。

また、最小の抵抗は１ Ω 程度と考えて良い

容量の等価回路


内蔵パスコンの効果

設計検証段階で、電源波形を Sim し、FFT により周波数特性を算出

ゲート容量により専用のオンチップパスコンを開発


オンチップパスコン使用上の注意

オンチップパスコンにより低周波のノイズは減るが、高周波ノイズはかえって増加することがある。 IC 内部において共振回路ができるためと考えられる。適切な抵抗挿入による Q の減少が必要である。

Advise and data from Dr. Sudoh from Toshiba.


集積回路の配線問題


スケーリング則 :LSI 技術の基本原理

tox

L

W

Scaling

Device/Circuit parameter Scaling Factor

Device dimensions L, W, Tox 1/S

Doping concentration S

Voltage 1/S

Field 1

Current 1/S

Gate Delay 1/S

Power dissipation/device 1/S2

スケーリングにより LSI の集積度と性能が向上し、コストが下がった。

2S

寸法縮小率：　 0.7面積縮小率：　 0.5

スケーリングにより殆どすべての性能を向上できる


テクノロジーノードと遅延時間

1.8V 3V 5V1V 2.5V1.2V 1.5V

Technology node (um)

5

100

Del

ay t

ime

(A

rbit

ral)

0.1 1.00.2 0.3 0.5

10

50 Low leak (3pA/um)

Constant Vt/VDD

Middle leak(1nA/um)

Scaled VT

Constant VT

Operating Voltage (V)

スケーリングによりゲートの遅延時間は下がった。しかしながら、0.18um 以降は飽和し、低リークトランジスタではむしろ増大している。


プロセッサーの速度

2 times/

2 years

2 times/3years

1994 1995 1996 1997 1998 1999 2000

300MHz

200MHz

400MHz500MHz

700MHz

1GHz

100MHz

(CY)

21064

21164

21164

21164 21264

21264

Pentium

R4400P6

P6 P6

P6MMX2

P7

Merced

R3000 V810

R4200

SuuperSparcR3900

SH3

R4300 SH3

R4300SA110US

R4400 Pentium MMX

SH4V830R

V832

R12000

PPC604eUS-2

US-3

IBM

NEC （研究）R14000

2001 2002SH2

V830

R10000R5000

SA110

PPC750R10000 Embedded

High-endPC

Year

Op

erat

ing

freq

uenc

y

スケーリングによりプロセッサの速度は向上した .


配線のスケーリング

LSI chip

Block

Block

Block

TR TR

Global Interconnection

Local Interconnection

Scaling factor: Sc

Scaling factor: S

配線のスケーリングは　ローカル配線とグローバル配線に分けて考えるべき。


配線問題

距離

駆動デバイス受信デバイス配線

・配線によって生じること

・信号の遅延・信号の減衰・波形の変形・電力の消費・電磁波の輻射

配線は高速化・低消費電力化の大敵である。

高速化・低消費電力化

・配線抵抗を下げる・誘電率を下げる

また、微細デバイスを接続するには微細配線が必要である。

しかし、いずれも限界がある

短い配線で接続できるようにすることが重要


配線遅延

Vs

Ru

Lu

Cu

RL Lu is negligible when

Ro

Cin

Length: X

XCrXCRCrXRCT uoinuinouupd 2.22

inopd CrRCT 2.2Wire delay Gate delay XCC

XRR

u

u

配線遅延時間は配線の RC 積に比例する配線遅延時間は距離の２乗に比例して遅くなる


配線容量

H

Wire

Other Metal or bulk

w

h

d

J. M. Rabaey, “Digital Integrated Circuits”, pp. 445

容量値は寸法比で与えられ、絶対的な大きさに依存しない。

配線ピッチを縮めると線間容量が増加配線ピッチを緩めると対地容量が増加→最適なピッチがある→単に横方向を微細化しても容量は減らない

容量は寸法比で与えられるため、微細化で縮小することは困難である。低誘電率化が低容量化に最も効果がある。

34.1

22.0

22.003.007.083.0

15.180.2

Hd

H

w

H

h

H

h

H

w

H

hoxCtot


配線抵抗

A

LR

A

L

)(107.1:

)(107.2:8

8

mCu

mAl

配線抵抗は寸法そのもので決まるので微細化により増大する

配線長のスケーリングで S倍

S=1.4 ：１世代

同一配線長でのスケーリングで S2倍


配線のスケーリング

H

w

h

d

C

R

L

Parameters Local Global

L 1/S Sc

W, d 1/S 1/S

H, h 1/S 1/S

R S S2Sc

C 1/S Sc

Td (=RC) 1 (SSc)2

S: Device scaling factorSc: Chip size scaling factor

Tdrc will increase at 2x or 3x for one generation

・ローカル配線：　　　 RC 遅延はスケーリングに対して一定・グローバル配線：　 RC 遅延はスケーリングに対してむしろ増加　　　　　　　　　　　　　更にチップサイズの増加がこれに拍車をかけている

ローカル配線の容量は低下しているが、これは配線長短縮の効果で、単位長さ当たりの容量は一定


分布 RC線路

通常の LSI の配線においては分布 RC 回路で取り扱える。


RC分布定数線路の応答

負荷容量 0.1pF 負荷容量 1pF

0.13um グローバル配線のパラメータを使用

総配線長　 5mm

ＲＣ線路では、伝搬遅延時間だけでなく信号減衰が問題となる


ゲート遅延と配線遅延

50

100

0.2 0.4 0.6 0.8 1

500

Del

ay ti

me

(ps)

Design Rule (um) T. Mogami“LP & HS LSI Circuit & Technology”pp. 547-560, Realize Inc. 1998.

Gate delay

Interconnection delay

ゲート遅延は減少しているが配線遅延は増加している。


リーピーターバッファーの挿入

inouupd CrXCRT 2.221

ino

uu

CrCR

xn2.2

min

RuX

CuX

RuX/n

CuX/n

RuX/n

CuX/n

inouupd CnrnX

CRT 2.22

2

ro

Cinro ro Cin

n （バッファー数）

配線長の２乗に比例して遅延時間が増大するので、バッファーを入れて配線長を短くすると、ゲート遅延が増加しても全体の遅延時間を短縮できる

delyWiredelayGate

XCRCr

TT

uu

ino

pd

pd2

2.22 2

1

2

最適数での遅延時間比

Tpd1

Tpd2

リピータバッファの挿入


配線遅延時間の今後の予測

Repeater buffer

RCRuCuXTpdl 2

2RC

TT gatepdr

pdlpdr TT

Insertion of repeater

グローバル配線遅延はたとえ、リピータバッファを入れても微細化とともに増大する。


配線の課題

リピータバッファーが面積・消費電力の大きな問題になる

グローバル配線の高速化にはリピータバッファが欠かせないが今後、それによる面積や消費電力が極端に大きくなり、非現実的になる

→このままでは高速化は困難


配線長分布

Davis, De, and Meindl, IEEE ED-45(3) 580 (1998)

L = (142,742)1/2 = 377 [gate pitch]

階層的な多層配線技術の導入

Lower layer: high density (Hi RC)Upper layer: low density (Lo RC)

短い配線は多く、長い配線は少ない。


LSIのレイアウトと配線構造

LSI

Global

Semi-global

Intermediate

マクロブロック

ブロック

ゲート（スタセル）

LSI では回路が階層化されており、これに伴って使用する配線も異なる。

ローカル配線：　　セル内のトランジスタノードの接続。　高密度、短い配線長グローバル配線：　マクロブロック間の接続。　低密度　低抵抗　長い配線長


階層配線現代の LSI の配線は階層構造になっており、下層は狭く薄く、上層は広く厚い 2x to 3x

ITRS 2001 Edition, pp. 262.

Ratio: 2x

松下　 0.13umの例


電源線の IRドロップ

電源線では電圧降下を考慮する必要がある


配線の性質の比較

H

Wire

Other Metal or bulk

w

h

d

以下の配線パラメータで信号伝送の性質の比較をした。

(from 0.13um parameters)

注目：　ピッチや厚さにより配線抵抗は数桁変化するが、容量は数倍しか変化しない。


最大動作周波数の推定信号の減衰により、グローバル配線でも 1GHz で 1mm しか伝送できない


最大動作周波数の推定　 ( バッファ挿入 )

リピータを入れることで１ GH ｚで数 mm は伝送できるが、、、


配線の性質の比較

• 1umm 以下の配線幅、厚さの配線では遅延時間の増大よりも抵抗による信号振幅減少が問題である。

• プリント板やパッケージの配線では信号振幅減少はほとんど見られず、信号遅延が問題となる。

• 2GHz の信号を伝送できる距離はリピータ無しで– ローカル配線：　 0.1mm– グローバル配線：　 0.4mm– 1um の幅と厚さの配線： 2mm

• 2GHz の信号を伝送できる距離はリピータ挿入により– ローカル配線：　 0.3mm– グローバル配線：　 1mm– 1um の幅と厚さの配線： 10mm


LCR分布定数線路


周波数による配線の考え方配線は周波数（電気長）により適切な取り扱いが必要である

立ち上がり時間周波数＝ 35.0


配線の取り扱いW

ire length

(m

m)

Frequency (GHz)

0.3

3

10１

Ramped→RC delay analysis

EM irradiation→EM analysis

Distributed→Wave analysis (Reflection)

配線長

信号波長が重要なパラメータである。この値により取り扱い方法を変える必要がある。

rr

c

uf

v

Wire length　 > λ/4 ～ λ/10 → EM irradiationWire length　 > λ/40～ λ/100 →DistributedWire length 　 < λ/40～ λ/100 →Ramped

周波数が高くなるとチップ内でも分布定数解析や輻射解析が必要となる。


インダクタを考慮した分布定数回路の影響

配線長　ｌ

・配線長と受端のインピーダンスによる複雑な駆動点インピーダンス　 -> リンギングや遅延時間の増大

・反射によるリンギングや遅延時間の増大

・クロストークの増大

・インピーダンス整合の必要性

立ち上がり時間やクロック周期が短くなるとインダクタンスを考慮した分布定数の取り扱いが必要となる。

L, C, R分布定数回路



HW

WH

L4

8ln

20

H

W

導体

単位長さあたりのインダクタンス（かなりラフな表現）

H/W=0.1; L=0.23nH/mmH/W= 1; L=0.4nH/mmH/W=10; L=0.88nH/mm

配線のインダクタは凡そ 0.2nH/mmから 1nH/mm程度を取る

もしくは伝送路に関して以下の関係を用いる

CL

寸法依存は小さい


分布定数回路

RuLu

Cu Gu

RuLu

Cu Gu

RuLu

Cu Gu

分布定数回路

距離の効果

xx

xx

eIZVZ

eIZVZ

xI

eIZVeIZVxV

0000

0000

000000

21

21

)(

21

21

)(

分布定数では信号が位置（距離）の関数になる

0 x

I0 I(x)

V(x)V0

順方向へ進行する波

逆方向へ進行する波


分布定数回路の定数

uuuu CjGLjR

j

xtetxv x sin),(

伝播定数 uuCLj

uuuu CjGLjR ,の場合

信号の伝播

α: 減衰定数β：位相定数

減衰振動

2/1

2222222

2/12222222

21

21

21

21

RGLCCGLR

RGLCCGLR

pv

位相速度減衰定数

位相定数

減衰定数

222

uu

u

uu

o

CRLCR

ZR

RC 時定数が大きいと信号は減衰する

単位容量の大きな線路は減衰が大きい


無損失線路

uuCL

0LC

vp1

uuuu CGLR ,

無損失の場合　（ R=G=0)

信号は減衰せずに一定の速度で伝播する

このような波動としての性質が現れるか否かはが満たされるかどうか。および信号波長が線路長の 2.5 ％以上の場合である

周波数を 5GHz, インダクタンスを 0.5nH/mm とすると抵抗は 15Ω/mm が境界である。

凡そ 1um2 以上の断面積の配線ではインダクタンス成分を考慮する必要がある。

uu

u

uu

uuo

CCL

CjGLjR

YZ

Z

LC

1pv


電圧反射係数

特性インピーダンスと負荷インピーダンスに差があれば信号が反射する


伝送線路のインピーダンス

伝送線路のインピーダンスは負荷インピーダンスと電気長により変化する


終端ショートの場合

電気長によりインピーダンスが容量性にも誘導性にもなる。また周波数により繰り返す。


終端オープンの場合


¼波長トランス

¼ 波長の線路を用いることでインピーダンス整合を取ることができる


スタブ効果

スタブにより整合を取ることもできるが、ビアなどによりスタブが形成されることで高周波の特性が劣化する


分布定数の伝送波形と取扱い条件

最初に負荷に届く波

２番目に負荷に届く波

３番目に負荷に届く波

４番目に負荷に届く波

負荷に現れる波形

分布定数的取り扱いの条件：　立ち上がり時間 < 信号が線路を往復する時間立ち上がり時間が遅いと反射の影響は目立たない


集中定数回路と分布定数回路

集中定数回路

分布定数回路

碓井有三「分布定数回路の全て」

駆動能力が大きいほど速い。

駆動能力が大きいと反射パルスの影響を受けセットリングが遅い。最適な駆動力が存在する。

→ 信号の反射は駆動力ではなく　　インピーダンスの整合により決まるため

分布定数回路のリンギングの大きさはインピーダンス整合により決まるため集中定数のように高駆動が高速とは限らない。

リンギングの周期は線路長で決まる


集積回路配線でのインダクタンスの影響グローバル配線においてはインダクタンスや基板の効果を考慮する必要がある


集積回路配線の分布定数扱いの境界条件

u

ur

RL

t 7.6

1) LCRのリンギング条件から

の立ち上がり時間のパルスは振動する

２）配線長と信号周波数から

r

o

f

Cl

4040Co: 光の速度f: クロック周波数εr: 比誘電率

ただし、立ち上がり時間を周期の 5%と仮定

１ GH ｚクロックの場合は数 mm の配線も分布定数として扱わなければならない。数 100um では RC モデルで十分。

配線長が数 mm 以上で、立ち上がり時間が 100ps を切ると分布定数的扱いが必要


集積回路からのノイズ輻射


ノイズの輻射

高周波ノイズ源（ LSI)

伝送路アンテナ

近傍界

遠方界

ノイズの輻射には３つの要素がある


コイルによる電力の伝送

IMjdtd

v 12

2112 LLkM

数 100MHz 以下の周波数では λ/2 のアンテナを用いることは困難である。このような場合、コイルの電磁誘導を用いる。

起電力 v は信号源の電流 I と相互インダクタンス M を用いて、

結合係数 k を用いると

半径 a の断面を持つ、巻き数 n, 平均半径 R の環状線の自己インダクタンス Lは、

42

8log0

2

aR

RnL

近傍界では磁気結合がメインになる


コイルアンテナの結合係数

2/

0

22

2/

0 22

222

21012

sin1

sin1

4

22

dE

dK

dba

ab

Ek

Kkk

abnnM

2112 LLkM

結合係数 k( 上の式の k と異なることに注意）を用いると

円形コイル 1 ：半径 : a, 巻き数： n1円形コイル 2 ：半径 : b, 巻き数： n2距離 : d

R/Wコイル：４ターンアンテナコイル：４ターンカードサイズ：　 85.6mm x 54 mm

コイルの結合係数は距離を離すと急激に劣化する


コイルの磁界強度

2/322

2

)(2 xa

InaH

H:磁界強度n:巻き数a: 半径x:中心からの距離

横方向の磁界強度特性

送信アンテナ

受信アンテナ

磁界強度 (H)は距離の３乗(x>>a)に比例して減少

a=0.5cm x=10cmで1/10000に


近傍電磁界と遠方電磁界

遠方電磁界距離

近傍電磁界距離

:21

:21

c

c

v

v

ノイズ原からの距離により電磁界の性質が異なる。近傍電磁界は波長で規格化した距離が短い場合、電界と磁界が交互結合により電波となることができない。このため減衰が速い。

近傍電磁界では通常は磁界が支配的となる高い周波数 = 短い波長ではすぐに遠方電磁界になるので減衰しにくい


コイルを用いた電力と情報伝送

Rs

Vin

C2

C1

R1

L1

k

L2

C3

RL

RLC3

L2

I1

Vcard

R/W ICcard

VA-B

整合回路

(Q 調整用）

Rm

I2

11 MIjsMIV BA

LLcard RIL

LkRI

L

MP 2

12

1221

2

2

LRL

MRm

2

2

(I2により発生した等価抵

抗）

例えば M=0.1uH, L2=3uH, RL=1kΩ 、 I1=0.2A とするとカードが受信できる電力は 44mW

カード側の負荷を変えることで R/W 側の電流に影響を及ぼす。→ カード側の情報を R/W 側に伝えることができる。

コイルの結合により電力を伝送できるが、伝送量は結合係数 k の２乗に比例する。→距離が遠くなると急激に減少する。負荷側からの起電力を用いて、カード側の負荷を変えることによりカード側の情報をR/W 側に伝えることができる。


IDTAGのアンテナ間距離と受信電力

近傍電磁界を用いた通信ではアンテナ間距離がある程度以上になると、急激に受信電圧が低下する。


アンテナ

アンテナの基本は伝送線路である

先端開放の伝送線を広げたもの近傍界は電界が支配的

先端短絡の伝送線を広げたもの近傍界は磁界が支配的


アンテナのインピーダンス

RIP 2放射抵抗が高いほど効率よく電波を輻射する

１波長程度まではダイポールでは電気長（長さを波長で規格化したもの）の２乗ループアンテナではループ面積に依存し、周辺長が電気長の４乗に比例する


LSI からのノイズ輻射

電源 LSI

LSI

LSI

LSI の大電流化 (di/dt の増加 ) ：→LSI がシステムの最大のノイズ源に！LSI の低電圧化：→ 電源ノイズ干渉による誤動作

セット機器の小型化、高周波化：→筐体内アンテナへの近傍電磁界ノイズ　 (-120dBm以下に抑える必要あり )

筐体の小型化、高周波化：→筐体での共振問題→筐体外への遠方電磁界ノイズ

対策電界シールド電磁シールド筐体寸法設計各部品の配置電源 /信号の配線パターンパスコン配置位置 / 種類選択

これらが勘と経験により、対策されているのが現状！


基板からのノイズ輻射

和田修己氏 (京都大 )の資料より基板が LSI の電源ノイズにより励振されノイズ輻射が起こる


多層 PCB の電源 -GND 面共振による EMI

和田修己氏 (京都大 )の資料より

たとえベタアース基板を用いても基板自体が高周波で共振特性を有し、高インピーダンスになる周波数で電磁輻射をおこす。

Resonance (Impedance)

Far-field Emissions


電源線のインピーダンスマッチング

JEITA, Japan Jisso Technology Roadmap 2003, pp. 516

電源線もインピーダンスマッチングが必要になってきた。


超高速インターフェース


高速チップ間インターフェース

はじめは低振幅化とインピーダンス整合（終端）技術がポイント


パラレルからシリアルへ各チャネル間のタイミングがばらつき伝送速度が伸びにくくなったことや、実装面積、ケーブル品質などの問題によりパラレル伝送から超高速シリアル伝送へ技術が転換。

超高速 SerDes や CDR が基本技術になった。

中村和之　第５回システム LSI WS, 2001.


クロストーク

112VRCjVn 容量結合

磁気結合

容量結合：相互容量を減らすのはもちろんだが抵抗を下げるのが効果的磁界結合：抵抗値には無関係。配線を直交させる。

「デジタル回路の EMC 」山崎他　オーム社

距離を離しても効果が無くなる

dtdI

MMIjVn1

1

dDC

/cosh 112


クロストーク

電界・磁界の結合によりクロストークが発生する

From K. Young, UCLA


クロストークの測定例


シングル伝送、差動伝送

差動伝送は信号線がリターンパスとなり、同相信号しかシールド線やグランドプレーンを流れないため電磁輻射を起こしにくい。（アンバランスにより差動・同相変換が起こる） From K. Young, UCLA


差動伝送とノイズ差動伝送においてもインピーダンスの不整合があると同相・差動変換によりノイズが発生する。

コモンモードチョーク MLLZrIV

ZMLLjrIV

Ldd

Ldd

21

21

@

2差動モード

チョークがないのと同じ伝送特性

同相モード

c

L

Ld VLj

ZLrjrr

ZIV

12

21

チョークにより減衰

12

11log20

ZZrCMRR

差動モード

同相モード


超高速伝送による波形劣化表皮効果・誘電損などによる高域信号減衰が避けられない。


表皮効果

z

BzB exp)( 0

22 2

0c

2exp1)(

tR

tR

t

t

RR DCDCDC

z電磁波強度

表皮効果：周波数が高いと電流は表面を流れる

表皮の深さ (Skin depth)

:導電率t: 導体の厚さ

高周波では導体の抵抗は周波数の平方根に比例する

)/(1.2sec028.0 12

GHzmf

m

Cuの場合

高周波信号では表皮効果により導体内部を電流が流れず、抵抗が高くなる。


誘電損

誘電体の誘電率は虚数を含むしたがって容量に漏れコンダクタンスが並列に接続される

CG

tan

CG tan

005.002.0:tan

誘電損は周波数に比例する

数 GHz では誘電損も問題になる。


スタブ効果貫通ビア・接続ピンなどの開放端が接続されると特定周波数でインピーダンスが変化し、波形劣化を起こす。

From K. Young, UCLA


基板上での信号減衰ボード上では数 GHz の信号は相当減衰する。最上層配線がスタブ効果などにより減衰が大きい。


貫通ビアの問題

基板の貫通ビアがスタブとなって周波数特性を劣化させるほか、アンテナとなって電磁波を放射する。

上田千寿　 Design Wave Magazine, 2004, March


シンボル間干渉

From K. Young, UCLA

高域減衰やスタブなどによる周波数特性の劣化などにより、パルス波形の劣化によりシンボル間干渉 (ISI) が発生する。


ISIの例From K. Young, UCLA


プリエンファシス技術

中村和之　第５回システム LSI WS, 2001.

減衰の激しい高域信号を送信側で強調してやることにより受信部での波形劣化を防ぐ。


イコライズによる ISIの改善例From K. Young, UCLA


多値伝送

N. Naono, J. Zerbe, 日経エレクトロニクス　 2003.8.4

信号の転送周波数が下げられる多値伝送が有利であるが、、、、

しかし、つまりは転送周波数が限界に達したということ。また、これ以上の多値化もマージンが取れなさそう、、、、。


高速伝送の課題のまとめ

N. Naono, J. Zerbe, 日経エレクトロニクス　 2003.8.4


高速伝送の課題への対策のまとめN. Naono, J. Zerbe, 日経エレクトロニクス　 2003.8.4


まとめ　１

• 集中定数– 波形歪みやノイズの原因はインダクタ– ダンピングファクタを 1以下にする– インダクタンスを減らす

• 短く太い配線• リターンパスを短く、ループ面積を小さく• リタンパスは信号線と併走させ、スリットを入れない

– 集積回路ノイズを減らすにはチップ内パスコンを増やす

– パスコンのインピーダンス特性に注意– 配線や端子が短くないと必ずインダクタが増える


まとめ　２

• 分布定数回路– 波長が線路長の 1/40を超えると分布定数回路の扱いが不可欠– 立ち上がり時間が信号の跳ね返り時間よりも長いと影響は弱い– リンギングはインピーダンス整合により決まり、ドライブ能力とは直接関係ない

– インピーダンス整合と線路長の短縮がポイント– ビアによるスタブ形成や配線幅変化などにより特性インピーダンスが変化し高周波特性を劣化

– スキンエフェクトや誘電損により高域減衰– 高域減衰とスタブ形成、インピーダンスの不整合などにより ISIが発生、アイが開かなくなる

• プリエンファシスやイコライザーが有効– コモンモードノイズを減らし、波形品質を上げるため差動伝送を用いる


まとめ　３

• ノイズの輻射– 集積回路からのノイズ電流励振

• 内蔵パスコンを増やす• 外部パスコンを増やし、インダクタと抵抗を下げる

– 基板からの輻射• プリント板の共振• 配線長を短くする• 差動伝送を用いてコモンモード輻射を抑制

• クロストーク– 容量性結合の場合はインピーダンスを下げるのが効果的

– 誘導性結合ではインピーダンスに無関係


まとめ　４

• 集積回路の配線問題– 理論上も微細化とともに配線遅延が増大– RC分布定数回路による遅延が支配的– 通常配線では遅延時間とともに信号減衰が問題

– リピータにより改善可能だが限界に達している

– 配線抵抗が減少し、パルスが高速になるとインダクタの考慮が必要


補足資料


S parameter

電力と整合を取り扱うには S パラメータを用いる

2

1

2221

1211

2

1

a

a

SS

SS

b

b

ポート 1: Z0 ポート 2: Z0

S21

S12

S11 S22

a1

b1

a2

b2

入力波入力波

反射波

0n0

nn

0n0

nn

ZiZ

Vb

ZiZ

Va

出力波：

入力波：


S parameterの意味

0a2

212

0a1

221

0a2

222

0a1

111

1

2

1

2

ab

S

ab

S

ab

S

ab

S

ポート２を Z0 で終端し、ポート１に波を入力したときに反射して戻ってくる割合反射係数：小さいほど良い

ポート１を Z0 で終端し、ポート２に波を入力したときに反射して戻ってくる割合反射係数：小さいほど良い

ポート２を Z0 で終端し、ポート１に波を入力したときにポート２に伝達される割合順方向の伝達係数：通常大きいほど良い

ポート１を Z0 で終端し、ポート２に波を入力したときにポート１に伝達される割合逆方向の伝達係数：通常小さいほど良い


スミスチャートとアドミッタンスチャート

広畑敦「高周波技術センスアップ 101 」　 CQ出版


インピーダンスからアドミッタンスへの変換


中心に対して等距離対称点を取る


反射係数と定在波比

0load

0load

F

R

ZZZZ

VV

反射係数： 1ZZ

orZZ

1

1S

0

load

load

0

定在波比：



部品追加の場合のインピーダンス変化

R直列：リアクタンスが一定で、抵抗が変化C直列：抵抗が一定で容量性方向（半時計周り）　　　　　にリアクタンスが変化L直列：抵抗が一定で誘導性方向（時計周り）　　　　　にリアクタンスが変化R 並列：サセプタンスが一定で、コンダクタンスが変化C 並列：コンダクタンスが一定で　　　　容量性方向（時計回り）にサセプタンスが変化L 並列：コンダクタンスが一定で　　　　誘導性方向（反時計回り）にサセプタンスが変化



インピーダンス整合










容量の電力ロス

Rp(Ω）

1 101K 10K

Cp(pF)

0.1

1Gp(mS)

100

C

Rp

Gp Cp

Equivalent

MOS: 10ΩcmGaAs: 1GΩcm

容量は電力を消費しないが、寄生の抵抗成分が電力を消費する最大の電力ロスは容量のインピーダンスが寄生抵抗と等しくなった周波数において生じる

電力ロスのピーク

減少減少高比抵抗基板金属

ppp

2pp

p'p

2pp

2pp

pp

CR1

CR1

1C)(C

CR1

CR

R1

)(G

RF-CMOS においては寄生容量から基板に抜ける高周波電力が電力ロスを生じさせる。

pd

ppp R

VP

CR 41 2


インダクタの形状とインダクタンス


インダクタの Q

低い周波数では配線抵抗が支配的高い周波数では寄生容量を通じて発生するロスが支配的

Documents

超高速・高周波までの 電子回路・集積回路設計

超高速・高周波までの電子回路・集積回路設計