Embed Size (px)
Citation preview
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ БІОРЕСУРСІВ І
ПРИРОДОКОРИСТУВАННЯ УКРАЇНИ
ФАКУЛЬТЕТ ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ
Кафедра комп’ютерних систем і мереж
“ЗАТВЕРДЖУЮ”
Декан факультету
інформаційних технологій
____________ проф. О.Г.Глазунова
“___” ____________ 2015р.
НАВЧАЛЬНО-МЕТОДИЧНИЙ КОМПЛЕКС
з дисципліни
«КОМП’ЮТЕРНА СХЕМОТЕХНІКА»
для підготовки фахівців за напрямом 6.050102 «Комп’ютерна інженерія»
КИЇВ-2015
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ БІОРЕСУРСІВ І
ПРИРОДОКОРИСТУВАННЯ УКРАЇНИ
Кафедра комп’ютерних систем і мереж
“ЗАТВЕРДЖУЮ”
Декан факультету інформаційних технологій
_____________ проф. О.Г.Глазунова
“____” ________________ 2015 р.
РОЗГЛЯНУТО І СХВАЛЕНО
На засіданні кафедри комп’ютерних систем і
мереж
Протокол №2 від “28” вересня 2015р.
В.о.зав.кафедри ________(проф.Васюхін М.І.)
РОБОЧА ПРОГРАМА НАВЧАЛЬНОЇ ДИСЦИПЛІНИ
«КОМП’ЮТЕРНА СХЕМОТЕХНІКА»
напрям підготовки 6.050102 «Комп’ютерна інженерія»
Факультет інформаційних технологій
Розробник: Гусєв Б.С., доцент, к.т.н., доцент
Київ – 2015р.
1. Опис навчальної дисципліни
«Комп’ютерна схемотехніка»
Галузь знань, напрям підготовки, спеціальність, освітньо-кваліфікаційний
рівень
Галузь знань 0501 – Інформатика і обчислювальна техніка
Напрям підготовки 6.050102 - Комп’ютерна інженерія
Спеціальність
Освітньо-кваліфікаційний рівень бакалавр
Характеристика навчальної дисципліни
Вид Нормативна
Загальна кількість годин 210
Кількість кредитів ECTS 7
Кількість змістових модулів 4
Курсовий проект (робота)
(якщо є в робочому навчальному плані)
курсовий проект
Форма контролю залік, іспит
Показники навчальної дисципліни для денної та заочної форм навчання
денна форма навчання заочна форма навчання
Рік підготовки 2 2
Семестр 3,4 4
Лекційні заняття, год. 60 4
Практичні, семінарські заняття - -
Лабораторні заняття, год. 60 4
Самостійна робота, год. 90 202
Індивідуальні завдання - -
Кількість тижневих аудиторних
годин для денної форми
навчання
3 семестр - 2
4 семестр -6
1. Мета та задача навчальної дисципліни
Мета: забезпечення базової підготовки студентів в галузі теорії
проектування апаратного забезпечення комп’ютерів, ознайомлення студентів з
логічними основами побудови сучасних комп’ютерів, методами синтезу
типових комп’ютерних пристроїв, засобами аналізу і синтезу функціональних
операційних елементів та пристроїв сучасної цифрової апаратури, з засобами
проектування універсальних, функціонально-орієнтованих або спеціалізованих
процесорів, методами організації функціонування керуючих пристроїв та
операційних автоматів.
Задачі викладання дисципліни визначають необхідний комплекс знань і
вмінь, що отримують студенти під час вивчення дисципліни.
В результаті вивчення навчальної дисципліни студент повинен
- знати: тенденції розвитку науки та техніки в галузі комп'ютерної
інженерії; актуальні проблеми теорії побудування комп’ютерів; основні
терміни та визначення; принципи побудови та функціонування комп’ютерів;
способи адресації операндів, організації структури даних в комп’ютерах;
логічні способи організації функціональних елементів ЕОМ; методи
дослідження систем, проведення порівняльного аналізу; методи пошуку
оптимальних рішень; математичні методи розв'язання задач, в тому числі i
формалізованих методів, орієнтованих на використання комп’ютерів;
- вміти:
- виконувати розробку граф-схем алгоритмів, структурних схем
операційних автоматів, синтез типових функціональних вузлів комп’ютерів,
аналізувати та визначати статичні та динамічні параметри функціональних
вузлів, орієнтуватися в різноманітних комплектах IС i особливостях їх
використання;
- ставити завдання, давати порівняльну характеристику різних варіантів
рішень на етапах розробки цифрових пристроїв; оформляти прийняте
технічне рішення у вигляді комплекту технічної документації; враховувати
технологічні, ергономічні та естетичні фактори при розробці систем;
проводити об'єктивний аналіз ефективності прийнятих технічних рішень;
- розробляти функціональні і принципові схем типових вузлів
комп’ютера у заданому елементному базисі, оптимізувати схемні та
структурні рішення за заданою критеріальною сукупністю (складність,
швидкодія, надійність, відмовостійкість, тощо);
- розробляти функціональні і принципові схеми пристроїв комп'ютера,
виконувати порівняльну оцінку різних структур пристроїв із врахуванням
особливостей елементної бази та оптимізаційних вимог відповідно до
заданих критеріїв ефективності;
- виконувати проектування процесорів із заданою системою команд,
розподіляти обробку інформації в комп'ютерних пристроях на апаратних та
мікропрограмних засобах, оптимізувати рішення відповідно до заданих
критеріїв ефективності, враховувати вимоги етапу розробки архітектури
комп’ютера;
- розробляти мікроалгоритми і схеми комутаційних систем для взаємодії
різних пристроїв комп’ютерів із врахуванням обраного принципу побудови
апаратних, мікропрограмних та програмних засобів, режимів роботи
комп'ютера, в тому числі із зовнішніми пристроями;
- працювати з технічною літературою, довідниками, стандартами,
технічною документацією;
- користуватися сучасним математичним апаратом для розв'язання
інженерних та наукових завдань по розробці операційних автоматів та
функціональних вузлів комп’ютерів, що виникають при розробці та
дослідженні комп’ютерів, розробляти мікроалгоритми та мікропрограми
реалізації різних операцій; використовувати імітаційне, а також інші види
моделювання для дослідження систем на різних етапах проектування.
Навчальна програма розрахована на студентів, які навчаються за
освітньо-кваліфікаційною програмою підготовки бакалавра за напрямом
«Комп’ютерна інженерія».
Програма побудована за вимогами кредитно-модульної системи
організації навчального процесу у вищих навчальних закладах і використанням
академічної системи оцінювання досягнень студентів та шкали оцінок
Європейської кредитно-трансферної системи (ECTS).
Навчальна програма з курсу «Комп’ютерна схемотехніка» є основним
документом, що охоплює всі види навчальної роботи при вивченні курсу
студентами та відбиває основні методичні настанови кафедри.
Навчальна програма дисципліни «Комп’ютерна схемотехніка»
розроблена на підставі наступних документів:
- освітньо-професійна програма підготовки фахівців за напрямом
6.050102 «Комп'ютерна інженерія»;
- навчальний план підготовки бакалаврів за напрямом 6.050102
«Комп'ютерна інженерія».
Навчальна програма характеризує шляхи перетворення інформації, що
одержується студентом впродовж вивчання курсу, і відбиває зміст курсу,
розподілення його на розділи та їх обсяги, дані про форми вивчення та
контролю знань.
2. Програма та структура навчальної дисципліни
Назви змістових модулів і
тем
Кількість годин
денна форма Заочна форма
всьо-
го
у тому числі всьо-
го
у тому числі
л п лр інд с.р. л п лр інд с.р
.
1 2 3 4 5 6 7 8 9 10 11 12 13
Змістовий модуль 1. Типові комбінаційні вузли комп’ютерів
Тема 1. Комбінаційні
пристрої для виконання
операцій декодування
14 4 4 6 14 0,5 0,5 13
Тема 2. Комбінаційні
пристрої для виконання
операцій кодування
16 4 4 8 16 0,5 0,5 15
Разом за змістовим
модулем 1 30 8 8 14 30 1 1 28
Змістовий модуль 2. Асинхронні і синхронні однотактні тригерні схеми (ТС)
Тема 1. Асинхронні
тригерні схеми 14 4 2 8 14 0,5 0,5 13
Тема 2. Синхронні
однотактові тригерні
схеми
16 4 4 8 16 0,5 0,5 15
Разом за змістовим
модулем 2 30 8 6 16 30 1 1 28
Змістовий модуль 3. Двотактні тригерні схеми і ТС з динамічним керуванням
Тема 1. Двотактові ТС 30 8 10 12 30 0,5 0,5 29
Тема 2. ТС з динамічним
керуванням 7 2 2 3 7 7
Тема 3. Синтез ТС на базі
ТС 7 2 2 3 7 0,5 0,5 6
Разом за змістовим
модулем 3 44 12 14 18 44 1 1 42
Змістовий модуль 4. Пристрої комп’ютерів
Тема 1. Синтез
регістрових схем 28 8 8 12 28 0,5 0,5 27
Тема 2. Синтез двійкових
суматорів 26 8 8 10 26 26
Тема 3. Синтез
лічильників 32 8 12 12 32 0,5 0,5 31
Тема 4. Комбінаційні
схеми порівняння та
пристрої для виконання
операцій
мультиплексування даних
20 8 4 8 20 20
Разом за змістовим
модулем 4 106 32 32 42 106 1 1 104
Всього годин 210 60 60 90 210 4 4 202
3. Теми практичних занять
№
з/п
Назва теми Кількість
годин
Не передбачено робочим навчальним планом
4. Теми семінарських занять
№
з/п
Назва теми Кількість
годин
Не передбачено робочим навчальним планом
5. Теми лабораторних занять
№
з/п Назва теми
Кількість
годин
1 Синтез дешифраторів на базі дешифраторів 4
2 Синтез шифраторів 4
3 Дослідження асинхронних тригерних схем 2
4 Дослідження синхронних однотактових тригерних схем 2
5 Дослідження ТС з комбінованим керуванням 2
6 Дослідження двотактних ТС 8
7 Дослідження ТС з динамічним керуванням 4
8 Дослідження ТС на базі ТС 2
9 Дослідження регістрових схем на базі тригерів 4
10 Синтез регістрів на базі регістрів 4
11 Дослідження лічильника на базі лічильної схеми 4
12 Дослідження двійкових лічильників 4
13 Дослідження лічильних схем з довільним модулем 4
14 Дослідження напівсуматорів 4
15 Дослідження суматорів 4
16 Синтез мультиплексорів 4
Всього 60
6. Курсове проектування
Метою курсового проектування є поглиблення і закріплення знань та
навичок в галузі синтезу і аналізу функціонування пристроїв комп’ютерів на
базі заданої системи елементів і придбання навичок схемотехнічного
проектування, застосування знань, отриманих студентами під час навчання.
Курсове проектування направлене також на придбання навичок
виконання науково-дослідної роботи і на ознайомлення з науковою і
довідковою літературою по спеціальності.
В завданні на курсове проектування передбачено виконання розробки
апаратної частини операційного автомату. Результати проектування повинні
бути перевірені за допомогою моделювання з використанням систем
моделювання електронних схем MICROCAP7, EWB чи ACTIVE VHDL.
Курсовий проект виконується з використанням комп’ютерів. Примірний
обсяг часу, що виділяється на самостійну роботу над курсовим проектом,
складає 30 годин. Примірний обсяг пояснювальної записки – 30-40 сторінок.
Графічна частина в курсовому проекті складає 3 аркуші.
Робота над курсовим проектом складається з наступних етапів:
1. Синтез функціональної схеми пристрою.
2. Розробка граф-схеми функціонування автомату.
3. Синтез операційних елементів операційного автомату.
4. Синтез керуючого автомату.
5. Розрахунок параметрів пристрою.
6. Моделювання функціональної схеми пристрою.
7. Оформлення пояснювальної записки та графічних аркушів.
7. САМОСТІЙНА РОБОТА СТУДЕНТІВ
Самостійна робота студентів передбачає:
- систематичне відвідання усіх видів аудиторних занять і ведення
конспекту лекцій;
- систематичне вивчення лекційного матеріалу і навчальної літератури,
що рекомендуються;
- сумлінну підготовку до лабораторних занять;
- вчасне і якісне оформлення звітів про лабораторні роботи.
Систематичний контроль за самостійною роботою студентів і якістю
засвоєння ними поточного навчального матеріалу перевіряється:
- на лабораторних роботах шляхом перевірки підготовки до виконання
роботи;
- роботу над індивідуальними завданнями по лабораторним роботам;
- вивчення літератури, що рекомендувалася, та конспекту лекцій;
- оформлення звітів по лабораторним роботам.
Поточний контроль знань студентів проводиться:
- на лабораторних роботах оцінюється підготовка до роботи, обсяг її
виконання, результати захисту звіту;
- на лекційних заняттях виконується вибіркове опитування студентів;
- шляхом проведення модульних контролів знань студентів та
виставлення рейтингових оцінок знань студентів по усім видам занять.
8. Контрольні питання, комплекти тестів для визначення рівня
засвоєння знань студентами
8.1. Питання для перевірки знань студентів:
1. Взаємодія між операційним і керуючим автоматами.
2. Визначення комбінаційної схеми.
3. Визначення послідовністної схеми.
4. Визначення тригерної схеми.
5. Класифікація тригерних схем за способом синхронізації.
6. Класифікація тригерних схем за структурою побудування.
7. Класифікація тригерних схем за функціональним призначенням.
8. Класифікація тригерних схем за реакцією на завади.
9. Поняття активності сигналу.
10. Таблиця переходів RS-тригера з прямим керуванням.
11. Логічна схема RS-тригера з прямим керуванням.
12. Функції збудження RS-тригера з прямим керуванням.
13. Реакція RS-тригера з прямим керуванням на заборонну комбінацію.
14. Часові діаграми RS-тригера з прямим керуванням.
15. Динамічні характеристики RS-тригера з прямим керуванням.
16. Таблиця переходів RS-тригера з інверсним керуванням.
17. Логічна схема RS-тригера з інверсним керуванням.
18. Функції збудження RS-тригера з інверсним керуванням.
19. Реакція RS-тригера з інверсним керуванням на заборонну комбінацію.
20. Часові діаграми RS-тригера з інверсним керуванням.
21. Динамічні характеристики RS-тригера з інверсним керуванням.
22. Принцип функціонування синхронних тригерів.
23. Таблиця переходів RСS-тригера з прямим керуванням.
24. Логічна схема RЕS-тригера з прямим керуванням.
25. Функції збудження RЕS-тригера з прямим керуванням.
26. Часові діаграми RЕS-тригера з прямим керуванням.
27. Динамічні характеристики RЕS-тригера з прямим керуванням.
28. Тригери з комбінованим керуванням.
29. Кон’юнктиві і диз’юнктивні групи входів.
30. Синтез тригерів з комбінованим керуванням.
31. Як розрахувати час перемикання тригеру?
32. Поясніть функціонування асинхронного RS-, SR -тригерів при переході
вхідних сигналів з забороненої комбінації в комбінацію збереження
інформації.
33. Як правильно виміряти час перемикання тригера?
34. Для заданої часової діаграми вхідних сигналів тригерів побудувати часові
діаграми сигналів на прямому і інверсному виходах ТС без врахування
затримок логічних елементів.
35. Для заданої часової діаграми вхідних сигналів RS-тригера побудувати
часові діаграми сигналів на прямому і інверсному виходах ТС з
врахуванням затримок логічних елементів.
36. Поясніть поняття «прозорість» тригера.
37. Принцип функціонування DЕ-тригера.
38. Таблиця переходів DЕ-тригера.
39. Логічна схема DЕ-тригера.
40. Функції збудження DЕ-тригера.
41. Часові діаграми DЕ-тригера.
42. Динамічні характеристики DЕ-тригера.
43. Поняття гонок в логічних схемех.
44. DV-тригери.
45. Визначити тип тригера, якщо в схемі DЕ-тригера елементи І-НІ замінити
елементами АБО-НІ.
46. Визначити тип тригера, якщо в схемі RЕS-тригера елементи І-НІ замінити
елементами АБО-НІ.
47. В чому різниця між принципами роботи асинхронних і синхронних
однотактних тригерів?
48. Як розрахувати час затримки однотактових тригерів?
49. Принцип функціонування двотактних тригерів.
50. Принцип функціонування двоступеневих тригерів.
51. Логічна схема двоступеневого RСS-тригера.
52. Часові діаграми двоступеневого RСS-тригера.
53. Реакція на завади двоступеневого RСS-тригера з інвертором.
54. Двоступеневий RСS-тригера з забороннім зв’язком.
55. Часові діаграми двоступеневого RСS-тригера з забороннім зв’язком.
56. Реакція на завади двоступеневого RСS-тригера з забороннім зв’язком.
57. Поняття «захват сигналу».
58. Поняття «проскок фронту».
59. Динамічні характеристики двоступеневих тригерів.
60. Логічна схема двоступеневого JK-тригера.
61. Принцип функціонування JK-тригерів.
62. Логічна схема двоступеневого D-тригера.
63. Функції збудження двоступеневого JK-тригера.
64. Часові діаграми двоступеневого JK-тригера.
65. Двоступеневий JK-тригера з забороннім зв’язком.
66. Часові діаграми двоступеневого JK-тригера з забороннім зв’язком.
67. Чому не використовуються JК-тригери із спрацьовуванням за рівнем
синхросигналу?
68. Принцип функціонування асинхронного Т-тригера.
69. Часові діаграми асинхронного Т-тригера.
70. Принцип функціонування синхронного ТС-тригера.
71. Часові діаграми синхронного ТС-тригера.
72. Функції збудження Т- і ТС-тригерів.
73. Логічні схеми Т- і ТС-тригерів.
74. Який тригер називають дільником частоти на 2?
75. Як розрахувати час підготовки, затримки і витримки тригерів із
спрацьовуванням по фронту синхросигналу?
76. Як визначити максимальну частоту синхроімпульсів тригера fmax?
77. Тригери з динамічним керуванням.
78. Логічна схема D-тригера з динамічним керуванням.
79. Часові діаграми D-тригера з динамічним керуванням.
80. Які елементи DC-тригерів визначають час затримки відносно фронту
синхросигналу ?
81. Що таке час підготовки тригера?
82. Що розуміється під терміном «непрозорість» тригера?
83. Асинхронні входи тригерів.
84. Використання асинхронних входів тригерів для реалізації мікрооперацій.
85. Синтез тригерів на базі тригерів.
86. Визначення регістрів.
87. Структурна схема регістра з керованою синхронізацією.
88. Структурна схема регістра з некерованою синхронізацією.
89. Синтез регістрів з керованою синхронізацією на базі тригерів.
90. Синтез регістрів з некерованою синхронізацією на базі тригерів.
91. Які функції виконує регістр?
92. Які етапи включає синтез багатофункціонального регістру?
93. Яке призначення системи синхронізації багатофункціональних регістрів?
94. Різновиди регістрів і їх структурних організацій.
95. Побудувати часові діаграми заданого регістру.
96. Які типи зсувів використовуються в регістрах?
97. Синтез регістра з керованою синхронізацією на базі регістра.
98. Синтез регістра з некерованою синхронізацією на базі регістра.
99. Яку функцію виконують входи DR і DL в базових регістрах?
100. Синтез регістрів, що виконують мікрооперації прийому інформації і
інкремент.
101. Чому не можна використовувати прозорі тригери в зсувних регістрах?
102. Визначення лічильників.
103. Класифікація лічильників за способом синхронізації.
104. Класифікація лічильників за модулем ліку.
105. Класифікація лічильників за способами організації перенесення між
розрядами.
106. Класифікація лічильників за напрямом ліку.
107. Основні параметри лічильників.
108. Визначення поняття «модуль ліку».
109. Визначення кількості тригерів лічильника.
110. Назвіть етапи синтезу асинхронного лічильника з паралельним трактом
розповсюдження перенесення?
111. Синтез двійкових лічильників з паралельним трактом розповсюдження
перенесення.
112. Недоліки лічильників з паралельним трактом розповсюдження
перенесення.
113. Збільшення розрядності лічильників з паралельним трактом
розповсюдження перенесення.
114. Синтез двійкових лічильників з послідовним трактом розповсюдження
перенесення.
115. Недоліки лічильників з послідовним трактом розповсюдження
перенесення.
116. Збільшення розрядності лічильників з послідовним трактом
розповсюдження перенесення.
117. Як розраховується період синхронізації синхроімпульсів синхронних
лічильників?
118. Чому можлива поява завад в лічильниках з послідовним трактом
розповсюдження перенесення?
119. Як визначити максимальну частоту спрацьовування лічильника?
120. Підсумовувальні лічильники з безпосереднім перенесенням.
121. Віднімальні лічильники з безпосереднім перенесенням.
122. Чим характеризується швидкодія лічильників з безпосереднім зв’язком?
123. Чому не використовуються синхронні лічильники з безпосереднім
зв’язком?
124. Привести часові діаграми заданого лічильника.
125. Визначити динамічні параметри лічильників.
126. Синтез синхронного лічильника з паралельним трактом
розповсюдження перенесення.
127. Синтез лічильників з довільним модулем ліку.
128. Режими роботи лічильників.
129. Послідовне з’єднання лічильників в режимі підліку сигналів.
130. Послідовне з’єднання лічильників в режимі ділення частоти.
131. Як визначити модуль ліку при послідовному з'єднанні лічильників?
132. Як побудувати лічильник з модулем ліку 2n+1.
133. Лічильники з асинхронним встановленням початкового стану.
134. Недоліки лічильників з асинхронним встановленням початкового стану.
135. Побудувати часові діаграми лічильника з асинхронним встановленням
початкового стану з заданим модулем ліку.
136. Порівняльний аналіз швидкодії лічильників.
137. Лічильники на базі лічильної схеми.
138. Тригери яких типів доцільно використовувати в лічильниках на базі
лічильної схеми?
139. В яких випадках доцільно використовувати лічильники на базі
лікувальної схеми?
140. Чому не можна використовувати прозорі тригери в лічильниках?
141. Етапи синтезу багатофункціональних лічильників.
142. Синтез реверсивних лічильників.
143. Синтез лічильників з прийомом інформаціїї.
144. Визначення дешифратора.
145. Призначення дешифратора, його принцип роботи
146. Класифікація дешифраторів.
147. Синтез лінійних дешифраторів.
148. Визначення логічної формули для будь-якого виходу дешифратора без
використання таблиці істинності.
149. Синтез неповних дешифраторів.
150. Способи реалізації синхронних дешифраторів.
151. Пірамідальні дешифратори.
152. Визначення номерів виходів пірамідальних дешифраторів.
153. Матричні дешифратори.
154. Структурна схема матричних дешифраторів.
155. Синтез матричних дешифраторів.
156. Визначення номерів виходів матричних дешифраторів.
157. Порівняльний аналіз лінійних, пірамідальних і матричних дешифраторів
за швидкодією і за апаратними затратами.
158. Синтез дешифраторів на базі дешифраторів.
159. Способи розподілу адресних змінних між каскадами.
160. Визначення номерів виходів підсумкового дешифратора.
161. Реалізація логічних функцій на базі дешифраторів.
162. Визначення шифраторів.
163. Синтез шифраторів.
164. Недоліки шифраторів.
165. Структурна схема пріоритетного шифратора.
166. Синтез схеми виділення пріоритету.
167. Дисципліни виділення пріоритету в шифраторах.
168. Паралельна схеми виділення пріоритету.
169. Послідовна схеми виділення пріоритету.
170. Порівняльний аналіз схем виділення пріоритету.
171. Визначення мультиплексорів.
172. В чому полягає призначення мультиплексорів?
173. Структурний склад і принцип роботи мультиплексорів?
174. Синтез мультплексорів на базі булевих елементів.
175. Реалізація логічних функцій на базі мультплексорів.
176. Методи синтезу мультиплексорів на базі мультиплексорів.
177. Синтез мультиплексорів за допомогою каскадного з’єднання базових
мультиплексорів.
178. Визначення номеру входів мультиплексорів при використанні
каскадного з’єднання базових мультиплексорів.
179. Синтез мультиплексорів з використанням дешифраторів і лінійної
структури базових мультиплексорів.
180. Визначення номеру входів мультиплексорів з використанням
дешифраторів і лінійної структури базових мультиплексорів.
181. Реалізація операцій порівняння в комп’ютерах.
182. Синтез схеми порівняння на рівність двох операндів.
183. Синтез паралельної схеми порівняння на нерівність двох операндів.
184. Реалізація послідовної схеми порівняння на нерівність двох операндів.
185. Мажоритарні схеми.
186. Схеми контролю за парністю і непарністю.
187. Двійковий напівсуматор. Двійковий напіввіднімач.
188. Реалізація мікрооперацій інкремент і декремент на базв напівсуматорів і
напіввіднімачів.
189. Однобітний двійковий суматор.
190. Однобітний двійковий віднімач.
191. Мінімізація функції суми.
192. Суматор на базі напівсуматорів.
193. Властивість самодвійковості суматорів.
194. Реалізація багаторозрядних суматорів.
195. Реалізація багаторозрядних суматорів з врахуванням самовійковості.
196. Прискорення операції підсумовування.
197. Організація паралельного перенесення в суматорах.
198. Організація транзитного перенесення в суматорах.
199. Визначення часу затримки суматорів.
200. Суматори з груповим перенесенням.
8.2. Комплект тестів з дисципліни:
1. Тригер – цифровий пристрій, який призначений …
А. для виконання операції підсумовування
В. для прийому і зсуву інформації
С. зберігання інформації
D. немає правильної відповіді
2. Стан RS-тригера з прямим керуванням Qt=0. На входи подано R=1, S=0.
Визначити новий стан тригера Qt+1.
А. Qt+1=1; В. Qt+1=0 С. заборонна комбінація;
D. немає правильної відповіді
3. Стан R S -тригера з інверсним керуванням Qt=0. На входи подано R =1,
S =0. Визначити новий стан тригера Qt+1.
А. Qt+1=1; В. Qt+1=0 С. заборонна комбінація;
D. немає правильної відповіді
4. Для наступного фрагмента схеми дешифратора визначити номер заданого
виходу (адресна змінна а4 є найстаршою):
DCA1
A0
E
3
2
1
0
DCA1
A0
E
3
2
1
0
DCA1
A0
E
3
2
1
0
0
a2
DCA1
A0
E
3
2
1
01
a1
a0
a3
a4
Y?
А.Y13 ; B.Y19; C. Y12; D. немає правильної відповіді.
5. Визначити формулу, що забезпечує комутацію входу d24 мультиплексору
321 з виходом (адресна змінна А4 є найстаршою)
А. d24А4А3 A 2 A 1А0; B. d24А4 A 3А2 A 1А0; C. d24А4 A 3 A 2 A 1А0;
D. немає правильної відповіді.
6. Визначити тип тригеру:
1
1
1
1
X1
1 3
24
Q
Q
X2
А. Х1=D; X2=E; B. Х1=S; X2=R; C. Х1=D; X2= E ;
D. немає правильної відповіді.
7. Заданий двійковий однобітний суматор. Визначити формулу для виходу E .
a b e
SM
E S
a b e
А. ab ae be; B. a b b e a e ; C. a b a e b e ;
D. немає правильної відповіді.
8. Визначити функції збудження R S-тригеру для таблиці переходів Qt Qt+1 Qt Qt+1 А) R S B) R S C) R S
0 0 0 0 0 * * 0
0 1 0 * 0 1 * 1
1 0 0 0 1 0 0 *
1 1 1 0 * 0 1 * 1 *
D) немає правильної відповіді.
9. Визначити формулу для реалізації виходу Y21 дешифратора 532
(адресна змінна А4 є найстаршою).
А) Y21= А4А3 A 2 A 1А0; B) Y21=А4 A 3А2 A 1А0; C) Y21=А4 A 3 A 2 A 1А0;
D) немає правильної відповіді.
10. Визначити стан виходу Q2 JK-тригера з заборонним зв’язком в тактах 10-
13
А) 0001; B) 0000; C) 0011; D) немає правильної відповіді.
11. Для наступного фрагмента схеми мультіплексора визначити номер
заданого входу (адресна змінна а4 є найстаршою). MX3
2
1
0
A1
A0
0
MX3
2
1
0
A1
A0a4
?
MX3
2
1
0
A1
A0a0
y
a3
a2 a1
А)d19; B) d17; C) d25; D) немає правильної відповіді.
12. До виходу Q старшого тригера підсумовувального лічильника за
модулем 5 підключено вхід лічильника за модулем 2. Визначити
послідовність станів нового лічильника.
А) 0 1 2 3 4 512 13 14 150
B) 0 1 2 3 4 5 6 7 8 90
C) 0 1 2 3 4 8 9 10 11 120
D) немає правильної відповіді.
t
tt
t
t
J
KC
Q1
Q2
0 1 2 3 4 5 6 7 8 9 10 11 12 13
9. Методи навчання
Виконання лабораторних робіт з використанням наочних технічних
засобів навчання у вигляді систем моделювання за допомогою інженерних
пакетів проектування цифрових пристроїв; виконання індивідуальних
навчально-дослідних завдань; виконання і захист курсового проекту..
10. Форми контролю
Систематичний контроль за самостійною роботою студентів і якістю
засвоєння ними поточного навчального матеріалу:
- на лабораторних роботах шляхом перевірки підготовки до виконання
роботи;
- роботу над індивідуальними завданнями по лабораторним роботам;
- вивчення літератури, що рекомендувалася, та конспекту лекцій;
- оформлення звітів по лабораторним роботам.
Поточний контроль знань студентів проводиться:
- на лабораторних роботах оцінюється підготовка до роботи, обсяг її
виконання, результати захисту звіту;
- на лекційних заняттях виконується вибіркове опитування студентів;
- шляхом проведення модульних контролів знань студентів та
виставлення рейтингових оцінок знань студентів по усім видам занять.
11. Розподіл балів, які отримують студенти.
Оцінювання студента відбувається згідно положення «Про екзамени
та заліки у НУБіП України» від 20.02.2015р. протокол №6.
Оцінка
національна
Оцінка
ЄКTS Визначення оцінки ЄКТС
Рейтинг
студента, бали
Відмінно А ВІДМІННО – відмінне виконаннялише з
незначною кількістю помилок
90 - 100
Добре
В ДУЖЕ ДОБРЕ – вище середнього рівня
з кількома помилками
82 -89
С
ДОБРЕ – в загальному правильна
робота з певною кількістю грубих
помилок
74 -81
Задовільно
D ЗАДОВІЛЬНО – непогано, але зі
значною кількістю недоліків
64 - 73
Е ДОСТАТНЬО – виконання задовольняє
мінімальні критерії
60 - 63
Незадовільно
FX
НЕЗАДОВІЛЬНО – потрібно
працювати перед тим, як отримати
залік(позитивну оцінку)
35 - 59
F НЕЗАДОВІЛЬНО – необхідна серйозна
подальша робота
01 - 34
12. Методичне забезпечення
1. Методичні вказівки до самостійної роботи студентів з курсу
"Комп’ютерна схемотехніка ". - Донецьк, ДонНТУ, 2011.
2. Методичні вказівки до лабораторних робіт з курсу "Комп’ютерна
схемотехніка". - Донецьк, ДонНТУ, 2011.
13. Рекомендована література
основна:
1. Бабич М.П., Жуков І.А. Комп'ютерна схемотехніка. Підручник для
ВУЗів МК-Пресс 412с. 2004р.
2. Угрюмов Е.П. Цифровая схемотехника. – СПб., БХВ-Петербург, 2002 –
528с.
3. Завадский В.А. Компьютерная электроника. Киев, 1996.
4. Самофалов К.Г., Корнейчук В.И., Тарасенко В.П. Цифровые ЭВМ. – К.:
Выща школа, 1989. – 424 с.
допоміжна: 1. Интегральные микросхемы и их зарубежные аналоги. Справочник., М, КубК, 1997,
608с.
2. Логические ИС КР1533, КР1554, ч.1, М, КубК, 1993, 256с.
3. Логические ИС КР1533, КР1554, ч.2, М, КубК, 1993, 248с.
4. Шило В.Л. Популярные цифровые микросхемы.- М.:Радио и связь, 1991г., 352с.
5. Семенец.В.В., Хаханова И.В., Хаханов В.И. Проектирование цифровых систем с
использованием языка VHDL:Учебное пособие–Харьков:ХНУРЭ,2003.–492с.
1. Інформаційні ресурси
1. http://www.inp.nsk.su/~kozak/ttl/ttlh00.htm.
2. www.toroid.ru/jkubSV.html
3. http://www.chipmaker.ru/files/file/11130/
4. http://radiolub.ru/page/populjarnye-cifrovye-mikroshemy-spravochnik
5. http://asvcorp.ru/tech/digit/index.html
6. http://www.libkruz.com/9-83/raznoe.html
14. Програма навчальної дисципліни
Змістовий модуль 1. Типові комбінаційні вузли комп’ютерів
Тема лекційних занять 1,2. Комбінаційні пристрої для виконання
операцій декодування
Операційні та керуючі автомати. Взаємодія операційного автомату
(ОА) та керуючого автомату. Системи синхронізації цифрових пристроїв.
Параметри операційних елементів ОА.
Апаратна реалізація операцій декодування інформації в комп’ютерах.
Структурна організація дешифраторів. Лінійні, пірамідальні та матричні
дешифратори. Побудування дешифраторів на базі ІС дешифраторів.
Тема лекційних занять 3,4. Комбінаційні пристрої для виконання
операцій кодування Шифратори. Синтез шифратора. Пріоритетні шифратори. Структурна
схема пріоритетного шифратора. Синтез схеми виділення пріоритету.
Способи реалізації схеми виділення пріоритету..
Змістовий модуль 2. Асинхронні і синхронні однотактні тригерні
схеми (ТС)
Тема лекційних занять 5,6. Асинхронні тригерні схеми
Принципи побудування тригерних схем (ТС). Асинхронні ТС. Таблиці
переходів та функції збудження ТС. Часові діаграми ТС. Визначення
динамічних параметрів ТС.
Тема лекційних занять 7,8. Синхронні однотактові тригерні схеми
Синхронні ТС. RES-, DE-, DV-тригери. Таблиці переходів та функції
збудження синхронних ТС. Часові діаграми синхронних ТС. Визначення
динамічних параметрів синхронних ТС.
.
Змістовий модуль 3. Двотактні тригерні схеми і ТС з динамічним
керуванням.
Тема лекційних занять 9-12. Двотактні тригерні схеми.
Двоступеневі тригерні схеми. RСS-, DС-, JK-, ТС-тригери. Тригери з
заборонним зв’язком. Реакція ТС на завади сигналів. Захват сигналу та
проскок фронту в ТС. Визначення динамічних параметрів двоступеневих ТС.
Тема лекційного заняття 13. ТС з динамічним керуванням. ТС з динамічним керуванням. DС-тригери. Асинхронні входи тригерів.
ТС в інтегральному виконанні.
Тема лекційного заняття 14. Синтез ТС на базі ТС Синтез ТС на базі ТС. Методика синтезу. Практичні схеми
перетворення тригерів.
Змістовий модуль 4. Пристрої комп’ютерів
Тема лекційних занять 15-18. Синтез регістрових схем Апаратна реалізація операцій прийому інформації в комп’ютерах.
Структура регістрових схем. Синтез регістрів з прийомом інформації з
одного та кількох напрямів. Регістри зсуву. Реалізація операцій зсуву в ОА.
Реалізація перетворення послідовного коду у паралельний та навпаки.
Системи синхронізації регістрів. Використовування таблиці мікрооперацій.
Синтез регістрових пристроїв на базі регістрів в інтегральному виконанні.
Тема лекційних занять 19-22. Синтез двійкових суматорів
Напівсуматори. Синтез однобітного суматора. Мінімізація логічної
функції суми. Використання самодвійковості логічних функцій суми і
перенесення. Багаторозрядні суматори. Прискорення виконання операцій
підсумовування.
Тема лекційних занять 23-26. Синтез лічильників Апаратна реалізація операцій інкременту та декременту в комп’ютерах.
Лічильні схеми. Параметри лічильних схем. Типи переносу лічильних схем.
Синтез лічильних схем. Лічильні схеми з довільним модулем ліку.
Комбінаційні лічильні схеми.
Тема лекційних занять 27-30. Комбінаційні схеми порівняння та
пристрої для виконання операцій мультиплексування даних
Організація мультиплексорів. Побудування мультиплексорів на базі
інтегральних схем мультиплексорів. Цифрові компаратори. Схеми
порівняння для визначення рівності операндів. Схеми порівняння для
визначення нерівності двох операндів.
15. Структурно-логічна схема викладання дисципліни
Номер
змісто-
вого
модуля
Розділ
дисципліни
Теми лекцій
Тема
практичного
(лабораторного) заняття
Форма
контрол
ю знань
1
Типові
комбінаційні
вузли
комп’ютерів
Комбінаційні пристрої
для виконання операцій
декодування.
Л.р.№1. Синтез
дешифраторів на базі
дешифраторів
Захист
звітів з
л.р.
Комбінаційні пристрої
для виконання операцій
кодування
Л.р.№2. Синтез шифраторів
Захист
звітів з
л.р.
2
Асинхронні і
синхронні
однотактні
тригерні схеми
(ТС)
Асинхронні тригерні
схеми
Л.р.№3 Дослідження
асинхронних тригерних
схем
Л.Р.№4 Дослідження ТС з
комбінованим керуванням
Захист
звітів з
л.р.
Синхронні однотактові
тригерні схеми
Л.р.№5. Дослідження
синхронних однотактових
тригерних схем
Захист
звітів з
л.р.
3
Двотактні
тригерні схеми і
ТС з динамічним
керуванням
Двотактні тригерні схеми
Л.р.№6. Дослідження
двотактних ТС
Захист
звітів з
л.р.
ТС з динамічним
керуванням
Л.р.№7. Дослідження ТС з
динамічним керуванням
Захист
звітів з
л.р.
Синтез ТС на базі ТС
Л.р.№8. Дослідження ТС на
базі ТС
Захист
звітів з
л.р.
4 Пристрої
комп’ютерів
Синтез регістрових схем
Л.р.№9. Дослідження
регістрових схем на базі
тригерів
Л.р.№10. Синтез регістрів
на базі регістрів
Захист
звітів з
л.р.
Синтез двійкових
суматорів
Л.р.№11. Дослідження
напівсуматорів
Л.р.№12. Дослідження
суматорів
Захист
звітів з
л.р.
Синтез лічильників
Л.р.№13. Дослідження
лічильника на базі
лічильної схеми
Л.р.№14. Дослідження
двійкових лічильників
Л.р.№15. Дослідження
лічильних схем з довільним
модулем
Захист
звітів з
л.р.
Робочу програму склали доц., к.т.н. Б.С.Гусєв
