팀명 팀명 : ACEs: ACEs

목차목차

I.I. 팀원소개 및 역할분담팀원소개 및 역할분담II.II. 추진일정추진일정III.III. 설계사양설계사양

I.I. 구체적인 구체적인 SpecSpec

II.II. Block diagram & Block diagram & 응용분야응용분야

IV.IV. 설계내용 및 과정설계내용 및 과정I.I. Switched Capacitor Integrator(DAI)Switched Capacitor Integrator(DAI)

II.II. ComparatorComparator

III.III. 1bit DAC1bit DAC

ACEs_Electronics_Circuits2

목차목차

V.V. 설계결과설계결과VI.VI. 결론 및 고찰결론 및 고찰VII.VII.참고문헌참고문헌

ACEs_Electronics_Circuits3

팀원소개 및 역할분담팀원소개 및 역할분담 홍길동홍길동 (2200755)(2200755)

Discrete Analog Integrator Discrete Analog Integrator 회로 공동설계 및 회로 공동설계 및 Project Project 총괄총괄

나실험나실험 (2200806)(2200806) Discrete Analog Integrator Discrete Analog Integrator 회로 공동설계 및 회로 공동설계 및 Presentation Presentation 준비준비

황진희황진희 (2200844)(2200844) Comparator Comparator 회로설계회로설계

대장금대장금 (2200802)(2200802) 1bit DAC 1bit DAC 회로설계회로설계

ACEs_Electronics_Circuits4

추진일정추진일정

날짜

일정

11 월 12 월

28

29

30

1 2 3 4 5 6 7 8 910

주제선정

회로설계

1 차 Pspice Simulation

회로 수정 및 보완

발표자료 작성

ACEs_Electronics_Circuits5

설계사양설계사양 구체적인 설계 구체적인 설계 SpecSpec

Discrete Analog IntegratorDiscrete Analog Integrator IIREFREF=100=100 ㎂㎂ , AM=85dB, f, AM=85dB, f3dB3dB=50=50 ㎑㎑ , Phase Margin=40°, Phase Margin=40°

ComparatorComparator VVREFREF=0V, V=0V, VOFFSETOFFSET=50=50 ㎶㎶

1bit DAC1bit DAC VVREF+REF+=2.5V, V=2.5V, VREF-REF-=-2.5V=-2.5V MultiplexerMultiplexer 로 구현로 구현

ACEs_Electronics_Circuits6

설계사양설계사양 Block diagramBlock diagram

ACEs_Electronics_Circuits7

Analog

Input

1bit Digital Output

Switched Switched Capacitor Capacitor IntegratorIntegrator

Analog-to-Digital Analog-to-Digital Converter(ComparatConverter(Comparat

or)or)

1bit Digital-to-1bit Digital-to-Analog ConverterAnalog Converter

∑

응용분야응용분야 ADC(DSP, RFID ADC(DSP, RFID 등등 )) 오디오용 오디오용 DAC DAC 광대역 유무선 송수신기광대역 유무선 송수신기 (GSM, WCDMA (GSM, WCDMA 등등 ))

ACEs_Electronics_Circuits8

Analog-to-Digital ConverterAnalog-to-Digital Converter Flash ADCFlash ADC Pipeline ADCPipeline ADC Successive Approximation ADCSuccessive Approximation ADC Sigma-Delta ADCSigma-Delta ADC

ACEs_Electronics_Circuits9

Analog-to-Digital ConverterAnalog-to-Digital Converter ADCADC 의 해상도와 대역폭 사이의 관계의 해상도와 대역폭 사이의 관계

ACEs_Electronics_Circuits10

Desire MethodDesire Method

Reso

luti

on

Reso

luti

on

Bandwidth(in Time)Bandwidth(in Time)

Sigma-Sigma-DeltaDelta

Oversampling Oversampling A/D A/D ConverterConverter

Successive Successive ApproximationApproximation

PipelinePipeline

FlashFlash

Nyquist-rate Nyquist-rate A/D ConverterA/D Converter

Sigma-Delta ADC대역폭은 낮지만 높은 해상도를 가지기 때문에 Digital Audio 에 많이 사용되어 왔음

설계과정설계과정 Discrete Analog IntegratorDiscrete Analog Integrator

ACEs_Electronics_Circuits11

설계과정설계과정 Switched Capacitor Integrator(DAI)Switched Capacitor Integrator(DAI)

SwitchSwitch Transmission gatesTransmission gates

ACEs_Electronics_Circuits12

PMOS(gate)

NMOS(gate)

Switch

Output

0 1 ON Input

1 0 OFF -

설계과정설계과정 Switched Capacitor Integrator(DAI)Switched Capacitor Integrator(DAI)

CapacitorsCapacitors CCII : Sampling Capacitor, 1 : Sampling Capacitor, 1 ㎊㎊으로 결정으로 결정 CCFF : Holding Capacitor, 2 : Holding Capacitor, 2 ㎊㎊으로 결정으로 결정 CCII 와와 CCF F 의 값보다는 비율이 중요의 값보다는 비율이 중요

Clock(ФClock(Ф11, Ф, Ф22) ) 겹치지 않는 겹치지 않는 clockclock 22 ㎒㎒ , Duty 50%, Duty 50% 의 구형파의 구형파 VVpeak+peak+=+2.5V, V=+2.5V, Vpeak-peak-=-2.5V=-2.5V

ACEs_Electronics_Circuits13

설계과정설계과정 Switched Capacitor Integrator(DAI)Switched Capacitor Integrator(DAI)

2-stage CMOS OP-AMP2-stage CMOS OP-AMP

ACEs_Electronics_Circuits14

설계과정설계과정 Switched Capacitor Integrator(DAI)Switched Capacitor Integrator(DAI)

2-stage CMOS OP-AMP(0.52-stage CMOS OP-AMP(0.5 ㎛㎛공정공정 )) NMOSNMOS

LEVEL=1, VTO=0.7V, KP=190LEVEL=1, VTO=0.7V, KP=190 ㎂㎂ /V/V22, TOX=9, TOX=9 ㎚㎚ , , COX=3.8fF/COX=3.8fF/ ㎛㎛ 22

LAMBDA=0.1, GAMMA=0, CGDO=500 LAMBDA=0.1, GAMMA=0, CGDO=500 ㎊㎊ /m, CGSO=500/m, CGSO=500㎊㎊ /m/m

PMOSPMOS LEVEL=1, VTO=-0.8V, KP=68LEVEL=1, VTO=-0.8V, KP=68 ㎂㎂ /V/V22, TOX=9, TOX=9 ㎚㎚ , ,

COX=3.8fF/COX=3.8fF/ ㎛㎛ 22 LAMBDA=0.2, GAMMA=0, CGDO=500 LAMBDA=0.2, GAMMA=0, CGDO=500 ㎊㎊ /m, CGSO=500/m, CGSO=500

㎊㎊ /m/m VDD=+2.5V, VSS=-2.5VVDD=+2.5V, VSS=-2.5V IIREFREF=100=100 ㎂㎂ Compensation Capacitor(C1)=1Compensation Capacitor(C1)=1 ㎊㎊

ACEs_Electronics_Circuits15

설계과정설계과정 SC Integrator(DAI) SC Integrator(DAI) 전체 설계회로전체 설계회로

ACEs_Electronics_Circuits16

설계과정설계과정 1bit ADC(Comparator)1bit ADC(Comparator)

Integrator output > VIntegrator output > VREFREF=0V -> 1=0V -> 1

Integrator output < VIntegrator output < VREFREF=0V -> 0=0V -> 0 2-Stage CMOS OP-AMP2-Stage CMOS OP-AMP 에서 에서 Frequency Frequency

Compensation CapacitorCompensation Capacitor 만 제외만 제외

ACEs_Electronics_Circuits17

Input

Output

설계과정설계과정 1bit ADC(Comparator)1bit ADC(Comparator)

ACEs_Electronics_Circuits18

설계과정설계과정 1bit DAC1bit DAC

MultiplexerMultiplexer 를 이용하여 구현를 이용하여 구현 VVREF+REF+=+2.5V, V=+2.5V, VREF-REF-=-2.5V=-2.5V

ACEs_Electronics_Circuits19

Input

VREF+

VREF-

Output

Input Output

0 VREF-=-2.5V

1 VREF+=+2.5V

설계과정설계과정 1bit DAC1bit DAC

ACEs_Electronics_Circuits20

설계결과 설계결과 Pspice Pspice 검증검증 2-Stage CMOS OP-AMP2-Stage CMOS OP-AMP

ACEs_Electronics_Circuits21

설계결과 설계결과 Pspice Pspice 검증검증 2-Stage CMOS OP-AMP2-Stage CMOS OP-AMP

ACEs_Electronics_Circuits22

55,8.57,6.71 3 PMkHzfdBAM dB

설계결과 설계결과 Pspice Pspice 검증검증 ComparatorComparator

ACEs_Electronics_Circuits23

설계결과 설계결과 Pspice Pspice 검증검증 ComparatorComparator

ACEs_Electronics_Circuits24

설계결과 설계결과 Pspice Pspice 검증검증 CMOS First-Order Sigma-DeltaCMOS First-Order Sigma-Delta

ACEs_Electronics_Circuits25

결과비교결과비교

2-Stage CMOS OP-AMP

Original Design

DC gain(dB) 85 71.6

f3dB(kHz) 50 57.8

Phase Margin(degree) 40 55

ACEs_Electronics_Circuits26

결론 및 고찰결론 및 고찰 2-Stage CMOS OP-AMP2-Stage CMOS OP-AMP

수업시간에 배운 것을 바탕으로 구현할 수 있었음수업시간에 배운 것을 바탕으로 구현할 수 있었음 DC gainDC gain 이 원하는 만큼 나오지는 않았지만 대역폭과 이 원하는 만큼 나오지는 않았지만 대역폭과

phase marginphase margin 이 조금 나은 특성이 나옴이 조금 나은 특성이 나옴

ComparatorComparator ReferenceReference 전압을 기준으로 입력에 따라 전압을 기준으로 입력에 따라 1bit 1bit

digital digital 값을 출력시킨다는 것을 알게 되었음값을 출력시킨다는 것을 알게 되었음

1bit DAC1bit DAC MultiplexerMultiplexer 로 구현을 했으나 출력파형이 잘 나오지 로 구현을 했으나 출력파형이 잘 나오지

않았음않았음

ACEs_Electronics_Circuits27

결론 및 고찰결론 및 고찰 CMOS First-Order Sigma-Delta CMOS First-Order Sigma-Delta

ModulatorModulator 생각보다 쉽지 않은 설계이었음생각보다 쉽지 않은 설계이었음 참고문헌을 토대로 한 설계이었지만 결과를 도출하지 참고문헌을 토대로 한 설계이었지만 결과를 도출하지

못한 것에 대한 여운이 남음못한 것에 대한 여운이 남음 앞으로 설계에 대한 두려움이 생김앞으로 설계에 대한 두려움이 생김

ACEs_Electronics_Circuits28

참고문헌참고문헌 Jawaharlal Nehru Technological Jawaharlal Nehru Technological

University(Anand K. Chamakura)University(Anand K. Chamakura) IDDQ Testing of a CMOS first order sigma-delta IDDQ Testing of a CMOS first order sigma-delta

Modulator of an 8-bit oversampling ADCModulator of an 8-bit oversampling ADC IEEE PRESS(James C. Candy)IEEE PRESS(James C. Candy)

Oversampling delta-sigma data convertersOversampling delta-sigma data converters Bachelor of technology, Nagarjuna Bachelor of technology, Nagarjuna

University(Syam Prasad SBS University(Syam Prasad SBS Kommana)Kommana) First order sigma-delta modulator of an First order sigma-delta modulator of an

oversampling ADC design in CMOS using oversampling ADC design in CMOS using floating gate MOSFETsfloating gate MOSFETs

ACEs_Electronics_Circuits29

ThanksThanks

ACEs_Electronics_Circuits30