1

2

3

4

5

6

7

8

9

10

11

LDB: Load byte

LDH: Load half-word

12

MVK: Move signed constant

13

14

15

16

17

Registre A0 A1 B0 B1 B2 pour les opérations conditionnelles.

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

Seulement une partie des périphériques montrés

35

36

CPLD: Complex Programmable Logic Device

37

CPLD: Complex Programmable Logic Device (FPGA avec de la mémoire non-volatile)

38

39

Travailler surtout la création du code et la validation. Un peu l’architecture.

40

41

42

43

44

Code C: Efficacité dépend de l’application et du style de codage

45

46

47

48

49

50

51

52

53

Exemple pour 4 bits.

Pour passe d’un nombre négatif à un nombre positif (et le contraire), on inverse toutes les bites et additionne 1.

54

55

56

57

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

73

74