5.3. Álgebras de Boole y de conmutación. Funciones …roberto/asignaturas/EI/transparencias/EI_Tema_5... · •T8′, T10, T11 • T9 y T10 son casos particulares de T8 E.T.S. de

1

1ULPGC Electrónica Industrial - 4º ETSII

5.3. Álgebras de Boole y de conmutación. Funciones lógicas

5.3.1. Algebra de conmutación o algebra booleana5.3.1.1. Axiomas [ Wakerly 4.1.1 pág. 195]5.3.1.2. Teoremas de una sola variable [ Wakerly 4.1.2 pág. 198]5.3.1.3. Teoremas de dos o tres variables [ Wakerly 4.1.3 pág. 198]5.3.1.4. Teoremas de n variables [ Wakerly 4.1.4 pág. 200]5.3.1.6. Dualidad [ Wakerly 4.1.5 pág. 203]5.3.1.5. Equivalencia de símbolos

5.3.2. Representación estándar de funciones lógicas [ Wakerly 4.1.6 pág. 206]

5.3.3. Análisis de circuitos combinacionales [ Wakerly 4.2 pág. 209]5.3.4. Síntesis de circuitos combinacionales [ Wakerly 4.3 pág. 215]

5.3.4.1. Minimización del circuito combinacional [ Wakerly 4.3.3 pág. 220]

5.3.4.2. Mapas de Karnaugh [ Wakerly 4.3.4 pág. 221]5.3.4.5. Diseño en el mundo real


5.3.1. Algebra de conmutación o algebra booleana

– Complemento: X′ (negado de X)– AND: X ⋅ Y– OR: X + Y

Operadores Booleanos

Operadores binarios, funcional-mente descritos por una tabla de verdad

Axiomas • Cinco pares de axiomas– A1-A5– A1’-A5’

E.T.S. de Ingenieros Industriales Electrónica Industrial, 4º curso

® «Roberto Sarmiento y Sebastián López»

2



• Literal: Una variable o su complemento (valor negado)– X, X´, RST´, CS_L

• Expresión: Literales combinados por operadores AND, OR y NOT con los paréntesis necesarios– X+Y– P •Q •R– A + B •C– ((FRED •Z´) + CS_L •A •B´•C + Q5) • RESET′

• Ecuación: Expresión del tipo “Variable=Expresión”– P = ((FRED •Z´) + CS_L •A •B´•C + Q5) • RESET′

Otras definiciones



Símbolos lógicos



3


5.3.1.2.Teoremas de una sola variable

• Inducción perfecta


5.3.1.3.Teoremas de dos o tres variables

• T8′, T10, T11• T9 y T10 son casos particulares de T8



4


5.3.1.4.Teoremas de n variables

• Prueba utilizando inducción finita• Los más importantes son los de teoremas de DeMorgan


5.3.1.5. Equivalencia de símbolos

• Puertas NAND (DeMorgan T13)

• Puertas NOR (DeMorgan T13’)



5


5.3.1.5. Equivalencia de símbolos


5.3.2. Representación estándar de funciones lógicas

• Término producto: – Un literal o un producto de dos o más literales

• Término suma:– Un literal o una suma de dos o más literales

• Expresión de suma de productos: – Suma de términos producto

• Expresión producto de sumas:– Producto de términos suma

• Término normal:– Termino suma o producto en el que ninguna variable aparece más de

una vez.• Minitérmino de n variables:

– Término producto normal con n literales (existen 2n)• Maxitérmino de n variables:

– Término suma normal con n literales (existen 2n)



6


• Tabla de verdad con minitérminos y maxitérminos

5.3.2. Representación estándar de funciones lógicas


5.3.3. Análisis de circuitos combinacionales

• Los valores de las señales de salida dependen exclusivamente de los valores de las de entrada, no de su historia

• Formas de análisis de circuitos combinacionales– Exhaustivo (tabla de verdad)– Algebraico mediante expresiones (Álgebra de Boole)– Simulación o emulación utilizando herramientas CAD

• Escribir una descripción funcional en un lenguaje de descripción hardware (HDL)

• Definir la condiciones en las que realizar la prueba• Comparar los valores obtenidos a la salida con los esperados del

diseño• Repetir con valores hasta que se dé por válido el circuito diseñado

(punto muy crítico)



7


• Para cada una de las posibles combinaciones de valores a las entradas se obtienen los valores de las variables intermedias y las salidas.– Si tenemos “n” entradas habrá 2n combinaciones




• La función de salida es:

F = ((X + Y′) ⋅ Z) + (X′ ⋅ Y ⋅ Z′)= (X ⋅ Z) + (Y′ ⋅ Z) + (X′ ⋅ Y ⋅ Z′)



8


• Circuito que realiza la misma función utilizando un nivel menos



• Circuito OR-AND de dos niveles


Producto de sumas



9


• Ejemplos de sustitución de símbolos



• En algunas ocasiones puede escribirse en ecuaciones el funcionamiento del circuito

• Ejemplo, el circuito de una alarma

• Circuito que implementa las ecuaciones

5.3.4. Síntesis de circuitos combinacionales



10


• Es conveniente manipular la función lógica a F para minimizar el número de puertas




• Forma de suma de productos (SOP)

AND-OR

NAND-NAND



11



OR-AND

NOR-NOR

En CMOS se prefiere el POS, en TTL (NAND-NAND)

• Forma de producto de sumas (POS)



• Diseño sin minimizar• Tabla de verdad suma canónica

(suma de minitérminos)• Ejemplo:

detector de números primos– Entrada de 4-bit, N3N2N1N0

row N3 N2 N1 N0 F0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 13 0 0 1 1 14 0 1 0 0 05 0 1 0 1 16 0 1 1 0 07 0 1 1 1 18 1 0 0 0 09 1 0 0 1 010 1 0 1 0 011 0 0 1 1 112 1 1 0 0 013 1 1 0 1 114 1 1 1 0 015 1 1 1 1 0

F = ΣΝ3Ν2Ν1Ν0(1,2,3,5,7,11,13)



12


• Lista de mini-términos suma canónica



• Simplificación algebraica• Teorema T10, X • Y + X • Y’ = X

• Reduce el número de puertas y el de entradas por puerta• Las simplificaciones no suelen ser sistemáticas, por lo que

no puede garantizarse un resultado óptimo

5.3.4.1. Minimización del circuito combinacional



13


5.3.4.1. Minimización del circuito combinacional

• Circuito resultante


• Es una visualización gráfica del T10• Permiten realizar una minimización sistemática de la

función

5.3.4.2. Mapas de Karnaugh



14



• Mapa de Karnaugh de 3 variables

• En cualquier mapa de Karnaugh, los valores solamente pueden ser “1” y “0”.

• En caso de que existan “X”, habrá que asignarles un valor “1” ó “0” según el criterio de máxima minimización



• Example: F = Σ(1,2,5,7)



15


• Uso de los mapas de Karnaugh • Dibujar los “1” correspondientes a los minitérminos de la función• Encuadrar el mayor número posible de grupos rectangulares de “1”

hasta que no quede ninguno libre– El número de “1” en cada rectángulo tiene que ser múltiplo de 2– Está permitido pasar los bordes del mapa (en vertical y horizontal)

• Para cada uno de los rectángulos, obtener el término producto– Si la variable es “1” incluir la variable– Si la variable es “0” incluir la variable complementada– Si la variable vale a la vez “0” y “1” no incluir la variable

• Los rectángulos marcados y sus correspondientes términos producto se llaman “principales implicados”

• Esta minimización permite mínimo número de puertas y de entradas por puerta




• Ejemplo: detector de números primos



16



• Este circuito tiene tres entradas de puerta menos que en la solución algebraica anterior



• Otro ejemplo



17


• Otro ejemplo más

• Celdas 1 distinguidas• Implicantes primos



• Se pueden realizar mapas de Karnaugh de hasta seis variables.




18


5.3.4.5. Diseño en el mundo real

• Los circuitos tienen muchas entradas, por lo que los mapas de Karnaugh no pueden utilizarse, ya que es difícil manejar manualmente más de 6 entradas

• La corrección del diseño es mucho más importante que la minimización de puertas– Utilización de lenguajes de descripción de alto nivel para

especificar operaciones (HDL, C++, etc.)

• Utilización de programas para manipulación de expresiones lógicas y minimización de la lógica– PALASM, ABEL, CUPL – desarrollados para PLDs– VHDL, Verilog – desarrollados para ASICs



Documents

5.3. Álgebras de Boole y de conmutación. Funciones …roberto/asignaturas/EI/transparencias/EI_Tema_5... · •T8′, T10, T11 • T9 y T10 son casos particulares de T8 E.T.S. de