ディジタル無線システム用高周波フロントエンドの

高性能化・高機能化に関する研究

A Study on Performance Enhancement

and Functionality Improvement

for Digital Wireless Systems RF Front-Ends

2018年 2月

早稲田大学大学院 基幹理工学研究科

中津川 征士

Masashi NAKATSUGAWA

i

目 次

第１章 序論 ...................................................................................................................................... 1

1.1 本研究の背景 .......................................................................................................................... 1

1.2 本研究の目的 .......................................................................................................................... 2

1.3 本論文の構成 .......................................................................................................................... 5

第１章 参考文献............................................................................................................................ 9

第２章 Ｌ帯超低消費電力モノリシック低雑音増幅器 .................................................................... 11

2.1 はじめに ............................................................................................................................... 11

2.2 GaAs エンハンスメントモード FETとデプレッションモード FETの基本特性評価 ........ 11

2.2.1 利得 ................................................................................................................................ 14

2.2.2 雑音指数特性.................................................................................................................. 15

2.2.3 三次相互変調歪特性 ....................................................................................................... 17

2.2.4 FET基本特性評価のまとめ ........................................................................................... 19

2.3 回路設計 ............................................................................................................................... 19

2.4 結果および考察 ..................................................................................................................... 20

2.5 まとめ ................................................................................................................................... 25

第２章 参考文献.......................................................................................................................... 26

第３章 セルフアライン/選択イオン注入プロセスにて LD-FETと DFETを同時成形した超線形化

MMIC増幅器 ................................................................................................................................... 29

3.1 はじめに ............................................................................................................................... 29

3.2 提案技術 ............................................................................................................................... 30

3.2.1 LD-FETを製造するための多重イオン注入プロセス .................................................... 30

3.2.2 IM3を低減する最適な回路構成の検討 ......................................................................... 36

3.3 回路設計 ............................................................................................................................... 38

3.4 結果および考察 ..................................................................................................................... 41

3.5 本研究の位置付け ................................................................................................................. 44

ii

3.6 まとめ ................................................................................................................................... 44

第３章 参考文献.......................................................................................................................... 45

第４章 可変擬似伝送線路リアクタンスと三次元 MMIC構造を用いた無限移相器 ....................... 47

4.1 はじめに ............................................................................................................................... 47

4.2 可変擬似伝送線路リアクタンス回路を用いたアナログ型移相器 ......................................... 49

4.2.1 可変リアクタンス幅と移相器の可変位相幅の関係 ........................................................ 49

4.2.2 提案する可変リアクタンス回路の構成 .......................................................................... 50

4.2.3 提案する移相器の構成 ................................................................................................... 54

4.2.4 結果および考察 .............................................................................................................. 56

4.3 三次元MMIC構造を用いた 0/π2相ディジタル型移相器 .................................................. 60

4.3.1 従来の 2相ディジタル型移相器 ..................................................................................... 60

4.3.2 平衡―不平衡変換を活用した 0/π状態の実現 .............................................................. 61

4.3.3 平衡―不平衡変換を活用した 0/π2相ディジタル型移相器 .......................................... 62

4.3.4 結果および考察 .............................................................................................................. 63

4.4 可変擬似伝送線路リアクタンスを用いたアナログ型移相器と 0/π2相ディジタル型移相器か

ら構成される無限移相器 ............................................................................................................... 64

4.5 移相器の小型化と特性の広帯域化 ........................................................................................ 65

4.5.1 コプレーナ線路とマイクロストリップ線路の特徴比較 ................................................. 65

4.5.2 三次元 MMIC構造を用いたMMICの特長 ................................................................... 66

4.5.3 可変擬似伝送線路リアクタンスを用いたアナログ型移相器の小型化・広帯域化 ......... 66

4.5.4 結果および考察 .............................................................................................................. 67

4.6 本研究の位置付け ................................................................................................................. 69

4.7 まとめ ................................................................................................................................... 70

第４章 参考文献.......................................................................................................................... 71

第５章 直並列・並直列線路分割とポリイミド/アルミナ多層構造を用いた１：Ｎ電力分配・合成器

.......................................................................................................................................................... 73

5.1 はじめに ............................................................................................................................... 73

iii

5.2 従来の電力分配器の構成 ...................................................................................................... 74

5.3 ポリイミド/アルミナ構造による直並列分配電力分配器 ...................................................... 75

5.3.1 伝送線路の直列分配 ....................................................................................................... 76

5.3.2 伝送線路の並列分配 ....................................................................................................... 77

5.3.3 ポリイミド/アルミナ多層構成の三次元構造の活用 ....................................................... 77

5.3.4 電力分配器の電磁界シミュレーション .......................................................................... 78

5.4 実験結果 ............................................................................................................................... 79

5.4.1 並列（MS）/直列（Slot）電力分配器 ........................................................................... 79

5.4.2 直列（Slot）/並列（MS）電力分配器 ........................................................................... 81

5.4.3 直列（Slot）/並列（MS）電力分配器と直列（Slot）/並列（CPW）電力分配器との比較

................................................................................................................................................... 83

5.5 考察 ...................................................................................................................................... 85

5.6 本研究の位置付け ................................................................................................................. 86

5.7 高出力増幅器モジュールへの適用 ........................................................................................ 87

5.8 まとめ ................................................................................................................................... 87

第５章 参考文献.......................................................................................................................... 88

第６章 ポリイミド/アルミナ多層構造によるミリ波帯 RFフロントエンドボードの低損失化・小型

化技術 ............................................................................................................................................... 91

6.1 はじめに ............................................................................................................................... 91

6.2 ポリイミド/アルミナ多層構造の特性 ................................................................................... 92

6.2.1 RFボード用基板材料の特性比較 .................................................................................. 92

6.2.2 幅広マイクロストリップ線路の高周波特性 ................................................................... 93

6.3 RFフロントエンドボードの構成 ......................................................................................... 96

6.3.1 ポリイミド/アルミナ多層構造 RFフロントエンドボード ............................................. 96

6.3.2 RF MMICチップ ........................................................................................................... 98

6.4 結果および考察 ................................................................................................................... 101

6.5 本研究の位置付け ............................................................................................................... 106

iv

6.6 まとめ ................................................................................................................................. 108

第６章 参考文献........................................................................................................................ 109

第７章 結論 .................................................................................................................................. 111

謝辞 ................................................................................................................................................. 117

研究業績 ......................................................................................................................................... 119

1

第１章 序論

1.1 本研究の背景

1970年に大阪で開催された日本万国博覧会（大阪万博）において日本電信電話公社 電

気通信館に出品された未来の電話機「ワイヤレステレホン」[1-1]のコンセプトは、第一世

代携帯電話である自動車電話[1-2]-[1-4]として実現され、その後現在に至るまで着実に進歩

を遂げている。第一世代の携帯電話が富裕層やビジネス層でのプロフェッショナルユースの

色が濃く自動車備付や肩掛け式の形態であったことに対し、第二世代携帯電話[1-5]の端末

は、モトローラ社の小型携帯機マイクロ・タック[1-6]の登場を受け、平均体積約 150cc、重

量約 230ｇと大幅に小型・軽量化された。また、安価な無線呼出し（ポケベル）や PHSの

普及による移動通信の大衆化の流れをうけ、携帯電話の使用者層もマスユーザへと広がって

いった、さらに、エヌ・ティ・ティ移動通信網株式会社の導入した i-modeサービス[1-7]等、

携帯電話は音声を伝える電話から文字・写真や様々な情報を伝える移動体通信サービス基盤

上での新たなサービスを提供するインフラストラクチャとして発展した。この後、世界共通

方式を強く意識した第三世代携帯電話[1-8]が標準化・導入されると、通信速度は一層高速

化され、従来、固定通信インターネットにて利用されていた映像/ストリーミングサービス

等が携帯端末でも利用されるようになってきた。この変化は主流端末がフイーチャーフォン

からスマートホンにシフトすることによって一層拍車がかかり、さらなる大容量化のための

第四世代移動通信[1-9]が導入され、普及しつつある（図 1-1）[1-10]。また、研究開発の

図 1-1 携帯電話等の発展 [参考文献[1-10]より引用]

2

フェーズでは、2020年の商用化を目指した第五世代移動通信システムのコンセプト・実現

技術に関する議論や実証実験等の活動が活発化してきている[1-11]。

この様な携帯電話の世代の移り変わりを見渡したとき、無線システムとしては通信方式

の進化が顕著な特徴である。最初に起きた大きな変化は第一世代から第二世代への交代にお

いて、第一世代の携帯電話が周波数分割多元接続（FDMA）によるアナログ変復調方式で

あったのに対し、第二世代では時分割多元接続（TDMA）によるディジタル変復調方式に

変わったことである。また、第三世代では符号分割多元接続（CDMA）が、第四世代では

直交周波数分割多重方式（OFDM）が導入されてきている。無線システムにとっては、こ

れらの新方式の実現を可能とする十分なハードウェア性能を提供することが課題である。

さらに、これらの通信方式の観点での技術の進化とあわせて、サービス提供の観点では、

どの世代においても要求される機能・性能として、「小形・軽量で持ち運び易く使い易いこ

と」、「長時間利用できること」、「高速・大容量の通信ができること」、「どこでも・いつでも

使えること」等が挙げられる。これらのうちのいくつかは、通信方式の進化によって解決さ

れる側面を持つ。例えば、高速化・大容量化は、周波数/時間/空間における無線リソースの

効率的な活用によって実現でき、それに適した変復調技術・多重化技術・多元接続技術の導

入によって解決が期待できる。一方、その通信方式を実現する上で無線通信システムを構成

する部品レベルでの技術革新が課題となるものもある。例えば、小型化・軽量化・長時間利

用などは、特定の通信方式における課題ではなく、ハードウェアを構築する上での普遍的な

課題である。また、一部の特性の達成において異なる 2つの技術要求条件の間でトレードオ

フの関係になってしまうものもある。これらの課題に対しては、単に部品レベルの性能向上

だけでなく、通信方式に基づいて要求される機能・性能を各構成ユニットに適切に割り当て

るシステム設計を行うなどの解決手段が望まれる。

以上述べたように、無線システムの継続的な発展を支えるには、無線システムとしての

新しい通信方式の創出と、その通信方式の実現およびシステムの構築を可能とする部品レベ

ルでの技術革新が重要である。本論文は、これらの状況を踏まえた部品レベル、特にアナロ

グ回路で構成される高周波（RF）フロントエンドの課題解決策に対する検討と成果をまと

めたものである。

1.2 本研究の目的

本論文においては、無線システムの利便性・可用性の向上を図るため、ディジタル変復

調技術を用いた通信方式を採用する無線システムにおいて、システムを構築する RFフロン

トエンドに関する高性能化・高機能化技術を確立することを目的とする。

無線システムのユーザの感じる使い勝手、いわゆる使用感として表れる利便性や可用性

の改善を考える場合に、最初のステップとして、使用者の観点での性能の把握が大切である。

この指標は測定可能な物理量であったり、アンケート調査等をベースにした主観評価値であ

ったりする。例えば、手に持ったときの大きさや重さ、スクリーンの見やすさ、１回の充電

で使い続けられる長さ、使えるエリアの広さ、ファイルダウンロードやストリーミングでの

視聴のスムーズさ、などが評価指標として挙げられる。2つめのステップは、これらの指標

3

値を改善するための高性能化・高機能化に関する技術的な対応付けである。これらの改善で

は、１つの指標に関する改善が、対応する１つの技術の研究開発に直結している場合もある

が、複数の技術にまたがって関わるものもある。さらには、複数の技術間のトレードオフに

なるものもある。その上、無線システムにおいては、必要な改善を基地局側に施す場合、端

末側に施す場合、両者への対処が必要な場合もありえる。最後のステップでは、それらの技

術的な対応付け結果に基づいて、どのハードウェア構成要素を改善するのかを見極め、具体

的な特性改善のための研究開発を遂行することになる。ここでは、無線システムが採用する

通信方式の諸元を踏まえて、受信系であれば、通信媒体を伝搬する信号の受信部、受信した

信号から伝送された情報を取り出す復調部、そして情報授受や表示に渡る課題の解決を、送

信系では、入出力インタフェースからの情報の取り込み、情報を伝送に適する形式へ変換す

る変調部、通信媒体へ向けて信号を送り出す送信部に渡る課題の解決を目指すこととなる。

さらに電池、アンテナ、表示画面などの個別部品や筐体等に関しての課題もありうる。以上

述べた関係を模式的に図 1-2に示す。

限られた周波数資源を有効活用することは全ての無線システムに常に求められる課題で

あり、我が国においては総務省による周波数再編アクションプランの中でも無線システムの

ディジタル化の必要性について言及されている[1-12]。この要請に応えるように、多くの無

線システムは周波数利用効率を高くすることが可能なディジタル変復調技術をベースとし

た通信方式に変更されてきている。携帯電話における第一世代から第二世代への技術の変化

もこの流れに沿ったものである。

図 1-2 無線システムへの要求とハードウェア構成要素との関係

4

無線システムの通信方式がアナログ変復調技術からディジタル変復調技術へと変革を遂

げたことは、システムの構築方法にも大きな変化をもたらすことになる。通信を高速化する

うえでアナログ変復調を用いた場合、多くの情報を扱うことはベースバンド信号としての帯

域の拡大に直結しており、この点を主眼にハードウェアの研究開発を推進してきた。一方、

ディジタル変復調においては、単なるベースバンド信号の帯域拡大だけではなく、多値化に

よって周波数利用効率の向上が可能である。ただし、そのためには I-Q軸上に配置される信

号点の位相空間上での精度を維持する必要があり、送受信系において幅広い入力レンジに渡

る信号の線形性、低雑音・高出力に基づく信号対雑音比の確保、および局部発振器で生成さ

れる基準周波数の高安定性が求められる。このため、広帯域のベースバンド信号に対応でき

るだけでなく、システム全体でディジタル信号の送受信に適したハードウェア特性を達成し

なくてはならない。

ディジタル変復調を用いた無線システムは、一般に RFフロントエンド、ディジタル信号

処理部、外部インタフェース（I/F）によって構成される。図 1-3に無線システムの構成例

を示す。RFフロントエンド、ディジタル信号処理部、および外部 I/Fは、ともにそれを構

成する複数の部品によって構成されている。

無線システムの通信方式がディジタル変復調になった後も、技術の進歩によって無線シ

ステムの高度化は益々進展している。ここで具体的に大きな役割を果たしているのがディジ

タル信号処理部の能力の向上である。ディジタル信号処理を担うプロセッサは時代とともに

飛躍的に計算能力が高まっている。このようなプロセッサはディジタル回路として構成され

図 1-3 ディジタル変復調を用いた無線システムの構成例

5

る論理素子の集合体であるが、ディジタル回路に特徴的な点は、半導体製造プロセスの微細

化や能動素子の駆動電圧の低下によって、原理的には論理素子の構成をかえることなく高速

化・低消費電力化が可能なことである。これは、結果としてプロセッサとしての信号処理の

高速化や回路の低消費電力化が電源電圧に対してスケーラブルに実現できることを意味す

る。

一方、無線信号がディジタル化された現在でも、その信号の入出力段である送信機、受

信機においてはアナログ回路が欠かせない。無線システムにおいて空中を伝搬するディジタ

ル変調された電波は信号としてはアナログであって、受信系での低雑音増幅器、受信ミキサ、

フィルタ等にはアナログ信号として伝達される。同様に、送信系ではディジタル変調信号を

アナログ信号としたうえで送信ミキサ、フィルタ、送信増幅器を通じて空中に送信される。

ここで、アナログの世界とディジタルの世界とを橋渡しする AD/DA コンバータによって、

アナログ信号とディジタル信号とは結び付けられている。ディジタル回路と異なり、アナロ

グ回路は単に電源電圧を低電圧化することによってスケーラブルに高速化・低消費電力化す

ることは難しい。ディジタル信号の処理では、能動素子は ON/OFFの 2つの状態を表現で

きれば動作可能であるが、アナログ回路での能動素子は、電圧に対する電流の立ち上がり特

性の急峻さや、素子内部での雑音の発生量などが直接回路の性能に反映される。このため低

電圧動作するアナログ回路に適した能動素子が必要であり、動作電圧を下げた場合において

も性能が劣化しない回路構成が必要となる。また、ディジタル信号処理によって生まれる特

長を活かすために、アナログ回路には低雑音性や高線形性など、これまで以上の特性改善が

要求される。

以上述べたように、ディジタル変復調の無線システムの継続的な発展を支えるためには、

ディジタル回路の高速化・省電力化だけでなく、アナログ回路の高度化・高機能化は必須で

ある。このような状況を鑑み、本論文ではディジタル変復調の無線システムの RFフロント

エンドに着目し、無線システムの可能性をさらに拡大するために、RFフロントエンドの構

成要素である低雑音増幅器、高出力増幅器、移相器、実装基板などに渡った性能向上に関す

る検討を研究テーマとする。

1.3 本論文の構成

本論文では、ディジタル変復調の無線システムを前提とし、その RFフロントエンドの高

性能化・高機能化について論述する。図 1-4に本論文の構成を示す。また、図 1-5に RFフ

ロントエンドを中心とした無線システムの構成と各章で論ずる研究内容との関係を示す。

第１章では、無線システムの研究開発の動向を踏まえた上で、ディジタル変復調の無線

システムにおけるアナログ回路の役割を議論し、RFフロントエンドにおける研究開発の意

義と課題を述べている。

第２章では、L帯低雑音増幅器に関する低雑化・低消費電力化・高利得化について記述す

る。雑音指数の低い受信系によって無線システムの受信感度を向上させることができ、小レ

ベルの信号受信が可能になる。これは、通信距離の拡大や不感地域の減少に貢献し質の高い

サービスの提供につながる。特に、アンテナで受信した信号を最初に受ける受信系の低雑音

6

増幅器の雑音指数は、受信系全体の雑音指数に大きな影響力をもつ。このため低雑音増幅器

の雑音指数の改善が重要である。また、端末の小型化のためには低消費電力、高利得、小型

であることが求められる。このような要求条件に応えるために、本章では、まず低雑音・低

消費電力・高利得な低雑音増幅器を実現するのに適した能動素子の条件を実験的に検証する。

次に、特長の異なる能動素子の組み合わせを検討し、それを踏まえて低雑音・高利得・小型

といった条件を満たしつつ低消費電力化を達成する回路を提案し、モノリシックマイクロ波

集積回路（MMIC）の試作によって提案回路構成の有効性を実証する。

第３章では、幅広い入力信号レンジに対して優れた線形性を持つ線形増幅器について記

述する。ファイルダウンロードや映像サービスでのスムーズなレスポンスのためには、通信

の高速化が必須である。このために OFDM等の広帯域なディジタル変調方式が採用される

が、サブキャリアを重ね合わせた信号は確率的にピークを発生することが知られている。こ

の状況をアナログ信号としてとらえた場合、幅広い入力レンジにて歪を発生しないことが求

められる。本章では、増幅器の線形化・低歪化について能動素子と回路構成の両面からの性

能向上に関する技術を提案する。通常の能動素子のサイズを大きくする歪特性の改善法では、

能動素子のサイズに比例して回路面積や消費電力が大きくなるが、線形動作に優れた能動素

子を活用することによって、能動素子のサイズを保ったまま消費電力の増加なく線形性が改

善できることを示す。さらに、異なる特長の 2種類の能動素子同時形成による利得と歪特性

の最適化、能動素子の入力インピーダンスを小さく見せる回路構成面での低歪化、整合回路

を兼ねたゲートバイアス回路への抵抗・容量（RC）構成採用による小型化など、回路設計

上の特性改善技術を提案し、MMIC試作による特性評価によって提案技術の有効性を実証

する。

第４章では、アナログ信号処理を行う上でのキーデバイスである高周波信号用移相器の

可変位相量拡大技術について記述する。移相器は無線システムの高機能化に貢献する回路で

ある。アレー状アンテナのビーム方向操作において、移相器はレベル調整器とともに各アン

テナに対する信号の重み付けに用いられるが、ビーム方向操作が可能となると、ユーザ分布

や特定のユーザに対しての通信条件を無線システムとして制御することによって空間多重

による通信高速化や送受信可能エリアの拡張が可能となり、より満足度の高い通信を提供で

きる。また、移相器はプリディトーション等の低歪化技術での位相調整回路に活用すること

ができ、高出力増幅器の低歪化に適用することによって無線システムとしての高出力化が可

能である。本章では、360°の位相制御を行う無限移相器の実現を目的とし、0°から 180°

超の位相制御を可能とする新たな可変リアクタンス回路と、0°と 180°の 2つの位相条件

の制御を可能とする平衡―不平衡変換と高周波スイッチから構成される 2相切替回路を提

案し、それぞれを移相器として試作し特性評価を行う。可変リアクタンス回路では、従来と

同じ製造プロセスのバラクタを用いることで他の回路素子を含めたMMIC化を可能としつ

つ、バラクタの容量変化に応じて直列共振条件と並列共振条件とを満たす構成とすることに

よって、従来比約 4倍以上の 208°の位相変化量を実現する。2相切替回路では、三次元

MMIC構造を用いて形成されるスロット線路をマイクロストリップ線路に変換する構成に

おいて、スロット線路の分岐における信号伝送経路を高周波スイッチで切替えることによっ

7

て 0°と 180°の 2つの位相条件を作り出すことできる。また、0°から 180°超の位相制

御を可能な移相器と 0°と 180°の位相条件を切替えることができる 2相ディジタル型移相

器を組み合わせることによって 360°以上の位相制御が可能な無限移相器が実現できる。以

上の提案技術および回路構成を、MMIC試作によって実証する。さらに、三次元MMIC構

造では方向性結合器の広帯域化や電気長の長い伝送線路を用いた回路の小型化が可能とな

り、より広帯域で小型な無限移相器が実現できることをMMIC試作によって実証する。

第５章では、高出力増幅器モジュールを効率的に構成するために直列分配と並列分配を

交互に繰り返す構造によって構成される 1:N電力分配器について述べる。送信用増幅器の

高出力化は、無線システムの大電力送信を可能とし、通信距離の拡大や不感地域の解消がで

きるため重要である。高出力増幅器を構成する上で大切なのは増幅素子としての能動素子の

選択である。通常、増幅器として高出力を得るためには大電力を扱うことができる大きなサ

イズの能動素子が必要になる。定性的には大きなサイズの能動素子の入力インピーダンスは

ゲート幅等が広くなることに反比例して小さくなる。あまりに小さな入力インピーダンスの

場合、その整合回路の設計は難しく、急峻なインピーダンス整合を行うと狭帯域特性になっ

たり、帯域を確保のため徐々にインピーダンス整合を行うと整合回路が大きくなったりする。

このため、ある程度取扱い易い大きさの増幅器と広帯域な電力分配器/電力合成器によって

高出力増幅器モジュールを構成することが有効である。一方、電力分配器も従来手法では 4

分の 1波長（λ/4）線路を回路の基本とするため回路が大型化し易く、狭帯域特性になり易

い傾向にある。本章では、線路の直列分配と並列分配を組み合わせるという今までとは異な

るアプローチでの電力分配方法を提案し、試作によって特性評価を行うことで提案技術の有

効性を実証する。

第６章では、ポリイミド/アルミナ多層構造を活かしたミリ波用フロントエンドモジュー

ルでの低損失化・小型化技術について記述する。ミリ波は周波数資源の開拓による活用が今

後も期待できる周波数帯であり、広帯域通信システムにとって魅力的な周波数帯である。広

帯域を一続きの周波数帯として確保できることは、高速・大容量な無線システムの実現にと

って装置構成を簡素化できる基本的な条件であり、ユーザがストレスなく無線通信を楽しむ

ためには極めて重要な条件である。一方、ミリ波については未だに多くの技術課題が残され

ている。無線システムを構築するうえでアナログ回路は基板に実装されて筐体に収容される

が、多くの基板材料でミリ波の誘電正接は無視できないほど大きくなり線路の損失が増大す

るため、適切な実装手段が必要である。本章では、ミリ波用のアナログ回路モジュールを実

現するため、ポリイミド多層薄膜構造を活用した幅広マイクロストリップ線路による低損失

化とアルミナ多層構造を活用した集積回路（IC）実装を組み合わせたモジュール構造を提

案し、RF用MMIC、制御用 IC、個別部品を一体構造として作りあげた RFフロントエン

ドモジュールを試作し、提案技術の有効性を実証する。

第７章では、第２章から第６章において提案されたディジタル無線システム用 RFフロン

トエンドの高性能化・高機能化技術について総括し、本論文の意義および有用性をまとめる。

8

図 1-4 本論文の構成

図 1-5 ディジタル無線システムの構成と各章で論ずる研究内容との関係

9

第１章 参考文献

[1-1] 日本電信電話株式会社, “NTT技術史料館デジタルアーカイブ,” [Online], Available:

http://www.hct.ecl.ntt.co.jp/digitalarchives/03.html

[1-2] 伊藤貞男, 松坂泰, “自動車電話方式の概要（自動車電話方式＜特集＞）,” 日本電信電

話公社 電気通信研究所研究実用化報告, vol.26, no.7, pp. 1821-1836, July 1977.

[1-3] 伊藤貞男, “自動車電話方式（我が国の移動通信＜小特集＞）,” 電子通信学会誌, vol. 63,

no. 7, pp. 122-127, Feb. 1980.

[1-4] W. R. Young, “Advance mobile phone service: introduction, background and

objective,” Bell Syst. Tech. J., vol. 58, no. 1, pp. 1-14, Jan. 1979.

[1-5] デジタル方式自動車電話システム（PDC: Personal Digital Cellular

TelecommunicationSystem）, 一般社団法人 電波産業会 RCR STD-27, Apr. 30,

1991.

[1-6] From Associated Press, “Motorola has a pocket-size cellular phone,” Los Angeles

Times, Apr. 26, 1989. [Online], Available:

http://articles.latimes.com/1989-04-26/business/fi-1843_1_cellular-service-tac-pers

onal-telephone-pocket-size-cellular-phone.

[1-7] 榎 啓一, “iモードサービスの概要 ―21世紀の情報配信インフラストラクチャ―,”

NTT DoCoMoテクニカルジャーナル, vol. 7, no. 2, pp. 6-11, July 1999.

[1-8] Detailed specifications of the terrestrial radio interface of International Mobile

Telecommunications-2000, Recommendation ITU-R M.1457-0, International

Telecommunication Union, May 2000.

[1-9] Detailed specifications of the terrestrial radio interface of International Mobile

Telecommunications-Advanced, Recommendation ITU-R M.2012-0, International

Telecommunication Union, Jan. 2012.

[1-10] 田原 康生, “2020年代に向けたワイヤレスブロードバンド戦略,” 電波利用促進セミ

ナー2015in九州, 総務省九州総合通信局及び一般社団法人 九州テレコム振興センタ

ー主催, June 26, 2015. [Online], Available:

http://kiai.gr.jp/jigyou/h27/PDF/0626p1.pdf.

[1-11] 総務省総合通信基盤局電波部電波政策課, 電波政策 2020懇談会 報告書, pp. 5-6,

July 2016.

[1-12] 総務省総合通信基盤局電波部電波政策課, “「周波数再編アクションプラン（平成 28

年 11月改定版）」の公表,” 総務省報道資料, Nov. 18, 2016. [Online], Available:

http://www.soumu.go.jp/main_content/000449260.pdf.

11

第２章 Ｌ帯超低消費電力モノリシック低雑音増幅器1

2.1 はじめに

移動体通信サービスの普及において、ユーザにとって使い易い移動機端末であることは

重要であり、移動体通信の方式の進化にかかわらず常に求められる条件となっている。ユー

ザにとっての使い易さとはいくつかの観点によって評価することができるが、特に、ハード

ウェアとして要求条件として、移動機端末には、長時間動作が可能であること、使い易い大

きさ、および重さであることが求められている。一般に、電池は移動機端末を構成する数多

くの部品のうち、単体の部品としてはサイズおよび重量ともに最大である。そのサイズと重

量は、電池として蓄えることができる電力の容量に概ね比例しているため、移動機端末に用

いられる能動回路等の電力消費の削減が実現すれば、大きな電力を保持する必要がなくなる

ため電池を小型化できるし、同じ電池を用いた場合には長時間の使用ができる。このように、

移動機端末の小型化・軽量化・長時間使用を可能とするため、消費電力削減に有効な低電圧・

低電流駆動回路の実現が鍵となる [2-1]-[2-9]。

携帯機端末のディジタル信号処理に用いられるディジタル回路は、それを構成する論理

回路の駆動電圧を下げることによって、消費電力をほぼ電圧の二乗で低下させることができ

る。実際、ディジタル回路に用いられる Si系トランジスタではプロセスの微細化技術等の

進展のおかげで低電圧動作が可能になってきている。アナログ回路においても、ディジタル

回路と同様に駆動電圧を下げることができれば、消費電力も減るだろうし、同じ電源電圧を

共有することができれば、直流‐直流（DC-DC）コンバータの様な供給電圧変換デバイス

も不要になり、消費電力削減と回路構成の簡易化等、大きな効果が期待できる。一方、規定

の電位レベルを基準とした 0/1判定を動作の基本とするディジタル回路と異なり、小信号か

ら大信号にわたる振る舞いそのものが性能に直結するアナログ回路では、ただ単に能動素子

への供給電圧をさげるだけでは、求められる性能を維持することが困難となるので、低電圧

駆動に適したデバイスの選定や回路構成上の工夫が必要となる。

アナログ回路のうち、極めて低い受信電力を扱う受信用低雑音増幅器は、低消費電力で

あることが求められ、雑音指数と三次相互変調歪特性との間にはトレードオフが存在する。

本章においては、2V・1mAという極めて小さな消費電力にて動作可能な低雑音増幅器の提

案と検討結果を記述する。

2.2 GaAs エンハンスメントモード FET とデプレッションモード FET の基

本特性評価

量産性の向上や均質なデバイス性能の確保のためにイオン注入法をセルフアラインプロ

1 本章の内容は、研究業績[P-3]、[IC-1]、[DC-4]、[DC-10]による。

12

セス用いた GaAsメタル‐半導体電界効果型トランジスタ（MESFET）の製造法が報告さ

れている[2-10]。この製造法では、ダミーゲートによってゲート長の短いMESFETを製造

可能である。さらに、チャネル形成に用いる Siイオンの注入条件を制御することだけで、

同一基板上に異なる性質を持つエンハンスメントモード FET（EFET）とデプレッションモ

ード FET（DFET）を作り分けることが可能である。ただし、イオン注入量の違いにより

チャネル内での不純物濃度の広がりに違いが生じるため、結果的に両者の RF特性に違いが

生じることは容易に想像できる。いくつかの特徴的な特性を実測によって確認した。

測定に用いたMESFETのゲート幅は 100µmであり、EFETのチャネルは Siイオンを

30 keV 、4.0×10l2 cm-2にて注入して形成し、DFETは、30 keV 、11.2 ×10l2 cm-2にて

注入して形成した。これらの違いはイオン注入濃度だけである。イオン注入濃度の違いだけ

で異なる特長を持つ素子を製造可能である点は、価格競争力を維持しつつ高機能な ICを製

造できるメリットとなる。

相互コンダクタンス（gm）、最大安定利得（MSG）、ゲート‐ドレイン間容量（Cgd）、ド

レイン‐ソース間抵抗（Rds）を高周波測定に基づくフィッティングより求めた。使用した

測定環境は、Hewlett-Packard 社の HP8510、HP4145、および IC-CAPである。結果を、

図 2-1および図 2-2に示す。また、電流利得遮断周波数（fT）、ゲート‐ソース間容量（Cgs）

を図 2-3に示す。これらの特性はドレイン電圧 2Vにて測定した。また、ゲート電圧は測定

条件のドレイン電流となる値を設定した。

図 2-1 gm、Rdsのドレイン電流依存性

0 2 4 6 8 10 120

5

10

15

20

25

0

1000

2000

3000

4000

5000

ドレイン・ソース抵抗

Rds（Ω）

相互コンダクタンス

gm（m

S）

ドレイン・ソース電流 Ids （mA）

DFET

EFET

DFET

EFET

gm

Rds

13

図 2-2 MSG、Cgdのドレイン電流依存性

図 2-3 fT、Cgsのドレイン電流依存性

0 2 4 6 8 10 120

5

10

15

20

25

0

0.05

0.10

0.15

0.20

ゲート‐ドレイン容量

Cgd（pF）

最大安定利得

MS

G（dB）

ドレイン・ソース電流 Ids （mA）

DFET

EFET

DFET

EFET

MSG

Cgd

0 2 4 6 8 10 120

5

10

15

20

0

0.10

0.20

0.30

0.40ゲート‐ソース容量

Cgs（pF）

電流利得遮断周波数f T（GHz）

ドレイン・ソース電流 Ids （mA）

DFET

EFETDFET

EFET

fT

Cgs

14

2.2.1 利得

EFETの相互コンダクタンス（gm）が高くなることは先行事例によっても報告されてい

る[2-9]。図 2-4に、EFETと DFETのゲート電圧（Vgs）に対する gm特性を示す（ゲート

幅 100µm、ドレイン電圧 2V）。測定装置として HP4145を用いた。K値は、

K=Δgm/ΔVgs （2-1）

によって表されるが、この数値は、Vgsが閾値電圧（Vth）近傍での gm-Vgs特性の傾きを示

す特性値である。EFETと DFETの K値は、それぞれ 200mS/Vmm、150mS/Vmmである。

また、最大の gmは、それぞれ 230mS/mm、200mS/mmであり、gm-Vgs特性の傾きは EFET

の方が大きい。

図 2-4 gmの Vgs依存性

Rds特性はほぼ同じであって、gmは EFETのほうが DFETと比較し全てのドレイン電流

において大きくなっている。例えば、1mAにおいて、EFETの gmは 8.8mSであり、DFET

では 7.2mSである。MSGにおいても、EFETのほうが DFETより大きく、これは gmが

EFETの方が大きく Cgdが、ほぼ同等の特性であることに基づく。

高周波特性と DC特性評価から、EFETの持つ利得が大きな特長は主に gm特性の違いに

よると考えられる。gmが大きいということは、利得が大きいことを示唆しており、EFET

の方がどの電流レベルにおいても DFETより大きな利得を持つことが分かる。

-1.5 -1.0 -0.5 0 0.5 1.00

5

10

15

20

25

相互コンダクタンス

gm（m

S）

ゲート・ソース電圧 Vgs （V）

DFET

EFET

Wg=100µm

15

2.2.2 雑音指数特性

雑音指数は、FETの等価回路パラメータモデルを用いて記述すると、式（2-2）のように

表現することができる[2-11]。

𝐹𝑚𝑖𝑛 = 1 + 2𝜋𝐾𝑓𝑓𝐶𝑔𝑠√𝑅𝑠 + 𝑅𝑔

𝑔𝑚 (2-2)

ここで、Fminは最小雑音指数、Kfはフィッティング係数（約 2.5）、fは動作周波数であ

る。EFET と DFETの製造時のイオン注入加速電圧は同じであるので、イオン濃度のみが

異なり、同じフィッティング係数を用いて比較するのは妥当である。

EFETと DFETの Fminを、式（2-2）を用いて計算し、結果を図 2-5に示す。ドレイン

電流が 5mAより小さな領域において、EFETの Fminが DFETより小さなことが分かる。

雑音指数の振る舞いの違いは、両 FETの fT、Cgs、gmの特性値から説明が可能である。EFET

の gm値は、全ドレイン電流値に渡って大きく、Rg+Rsの値は両 FETでほぼ同じ値である。

ドレイン電流値が小さくなるに従って、Fminに対する gmの寄与度が著しく大きくなってく

る。EFETの Cgsは DFETより大きいのだが、EFETの gmは低ドレイン電流領域において

高い fT性能を維持できる程度に十分大きい。結果として、EFETは、その高い fT性能のお

かげで良い低雑音特性を持つこととなる[2-12]。

図 2-5 Fminのドレイン電流依存性

0 2 4 6 8 10 120

0.1

0.2

0.3

0.4

ドレイン・ソース電流 Ids （mA）

DFET

EFET

最小雑音指数

Fm

in（ｄ

B）

16

Cgsのドレイン電流依存性を明確化するためにドレイン電流 1mA時の Cgs値にて規格化

して図 2-6に示す。ここで、Cgsの値は図 2-3に示されたものを用いている。ドレイン電流

が 5mAより大きくなると、EFETの Cgs値は目立って大きくなるので、この領域での fT、

Fmin特性の劣化の原因となっている。この状況は、図 2-3での fT特性の振る舞いを見たと

きに、EFETでは 5mAにおいて最大値を示し、それ以上の電流領域では下がってきている

ことからも確認できる。

図 2-7に、EFETと DFETの 2GHzにおける Fminと付随利得を示す(ドレイン電圧 2V)。

EFET は DFET と比較し、特に低ドレイン電流領域において Fmin特性が良くなる。また、

付随利得も低ドレイン電流領域において EFETのほうが大きいことが確認できた。

このように、Fminおよび fT特性ともに、EFETは特に低ドレイン電流領域において、DFET

より良い雑音指数特性を持っていることが分かる。

図 2-6 Cgsのドレイン電流依存性

0 2 4 6 8 10 120.8

1.0

1.2

1.4

1.6

正規化ゲート-ソース容量

No

rma

lize

d C

gs

ドレイン・ソース電流 Ids （mA）

DFET

EFET

Normalized by Cgs0@Ids=1mA

17

図 2-7 2GHzにおける Fminと付随利得のドレイン電流依存性

2.2.3 三次相互変調歪特性

図 2-8に、ドレイン電圧 2V、ドレイン電流 1mAで測定された EFET と DFETの三次相

互変調歪（IM3）特性を示す。入出力インピーダンスはチューナによって整合させてある。

図に示されたように、DFETの方が EFETに対してより良い IM3特性を持っていることが

分かる。EFETと DFETの相互変調歪抑圧比（IMR）のドレイン電流依存性を図 2-9に示

す。この測定において、入力電力は-25dBm、ドレイン電圧は 2Vである。DFETの IMRは

EFETに比べてどのドレイン電流値の場合でも良い特性を示し、この傾向はドレイン電流が

増えるにつれて大きくなる。一方、EFETの IMRはドレイン電流の増加につれて劣化して

いく。DFETの gmの値は EFETより小さいのだが、Vgsの変化に応じた gmの変化は DFET

の方が小さい。よって、gmの変化に起因する非線形性は DFETの方が小さく、歪特性にお

いても DFETの方が良くなる。DFETの gm特性は Vgs=0V付近、すなわちドレイン電流が

大きな領域において飽和する傾向を示すが、これはドレイン電流が小さい領域と比較して、

gmの非線形効果が小さくなることを示している。これによって、ドレイン電流の増加とと

もに IMR特性が改善されることが説明できる。EFETの場合は、gmの非線形性は DFET

より大きく、ドレイン電流に伴う Cgsの増加は DFETの特性と比較しさらに大きくなる（図

2-6）。ドレイン電流の増加に伴う Cgsの非線形性の寄与が EFETの歪特性の劣化に大きく影

響を与えるので、ドレイン電流とともに EFETの歪特性は劣化することになる。

0 2 4 6 8 10 120

5

10

15

20

25

0

0.5

1.0

1.5

2.0

利得

Ga（dB）

最小雑音指数

Fm

in（dB）

ドレイン・ソース電流 Ids （mA）

DFET

EFETFmin

Ga

18

図 2-8 IM3特性（ドレイン電圧 2V、ドレイン電流 1mA）

図 2-9 IMRのドレイン電流依存性

-40 -30 -20 -10 0 10-90

-70

-50

-30

-10

10

出力、三次相互変調歪

Pout,

IM3（dB）

入力電力 Pin （dBm）

DFET

EFET

DFET

EFET

IM3

Pout

Vd=2V

Ids=1mA

0 2 4 6 8 10 120

20

40

50

ドレイン・ソース電流 Ids （mA）

DFET

EFET

相互変調歪比

IMR（ｄ

Bc）

10

30

60

70

19

2.2.4 FET基本特性評価のまとめ

表 2-1 に、EFETと DFETの利得、雑音指数、および三次相互変調歪の特徴をまとめる。

数段の増幅器から構成される低雑音増幅器を設計する場合には、入力側に近い前段の増幅器

には高利得・低雑音特性が要求され、EFETがこれにふさわしい。後段の増幅器には前段の

増幅器によって増幅された出力が入力されることになるので、低歪特性が求められ、この点

では DFETが後段の増幅器にふさわしい性能を有している。

表 2-1 EFETと DFETの利得、雑音指数、および三次相互変調歪の比較

特性 EFET DFET

利得 優れる 良い

雑音指数 優れる 良い

三次相互変調歪 普通 優れる

2.3 回路設計

携帯端末に用いられる高周波回路を最適化するうえで、消費電力の削減は極めて重要で

ある。利得に対する要求条件を満たすために、通常 2段増幅器が用いられる。増幅器の各段

において、FETを動作させるためにはドレイン電流が必要なので、段数の増加に比例して

消費電力が増加する。ここで、1つの電流を全ての FETで共有することができれば、段数

に関わらず消費電力は増加しない[2-13]。カスコード構成は、同一のバイアス線路を用いて、

ゲート接地増幅器からソース設置増幅器に電流を流す 2段増幅器とみなすことができる。さ

らに、高出力特性を持つことも報告されている[2-14],[2-15]。よって、カスコード構成を高

利得・低消費電力増幅器の基本構成として選ぶこととする。

設計した低雑音増幅器はEFETとDFETのカスコード構成を用いることとした（図2-10）。

図 2-10 提案する低雑音増幅器の等価回路

Vd

OutputInput

Vg

EFET DFET

Vcont

20

EFETの持つ高利得・低雑音特性と DFETの持つ優れた低歪特性を結びつけることがで

きれば、低電流動作可能な低雑音増幅器の実現に大きく寄与する。さらに、カスコード接続

を採用した増幅器には高利得・可変利得性という特長もある。よって、EFETをソース接地

増幅器として前段に用い、DFETをゲート接地増幅器として後段に用いることで利得・雑音

特性・歪特性の全ての点において改善された増幅器を得ることができる[2-6]。EFETと

DFETは選択イオン注入プロセスである SAINT技術[2-10]によって同時に製造した。この

プロセスは埋め込み p層を持ち、高い K値と低い Knee電圧を持つことが特長である。こ

のため、本プロセスで製造する素子は低消費電力かつ高性能な低雑音増幅器の実現のために

有利である。

入力整合回路の損失は、低雑音増幅器の雑音特性の劣化、また、出力整合回路も含めた

整合回路の損失は利得の劣化を引き起こす。これらの損失の低減のために、幅広かつ複数金

属層を同時利用する低損失インダクタを整合回路に使用した。ライン幅は 20µm、金属厚は

4.2µmであって、従来のインダクタと比較し、寄生抵抗は 1/8に減少できている。

EFETとDFETの閾値電圧は-0.1V、-1.0Vであり、ゲート幅、ゲート長は、それぞれ100µm、

0.3µmである。金属/絶縁体/金属（MIM）キャパシタやスパイラルインダクタといった集中

定数素子を低雑音増幅器の入出力整合回路に用いってチップサイズの小型化を実現してい

る。

2.4 結果および考察

試作した低雑音増幅器MMICの写真を図 2-11に示す。チップサイズは 1.3mm×1.3mm

である。

Chip size:1.3mm×1.3mm

図 2-11 試作した低雑音増幅器の写真

Output Input

Vg Vd

Vcont

21

図 2-12に、2V・1mAの条件で測定した利得、反射損失、雑音特性を示す。1.9GHzに

おいて、利得 12.2dB、入力リターンロス 16.2dB、出力リターンロス 11.1dB、雑音指数 2.0dB

の特性が得られた。

図 2-13には可変利得特性を示す。システムの要求条件に合わせて、ゲート接地 FETの

ゲート電圧を制御することで 0dB以下の利得まで制御可能であり、-1.4V以下の負電圧を印

加することによって FETを完全にオフ状態にすることが可能である。

図 2-12 利得、反射損失、雑音特性（Vd=2V、Id=1mA）

図 2-13 可変利得特性

1.5 2.0 2.5-20

-10

0

10

20

雑音指数

NF（ｄ

B）

利得、反射損失

Ga

in, R

etu

rn L

osse

s（dB）

周波数 Frequency （GHｚ）

Gain

1.0

2.0

3.0

4.0

5.0

NF

|S22|

|S11|

-2 -1 0 1 2 3-20

-10

0

10

20

制御電圧 VC （V）

利得

利得

Ga

in（dB）

電流

0

10

20

30

40

電流

Cu

rre

nt（m

A）

22

図 2-14に IM3特性を示す(Vd=2.0V、Id=1mA)。-30dBの入力電力時に測定された IMR

特性は 47dBcであり、出力側インターセプトポイント（OIP3）は 5.1dBmである。

図 2-15には、利得と雑音指数の供給電圧依存性を示す。利得と雑音指数は、ほぼどの電

圧においてほとんど変わりはない。IMR特性は電圧依存性を示すが、適切な IMR値が 2V

以上において達成可能である。

提案回路構成(E/D LNA)の有効性を確認するために、比較対象として 2種類の低雑音増

幅器を試作した。１つめは、前段、後段ともに DFETを使用する D/D LNAであり、2つめ

は、前段、後段ともに EFETを用いる E/E LNAである。全ての低雑音増幅器は同じ等価回

路構成であり、ドレイン電流に対する特性の変化を測定した。この時、供給電圧は 2Vであ

る。

E/D LNAと D/D LNAの利得と雑音特性を図 2-16にて比較して示す（供給電圧 2V）。

E/D LNAのほうが 3mA以下の領域において利得が大きい。また、E/D LNAのほうが D/D

LNAより全てのドレイン電流領域において雑音指数が小さい。これらの結果は、E/D LNA

が特に低ドレイン電流領域にて優れた利得、雑音指数特性を持つことを示している。

図 2-14 IM3特性

-40 -30 -20 -10 0-100

-80

-60

-40

-20

0

出力、三次相互変調歪

Pout, I

M3（dB

m/t

on

e）

入力電力 Pin （dBm）

IM3

Pout

23

図 2-15 利得と雑音指数の供給電圧依存性

図 2-16 E/D LNAと D/D LNAの利得と雑音特性を

0 1 2 3 4 5 60

5

10

15

0

2

4

6利得

Ga

in（dB）

電源電圧 V （V）

IMR

Gain

NF

IMR測定時の入力電力: -30 dBm

雑音指数

NF（dB）

0

相互変調歪抑圧比

IMR（dB）

20

40

60

10

30

50

電流： 1 mA

0 2 4 6 89

11

13

15

1.5

2.0

2.5

3.0

利得

Gain（dB）

電流 I （mA）

Gain

雑音指数

NF（d

B）

10

12

14

D/D LNA

D/D LNA

E/D LNA

NF

E/D LNA

24

図 2-17に、前段と後段ともに EFETにて構成される E/E LNAを含んだ 3つの LNA構

成の IMR特性の比較結果を示す。これらの特性は、供給電圧 2Vで測定した。E/E LNAは

他の 2つの LNAより IMR特性が劣っている。E/D LNAと D/D LNAは、ほぼ同等の IMR

特性である。これは後段に使用している DFET が持つ優れた IMR特性によるものであり、

後段を DFETとする回路構成による特性改善効果を確認することができる。

これらの結果より、提案の E/D LNA が、IMRの劣化なく、D/D LNA より良好な利得、

および低雑音特性を実現できていることが確認できた。

図 2-17 3つの LNA構成の IMR特性

図 2-18に、今回提案の低雑音増幅器と既報告の結果との比較を示す。ここで、縦軸は低

雑音増幅器の直後に周波数変換器等の 10dBの損失（雑音指数）を持った回路を接続した場

合の総合雑音である。この値によって、利得、雑音指数、消費電力を同時に比較することが

できる。図 2-18にみられるように、本提案技術によって試作された低雑音増幅器は類似の

条件下で試作されたものの中で最良の特性を持っていることが分かる。

0 2 4 6 80

20

40

60

相互変調歪抑圧比

IMR（dB）

電流 I （mA）

D/D LNA

E/D LNA

E/E LNA

入力電力： -30dBm

25

図 2-18 提案する低雑音増幅器と既報告の結果との比較

2.5 まとめ

EFETと DFETの DC特性、RF特性の測定・評価によって、これらの利得、雑音特性、

歪特性の観点で比較し、個々の特長を明らかにした。評価結果を踏まえて L帯超低消費電

力低雑音増幅器MMICを実現した。提案の低雑音増幅器は、低雑音、高利得、低消費電力、

低歪を同時に達成するために、前段 EFET、後段 DFETのカスコード接続構成を採用した。

本増幅器は 2V 動作が可能であり、消費電力は 2mW以下である。この動作条件下で 1.9GHz

において、雑音指数 2.0dB、利得 12.2dB、OIP3 5.1dBmが得られた。これらの性能は低消

費電力が要求される携帯端末のフロントエンド用低雑音増幅器に適しており、移動体通信端

末の電池の小型化や通話可能時間の延長に貢献するものである。

0 5 10 150

2

4

6

8

受信系雑音指数

Receiv

er

NF（dB）

消費電力 Power Consumption （mW）

[2-3]

高性能

[2-3]

[2-3]

[2-3]

[2-5]

[2-4]

[2-2]

[2-1]

[2-8][2-3][2-7]

本成果

NF

GainNF:10dB

LNA

受信系雑音指数の考え方

26

第２章 参考文献

[2-1] Y. Imai, M. Tokumitsu, and A. Minakawa, “Design and performance of low-current GaAs

MMIC’s for L-band front-end applications,” IEEE Trans. Microwave Theory Tech., vol. 39, pp.

209-215, Feb. 1991.

[2-2] 長谷 英一, 山根 正雄, 坂本 和道, 清水 修一, “UHF帯低消費電力GaAsモノリシック

増幅器の検討,” 1992年電子情報通信学会春季大会講演論文集, 分冊2, C-73, p. 2-506,

Mar. 1992.

[2-3] K. R. Cioffi, “Monolithic L-band amplifiers operating at milliwatt and sub-milliwatt DC power

consumptions,” in I992 IEEE Microwave and Millimeter-Wave Monolithic Circuits Symp. Dig.,

June 1992, pp. 9-12.

[2-4] 山田 節, 野川 薫, 沢井 徹郎, 今岡 俊一, 原田 八十雄, “L帯低消費電力MMIC増幅

器,” 1992年電子情報通信学会秋季大会講演論文集, 分冊2, C-58, p. 2-396, Sept. 1992.

[2-5] V. Nair, R. Vaitkus, D. Scheitlin, J. Kline, and H. Swanson, “Low current GaAs integrated

down converter for portable communication application,” in 1993 IEEE GaAs IC Symp. Tech.

Dig., Oct. 1993, pp. 41-44.

[2-6] M. Nakatsugawa, Y. Yamaguchi, and M. Muraguchi, “An L-band ultra low power

consumption monolithic low noise amplifier,” in 1993 IEEE GaAs IC Symp. Tech. Dig., Oct.

1993, pp. 45-48.

[2-7] E. Heaney, F. McGrath, P. O’Sullivan and C. Kermarrec, “Ultra low power low noise

amplifiers for wireless communications,” in 1993 IEEE GaAs IC Symp. Tech. Dig., Oct. 1993,

pp. 49-51.

[2-8] C. Kermarrec, M. Takano, F. McGrath, P. O’Sullivan, G. Dawe, E. Heaney, and G. S. Onge,

“High performance, low cost GaAs MMICs for personal phone applications at 1.9 GHz,” in Int.

Symp. GaAs and Related Compounds, Sept. 1993, pp. 91 1-916.

[2-9] V. Nair, “Low current enhancement mode MMICs for portable communication applications,”

in 1989 IEEE GaAs IC Symp. Tech. Dig., Oct. 1989, pp. 67-70.

[2-10] T. Enoki, K. Yamasaki, K. Osafune, and K. Ohwada, “0.3-m advanced SAINT FET’s

having asymmetric N+-layers for ultra high frequency GaAs MMIC’s,” IEEE Trans. Electron

Dev., vol. 35, pp. 18-24. Jan. 1988.

[2-11] H. Fukui, “Optimal noise figure of microwave GaAs MESFET’s,” IEEE Trans. Electron Dev.,

vol. ED-26, pp. 1032-1037, July 1979.

[2-12] H. Statz, H. A. Haus, and R. A. Pucel, “Noise characteristics on gallium arsenide field effect

transistors,” IEEE Trans. Electron Dev., vol. 21, pp. 549-562, Sept. 1974.

[2-13] M. Tokumitsu and M. Muraguchi, “A very low power consumption front-end MMIC for

L-band receivers,” in Proc. 22nd European Microwave Conf., 1992, pp. 242-247.

[2-14] A. Podell, F. Ali, and R. Benton, “Feedback cascode amplifier,” U. S. Patent No. 5015968.

27

[2-15] F. Ali, C. Hutchinson, and A. Podell, “A novel cascode feedback GaAs MMIC LNA with

transformer-coupled output using multiple fabrication processes,” IEEE Microwave and

Guided Wave Lett., vol. 2, no. 2, pp.70-72, Feb. 1974.

29

第３章 セルフアライン/選択イオン注入プロセスにてLD-FETとDFETを同時成形した超

線形化MMIC増幅器2

3.1 はじめに

インターネットの普及に伴い、IP技術を基にした様々な高度化したサービスの開発が活

性化しており、それらのサービスも単なる文字の送受信から高度な映像通信に進化してきて

いる。また、ユーザへの訴求力高いサービスの提供に向けて、魅力あるブロードバンドサー

ビスの出現が期待されている。これらのサービス提供において、移動通信システムは高速移

動環境下においても高い伝送速度が実現されなくてはならない。このためにはチャネル当た

りのビットレートの増加を必要とする。また、システムには端末の移動に起因する周波数選

択性フェージングへの高い耐性が必要となる。

OFDMを基本とする無線通信システムが、このようなシステムの高性能化を実現するも

のとして精力的に研究されている。OFDMシステムでは、１つのチャネルが直交する複数

のサブキャリアに分割されデータはサブキャリアに分配されて伝送される。1サブキャリア

の無線周波数帯域は分割によって小さくなっているので、周波数選択性フェージングによっ

て発生する特定の周波数における受信電力の低下は、受信した各サブキャリアの受信レベル

を揃えることによって補償することができ、これによってデータ通信品質の劣化を改善でき

る。一方、もし高周波回路の歪特性が十分でなければサブキャリア間の直交性が維持できず

伝送特性は劣化することになる。高周波回路における歪成分は入力電力が高い領域にて発生

しやすいので、目標とされるシステム性能の達成のためには増幅器の線形性を改善すること

は極めて重要である[3-1],[3-2]。

増幅器の歪を低減するために、位相歪や振幅歪を抑える技術が開発されている。多くの

位相歪の改善手段では、位相進行回路と位相遅延回路の組み合わせによって、最終的に位相

補償され歪が低減する[3-3],[3-4]。位相歪は飽和領域やその近傍にてより顕著に発生するた

め、位相歪補償による低歪化はこれらの領域においてより効果的である。振幅歪補償にも着

目した低歪化ではダイオードリニアライザが提案されている[3-5]。このような歪補償技術

を用いた増幅器の総合特性は、特定の無線システムの仕様を満たすために有効である。しか

し、低信号レベルにおいて発生する歪に関しては、低信号レベルから高信号レベルの全領域

について線形性を要するような無線システムの要求条件を満たすことができない可能性も

ある。また、これらの歪補償技術では過剰な補償によってかえって線形性を劣化させてしま

う場合もある。特に、OFDM信号ではアナログ回路に対して、低信号レベルから高信号レ

ベルにわたる全領域での線形性を求められる。よって、高度な変調方式を採用する無線通信

においては、本質的に増幅器の線形性を改善することは歪補償技術と並んで重要である。

2 本章の内容は、研究業績[P-15]、[IC-17]、[DC-5]による。

30

本章では、増幅器の総合的な相互変調歪を低減するためのデバイス製造技術と回路設計

技術について記述する。デバイス製造の観点では、イオン注入によってチャネル形成する低

歪化MESFET（LD-FET: Low Distortion MESFET）が gm以外のデバイス特性を維持しつ

つ gmの線形性を改善するための製造条件を明確化するため、イオン濃度分布シミュレーシ

ョンと製作したデバイスを実際に測定することによって評価した。LD-FETは埋め込み p

層と 2つのイオン注入加速電圧による n層のイオン注入プロセスによって製造した。実験

を通じて、線形増幅器にとって好ましいと考えられる少ない gm変化が得られる条件が確認

できた。一方、FETの選択と回路設計方針については、低歪特性を実現するための回路設

計の観点で検討した。DFETの利点と、LD-FETの利点を、両者を同時に形成することが

可能なセルフアライン/選択イオン注入プロセスを採用することによって効果的に組み合わ

せることができた。この結果、システム要求である OIP3を満たす増幅器を可能とした。回

路設計においては、入力整合、段間整合、出力整合の回路を広帯域かつ低歪な性能を満たす

ように最適化した。FETの入力端子に並列にキャパシタを用いる構成が、歪低減に有効で

ある点についても考察した。これらの全ての提案を適用して設計したMMIC増幅器を製作

し、消費電力の増加を伴わず相互変調歪特性が改善されることを確認した。これによって提

案する低歪化技術の有効性を実証した。

3.2 提案技術

3.2.1 LD-FETを製造するための多重イオン注入プロセス

増幅器の線形性の向上のため、最初にデバイス製造パラメータの最適化を検討した。デ

バイス製造における生産性、均一性、再現性、イオン濃度プロファイルの制御性の観点で、

セルフアライン/選択イオン注入 GaAs MESFETプロセス[3-6]を候補とした。線形性の改善

の観点ではエピタキシャル成長プロセスが候補になりえるが[3-7]、一連の製造過程におい

て 2種類の特性をもつデバイスを製造することは困難であったり、複雑化したりすることに

なる。このため、イオン注入プロセスを用いて、n型のイオン注入量をパラメータとして

MESFETのチャネルプロファイルを実験的に確認した。gmの振る舞いを改善するため、

Beイオンの注入[3-8]とゲート金属と n+領域との距離の最適化[3-9]が研究されている。し

かし、文献[3-8]においては、Beイオン注入の 1条件のみしか示されておらず、そのイオン

注入量や加速電圧をどのように決定したかについては明記されていない。文献[3-9]では、n

層と p層の 2重注入を採用しているが、gm以外の性能の振る舞いについては、考察されて

いない。文献[3-10]では、3重にイオン注入された GaAs FETの非線形性がボルテラ級数に

よって検証されている。この検証から非線形性に関しての直観的に非線形性を理解すること

ができる。本章では、非線形性に関してさらに付加価値の高い情報や、シミュレーションと

実験に基づいたMESFETに関する重要で実践的な条件を明らかにする。gmの振る舞いを

正確に表現するため、その特性を 5次多項式近似にて表現してシミュレーションを行った。

それら以外の特性値である、ゲート-ドレイン間絶縁破壊電圧（VBRgd）、fT、最大発振周波数

（fmax）を実験的に検証した。筆者の知る限り、IMR改善の観点で、gmとそれ以外の特性

31

値のドレードオフを考察した論文は見当たらない。

多重イオン注入における各イオン注入の効果を最大限発揮させるため、意味のあるパラ

メータ範囲を実験的に考察した。ここで、n層のイオン注入と p層のイオン注入の効果につ

いて、意図しない打ち消しの発生を回避することは特に重要である。今回のプロセスでは埋

めこみ p層を用いている。このイオン種は Beであって、70keVの加速電圧で 1×1012cm-2

の注入を行っている。n層（n1および n2）の形成には Siを用いており、n1注入は 30keV

にて 4×1012cm-2、n2は 60keVにて注入量をパラメータとしたイオン注入を行った。n1の

不純物はデバイス表面近傍でのチャネル形成に寄与する。これは主に、Vgsが正電圧方向の

領域での平坦な gm特性の実現に貢献する。n2注入はデバイス表面から基板方向に向かった

物理的なチャネルの拡大に寄与する。この注入は p層注入の効果を消滅させないようにする

ため、また、プロセスにて用いているフォトレジストマスクの効果を維持するために、一定

量の制限が生じる。ここでの条件を満たすために、n2注入量は 1×1012から 8×1012cm-2の

範囲であり、加速電圧は 100keVより低い必要がある。図 3-1に示す不純物濃度分布から p

層がこれらのイオン注入条件にて維持されていることが分かる。

図 3-1 不純物濃度分布

0 0.1 0.2 0.3

深さ Depth （µm）

1014

1015

1016

1017

1018

1019

キャリア濃度

Co

nce

ntr

atio

n（cm

-3）

Si

30 keV

Si

60 keV

Si

80 keV

Be

70 keV

Si

30+60 keV

32

図 3-2に、LD-FET（n2：1×1012、2×1012、3×1012、4×1012cm-2）と DFET（n1：1

×1012cm-2 30keV）の gm特性を示す。これらの特性は HP4145を用いて測定した。n2注入

量が増すにつれて LD-FETの gm特性のグラフの立ち上がりは緩やかになる傾向を示し、平

坦な特性を示す領域がより広く見られるようになる。このような gm特性の飽和現象は、Vgs

の変化に対する gmの変化の感度が小さくなっていることを示しており、MESFETの高い

線形性の実現に貢献しうる。一方、DFETの gm特性は n2注入量が 1×1012 cm-2の場合と比

較して、特性の立ち上がり点から中ほどまでの領域での傾きが急峻であるが、その最大値を

示す領域付近では幾分 gm特性の平坦性が見受けられる。4 つの LD-FET の条件の中では、

n2注入量が 4×1012 cm-2の場合に最良の gmの線形性が得られた。

図 3-2 LD-FET（n2：1×1012、2×1012、3×1012、4×1012cm-2）と DFET（n1：1×1012cm-2

30keV）の gm特性

gmの非線形性が IMR特性に与える影響を実測値によって得られた gm特性を用いてシミ

ュレーションによって評価した。トランジスタモデルは gm特性の影響だけを表現するよう

に、入力インピーダンス素子、電圧制御電流源、ドレイン抵抗、出力負荷によって構成され

る簡素化モデルを用いた。表 3-1に gm特性を式（3-1）に示すような 5次多項式にフィッテ

ィングした場合の係数を示す。

𝑔𝑚 = 𝑘0 + 𝑘1𝑉𝑔𝑠 + 𝑘2𝑉𝑔𝑠2 + 𝑘3𝑉𝑔𝑠

3 + 𝑘4𝑉𝑔𝑠4 + 𝑘5𝑉𝑔𝑠

5 (3-1)

相互コンダクタンス

gm（m

S/m

m）

0

50

100

150

200

250DFET

3 1012 cm-2

4 1012 cm-2

1 1012 cm-2

2 1012 cm-2

ゲート・ソース電圧 Vgs （V）

-4.0 -3.0 -2.0 -1.0 0 1.0

33

表 3-1 gm特性を 5次多項式にフィッティングした場合の係数

n2 注入量

(cm-2

) DFET 1x10

12 2x10

12 3x10

12 4x10

12

k0 0.1972 0.1565 0.2069 0.1956 0.1836

k1 0.004762 0.2717 0.4072 0.03041 0.008550

k2 -0.002666 -0.3227 -0.08472 -0.0008992 -0.05290

k3 0.0003069 -0.4762 0.03537 -0.06573 -0.09723

k4 -0.2322 0.6122 -0.02830 -0.1065 -0.06317

k5 -0.1320 0.6925 -0.04152 -0.03273 -0.01161

ここに、ki (i=0, 1, 2, 3, 4, 5)は、i次項の係数である。このシミュレーションでは、Vgsに対

する DCバイアス値を、Vth+1/2Vo、Vth+2/3Vo、Vth+3/4Voの条件で計算した。ここで、Vth

は閾値電圧であり、Voは Vthと gmの最大値を与える Vgsの差の電圧である。入力電力は

-20dBmで固定し、50Ωの入力インピーダンス素子に供給する。ドレイン抵抗および出力負

荷は、それぞれ 400 Ωと 50 Ωである。過度に近接した信号を入力信号とするとシミュレー

ションとして十分な精度を得るためには膨大なメモリサイズが必要となるため、入力信号の

ベクトルサイズを減少させることを考慮して1.2GHzと1.3GHzの正弦波を入力信号に用い

た。また、本モデルには周波数依存性をもつ素子を用いていないので、この点においてもこ

れらの周波数の選択は適切と考えられる。

図 3-3にシミュレーション結果を示す。n2注入量が 4×1012 cm-2の場合に最良の IMR特

性が得られた。n2注入量が 1×1012 cm-2の場合を除き、LD-FETによって得られる結果は、

図 3-3 IMRのシミュレーション結果

相互変調歪抑圧比

IMR（dB）

DFET

LD-FET

イオン注入量 Dose （ 1012 cm-2）

20

40

50

00

100

01 2 3 4 5

Vth+1/2V0

Vth+2/3V0

Vth+3/4V0

34

どの条件においても DFETの場合より良かった。gm特性を反映するように、DFETの特性

と n2注入量が 1×1012 cm-2の場合の特性を比較すると、大きく負電圧をかけた Vgs条件で

は DFETの結果の方が悪く、中間程度の条件ではほぼ同じであり、小さな負電圧の Vgsで

は DFETの方が良くなっている。これらの結果は、提案する n1と n2のイオン注入を行う

場合には、n2注入量が 2×1012 cm-2以上であるべきということを示唆している。また、同

時に提案した gm特性の線形性の改善に関して n2注入量が 2×1012 cm-2以上の条件で IMR

特性の改善に寄与することを実証できた。どの場合においても、n2注入量の増加によって

LD-FETの IMR特性が改善され、n2注入量が 4×1012 cm-2の場合が、4つの条件の中で最

も優れた特性を示した。特に、n2注入量が 4×1012 cm-2の場合では、Vgsがより正の方向に

変化することに伴って特性が改善される傾向にある。これは、デバイスの gm特性が Vgsの

変化に対してより平坦な特性を示す領域に DCバイアス点が近づくからと考えられる。これ

らの結果は、(i)IMR特性の改善には gmの平坦な特性が極めて重要であること、(ii)バイア

ス条件の最適化によってさらなる改善の期待できること、を示している。これらに対して、

n2注入量が 1×1012 cm-2の場合の IMR特性は、バイアス点の変化に対してほんのわずかし

か変化しない。他の 3つの条件の時と異なり、各バイアス条件において設定されるバイアス

点は、gm特性の立ち上がりつつある傾斜上に存在し平坦な領域は存在しない。この gm特性

の非線形性のため IMR特性は芳しくなく、また、バイアス点を変更することによる改善マ

ージンも少ない。今回のシミュレーションにおいて、特定の kiの係数の大きさによって非

線形を論じることは必ずしも正しいとはいえない。gmの振る舞いは 5次多項式によって詳

細に近似されているため、高次の項の影響が低次の項に重ねあわされてくる。特に、n2注

入量が 3×1012 cm-2の場合をみると、4つの LD-FETの全ての係数のうち k2は最小である

が、k4は 2番目に大きい。よって、全ての係数を同等に着目すべきである。さらに言えば、

今回のシミュレーションは全ての非線形要素を考慮したものでない点で定性的であるかも

しれない。しかし、Cgsのような主要なキャパシタ値が与えられたバイアス条件ではほぼ同

じであることを考えたら、各イオン注入量における gm特性の非線形性が IMR特性に対し

て与える影響はおそらくシミュレーションと同程度であると考えられる。

イオン注入量を変えることが、VBRgd、fT、fmaxなどのデバイス特性の性能劣化を引き起

こさないことを担保することは重要である。このような劣化は、高いイオン注入量によって

より生じやすいため、n2注入量が 4×1012 、5×1012、6×1012、8×1012 cm-2の場合に関し

てこれらの値を測定した。ここで、fT、fmaxは、ドレイン電圧 5V、ゲート電圧 Vth+1/2Vo

のバイアス条件下での小信号特性から求めた。図 3-4から、VBRgdが 10V以上を保つために

は、4×1012 cm-2を超えてはいけないことが分かる。図 3-5および図 3-6は、fTおよび fmax

特性を示している。これらにおいて n2のイオン注入量が大きくなるにつれ特性劣化がおき

ていることが分かる。これらの結果から、n2注入量が 4×1012 cm-2の場合が、線形性を改

善しつつ、VBRgd、fT、fmaxなどの特性を維持できる最善の条件であることが分かる。よって、

LD-FETの製造条件としてこのイオン注入量を用いることとする。ひとつの特性値のみが興

味の対象であっても、これらのトレードオフを踏まえておくことは重要である。

35

図 3-4 イオン注入量に対する VBRgd特性

図 3-5 イオン注入量に対する fT特性

ゲート

-ドレイン間絶縁破壊電圧

VB

Rgd（V）

イオン注入量 Dose （ 1012 cm-2）

6

8

10

12

14

02 80 4 6 10

電流利得遮断周波数

f T（G

Hz）

イオン注入量 Dose （ 1012 cm-2）

8

14

16

18

20

682 4 6 10

10

12

36

図 3-6 イオン注入量に対する fmax特性

3.2.2 IM3を低減する最適な回路構成の検討

本節では、利得の劣化なしに IM3を低減する 2段MMIC増幅器の回路設計手法を提案

する。この提案は、LD-FETと DFETとの組み合わせ、整合回路特性の最適化、複数の FET

の同時形成、の 3つの技術によって構成される。

複数種類の異なる特性をもつ FETを適切に組み合わせて使うことによって、設計する回

路の特性を改善できる。直観的に、2段構成の増幅器の 2段めの増幅器は、その入力信号が

1段目の増幅器の出力が入力であることを考えたら、より厳しい低歪特性が要求される。n

段増幅器の総合的な IP3特性は、式（3-2）によって表現できる[3-11]。

𝐼𝑃3𝑡𝑜𝑡𝑎𝑙 =1

1𝐼𝑃31

+𝐺1𝐼𝑃32

+𝐺1𝐺2𝐼𝑃33

+⋯+𝐺1𝐺2…𝐺𝑛𝐼𝑃3𝑛

(3-2)

ここで、IP3totalは、n段増幅器の回路全体としての IP3特性、Giと IP3iはそれぞれ i番目

の増幅器の利得と IP3である。2段増幅器においては、式（3-2）は式（3-3）のように簡易

化される。

𝐼𝑃3𝑡𝑜𝑡𝑎𝑙 =1

1𝐼𝑃31

+𝐺1𝐼𝑃32

(3-3)

最大発振周波数

f max（G

Hz）

イオン注入量 Dose （ 1012 cm-2）

30

40

50

202 80 4 6 10

37

式（3-3）から、2段目の増幅器の影響は、1段目の増幅器の影響と比較して G1倍だけ大き

いことが分かる。すなわち、2段目の増幅器の低歪化への要求条件は 1段目の増幅器への要

求条件よりはるかに大きい。

これを踏まえ、歪特性を改善する最初の提案としては、異なる特長を持った DFETと

LD-FETを各段で使った回路を構成することである。DFETは前段増幅器に、LD-FETは

後段増幅器に使用する。DFETの gmは LD-FETより大きいので高利得の増幅器の設計に適

している。前段に若干多めの利得を配分した設計をすれば、後段に gmが低い LD-FETを用

いた場合でも、全体としての利得の減少を抑えることができる。また、後段に LD-FETを

用いることは、その優れた線形性から増幅器全体としての線形性の改善につなげることがで

きる。このように、前段に DFET、後段に LD-FETを用いた回路構成は、2段増幅器とし

て見た場合、利得、線形性の観点での特性改善ができる。

２つめの技術として、整合回路には、さらなる増幅器性能の向上のための工夫を取り入

れた。入力および段間整合回路は、利得の要求条件を満たすように最適化した。これは DFET

には線形性より高利得である性能を期待しているからであり、動作周波数において、小信号

利得が最大になる条件での最適化を回路シミュレーションで確認しながら実施した。これに

対し、出力整合回路は、LD-FETに接続される部分であり、ここでは利得条件だけでなく、

線形性の条件を満たすように最適化した。

ここまでの技術は増幅器そのもの特性を改善するものである。3つめの技術は、優れた利

得と IMR特性を実現する縦続接続構成のモノリシック増幅器設計手法の確立である。今回

の回路構成の新規性は、LD-FETを同一チップ内に作り込むことで消費電力やチップサイズ

を増加させることなくMMICの特性を改善できることである。前段と後段ともに同一の

FETの使用を前提として、従来の手法のように、単純に IMR特性の改善を DFETのゲー

ト幅の拡大によって賄うとしたら、ゲート幅の増加に比例して消費電力は増加することにな

る。例えば、10dBの IMR特性の改善には 3.16倍のゲート幅の DFETが必要であり、消費

電力も 3.16倍となる。

選択イオン注入プロセスを採用することで、LD-FETと DFETは同時に１つのMMIC

の中に作り分けて製造することが可能になる。一般的に、エピタキシャル製造プロセスにお

いては、チャネル層を均一に平面的に積層して形成するため、１つの基板中に複数のチャネ

ル構造をもつ FETを作り込むことは極めて難しく、これを実現しようとすると製造プロセ

スが複雑化してしまう。これに対して、選択イオン注入プロセスでは、露光マスクによって

部分的な不純物のイオン注入が可能であるので、LD-FETと DFETを、１つのMMICに容

易に集積化することができる。

38

3.3 回路設計

これまで提案した技術に基づいて、大幅な線形化を図ったMMIC増幅器を設計した。等

価回路を図 3-7に示す。

図 3-7 提案する超線形化増幅器の等価回路

この増幅器の目標とする諸元を表3-2に示す。DFETは、Siを不純物とし、加速電圧30keV、

イオン注入量 11×1012 cm-2 の条件で製造した。LD-FET は、Si を不純物とし、加速電圧

30keVおよび 60keV、イオン注入量は各 4×1012 cm-2の条件にて製造した。DFETのゲー

ト幅とゲート長はそれぞれ 240µm、0.3µm であり、LD-FET のゲート幅とゲート長はそれ

ぞれ 480µm、0.7µm であった。DFET の FET サイズは利得や信号レベルの要求条件を満

たしつつ、十分小さくなるように選んだ。LD-FETに関しては、2段めの増幅器として入力

電力レベルへの許容度を増やして適切な IMR 特性をもたせることができるように、DFET

より長いゲート長を選んだ。

表 3-2 増幅器の目標とする諸元

周波数帯 900MHz－1500MHz

利得 21dB

利得平坦性 1dB 以内

ＩＭＲ 45dB＠Pin=-20dBm

Output

Input

Vg1

DFET

Vd1

Vg2

LD-FET

Vd2

39

図3-8に増幅器の写真を示す。チップサイズは1.3mm×1.8mmである。DFETとLD-FET

の整合回路は、最初に大まかに設計したあとで、各回路を最終的に目標とする総合特性が得

られるように調整した。ここでの回路設計手法として以下の観点を考慮した。

(i) 周波数特性を広くするために入力および出力の整合回路は利得特性が相補的

となるようにした

(ii) 大きなインダクタを排除するため一部に抵抗を用いた整合回路を用いた

(iii) RC整合回路によって広帯域特性を実現した

(iv) 入力側に FETのゲート容量に並列接続するようにキャパシタを接続し歪特

性の改善を図った。

DFETの入力整合回路は、利得の要求条件を満たすように最適化した。比較的小さなゲ

ート幅の FETなので大きなゲート幅の FETと比べて入力インピーダンスはさほど低くな

く、入力端子へのインピーダンスへの整合は容易である。さらに、各整合回路の素子値は、

高い周波数領域で高めの利得特性を持つように選んだ。これは高い周波数において利得が自

然に減少する FETの特性を補うことと出力整合回路の特性を補うことの 2点を意識した設

計である。これによってより広帯域において平坦な利得特性を持たせることができる。

DFETのゲート電圧の印加は抵抗を介して行っているが、この抵抗は整合回路の一部でもあ

り、大きなゲート・接地間のインダクタの使用を避けることができ、回路の小型化にも貢献

している。

段間整合回路は、2つの抵抗と 4つのキャパシタから構成されている。この回路構成によ

って接地された大きなインダクタンス値のインダクタを排除できるとともに、LC構成に比

べて RC構成とすることで広帯域な整合特性を得ることができる。大きな容量値のキャパシ

図 3-8 試作したMMIC増幅器の写真

Output Input

Vg1

Vd2

Vg2

Vd1

Chip size:

1.3mm×1.8mm

40

タが各抵抗に直列に接続されているが、これによって抵抗を高周波回路として等価的に接地

することができる。また、2つの接地された抵抗間のキャパシタは DFETの出力と LD-FET

の入力間の整合をとっている。LC構成と RC構成の整合回路としての振る舞いは、定性的

には次のような説明ができる。スミスチャート上で見た場合、接地されたインダクタはスミ

スチャートの下半分右側にある DFETの出力インピーダンスを定コンダクタンス円上に沿

って反時計回りに回転させる。このあと、直列のキャパシタンスを接続することによって

50 Ωに整合させる。一方、このインダクタが抵抗と交換された場合は、抵抗の値を変化さ

せることによってDFETの出力インピーダンスはインピーダンス=0となる一番左の点へ向

かって定サセプタンス曲線上を動くことになる。適切な抵抗値を選べば 50Ωに近いインピ

ーダンスにすることができる。このため、インダクタは抵抗での置き換えができる。さらに、

2段増幅器の 1段目の出力と 2段目の入力の受け渡しは必ずしも 50 Ωである必要はない。

このため、初期の段階では増幅器の特性の傾向を確認するために 1段目の出力と 2段めの

入力インピーダンスは概ね 50 Ωで設計するが、2段を接続した総合特性の確認の段階では

最終的に求められる特性を満たすように設計すれば良い。

インダクタでの整合では、スミスチャート上で見た場合、インダクタンスを接続するこ

とによってスミスチャート上を回転するように各周波数上のインピーダンスのポイントが

移動する。このとき、周波数応答の観点ではインピーダンス整合を行っているうちに全体が

広がるような傾向を示す。これは、ある特定の周波数に限定されて目的のインピーダンスに

整合が行われるためであり、結果として周波数特性が狭帯域になる。抵抗を接続して整合を

とる場合には、インダクタの場合とは異なり各周波数上のインピーダンスのポイントが 1

点に集まるような動きをするため、幅広い周波数についての整合が容易になり広帯域な整合

回路を設計するのに適している。LD-FETの入力に接続した抵抗についても DFET の出力

整合と同様の手法で最適化できる。

DFETと LD-FETの入力側のゲート・接地間に接続されたキャパシタは整合特性の向上

より線形性の改善のために接続している。これらのキャパシタは FETの入力を覗いたイン

ピーダンスを下げる効果がある。これによって、入力信号の電圧波形の振幅を小さくするこ

とが可能である。これが、線形性の改善に貢献する。これらの値は、線形性の改善と利得の

劣化とのトレードオフを考慮することで、0.2から 0.4pFの間にて非線形シミュレーション

によって最適値を選択した。この容量値は、FETのゲート抵抗と概ね同じ程度の値である。

出力整合回路は、2つのインダクタと 2つの DCカットキャパシタから構成する。ドレイ

ン電流は、抵抗ではなく高周波的に接地されたインダクタを介して供給する。ここを抵抗と

した場合には、抵抗による電圧降下が発生するので、FETへの実効的な供給電圧を維持す

るためには印加電圧を上昇する必要が生じる。これは、抵抗での消費電力増となるので、好

ましくない。一方、素子の寄生抵抗を低減するため幅広のスパイラルインダクタを用いた。

出力整合回路は、利得と IMR特性のバランスを考慮し、総合的な特性を満たすように最適

化した。特に、利得特性は入力整合特性と相補的とすることで、より広い周波数帯にて平坦

な利得特性が得られるように調整した。

41

3.4 結果および考察

図 3-9に、利得と反射損失の周波数特性を示す。利得は 500MHzから 1600MHzに渡っ

て、20.8±0.3dBである。従来手法の DFETのみで構成された増幅器の利得も比較のため

図 3-9に示す。ここで、両者の周波数特性は、提案の増幅器の利得がわずかに低い傾向を示

す以外は、ほぼ同様である。これらの違いは、後段の増幅器のMESFETが提案構成では

LD-FETであるのに対し、従来の増幅器では後段の増幅器も DFETである点である。測定

条件は、ドレイン電圧 Vd1,2=5V、1段目のドレイン電流 Ids1=7mA（DFET）、2打段目のド

レイン電流 Ids2=35mA（提案構成 LD-FET、従来構成 DFET）であり、LD-FETのバイア

ス条件は、ほぼ Vth+2/3Voである。この結果から、後段増幅器が DFETから LD-FETに交

換されたとしても利得特性を維持することが可能であることを示している。

図 3-9 利得と反射損失の周波数特性

利得、リターンロス

|S21|, |S

11|, |S

22|（dB）

周波数 Frequency （MHz）

-20

0

10

20

30

-302000500 1000 1500 2500

-10

従来構成

提案構成

|S21|

|S11|

|S22|

42

図 3-10に、提案構成の増幅器と従来構成の増幅器の IM3特性を示す。IM3測定には、

1200MHzと 1201MHzの入力信号を用いた。バイアス条件は利得測定時と同じである。入

力電力-20dBmにおいて、提案構成の増幅器の IMRは 48.0dBcであり、これは従来構成よ

り 8.7dB良い結果である。IM3測定のための条件は 2つの増幅器で同じである。入出力特

性は、両者はほぼ同じであった。ここで得られた結果は、提案技術が電流消費の増加なしで

線形性を改善できる方法であることを実証している。

図 3-11において、LD-FETのドレイン電流に対する IMR特性の変化を示す。このとき、

Vd1,2は 5Vであり、DFETのドレイン電流は 7mA一定とした。入力電力は-20dBmである。

図からドレイン電流を増やすことで、増幅器の IMR特性を改善することができ、LD-FET

のドレイン電流 Ids=80mAにてピークをもち、その時の IMR値は 51.5dBcである。図 3-10

では従来構成の増幅器との比較のため同じ電流条件を用いたが、LD-FETの電流消費条件を

緩和することができれば、LD-FETを用いた提案構成の増幅器には、さらなる線形性の改善

のポテンシャルがあることが分かる。

図 3-10 提案構成と従来構成の増幅器の IM3特性の比較

出力電力、相互変調歪

Pout, I

M3（dB

m/t

on

e）

入力電力 Pin （dBm/tone）

-60

-40

-20

0

20

-80-30 0-40 -20 -10 10

従来構成

提案構成

8.7 dB

43

図 3-11 LD-FETのドレイン電流に対する IMR特性の変化

2段増幅器の特性は、総合利得、出力電力、電力付加効率、チップサイズ、消費電力など

の多くの評価項目があって、適用先によってこれらのいくつかは他の項目より重要な場合が

ある。LD-FETを用いる今回の提案技術は、特に、線形性をチップサイズや消費電力の増加

なしに改善するという観点で優れている。一般的に、増幅器の線形性は用いる FETのゲー

ト幅を大きくすれば改善する。例えば、ゲート幅を 2倍にすると OIP3は 2倍となる。IM3

は入力に対して 3乗に比例して大きくなるので、元の増幅器の同じ出力値で比較すると 6dB

の IMR値の改善が得られる。しかし、このようなゲート幅を広げることによる IMRの改

善に関しては 3つの欠点がある。1つ目はゲート幅を広げることに比例した消費電力の増加

である。消費電流に制限がある場合にはこの手法の適用は難しくなる。2つ目は広帯域な整

合回路の設計が難しくなる点である。ゲート幅が広かることによって、ゲート・ドレイン間

容量が比例して増加する。このため同じ入力整合回路のトポロジを前提とした場合には整合

可能な周波数帯が狭くなる。今回提案の増幅器のように 1オクターブ以上の周波数帯での整

合を実現しようとするなら、整合回路を構成する素子数を増やして、整合回路としての調整

可能な自由度を増やさねばならない。それは、回路の複雑さだけでなく、素子の占有面積も

結果的に増えチップサイズの増大につながるし、素子数の増加による回路損失も増えるので

特性の劣化を引き起こす可能性がある。3つ目は FETのゲート幅の増加に伴ったチップサ

イズの増加である。FETの大きさはゲート幅の増加とほぼ比例して大きくなり、ゲート幅

を増やせば比例して FETの占める面積が増え、結果としてチップ面積も増えることになる。

相互変調歪抑圧比

IMR（dB

c）

LD-FETのドレイン電流 Id LD-FET （mA）

30

40

50

60

20

入力電力: -20 dBm

10 20 30 40 50 60 70 80 90 100

44

今回提案の技術は、これらの 3つの欠点を克服するものである。提案する増幅器は線形

性の改善のために LD-FETを採用しており、ゲート幅の増加に頼る必要はない。図 3-10で

見られたような 8.7dBの IMR特性の改善は、従来のゲート幅の増加によって実現しようと

した場合は、2.72倍のゲート幅を要することになる。換言すれば、従来構成で後段に使用

する DFETのゲート幅を、提案技術の LD-FETを用いることで、1/2.72倍にできるという

ことである。電流の消費量はゲート幅に比例するので、電流消費を増やさずに線形性の改善

を可能とする提案技術では、結果的に従来技術の 1/2.72倍の電流消費で済ますことができ

る。さらに、提案技術ではゲート幅の増加を伴わない回路設計が可能になり、この時、等価

回路で表現された FETの各素子の大きさが従来デバイスとさほど違わないので、整合回路

等の構成や素子値を大きく変える必要がなく、チップサイズの増加を必要としない。

これらの結果は、提案技術によって超線形化MMIC増幅器の実現が可能であることを示

しており、2段増幅器の線形性の改善が可能であることを実証している。

3.5 本研究の位置付け

本研究で提案した LD-FET を用いた低歪化技術は、フィードフォワード技術[3-12]、プ

リディストーション技術等[3-3]-[3-5]の歪補償技術と競合するものではなく、増幅器を実現

する能増素子の線形性を本質的に改善することによって、歪補償技術とともに増幅器に適用

された場合、より高い線形性の実現に貢献するものである。また、パルスドープ技術[3-13]

等のエピタキシャル成長でのドーピングプロファイルの最適化による半導体製造プロセス

とは異なり、選択イオン注入プロセスによって高利得、低歪といった特長を同時に 1 つの

MMIC 内に作り込むことによる高性能化であるため、より半導体製造プロセス上の汎用性

が高いと考えられる。本研究と同様のイオン注入プロセスによる複数種類のMESFETの作

り込みは文献[3-14]などにもみられ、本報告の先駆性を示している。

3.6 まとめ

MMIC増幅器のための低歪化技術を提案した。多重イオン注入プロセスによって製造さ

れた LD-FETの特性を検討し、最適なデバイス製造条件を明らかにした。IM3を低減する

回路設計技術を提案し、選択イオン注入プロセスを用いて DFETと LD-FETを同時形成す

る低 IM3特性のモノリシック増幅器を設計・試作した。-20dBm入力において、電流消費

量の増加なしで IMR特性が従来構成の増幅器より 8.7dB改善されることを確認した。これ

は、ゲート幅の大きさによって歪特性の改善を図る従来技術と比較し 1/2.72倍のゲート幅

で同様の歪特性の改善ができることに相当する。これらの結果によって、提案技術の有効性

が実証された。

45

第３章 参考文献

[3-1] S. H. Muller and J. B. Huber, “A comparison of peak power reduction schemes for OFDM,” in

Proc. IEEE GLOBECOM’97, Phoenx, AZ, Nov. 1997, pp. 1-5.

[3-2] S. Uwano, Y. Matsumoto, M. Mizoguchi,and M.Umehira, “Linearized constant peak-power

coded OFDM transmission for broadband wireless Access Systems,” IEICE Trans. Commun.,

vol. E82-B, no. 12, pp. 1932-1938, Dec. 1999.

[3-3] H. Hayashi, M. Nakatsugawa, and M. Muraguchi, “Quasi-linear amplifications using self phase

distortion compensation technique,” IEEE Trans. Microwave Theory Tech., vol. 43, pp.

2557-2564, Nov. 1995.

[3-4] S. Ogura, K.Seino, T. Ono, A. Kamikokura, and H. Hirose, “Development of a compact,

broadband FET linearizer for satellite use,” in 1997 IEEE MTT-S Int. Microwave Symp. Dig,

Denver, CO, June 1997, pp. 1195-1198.

[3-5] K. Yamauchi, K. Mori, M. Nakayama, Y. Mitsui, and T. Takagi, “A microwave miniaturized

linearizer using a parallel diode,” in 1997 IEEE MTT-S Int. Microwave Symp. Dig, Denver, CO,

June 1997, pp. 1199-1202.

[3-6] T. Enoki, K. Yamasaki, K. Osafune, and K. Ohwada, “0.3-m advanced SAINT FET’s having

asymmetric N+-layers for ultra high frequency GaAsMMIC’s,” IEEE Trans. Electron Devices,

vol. 35, pp. 18-24, Jan. 1955.

[3-7] K. Nakata, R.Sakamoto, T. Hashinaga,N.Kuwata, and S. Nakajima, “A high power and low

distortion AlGaAs hetero MESFET with a graded pulse-doped channel for base station

applications.” in Proc. 29th EuMC, Munich, Germany, Oct.1999, pp.25-28.

[3-8] 飯高 早輝子, 吉田 大広, 渡切 茂, 柳川 茂, “L 帯低ひずみ，高出力 GaAsFET,” 電子

情報通信学会技術研究報告 マイクロ波, MW90-23, pp. 29-36, 1990.

[3-9] 中島 成, 乙部 健二, 坂本 良二, 志賀 信夫, 西沢 英明, “イオン注入GaAs MESFETの

ドレイン電流の直線性に関する一考察,” 1993年電子情報通信学会春季大会講演論文集,

分冊 5, C-518, p. 5-148, 1993.

[3-10] S. Yanagwa, “Nonlinear analysis of mulultiple ion-implanted GaAs FETs using Volterra series

approach,” IEICE Trans. Electron., vol.E84-C, no.9, pp. 1215-1226, Sept. 2001.

[3-11] R. Sagers, “Intercept point and undesired responses,” IEEE Trans. Veh. Technol., vol. VT-32,

no. 1, pp. 121-133, Feb. 1983.

[3-12] K. Horiguchi, M. Nakayama, Y. Sakai, K. Totani, H. Senda, Y. Ikeda, T. Takagi, and O. Ishida,

“A high efficiency bias condition optimized feedforward power amplifier with a series diode

linearizer,” IEICE Trans. Electron., vol.E85–C, no.12, pp. 1973-1980, Dec. 2002

[3-13] T. S. Tan, K. Kotzebue, D. M. Braun, J. Centanni, and D. McQuate, “A low-distortion K-band

GaAs power FET,” IEEE Trans. Microwave Theory Tech., vol. 36, pp. 1023-1032, June 1988.

46

[3-14] Y. M. Ikeda, M. Nagaoka, H. Wakimoto, T. Seshita, M. Mihira, M. Yoshimura, Y. Tanabe, K.

Oya, Y. Kitaura, and N. Uchitomimi, “Single 3-V supply operation GaAs linear power

MESFET amplifier for 5.8-GHz ISM band applications,” IEICE Trans. Electron., vol. E82–C,

no.7, pp. 1086-1091, July 1999.

47

第４章 可変擬似伝送線路リアクタンスと三次元MMIC構造を用いた無限移相器3

4.1 はじめに

移動体通信サービスの普及に伴い、より高速でより広帯域な通信が求められている。高

速なデータ通信においては、マルチパスの影響によってビットエラー率（BER: Bit Error

Rate）が劣化する。これを克服する手段として、狭指向ビームを用いることが有効である。

これらのビームは、ある特定の送信機と受信機に電波が集中して伝搬するようにビームの指

向角を絞って通信するものであって、結果的に不要な反射波の影響を低減することが可能で

ある。しかしながら、固定的な指向性を持つ送受信機の組み合わせを想定すると、通信パス

の数だけ送受信機の数が必要になってしまうという課題がある。ペンシルビーム型フェーズ

ドアレー[4-1]は指向特性を絞ったシステムであって、これを採用することでシステムの自

由度や空間利用効率の改善が可能になる。また、指向性を制御することも可能であるので、

オンデマンドで通信パスを確立することができる。

アレーアンテナにて放射パターンの制御を可能とするためには、解像度が高く可変幅が

大きな位相制御回路が必要である。特に、位相の変化量が 0°から 360°の間で設定可能な

無限移相器はアンテナへの位相重み付けだけでなく歪補償回路など数多くの用途で使用可

能である。これまで高周波領域での移相器はいくつかの回路構成が報告されているが[4-2]-

[4-5]、これらはディジタル型とアナログ型に大別できる。

ディジタル型移相器は、いくつかの位相ビット回路の組み合わせによって成り立ってお

り、例えば、11.25、22.5、45、90、および 180°の位相ビットの回路によって構成される。

これらの多くは遅延線路によって構成され、定められた位相変化を正確に得るために適して

いる。しかし、数ビットの位相設定値を得るためには、ビット数分の線路の組み合わせによ

って要求される位相変化量を生成する移相器を設計する必要があり、その結果、回路レイア

ウトは複雑になって、結果としてチップサイズは比較的大きくなる。さらに、これらの回路

は位相ビットの切り替えに高周波スイッチを使用するが、位相ビット数が多くなることに比

例して使用される高周波スイッチの数も増え、挿入損失が高周波スイッチの数に比例して大

きくなるだけではなく、位相値ごとの挿入損失の違いも大きくなってしまう。

アナログ型移相器は、ハイブリットとバラクタ（可変容量素子）から通常構成される。

ここでの位相解像度は、バラクタの制御電圧を生成する DAコンバータのビット数に依存す

る。さらに、これらの回路では高周波スイッチは不要で通常 1段の構成になっているので、

回路トポロジを簡素化することができ、チップサイズの低減にもつなげることができる。こ

のように、アナログ型移相器は小型、低損失、高い位相解像度の実現性への大きなポテンシ

ャルを持つため、全高周波回路を 1チップに集積するのに適した回路構成である。一方、ア

3本章の内容は、研究業績[P-5]、[IC-8]、[DC-13]、[DC-20]、[DC-21]による。

48

ナログ型移相器が実現可能な位相変化の幅は、バラクタの可変容量幅に依存する。アナログ

型移相器が個別部品の組み合わせによって構成された場合、広い可変容量値をとることがで

きる超階段接合可変容量ダイオードがしばしば用いられる。しかし、完全に 1チップ化した

MMICにおいては、バラクタは増幅器や周波数変換器などに用いられる能動素子と同じ製

造プロセスを用いて形成する必要がある。これらの能動素子によるバラクタの可変容量幅は、

超階段接合可変容量ダイオードより格段に小さいので、バラクタによって実現可能なリアク

タンス値の範囲を拡大するような新たな可変リアクタンス回路構成技術が望まれる。

本章においては、可変擬似伝送線路リアクタンスと名付けた新たな可変リアクタンス回

路を用いた 0°から 180°の位相変化を実現するアナログ型移相器と三次元MMIC構造を

用いた 0°と 180°（π）の 2値の変化を実現する 0/π2相ディジタル型移相器によって構

成される無限移相器を提案する。この無限移相器は、0°から 180°（π）の位相変化を実

現するアナログ型移相器の特長と 0°/180°（π）の 2値を正確に実現するディジタル型移

相器の長所を融合したものである。可変擬似伝送線路リアクタンスは伝送線路と 2つのバラ

クタによって構成され、通常のMESFETプロセスによって製造可能である。また、0/π2

相ディジタル型移相器では、半導体基板上にポリイミド薄膜を積層して伝送線路を形成する

三次元MMIC構造を用い、平衡―不平衡変換の 2つの状態を切替えることによって 0/π状

態での挿入損失等の特性差を抑えつつ 2相の制御を実現する。可変擬似伝送線路リアクタン

スを用いたアナログ型移相器、0/π2相ディジタル型移相器、およびそれらを一体化した無

限移相器をモノリシック移相器として試作・評価し提案技術の有効性を実証した。さらに、

三次元MMIC構造を積極的に活用することでアナログ型移相器の小型化・広帯域化が実現

できることを実証した。

49

4.2 可変擬似伝送線路リアクタンス回路を用いたアナログ型移相器

4.2.1 可変リアクタンス幅と移相器の可変位相幅の関係

図 4-1に従来のアナログ移相器の構成を示す。90°ハイブリッドの通過端子と結合端子

が、Xt（90°ハイブリッドの端子インピーダンスで正規化）のリアクタンス値を持つ可変

リアクタンス回路によって終端されている。

図 4-1 従来のアナログ移相器の構成

この場合、アイソレーション端子に出力される位相（Phase）は、式（4-1）であらわさ

れる。

𝑃ℎ𝑎𝑠𝑒 = −𝜋

2− 2 tan−1(𝑋𝑡) (4-1)

終端リアクタンスを変えることによる可変位相幅は式（4-2）で与えられる。

∆𝑃ℎ𝑎𝑠𝑒 = 2 tan−1(𝑋𝑡1) − 2 tan−1(𝑋𝑡2) (4-2)

ここで、Xt1は可変リアクタンスの最小値であり、Xt2は最大値である。

可変リアクタンス素子として 90°ハイブリッドの通過端子と結合端子に、それぞれ一端

を接地したバラクタを接続した場合は、1ポート端子としてバラクタを見込んだときのリア

クタンスは、

𝑍𝑖𝑛 =1

𝑗𝜔𝐶 (4-3)

#1 #2

#4 #3

Xt

Xt

可変リアクタンス回路

90度ハイブリッド

Z0

Z0

Pin

Pout

Z0Z0

λ/4 λ/4

λ/4

λ/4

Z0/√2

Z0/√2

50

である。ここで、ωは角周波数、Cはバラクタの容量である。バラクタによるリアクタンス

の可変幅は、バラクタの最大および最小容量値に制限され、式（4-2）、（4-3）より、移相器

の可変位相幅は、式（4-4）であらわされる。

∆𝑃ℎ𝑎𝑠𝑒 = 2 tan−1(1

𝑍𝑜𝑗𝜔𝐶𝑚𝑖𝑛) − 2 tan−1(

1

𝑍𝑜𝑗𝜔𝐶𝑚𝑎𝑥) (4-4)

ここで、Z0は 90°ハイブリッドのポートインピーダンス、Cminおよび Cmaxは最小および最

大容量値である、式（4-4）より、可変位相幅を広げるには可変リアクタンス幅を広げる必

要があり、リアクタンス素子の特性を改善する必要がある。

4.2.2 提案する可変リアクタンス回路の構成

図 4-2に提案する可変リアクタンス回路を示す。この回路では電気長がλ/4より短い伝

送線路の両端に方端を接地したキャパシタが接続されている。

このリアクタンス回路の入力インピーダンス Zinは式（4-5）のようになる、

𝑍𝑖𝑛 =𝑍(𝑍𝜔𝐶 tan 𝜃 − 1)

𝑗 tan 𝜃 (𝑍𝜔𝐶 + tan𝜃2)(𝑍𝜔𝐶 − cot

𝜃2) (4-5)

ここで、θおよび Zは伝送線路の電気長および特性インピーダンス、Cはバラクタの容量で

ある。この式では、バラクタは単純なキャパシタで表現している。

図 4-2 提案する可変リアクタンス回路

Zin

CvCv

θ＜90°Z0, θ

51

提案する回路構成の効果を大まかに見積もり、キャパシタの容量を変数とした位相特性

を確認するため、伝送線路の電気長をパラメータとして提案する可変リアクタンスによる位

相変化量を計算した。電気長は 0、15、30、45、60、75、および 90°、特性インピーダン

スは 100Ωを選んだ。図 4-3に結果を示す。バラクタの可変容量値を例えば 0.2から 0.5pF

とし、図中に記入している。電気長 0°とは容量 2Cのバラクタのみがリアクタンス回路と

して使われていることを意味する。これは、従来方法としてバラクタのみを 90°ハイブリ

ッドに接続する場合であり、可変位相幅としては最小である。電気長が 90°の時は文献[4-2]

に報告されているが、電気長が 0°の時の 2倍の可変位相幅となる。この構成は可変位相幅

を広げることができるが、その効果が最大になるのは容量値 0pF付近であって、残念なが

ら現実の半導体プロセスでは製造が不可能である。計算に用いた伝送線路の電気長の中では、

45°の場合が最大の可変位相幅となり、電気長 40°付近で最大となることが予想される。

図 4-3 キャパシタの容量を変数とした提案リアクタンス回路の位相特性

反射位相角

θ（°）

-270

-90

90

270

-4500.2 0.4 0.6 0.8 1.0

容量 Cv （pF）

-0.2 0

θ=0°

15°

30°

45°

60°75°

従来型:90°

θ＜90°Z0, θ

本提案

従来型

バラクタの可変容量範囲

Z=100Ω450

-360

-180

0

180

360

52

最大の可変位相幅が得られる条件を詳細に検討するため、伝送線路の電気長をパラメー

タとして可変位相幅を計算した。結果を図 4-4に示す。ここで、バラクタの可変容量幅を

0.2から 0.5pFとしている。図から、電気長 40°で 222°の可変位相幅が得られることが分

かる。これらの結果から、可変位相幅は、伝送線路の電気長を最適化することによって、著

しく増加させることが可能であることが確認できた。バラクタの可変容量値の範囲、伝送線

路の特性インピーダンスと電気長については、図 4-4で選ばれた値は可変リアクタンス回路

の特性を例示することを目的に選ばれたものであって、実際の回路の値は必ずしもいつもこ

れらの値である必要はない。提案するリアクタンス回路では、最適化可能なパラメータは Z、

C、θである。これらの関係と可変リアクタンス回路での役割を以下のように考察する。

図 4-4 伝送線路の電気長をパラメータとした可変位相幅

図 4-5に、提案回路のリアクタンスと ZωCの関係を示す。このグラフにおいて、リアク

タンス回路は、

𝑍𝜔𝐶 = cot 𝜃 (4-6)

の条件にて、直列共振しており、また、

𝑍𝜔𝐶 = cot𝜃

2 (4-7)

の条件にて、並列共振している。ただし、Z、ω、Cとも正数なので、

𝑍𝜔𝐶 > 0 (4-8)

である。

このグラフの横軸は、積 ZωCであるが、Zは横軸方向に特性を拡大/縮小するための係数

可変位相量

θ（°）

40

200

030 45 60 75 90

電気長 θ （°）

0 15

240

80

120

160

53

とみなせる。θは定数であって、式（4-6）と式（4-7）の共振を引き起こす条件を決定する。

これらの定数を調整することで、実際に使用する周波数、バラクタの可変容量値の範囲を踏

まえてリアクタンス条件を設計することが可能になる。

リアクタンス回路が直列共振した場合は、リアクタンス値は 0になる。また、並列共振

した場合は、リアクタンス値は＋∞から－∞に変化する。提案のリアクタンス回路は、直列

共振と並列共振を起こす両条件を持っているので、リアクタンス値は－∞から＋∞までの全

ての値をとることができる。このため、このリアクタンス回路を終端素子として用いたとき

の反射位相は-180から+180°になり、結果として最大で 360°の位相変化を得ることがで

きる。可変位相幅を増やすためには、直列共振点、並列共振点が、キャパシタの可変容量幅

の中にあるようにする必要がある。提案回路においては、式（4-6）と式（4-7）の条件を、

与えられた Z、Cmin（最小容量値）、Cmax（最大容量値）に関して解くことによって、簡単

に達成可能である。これは、可変リアクタンス回路がこれらの条件についての自由度を担保

できていることによる。結果として、最大可変位相幅が実現可能になる。

図 4-5 提案回路のリアクタンスと ZωCの関係

cot θ

cotθ2 ZωC

0-tan

θ2

リアクタンス

54

4.2.3 提案する移相器の構成

図4-6に提案する移相器の構成を、図4-7に試作した回路の写真を示す。チップサイズは、

1.3mm×1.8mmである。集中定数素子を用いたブランチラインハイブリッド[4-6]が 90°ハ

イブリッドとして用いられている。このハイブリッドは、λ/8の伝送線路のペアとλ/12の

伝送線路のペアによって構成され、4隅に接地された容量が接続されている。伝送線路の特

性インピーダンスは 70Ωである。この 90°ハイブリッドは 11～12GHz帯用として設計し

た。可変擬似伝送線路リアクタンス回路が 90°ハイブリッドの通過端子と結合端子につな

がれている。この可変擬似伝送線路リアクタンス回路に用いられている伝送線路の電気長は

12GHzにおいて60°のものである。この値は、周波数特性と位相特性を勘案して選択した。

90°ハイブリッドの入力端子は移相器の入力端子として用いられ、アイソレーション端子

が移相器の出力端子として用いられる。ソースとドレインを短絡させたMESFETをバラク

タとして用いた。この時のMESFETのゲート幅は 240µm、ゲート長は 0.3µmである。容

量値は、0.24～0.50pFの間で変化させることが可能である。表 4-1に、今回のシミュレー

ションに用いた可変容量素子の各制御電圧における容量値と直列抵抗値を示す。移相器とし

て容量値を変化させる場合は、全ての端子に同じ電圧を同時に印加した。

図 4-6 提案する移相器の構成

Cv

Cv

可変擬似伝送線路リアクタンス

90度ハイブリッド

Z0

Z0

Pin

Pout

λ/8 λ/8

λ/12

λ/12

Cv

Cv

55

図 4-7 試作したMMICの写真

表 4-1 バラクタの特性

Vc (V) rs Ω) C (pF)

0 2.4 0.50

-1 2.8 0.34

-2 3.3 0.27

-3 3.6 0.25

-5 4.3 0.24

Pout

Pin Vc

Vc

Vc

Vc

Chip size:

1.3mm×1.8mm

56

4.2.4 結果および考察

図 4-8に、提案する移相器の測定結果およびシミュレーション結果として相対位相変化

値を示す。実線が測定値、点線がシミュレーション結果である。制御電圧 0Vの時の通過位

相が他の制御電圧印加時の位相 0°の基準として使われている。測定結果とシミュレーショ

ン結果は良好に一致する。11.5～12.5GHzの周波数帯で、200°を超える可変位相幅が得ら

れている。

図 4-8 提案する移相器の相対位相変化値（測定結果およびシミュレーション結果）

0

-270

90

360

90

180

12.0 12.511.5

周波数 Frequency （GHz）

可変位相量

θ（°）

Vc=-5 （V）

-3 （V）-2 (V)

-1 （V）

Vc=0 （V）

57

図 4-9にバラクタの制御電圧に対する挿入損失の変化を示す。実線は測定結果、点線が

シミュレーション結果である。どちらの場合においても、極小値をもっており、その極小値

が制御電圧の減少とともに周波数の高い側に移動しておる、両者において同様の傾向になっ

ている。測定値された挿入損失は 12GHzにおいて、4.3から 7.4dBであった。

図 4-9 バラクタの制御電圧に対する挿入損失の変化

1端子素子として、移相器の挿入損失の振る舞いを考察するため提案のリアクタンス回路

の入力インピーダンスを 3つの条件でシミュレーションした。シミュレーション条件を以下

に示す。

(a) 損失の無い理想伝送線路と直列抵抗成分がないバラクタにバイアス回路のみを付加

した場合

(b) 伝送線路の損失を考慮しつつ直列抵抗成分がなりバラクタにバイアス回路を付加し

た場合

(c) 伝送線路の損失とバラクタの直列抵抗も考慮したうえでバイアス回路を付加した場

合

-20

-5

-25

0

-15

-10

12 13 1410 11

周波数 Frequency （GHz）

挿入損失

|S21|（dB）

Vc=-5 （V）

-3 （V）

-2 （V）

-1 （V）Vc=0 （V）

58

リアクタンス素子の特性を、制御電圧を 0、-1、-2、-3、-5Vに変えた場合、これら 3つ

の条件でシミュレーションした。図 4-10に、スミスチャート上に表現した結果を示す。ま

た、表 4-2に 12GHzにおけるリアクタンス値を示す。これらの値も図 4-10上にプロット

する。大まかな傾向として、バラクタの容量が増えるとともに、すなわち制御電圧を正の方

向に増加させるとともに、リアクタンス値は時計方向に回転している。12GHzにおけるイ

ンピーダンス値の実部と虚部から求められる角度は、どの場合によってもほぼ同じである。

図 4-10 スミスチャート上でのリアクタンス素子の入力インピーダンス (a) 理想伝送線

路と直列抵抗を含まないバラクタ、(b) 損失を考慮した伝送線路と直列抵抗を含

まないバラクタ、(c) 損失を考慮した伝送線路と直列抵抗を含むバラクタ [論文

P-5 Fig.10より引用]

表 4-2 12GHzにおけるリアクタンス値

Vc (V) Ideal line and ideal

capacitance (Ω)

Lossy line and ideal capacitance

(Ω)

Lossy line and series resistance

(Ω)

0 0.0031-52.95j 12.86-50.61j 18.30-48.23j

-1 12.66+3980j 280.3+26.98j 150.6+18.64j

-2 0.0053+80.83j 22.98+73.72j 35.24+56.02j

-3 0.0029+58.81j 13.99+55.48j 23.81+45.30j

-5 0.0022+50.87j 12.70+47.79j 20.91+39.66j

59

これらの結果は、位相変化角は損失があった場合でも精度よく計算されていることが分かる。

(a)の場合、インピーダンス値はほぼリアクティブな要素のみによって構成されているの、

で全ての条件において、その結果はスミスチャートの外周を移動している。(b)の場合は、

伝送損失の伝送損失の損失が考慮されているが、インピーダンス値はスミスチャートの中心

に向かって縮小したように振る舞うが、いくぶん左によった方向になっている。(c)の場合

には、さらに損失分を考慮した場合であるが、この時は(b)の場合よりさらに縮小する。こ

のように、より多くの損失成分が考慮されると一層大きく縮小することが分かる。これらの

インピーダンス曲線がスミスチャートの中央に近づくということは反射係数の大きさが小

さくなることであり、インピーダンス曲線がスミスチャートの中央に最も近付いた周波数に

おいて、リアクタンス回路が反射素子として用いられたときの挿入損失が最も大きくなると

いうことである。バラクタ容量を変化させると、インピーダンス曲線がスミスチャート上に

最も近づく周波数が変化するため、最大挿入損失を与える点が結果としてバラクタ容量の増

加に伴って変化する。

図 4-11にバラクタの制御電圧に対する反射損失の値を示す。実線は測定値、点線はシミ

ュレーション値を示す。シミュレーション結果と比較し、測定結果は全て高い周波数方向に

移動している。これらは設計時に考慮されなかった 90°ハイブリッドの物理的なレイアウ

ト時の影響と考えられる。伝送線路の形状はシミュレーション時に理想的な設定ではあるが、

実際のMMIC上の形状としてはジグザグな伝送線路となる。挿入損失の測定結果は、12GHz

にて 17.4から 19.8dBの間で変化した。

図 4-11 バラクタの制御電圧に対する反射損失値

-20

-5

-25

0

-15

-10

計算値

測定値

12 13 1410 11

周波数 Frequency （GHz）

リターロス

|S11|（dB） Vc=-5 （V）

-3 （V）

-2 （V）

-1 （V）

0 （V）

60

図 4-12に、制御電圧に対する 12GHzでの位相変化特性を示す。得られた可変位相幅は

208°である。従来手法によって得られた可変位相特性も同図中に示す。今回提案の可変移

相器の位相制御幅は、従来手法に比べて約 4倍の大きさが得られた。

図 4-12 制御電圧に対する 12GHzでの位相変化特性

4.3 三次元MMIC構造を用いた 0/π2相ディジタル型移相器

4.3.1 従来の 2相ディジタル型移相器

2 相ディジタル型移相器として、線路切替型移相器[4-7]やハイパス/ローパス型移相器

[4-8]が提案されている。線路切替型移相器では、異なる位相変化を実現するため電気長の

異なる 2つの伝送線路を高周波スイッチで切り替える構成である。伝送線路の導体損が大き

くなると、これら 2 つの伝送線路の挿入損失の違いが顕著に現れるようになる。その反面、

回路構成としては線路の切替えのみであり特異な周波数特性を持つ構成要素はないため回

路としては広帯域な周波数特性をもつ。一方、ハイパス/ローパス移相器はハイパスフィル

タとローパスフィルタの位相変化を活用したものであって 2 つのフィルタを切替えて動作

する。この形式の移相器では、フィルタである特性上必然的に適用可能な周波数領域に制限

が生じる。ただし、挿入損失については設計によって合わせることが可能である。このよう

に、従来の 2相のディジタル型移相器の場合、2つの状態を高周波スイッチの切替えによっ

可変位相量

θ（°）

50

200

02 3 4 5 6

制御電圧 Vc （-V）

0 1

250

100

150

可変位相量従来型

提案型

挿入損失

挿入損失

Inse

rtio

n L

oss（dB）

5

20

0

25

10

15

61

て例えば 0 とπという 2 つの位相制御を実現できるものの、等しい挿入損失と広帯域な特

性を同時に実現しづらいという課題がある。

4.3.2 平衡―不平衡変換を活用した 0/π状態の実現

2相ディジタル型移相器における損失や帯域制限の課題は、2つの状態を実現する回路の

構成が異なる点に起因している。これを解決する構成として、伝送線路等のマイクロ波回路

を含んだ物理的なレイアウトを対称とすることが可能な平衡―不平衡変換を活用した回路

構成を検討する。平衡線路であるスロット線路やストリップ線路は、2つの導体から構成さ

れるのペアの間を信号が伝搬する線路である。一方、不平衡線路は接地導体と信号線の導体

によって構成される線路である。線路形態を平衡線路から不平衡線路に変換する場合には、

平衡線路の一方の導体を接地導体とし他方の導体を信号線の導体とする必要があるが、平衡

線路のどちらを接地導体として選ぶかによって、2とおりの変換が考えられる。具体例とし

て、スロット線路をマイクロストリップ線路に変換する場合を考えてみる。図 4-13 (a)には

スロット線路の導体 A がマイクロストリップ線路の信号線に変換された場合、図 4-13 (b)

にはスロット線路の導体 B がマイクロストリップ線路の信号線に変換された場合を示す。

また、両図にはスロット線路内を伝搬する信号の電界が、マイクロストリップ線路に伝搬し

ていく模様を図示している。両図を比較すると、スロット線路に入力された信号が、そのど

ちらの導体面がマイクロストリップ線路の信号線に変換されたかによって、まったく逆の電

界を持った状態でマイクロストリップ線路に伝搬していくことがわかる。よって、平衡―不

平衡変換におけるこの様な 2 つの状態を活用すれば、１つの信号の位相を 0 とπの 2 つの

状態に制御することが実現可能になる。

(a) 導体 Aがマイクロストリップ線路 (b) 導体 Bがマイクロストリップ線路

の信号線に変換された場合 の信号線に変換された場合

図 4-13 スロット線路からマイクロストリップ線路への変換

2Z0

導体A

2Z0

導体B

導体A

導体B

62

4.3.3 平衡―不平衡変換を活用した 0/π2相ディジタル型移相器

平衡―不平衡変換による 0/πの 2 つの状態を高周波スイッチで切替え可能とした 0/π2

相ディジタル型移相器を提案する。提案の移相器の回路図を図 4-14に、また、図 4-15に 2

相切替部の模式図を示す。この移相器は平衡―不平衡変換部、2つの高周波スイッチ、2つ

のλ/4伝送線路によって構成されている。平衡線路にはスロット線路を、不平衡線路にはポ

リイミド多層膜を半導体基板上に積層して形成した薄膜マイクロストリップ線路（TFMS:

Thin Film MicroStrip）を用いた。図 4-14にて、スロット線路が図中の上方向に曲がる経

路と下方向に曲がる経路では、前節で述べたように信号の位相関係としては逆相の関係にな

っている。ここで、上と下への分岐部それぞれに高周波スイッチ SW1、SW2を設置し、一

方を ON、他方を OFFとなるように制御すると、高周波スイッチが OFFとなっている経路

は空隙がそのまま保持されるため信号が伝送され、出力信号となる。ここで ON/OFF の組

み合せを変えると、信号の伝送経路が切替えられ TFMS 線路の信号線と接地面を入れ替え

ることができるので 0/πの 2 つの状態を切替えることができる。一方、高周波スイッチが

ONとなっているため信号が伝送されない伝送線路は、出力端子から入力方向を見た場合に

ある電気長をもったショートスタブになっている。ここで、この線路の電気長をλ/4とすれ

ば、出力端子から見込んだショートスタブは開放となり、この線路が出力端子つながってい

る影響を無視できる。また、図 4-14および図 4-15から見られるように、回路構成の対称性

から回路を実現する物理的な形状も対称とすることが可能であり、信号経路の違いやレイア

ウトの制約などに起因する 2相を切替えた時の特性差は生じ難いことも特長である。

図 4-14 0/π2相ディジタル移相器の回路図

CPW

スロット線路

SW1

SW2

TFMS

TFMS

Input

Output

63

図 4-15 2相切替部の模式図

4.3.4 結果および考察

2つの経路による位相差の測定結果を、図 4-16に示す。図から広い周波数に渡って、180°

の位相差が維持できていることが分かる。位相の違いは、5GHzから 15GHzおいて、-12°

から 3°であった。設計周波数近傍では信号が伝送しないショートスタブが開放に見えるが、

設計周波数から離れるにつれて、低い周波数ではλ/4より短いショートスタブに、高い周波

数ではλ/4より長いショートスタブ、即ち 0≦θ＜90°のオープンスタブに見えるようにな

り、そのフィルタ的な特性が位相差に影響を与えると考えられる。

図 4-16 0/π2相ディジタル移相器の位相差

2Z0

SW1

SW2

スロット線路

TFMS線路

5 10 15 20

周波数 Frequency （GHz）0

0

45

90

135

180

225

0°と

18

0°状態間の位相差

θ（°）

64

4.4 可変擬似伝送線路リアクタンスを用いたアナログ型移相器と 0/π2 相デ

ィジタル型移相器から構成される無限移相器

可変擬似伝送線路リアクタンスを用いたアナログ型移相器は、従来のMESFETにて製造

可能なバラクタの可変容量値の範囲にて、180°を超える位相変化量を得ることができる。

これに 0/πの 2 相ディジタル型移相器を組み合わせることによって、全体の位相変化量と

して 360°を超える移相器、すなわち無限移相器が実現可能になる。

図 4-17 に提案する無限移相器の回路図を示す。前段に 0/π2 相ディジタル型移相器、後

段に可変擬似伝送線路リアクタンスを用いたアナログ型移相器を用いている。本回路を

MMIC として試作した。MESFET を含む MMIC の製造には SAINT プロセス[4-9]および

三次元MMICプロセス[4-10]を用いた。図 4-18に試作した無限移相器の写真を示す。チッ

プサイズは 1.3mm×2.8mmである。

図 4-17 提案する無限移相器の回路図

図 4-18 無限移相器の写真 [国際会議 IC-8 Fig.9より引用]

CPW

スロット線路SW1

SW2

TFMS

TFMS

可変擬似伝送線路

リアクタンス

90度ハイブリッド

λ/8

λ/8

λ/12λ/12

CvCvCvCv

Input

Output

Output

Input

Vc Vc

Vc Vc

VSW1

VSW2

Chip size:

1.3mm×2.8mm

65

図 4-19 に無限移相器の位相制御特性を示す。180°を境にディジタル型移相器を 0 状態

からπ状態に切替えることによって 360°を超える位相変化特性が得られており、無限移相

器としての目標性能が達成できたことが分かる。

図 4-19 無限移相器の位相制御特性

4.5 移相器の小型化と特性の広帯域化

4.5.1 コプレーナ線路とマイクロストリップ線路の特徴比較

コプレーナ線路をMMIC等の平面回路として用いることは、信号線幅と信号線―接地面

との間隔とによって伝送線路の特性インピーダンスを自由に設定可能であることが大きな

メリットである。また、同一平面上に信号線と接地面が存在するため標準的な高周波プロー

ブを用いてオンウエアで特性試験が可能である。一方、マイクロストリップ線路は基板上面

の信号線と基板下面の接地面とで構成され、特性インピーダンスは信号線幅と基板厚から決

定されるので、比較的細い信号線幅のマイクロストリップ線路を用いて MMIC を製造する

ためには基板厚を薄くする必要があり、能動素子を形成する半導体製造プロセスに、線路形

成のための製造プロセスの追加が必要となる。また、試験や実装のためには接地面が基板表

面にも必要となるので基板の上面と下面とを貫通する VIA ホールが必要である。このよう

に、コプレーナ線路を積極的に活用したユニプレーナ型MMIC[4-11]は、能動素子を製造す

る半導体製造プロセスへの追加のプロセスを必要としないので生産性を上げることができ

る。ところが、2つの信号線を横に並べてアイソレーション特性を保ちつつレイアウトする

50

200

02 3 4 5

0状態での制御電圧 Vc （-V）

0 1

250

100

150

f=12GHz

2 3 4 50 1

π状態での制御電圧 Vc （-V）

位相変化

θ（°）

66

には、信号の電磁界が同一平面上の信号線と接地面との間の横方向の空隙に沿って伝搬する

コプレーナ線路では、必然的にある程度の接地面の面積が必要となるため、信号線を高密度

に集積するには限界がある。この点ではマイクロストリップ線路は上下に配置された信号線

と接地面の間に電磁界が主に集中するため水平方向の電磁界の広がりが比較的小さく、アイ

ソレーション特性を保ちつつ信号線間の距離を縮めることができる。このため長い電気長の

線路をメアンダ状にコンパクトにレイアウトできる可能性がある。以上の特徴を、表 4.3に

まとめる。

表 4-3 コプレーナ線路とマイクロストリップ線路の特徴比較

線路種別 コプレーナ線路 マイクロストリップ線路

特性インピーダンスの設計性 信号線幅と接地面との距離の比 信号線幅と基板厚の比

信号線幅 自由に設定可能 基板厚に依存

2つの信号線間距離 信号線間に接地面が必要であり

近接困難

比較的近接可能

伝送線路の形成 能動素子と同時形成可能 能動素子製造プロセスに追加要

4.5.2 三次元MMIC構造を用いた MMICの特長

ユニプレーナ型MMICの生産性に加えてマイクロストリップ線路の長所を組み合わせ可

能なMMICの設計性を改善するプロセス技術の 1つとして三次元MMICが提案されている

[4-10]。三次元 MMIC ではポリイミド薄膜を半導体基板に上に複数層積層し、各層上に成

膜した金属層を用いることによって立体的に信号線や接地面をレイアウトすることが可能

である。このため、信号線を上下に配置した結合線路の設計が可能である。また、マイクロ

ストリップ線路を半導体基板ではなくポリイミド薄膜を用いて構成するので、従来のマイク

ロストリップ線路と比較し信号線と接地面の距離を十分小さくでき、飛躍的に線路幅を細め

ることが可能となる。この特長は、回路の小型化に活用可能である。

4.5.3 可変擬似伝送線路リアクタンスを用いたアナログ型移相器の小型化・広

帯域化

λ/4 線路は電力分配器や方向性結合器の一部としてマイクロ波回路にしばしば用いられ

るが、MESFET 等の他の回路要素と比較し大きな面積を占める。このため MMIC 化に適

した小型化手法として、伝送線路に容量を装荷し、伝送線路の特性インピーダンスを高めて

線路長を短縮することによって等価的なλ/4 線路を実現する半集中定数化が提案されてい

る[4-6]。この手法では、小型化が可能である一方、λ/4 線路の持つ特性は設計周波数によ

ってのみ成立するためλ/4 線路としての周波数特性は結果的に狭くなってしまう。図 4-6

の可変擬似伝送線路リアクタンスを用いた可変移相器では、半集中定数化によって小型化し

たブランチラインハイブリッドを用いており、この特性が回路全体の周波数特性を決定して

67

いると考えられる。

三次元 MMIC での TFMS 線路は信号線間の横方向の結合が小さいのでλ/4 線路を小さ

な面積にレイアウトすることが可能である。また、上下に配置した信号線間の結合を利用し

た方向性結合器等の回路が構成可能であり、TFMS 線路を用いたブロードサイドカプラが

報告されている[4-12]。ブロードサイドカプラは半集中定数化によって小型化されたブラン

チラインハイブリッドより広帯域であり、アナログ型移相器のブランチラインハイブリッド

は方向性結合器との置き換えが可能であるため、アナログ型移相器の広帯域化としてブロー

ドサイドカプラを用いた構成を提案する。さらに、可変擬似伝送線路リアクタンスに用いら

れる伝送線路も小型化のために TFMS線路への置き換えが可能である。

図 4-20に提案する三次元MMIC構造によって小型化した可変擬似伝送線路リアクタン

スを用いたアナログ型移相器の回路図を示す。ブロードサイドカプラの 2つの分配端子に可

変擬似伝送線路リアクタンスを接続している。また、ブロードサイドカプラのアイソレーシ

ョン端子をアナログ型移相器の出力端子としている。

図4-20 三次元MMIC構造によって小型化した可変擬似伝送線路リアクタンスを用いた

アナログ型移相器の回路図

4.5.4 結果および考察

図 4-21に提案する三次元MMIC構造を用いたアナログ型移相器の位相制御特性を示す。

また、同条件で製造した半集中定数化ブランチラインハイブリッドを用いたアナログ型移相

器の位相制御特性を図 4-22に示す。制御電圧 5Vにおいて、180°以上の位相変化が可能な

周波数帯域は、図 4-21では 3.6GHzであり、図 4-22では 1.4GHzであって、提案の構成に

よって約 2.6倍の帯域が得られることが分かる。また、提案構成のMMICチップ面積は

1.0mm2であり、半集中定数化ブランチラインハイブリッドを用いたアナログ型移相器のチ

ップ面積は 2.3mm2であって、1/2以下の小型化が達成できている。

Cv

可変擬似伝送線路リアクタンス

ブロードサイドカプラ

Z0

Z0

Pin

Pout

Cv

Cv Cv

68

図 4-21 三次元MMIC構造を用いたアナログ型移相器の位相制御特性

図 4-22 半集中定数化ブランチラインハイブリッドを用いたアナログ型移相器の位相

制御特性

可変位相量

θ（°）

0

270

-9012 14 16

周波数 Frequency （GHz）

8 10

90

180

0

1

2

3

Vc=5 (V)可変位相量

θ（°）

0

270

-9012 14 16

周波数 Frequency （GHz）

8 10

90

180

0

1

2

3

Vc=5 (V)

69

4.6 本研究の位置付け

本研究においては、360°の位相可変が可能なモノリシック無限移相器の実現を目的とし

ている。本研究の位置付けを考察するために、本研究業績の発表前 10年から同時期までの

モノリシック化された移相器およびベクトル変調器の報告例を表 4-4に示す。ここで、構成

としては Reflection、Loaded line、Vector modulator と分類して表現した。なお、

Hyperabrupt varactorとの表記は回路を構成するリアクタンス素子に超階段接合可変容量

ダイオードを用いているものである。4.1節にてディジタル型とアナログ型の移相器につい

て述べたが、Reflection型の構成ではハイブリッドの通過端子と結合端子にリアクタンス回

路を接続した場合の反射位相角の変化によって移相器として機能するものであり、そのリア

クタンス回路のリアクタンス値が定数値の切替えとした場合ディジタル型移相器となり、連

続なリアクタンスの変化を与えることが可能な場合アナログ移相器として動作する。

Loaded line型の移相器は通常 2ないし 3の定数のリアクタンス値の切り替えを伴う伝送線

路でありディジタル型移相器として動作する。ベクトル変調器は 2 分配した 90°位相差の

信号をベクトル空間で合成することを基本とするものであり、能動回路によって構成される。

その機能は、360°の位相変化を与えることであり、実質的に無限移相器となるため報告例

として掲載した。ここに掲載した他報告と比較すると、本研究では 360°の可変位相範囲を

実現しつつ、ほぼ同じ周波数帯で動作するモノリシック移相器として最小のチップサイズに

て実現できていることが分かる。また、提案する回路は受動素子のみで構成されるため消費

電力も無い。このように、本研究での提案回路は、小型・低消費電力であり、今後の無線シ

ステム用モジュールの構成において大きく貢献できる。

表 4-4 モノリシック化された移相器およびベクトル変調器の報告例

文献 報告

年月 構成 周波数帯

可変

位相量

Chip size

(mm2)

消費電力

(mW)

本研究 Sept.

1996 Reflection 11.5-12.5GHz 360°, 連続 1.3×2.8 無

[4-13] Dec.

1985 Reflection, Loaded line 5-6GHz 360°, 6bit 9.43×4.2 無

[4-14] Mar.

1987

Reflection,

Hyperabrupt varactor 16-18GHz 109°, 連続 3.1×2.4 無

[4-15] June

1992 Vector modulator 140-200MHz 360°, 連続 2.5×1.5 250

[4-16] June

1992 Vector modulator 7.5-10.5GHz 360°, 連続 5.0×2.7 2000

[4-17] May

1996 Reflection, Loaded line 10GHz 帯 360°, 6bit 4.0×5.0 無

70

4.7 まとめ

可変擬似伝送線路リアクタンスを用いた 180°以上の位相制御が可能なアナログ型移相

器と三次元MMIC構造を用いた 0/π2相ディジタル型移相器を融合し、360°以上の位相制

御を実現する無限移相器を提案し、試作によって提案技術の有効性を実証した。可変擬似伝

送線路リアクタンスはMESFETプロセスによって製造されるバラクタ 2つを伝送線路によ

って結合した構造であり、バラクタの可変容量範囲、伝送線路の特性インピーダンスおよび

電気長を適切に設計することによって、アナログ移相器の可変位相量を格段に大きくできる

ことを確認した。この結果 180°を超える位相制御が可能となった。三次元MMIC構造を

用いた 0/π2相ディジタル型移相器では、平衡―不平衡変換回路と高周波スイッチを組み合

わせることによって、信号の伝送経路を切替えるのと同時に信号線と接地面の役割を逆転可

能な構造を提案した。これによって、0状態とπ状態の 2つの状態を切替えることが可能と

なり、0°と 180°の信号の提供が可能な 2相ディジタル移相器を実現することができた。

さらに、0°から 180°超のアナログ移相器と 0°/180°を切替える 2相ディジタル移相器

を縦続接続したモノリシック移相器を試作・評価し、360°以上の位相制御ができることを

確認した。また、三次元MMIC構造によって構成可能なブロードサイドカプラによる広帯

域化や TFMS 線路を用いた線路の集約によるチップ面積の小型化ができることも確認した。

これらの技術は、今後マイクロ波帯やミリ波帯等における指向性制御を伴う無線通信システ

ムでの位相制御のキーデバイスとしての貢献が期待できる。

71

第４章 参考文献

[4-1] K.Uehara, T. Seki, and K. Kagoshima, “New indoor high-speed radio communication system,”

in 1995 IEEE 45th VTC Dig, Chicago, IL, July 1995, pp.996-1000.

[4-2] J. I. Upshur and B. D. Geller, “Low-loss 360o X-band analog phase shifter,” in IEEE MTT-S Int.

Microwave Symp. Dig., Dallas, TX, May 1990, pp.487-490.

[4-3] W. A. Little, J. Yuan, and C. C. Snellings, “Hybrid integrated circuits,” in IEEE Int. Solid-State

Circuits Conf. Dig., Philadelphia, PA, Feb. 1967, pp. 58-59.

[4-4] P. Onno and A. Plitkins, “Miniature multi-kilowatt PIN diode MIC digital phase shifters,” in

IEEE GMTT Int. Microwave Symp. Dig., Washington, DC, May 1971, pp. 22-23.

[4-5] R.V.Garver, “Broad-band diode phase shifters,” IEEE Trans. Microwave Theory Tech., vol.20,

pp. 314-323. May 1972.

[4-6] T. Hirota, A. Minakawa, and M. Muraguchi, “Reduced-size branch-line and rat-race hybrids for

uniplanar MMIC’s,” IEEE Trans. Microwave Theory Tech.. vol.38, pp. 270-275, Mar. 1990.

[4-7] W. A. Little, J. Yuan, and C. C. Snellings, “Hybrid integrated-circuit digital phase shifters,”

in 1967 IEEE Int. Solid-State Circuits Conf. Dig., pp. 58-59.

[4-8] P. Onno and A. Plitkins, “Miniature Multi-Kilowatt PIN Diode Mic Digital Phase Shifters,” in

1971 IEEE GMTT Int. Microwave Symp. Dig., pp. 22-23.

[4-9] T. Enoki, K. Yamasaki, K. Osafune, and K. Ohwada, “0.3-µm advanced SAINT FET’s having

asymmetric N+-layers for ultra high frequency GaAs MMIC’s,” IEEE Trans. Electron Dev.,

vol. 35, pp. 18-24. Jan. 1988.

[4-10] M. Hirano, K. Nishikawa, I. Toyoda, S. Aoyama, S. Sugitani, and K. Yamasaki,

“Three-dimensional passive circuit technology for ultra-compact MMIC’s,” IEEE Trans.

Microwave Theory Tech., vol. 43, pp. 2845-2850, Dec. 1995.

[4-11] M. Muraguchi, T. Hirota, A. Minakawa, K. Ohwada and T. Sugeta, “Uniplanar MMIC’s and

their applications,” IEEE Trans. Microwave Theory Tech., vol.36, pp. 1896-1901, May 1988.

[4-12] I. Toyoda, T. Hirota, T. Hiraoka, and T. Tokumitsu, “Multilayer MMIC branch-line coupler

and broad-side coupler,” in IEEE Microwave Millimeter-Wave Monolithic Circuits Symp. Dig.,

Albuquerque, NM, June 1992, pp. 79-82.

[4-13] C. Andricos, I. J. Bahl, and E. L. Griffin, “C-Band 6-Bit GaAs Monolithic Phase Shifter,”

IEEE Trans. Microwave Theory Tech., vol. 33, pp. 1591-1596, Dec. 1985.

[4-14] Chang-Lee Chen, W. E. Courtney, L. J. Mahoney, M. J. Manfra, A. Chu, and H. A. Atwater,

“A Low-Loss Ku-Band Monolithic Analog Phase Shifter,” IEEE Trans. Microwave Theory

Tech., vol. 35, pp. 315-320, Mar. 1987.

[4-15] N. Imai, and H. Kikuchi, “An extremely accurate quadrature modulator IC using phase

detection method and its application to multilevel QAM Systems,” IEICE Trans. Electron.,

vol.E75-C no.6, pp. 674-682, June 1992.

72

[4-16] T. C. B. Tieman, A. P. de Hek, F. L. M. van den Bogaaart, and W. M. A. van Hoek, “A single

chip X-band phase shifter with 6 bit uncorrected phase resolution and more than 8 bit corrected

phase resolution,” in IEEE MTT-S Int. Microwave Symp. Dig., Albuquerque, NM, May 1992,

vol. 1, pp.171-174

[4-17] K. Nakahara, S. Chaki, N. Andoh, H. Matsuoka, N. Tanino, Y. Mitsui, and M. Otsubo, “A

Multi Phase-States MMIC Phase Shifter,” IEICE Trans. Electron., vol.E79-C, no.5, pp.

650-656, May 1996.

73

第５章 直並列・並直列線路分割とポリイミド/アルミナ多層構造を用いた１：Ｎ電力分

配・合成器4

5.1 はじめに

無線システムの高度化を実現するために、RF回路に関しては広帯域特性やマルチバンド

特性が従来と比較し飛躍的に重要となっている。多くのチャネルを用い高速伝送方式の要求

を満たすためには、将来の無線通信システムの帯域幅は大幅な増加が必要となってくる。新

しい無線技術であるソフトウェア無線[5-1]や移動通信方式の新しい世代では特に広帯域特

性が求められる。ソフトウェア無線は信号処理プロセスソフトウェア等を入れ替えるだけで

複数の無線システムに成り得るものである。この可変性は、変わり得る全ての周波数をハー

ドウェアが対応可能な場合にのみ実現できる。移動通信においては、通信方式の高度化に伴

って、従来使われてこなかった新しい周波数が開拓されているが、これらの全ての周波数に

対応する要求も高まっている。これらの理由から、RF回路が対応可能な周波数帯の拡大が

重要になってきている。

一方、高出力増幅器はどのような無線通信システムにおいても必須の構成要素である。

これらの性能の向上は、システムのコスト、大きさ、電力消費量の削減に貢献する。増幅器

モジュールを半導体素子で製造することも同様な効果をもたらす。しかし、１つの素子から

得られる最大出力電力は素子の性能に制限されるので、高出力増幅器モジュールの出力を増

加させるためには、一旦入力電力を複数の系に分割し、それぞれ増加してから効率よく合成

する必要がある。

ウイルキンソン電力分配器、ブランチラインハイブリッド、および方向性結合器等は電

力分配や電力合成によく使用されている[5-2] -[5-5]。これらに共通する特徴は、これらが

λ/4線路や等価的にλ/4とみなせるインピーダンス変換回路を用いている点である。これ

らの線路はインピーダンス変換という観点で興味深い振る舞いをするが、λ/4に起因する周

波数特性を持ち、通過帯域が制限される。この制限から解放されるため、インピーダンスの

急峻な変化を緩和させる工夫もあるが、より多くの伝送線路を必要とする。これは結果的に

電力分配回路の大きさを大きくし、挿入損失を増加させることになってしまう。

本章では、新たな電力増幅器の構成を提案する。この構成では、ポリイミド/アルミナ多

層構造の上に形成された伝送線路の直列分配、並列分配を用いており、電力分配や線路形状

の変化時の不要な共振を減少させることが可能である。これによって周波数特性や適用可能

な周波数特性の改善も可能である。アルミナ/ポリイミド多層構造は様々な種類の伝送線路

や線路形状の変換構造の形成に適しており、この特長を活用することで電力分配器の物理的

なレイアウトを簡素化できる。伝送線路の分割や形状の変換の特性は電磁界シミュレータに

4 本章の内容は、研究業績[P-13]、[DC-19]による．

74

よって解析した。また、提案する構成を用いることで、極めて帯域の広い電力分配・合成器

を実現した。

5.2 従来の電力分配器の構成

電力分配器の構成例として、1:4分配の電力分配器を図 5-1に示す。図 5-1 (a)と(b)は、

それぞれタイプ Aとタイプ Bの 1:4の電力分配を行うウイルキンソン分配器である。

(a) タイプ A (b) タイプ B

図 5-1 1:4の電力分配を行うウイルキンソン分配器

タイプ Aでは、入力端子に供給された電力は、4つに分配され各出力端子に分配される。

ここで、回路のインタフェースでのインピーダンス整合を保つため各端子のインピーダンス

は Zo（通常 50Ω）に整合していなくてはならない。インピーダンス変換にはλ/4線路が必

要となる。入力と出力のインピーダンスを変換するλ/4線路の特性インピーダンス Zは式

（5-1）で与えられることが良く知られている。

𝑍 = √𝑍𝑖𝑛・𝑍𝑜𝑢𝑡 (5-1)

ここで、Zinは入力インピーダンス、Zoutは出力インピーダンスである。よって、タイプ A

の伝送線路は 2Zoの特性インピーダンスを持たなくてはならない。

タイプ Bは急峻なインピーダンスの変化をさけるための方法であって、1:4の電力分配を

行うため 1:2の電力分配器が 2段つながれている。タイプ Aと比較し、インピーダンス変

換は急峻ではなくなり、√2Zoの伝送線路を用いることができる。この構成の欠点は、タイ

プ Aより多く数の伝送線路を用いなくてはならないことである。このため、挿入損失が増

加したり大きな面積が必要になったりする。

図 5-2は 1:4電力分配器の他の構成方法である。この図では 3つのブランチラインハイブ

リッドにて構成されている。1つのプランチラインハイブリッドには 2つのλ/4線路のペア

が使われているので、その大きさは容易にウイルキンソン分配器より大きくなる。さらに、

この構成の周波数特性は例にあげた構成の中では一番狭くなる。

Z0

Z0

Z0

Z0

R

R

R

R=2Z0

Z0

λ/4, √2Z0

λ/4, √2Z0

Z0

Z0

Z0

Z0

Z0

λ/4, 2Z0

R=Z0

75

これらの 3つの回路に共通する特徴はλ/4線路を使っていることである。λ/4線路に頼

らないで回路を構成することができれば、電力分配器の性能のさらなる向上や小型化が可能

になる。以後の節では、伝送線路の直列分配と並列分配、および、それらを組み合わせた構

造の電力分配器への適用について述べる。

図 5-2 3つのブランチラインハイブリッドによる 1:4電力分配器の構成方法

5.3 ポリイミド/アルミナ構造による直並列分配電力分配器

図 5-3に一般化した直並列電力分配器を示す。この構成の基本単位は伝送線路の直列分

配と並列分配を直列に接続したものである。１つの基本単位によって、1:4電力分配器が構

成できる。直列分配は特性インピーダンスを半分にする構成であり、並列分配は特性インピ

ーダンスを 2倍にする。このため、直列分配と並列分配を同数含む回路では、その出力端子

のインピーダンスを入力端子のインピーダンスと等しくすることが可能である。この基本単

図 5-3 一般化した直並列電力分配器

λ/4, Z0

λ/4

Z0/√2

Z0

Z0

Z0

Z0Z0

λ/4, Z0

λ/4

Z0/√2

Z

Z2Z

Z

Z2Z

Z

Z2Z

Z

Z2Z

Z

Z2Z

Z

Z2Z

Z

Z2Z

Z

Z2Z

Z

Z2Z

Z

Z2Z

Z0 Z

並列分配

直列分配

76

位が n段直列に接続されたとしたら、出力端子の数 Npは、以下の式で与えられる。

𝑁𝑝 = 4𝑛

このとき、特性インピーダンスだけが関与するので、伝送線路の線路長がλ/4である必要は

ない。さらに、この構成では線路形状の変換だけが関与するため周波数特性への影響もない。

よって、周波数特性は理論的には全周波数に渡って平坦になる。

図 5-4 (a)と(b)は、2つの直列/並列分配電力分配器の構成を示す。図 5-4 (a)では、伝送線

路は最初に並列分配され、その後、直列分配される。この構成の特性インピーダンスの組み

合わせは、50-100-50Ωになっている。この構成は、100Ωの伝送線路が精度良く製造可能

な場合に適している。図 5-4 (b)には 50-25-50Ω構成が示されている。この構成は 25Ω線路

を精度良く製造可能な場合に適する。

(a) 50-100-50Ω構成 (b) 50-25-50Ω構成

図 5-4 2種類直列/並列分配電力分配器

5.3.1 伝送線路の直列分配

伝送線路の直列分配では、特性インピーダンスが半分となる。図 5-5 (a)と(b)に、スロッ

ト線路とストリップ線路の直列分配の例を示す。直感的には、この分配は以下のように説明

できる。伝送線路を構成する 2つの導体間に対称に分布する電界を仮定することが可能で

(a) (b)

図 5-5 スロット線路とストリップ線路の直列分配の例

並列分配

Z

Z

ZZ

2Z

直列分配 Z

Z

Z

2Z

直列分配

50Ω

50Ω

50Ω

50Ω

50Ω

直列分配

Z

Z

ZZ

Z/2

並列分配 Z

Z

Z

Z/2

並列分配

50Ω

50Ω

50Ω

50Ω

50Ω

Z0

Z0/2

Z0/2直列分配

スロット線路

Z0

Z0/2

Z0/2直列分配

ストリップ線路

77

ある。ここで、この 2つの導体間の厳密な中間に第 3の導体の挿入を仮定したとしても、

全体の電界はこの導体の挿入によって変化しない。このとき、元からあった導体と第 3の導

体の間の電圧は半分となるが、電流条件は変化していない。このため、第 3の導体と元の導

体の１方との組み合わせを直列分配された新たな伝送線路と見なしたとき、この伝送線路の

特性インピーダンスは元の伝送線路の半分になることが分かる。

5.3.2 伝送線路の並列分配

伝送線路の並列分配では、特性インピーダンスが 2倍となる。これは通常使用されてい

る伝送線路の分配構成である。ここでの特性インピーダンスの変化は 2つの受動素子の接続

に例えて説明可能である。全体のインピーダンスが Zであるためには、2つの素子が並列に

接続される場合は各々の素子のインピーダンスは 2Zでなくてはならない。同様に、2つの

伝送線路が並列接続された結果として特性インピーダンス Zを得るには、各伝送線路の特

性インピーダンスは 2Zでなくてはならない。逆に、1つの伝送線路が 2つに分配される場

合では、分配後の出力インピーダンスは入力インピーダンスの 2倍である必要がある。図

5-6 (a)と(b)に、マイクロストリップ線路およびコプレーナ線路の並列分配の例を示す。

(a) (b)

図 5-6 マイクロストリップ線路およびコプレーナ線路の並列分配の例

5.3.3 ポリイミド/アルミナ多層構成の三次元構造の活用

多層構造を用いることによる伝送線路構成の自由度向上に関して、多くの報告がある

[5-6],[5-7]。三次元構造を導入することは、様々な伝送線路の使用やそれらの組み合わせに

関しての自由度を向上させる。筆者らはかつてコプレーナ線路とスロット線路を用いた平面

構成の直並列分配電力分配・合成器[5-8]を報告しているが、直並列分配構造を伴う三次元

構造については筆者の知るところ報告されてはいない。三次元構造と直並列分配構成の利点

を合わせて伝送線路の構成を最適化することによって変換部における電磁界の不連続性を

減少させることが可能である。これによって、電力分配器の全体としての特性を改善するこ

2Z0

Z0

2Z0並列分配マイクロストリップ線路

2Z0

Z0

2Z0並列分配コプレーナ線路

78

とができる。

ポリイミド/セラミック多層構造の断面図を図 5-7に示す[5-9]。基板は 1mm厚のアルミ

ナである。ポリイミド部分は 1層あたり 25µmの 4つのポリイミド層によって構成されて

いる。伝送線路は 5µm厚の銅を用いている。この構成を用いることによって低損失なコン

ポーネントを製造することができる。また、アルミナ基板はMMIC等の能動デバイスを実

装するのに適しているので、この構造によって簡単に高出力増幅器モジュールを製造するこ

とができる。

図 5-7 ポリイミド/セラミック多層構造の断面図

5.3.4 電力分配器の電磁界シミュレーション

電力分配器器の特性を商用の電磁界シミュレータによって実施した。図 5-8 (a)に電流密

度を、図 5-8 (b)に周波数特性を示す。電流はマイクロストリップ線路からスロット線路へ

のモード変換部に一旦集中しており、その後はスロット線路部分では分配の前後を含めて空

(a) 電流密度

図 5-8 シミュレーション結果

アルミナ基板1mm

ポリイミド層25µm 4

79

(b) 周波数特性

図 5-8 シミュレーション結果

隙部分にほぼ均一に集中している。計算結果では、もともとのマイクロストリップ線路の信

号線に結びついている側のレベル（S31）が、マイクロストリップ線路の接地面に結びつい

ている側のレベル（S21）より若干レベルが高くなっている。分配後の 2つ信号の位相差は

180°であり、バランや逆相の電力分配器の構成に好適な特長である。

5.4 実験結果

5.4.1 並列（MS）/直列（Slot）電力分配器

並列（MS）/直列（Slot）構成の電力分配器を図 5-9に示す。本電力分配器の入力端子は

マイクロストリップ線路であって、これが最初に 2つの並列接続されたマイクロストリップ

線路に分割されている。それぞれのマイクロストリップ線路はスロット線路に変換されたの

ち、2つに直列分配される。そして、再度マイクロストリップ線路に戻される。よって、こ

の構造は、50-100-50Ωの組み合わせとなっており、並列/直列分配の構造となっている。

図 5-10は並列（MS）/直列（Slot）電力分配器の写真である。入力端子は基板の左側側

面にあり、2つの出力端子が、それぞれ基板の上面と下面にある。

|S21|及び

|S31|（dB）

-15

-10

-5

0

-20

-90

0

90

180

-1800 4 8 12 16

∠S21

∠S31

|S31 |

|S21 |

周波数 Frequency （GHz）

∠S

21及び∠

S31（°）

80

図 5-9 並列（MS）/直列（Slot）電力分配器の等価回路

図 5-10 並列（MS）/直列（Slot）電力分配器の写真

スロット/MS変換

MS/スロット変換

バラン

スロット線路の

直列分配

#1

#2

#3

#5

#4

#1

#2 #3

#5 #4

81

図 5-11に、並列（MS）/直列（Slot）電力分配器の特性を示す。入力反射損失は 1から

8GHzに渡って 11dB以上、S21は-5.5から-6.7dB、S31は-6.9から-8.6dB、S41は-6.8から

-8.3dB、S51は-5.7から-6.5dBであった。また、S21と S51は、どの周波数においても S31、

S41より挿入損失として小さい。

図 5-11 並列（MS）/直列（Slot）電力分配器の特性

5.4.2 直列（Slot）/並列（MS）電力分配器

図 5-12は直列（Slot）/並列（MS）電力分配器の等価回路である。入力端子は外部接続

を考慮しマイクロストリップ線路であるが、すぐにスロット線路に変換され、2つに直列分

配される。それぞれのスロット線路はマイクロストリップ線路に変換されたのち、2つのマ

イクロストリップ線路に並列分配される。よって、この構造は 50-25-50Ωの組み合わせと

なっており、直列/並列構造となっている。

図 5-13は、直列（Slot）/並列（MS）電力分配器の写真である。入力端子は左側の側面

にあり、2つの出力端子が、それぞれ基板の上面と下面にある。

|S21

|及び

|S31

|（d

B）

-40

-30

-10

0

-500 2 4 6 8

|S31 |

|S21 |

周波数 Frequency （GHz）

-20

|S41 |

|S51 |

|S11 |

82

図 5-12 直列（Slot）/並列（MS）電力分配器の等価回路

図 5-13 直列（Slot）/並列（MS）電力分配器の写真

スロット/MS変換

MS/スロット変換

バラン

スロット線路の直列分配

#1

#2

#3

#5

#4

MS線路の

並列分配

#1

#2 #3

#5 #4

83

図 5-14に、直列（Slot）/並列（MS）電力分配器の特性を示す。入力反射損失は 1から

8GHzに渡って 18dB以上、S21は-6.9から-8.8dB、S31は-6.7から-9.2dB、S41は-6.0から

-7.4dB、S51は-5.9から-6.7dBであった。また、S21と S31は、どの周波数においても S41、

S51より挿入損失として大きい。

図 5-14 直列（Slot）/並列（MS）電力分配器の特性

5.4.3 直列（Slot）/並列（MS）電力分配器と直列（Slot）/並列（CPW）電

力分配器との比較

従来の平面構成の電力分配器との比較のため直列（Slot）/並列（CPW）電力分配器を試

作した。提案構成である前節の電力分配器との違いは提案構成において使用されていたマイ

クロストリップ線路の代わりにコプレーナ線路を用いていることである。

図 5-15に直列（Slot）/並列（CPW）電力分配器の特性を示す。入力反射損失は 1から

8GHzに渡って 13dB以上、S21は-6.8から-9.9dB、S31は-6.8から-10.9dB、S41は-6.2から

-7.1dB、S51は-6.1から-6.6dBであった。また、S21と S31は、どの周波数においても S41、

S51より挿入損失として大きい。

図 5-16では、直列（Slot）/並列（MS）電力分配器と直列（Slot）/並列（CPW）電力分

配器との特性を比較している。直列（Slot）/並列（CPW）電力分配器の挿入損失は、ほと

んどすべての点において直列（Slot）/並列（MS）電力分配器より大きい。

|S11

|, |S

21

|, |S

31

|, |S

41

| 及び

|S51

|（dB）

-40

-30

-10

0

-500 2 4 6 8

|S31 ||S21 |

周波数 Frequency （GHz）

-20

|S41 | |S51 |

|S11 |

84

図 5-15 直列（Slot）/並列（CPW）電力分配器の特性

図 5-16 直列（Slot）/並列（MS）電力分配器と直列（Slot）/並列（CPW）電力分配器

との特性比較

|S11

|, |S

21

|, |S

31

|, |S

41

| 及び

|S51

|（dB）

-40

-30

-10

0

-500 2 4 6 8

|S31 ||S21 |

周波数 Frequency （GHz）

-20

|S41 | |S51 |

|S11 |

|S21|, |

S31|, |S

41| 及び

|S51|（dB）

-10

0

-150 2 4 6 8

|S31 ||S21 |

周波数 Frequency （GHz）

-5 |S41 | |S51 |

スロット線路/MS線路スロット線路/コプレーナ線路

85

5.5 考察

並列（MS）/直列（Slot）電力分配器と直列（Slot）/並列（MS）電力分配器はともに測

定した全ての周波数領域に渡って平坦な優れた分配特性を示した。共通する傾向として、非

平衡線路において接地面となっている側から分配される 2つの出力端子での挿入損失が信

号線となる側から分配される 2つの出力端子での挿入損失より大きくなっている。挿入損失

の差は電力分配器内でのバランスの悪さに起因し、この傾向は周波数が高くなるほど大きく

なっている。ここでのパランスの悪さは電力分配器の導体損に付加され、分配特性を悪化さ

せる原因となる。4つの出力端子の出力レベルを全て同じとするといった特性改善が可能で

あるが、そのためにはさらなる伝送線路設計の最適化が必要である。バランスの悪さの改善

が必要ではあるものの、測定結果はシミュレーション結果とよく一致している。ここから、

電力分配特性のバランスの悪さは、伝送線路の平衡/非平衡モード間の変換における不完全

性に起因するものと考えられる。平衡線路の部分にて非平衡モードから平衡モードに変換さ

れることを担保するだけの十分な長さを設けること等が、特性改善にとって効果的な解法と

思われる。

並列（MS）/直列（Slot）構成と直列（Slot）/並列（MS）構成の回路のパターンを作成

するにあたって、低インピーダンスなスロット線路の設計が基板で用いられているレイアウ

トルールに対して困難であった。より詳細な製造プロセスを開発することが、より自由に

様々な伝送線路のインピーダンスや形状を選択するうえで重要である。一方、高いインピー

ダンスのマイクロストリップ線路では信号線幅が狭くなりすぎており、挿入損失特性を悪化

させる。この点の改善には、ポリイミド層の厚さの最適化の検討が必要である。

直列（Slot）/並列（MS）電力分配器と直列（Slot）/並列（CPW）電力分配器との違い

に関しては、コプレーナ線路の信号線幅がマイクロストリップ線路と比較して狭くなってい

ると考えられる。この結果、導体損の増加が顕在化し、全体としての特性の劣化につながっ

たと考えられる。さらに、コプレーナ線路は信号線と接地面との間に必ず空隙が必要なので

そのレイアウトには物理的な制限が発生し、電気長や線路形状の変換により大きな面積を要

する。このためマイクロストリップ線路のときのほうが、よりコンパクトにスロット線路と

つなげることが可能であって、このような状況がコプレーナ線路の場合に不必要な電磁界の

乱れを発生させることとなる。結果として、マイクロストリップ線路を用いた構成の方が、

コプレーナ線路を用いた構成より、平坦な周波数特性が得られる。

86

5.6 本研究の位置付け

表 5-1に、本研究および広帯域化の工夫を行った従来型電力分配器の特性の比較結果を

まとめる。文献[5-10]から[5-14]までの報告における帯域幅または比帯域は、1:2の電力分配

を行ったときのものであり、1:4の分配のために 2つの電力分配器を縦続接続すると、その

帯域はさらに狭まることは容易に想像できる。本研究の電力分配手法は、線路の形状変換と

分岐の組合せの工夫によるものであり、線路の結合やλ/4線路の特長等を活用している従来

の手法とは根本的に原理が異なる。このため理論的には帯域制限のない本研究の提案では、

広帯域化を行った他の報告と比較しても格段の広帯域性が確認できる。

表 5-1 本研究および広帯域化の工夫を行った従来型電力分配器の特性比較

文献 報告

年月 種類 適用周波数帯

帯域幅/

比帯域

帯域幅/比帯域の基準

（各報告文献による）

本研究 Mar.

1996 直並列分配 1-7GHz 2.8 octave Return loss≧20dB

[5-10] Aug.

1983

4-Branch

coupler C-band 63% Isolation ≧ 20dB

[5-11] Dec.

1993 Branch line 3GHz 帯 40％ 分配誤差≦±1dB

[5-12] Feb.

1999 Hybrid ring 2GHz 帯 1.8 octave

分配出力:-3.5±0.5dB

@1.43-2.95 GHz

[5-13] Mar.

2000

Wilkinson

divider 6.3-8.6GHz 31% Return loss≧20dB

[5-14] Jan.

2005 Branch line

不明

(Normalized) 33% NA

2 octave≒比帯域 120％ 3 octave≒比帯域 156%

87

5.7 高出力増幅器モジュールへの適用

図 5-17に、提案技術を高出力増幅器モジュールへ適用した場合の概念図を示す。電力分

配器はポリイミド層に作り込まれ、全てのMMICや単体部品はアルミナ基板上に実装され

ている[5-15]。アルミナ基板は、熱特性が深刻な問題となるような高出力増幅器の構成の場

合は AlN基板と交換することも可能である。また、提案の電力分配器の逆位相特性を生成

する特長を用いれば、B級プッシュプル増幅器を作り込むことも可能である。さらに、この

1:N電力分配器はアレイアンテナの信号供給回路への活用も可能と考えられ、空間的電力合

成による高出力化を可能とする。これらは、高出力増幅器モジュールの実現に好ましい特長

である。

図 5-17 提案基板を高出力増幅器モジュールへ適用した場合の概念図

5.8 まとめ

新しい原理に基づく 1:N電力分配器の構成を提案した。この提案に基づき、1:4電力増幅

器をポリイミド/アルミナ多層構造を用いて試作し評価した。2種類のインピーダンスの組み

合わせとして、50-100-50Ω（並列分配/直列分配）と 50-25-50Ω（直列分配/並列分配）の

構成を検討した。両者ともに、電力分配器として好ましい-5.5から-9.2dBのほぼ平坦な分

配特性を 1から 8GHzに渡る広帯域で得ることができた。後者においては、並列分配する

線路として、マイクロストリップ線路とコプレーナ線路との比較を行った。線路のレイアウ

ト条件から三次元的なマイクロストリップ線路の時の方が 0.2dB 程度とわずかではあるが

良い性能を得られることが分かった。アルミナは部品実装のパッケージや基板に適している

ので、提案の電力分配器のアルミナ部分をモジュール基板とし、高出力増幅器の必要なチッ

プを全て実装するマルチチップモジュール（MCM）構成の実現も可能である。

2Z0

セラミック基板

ポリイミド層

出力

入力

MMIC、個別部品

88

第５章 参考文献

[5-1] J. Mitola, III, Software Radio Architecture. New York: Wiley, 2000.

[5-2] E. J. Wilkinson, “An n-way hybrid power divider,” IRE Trans. Microwave Theory Tech., vol.

MTT-8, pp. 116-118, Jan. 1960.

[5-3] D. Antsos, R. Crist, and L. Sukamto, “A novel Wilkinson power divider with predictable

performance atK- and Ka-band,” in IEEE MTT-S Int. Microwave Symp. Dig., San Diego, CA,

May 1994, pp. 907-910.

[5-4] H. Ashoka, “Practical realisation of difficult microstrip line hybrid couplers and power

dividers,” in IEEE MTT-S Int. Microwave Symp. Dig., Albuquerque, NM, June 1992, pp.

273-276.

[5-5] S. J. Parisi, “180lumped element hybrid,” in IEEE MTT-S Int. Microwave Symp. Dig., Long

Beach, CA, Jun. 1989, pp. 1243-1246.

[5-6] T. Tokumitsu, T. Hiraoka, H. Nakamoto, and M. Aikawa, “Multilayer MMIC using a 3 µm×

N-layer dielectric film structure,” IEICE Trans. Electron., vol. E75-C, no. 6, pp. 698-706, June

1992.

[5-7] M. Hirano, K. Nishikawa, I. Toyoda, S. Aoyama, S. Sugitani, and K. Yamasaki,

“Three-dimensional passive circuit technology for ultra-compact MMIC’s,” IEEE Trans.

Microwave Theory Tech., vol. 43, pp. 2845-2850, Dec. 1995.

[5-8] 中津川 征士, 村口 正弘, “26GHz 帯ユニプレーナ型MMlC直並列分配・合成増幅器,”

電子情報通信学会技術研究報告 マイクロ波, MW90-138, pp. 27-31, Jan. 1991.

[5-9] R. Kambe, R. Imai, T. Takada, M. Arakawa, and M. Kuroda, “MCM substrate with high

capacitance,” IEEE. Trans. Comp., Packag., Manufact. Technol. B, vol. 18, pp. 23-27, Feb.

1995.

[5-10] M. Muraguchi, T. Yukitake, and Y. Naito, “Optimum Design of 3-Db Branch-Line Couplers

Using Microstrip Lines,” IEEE Trans. Microwave Theory Tech., vol. 31, pp. 674 - 678 , Aug.

1983.

[5-11] C.-H. Ho, L. Fan, and K. Chang, “Broad-band uniplanar hybrid-ring and branch-line couplers,”

IEEE Trans. Microwave Theory Tech., vol. 41, pp. 2116 - 2125 , Dec. 1993.

[5-12] T. Wang, and K. Wu, “Size-reduction and band-broadening design technique of uniplanar

hybrid ring coupler using phase inverter for M(H)MIC's,” IEEE Trans. Microwave Theory

Tech., vol. 47, pp. 198 - 206 , Feb. 1999

[5-13] I. Ohta, and T. Kawai, “Design of quadrature hybrids and directional couplers based on the

equivalent admittance approach,” IEICE Trans. Electron., vol.E88–C, no.1, pp. 2 – 14, Jan.

2005.

[5-14] G. Carchon, K. Vaesen, S. Brebels, P. Pieters, W. De Raedt and B. Nauwelaers, “Integrated

Wilkinson Power Dividers in C-, Ku- and Ka-Band in Multi-Layer Thin-Film MCM-D,” in

Proc. 2000 EuMW Conf., Paris, France, May 2000, pp. 1. Dig., San Diego, CA, May 1994, pp.

907-910.

89

[5-15] M. Nakatsugawa, A. Kanda, H. Okazaki, K. Nishikawa, and M. Muraguchi, “Line-loss and

size reduction techniques for millimeter-wave RF front-end boards by using a

polyimide/alumina–ceramic multilayer configuration,” IEEE. Trans. Microwave Theory Tech.,

vol. 45, pp. 2308-2315, Dec. 1997.

91

第６章 ポリイミド/アルミナ多層構造によるミリ波帯 RF フロントエンドボードの低損失

化・小型化技術5

6.1 はじめに

移動通信が個人に普及するにともない高速な映像サービス等の需要が顕著になってきて

おり、新たな通信用無線周波数の必要性もかつてないほど高まってきている。このような要

求に応える無線通信システムにとって、ミリ波は広帯域通信の提供を可能とする豊富な周波

数資源であり、魅力的な周波数帯である。その一方で、ミリ波における高周波技術は、実際

の商用導入に向けて更なる研究開発の進展が必要とされている。ミリ波通信システムの研究

開発においては、低コストな製造技術や低損失化等の高度な高周波性能への要求を実現する

ことが課題である。

チップサイズの小型化や大規模集積化のために、三次元MMICやマスタースライス技術

が提案されている[6-1],[6-2]。これらの技術は同一の回路を搭載した半導体基板の大規模な

製造を可能とすることによって低コスト化が図れるものであり、薄いポリイミド多層膜を利

用したマイクロストリップ線路（Thin Film MicroStrip lines: TFMS）を採用している。こ

れらの技術では、パターンレイアウト上の自由度が高いので多くの機能回路の設計と小面積

での結線によるレイアウトが可能となり、その結果、複数機能を搭載したワンチップ化

MMICの製造が可能となる[6-3]。しかし、異なる半導体プロセスによって製造された ICを

1つのモジュールとして実現することは、三次元MMICにおいては全ての単位構造が同一

半導体基板を共有することを前提としているため難しい。異なる種類の能動素子を集積化す

る製造手法があれば、全体としての性能向上と三次元MMICの適用領域の拡大に貢献する

ことができる。

高密度マイクロ波実装プログラム（HDMP）の活動で報告されているように[6-4]-[6-7]、

マルチチップモジュール（MCM）技術が送受信モジュールのコスト削減に注目されている。

コードレス電話や携帯電話等の端末のためには、多層のガラスエポキシ基板が小型化やコス

ト削減のために活用されているが、ミリ波通信への適用は、周波数が高くなることに対応し

て伝送線路の損失が大きくなるため難しくなる。このため、高機能な移動端末実現のために

はミリ波高周波モジュールに適した低損失化・小型化技術が必要となる。MCM用の基板材

料について文献[6-8]は報告しているが、MCM技術によって製造されるモジュールの伝送損

失や製造コストに関して考察されていない。

本章では、ポリイミド/アルミナ多層構造を用いた伝送線路損失の削減やモジュールサイ

ズの小型化に関するコンセプトを提案する。提案の構造では低損失な伝送線路をポリイミド

多層膜の中に巧妙に形成できるとともに、アルミナ多層基板内には DCバイアス回路などを

5 本章の内容は、研究業績[P-6]、[IC-10]、[DC-24]による．

92

コンパクトに配線可能である。また、ポリイミド層とアルミナ多層基板との間に接地板を配

置できるので、RF系の線路と DC用配線を分離して設計できるだけでなく、これら相互の

干渉低減も可能である。アルミナ多層基板上には、全てのMMIC、定電圧 IC、インバータ、

制御用 ICを効率的に実装できる。一方、受動 RF回路や能動素子の整合回路等を、ポリイ

ミド多層膜を用いた低損失伝送線路によって作り込むことが可能である。この結果、MMIC

上で大きな面積を占める受動回路エリアを削減することができ、MMICチップサイズの小

型化によって製造コストの低減に貢献できる。ここでは、提案の構造を用いた伝送線路の損

失特性および RFモジュールボードを試作によって評価し、その適用性を実証した。

6.2 ポリイミド/アルミナ多層構造の特性

6.2.1 RFボード用基板材料の特性比較

ガラスエポキシとアルミナセラミックは RFボードにしばしば使用される。ポリイミド/

アルミナ多層構造とガラスエポキシ、アルミナの特性を比較した。比較結果を表 6-1に示す。

ガラスエポキシは、コストと製造の簡単さで他の材質より優れる。これが、ガラスエポ

キシが現在様々な RFボードに用いられている理由である。しかし、大きな誘電正接のため

周波数の増加にともなってその特性は劣化する[6-8]。よって、ミリ波用の RFボードにガラ

スエポキシを用いるのは難しい。

表 6-1 基板材料の特性比較

基板材料 PI/ceramic Alumina Glass Epoxy

コスト 良い 良い 優れる

RF 特性 (>10 GHz) 良い 優れる 劣る

大きさ 優れる 普通 良い

微細加工 良い 普通 良い

製造の容易性 普通 普通 優れる

伝送線路がアルミナ基板上に形成されたとき、アルミナの小さな誘電正接のおかげでミ

リ波領域においても優れた高周波特性を示す。一方、小形化や微細な配線パターンの形成に

は困難が伴う。多層アルミナ基板は同時焼成プロセスによって製造されるが、アルミナの中

間層の伝送線路はスクリーン印刷技術の応用によってパターン形成され、この精度はフォト

リソグラフィより随分低くなる。さらに、これらの伝送線路は粒状金属を用いて形成される

が、これらのシート抵抗はメッキ製造される金属より高いので、低損失な高周波線路として

使用可能なものは基板表面上に配置される伝送線路だけになる。これは伝送線路パターンの

形成に制限を与える。

ポリイミド/アルミナ多層構造では、多層アルミナ基板の長所を継承しつつ、ポリイミド

多層薄膜構造の長所をあわせ持つものである。全ての伝送線路はフォトリソグラフィ技術に

93

よってポリイミド多層薄膜を用いて製造可能であるので、低損失かつ微細な伝送線路パター

ンの製造が可能になる。さらに、DCバイアス等を多層アルミナ基板内に製造することも可

能である。

6.2.2 幅広マイクロストリップ線路の高周波特性

図 6-1は提案するポリイミド/アルミナ多層構造を用いて製造可能な様々な幅広マイクロ

ストリップ線路の例を示している。メタル層は太い実線で表現されている。表 6-2に、これ

らの幅広マイクロストリップ線路の寸法を示す。これらには GnSmの名称をつけたが、n

は下から上に数えた時の接地板の位置、mは同様に信号線となる金属層の位置である。ポ

リイミド一層の厚さは 25µmとした。G1S5構造のマイクロストリップ線路の損失を測定し

(a) (b) (c)

(d) (e)

図 6-1 ポリイミド/アルミナ多層構造を用いた幅広マイクロストリップ線路の例

表 6-2 幅広マイクロストリップ線路の寸法

構造 h(µm) W(µm)

G1S3 50 88

G1S4 75 150

G1S5 100 220

G3S5 50 100

G3S1 50 50

W

h

W

h

W

h

W

h

h

W

94

GaAs基板上に形成されるコプレーナ線路および TFMSの特性と比較した（図 6-2）。20GHz

における幅広マイクロストリップ線路、TFMS、およびコプレーナ線路の損失はそれぞれ

0.083、0.34、および 0.22dB/mであった。幅広マイクロストリップ線路の損失は TFMSの

約 1/4であり、この結果から幅広マイクロストリップ線路がミリ波帯高周波線路や受動素子

の形成に適するこが分かる。

図 6-3は、図 6-1に例示した様々な幅広マイクロストリップ線路の損失を示している。全

ての線路が GaAs基板上のコプレーナ線路より良い特性であって、極めて低い損失特性を持

っていることが分かる。

図 6-2 幅広マイクロストリップ線路とコプレーナ線路および TFMSとの損失特性比較

図 6-3 様々な幅広マイクロストリップ線路の損失特性

損失

Loss（dB

/mm）

周波数 Frequency （GHz）

0.0

0.1

0.3

0.4

0.5

0.2

5 200 10 15 25 30

TFMS

CPW (GaAs基板)

Wide MS (G1S5)

損失

Lo

ss（d

B/m

m）

周波数 Frequency （GHz）

0.0

0.1

0.3

0.4

0.5

0.2

5 200 10 15 25 30

Wide MS

G3S1

G3S5

G1S3

G1S4

G1S5

95

図 6-4と図 6-5に、幅広マイクロストリップ線路（G1S5構造）の実効誘電率および特性

インピーダンスの測定結果を示す。1から 30GHzの間において特異的な周波数応答はなく、

平坦で安定した特性を観測できる。これらの結果から、この周波数に渡って幅広マイクロス

トリップ線路が RFボード上の高周波伝送線路として使用可能であることが分かる。

図 6-4 幅広マイクロストリップ線路の実効誘電率

図 6-5 幅広マイクロストリップ線路の特性インピーダンス

実効誘電率

Ɛeff

周波数 Frequency （GHz）

0

1

3

4

5

2

5 200 10 15 25 30

特性インピーダンス

Z0（Ω）

周波数 Frequency （GHz）

0

20

60

80

40

5 200 10 15 25 30

96

6.3 RFフロントエンドボードの構成

6.3.1 ポリイミド/アルミナ多層構造 RFフロントエンドボード

ポリイミド/アルミナ多層構造を用いて低損失で小型な RFフロントエンドボードを実現

するため、以下の 3つの特性改善策を用いた RFフロントエンドボードの構成法を提案し検

討した。

(i) 幅広マイクロストリップ線路を用いた伝送線路損失の低減

(ii) 全ての ICを基板表面に実装し三次元構造の配線を用いる小型化

(iii) メタル-絶縁層-メタル（MIM）キャパシタを用いた能動回路動作の安定化[6-9]

提案構成の模式図を図 6-6 (a)と(b)に示す。RFフロントエンドボードは 25µm厚のポリ

イミド薄膜 4層と 250µ厚アルミナ層 4層とによって構成されている [6-10]。ポリイミド層

に用いられる金属は 5µ厚の銅であり、セラミック層内配線はタングステンである。ポリイ

ミド層とセラミック層の間には RF用配線とDC用配線の相互干渉を避ける目的で RF用の

接地面が配置されている。この接地面のおかげで相互の干渉を考慮した離隔距離の制限を設

ける必要がなくなりRF用の伝送線路とDC用の配線は独立して設計することが可能になる。

また、MIMキャパシタもアルミナ基板表面に作り込まれている。

ポリイミド層は TFMS（線路幅：10から 30µm程度）より線路幅の大きな幅広マイクロ

ストリップ線路（線路幅：50µm以上）を設計するために十分な膜厚がある。このような幅

広マイクロストリップ線路はMMIC間の RF用配線に用いられる。また、高周波において

も信号線と接地面との距離の 3倍以上の信号線間隔を保つことが可能であれば、信号線間は

十分分離することができる[6-2]。多層セラミック基板のポリイミド側の面には高周波用の

MMIC等が実装され、セラミック側の面には DCバイアス用や制御電圧発生用の IC、例え

ば定電圧 IC、DC-DC変換器、RFスイッチ制御用 IC等が実装される。ポリイミド層はMMIC

の大きさに合わせて長方形にくり抜かれ、MMICは露出した多層セラミック基板の表面に

導電ペーストによって実装される。MMICの基板厚は、ポリイミド層の表面との高さと合

わせるために 100から 150µmに研磨した。DCバイアス線は、セラミック層の表面や層内

に形成した。DCバイアス線の一端は、セラミック層表面に実装された給電用 ICの端子に

接続される。もう一端は、ポリイミド層の最上面まで VIAホールによって引き上げられ、

MMICのバイアスまたは制御端子に接続される。アルミナ基板上面に形成されたMIMキャ

パシタは、回路動作の安定化や寄生発振防止用のバイパスコンデンサとして用いられ DCバ

イアス線に接続される。MMICへの配線には 20µmの金ワイヤボンディングを用い、特に

RF配線は最短長となるように複数のワイヤによって緊密に接続した。マイクロストリップ

線路は、オンウェハプローブでの測定を可能とするためMMIC上のパッドがマイクロスト

リップ線路にボンディングされる箇所でコプレーナ線路に変換した。これによって、この構

成のMMIC実装前後の特性は、コプレーナ線路用プローブを備えた測定システムを用いれ

ば容易に測定し、解析できる。

97

(a) 断面図

(b) 線路の接続の様子

図 6-6 提案構成の模式図

ボンディングワイヤ 幅広MS線路 ボンディングワイヤMMICMMIC

MIM

キャパシタ

ポリイミド層

シールド/グランド（ポリイミド層用）

シールド/グランド（セラミック層用）

セラミック層用

グランド接続用VIA

スイッチ制御ICDC-DC変換器電圧レギュレータ

IF 0°

IF 90°

ポリイミド層

グランド面（マイクロストリップ線路用）

MIMキャパシタ

セラミック層

グランド接続用VIA

RF

幅広マイクロストリップ線路LO

スイッチ制御ICDC-DC変換器電圧レギュレータ

DC電源へ

98

6.3.2 RF MMICチップ

特性評価用の RFフロントエンドボードを、その特性の実証のために試作されたMMIC

チップを用いて製造し、評価した。低雑音増幅器、高周波スイッチ、送受信ミキサを評価用

に新規に設計した。全MMICに関して、動作周波数は 19GHzを用いた。

送信系は GaAs MESFETバッファ増幅器と pseudomorphic high electron-mobility

transistor（PHEMT）送信増幅器を用いた。バッファ増幅器は Aタイプ、Bタイプの 2種

類を設計した。Aタイプにはゲート幅 100µm、ゲート長 0.3µmのMESFETを用いた 2段

ソース接地構成を採用した。伝送線路によって整合回路が形成され、チップサイズは 1.3mm

×1.8mmである。図 6-7には Bタイプのバッファ増幅器の等価回路を示す。使用した

MESFETはゲート幅 200µm、ゲート長 0.3µmであり、小形・高利得を達成するため段間

をインダクタンスで接続するカスコード構成を用いた[6-11],[6-12]。このインダクタンスの

ためにはメアンダインダクタを用いた。Bタイプのバッファ増幅器のチップサイズは、

0.8mm×0.8mmである。PHEMT送信アンプは Hewlett-Packard社製のMMIC（HMMC

5618）を用いた。

図 6-7 Bタイプのバッファ増幅器の等価回路

Vd

Output

GaAs MESFET

Wg=200 µm

Lg=0.3 µm

Input

99

受信系は PHEMT低雑音増幅器と Aタイプバッファ増幅器を用いて構成した。PHEMT

低雑音増幅器は、受信系の最初のブロック用に設計した。図 6-8に等価回路図を示す。ゲー

ト幅 100µm、ゲート長 0.2µmの 2つの PHEMTを用いている。入力側は低雑音性を重視

し、出力側は高利得性を重視した設計を行った。全ての整合回路はチップサイズの低減のた

めにスパイラルインダクタを用いた。これらのインダクタの寄生素子成分は設計時には十分

に考慮した。チップサイズは 0.88mm×0.88mmである。

図 6-8 PHEMT低雑音増幅器の等価回路図

送受信ミキサはアンチパラレル構成を採用したSSB偶高調波ミキサである[6-13],[6-14]。

この回路は受動回路で構成されたミキサであるので、アップコンバージョンにもダウンコン

バージョンにも使用可能である。図 6-9にミキサの等価回路を示す。チップサイズの小型化

のため、ウイルキンソン電力分配器と 90°ハイブリッドは集中定数素子化技術を用いて設

計した[6-15]。CRFと CLOとを LOや RF端子への IF 信号の混入を避けるために使用した。

基本波と二次高調波においてλ/4伝送線路スタブと同一の特性をもつ非対称容量装荷オー

プンスタブを新規に設計した。このスタブは LOレベルを抑圧し 2LOレベルを取り出すフ

ィルタとして用いた。装荷容量 C1と C2は、以下の式で求められる。

𝐶1 =1

2𝜋𝑓𝐿𝑂𝑍 tan 𝜃

𝐶2 =𝐶1

3 + tan2 𝜃

ここで、fLOはミキサの局部発振周波数であり、θは fLOにおける伝送線路の電気長である。

IF信号のためのローパスフィルタを削除するため、IFポートはシャント容量と伝送線路が

この非対称スタブに接続され配置された。ミキサのチップサイズは 1.28mm×1.28mmであ

る。

Vd2

Output

PHEMT

Wg=100 µm

Lg=0.2 µm

PHEMT

Wg=100 µm

Lg=0.2 µm

Input

Vg2

Vd1

Vg1

100

図 6-9 イメージリジェクション SSB偶高調波ミキサの等価回路

GaAs MESFETをベースとした single pole double throw （SPDT）スイッチを送受信

スイッチとして用いた。高周波においては、オフ状態の FETスイッチのインピーダンスは

寄生容量のため小さくなり、オフ状態での送受信間のアイソレーション特性とオン状態での

挿入損失特性の両者が劣化する。この影響を取り除くため、LC直列共振回路構成を採用し

た。図 6-10に等価回路を、図 6-11にMESFET部を簡素化した等価回路を示す。

図 6-10 SPDTスイッチの等価回路

RF

LO

IF1

IF2

CLO

CRF

CRF

CLO

ウィルキンソンディバイダ

90度分配器

非対称容量装荷オープンスタブ

Vc Vc

VcVc

InputTX-arm

Output1

RX-arm

Output2

λ/4

λ/4

101

図 6-11 簡素化した SPDTスイッチの等価回路

この図で、オン状態の FETは抵抗 Ronで、オフ状態の FETは容量 Coffと抵抗 Roffとの並

列接続の組み合わせとして描かれている。Coffと共振するインダクタンスを持つインダクタ

がこの構成では使われている。シャント FETスイッチが送信系、受信系ともに付加されて

いる。図 6-11の上側のスイッチオフ系のようにオフ状態 FETの Coffとインダクタンスとは

設計周波数において直列共振する。この部分のインピーダンスは極めて小さくなるので、入

力端子から観察されるインピーダンスはλ/4線路によってほぼ無限大となり、オフ状態の出

力端子から観察されるインピーダンスは短絡しているように見える。これらの特性は、スイ

ッチのアイソレーション特性の改善に役立つ。オン状態 FETのシャントスイッチもアイソ

レーション特性改善に貢献している。図 6-11の下側のスイッチオン系では、インダクタと

シャントスイッチ（オフ状態 FET）の Coffは並列共振する。スイッチオフ系の全てのイン

ピーダンスは無限大となり、スイッチオン系の挿入損失を小さくすることができる。

6.4 結果および考察

図 6-12は RF回路側（ポリイミド側）と DCバイアス IC側（アルミナセラミック側）

から見た写真である。9つのMMICチップがポリイミド側には実装されている。アルミナ

セラミック側には 5つの DCバイアス IC、チップ抵抗、チップキャパシタがハンダ付けさ

れている。これらの ICチップによって占められる面積は DCコネクタエリアを除いたら

30mm×30mmの大きさであり、試作 RFフロントエンドボードとして用いたデザインマー

ジンを最適化して除けば 25mm×25mmに小型化することもできる。

InputTX-arm

OFF

RX-arm

ON

λ/4

λ/4

Roff Ron

Ron

Roff

直列共振

並列共振 Coff

Coff

102

RF 回路側 DC バイアス IC 側

図 6-12 RF回路側（ポリイミド側）と DCバイアス IC側（アルミナセラミック側）か

ら見た RFフロントエンドボードの写真 [論文 P-6 Fig.12より引用]

各MMICおよび全体としての性能評価を行った。MMICに対するドレインバイアスは全

て 3Vとした。図 6-13に、Aタイプ増幅器、Bタイプ増幅器、および PHEMT送信増幅器

の利得の周波数特性を示す。これらの利得は 19.5GHzにおいて、それぞれ 14.0、8.9、お

よび 14.3dBであった。得られた利得はほぼシミュレーションの値と同じである。

図 6-13 Aタイプ増幅器、Bタイプ増幅器、および PHEMT送信増幅器の利得の周波数

特性

利得

Gain（dB）

周波数 Frequency （GHz）

-10

10

20

0

18 2117 19 20 22

PHEMT TX Amp

Type-B

Type-A

LO

IF 90

IF 0

RF

10 mm

103

図 6-14に PHEMT低雑音増幅器の利得と雑音指数の周波数特性を示す。19.5GHzにお

いて、利得と雑音指数は 16.8および 2.2dBであった。

図 6-15に非対称容量装荷オープンスタブの周波数特性を示す。十分な LO周波数での抑

圧特性と、2LO周波数での低い挿入損失特性が得られた。これらはシミュレーション値と

良く一致している。また、IF端子を終端したときの特性を評価した結果は、終端しない場

合とほぼ同じであって、IF端子はローパスフィルタを省略するためにも利用できているこ

とが分かる。

図 6-14 PHEMT低雑音増幅器の利得と雑音指数の周波数特性

図 6-15 非対称容量装荷オープンスタブの周波数特性

雑音指数

NF（dB）

周波数 Frequency （GHz）

0.0

4.0

5.0

3.0

17 2315 19 21 25

2.0

1.0

0.0

20.0

25.0

15.0

10.0

5.0

利得

Gain（dB）

利得

Ga

in（d

B）

周波数 Frequency （GHz）

-40

0

10

-20

100 20 30 40

測定値

-10

-30

LO RF

計算値 測定値(IF: Open)

(IF: 50Ω)

104

ミキサをアップコンバータ、ダウンコンバータのそれぞれに用いたときの変換利得と出

力電力を図 6-16および図 6-17に示す。測定に用いた LO電力は 9dBmであり、周波数は

9.6925GHzであった。また、IFは 140MHzとした。アップコンバータとしての変換利得

は入力電力-15dBmのとき-18.4dBであった。ダウンコンバータとしての変換利得は入力電

力-10dBのと-18.1dBであった。また、イメージ抑圧比は 18.0dBである。

図 6-16 アップコンバータとしての変換利得と出力電力

図 6-17 ダウンコンバータとしての変換利得と出力電力

高周波電力

RF

Po

we

r （d

Bm）

変換利得

Co

ve

rsio

nG

ain

（d

B）

IF電力 IF Power （dBm）

-40

-35

-25

-20

-15

-30

-10 5-15 -5 0 10 15

-10

IF電力

IF P

ow

er （dB

m）

変換利得

Covers

ion

Gain

（dB）

RF電力 RF Power （dBm）

-40

-35

-25

-20

-15

-30

-10 5-15 -5 0 10 15

105

RFスイッチの挿入損失とアイソレーション特性を図 6-18に示す。19.5GHzにおいて挿

入損失 1.9dB、アイソレーション特性 20.0dBが得られた。

図 6-18 RFスイッチの挿入損失とアイソレーション特性

RFフロントエンドボードとしての特性を、送信モード、受信モードの場合で評価した。

入力した LO電力は 9dBm、周波数は 9.6925GHzである。この周波数が偶高調波として 2

倍となりミキサの中で入力信号とミキシングされる。IF周波数は 140MHzとした。送信モ

ードの特性を図 6-19に示す。利得は 23.2dB、1dB利得圧縮点出力（P-1）は 7.4dBmで

図 6-19 送信モードの特性

挿入損失、アイソレーション（dB）

Inse

rtio

n L

oss a

nd Isola

tion（dB）

周波数 Frequency （GHz）

-30

-25

-10

0

-20

1817 19 20 21 30

挿入損失

アイソレーション

-15

-5

5

RF出力

RF

out（dB

m）

IF入力 IFin （dBm）

-50

-40

-10

10

-30

-30-40 -20 10

IF周波数: 140 MHz

1/2LO周波数: 9.6925 GHz （9dBm）

-20

0

20

0-10 20

106

あった。受信モードの特性を図 6-20に示す。利得は 3.1dB、P-1は-20.1dBmであった。こ

れらの測定中には寄生発振は観察されなかった。

実験で得られた RFフロントエンドボードとしての総合特性は、予想された特性とよく一

致した。伝送損失は十分に低く、全てのMMICと DC用 ICは問題なく動作した。これら

の実験結果から、ミリ波応用に適した RFフロントエンドボードの構成法の提案の有効性を

実証できた。

図 6-20 受信モードの特性

6.5 本研究の位置付け

本研究において提案する技術は、RFフロントエンドボードの設計・製造において、高周

波回路を構成する伝送線路の低損失化、多層化基板を用いたモジュール構成のもたらす伝送

線路種類の選択や配線レイアウトの自由度の向上、およびMMICとそれらの駆動用 ICの

一体化実装によって得られる RF フロントエンドボードの小型化といったメリットを持つ。

高周波回路用伝送線路の低損失化では、幅広マイクロストリップ線路伝の試作・評価を

通じて検証しており、図 6-2および図 6-3に示されるように、TFMS線路やコプレーナ線路

と比較して十分小さな挿入損失になっていることが確認できた。さらに、図 6-4および図

6-5にて示される実効誘電率および特性インピーダンスを含めても、低周波領域から 30GHz

までの周波数に渡って特異な現象は観察されずモジュール基板として用いられた場合に良

好な特性を持つことが確認できている。これらは本研究の提案する RFフロントエンドボー

ドの構成がミリ波領域に至るまで適用可能であることを示すものである。

IF出力

IFout（d

Bm）

周波数 Frequency （GHz）

-70

-60

-30

-10

-50

-40-60 -20 0

RF周波数: 19.525 GHz

1/2LO周波数: 9.6925 GHz （9dBm）

-40

-20

0

107

一方、1990年初頭から、より高性能・高機能なシステムを構成するためのMCM技術が

注目を浴び始めた。これらのコンセプトは初期においては高速演算モジュール等に多く採用

されており、その後、アナログ回路までをスコープに入れて議論されている。表 6-3に同時

期以降のMCMに関する報告例を示す。本章にて報告する試作の RFフロントエンドボード

では、ポリイミド層はMMICチップ間を接続する単なる伝送線路として用いているが、ポ

リイミド多層構造はブロードサイドカプラ[6-16]、フィルタ[6-17]、電力分配器/合成器

[6-1],[6-18]など様々な受動素子の製造ができる長所がある。図 6-21に、受動回路も同時に

製造して RFフロントエンドボードを構成する実施例を示す。また、フリップチップ実装技

術を用いれば半導体チップと伝送線路間の損失特性はさらに改善可能である。さらに、比較

的大きくなる受動回路を多層基板側の幅広マイクロストリップ線路で構成すればMMICの

チップサイズそのものを小さくすることができる。提案の構成法は、受動回路とMMICチ

ップを効率的に実装する十分な能力を有するものであり、RF特性、ボードサイズ、製造コ

ストという観点で、全体としての能力向上に寄与するものである。

本章の研究成果を最初に発表したのは、1997年 6月であるが、同時期以降に受動回路を

内蔵した RFフロントエンドや製造技術としてフリップチップ実装を用いたさらなる小型

化の報告が続いている。一方、ミリ波領域までの適用性を示しつつ、RF用のMMICと電

源供給や制御信号のための ICまでを多層化基板を用いてMCM実装した RFフロントエン

ドについての報告は筆者の知るところでは、研究業績[IC-10]での報告以前には見当たらな

い。これらを踏まえると、本章での成果は、それに引き続く無線モジュールへのMCM技

術の適用において、一定の方向性を示す位置付けになったと考えられる。

表 6-3 本研究と同時期以降に発表されたMCMに関する報告

文献 報告

年月

MCM

の種類 種別 周波数帯 集積の種類

大きさ

（mm3） 備考

本研究 June

1997

MCM-

C/D RF front-end 19GHz 帯

MMIC/電源用

IC 等の実装 30×30×2 個別部品

[6-19] Aug.

1997 MCM-C RF front-end 9GHz 帯

MMIC/高周波

部品の実装 30×30×6

フリップ

チップ

[6-20] June

1998

MCM-D

（単層） RF front-end 25GHz 帯

MMIC のみ

実装 記載無

フリップ

チップ

[6-21] June

1999 MCM-C RF front-end

27.5GHz-

31.3GHz

MMIC のみ

実装 35×35×6 個別部品

[6-22] June

1999 MCM-D

RF

receiver 25GHz 帯

MMIC のみ

実装

11×11

(mm2)

フリップ

チップ

[6-23] May

2001 MCM-C RF front-end 5.8GHz 帯

MMIC のみ

実装 14×19×2

受動回路

内蔵

MCM-C: セラミック多層基板 MCM-D: セラミックや Si 上に有機誘電体多層膜を積層

108

図 6-21 受動回路も同時に製造して RFフロントエンドボードを構成する実施例

6.6 まとめ

ポリイミド/アルミナ多層構造を用いた基板は、準ミリ波帯の RFフロントエンドボード

としての適用性を十分持つ示すことができた。幅広マイクロストリップ線路はミリ波領域で

の使用に十分耐えられる低損失な性能を示した。三次元的な伝送線路やバイアス用線路のレ

イアウトができることはモジュールの小型化に貢献することが分かった。さらに、受動回路

も同時に製造する RFフロントエンドボードの構成や、さらなる実装手法の改善による提案

技術の発展性について議論した。これらの結果は、提案する構成がミリ波用モジュールの実

現に極めて有望であることを示しており、ミリ波領域における無線システム用 RFフロント

エンドの高性能化・高機能化への道を拓くものである。

幅広MS線路電力分配器/合成器 ポリイミド層

グランド面（マイクロストリップ線路用）

セラミック面整合回路フィルタ

109

第６章 参考文献

[6-1] T. Tokumitsu, T. Hiraoka, H. Nakamoto, and M. Aikawa, “Multilayer MMIC using a 3 µm×

N-layer dielectric film structure,” IEICE Trans. Electron., vol. E75-C, no. 6, pp. 698-706, June

1992.

[6-2] T. Tokumitsu, K. Nishikawa, K. Kamogawa, I. Toyoda, and M. Aikawa, “Three-dimensional

MMIC technology for multifunction integration and its possible application to masterslice

MMIC,” in IEEE Microwave Millimeter-Wave Monolithic Circuits Symp. Dig., San Francisco,

CA, June 1996, pp. 85-88.

[6-3] M. Aikawa, T. Tokumitsu, and K. Nishikawa, “Advanced MMIC technology for the next

generation-3D MMIC’s and master-slice technology,” in Proc. 26th European Microwave

Conf., Prague, Czech Republic, Sept. 1996, pp. 748-753.

[6-4] E. D. Cohen, “High density microwave packaging program,” in IEEE Int. Microwave Symp.

Dig., Orlando, FL, May 1995, pp. 169-172.

[6-5] J. A. Reddick, III, R. K. Peterson, M. Lang, W. R. Kritzler, P. Piacente, and W. P. Kornrumpf,

“High density microwave packaging program phase 1—Texas Instruments/Martin Marietta

team,” in IEEE Int. Microwave Symp. Dig., Orlando, FL, May 1995, pp. 173-176.

[6-6] J. A. Costello, M. Kline, F. Kuss, W. Marsh, R. Kam, B. Fasano, M. Berry, and N. Koopman,

“The Westinghouse high density microwave packaging program,” in IEEE Int. Microwave

Symp. Dig., Orlando, FL, May 1995, pp. 177-180.

[6-7] J.Wooldridge, “High density microwave packaging for T/R modules,” in IEEE Int. Microwave

Symp. Dig., Orlando, FL, May 1995, pp. 181-184.

[6-8] S. Riad, W. Su, A. Elshabini-Riad, F. Barlow, and I. Salama, “Wideband electrical

characterization of MCM materials,” Electron. Package. Prod., pp. 47-52, June 1996.

[6-9] R. Kambe, R. Imai, T. Takada, M. Arakawa, and M. Kuroda, “MCM substrate with high

capacitance,” IEEE Trans. Compon., Packag., Manuf. Technol. B, vol. 18, pp. 23-27, Feb.

1995.

[6-10] K. Kamogawa, T. Tokumitsu, and M. Aikawa, “Multifrequency microstrip antennas using

alumina-ceramic/polyimide multilayer dielectric substrate,” IEEE Trans. Microwave Theory

Tech., vol. 44, pp. 2431-2437, Dec. 1996.

[6-11] 広田 哲夫, “Ka帯超小型MMIC 増幅器,” 1990年電子情報通信学会春季全国大会講演

論文集, 分冊 2, C-55, p. 2-477, Mar. 1990.

[6-12] I. Toyoda, T. Tokumitsu, and M. Aikawa, “Highly integrated threedimensional MMIC

single-chip receiver and transmitter,” IEEE Trans. Microwave Theory Tech., vol. 44, pp.

2340-2346, Dec. 1996.

[6-13] M. Cohn, J. E. Degenford, and B. A. Newman, “Harmonic mixing with an antiparallel diode

pair,” IEEE Trans. Microwave Theory Tech., vol. MTT-23, pp. 667-673, Aug. 1975.

[6-14] 岡崎 浩司 山口 陽, “20GHz 帯送受信兼用 SSB 高調波ミキサ,” 電子情報通信学会技

術研究報告 マイクロ波, MW96-42, pp. 13-18, June 1996.

110

[6-15] T. Hirota, A. Minakawa, and M. Muraguchi, “Reduced-size branch-line and rat-race hybrids

for uniplanar MMIC’s,” IEEE Trans. Microwave Theory Tech., vol. 38, pp. 270-275, Mar.

1990.

[6-16] I. Toyoda, T. Hirota, T. Hiraoka, and T. Tokumitsu, “Multilayer MMIC branch-line coupler

and broad-side coupler,” in IEEE Microwave Millimeter-Wave Monolithic Circuits Symp. Dig.,

Albuquerque, NM, June 1992, pp. 79-82.

[6-17] I. Toyoda, T. Tokumitsu, and K. Nishikawa, “A multilayer MMIC filter using short-line

meshes (SLM’s),” in Proc. 24th European Microwave Conf., Cannes, France, Sept. 1994, pp.

443-447.

[6-18] M. Nakatsugawa, and K. Nishikawa, “A novel configuration for 1:N multiport power dividers

using series/parallel transmission-line division and a polyimide/alumina-ceramic structure for

HPA module implementation,” IEEE Trans. Microwave Theory Tech., vol. 49, pp. 1187-1193,

June 2001.

[6-19] M. S. Hauhe, and J. J. Wooldridge, “High density packaging of X-band active array modules,”

IEEE Trans. Compon. Packag. Manuf. Technol. B, vol. 30, no. 3, pp. 279-291, Aug. 1997.

[6-20] K. Takahashi, S. Fujita, H. Yabuki, T. Yoshida, Y. Ikeda, H. Sakai, and M.Sagawa,

“Development of K-Band Front-End Devices for Broadband Wireless Communication Systems

Using Millimeter-Wave Flip-Chip IC Technology,” IEICE Trans. Electron., vol.E81-C, no.6,

pp. 827-833.

[6-21] M. Akaishi, T. Kaneko, N. Yakuwa, K. Wada and O. Myohga , “A Ka-band fully integrated

transceiver multi-chip-module based on aluminum nitride multi-layer LCC package with the

waveguide interface,” in IEEE Int. Microwave Symp. Dig., Anaheim, CA, June 1999, vol. 2, pp.

471-474

[6-22] K. Takahashi, S. Fujita, U. Sangawa, A. Ono, T. Urabe, S. Takeyama, H. Ogura, and H.

Yabuki , “K-band receiver front-end IC integrating micromachined filter and flip-chip

assembled active devices” in IEEE Int. Microwave Symp. Dig., Anaheim, CA, June 1999, vol.

1, pp. 229-232

[6-23] K. Lim, A. Obatoyinbo, A. Sutono, S. Chakraborty, Chang-Ho Lee, E. Gebara, A. Raghavan,

and J. Laskar, “A highly integrated transceiver module for 5.8 GHz OFDM communication

system using multi-layer packaging technology,” in IEEE Int. Microwave Symp. Dig., May

2001, Phenix, AZ vol. 3, pp. 1739-1742.

111

第７章 結論

本論文では、無線システムのユーザ利便性およびシステム可用性の向上のために、ディ

ジタル変復調の無線システムを前提とし、その RFフロントエンドを構成する低雑音増幅器、

線形増幅器、高周波信号用移相器等のMMIC、新たな基板構成を活用した電力分配器、お

よび、MMIC／制御用 IC／単体部品等の一体化実装した RFフロントエンドボードについ

ての高性能化・高機能化技術に関する研究成果をまとめた。無線システムの継続的な進展の

ためにはユーザ利便性とシステム可用性の向上が絶えず望まれている。研究を推進するにあ

たり、使用者の観点でのシステムへの要求条件を明確化し、システム実現上の技術検討項目、

およびシステムを構成する部品レベルまでの対応付けを行った。研究対象とする無線システ

ムは、限られた周波数資源を有効活用でき積極的な導入が推奨されるディジタル変復調を採

用する無線システムを前提とした。これらの無線システムは、RFフロントエンド、ディジ

タル回路部、外部 I/Fから構成されているが、その高度化には、低電圧・高速動作などの技

術革新によって性能が進化するディジタル信号処理技術による貢献が大きい。一方、システ

ム全体ではディジタル変復調の通信方式の要求条件に応えるアナログ回路技術の高度化も

同時に必要である。特に、アナログ回路は 0/1の 2状態の信号処理とは異なる能動デバイス

の急峻な立ち上がり特性、低電圧駆動時の性能の確保、入出力特性の線形性、分布定数線路

特性を考慮した回路構成などの点でディジタル信号処理とは異なる高度化技術が必要であ

る。以上を踏まえて、ユーザ利便性とシステム可用性の向上を可能とするシステム実現のた

めに必須となるアナログ回路に関する高性能化・高機能化技術の研究開発を遂行した。具体

的な研究開発の内容として、第２章から第６章の内容を総括し、本研究の今後の展望を述べ

て本論文を結ぶ。

第２章では、L帯低雑音増幅器に関する低雑化・低消費電力化・高利得化について記述し

た。低雑音指数の受信系を用いることによって無線システムの受信感度を向上させることが

できるので小レベルの信号受信が可能になる。これは、通信距離の拡大や不感地域の減少に

貢献し質の高いサービスの提供につながる。特に、アンテナで受信した信号を最初に受ける

受信系の低雑音増幅器の雑音指数は、受信系全体の雑音指数に大きな影響力をもつため、そ

の雑音指数の改善は重要である。また、端末の小型化のためには低消費電力、高利得であっ

て、部品としても小型であることが求められる。これらの要求条件に応えるために、本章で

は、まず低雑音・低消費電力・高利得な低雑音増幅器を実現するのに適したMESFETの条

件を、異なるイオン注入条件で製造した EFETと DFETの比較を通じて明らかにした。次

に、EFET と DFETの最適な組み合わせを回路構成と併せて検討し、低雑音・高利得・小

型の条件を満たしつつ低消費電力化を達成するため、前段に EFET、後段に DFETのカス

コード回路構成を提案しMMIC試作によって有効性を実証した。また、選択イオン注入プ

ロセスの採用によって EFETと DFETが１つの製造プロセスの中で同時製造可能であり提

案の回路構成が容易にMMIC化可能である点もあわせて論述した。試作したMMIC低雑音

増幅器は 2V 動作が可能であり、消費電力は 2mW以下であった。この消費電力条件下で

112

1.9GHzにおいて、雑音指数 2.0dB、利得 12.2dB、OIP3 5.1dBmの特性が得られた。これ

らの性能は筆者の知る限り研究が推進された時代において世界最高性能であった。また、得

られた性能から、試作した L帯MMIC低雑音増幅器は、低消費電力が要求される携帯端末

のフロントエンドの要求条件を満たし、移動体通信端末の通信可能範囲の拡大、長時間利用、

電池の小型化による端末の小型化の実現に貢献することが明らかになった。

第３章では、幅広い入力信号レンジに対して優れた線形性を持つ超線形化MMIC増幅器

について記述した。ファイルダウンロードや映像サービスでのスムーズなレスポンスのため

には、通信の高速化が必須である。このために OFDM等の広帯域な変調方式が採用される

が、サブキャリアが重ね合わさった信号は確率的にピークを発生し、アナログ信号としては

幅広い入力レンジにて歪を発生しないことが求められる。本章では、増幅器の線形化・低歪

化について能動素子と回路構成の両面からの性能向上に関する技術を提案した。歪特性の改

善を通常の手段として能動素子のサイズを大きくして対応する場合、能動素子のサイズに比

例して回路面積や消費電力が大きくなるが、線形動作に優れた能動素子を活用すれば、能動

素子のサイズを保ったまま消費電力の増加なく線形性が改善できることを示した。能動素子

の線形性改善の検討として多重イオン注入プロセスによって製造されるLD-FETに関して、

イオン注入量を条件として特性を検討し、gmや IMR等の線形性の評価に加えて、VBRgd、

fT、fmaxを併せて評価した。この結果を通じて、実用性を考慮した線形性以外の能動素子の

性能も満たすデバイス製造条件を明らかにした。回路設計については、選択イオン注入プロ

セスを用いた異なる特長を持つ 2種類の能動素子の同時形成による利得と歪特性の最適化、

能動素子の入力インピーダンスを小さくする回路構成面での低歪化、整合回路を兼ねたゲー

トバイアス回路への RC構成採用による小型化・広帯域化などの特性改善技術を提案し、線

形化した増幅器を設計・試作した。試作したMMIC線形化増幅器は、-20dBm入力におい

て、電流消費量の増加なしで IMR特性が従来構成の増幅器より 8.7dB改善されることを確

認した。この効果は、ゲート幅の拡大によって低歪化する場合と比較し、ゲート幅を 1/2.72

にて、同じ IMRの実現が可能であることを示している。これらの結果から、提案技術によ

って広帯域信号において要求される広いダイナミックレンジでの増幅に適した線形増幅器

の実現可能であることを実証できた。

第４章では、アナログ信号処理において大きな役割を果たす高周波信号用移相器の可変

位相量拡大技術について記述した。移相器は無線システムの高機能化に貢献する回路である。

アレー状アンテナのビームステアリングにおいて、移相器はレベル調整器とともに各アンテ

ナに対する位相重み付げ制御に用いられるが、ビームステアリングが可能になると、ユーザ

に対する通信条件を無線システムとして制御可能となり、より満足度の高い通信を提供でき

る。また、移相器はプリディトーション等の低歪化技術での位相調整回路に活用することが

でき、高出力増幅器の低歪化に適用されれば無線システムとしての高出力化が可能である。

本章では、360°の位相制御を行う無限移相器を、0°から 180°超の位相制御と、0°と

180°の 2相の位相制御を行う回路構成によって実現できることを示した。0°から 180°

113

の位相制御を行うアナログ型移相器では、従来と同じ製造方法のバラクタを可変リアクタン

ス素子に利用しつつ、直列共振と並列共振条件を取り入れた新たなリアクタンス回路として

可変擬似伝送線路リアクタンス回路を提案した。この回路に用いられる伝送線路の特性イン

ピーダンスと電気長を適切に設定することによって、リアクタンスの振る舞いが変化するこ

とをリアクタンスの理論式において確認した。さらに、可変位相量を格段に大きくする際に

直列共振と並列共振が大きな役割を果たすことを明らかにした上で、提案する可変移相器を

試作した。その結果、提案回路によって可変位相量を従来手法と比較し 4倍以上の 208°に

することができることを実証した。0°と 180°の 2相ディジタル型移相器では、三次元

MMIC構造を用いた平衡―不平衡変換回路によって構成可能な0°と180°の2相切替回路

を提案した。平衡線路であるスロット線路を 2分岐し、分岐点に各分岐を短絡可能な高周波

スイッチを設置し、線路の短絡と開放の組み合せを切替えることによって信号の伝送経路を

切替えると、不平衡線路であるマイクロストリップ線路での信号線と接地面につながるスロ

ット線路の導体面を入れ替えることができるので、0°と 180°の位相状態を切替えられる

ことを示した。また、提案の回路構成を試作して想定通りの動作が得られることを確認した。

以上の結果を踏まえて、0°から 180°超の位相制御可能なアナログ型移相器と 0°と 180°

の位相条件の切替え可能な2相ディジタル型移相器を組み合わせた360°以上の位相制御が

可能な無限移相器を設計し、MMIC試作によってその実現性を実証した。さらに、方向性

結合器の広帯域化や電気長の長い伝送線路を用いた回路の小型化が三次元MMIC構造によ

って可能であり、より広帯域で小型な無限移相器が実現できることをMMIC試作によって

実証した。これら技術は、マイクロ波帯やミリ波帯における位相制御を必要とする無線通信

システムの構築に貢献できる。

第５章では、高出力増幅器モジュールを効率的に構成するために直列分配と並列分配を

交互に繰り返す構造によって構成される 1:N電力分配器について述べた。送信用増幅器の

高出力化は、無線システムの大電力送信を可能とし、通信距離の拡大や不感地域の解消がで

きるため重要である。高出力増幅器を構成する上で大切なのは増幅素子としての能動素子の

選択である。通常、増幅器として高出力を得るためには大電力を扱うことができる大きなサ

イズの能動素子が必要になる。定性的には大きなサイズの能動素子の入力インピーダンスは

幅が広くなることに反比例して小さくなる。あまりに小さな入力インピーダンスの場合、そ

の整合回路の設計は難しく、急峻なインピーダンス整合では狭帯域特性になったり、帯域を

確保のため徐々にインピーダンス整合すると整合回路が大きくなったりする。このため、あ

る程度取扱い易い大きさの増幅器と広帯域な電力分配器/電力合成器によって高出力増幅器

モジュールを構成することが有効である。一方、電力分配器も従来手法ではλ/4線路を回

路の基本とするため回路が大型化し易く、狭帯域特性になり易い傾向にある。本章では、線

路の直列分配と並列分配を組み合わせた新しい 1:N電力分配器の構成を提案した。この提

案に基づき、1:4電力増幅器をポリイミド/アルミナ多層構造を用いて試作し評価した。2種

類のインピーダンスの組み合わせ、すなわち、50-100-50Ω（並列分配/直列分配）と 50-25-50Ω

（直列分配/並列分配）の構成を検討し、両者ともに、電力分配器として好ましい-5.5から

114

-9.2dBのほぼ平坦な分配特性を 1から 8GHzに渡る広帯域で得ることができた。後者にお

いては、並列分配する線路として、マイクロストリップ線路とコプレーナ線路との比較を行

った。線路のレイアウト条件から三次元的なマイクロストリップ線路の時の方が 0.2dB 程

度とわずかではあるが良い性能を得られることが分かった。このように、試作した電力分配

器は高出力増幅器モジュール用として有望であることが実証できた。さらに、アルミナは部

品実装のパッケージや基板に適しているので、提案の電力分配器のアルミナ部分をモジュー

ル基板とし、高出力増幅器の必要なチップを全て実装するMCM構成の実現についても貢

献しうることを示すことができた。

第６章では、ポリイミド/アルミナ多層構造を活かしたミリ波用 RFフロントエンドモジ

ュールの低損失化・小型化技術について論述した。ミリ波は周波数資源が比較的残されてお

り、広帯域通信システムにとって魅力的な周波数帯である。広帯域を確保できることは、高

速・大容量な無線システムの実現にとって基本的な条件であり、ユーザがストレスなく無線

通信を楽しむためには極めて重要な条件である。一方、ミリ波については未だに多くの技術

課題が残されている。無線システムを構築するうえでアナログ回路は基板に実装されて筐体

に収容されるが、ミリ波においては誘電正接が多くの基板材料では無視できないほど大きく

なり線路の損失が増大するため、適切な実装手段が必要である。本章では、ミリ波用のアナ

ログ回路モジュールを実現するため、ポリイミド多層薄膜構造を活用した幅広マイクロスト

リップ線路による低損失化とアルミナ多層構造を活用した IC実装を組み合わせたモジュー

ル構造を提案し、RF用MMIC、制御用 IC、個別部品を一体構造として作りあげた RFフ

ロントエンドボードを試作した。ポリイミド/アルミナ多層構造を用いた基板は、準ミリ波

帯の RFフロントエンドボードとしての適用性を示すことができた。幅広マイクロストリッ

プ線路はミリ波領域での使用に十分耐えられる低損失な性能を示した。三次元的な伝送線路

やバイアス用線路のレイアウトができることはモジュールの小型化に貢献することが分か

った。さらに、受動回路も同時に製造する RFフロントエンドボードの構成や、さらなる実

装手法の改善による提案技術のポテンシャルについても議論した。これらの結果は、提案す

る構成がミリ波用モジュールの実現に極めて有望であることを示しており、ミリ波領域にお

ける無線システム用 RFフロントエンドの高性能化・高機能化への道を拓くものである。

本論文において研究開発を推進し、新たに提案されたデバイス製造・回路構成・モジュ

ール構成に関する技術は、いずれも「いつでも」「どこでも」「使い易い」ことを目指した無

線システムの実現に貢献するものである。無線システムが、新たな移動通信システムとして

の世代・高度化された技術に基づく通信方式に進化していく動きは留まることはない。その

ためには進化の原動力となる基盤技術の継続的な発展が不可欠である。現在、精力的に研究

開発が進められる第五世代移動通信システムでは、これまで以上の大容量、低遅延、低消費

電力が強く求められており、周波数としてはミリ波に注目が集まっている。さらに、直交周

波数多元接続（OFDMA）の拡張やMassive-MIMO（Multi Input Multi Output）技術等

の新たな通信方式による高度化も検討されている。一方、アナログ回路技術はディジタル回

115

路技術とは表裏一体の関係であって、不可分であり、両者のバランス良い技術の進歩が、将

来の無線システムのための技術革新を支えている。本論文で提案した高性能化・高機能化技

術は、特にアナログ回路の発展に貢献するものである。アナログ回路技術の適用にあたって

は、その時点で活用可能な製造技術によるチューニングが必要であるが、将来の通信方式の

実現においても基本的な原理において十分適用可能であり、本論文の成果が将来の無線シス

テムの研究開発とその発展に貢献することを信じる。

117

謝辞

本論文をまとめるにあたり、ご親切かつご熱心にご指導およびご助言いただきました早

稲田大学大学院基幹理工学研究科教授 戸川望博士に、謹んで深謝の意を表します。また、

同大学大学院基幹理工学研究科教授 柳澤政生博士、同大学大学院情報生産システム研究科

教授 吉増敏彦博士、同大学大学院基幹理工学研究科教授 前原文明博士には、本論文をまと

めるにあたり多くのご教示とご助言をいただきました。ここに、心から感謝いたします。

本論文は、筆者が日本電信電話株式会社（NTT）において取り組んだ研究成果を基にま

とめたものであり、本研究の遂行にあたり無線システム研究所衛星通信研究部超高周波回路

研究グループリーダとしてご指導・ご鞭撻いただきました、相川正義博士（佐賀大学名誉教

授）に深く感謝いたします。NTT入社以来いつも丁寧にご指導いただき、California

Institute of Technologyでの勉学の機会を賜りました元ワイヤレスシステム研究所無線方

式研究部超高周波回路研究グループリーダ村口正弘博士（現 東京理科大学教授）に深謝い

たします。

本研究の遂行と進捗を温かく見守っていただいた元無線システム研究所 所長 山本平一

博士（現 奈良先端大学院大学名誉教授）、元ワイヤレスシステム研究所 所長 小桧山賢二博

士（現 慶應義塾大学名誉教授）、元同所 所長 故鮫島秀一博士、元未来ねっと研究所 所長 河

内正夫博士に深謝いたします。また、元無線システム研究所衛星通信研究部 部長 森田浩三

博士（現 椙山女学園大学教授）、元ワイヤレスシステム研究所無線方式研究部 部長 故栗田

修博士、元同研究部 部長 橋本明博士（現 株式会社 NTTドコモ）、元未来ねっと研究所ワ

イヤレスシステムイノベーション研究部 部長 水野秀樹博士（現 東海大学教授）、元同研究

部 部長 梅比良正弘博士（現 茨城大学教授）に感謝いたします。

超高周波回路研究グループにおいて回路理論のご教授や回路設計のご助言をいただきま

した徳満恒雄博士（現 住友電気工業株式会社）、今井伸明博士（現 新居浜工業高等専門学

校教授）、大平孝博士（現 豊橋技術科学大学教授）、廣田哲夫博士（現 金沢工業大学教授）、

徳光雅美氏（現 NTTエレクトロニクス株式会社）、束原恒夫博士（現 会津大学教授）、楳

田洋太郎博士（現 東京理科大学教授）、平岡孝啓博士、岩崎登氏（現 NTTアドバンステク

ノロジ株式会社）、皆川晃氏、小野寺清光博士（現 琉球大学教授）、中島裕樹博士、中川匡

夫博士（現 鳥取大学教授）、上綱秀樹博士、山岸明洋博士（現 NTTエレクトロニクス株式

会社）に感謝いたします。

ヘテロ接合バイポーラトランジスタにつきましては元 LSI研究所第５プロジェクト プ

ロジェクトリーダの山崎王義博士（新日本無線）をはじめ、松岡裕氏（現 アンリツ株式会

社）、石橋忠夫博士（現 NTTエレクトロニクス株式会社）、山内佳紀博士、山幡章司博士に

ご指導と試験用サンプルをご提供いただきました。感謝いたします。

三次元MMICにつきましては元ワイヤレスシステム研究所第２プロジェクトの豊田一彦

博士（現 佐賀大学教授）、西川健二郎博士（現 鹿児島大学教授）、鴨川健司博士（現 株式

会社 NTTドコモ）にご助言いただきました。また、回路設計・評価において有益な議論を

118

いただいた元超高周波回路研究グループの岡崎浩博士、神田淳氏、福山裕之氏、小杉敏彦博

士、井田実博士、林等博士（現 上智大学教授）、野坂秀之博士、川島宗也氏、および元無線

方式研究部の清水達也氏、関智弘博士（現 日本大学教授）に感謝いたします。

MMIC やモジュールの試作・評価では、NTTエレクトロニクス株式会社の丸山和宏氏、

斉藤文昭氏、NTTアドバンステクノロジ株式会社の佐野正尚氏（現 ドコモ・テクノロジ株

式会社）、中里光弘氏、望月秀幸氏、横山新一氏の卓越したレイアウト設計・測定技術なし

では遂行できませんでした。深く感謝いたします。

California Institute of Technologyにおいてご指導賜りましたDivison of Engineering &

Applied Scienceの David B. Rutledge, Kiyo and Eiko Tomiyasu Professor of Electrical

Engineering、および同校にて共に学んだ Dr. Laurence Cheung、Ms. Maria Hui、Dr. Ichiro

Aoki、Dr. Taavi Hirvonen、Dr. Tomoyuki Yoshie、Dr. Toshihisa Kameiに感謝いたしま

す。

未来ねっと研究所にてご指導いただきました元ワイヤレスシステムイノベーション研究

部無線方式研究グループリーダ久保田周治博士（現 芝浦工業大学教授）をはじめ、上原一

浩博士（現 岡山大学教授）、白戸裕史氏、吉岡博博士（現 東日本電信電話株式会社）、渋谷

昭範氏（現 Quandoo GmbH）に感謝いたします。

アクセスサービスシステム研究所にて無線方式についてご教授いただきました元固定ア

クセスグループリーダ渡辺和二博士、広域アクセスグループにて共に研究開発を推進した小

笠原守氏（現 NTTアドバンステクノロジ株式会社）、吉田英邦氏（現 エヌ・ティ・ティ・

ブロードバンドプラットフォーム株式会社）、秋元守氏、上野 衆太氏、中村宏之氏（現 無

線アクセスプロジェクトおよび無線エントランスプロジェクト プロジェクトマネージャ）、

今泉豊氏、大槻信也博士、北直樹博士、伊藤俊夫氏、丸山貴史博士（現 三菱電機株式会社）、

丸田一輝博士（現 千葉大学准教授）、後藤 弘明氏（現 西日本電信電話株式会社）、増野淳

氏（現 株式会社 NTTドコモ）、黄俊翔氏に感謝いたします。

アクセスサービスシステム研究所にて電波伝搬の議論をともにした無線システム推進戦

略グループの元グループリーダ鬼沢武博士（現 NTT研究企画部門）、現グループリーダ鷹

取泰司博士、山田渉博士（現 アクセスサービスシステム研究所企画部）、佐々木元晴博士、

猪又稔氏、中村光貴氏に感謝いたします。

本研究の遂行に関わった全ての NTT研究所の皆様に感謝いたします。

最後に、この場を借りて妻 澤木美奈子、娘 美怜に感謝します。二人の笑顔に支えられ

励まされました。また、今は亡き父 純男と、母 喜美子に感謝します。ありがとうございま

した。

119

研究業績

１．論文

[P-1] Y. Yamauchi, H. Kamitsuna, M. Nakatsugawa, H. Ito, M. Muraguchi, and K.

Osafune, “A 15-GHz monolithic low-phase-noise VCO using AlGaAs/GaAs HBT

technology,” IEEE Journal Solid-State Circuits, vol. 27, pp. 1444-1447, Oct. 1992.

[P-2] Y. Matsuoka, S. Yamahata, M. Nakatsugawa, M. Muraguchi, and T. Ishibashi,

“High-efficiency operation of AlGaAs/GaAs power heterojunction bipolar

transistors at low collector supply voltage,” Electronics Letters, vol. 29, pp. 982-984,

Nov. 1993.

[P-3] M. Nakatsugawa, Y. Yamaguchi, and M. Muraguchi, “An L-band

ultra-low-power-consumption monolithic low-noise amplifier,” IEEE Tran.

Microwave Theory Tech., vol. 43, pp. 1745-1750, July 1995.

[P-4] H. Hayashi, M. Nakatsugawa, and M. Muraguchi, “Quasi-linear amplification

using self-phase distortion compensation technique,” IEEE Trans. Microwave

Theory Tech., vol. 43, pp. 2557-2564, Nov. 1995.

[P-5] M. Nakatsugawa, and M. Muraguchi, “Quasi-transmission-line variable

reactance circuits for a wide variable-phase range X-band monolithic phase shifter,”

IEICE Trans. Electron., vol.E80-C no.1 pp.168-173, Jan. 1997.

[P-6] M. Nakatsugawa, A. Kanda, H. Okazaki, K. Nishikawa, and M. Muraguchi,

“Line-loss and size reduction techniques for millimeter-wave RF front-end boards

by using a polyimide/alumina-ceramic multilayer configuration,” IEEE Trans.

Microwave Theory Tech., vol. 45, pp. 2308-2315, Dec. 1997.

[P-7] T. Shimizu, M. Nakatsugawa, and H. Ohtsuka, “Performance of GaAs MESFET

photodetectors with wide drain-to-gate distances in subcarrier optical

transmission,” IEICE Trans. Electron., vol.E80-C no.1 pp.160-167, Jan. 1997.

[P-8] H. Hayashi, M. Nakatsugawa, T. Nakagawa, and M. Muraguchi, “A novel optical

control technique using tunable inductance circuits,” IEICE Trans. Electron.,

vol.E81-C no.2 pp.299-304, Feb. 1998.

120

[P-9] M. Ida, and M. Nakatsugawa, “Design of a K-band power amplifier using

on-wafer-tuning load-pull method,” IEICE Trans. Electron., vol.E81-C no.6

pp.882-885, June 1998.

[P-10] Y. Yamaguchi, M. Muraguchi, T. Nakagawa, and M. Nakatsugawa, “A

high-efficiency linear power amplifier with a novel output power control technique,”

IEICE Trans. Electron., vol.E81-C no.6 pp.892-897, June 1998

[P-11] Y. Suzuki, K. Uehara, M. Nakatsugawa, Y. Shirato, and S. Kubota, “Software

radio base and personal station prototypes,” IEIEC Trans. Commun., vol.E83-B

no.6 pp.1261-1268, June 2000.

[P-12] H. Yoshioka, M. Nakatsugawa, and S. Kubota, “An effective data transmission

control method for mobile terminals in spot communication systems,” IEICE Trans.

Fundamentals, vol. E83-A no. 7 pp. 1328-1337, July 2000.

[P-13] M. Nakatsugawa, and K. Nishikawa, “A novel configuration for 1:N multiport

power dividers using series/parallel transmission-line division and a

polyimide/alumina-ceramic structure for HPA module implementation,” IEEE

Trans. Microwave Theory Tech., vol. 49, pp. 1187-1193, June 2001.

[P-14] 吉岡 博, 白戸 裕史, 中津川 征士, 久保田 周治, “近傍決定法による変調信号自動識

別技術,” 電子情報通信学会論文誌. B, 通信 J84-B(7), pp. 1176-1186, July 2001.

[P-15] M. Nakatsugawa, M. Muraguchi, and Y. Yamaguchi, “A highly linearized

MMIC amplifier using a combination of a newly developed LD-FET and D-FET

simultaneously fabricated with a self-alignment/selective ion-implantation process,”

IEICE Trans. Electron., vol.E85-C no.12 pp.1981-1989, Dec. 2002.

[P-16] T. Maruyama, Y. Shirato, M. Akimoto, and M. Nakatsugawa, “Service area

expansion of quasi-millimeter FWA systems through site diversity based on

detailed rainfall intensity data,” IEEE Trans. Antennas Propagation, vol. 56, pp.

3285-3292, Oct. 2008.

[P-17] T. Maruyama, K. Maruta, J. Mashino, and M. Nakatsugawa, “Control

information transmission without resource consumption for PAPR reduction of

OFDM signal,” Electronics Letters, vol. 45, pp. 406-408, Aug. 2009.

121

[P-18] Y. Ohno, T. Shimizu, T. Hiraguri, and M. Nakatsugawa, “Frame resource

allocation schemes that improve system capacity and latency performance of

time-division duplex multihop relay systems,” IEICE Trans. Commun., vol.E93-B

no.8 pp.2035-2042, Aug. 2010.

[P-19] T. Hirose, F. Nuno, and M. Nakatsugawa, “Development of wireless systems for

disaster recovery operations,” IEICE Trans. Electron., vol.E98-C no.7 pp.630-635,

July 2015.

[P-20] M. Inomata, M. Sasaki, W. Yamada, T. Onizawa, M. Nakatsugawa, N. Omaki, K.

Kitao, T. Imai, and Y. Okumura, “Path loss model for outdoor-to-indoor corridor up

to 40GHz band in microcell environments,” IEICE Trans. Commun., vol.E100-B

no.2 pp.242-251, Feb. 2017.

[P-21] M. Sasaki, M. Inomata, W. Yamada, N. Kita, T. Onizawa, M. Nakatsugawa,

Koshiro. Kitao, and T. Imai, “Path loss model to evaluate interference for small

cells between different floors,” NTT Technical Review, vol.15 no.7, July 2017.

２．著書

[B-1] 大野 陽平, 濱住 啓之, 久保田 周治, 樋口 健一, 鈴木 利則, 増野 淳, 鷹取 泰司,

丸山 貴史, 豊田 一彦, 宮本 裕, 中津川 征士, 森山 繁樹, 服部 武, OFDM/OFDMA

教科書, 東京, 日本:インプレス R&D, 2008.

３．雑誌

[M-1] 上原 一浩, 中津川 征士, 久保田 周治, 水野 秀樹, “ソフトウェア無線技術の現状と

動向,” NTT R & D, vol. 50, no. 1, pp. 33-40, Jan. 2001.

[M-2] 白戸 裕史, 吉岡 博, 渋谷 昭範, 中津川 征士, “ソフトウェア無線システムのハード

ウェア構成技術の課題と将来展望,” NTT R & D, vol. 50, no. 1, pp. 48-56, Jan. 2001.

[M-3] 中津川 征士, 杉田 誠, 上原 一浩, “ソフトウェア無線システムの標準化動向,” NTT

R & D, vol. 50, no. 1, pp. 57-62, Jan. 2001.

[M-4] 川上 隆文, 本橋 健, 中津川 征士, “WiMAXの標準化動向,” NTT技術ジャーナル,

vol.17, no. 9, pp. 100-101, Sept. 2005.

[M-5] 中津川 征士, “広帯域無線アクセスの標準化と最新動向,” NTT技術ジャーナル,

vol.20, no. 8, pp. 39-42, Aug. 2008.

122

[M-6] 中津川 征士, “ブロードバンド無線アクセスの応用と展開,” ITUジャーナル vol. 38,

no. 10, pp. 50-55, Oct. 2008.

[M-7] 中津川 征士, “ITU無線通信総会(RA-12)および ITU世界無線通信会議(WRC-12)会

合報告,” NTT技術ジャーナル, vol. 24, no. 10, pp. 70-74, Oct. 2012.

[M-8] 中津川 征士, “帯域分散伝送技術で空き帯域を有効活用衛星通信を効率化する帯域分

散アダプタ,” ビジネスコミュニケーション, vol. 49, no. 12, Dec. 2012.

[M-9] 中津川 征士, “将来ネットワークに貢献するワイヤレスアクセス技術の研究開発動

向,” NTT技術ジャーナル, vol. 26, no. 1, pp. 51-55, Jan. 2014.

[M-10] 中津川 征士, “多数のアンテナを使った空間多重伝送で無線エントランスの大容量

化を目指す,” ビジネスコミュニケーション, vol. 51, no. 5, May. 2014.

[M-11] 佐々木 元晴, 猪又 稔, 山田 渉, 北 直樹, 鬼沢 武, 中津川 征士, 北尾 光司郎, 今

井 哲朗, “屋内スモールセルのフロア間干渉評価のための伝搬損失モデル,” NTT技術

ジャーナル, vol.29, no. 2, pp. 63-65, Feb. 2017.

４．国際会議

[IC-1] M. Nakatsugawa,Y. Yamaguchi, and M. Muraguchi, “An L-band ultra low

power consumption monolithic low noise amplifier [for mobile communication,” in

1993 IEEE GaAs IC Symp. Dig., San Jose, CA, Oct. 1993, pp. 45-48.

[IC-2] M. Muraguchi, T. Tsukahara, M. Nakatsugawa, Y. Yamaguchi, and T. Tokumitsu,

“1.9 GHz-band low voltage and low power consumption RF IC chip-set for personal

communications,” in 1994 IEEE 44th VTC Dig., Stockholm, Sweden, June 1994, vol.

1, pp. 504-507.

[IC-3] M.Nakatsugawa, and M.Muraguchi, “A novel variable-frequency-range

branch-line hybrid,” in Proc. APMC1994, Tokyo, Japan, Dec. 1994, pp. 387-390.

[IC-4] H. Hayashi, M. Nakatsugawa, and M. Muraguchi, “A self phase distortion

compensation technique for linear power amplifiers,” in Proc. APMC1994, Tokyo,

Japan, Dec. 1994, pp. 555-558.

123

[IC-5] M. Muraguchi, M. Nakatsugawa, H. Hayashi, and M. Aikawa, “A 1.9 GHz-band

ultra low power consumption amplifier chip set for personal communications,” in

IEEE Microwave Millimeter-Wave Monolithic Circuits Symp. Dig., Orlando, FL,

May 1995, pp. 145-148.

[IC-6] Y. Yamaguchi, M. Muraguchi, T. Nakagawa, M. Nakatsugawa, and T. Tsukahara,

“A novel linearizing technique for GaAs power amplifiers,” in 1995 GaAs IC Symp.

Dig., San Diego, CA, Oct.-Nov. 1995, pp. 288-291.

[IC-7] H. Hayashi, M. Nakatsugawa, and M. Muraguchi, “A novel MMIC power

amplifier using cascode FET with unequal gate widths,” in Proc. 25th EuMC,

Bologna, Italy, Sept. 1995, pp.24-26.

[IC-8] M. Nakatsugawa, and M. Muraguchi, “A monolithic endless phase shifter using

quasi-transmission-line variable reactors and 3-D MMIC structure,” in Proc. 26th

EuMC, Prague, Czech Republic, Sept. 1996, pp. 977-980.

[IC-9] H. Hayashi, M. Nakatsugawa, T. Nakagawa, and M. Muraguchi, “A novel optical

control technique using tunable inductance circuits,” in 1996 Int. Topical Meeting

On MWP Tech. Dig., Kyoto, Japan, Dec. 1996, pp. 277-280.

[IC-10] M. Nakatsugawa, A. Kanda, H. Okazaki, K. Nishikawa, and M. Muraguchi,

“Line-loss and size-reduction techniques for millimeter-wave RF front-end boards

by using a polyimide/alumina-ceramic multilayer configuration,” in 1997 IEEE

MTT-S Int. Microwave Symp. Dig, Denver, CO, June 1997, vol. 2, p. 509-512.

[IC-11] A. Shibuya, M. Nakatsugawa, S. Kubota, and T. Ogawa, “A high-accuracy

pedestrian positioning information system using pico cell techniques,” in Proc.

2000 IEEE 51st VTC, Tokyo, Japan, May 2000, vol. 1, pp. 496-500.

[IC-12] M. Nakatsugawa, K. Uehara, Y. Suzuki, and S. Kubota, “Software radio base

and personal stations for cellular/PCS systems,” in Proc. 2000 IEEE 51st VTC,

Tokyo, Japan, May 2000, vol. 1, pp. 617-621.

[IC-13] E. Kudoh, A. Shibuya, T. Ogawa, D. Uchida, M. Nakatsugawa, H. Suda, and S.

Kubota, “Picocell network for local positioning and information system,” in Proc.

2000 IEEE 26th IECON, Nagoya, Japan, Oct. 2000, vol. 2, pp. 1165-1170.

124

[IC-14] K. Uehara, H. Tanaka, H. Shiba, Y. Suzuki, M. Nakatsugawa, Y. Shirato, and S.

Kubota, “Design of software radio for cellular communication systems and wireless

LANs,” in Proc. PIMRC 2000, London, UK, Sept. 2000, pp. 474-478.

[IC-15] T. Seki, H. Yamamoto, T. Hori, T. and M. Nakatsugawa, “Active antenna using

multi-layer ceramic-polyimide substrates for wireless communication systems,” in

2001 IEEE MTT-S Int. Microwave Symp. Dig., Phoenix, AZ, May 2001, vol.1, pp.

385-388.

[IC-16] M. Nakatsugawa, Y. Shirato, H. Yoshioka, A. Shibuya, and M. Matsui, “An SDR

platform for cellular/WLAN systems based on a systematic analysis of hardware

implementation issues to maximize system functionality,” in Proc. 2001 IEEE

RAWCON, Waltham, MA, Aug. 2001, pp. 185-188.

[IC-17] M. Nakatsugawa, “Linearization techniques for amplifiers using MESFETs

fabricated with a self-align/selective ion-implantation process,” in Proc. 2001 IEEE

RAWCON, Waltham, MA, Aug. 2001, pp. 253-256.

[IC-18] K. Uehara, H. Shiba, T. Shono, Y. Shirato, H. Yoshioka, M. Nakatsugawa, S.

Kubota, and M. Umehira, “Design and performance evaluation of software defined

radio prototype for PHS and IEEE 802.11 wireless LAN,” in Proc. IEEE PIMRC

2002, Lisboa, Portugal, Sept. 2002, vol. 1, pp. 452-457.

[IC-19] N. Takahashi, R. Ohmoto, and M. Nakatsugawa, “An experimental study of

attenuation through vegetation for efficient areal frequency utilization by

quasi-mm wave band FWA system,” in Proc. APMC 2008, Hong Kong, Hong Kong,

Dec. 2008, pp. 1-3.

[IC-20] Y. Ohno, T. Shimizu, T. Hiraguri, and M. Nakatsugawa, “Novel frame structures

to improve system capacity and latency performance of a time-division duplex

multihop relay wireless access system,” in Proc. IEEE WCNC 2009, Budapest,

Hungary, Apr. 2009, pp. 1-6.

[IC-21] N. Kita, T. Ito, S. Yokoyama, Ming-Chien Tseng, Y. Sagawa, M. Ogasawara, and

M. Nakatsugawa, “Experimental study of propagation characteristics for wireless

communications in high-speed train cars,” in Proc. EuCAP 2009, Berlin, Germany,

Mar. 2009, pp. 897-901.

125

[IC-22] T. Maruyama, K. Maruta, A. Ohta, and M. Nakatsugawa, “Optimized dynamic

resource allocation in frequency and spatial domains,” in 2009 IEEE 70th VTC

-Fall Dig., Anchorage, AK, Sept. 2009, pp. 1-5.

[IC-23] N. Kita, T. Ito, W. Yamada, Ming-Chien Tseng, Y. Sagawa, M. Ogasawara, and M.

Nakatsugawa, “Experimental study of path loss characteristics in high-speed train

cars,” in Proc. IEEE APSURSI '09, Charleston, SC, June 2009, pp. 1-4.

[IC-24] K. Maruta, T. Maruyama, A. Ohta, and M. Nakatsugawa, “Inter-cluster

interference canceller for multiuser MIMO distributed antenna systems,” in Proc.

PIMRC2009, Tokyo, Japan, Sept. 2009, pp. 3079-3083.

[IC-25] K. Maruta, T. Maruyama, A. Ohta, J. Mashino, and M. Nakatsugawa,

“Improving spectral efficiency of multiuser-MIMO Distributed Antenna Systems

by inter-cluster interference cancellation,” in Proc. APMC2010, Yokohama, Japan,

2010, pp. 1585-1588.

[IC-26] T. Ito, N. Kita, W. Yamada, Ming-Chien Tseng, Y. Sagawa, M. Ogasawara, M.

Nakatsugawa, and T. Sugiyama, “Study of propagation model and fading

characteristics for wireless relay system between long-haul train cars,” in Proc.

2011 5th EUCAP, Rome, Italy, Apr. 2011, pp. 2047-2051.

[IC-27] M. Nakatsugawa, F. Nuno, and T. Hirose, “[Invited] Wireless Systems for

Disaster Recovery Operations - System development based on the experiences of

the Great East Japan Earthquake -,” in Proc. TJMW 2014, Bangkok, Thailand, Nov.

2014, TH2-1.

[IC-28] M. Sasaki, M. Inomata, W. Yamada, N. Kita, T. Onizawa, and M. Nakatsugawa,

“Path loss characteristics at multiple frequency bands from 0.8 to 37 GHz in indoor

office,” in Proc. 2016 10th EuCAP, Davos, Switzerland, Apr. 2016, pp. 1-4.

[IC-29] M. Sasaki, M. Inomata, W. Yamada, N. Kita, T. Onizawa, M. Nakatsugawa, K.

Kitao, and T. Imai, “Path loss characteristics between different floors from 0.8 to 37

GHz in indoor office environments,” in Proc. 2016 ISAP, Okinawa, Japan, Oct.

2016, pp. 66-67.

126

５．国内講演

[DC-1] 中津川 征士, 広田 哲夫, 村口 正弘, “18GHz 帯ユニプレーナ型MMlC高出力増幅

器,” 1990年電子情報通信学会春季大会講演論文集, 分冊 2, C-63, pp. 485, Mar. 1990.

[DC-2]中津川 征士, 村口 正弘, “26GHz 帯ユニプレーナ型MMlC直並列分配・合成増幅器,”

電子情報通信学会技術研究報告 マイクロ波, MW 90-138, p. 27-31, Jan. 1991.

[DC-3] 中津川 征士, 上綱 秀樹, 平岡 孝啓, 村口 正弘, 山内 佳紀, “12GHz帯 HBTモノ

リシック低位相雑音 VCO,” 1991年電子情報通信学会秋季大会講演論文集, 分冊 2,

SC-2-3, pp. 444-445, Sept. 1991.

[DC-4] 中津川 征士, 山口 陽, 村口 正弘, “1.9GHz帯 2V, 1mA MMIC可変利得低雑音増

幅器,” 1993年電子情報通信学会春季大会講演論文集, 分冊 2, C-76, p. 526, Mar. 1993.

[DC-5] 中津川 征士, 村口 正弘, “UHF帯MMIC広帯域低雑音増幅器の低歪化,” 1993年

電子情報通信学会秋季大会講演論文集, 分冊 2, C-36, p. 398, Sept. 1993.

[DC-6] 村口 正弘, 中津川 征士, 相川 正義, “UHF帯高効率可変パワーアンプ,” 1993年電

子情報通信学会秋季大会講演論文集, 分冊 2, C-40, p. 402, Sept. 1993.

[DC-7] 山根 康朗, 中津川 征士, 前多 正, 宇田 尚典, “1993年GaAs ICシンポジウム出席

報告,” 電子情報通信学会技術研究報告 電子デバイス, ED93-176, p. 55-62, Jan.

1994.

[DC-8] 山口 陽, 皆川 晃, 中津川 征士, 村口 正弘, “L帯用低消費電力フロントエンド

MMIC,” 1994年電子情報通信学会春季大会講演論文集, 分冊 2, C-82, p. 587, Mar.

1994.

[DC-9] 林 等, 中津川 征士, 村口 正弘, “GaAs FET電力増幅器の位相歪に関する検討,”

1994年電子情報通信学会春季大会講演論文集, 分冊 2, C-94, p. 599, Mar. 1994.

[DC-10] 中津川 征士, 山口 陽, 村口 正弘, “E/D構成型 L帯超低消費電力モノリシック

低雑音増幅器,” 1994年電子情報通信学会秋季大会講演論文集 エレクトロニクス(1),

C-22, p. 22, Sept. 1994.

[DC-11] 林 等, 中津川 征士, 村口 正弘, “非等幅カスコード接続 FETの位相歪に関する検

討,” 1994年電子情報通信学会秋季大会講演論文集 エレクトロニクス(1), C-31, p. 31,

Sept. 1994.

127

[DC-12] 中津川 征士, 村口 正弘, “可変周波数帯方向性結合器,” 1994年電子情報通信学会

秋季大会講演論文集 エレクトロニクス(1), C-102, p. 102, Sept. 1994.

[DC-13] 中津川 征士, 村口 正弘, “可変擬似伝送線路リアクタンスを用いた X帯モノリ

シック移相器,” 1995年電子情報通信学会総合大会講演論文集 エレクトロニクス(1),

C-68, p.68, Mar. 1995.

[DC-14] 林 等, 中津川 征士, 村口 正弘, “ドレイン接地 FETを用いた位相歪補償電力増幅

器に関する検討,” 1995年電子情報通信学会総合大会講演論文集 エレクトロニクス(1),

C-73, p. 73, Mar. 1995.

[DC-15] 清水 達也, 中津川 征士, 大塚 裕幸, “光制御MESFETの高効率に関する一検討,”

1995年電子情報通信学会 通信ソサイエティ大会講演論文集(1), B-332, p. 332, Sept.

1995.

[DC-16] 山口 陽, 村口 正弘, 中川 匡夫, 中津川 征士, 束原 恒夫, “デジタル移動通信用

高効率線形電力増幅器,” 1995年電子情報通信学会 エレクトロニクスソサイエティ大

会講演論文集 (1), C-41, p. 41, Sept. 1995.

[DC-17] 林 等, 村口 正弘, 中津川 征士, “低損失アクティブインダクタの一構成法,” 1995

年電子情報通信学会 エレクトロニクスソサイエティ大会講演論文集 (1), C-78, p.78,

Sept. 1995.

[DC-18] 中津川 征士, 林 等, 村口 正弘, “3次元MMIC構造を用いた広帯域 0/π位相変調

器,” 1995年電子情報通信学会 エレクトロニクスソサイエティ大会講演論文集 (1),

C-86, p. 86, Sept. 1995.

[DC-19] 中津川 征士, 村口 正弘, “ポリイミド多層構造を用いた直並列電力分配・合成器

の新構成法,” 1996年電子情報通信学会総合大会講演論文集 エレクトロニクス(1),

SC-1-12, p. 428, Mar. 1996.

[DC-20] 中津川 征士, 村口 正弘, “可変擬似伝送線路リアクタンスを用いたMMIC化移

相器,” 電子情報通信学会技術研究報告 マイクロ波, MW96-41, pp. 7-12, June 1996.

[DC-21] 中津川 征士, 井田 実, 村口 正弘, “3次元MMIC構造を用いたモノリシック移

相器の小型・広帯域化,” 1996年電子情報通信学会 エレクトロニクスソサイエティ大

会講演論文集(1), C-59, p. 59, Sept. 1996.

128

[DC-22] 岡崎 浩司, 中津川 征士, 広田 哲夫, “多層構造を用いた対称型ブロードサイドカ

プラ,” 1996年電子情報通信学会 エレクトロニクスソサイエティ大会講演論文集(1),

C-100, p. 100, Sept. 1996.

[DC-23] 中津川 征士, 西川 健二郎, 末松 憲治, 李 可人, 和田 光司, “ヨーロッパマイク

ロ波会議(EuMC'96)出席報告,” 電子情報通信学会技術研究報告 マイクロ波,

MW96-122, pp. 39-44, Nov. 1996.

[DC-24] 中津川 征士, 村口 正弘, “ポリイミド/アルミナセラミック多層構造を用いた準

ミリ波帯高周波ボードの基礎検討,” 1997年電子情報通信学会総合大会講演論文集 エ

レクトロニクス(1), C-2-2, p. 57, Mar. 1997.

[DC-25] 井田 実, 中津川 征士, 神田 淳, “直列給電法による低消費電力低雑音増幅器,”

1997年電子情報通信学会総合大会講演論文集 エレクトロニクス(1), C-2-16, p. 71,

Mar. 1997.

[DC-26] 山口 陽, 村口 正弘, 中川 匡夫, 中津川 征士, “フィードフォワード制御型高効率

線形電力増幅器,” 1997年電子情報通信学会総合大会講演論文集 エレクトロニクス(1),

C-2-24, p. 79, Mar. 1997.

[DC-27] 井田 実, 中津川 征士, “オンウェハチューニング・ロードプルによる高出力増幅器

の設計技術,” 1997年電子情報通信学会 エレクトロニクスソサイエティ大会講演論文

集(1), C-2-26, p. 61, Aug. 1997.

[DC-28] 神田 淳, 中津川 征士, 村口 正弘, “K帯低損失高アイソレーション GaAs MMIC

SPnTスイッチ,” 1997年電子情報通信学会 エレクトロニクスソサイエティ大会講演

論文集(1), C-2-35, p. 70, Aug. 1997.

[DC-29] 山口 陽, 岡崎 浩司, 中津川 征士, “偶高調波ミキサ用 2倍波抑圧フィルタ,” 1998

年電子情報通信学会総合大会講演論文集 エレクトロニクス(1), C-2-86, p. 138, Mar.

1998.

[DC-30] 神田 淳, 中津川 征士, 岡崎 浩司, 井田 実, 村口 正弘, “ポリイミド/アルミナセ

ラミック多層基板を用いた無線アクセス用 25GHz帯 RFモジュールの検討,” 1998年

電子情報通信学会 エレクトロニクスソサイエティ大会講演論文集(1), C-2-47, p. 73,

Sept. 1998.

129

[DC-31] 渋谷 昭範, 中津川 征士, 久保田 周冶, “位置情報システム(P-POINTS)における

位置検出精度の向上,” 1999年電子情報通信学会 基礎・境界ソサイエティ大会講演論

文集, A-17-4, p.186, Aug. 1999.

[DC-32] 水野 秀樹, 久保田 周治, 大津 徹, 上原 一浩, 中津川 征士, 鈴木 康夫, “ソフト

ウェア無線技術を用いたワイヤレスサービスの検討,” 1999年電子情報通信学会 通信

ソサイエティ大会講演論文集(1), B-5-93, p. 328, Aug. 1999.

[DC-33] 上原 一浩, 中津川 征士, 鈴木 康夫, 工藤 栄亮, 久保田 周治, 中瀬 博之, “ソフ

トウェア無線基地局・端末局の試作―(I)構成―,”1999年電子情報通信学会 通信ソサイ

エティ大会講演論文集(1), B-5-94, p. 329, Aug. 1999.

[DC-34] 中津川 征士, 白戸 裕史, 吉岡博, 渋谷 昭範, 小林 聖, 田邊 和弘, “ソフトウェア

無線基地局・端末局の試作―(III)プリ/ポストプロセッサ部―,”1999年電子情報通信学

会 通信ソサイエティ大会講演論文集(1), B-5-96, p. 331, Aug. 1999.

[DC-35] 白戸 裕史, 中津川 征士, 上原 一浩, 鈴木 康夫, 久保田 周治, “ソフトウェア無

線方式におけるアンテナ・RFインタフェース条件,” 1999年電子情報通信学会 通信ソ

サイエティ大会講演論文集(1), B-5-97, p. 332, Aug. 1999.

[DC-36] 吉岡 博, 中津川 征士, 久保田 周治, “ソフトウェア無線方式における変調信号自

動識別に効果的な特徴量の抽出,” 1999年電子情報通信学会 通信ソサイエティ大会講

演論文集(1), B-5-100, p. 335, Aug. 1999.

[DC-37] 吉岡 博, 中津川 征士, 久保田 周治, “スポット通信システムに適した高効率デー

タ伝送技術の提案,” 電子情報通信学会技術研究報告 無線通信システム, RCS 99-170,

pp. 91-98, Jan. 2000.

[DC-38] 中津川 征士, 上原 一浩, 鈴木 康夫, 白戸 裕史, 芝 宏礼, 庄納 崇, 吉岡 博, 渋

谷 昭範, 久保田 周治, “ソフトウェア無線基地局・端末局の試作と評価,” 電子情報通

信学会技術研究報告 無線通信システム, RCS99-174, pp. 119-126, Jan. 2000.

[DC-39] 渋谷 昭範, 中津川 征士, 工藤 栄亮, 大津 徹, 久保田 周治, "極小セル構成を用

いたローカル位置情報システム(2)," 電子情報通信学会技術研究報告, ITS99-95, pp.

21-26, Feb. 2000.

130

[DC-40] 吉岡 博, 中津川 征士, 久保田 周治, “ソフトウェア無線システムにおける変調信

号自動識別率特性の向上 : プロトタイプ数依存性の検討,” 2000年電子情報通信学会

総合大会講演論文集 通信(1), B-5-90, p. 475, Mar. 2000.

[DC-41] 中津川 征士, 渋谷 昭範, 小川 智明, 内田 大誠, “ローカル位置情報システムにお

けるハードウェア構成と位置情報取得法,” 2000年電子情報通信学会総合大会講演論

文集 通信(1), B-5-227, p. 612, Mar. 2000.

[DC-42] 渋谷 昭範, 中津川 征士, 久保田 周冶, “ローカル位置情報システムにおける高精

度化法に関する一検討,” 2000年電子情報通信学会総合大会講演論文集 通信(1),

B-5-229. p. 614, Mar. 2000.

[DC-43] 関 智弘, 山本 秀樹, 堀 俊和, 中津川 征士, “多層セラミック・ポリイミド基板を

用いた通信用アクティブアンテナ,” 2000年電子情報通信学会 通信ソサイエティ大会

講演論文集(1), B-1-99, p. 99, Sept. 2000.

[DC-44] 吉岡 博, 白戸 裕史, 中津川 征士, 久保田 周司, “ソフトウェア無線システムにお

ける低SNR時の変調信号自動識別技術の提案,” 2000年電子情報通信学会 通信ソサイ

エティ大会講演論文集(1), B-5-13, p. 301, Sept. 2000.

[DC-45] 白戸 裕史, 中津川 征士, 渋谷 昭範, 上原 一浩, 鈴木 康夫, 久保田 周司, “ソフ

トウェア無線における特性補償信号処理に関する一検討,” 2000年電子情報通信学会

通信ソサイエティ大会講演論文集(1), B-5-16, p. 304, Sept. 2000.

[DC-46] 渋谷 昭範, 内田 大誠, 中津川 征士, 工藤 栄亮, 久保田 周治, “ローカル位置情

報システムにおける遠隔マーカ排除アルゴリズム,” 2000年電子情報通信学会 通信ソ

サイエティ大会講演論文集(1), B-5-54, p. 342, Sept. 2000.

[DC-47] 鈴木 康夫, 淺井 裕介, 中津川 征士, 上原 一浩, 久保田 周治, “ソフトウェア無

線試作機の特性評価,” 2000年電子情報通信学会 通信ソサイエティ大会講演論文集(1),

SB-10-6, pp. 512-513, Sept. 2000.

[DC-48] 工藤 栄亮, 内田 大誠, 渋谷 昭範 小川 智明, 中津川 征士, 須田 博人 久保田

周治, “マルチホップ伝送機能を有するローカル位置情報システム, 情報処理学会研究

報告 モバイルコンピューティングとワイヤレス通信, vol. 2000, no. 87, MBL-14-16,

pp. 117-122, Sept. 2000.

131

[DC-49] 関 智弘, 山本 秀樹, 堀 俊和, 中津川 征士, “多層セラミック・ポリイミド基板を

用いた通信用アクティブアンテナ,” 電子情報通信学会技術研究報告 アンテナ・伝播,

A・P2000-117, pp. 83-88, Oct. 2000.

[DC-50] 久保田 周治, 上原 一浩, 中津川 征士, 白戸 裕史, 水野 秀樹, “ソフトウェア無

線技術の動向,” 電子情報通信学会技術研究報告 VLSI設計技術, VLD2000-116, pp.

41-48, Jan. 2001.

[DC-51] 渋谷 昭範, 中津川 征士, 久保田 周治, 工藤 栄亮, 須田 博人, “正規化した最小 2

乗法による位置検出の検討,” 2001年電子情報通信学会総合大会講演論文集 通信(1),

B-5-146, p. 544, Mar. 2001.

[DC-52] 吉岡 博, 白戸 裕史, 中津川 征士, 久保田 周治, “フェージング環境を考慮した最

近傍決定法に基づく変調信号自動識別技術の提案,” 2001年電子情報通信学会総合大

会講演論文集 通信(1), B-5-165, p. 563, Mar. 2001.

[DC-53] 中津川 征士, 白戸 裕史, 上原 一浩, 久保田 周治, 梅比良 正弘, “FR-PPPを用い

たセルラ/無線 LAN共用ソフトウェア無線機の構成法[I],” 2001年電子情報通信学会

通信ソサイエティ大会講演論文集(1), B-5-14, p. 300, Sept. 2001.

[DC-54] 白戸 裕史, 中津川 征士, 吉岡 博, 松井 宗大, 久保田 周治, 梅比良 正弘,

“FR-PPPを用いたセルラ/無線 LAN共用ソフトウェア無線機の構成法[II],” 2001年電

子情報通信学会 通信ソサイエティ大会講演論文集(1), B-5-15, p. 301, Sept. 2001.

[DC-55] 渋谷 昭範, 中津川 征士, 久保田 周治, 梅比良 正弘, “正規化した最小 2乗法によ

る位置検出精度の評価,” 2001年電子情報通信学会 通信ソサイエティ大会講演論文集

(1), B-5-145, p. 431, Sept. 2001.

[DC-56] 渋谷 昭範, 中津川 征士, 久保田 周治, 梅比良 正弘, “正規化した最小 2乗法によ

る高精度位置検出の検討,” 情報処理学会研究報告 高度交通システム, vol. 2001, no.

83, ITS 6-2, pp. 9-14, Sept. 2001.

[DC-57] 丸山 貴史, 中村 宏之, 中津川 征士, 渡邊 和二, 秋元 守, “準ミリ波帯 FWAにお

ける降雨減衰に対するサイトダイバーシチ適用効果に関する検討,” 電子情報通信学会

技術研究報告 アンテナ・伝播, A・P2004-220, pp. 61-66, Jan. 2005.

132

[DC-58] 中村 宏之, 渡邊 和二, 丸山 貴史, 中津川 征士, “ベースバンドプリディストーシ

ョン用 LUTデータの自動作成に関する一検討,” 電子情報通信学会技術研究報告 無線

通信システム, RCS2004-207, pp. 143-148, Jan. 2005.

[DC-59] 中村 宏之, 丸山 貴史, 渡邊 和二, 中津川 征士, “帯域外輻射電力を利用した

PM-LUTデータ作成に関する検討,” 2005年電子情報通信学会総合大会講演論文集 通

信(1), B-5-180, p. 629, Mar. 2005.

[DC-60] 丸山 貴史, 中村 宏之, 中津川 征士, 渡邊 和二, 秋元 守, “降雨減衰に対するサ

イトダイバーシチを適用した FWAシステムの回線設計に関する検討,” 2005年電子情

報通信学会総合大会講演論文集 通信(1), B-5-252, p. 701, Mar. 2005.

[DC-61] 清水 達也, 秋元 守, 渡邉 浩伸, 細谷 裕子, 中津川 征士, “マイクロ波帯郊外地

伝搬における遅延スプレッドに関する一考察,” 2006年電子情報通信学会総合大会講

演論文集 通信(1), B-1-16, p. 16, Mar. 2006.

[DC-62] 秋元 守, 清水 達也, 渡邉 浩伸, 細谷 裕子, 中津川 征士, “ルーラル地域でのマ

イクロ波帯中低層伝搬におけるアンテナ高特性に関する一検討,” 2006年電子情報通

信学会総合大会講演論文集 通信(1), B-1-29, p. 29, Mar. 2006.

[DC-63] 丸山 貴史, 白戸 裕史, 中津川 征士, “OFDM信号に対するベースバンドプレディ

ストーションの効果と適用条件,” 2006年電子情報通信学会総合大会講演論文集 通信

(1), B-5-184, p. 537, Mar. 2006.

[DC-64] 丸山 貴史, 白戸 裕史, 中津川 征士, 秋元 守, “10km以下の区間における降雨強

度の空間相関の近似式,” 2006年電子情報通信学会 通信ソサイエティ大会講演論文集

(1), B-1-24, p. 24, Sept. 2006.

[DC-65] 清水 達也, 秋元 守, 中津川 征士, “マイクロ波帯郊外地伝搬における

Spike-plus-exponentialモデルによる遅延スプレッドの一検討,” 2006年電子情報通信

学会 通信ソサイエティ大会講演論文集(1), B-1-27, p. 27, Sept. 2006.

[DC-66] 秋元 守, 清水 達也, 中津川 征士, “ルーラル地域での準マイクロ波帯中低層伝搬

における狭帯域受信レベル変動特性について,” 2006年電子情報通信学会 通信ソサイ

エティ大会講演論文集(1), B-1-28, p. 28, Sept. 2006.

133

[DC-67] 秋元 守, 清水 達也, 中津川 征士, “マイクロ波帯ルーラル地伝搬における交差偏

波特性に関する一検討,” 2007年電子情報通信学会総合大会講演論文集 通信(1),

B-1-23, p. 23, Mar. 2007.

[DC-68] 清水 達也, 秋元 守, 中津川 征士, “マイクロ波帯郊外地伝搬における交差偏波特

性に関する一検討,” 2007年電子情報通信学会総合大会講演論文集 通信(1), B-1-24, p.

24, Mar. 2007.

[DC-69] 黒崎 聰, 上野 衆太, 中津川 征士, “列車ブロードバンドにおけるMACレイヤハ

ンドオーバに関する一検討,” 2007年電子情報通信学会総合大会講演論文集 通信(1),

B-5-156, p. 570, Mar. 2007.

[DC-70] 丸山 貴史, 白戸 裕史, 中津川 征士, “適応変調OFDMにおける変調通知情報の削

減,” 2007年電子情報通信学会総合大会講演論文集 通信(1), B-5-165, p. 579, Mar.

2007.

[DC-71] 上野 衆太, 市川 武男, 中津川 征士, “送信権割当サービスにおけるクロック同期

誤差の影響の検討,” 2007年電子情報通信学会総合大会講演論文集 通信(1), B-5-184, p.

598, Mar. 2007.

[DC-72] 清水 達也, 中津川 征士, “RoFを適用した TDDシステムにおける送受信タイミン

グに関する一検討,” 2007年電子情報通信学会 通信ソサイエティ大会講演論文集(1), p

B-5-112,. 434, Aug. 2007.

[DC-73] 増野 淳, 白戸 裕史, 中津川 征士, “CDM-OFDMA方式によるマイクロ波帯 BWA

システムのサービスエリア拡大効果,” 2007年電子情報通信学会 通信ソサイエティ大

会講演論文集(1), B-5-113, p. 435, Aug. 2007.

[DC-74] 大槻 信也, 永田 健悟, 清水 達也, 増野 淳, 阪田 徹, 中津川 征士, 眞部 利裕,

“マルチレートシステムにおける移動速度を考慮した伝送速度選択方式,” 2007年電子

情報通信学会 通信ソサイエティ大会講演論文集(1), B-5-114, p. 436, Aug. 2007.

[DC-75] 丸山 貴史, 秋元 守, 中津川 征士, “2.4GHz帯使用機器からの 2.5GHz帯への干

渉電力評価,” 2007年電子情報通信学会 通信ソサイエティ大会講演論文集(1), B-5-115,

p. 437, Aug. 2007.

134

[DC-76] 大野 陽平, 清水 達也, 中津川 征士, “マルチホップ中継アクセスにおけるフレー

ム構成の提案,” 2007年電子情報通信学会 通信ソサイエティ大会講演論文集(1),

B-5-124, p. 446, Aug. 2007.

[DC-77] 丸山 貴史, 秋元 守, 中津川 征士, “降雨減衰差を用いた降雨減衰に対するサイト

ダイバーシチ効果の推定,” 2008年電子情報通信学会総合大会講演論文集 通信(1), p

B-1-31,. 31, Mar. 2008.

[DC-78] 秋元 守, 中津川 征士, “マイクロ波帯 FWAの海上伝搬における空間相関特性,”

2008年電子情報通信学会総合大会講演論文集 通信(1), p B-1-32,. 32, Mar. 2008.

[DC-79] 清水 達也, 大槻 信也, 小笠原 守, 中津川 征士, “RoFを適用した SFNに関する

一検討,” 2008年電子情報通信学会総合大会講演論文集 通信(1), B-5-128, p. 514, Mar.

2008.

[DC-80] 増野 淳, 秋元 守, 中津川 征士, “OFDMA無線システムにおけるサブキャリヤオ

ーバーラップに関する一検討,” 2008年電子情報通信学会総合大会講演論文集 通信(1),

B-5-130, p. 516, Mar. 2008.

[DC-81] 上野 衆太, 黒崎 聰, 中津川 征士, “BWA方式における QoS対応低遅延伝送の一

検討,” 2008年電子情報通信学会総合大会講演論文集 通信(1), B-5-132, p. 518, Mar.

2008.

[DC-82] 大野 陽平, 清水 達也, 中津川 征士, “無線中継アクセスシステムにおけるリソー

ス制御に関する検討,” 2008年電子情報通信学会総合大会講演論文集 通信(1), p

B-5-186,. 572, Mar. 2008.

[DC-83] 大野 陽平, 清水 達也, 中津川 征士, “時分割マルチホップ中継アクセスシステム

におけるシステム容量と遅延時間を改善するフレーム構成の検討,” 電子情報通信学会

技術研究報告 アドホックネットワーク, AN2008-16, pp. 7-12, July 2008.

[DC-84] 大野 陽平, 清水 達也, 中津川 征士, “複数中継局を備えた無線アクセスシステム

における周波数リユース効果,” 2008年電子情報通信学会 通信ソサイエティ大会講演

論文集(1), B-5-103, p. 416, Sept. 2008.

[DC-85] 丸山 貴史, 丸田 一輝, 太田 厚, 中津川 征士, “マルチユーザMIMO分散アンテ

ナシステムにおけるリソース割り当て法,” 2008年電子情報通信学会 通信ソサイエテ

ィ大会講演論文集(1), B-5-118, p. 431, Sept. 2008.

135

[DC-86] 大野 陽平, 清水 達也, 中津川 征士, “集中制御型 FFRにおけるリソース制御を適

用したシステム容量改善効果,” 2009年電子情報通信学会総合大会講演論文集 通信(1),

B-5-140, p. 573, Mar. 2009.

[DC-87] 丸田 一輝, 丸山 貴史, 太田 厚, 中津川 征士, “マルチユーザMIMO分散アンテ

ナシステムにおけるクラスタ間干渉キャンセラに関する検討,” 2009年電子情報通信

学会総合大会講演論文集 通信(1), B-5-144, p. 577, Mar. 2009.

[DC-88] 丸山 貴史, 清水 達也, 中津川 征士, “Radio on Fiberを用いたWiMAX信号の伝

送に関する実験的評価,” 2009年電子情報通信学会総合大会講演論文集 通信(1),

B-5-146, p.579, Mar. 2009.

[DC-89] 高橋 直人, 大本 隆太郎, 中津川 征士, “準ミリ波帯 P-P無線アクセスシステムに

おける偏波多重伝送方式に関する一検討,” 2009年電子情報通信学会総合大会講演論

文集 通信(1), B-5-151, p. 584, Mar. 2009.

[DC-90] 秋元 守, 後藤 弘明, 上野 衆太, 中津川 征士, “マイクロ波帯の戸建住宅侵入時に

おける回折損失特性,” 2009年電子情報通信学会 通信ソサイエティ大会講演論文集(1),

B-1-10, p. 10, Sept. 2009.

[DC-91] 後藤 弘明, 秋元 守, 上野 衆太, 中津川 征士, “マイクロ波帯の戸建住宅に対する

侵入損失特性,” 2009年電子情報通信学会 通信ソサイエティ大会講演論文集(1),

B-1-11, p. 11, Sept. 2009.

[DC-92] 清水 達也, 丸山 貴史, 中津川 征士, “PON-RoFにおける SNR改善に関する一検

討,” 2009年電子情報通信学会 通信ソサイエティ大会講演論文集(1), B-5-92, p. 442,

Sept. 2009.

[DC-93] 大野 陽平, 清水 達也, 中津川 征士, “分散制御による周波数リユース可変方法の

提案,” 2009年電子情報通信学会 通信ソサイエティ大会講演論文集(1), B-5-116, p.

466, Sept. 2009.

[DC-94] 太田 厚, 丸山 貴史, 丸田 一輝, 中津川 征士, “準ミリ波帯における空間分割多重

によるシステム容量向上効果,” 2009年電子情報通信学会 通信ソサイエティ大会講演

論文集(1), B-5-130, p. 480, Sept. 2009.

136

[DC-95] 丸山 貴史, 丸田 一輝, 太田 厚, 大本 隆太郎, 中津川 征士, “準ミリ波空間分割

多重システムの伝送容量改善のための誘電体を用いた構成法,” 2009年電子情報通信

学会 通信ソサイエティ大会講演論文集(1), B-5-131, p. 481, Sept. 2009.

[DC-96] 丸田 一輝, 丸山 貴史, 太田 厚, 中津川 征士, “マルチユーザMIMO分散アンテ

ナシステムにおけるクラスタ間干渉キャンセラを用いた周波数リユース最適化,” 2009

年電子情報通信学会 通信ソサイエティ大会講演論文集(1), B-5-140, p. 490, Sept.

2009.

[DC-97] 丸田 一輝, 丸山 貴史, 太田 厚, 増野 淳, 中津川 征士, “マルチュ-ザMIMO分散

アンテナシステムにおけるクラスタ間干渉キャンセラを用いた周波数利用効率改善効

果,” 電子情報通信学会技術研究報告 無線通信システム, RCS2009-231, pp. 139-144,

Jan. 2010.

[DC-98] 秋元 守, 後藤 弘明, 上野 衆太, 高橋 直人, 中津川 征士, “無線 LANを用いたル

ーラルエリア向けFWAシステムの実験的評価 : フェージング特性,” 2010年電子情報

通信学会総合大会講演論文集 通信(1), B-5-126, p. 558, Mar. 2010.

[DC-99] 後藤 弘明, 秋元 守, 上野 衆太, 高橋 直人, 中津川 征士, “無線 LANを用いたル

ーラルエリア向けFWAシステムの実験的評価 : スループット特性,” 2010年電子情報

通信学会総合大会講演論文集 通信(1), B-5-127, p. 559, Mar. 2010.

[DC-100] 上野 衆太, 後藤 弘明, 秋元 守, 高橋 直人, 中津川 征士, “屋外基地局を用いた

建物高層部における無線 LANカバレッジの検討,” 2010年電子情報通信学会総合大会

講演論文集 通信(1), B-5-128,p. 560, Mar. 2010.

[DC-101] 丸田 一輝, 丸山 貴史, 太田 厚, 増野 淳, 中津川 征士, “クラスタ間干渉キャン

セラを適用した分散アンテナシステムのクラスタエッジにおける周波数利用効率改善

効果,” 2010年電子情報通信学会総合大会講演論文集 通信(1), B-5-139, p. 571, Mar.

2010.

[DC-102] 陳 世揚, 温 思凱, 鄭 名宏, 曾 銘健, 清水 達也, 中津川 征士, “台湾新幹線にお

ける列車インターネットアクセス実験(1) : 実験概要,” 2010年電子情報通信学会総合

大会講演論文集 通信(1), B-5-154, p. 586, Mar. 2010.

[DC-103] 温 思凱, 鄭 名宏, 陳 世揚, 曾 銘健, 大野 陽平, 中津川 征士, “台湾新幹線にお

ける列車インターネットアクセス実験(2) : ネットワークエントリ,” 2010年電子情報

通信学会総合大会講演論文集 通信(1), B-5-155, p. 587, Mar. 2010.

137

[DC-104] 鄭 名宏, 陳 世揚, 温 思凱, 曾 銘健, 丸山 貴史, 中津川 征士, “台湾新幹線にお

ける列車インターネットアクセス実験(3) : スループット評価,” 2010年電子情報通信

学会総合大会講演論文集 通信(1), B-5-156, p. 588, Mar. 2010.

[DC-105] 丸田 一輝, 丸山 貴史, 太田 厚, 増野 淳, 中津川 征士, “マルチユーザMIMO基

地局連携システムにおける端末局スケジューリングに関する検討,” 2010年電子情報

通信学会 通信ソサイエティ大会講演論文集 (1), B-5-37, p. 391, Aug. 2010.

[DC-106] 大野 陽平, 清水 達也, 太田 厚, 中津川 征士, “リソース分散制御おける周波数

リユースパターンの判定方法,” 2010年電子情報通信学会 通信ソサイエティ大会講演

論文集 (1), B-5-95, p. 449, Aug. 2010.

[DC-107] 秋元 守, 後藤 弘明, 上野 衆太, 中津川 征士, “無線 LAN周波数帯における戸建

住宅侵入損失に関する実験的検討,” 2010年電子情報通信学会 通信ソサイエティ大会

講演論文集 (1), B-5-107, p. 461, Aug. 2010.

[DC-108] 上野 衆太, 後藤 弘明, 秋元 守, 中津川 征士, “戸建住宅侵入伝搬における

MIMOチャネル容量の実験的評価,” 2010年電子情報通信学会 通信ソサイエティ大会

講演論文集 (1), B-5-108, p. 462, Aug. 2010.

[DC-109] 後藤 弘明, 上野 衆太, 秋元 守, 中津川 征士, “戸建住宅侵入環境におけるフレ

ームアグリゲーションによる改善効果の実験的評価,” 2010年電子情報通信学会 通信

ソサイエティ大会講演論文集 (1), B-5-109, p. 463, Aug. 2010.

[DC-110] 丸山 貴史, 清水 達也, 中津川 征士, “共鳴型無線電力伝送における負荷変調を用

いた上りリンクの情報伝送,” 2010年電子情報通信学会 通信ソサイエティ大会講演論

文集 (1), B-5-144, p. 498, Aug. 2010.

[DC-111] 清水 達也, 丸山 貴史, 中津川 征士, “共鳴型無線電力伝送における中継構成の一

検討,” 2010年電子情報通信学会 通信ソサイエティ大会講演論文集 (1), B-5-145, p.

499, Aug. 2010.

[DC-112] 中津川 征士, 布 房夫, 廣瀬 貴史, “大規模災害からの迅速な通信復旧に貢献する

災害対策用無線システム,” 2015年電子情報通信学会総合大会講演論文集 情報・シス

テム(2), TK-4-3, pp. (SSS-32)-(SSS-33), Feb. 2015.

138

[DC-113] 佐々木 元晴, 猪又 稔, 山田 渉, 鬼沢 武, 中津川 征士, “0.8GHz帯から 37GHz

帯における屋内オフィス環境での伝搬損失特性,” 電子情報通信学会技術研究報告 ア

ンテナ・伝播, AP2015-88, pp. 49-54, Sept. 2015.

[DC-114] 箕輪 守彦, 関 宏之, 奥村 幸彦, 須山 聡, 大高 明浩, 木村 俊二, 中津川 征士,

浅野 弘明, 市川 泰史, 平野 幸男, 山尾 泰, 安達 文幸, 中沢 正隆, “5G実現に向け

た超高密度マルチバンド・マルチアクセス多層セル構成による大容量化技術の研究開

発の概要,” 電子情報通信学会技術研究報告 無線通信システム, RCS2015-250, pp.

41-46, Dec. 2015.

[DC-115] 岩渕 匡史, 新宅 俊之, 菅 瑞紀, 鬼沢 武, 阪田 徹, 中津川 征士, “屋内人体密集

環境下における 26GHz帯伝送特性の実験的検討,” 電子情報通信学会技術研究報告 無

線通信システム, RCS2016-70, pp. 141-146, June 2016.