AN 835: PAM4シグナリングの基礎 - Intel...NRZと比較した場合、PAM4の利点は、ナイキスト周波数が半分で、同じボーレート (28 GBaud PAM4 = 56 Gbs)

AN 835: PAM4 シグナリングの基礎

更新情報フィードバック

AN-835 | 2019.03.12

新版をウェブからダウンロード: PDF | HTML

https://www.intel.com/content/www/us/en/programmable/bin/rssdoc?name=qjz1512512364550

mailto:[email protected]?subject=AN%20835:%20PAM4%E3%82%B7%E3%82%B0%E3%83%8A%E3%83%AA%E3%83%B3%E3%82%B0%E3%81%AE%E5%9F%BA%E7%A4%8E%20(AN-835%202019.03.12)%20%E3%83%95%E3%82%A3%E3%83%BC%E3%83%89%E3%83%90%E3%83%83%E3%82%AF%E3%83%BB%E3%82%AA%E3%83%B3&body=%E5%BC%8A%E7%A4%BE%E3%81%AF%E5%BE%A1%E7%A4%BE%E3%81%AE%E3%83%95%E3%82%A3%E3%83%BC%E3%83%89%E3%83%90%E3%83%83%E3%82%AF%E3%81%AB%E6%84%9F%E8%AC%9D%E3%81%84%E3%81%9F%E3%81%97%E3%81%BE%E3%81%99%E3%80%82%E3%82%B3%E3%83%A1%E3%83%B3%E3%83%88%E3%81%AE%E4%B8%AD%E3%81%A7%E3%80%81%E3%83%9A%E3%83%BC%E3%82%B8%E7%95%AA%E5%8F%B7%E3%81%BE%E3%81%9F%E3%81%AF%E6%AE%B5%E8%90%BD%E3%82%92%E6%8C%87%E5%AE%9A%E3%81%97%E3%81%A6%E3%81%8F%E3%81%A0%E3%81%95%E3%81%84%E3%80%82%E3%81%82%E3%82%8A%E3%81%8C%E3%81%A8%E3%81%86%E3%81%94%E3%81%96%E3%81%84%E3%81%BE%E3%81%99%E3%80%82

https://www.intel.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/an/an835-j.pdf

https://www.intel.co.jp/content/www/ja/jp/programmable/documentation/qjz1512512364550.html

目次

1. 概要..................................................................................................................................41.1. NRZ の基礎............................................................................................................ 41.2. PAM4 コーディング方式を使用した規格........................................................................... 71.3. CEI-56G インターコネクトの範囲とアプリケーション距離...................................................... 8

1.3.1. VSR (Very Short Reach) チップ・モジュール間.................................................. 101.3.2. MR (Mid-Range Reach) - PCBA 内のチップ間...................................................101.3.3. LR (Long Reach) - バックプレーン/ミッドプレーンまたはケーブルを介したチップ間....... 10

2. CEI-56G-MR トランスミッター............................................................................................. 122.1. 命名規則..............................................................................................................122.2. アイの高さ (EH6) とアイの幅 (EW6)............................................................................ 122.3. アイの線形............................................................................................................142.4. 電気的特性........................................................................................................... 15

2.4.1. トランスミッターの特性.................................................................................152.4.2. トランスミッター・リターン損失........................................................................ 162.4.3. トランスミッターの線形 (RLM).........................................................................182.4.4. 信号対雑音/歪み率 (SNDR).......................................................................... 19

2.5. PAM4 ジッター方法論.............................................................................................. 202.6. TX プリエンファシス法..............................................................................................20

3. CEI-56G-MR-PAM4 インターフェイスの詳細........................................................................... 223.1. COM の概要..........................................................................................................22

3.1.1. バックプレーン測定......................................................................................233.2. 規定チャネル仕様 COM.............................................................................................283.3. 参考チャネル挿入損失.............................................................................................. 303.4. 参考チャネルリターン損失..........................................................................................31

4. CEI-56G-MR-PAM4 レシーバー.......................................................................................... 324.1. PAM4 信号の解析における課題................................................................................... 324.2. PAM4 レシーバーのアーキテクチャー.............................................................................33

4.2.1. アナログレシーバーとデジタルレシーバー............................................................334.2.2. スライサー................................................................................................ 334.2.3. クロック・データ・リカバリー (CDR)................................................................... 33

4.3. イコライゼーション技術.............................................................................................334.4. CEI-56G-MR-PAM4 レシーバーの詳細......................................................................... 34

4.4.1. 電気的特性............................................................................................... 344.4.2. 差動入力リターン損失.................................................................................. 354.4.3. レシーバーの干渉耐性.................................................................................. 364.4.4. レシーバーのジッター耐性..............................................................................36

5. PAM4 リンクのケーススタディー............................................................................................. 385.1. OIF_Stressed...................................................................................................... 38

5.1.1. チャネル特性............................................................................................. 395.1.2. アドバンスト・リンク・アナライザーによる OIF_Stressed PAM4 リンク・シミュレーション... 41

5.2. OIF_Compliant (dB)............................................................................................. 425.2.1. チャネル特性............................................................................................. 43

目次

AN 835: PAM4 シグナリングの基礎フィードバック

2


5.2.2. アドバンスト・リンク・アナライザーによる OIF_Compliant PAM4 リンク・シミュレーション. 45

6. Medium Reach (MR) PAM4 システム・デザイン・スタディー........................................................476.1. システム電源.........................................................................................................476.2. システムコスト....................................................................................................... 476.3. ボードスペース.......................................................................................................476.4. まとめ................................................................................................................. 48

7. 用語および略語.................................................................................................................. 49

8. 参照資料.......................................................................................................................... 51

9. AN 835: PAM4 シグナリングの基礎の文書改訂履歴................................................................... 52

目次

フィードバック AN 835: PAM4 シグナリングの基礎

3


1. 概要

この 4 値パルス振幅変調 (PAM4) のアプリケーション・ノートでは、PAM4 の理論と動作について説明するとともに、インテル® Stratix® 10 TX デバイスの機能や 57.8 Gbps データ・レート・アプリケーションの実現化について紹介します。

このアプリケーション・ノートでは、概ね 56 Gbps を使用してデータレートを記述します。理由は、Common Electrical Interface (CEI) で確立されたベースラインです。ただし、実際のデータレートは大 57.8 Gbps です。

1.1. NRZ の基礎

イーサネットは、コンピューター・ネットワーキング・テクノロジーのファミリーの 1 つです。イーサネットは、ローカル・エリア・ネットワーク (LAN)、メトロポリタン・エリア・ネットワーク (MAN)、およびワイド・エリア・ネットワーク (WAN) でも広く使用されています。

イーサネットは、1980 年に商業導入され、1983 年に初めて規格化されて以来、つながる世界への需要の増加をインスタント・データ伝送によってサポートし続けています。100G イーサネットの開発は現在進行中です。200G/400G などのイーサネット速度の向上には、テクノロジーの大幅な進歩が必要です。2 値パルス振幅変調 (PAM2) とも呼ばれる非ゼロ回帰 (NRZ) と 4 値パルス振幅変調 (PAM4) の 2つのコーディング方式が可能です。NRZ のナイキスト周波数が高く、それによってチャネル依存損失が大きくなるため、PAM4 がよりいっそう実行可能なソリューションになっています。

NRZ は、ロジック 0 とロジック 1 を表す 2 つの電圧レベルを持つ変調方式です。PAM4 では、4 つの電圧レベルを使用して、2 ビットロジックの 4 種類の組み合わせ (11、10、01、00) を表します。PAM4 の命名規則について詳しくは、PAM4 コーディング方式を使用する規定を参照してください。各変調方式には、利点と欠点があります。

AN-835 | 2019.03.12

フィードバック

Intel Corporation.無断での引用、転載を禁じます。Intel、インテル、Intel ロゴ、Altera、ARRIA、CYCLONE、ENPIRION、MAX、NIOS、QUARTUS および STRATIX の名称およびロゴは、アメリカ合衆国および/ またはその他の国における Intel Corporationの商標です。インテルは FPGA 製品および半導体製品の性能がインテルの標準保証に準拠することを保証しますが、インテル製品およびサービスは、予告なく変更される場合があります。インテルが書面にて明示的に同意する場合を除き、インテルはここに記載されたアプリケーション、または、いかなる情報、製品、またはサービスの使用によって生じるいっさいの責任を負いません。インテル製品の顧客は、製品またはサービスを購入する前、および、公開済みの情報を信頼する前には、デバイスの仕様を新のバージョンにしておくことをお勧めします。*その他の社名、製品名などは、一般に各社の表示、商標または登録商標です。

ISO9001:2015登録済


https://www.intel.com/content/www/us/en/quality/intel-iso-registrations.html



図 -1: NRZ (PAM2) および PAM4 コーディングNRZ と比較した場合、PAM4 の利点は、ナイキスト周波数が半分で、同じボーレート (28 GBaud PAM4 = 56 Gbs) でスループットが 2 倍になることです。これは、各電圧レベル (「シンボル」) によって 2 ビットの情報が表わされるからです。PAM4 ケースはグレーエンコードされません。

00

10

01

10

11

10

0 0 1 0 0 1 1 0 1 1 1 0

3

1

-1

-3

00 10 01 10 11 10

00

01

10

11

Word 1 Word 2

Word 1

図 -2: NRZ および PAM4 のパワースペクトル密度PAM4 は、56 Gbps では NRZ の半分のナイキスト周波数を必要とします。

PAM4 fNyquist = 56/4 = 14 GHz (図 1 (5 ページ))

PAM4 fNyquist = 56/2 = 28 GHz (図 2 (5 ページ))

1. 概要AN-835 | 2019.03.12


5


利点の多くは、半分のナイキスト周波数を備えることに関連しています。これには、データ密度の倍増化や、同じオーバーサンプリング・レートを使用したより高い解像度の実現、同じ合計ノイズパワーをより広い周波数に分散させた帯域幅のノイズパワーの低下などがあります。ただし、欠点がいくつかあります。PAM4 信号の振幅は、同様の NRZ 信号の 3 分の 1 です。そのため、PAM4 信号の信号対雑音比(SNR) が低下します。PAM4 信号の電圧レベル間の間隔が狭いため、PAM4 信号はノイズの影響を受けやすくなっています。すべての非線形効果が追加されると、SNR 損失は約 11 dB になります。

方程式 1. SNR 損失NRZ 信号と比較した PAM4 信号の SNR 損失は約 9.5 dB です

SNR loss = 20 × log 1013 ≃ −9.5 dB

PAM4 を実装しているトランシーバーは、NRZ をサポートするトランシーバーよりも複雑で消費電力が大きいことが予想されます。これは、より高度なイコライゼーションが必要なためです。この複雑さのため、PAM4 を使用する方が NRZ よりも有利であるかどうかを判断する必要があります。

サンプル IEEE 802.3 準拠のバックプレーンでのナイキスト周波数 14 GHz の挿入損失は約 33.35dB です。

同じバックプレーンによって示される挿入損失は、28 GHz のナイキストで約 62 dB です。

この挿入損失の数値から明確に分かるのは、バックプレーンをイコライズするのに NRZ を使用すると、PAM4 を使用する場合よりもはるかに難しいということです。

SNR 損失の式で示しているとおり、PAM4 を使用すると SNR にペナルティーが生じます。ただし、そのペナルティーは、同じバックプレーンでイコライズする場合に追加する必要がある約 11 dB よりもかなり低くなります。設計者は、より良い材料を使用することで、挿入損失を小限に抑えることができます。ただし、このアプローチは、すでにフィールドで展開されているレガシーシステムでは不可能です。

図 -3: チャネル挿入損失とナイキスト周波数

インテル Stratix 10 ファミリーには、次世代のトランシーバー技術が組み込まれています。これによって、今日の大規模データセンターやクラウド・コンピューティング、ワイヤレス・アプリケーションが実現できます。ワイヤレス・アプリケーションには、低消費電力およびビットあたりの小コストで帯域幅を増加する必要があります。デュアルモード・トランシーバーでは、57.8 Gbps PAM4 および 28.9 GbpsNRZ に対応し、次世代の高速相互接続を可能にします。同時に、テラビット・データレートでの挿入損失

1. 概要AN-835 | 2019.03.12


6


およびクロストークが小限に抑えられます。新しい規格では、光と銅の両方のインターフェイスをサポートしています。これは、チップ間、バックプレーン、および直接接続ケーブルのアプリケーション向けです。

関連情報PAM4 コーディング方式を使用した規格 (7 ページ)

1.2. PAM4 コーディング方式を使用した規格

プロトコル名に含まれるプロトコル特性に関する情報は通常、データレートや伝送メディアなどです。例えば、400GBASE-CR8 は 8 レーンプロトコルであり、400 Gbps のデータレートが達成できます (各レーンは 53.125 Gbps で実行されます)。名前の CR8 の部分は、信号が銅線の 8 レーンを通過することを意味しています。

図 -4: プロトコル名のサンプルと使用可能なオプション

400G BASE CR

Total data rate10G25G40G50G100G200G400G

BASE

Media

Optical

CR: Copper cableKR: BackplaneSRMRLRER

8

Number of lanes2: 2 lanes4: 4 lanes8: 8 lanes10: 10 lanes

Attachment Unit Interface (AUI) などの多くの電気的インターフェイス規格では、データレートはプロトコル名のローマ数字から導出できます。

表 1. ローマ数字

シンボル I V X L C D M

値 1 5 10 50 100 500 1000

プロトコル名のローマ数字をデコードすると、XAUI のデータレートは 10 Gbps、CAUI のデータレートは 100 Gbps、CDAUI のデータレートは 400 Gbps になります。

注意: 小さい数値が大きい数値の前にある場合、小さい数値が大きい数値から差し引かれます。たとえば、CDAUI のデータレートは DC = 500-100 = 400 Gbps です。逆に、大きい数値が小さい数値の前にある場合、大きい数値が小さい番号に足されます。

1. 概要AN-835 | 2019.03.12


7


多くの規格 (400GBASE-SR16 など) では、PAM4 コーディング方式を使用しています。この 400Gbps インターフェイスでは、Short Reach 100 メートル距離の光メディアプロトコルを使用しています。また、QSFP-DD プラグ可能モジュールを使用します。電気的インターフェイスは 400GUI-16 または 400GUI-8 です。つまり、各レーンは 26.5625 Gbps または 53.125 Gbps で動作します。

200GBASE-KR4 は、200 Gbps バックプレーン用規格です。これにはレーンが 4 つあり、レーンレート 53.125 Gbps で実行されます。到達距離は 0.5 から 1 メートルです。

100GBASE-CR2 は、100 Gbps、3 メートル距離のプロトコルです。銅ケーブルをメディアとして使用し、レーンレートは 53.125 Gbps です。100GBASE-CR2 が使用されるのは、サーバーとトップオブラック・イーサネット・スイッチとの間、またはアプライアンス、ルーター、スイッチ、サーバーの間のラックです。QSFP56、QSFPDD をプラグ可能モジュールとして使用します。

PAM4 信号の正確なデータレートは、次のように決定されます。

方程式 2. レーンごとのデータレート

PCS encoding ratio = 257256

RS FEC 544, 514 ratio = 544514

544514 × 257

256 × 50 = 53.125 Gbps

1.3. CEI-56G インターコネクトの範囲とアプリケーション距離

Optical Internetworking Forum (OIF) は、非営利コンソーシアムです。OIF では、相互運用可能なコンピューター・ネットワーク製品およびサービスの開発や展開を促進しています。これは、光ネットワーク製品やトランシーバーを備えたデバイスなどのコンポーネント・テクノロジーの実装契約 (IA) を通じて行われています。

1. 概要AN-835 | 2019.03.12


8


図 -5: インターコネクトの範囲とアプリケーション距離CEI-56G シリアルリンクのベースライン・ロードマップの概要を示します。

3D スタック 2.5D ダイ間

CEI-56G-USR

光学系チップ

チップ - 近隣OE 間

CEI-56G-XSR

チップ光学系

チップチップ

チップ - モジュール間

CEI-56G-VSR

チップ間およびミッドプレーン・アプリケーション

CEI-56G-MR

チップチップ

バックプレーンまたはパッシブ銅ケーブル

CEI-56G-LR

NRZ ベースライン条項を USR に採用済

NRZ および PAM-4 ベースライン条項を XSR に採用済

NRZ および PAM-4 ベースライン条項を VSR に採用済

PAM-4 ベースライン条項を MR に採用済

ベースライン条項を LR に採用済

1. 概要AN-835 | 2019.03.12


9


1.3.1. VSR (Very Short Reach) チップ・モジュール間

図 -6: VSR インターコネクト

Module

Interconnect FiberChip

ほとんどの新通信システムでは、機器の前面プレートにあるプラグ可能モジュールをサポートしています。このプラグ可能モジュールを接続する電気リンクは、大 10 cm まで延長できます。高度な変調形式 (PAM、ディスクリート・マルチトーン (DMT) スキームなど)、順方向誤り訂正 (FEC)、およびイコライゼーション機能はすべて、チップ・モジュール間の相互接続に対する可能なソリューションです。このインターフェイスには、単一のコネクターを含めることができます。

1.3.2. MR (Mid-Range Reach) - PCBA 内のチップ間

図 -7: MR インターコネクト

ChipInterconnect

PCB

相互接続インターフェイスが必要になる場合があるのは、同じプリント回路基板アセンブリー (PCBA)上の 2 つのチップ間、またはドーターカードや短いミッドプレーン上です。定義上、このインターフェイスは比較的短く、大 50 cm です。このインターフェイスには、単一のコネクターが含まれる場合があります。

1.3.3. LR (Long Reach) - バックプレーン/ミッドプレーンまたはケーブルを介したチップ間

図 -8: LR インターコネクト

ChipInterconnect

PCB

Chip

BackplanePCB

1. 概要AN-835 | 2019.03.12


10


このインターフェイスの 2 つのカード間の通信は、シャーシ内のバックプレーンまたはミッドプレーンを介します。また、1 メートル未満で、コネクターを大 2 つ備えています。KP-FEC は、BER を満たすための要件である場合があります。

表 2. CEI 56G のさまざまな範囲と距離の概要

パラメーター Ultra Short Reach(USR)

Extra ShortReach (XSR) VSR MR LR

範囲 2.5D/3D チップ・光学系エンジン間チップ・モジュール間チップ間バックプレーン上のチ

ップ間

データレート (Gbps) 19.6-58 39.2-58 39.2-58 36-58 36-58

BER (プレ FEC) 1E-15 1E-15 1E-6 1E-6 1E-4

距離 10 mm (約 0.4") 50 mm (約 2") 150 mm (約 6") 500 mm (約 20") 1000 mm (約 40")

インターコネクト MCM PCB+0 コネクター PCB+1 コネクター PCB+1 コネクター PCB+2 コネクター

挿入損失 (dB) 2@28 GHz (NRZ) 4@14 GHz (NRZ) 10@14 GHz (NRZ) 20@14 GHz (NRZ) 30@14 GHz (NRZ)

変調 NRZ PAM4 または NRZ PAM4 または NRZ PAM4 または NRZ PAM4 または ENRZ

FEC なしなしあり/なしあり/なしあり/なし

表 3. イーサネット 50G/レーン規格の概要

範囲 400GBE (802.3bs) 200GBE(802.3bs, .cd) 100GBE (802.3cd) 50GBE (802.3cd)

チップ間 (C2C) およびチップ・モジュール間 (C2M)

400GAUI-8 200GAUI-4 — —

バックプレーン (BP) — 200GBASE-KR4 100GBASE-KR2 50GBASE-KR

銅ケーブル (CC) — 200GBASE-CR4 100GBASE-CR2 50GBASE-CR

1. 概要AN-835 | 2019.03.12


11


2. CEI-56G-MR トランスミッター

このセクションでは、CEI-56G-MR トランスミッターの電気的仕様、ジッターの方法と用語、およびプリエンファシス方法について説明します。

2.1. 命名規則

PAM4 では 4 つの電圧レベルを使用して、2 ビットロジック (11、10、01、および 00) の 4 種類の組み合わせを表します。2 ビットごとに 1 つのシンボルにマッピングされます。マッピング方法は、線形コーディングまたはグレー・コーディングです (詳細については、次の表を参照してください)。すべての PAM4規格ではグレー・コーディングをサポートしています。

表 4. 線形コーディングおよびグレー・コーディング

線形コーディンググレー・コーディング

11 10

10 11

01 01

00 00

NRZ コーディング方式ではアイは 1 つですが、PAM4 にはアイが 3 つあります。これは電圧レベルが 4つあるからです。命名規則で表す 4 つの電圧レベルは、-3、-1、1、3、 -1、-1 / 3、1 / 3、1、または 0、1、2、3 です。

図 -9: 3 つの PAM4 信号レベルの命名規則

2.2. アイの高さ (EH6) とアイの幅 (EW6)

NRZ を使用する場合、アイの高さと幅はアイの大開口部から測定されます。ただし、これは PAM4 のアイの高さとアイの幅の場合は当てはまりません。

AN-835 | 2019.03.12








PAM4 のアイでは、初に Tmid の位置を特定する必要があります。詳しくは次の図を参照してください。Tmid は、10-3 の大水平アイ開口の中間点です。 (この方法は OIF-CEI56G-VSR 規格のセクション16.3.10.2 で定義されています。)

図 -10: EW6 および EH6 の測定方法

EH6 upp

EH6 mid

EH6 low

EW6 upp

EW6 mid

EW6 low

(EH6 upp)/2

(EH6 mid)/2

(EH6 low)/2

EH6 は、10-6 (緑色) の BER でのアイの高さを表します。Tmid 点が見つかったら、垂直線を描画して 3つのアイの 10-6 輪郭リング (緑色) と交差させます。EH6 は、アイの 10-6 輪郭リング上の 2 つの交点間の垂直距離です。前の図で示しているように、EH6 は必ずしも大のアイの高さではありません。

EW6 は、10-6 (緑色) の BER でのアイの幅を表します。例えば上のアイでは、アイの高さの半分のポイント (EH6 upp)/2 を見つけます。水平線を描画して、10-6 の輪郭リング (緑色) と交差させます。上のアイの EW6 は、アイの 10-6 輪郭リング上の 2 つの交点間の水平距離です。下のアイの EW6 も同じ方法で測定します。この図から分かるとおり、各アイの EW6 はも広い開口部ではありません。上のアイと下のアイの非対称性により、アイのも広い部分が中心から外れます。幅のも広い部分と比較して、EW6 は大幅に削減されています。

この方法論を使用して、次の図に示すように、特定の BER の信号に対して予想されるアイマスクを決定することができます。

2. CEI-56G-MR トランスミッターAN-835 | 2019.03.12


13


図 -11: PAM4 水平アイマスクの例

2.3. アイの線形

確定的ジッターは、ランダムジッターと比較すると予測可能です。このため、トランスミッターとレシーバーをデザインして確定的ジッターを取り除くことができます。プリエンファシスをトランスミッターで使用して、確定的ジッターを軽減します。アイの線形が良好な場合、ノイズは線形になり、線形関数としてモデル化できます。アイの線形は、RLM 測定の代替手段であり、次の式で定義されます。詳しくは、トランスミッターの線形 (RLM) のセクションを参照してください。次の図に示すように、AVupp、AVmid、AVlowは、EH6 ではなく、アイ振幅の平均です。理想的な PAM4 アイの線形は 1 です。

方程式 3. アイの線形

Eye Linearity =min AVupp, AVmid, AVlowmax AVupp, AVmid, AVlow



14


図 -12: 非線形アイの線形

関連情報トランスミッターの線形 (RLM) (18 ページ)

2.4. 電気的特性

2.4.1. トランスミッターの特性

次の表で、OIF-CEI56G-MR インターフェイスのトランスミッターの基本特性を定義します。

表 5. トランスミッターの電気出力仕様

特性シンボル条件最小標準最大単位

ボーレート T_Baud 18.0 29.0 Gsym/s

差動出力電圧 T_Vdiff 下記参照(1) (2) 1200 mVppd

DC コモンモード電圧

T_Vcm 下記参照(3) 0 1.9 V

出力 AC コモンモード電圧

T_VcmAC 下記参照(4) (5) 30 mVrms

continued...

(1) 信号の指定は、40 GHz 3 dB 帯域幅の 4 次 Bessel-Thomson ローパス応答を介した測定によります。

(2) Section 17.3.1.2 の説明に従って測定。

(3) CEI-56G-MR-PAM4 Medium Reach Interface、OIF2014.245.04 の Section 17.3.1.2 の説明に従って測定。


(5) CEI-56G-MR-PAM4 Medium Reach Interface, OIF2014.245.04 の Section 17.3.1.2 の説明に従って測定。



15



シングルエンドのトランスミッター

出力電圧T_Vse 下記参照(6), (7) -0.3 1.9 V

差動出力リターン損失

T_SDD22 (8) dB

コモンモード出力リターン損失

T_SCC22 (9) dB

レベル分離不一致率

T_RLM

下記参照(10) (11)(12)

0.95 %

定常電圧 T_Vf 0.4 0.6 V

線形フィット・パルス・ピーク

T_Pk 0.80 ×10.3125 V

信号対雑音/歪み率

T_SNDR 31 dB

2.4.2. トランスミッター・リターン損失

次の図で示しているのは、29 Gbaud/s に対する小許容 MR トランスミッター差動リターンロス(RL) の詳細です。RLmin は 14.5 GHz で -6 dB であることに注意してください。f = 14.5、fb = 29で、次の微分リターン損失限界の式を使用すると、結果は RLmin = 6.09 dB になります。これは、NRZシステムの RL とほぼ同じです。つまり、トランスミッターの動作は、既存のレガシー・バックプレーンとほぼ同じです。



(8) CEI-56G-MR-PAM4 Medium Reach Interface, OIF2014.245.04 の Section 17-4 の数式を参照。

(9) CEI-56G-MR-PAM4 Medium Reach Interface、OIF2014.245.04 の Section 17-5 の数式を参照。






16


図 -13: 29 Gbaud/s (58 Gbps) のトランスミッター差動リターン損失限界

方程式 4. 差動リターン損失限界

RLd f ≥ RLmin f =

− 112.05 − 0.4112 f × 29

f b0.05 ≤ f ≤ 0.5 f b

7.175 − 0.075 f × 29f b

0.5 f b ≤ f ≤ f bdB

この図から、RLmin は 14.5 GHz で -3 dB です。f = 14.5、fb = 29 で、下記のコモン・モード・リターン損失限界の式を使用すると、RLmin = 3.09 dB になります。



17


図 -14: 29 Gbaud/s (58 Gbps) のトランスミッター・コモン・モード・リターン損失限界

RLmin は 14.5 GHz で -3 dB です。

RLmin = 3.09 dB (方程式 5 (18 ページ) を使用、f = 14.5、fb = 29)

方程式 5. コモン・モード・リターン損失限界

RLc f ≥ RLmin f =

− 19.05 − 0.4112 f × 29

f b0.05 ≤ f ≤ 0.5 f b

4.175 − 0.075 f × 29f b

0.5 f b < f ≤ f bdB

2.4.3. トランスミッターの線形 (RLM)

レベル分離不一致率は、一般に RLM と呼ばれる測定です。これは、規定または参考 VSR テストでは必要ありませんが、他のほとんどのバリアントでは必要です。

RLM は、概念的にはアイの線形に似ていますが、測定方法が異なります。理想的な PAM4 アイの RLM は1 ですが、スケーリング方法はアイの線形と同じではありません。PAM4 の 4 つの電圧レベルは、それぞれ V0 、V1 、V2 、および V3 です。ミッドレンジ・レベル Vmid は、方程式 6 (18 ページ) で定義されています。平均信号レベルは、正規化およびオフセット調整が行われ、Vmin が 0、V 0 が -1、V1 が -ES1、V2 が ES2、V3 が 1 に対応します。

上述の平均信号レベルは、キャプチャされた波形から測定されます。この間、トランスミッターでは、QPRBS13-CEI テストパターンを送信します。波形を構成するのは、単位間隔ごとに M 個のサンプルです。波形は位置合わせされて、初の M 個のサンプルがテストパターンの初の PAM4 シンボルに対応し、2 番目の M 個のサンプルが 2 番目の PAM4 シンボルに対応します。これにより、波形の各サンプルをテストパターン内の特定の PAM4 シンボルに関連付けることができます。

方程式 6. Vmin の計算



18


Vmin = V0 + V32

方程式 7. ES1 計算

ES1 = V1 − VminV0 − Vmin

方程式 8. ES2 計算

ES2 = V2 − VminV3 − Vmin

方程式 9. RLM 計算RLM = min 3 × ES1 , 3 × ES2 , 2 − 3 × ES1 , 2 − 3 × ES2

理想的なアイでは、3 つのアイの高さは同じです。V1 から Vmin までの距離は、V0 から Vmin までの距離の 3 分の 1 です。同様に、V2 から Vmin までの距離は、V3 から Vmin までの距離の 3 分の 1 です。方程式 9 (19 ページ) を使用すると、RLM は 1 です。2 番目の図で示しているアイは、線形があまり良くないアイです。V1 は、V1 から Vmin までの距離が、V0 から Vmin までの距離の 3 分の 2 になる点まで下がっています。V2 は、V2 から Vmin までの距離が、V3 から Vmin までの距離の 4 分の 1 になる点まで下がっています。

方程式 9 (19 ページ) を使用すると、計算結果の R LM は 0 です。MR 規格の場合、小許容線形は0.95 です。これは、アイの線形の誤差でいうと約 5％です。R LM が 1 に近いほど、アイの線形は向上します。

図 -15: RLM

2.4.4. 信号対雑音/歪み率 (SNDR)

SNDR では、線形フィットパルス応答 (p(k)) および線形フィットエラー (e(k)) を使用します。これは、実際のトランスミッター出力信号と理想的な信号の差です。SNDR は、指定回数の測定に対する理想的な信号と測定された信号との間の変動です。SNDR の計算には p(k) と e(k) を使用します。次の方程式に示すように、pmax は p(k) の大値です。sigmae は e(k) の標準偏差です。sigman は、PAM4 電圧レベルの RMS 偏差の 4 つの測定値の平均数です。

方程式 10. 信号対雑音/歪み率



19


SNIF は、OIF-56G-MR トランスミッター仕様に従って、低 31 dB になるようにしてください。

SNDR の測定は、トランスミッター出力で行われます。トランスミッターは、すべてのレーンで有効にし、QPRBS13-CEI パターンが送信されます。各レーン間では、少なくとも 14 シンボル周期の遅延が発生します。また、同一の送信イコライザー設定を使用します。

2.5. PAM4 ジッター方法論

NRZ 信号規格の多くでは、合計ジッター (Tj) を 10-12 の BER に外挿する必要があります。これには、(デュアルディラック) モデルへのフィッティング値が必要です。合計ジッター (Tj) にはランダムジッター (Rj) と確定的ジッター (Dj) が含まれます。これは、その外挿法によって決定されます。PAM4 テクノロジーで必要とされるのは、物理レイヤーで 10-6 の BER のみです。オシロスコープでは、1 回の取得で106 ビットを簡単に取得できるため、Rj/Dj の外挿は不要です。また、新しい方法論が PAM4 シグナリングに使用されます。

表 6. トランスミッター出力ジッター仕様


非相関有界高確率ジッター

T_UBHPJ

下記参照(13)

0.05 UIpp

非相関非有界ガウシャンジッター

T_UUGJ 0.01 UIrms

Even-Odd ジッター

T_EOJ 0.019 UIpp

非相関非有界ガウシャンジッター (UUGJ) は、概念的には Rj に似ています。非相関有界高確率ジッター (UBHPJ) は、概念的に Dj に似ています。Even-Odd ジッター (EOJ) は、PAM4 の新しい方法です。EOJ の測定は、OIF-56G 規格で定義された特定のパターン PRBS13Q からされます。

UUGJ、UBHPJ、および EOJ の測定に使用される方法論は、OIF-CEI-56G-MR 規格のセクション17.3.1.7.1 で定義されています。

2.6. TX プリエンファシス法

信号が高損失バックプレーンを通過するとき、信号の遷移が隣接するインターバルに拡張することがあります。この効果は、シンボル間干渉 (ISI) と呼ばれています。TX プリエンファシスの目的は、信号に遅延や反転を適用し、適切な重みを持つ元の信号に戻して追加して、近隣のデータシンボルからの ISI を補正することです。

各 CEI 規格のトランスミッター等化要件は、それぞれの COM 仕様で定義されています。トランスミッターの等化要件について詳しくは、CEI-56G-MR-PAM4 Interface Details をご参照ください。下記は、予想小プリエンファシス要件です。MR チャネルの場合、タップは 3 つだけです。

• メインカーソル

• プリカーソル

• ポストカーソル

(13) セクション 17.3.1.7 に従って測定



20


表 7. MR COM 仕様

パラメーターシンボル値単位

シグナリング率 fb 18 - 29 Gsym/s

大初期周波数 fmin 0.05 GHz

大周波数ステップ Δf 0.01 GHz

デバイス・パッケージ・モデルシングルエンドのデバイス静電容量伝送線長、テスト 1伝送線長、テスト 2伝送線特性インピーダンスパッケージからボードへのインターフェイスでのシングルエンドのパッケージ静電容量

Cd

zp

zp

ZC

Cp

160123085110

fFmmmmΩfF

シングルエンド・リファレンス抵抗 R0 50 Ω

シングルエンド終端抵抗 Rd 55 Ω

レシーバー 3 dB 帯域幅 fr 0.75 x fb

トランスミッター・イコライザー、小カーソル

c(0) 0.60 -

トランスミッター・イコライザー、プリカーソル係数小値大値

刻み幅

c(-1)-0.15

00.05

---

トランスミッター・イコライザー、ポストカーソル係数小値大値

刻み幅

c(1)-0.25

00.05

---

連続時間フィルター、DC ゲイン小値大値

刻み幅

gDC-1501

dBdBdB

連続時間フィルター、DC ゲイン 2小値大値

刻み幅

gDC2-501

dBdBdB

連続時間フィルター、ゼロ周波数fzfz2

fb/2.5fb/40

GHzGHz

連続時間フィルター、極周波数fp1

fp2

fp3

fb/2.5fb/40

fb

GHzGHz

関連情報CEI-56G-MR-PAM4 インターフェイスの詳細 (22 ページ)



21


3. CEI-56G-MR-PAM4 インターフェイスの詳細

この章では、PAM4 コーディングを使用した 18 Gsym/s (36 Gbps) および 29 Gsym/s (58 Gbps)の公称ボーレート間の電気的インターフェイスについて詳しく説明します。

トランスミッターとレシーバーとの間の信号トレースまたはチャネルは、チャネル・コンプライアンスに使用しているるチャネル動作マージン (COM) の仕様、方法、およびしきい値を満たしている必要があります。COM 仕様表は規定 (必須) です。挿入損失 (IL) またはリターン損失 (RL) の方程式またはグラフは、参考 (推奨) のみです。

3.1. COM の概要

1 つの特定のチャネルの性能指数 (FOM) は、COM 仕様で規制され、使用するトランシーバーに関係なく固定です。これは、FOM パラメーターでチャネルの品質を記述するためです。FOM の計算には、S パラメーター (挿入損失、挿入損失偏差、リターン損失、統合クロストーク・ノイズ、および特定の規格に基づく係数) を使用します。MR 係数については、表 8 (22 ページ) で説明しています。

表 8. 2 つのバックプレーンの FOMテスト 1 では短いパッケージを使用し、テスト 2 では長いパッケージを使用します。これは参照パッケージのトレースです。バックプレーン測定 (23 ページ) に示すバックプレーン測定の FOM 計算は、26.25 インチチャネルについての報告です。この表で示しているとおり、Nelco チャネルは、基本的な 26.25 インチ NRZ チャネルの場合、テスト 2 に合格していません。しかし、同じチャネルが、PAM4 には合格しています。これは、PAM4 信号の送信時には強制 FEC が必要なためです。

バックプレーン測定

NRZ NRZ (FEC あり) PAM4

テスト 1 テスト 2 テスト 1 テスト 2 テスト 1 テスト 2

Megtron 20" 4.72 4.46 8.44 8.21 6.68 6.86

Megtron 26.25" 4.23 3.66 7.94 7.41 6.67 6.70

Megtron 32.5" 3.31 2.61 (F) 7.06 6.39 6.46 6.39

Megtron 38.75" 1.84 (F) 0.98 (F) 5.68 4.86 5.99 5.80

Nelco 20" 4.53 4.02 8.25 7.80 7.34 7.17

Nelco 26.25" 3.02 2.33 (F) 6.81 6.16 6.83 6.58

Nelco 32.5" 1.25 (F) 0.41 (F) 5.13 4.33 6.19 5.87

Nelco 38.75" -1.29 (F) -2.44 (F) 2.66 (F) 1.61 (F) 5.22 4.67

注意: 不合格のテスト結果は太字で強調表示され、その後に (F) が付いています。

AN-835 | 2019.03.12








3.1.1. バックプレーン測定

次の図は、2 つのバックプレーンの測定結果です。1 つは Megtron 6 を使用し、もう 1 つには Nelco26.25 インチのバックプレーンを使用しています。FOM を計算する測定値には次のものが含まれます。

• 挿入損失 (IL)

• 挿入損失偏差

• リターン損失 (RL)

図 -16: Megtron 6 の挿入損失

3. CEI-56G-MR-PAM4 インターフェイスの詳細AN-835 | 2019.03.12


23


図 -17: Megtron 6 の挿入損失偏差



24


図 -18: Megtron 6 のリターン損失



25


図 -19: Nelco の挿入損失



26


図 -20: Nelco の挿入損失偏差



27


図 -21: Nelco のリターン損失

FOM 値が大きいほど、チャネルの品質が向上します。バックプレーン FOM を NRZ、NRZ (FEC あり)、および PAM4 スキームで渡すには、チャネルの品質は、少なくとも 3 dB でなければなりません。

3.2. 規定チャネル仕様 COM

この COM 仕様で示しているのは、MR OIF-CEI チャネルの低必須要件です。

表 9. MR の COM 仕様


シグナリング率 fb 18 - 29 (14) Gsym/s

大初期周波数 fmin 0.05 GHz

大周波数ステップ Δf 0.01 GHz

デバイス・パッケージ・モデルシングルエンドのデバイス静電容

量伝送線長、テスト 1伝送線長、テスト 2

伝送線特性インピーダンス

Cd

zp

zp

ZC

Cp

160123085110

fFmmmmΩfF

continued...

(14) このシグナリング・レートの範囲は、36 Gbps から 58 Gbps に相当します。



28



パッケージからボードへのインターフェイスでのシングルエンドの

パッケージ静電容量

シングルエンド・リファレンス抵抗 R0 50 Ω

シングルエンド終端抵抗 Rd 55 Ω

レシーバー 3 dB 帯域幅 fr 0.75 x fb

トランスミッター・イコライザー、小カーソル

c(0) 0.60 -

トランスミッター・イコライザー、プリカーソル係数

小値大値

刻み幅

c(-1)-0.15

00.05

---

トランスミッター・イコライザー、ポストカーソル係数

小値大値

刻み幅

c(1)-0.25

00.05

---

連続時間フィルター、DC ゲイン小値大値

刻み幅

gDC-1501

dBdBdB

連続時間フィルター、DC ゲイン 2小値大値

刻み幅

gDC2-501

dBdBdB

連続時間フィルター、ゼロ周波数fzfz2

fb/2.5fb/40

GHzGHz

連続時間フィルター、極周波数fp1

fp2

fp3

fb/2.5fb/40

fb

GHzGHz

トランスミッター差動ピーク出力電圧

VictimFar-end aggressor

Near-end aggressor

Av

Afe

Ane

0.430.430.63

VVV

信号レベル数 L 4 -

レベル分離不一致率 RLM 0.95 -

トランスミッターの信号対雑音比 SNRTX 31 dB

単位間隔あたりのサンプル数 M 32 -

判定フィードバック・イコライザー(DFE) 長さ Nb 10 UI

n = 2N から Nb の正規化 DFE係数マグニチュードの制限

bmax(1)bmax(2-Nb)

0.50.2

-

ランダムジッター、RMS σRJ 0.01 UI

continued...



29



デュアルディラック・ジッター、ピーク

ADD 0.02 UI

片側ノイズスペクトル密度 0 2.6 x 10-8 V2/GHz

ターゲット検出器エラー率 DER0 10-6 -

チャネル動作マージン、小 COM 3 dB

トランスミッターまたはレシーバーは、コンプライアンスを主張できるように、少なくともその表の値を満たしていることを確認する必要があります。

各規定には特定の表があります。

3.3. 参考チャネル挿入損失

チャネルを MR であると見なすには、小または大エンベロープ内に収めてください。

図 -22: 29 Gsym/s (58 Gbps/s) のチャネル挿入損失制限MR チャネルの範囲は、14.5 GHz で約 ILmin -4.8 dB から ILmax -20 dB です。方程式 11 (30 ページ) と方程式 12 (31 ページ) を使って、f = 14.5、fb = 29、ILmax = -20 dB、ILmin = -4.5 dB で計算します。

チャネル挿入損失は、次の方程式で制限する必要があります。

方程式 11. 最大の挿入損失ILmax =− 1.083 + 2.398 f × 29

f b+ 0.676 f × 29

f b, f min ≤ f ≤ f b



30


方程式 12. 最小挿入損失ILmin =

−

0, f min ≤ 1GHz13 f − 1 , 1GHz ≤ f ≤ 17.5 GHz

5.5, 17.5 < f ≤ f b

3.4. 参考チャネルリターン損失

図 -23: 29 Gsym/s (58 Gbps/s) のチャネルリターン損失制限中距離 (MR) チャネルの小許容リターン損失 (RL) (抽象値)。チャネルを MR と見なすには、小しきい値を超える必要があります。次の図は、RLmin が-7.5 dB であることを示しています。方程式 13 (31 ページ) を使用して、f = 14.5、fb = 29 の場合、結果は RLmax = -7.48 dB です。

チャネルリターン損失は、方程式 13 (31 ページ) によって制限される必要があります。

方程式 13. チャネルリターン損失限界RL fmax =

−12, f min ≤ f

f b4

12 − 15log 104 ff b

, f b4 ≤ f ≤ f b



31


4. CEI-56G-MR-PAM4 レシーバー

この章で説明する、基本的なレシーバーのアーキテクチャーでは、PAM4 信号を正常に検出し、 (必要な場合) さまざまなイコライゼーション手法でデータを復元します。

PAM4 レシーバー・ソリューションを理解するには、PAM4 信号の解析に関連するさまざまな課題を理解する必要があります。

4.1. PAM4 信号の解析における課題• サンプリング・ポイント : 有限立ち上がり時間と異なる遷移振幅により、固有の ISI が作成され、ク

ロックリカバリーがより困難になります。すべてのオシロスコープ・ベンダーで一貫していますが、PAM4 測定と NRZ を比較する場合、量子化誤差が影響します。PAM4 データ信号の遷移時間によって、大幅な水平方向のアイ・クロージャーが生成される可能性があります。これは、遷移密度が高いためです。次の図で遷移密度を示します。

• ノイズ耐性 : 振幅範囲全体ではなく 33％の振幅しかありません。これは、電圧範囲が 4 つのレベルに分割されているためです (次の図を参照)。より低い PAM4 挿入損失によって、SNR の 9.5 dBの損失が補償されます。

PAM4 のアイの高さは、NRZ のアイの高さの 3 分の 1 であるため、SNR 損失= 20 * log10(1/3) = 約 9.5 dB です。他の非線形が含まれる場合は、約 11 dB です。

• 非線形アイ : システムマージンのボトルネックは worst eye にあります。非線形は TX 出力から始まり、その構成は、RLM 損失 + SNDR 損失 + SNDR (ISI) などの他の損失です。詳しくは、アイの線形の項を参照してください。

図 -24: PAM4 信号のスコープキャプチャ

関連情報アイの線形 (14 ページ)

AN-835 | 2019.03.12








4.2. PAM4 レシーバーのアーキテクチャー

レシーバーのアーキテクチャーには、PAM4 シリアルリンクに必要な基本モジュールが含まれていますが、インテル Stratix 10 PAM4 レシーバー・ソリューションのアーキテクチャーの詳細は含まれていません。

4.2.1. アナログレシーバーとデジタルレシーバー

PAM4 データ信号の遷移時間によって、大幅な水平方向のアイ・クロージャーが生成されることがあります。これは、遷移ノイズによるもので、信号の立ち上がり時間と立ち下がり時間に依存します。遷移認定の位相検出器が、クロックリカバリーのアナログレベルの確認に必要です。

レガシー NRZ アナログ・レシーバー・デザインを活用します。ただし、直接検出 (4 つの振幅レベルのコンパレーター) には、多くの電力が必要です。マルチレベル伝送の場合、PAM4 は、デジタルレシーバーより柔軟性があります。また、PAM4 によって強力な信号処理技術が提供されます。これは、アーキテクチャーが複雑になるため、費用がかかる可能性があります。

4.2.2. スライサー

NRZ とは異なり、PAM4 シンボル (2 ビット/シンボル) は異なる電圧レベルで表されます。PAM4 の異なる振幅レベルを検出するには、電圧しきい値が異なる 3 つのスライサーが必要です。

4.2.3. クロック・データ・リカバリー (CDR)

クロック・データ・リカバリー (CDR) は、現代の高速シリアルデータ伝送における難しい機能の 1 つです。マルチレベル遷移により、NRZ CDR は使用できなくなります。も有名な CDR 技術は、PAM4 の場合、ボーレート CDR です。次にその例をいくつか挙げます。

1. Mueller-Mueller 位相検出器ベースの CDR

K. Mueller and M. Muller, Timing Recovery in Digital Synchronous Data Receivers,IEEE Transactions on Communications, vol. COM-24, no. 5, pp. 516-531, May1976

2. 小平均二乗誤差位相検出器ベースの CDR

E. Lee and D. Messerschmitt, Digital Communication, 2nd ed. Kluwer AcademicPublishers, Massachusetts, 1997

4.3. イコライゼーション技術

ほとんどのリンク・コンフィグレーションで指定されたビット・エラー・レートの目標を達成するには、チャネル・イコライゼーションが必要です。

連続時間線形イコライザー (CTLE)、フィード・フォワード・イコライザー (FFE)、および決定フィードバック・イコライザー (DFE) は、依然として主要なレシーバー・イコライゼーション・スキームです。ほとんどのNRZ イコライゼーション技術は転送可能です。ただし、PAM4 シグナリング・リンクには、特定の区別と詳細があり、さらなる注意が必要です。

4. CEI-56G-MR-PAM4 レシーバーAN-835 | 2019.03.12


33


• 複数およびフローティングの決定しきい値レベル : 決定しきい値の決定は、リンク・コンフィグレーションに基づいて適応的に行う必要があります。これには通常、専用の適応ループを使用します。このループでは、受信波形の自動利得制御 (AGC) を実行したり、受信信号の統計に基づいてしきい値を調整したりします。

• イコライゼーション・ソリューション・スペースの削減 : NRZ スキームでは、レシーバーは通常、波形を (特定の範囲内で) 過度にイコライズします。この時、エラーのないデータ・リカバリー・マージンが大幅に減少することはありません。信号を過剰にイコライズすると、多くの場合、遷移時間が急になり、ノイズ・ジッター間の転送、ひいてはクロックリカバリーのパフォーマンスが低下する場合があります。PAM4 では、この柔軟性が大幅に失われます。これは、過剰なイコライゼーションによって隣接するシンボルが劣化するためです。これが意味するのは、ソリューション・スペースを削減して、イコライゼーションをより正確にする必要があるということです。さらに、レシーバー・イコライザーのステップサイズは、離散レベルが CTLE AC ゲインレベルや FFE/DFE タップ係数などの場合は通常、精度上の目標を達成するために小さくする必要があります。

• レシーバーの非線形の影響 : レシーバーの非線形により、アイ形状が不均一で非対称になる場合があります。イコライザーでは、適なパフォーマンスを実現するために補償スキームの実装が必要になります。

レシーバーのイコライゼーションの詳細は、このドキュメントの範囲外です。インテル Stratix 10 トランシーバーは、NRZ と PAM4 の両方の信号リカバリーに自動適応します。

4.4. CEI-56G-MR-PAM4 レシーバーの詳細

この項では、CEI-56G-MR-PAM4 仕様のレシーバー要件について詳しく説明します。

準拠レシーバーが自律動作する必要があるのは、指定ビット・エラー・レート (BER) で、準拠トランスミッターと準拠チャネルの悪の組み合わせの場合です。レシーバーでは、差動入力信号振幅を受け入れます。これは、図 22 (30 ページ) で指定する小減衰で接続された準拠レシーバーによって生成されます。

4.4.1. 電気的特性

表 10. MR のレシーバー電気入力仕様


ボーレート R_Baud 18.0 - 29.0 Gsym/s

差動入力リターン損失 R_SDD11 方程式 4 (17 ページ) dB

差動モードからコモンモードへの入力変換 2 R_SCD11 方程式 11 (30 ページ) dB

干渉耐性「レシーバーの干渉耐性パラメーター」の表を参照

Jitter Tolerance 「レシーバーの干渉耐性パラメーター」の表を参照



34


表 11. レシーバーの干渉耐性パラメーター

パラメーターテスト値 1 (15) テスト値 2 (15)

単位最小最大最小最大

プレ FEC ビットエラー率 (BER)

10-6 10-6 N/A

ブロードバンド・ノイズの影響を含む COM 3 3 dB

ナイキストでの挿入損失

10 10 dB

RSS_DFE4 数 0.05 0.05 N/A

関連情報規定チャネル仕様 COM (28 ページ)

4.4.2. 差動入力リターン損失

レシーバーの差動入力リターン損失 (dB) は、方程式 14 (36 ページ) に従ってください。 f は GHz単位の周波数です。差動リターン損失測定のリファレンス・インピーダンスは 100 Ω です。

レシーバーの差動からコモンモードへのリターン損失 (dB) は、下記の方程式に従ってください。

図 -25: 29 Gsym/s の場合のレシーバー差動からコモンモードのリターン損失ロス制限

(15) テスト値が表す内容について詳しくは、規定チャネル仕様 COM を参照してください。



35


方程式 14. 差動からコモンモードのリターン損失

RLdc f ≥ RLmin f =

− 125 − 0.6897 f × 29

f b0.05 ≤ f ≤ 0.5 f b

15 0.5 f b < f ≤ f bdB

4.4.3. レシーバーの干渉耐性

各レーンのレシーバーは、プレ FEC BER 要件を満たす必要があります。チャネルについては、テスト 1およびテスト 2 のチャネル動作マージン (COM) および損失パラメーターと一致させてください (表 9(28 ページ) 参照)。

干渉耐性テストには、次の考慮事項が適用されます。

• テスト・トランスミッターで測定した SNDR は、COM 計算で SNRTX に使用する必要があります。

• トランスミッターの出力レベルは、RLM が 0.95 に等しくなるように設定されます。

• テスト・トランスミッターは、CEI-56G-MR トランスミッターの項の仕様を満たしています。

• テスト・トランスミッターは制限されて、トランスミッター・イコライザーの設定に対して、ピーク間電圧差が 800 mV 未満になるようになっています。

関連情報CEI-56G-MR トランスミッター (12 ページ)

4.4.4. レシーバーのジッター耐性

レシーバーのジッター耐性は、次の表で定義している条件とパラメーターを満たす必要があります。この正弦波ジッターは、ストレス入力テストで適用されるジッターの一部です。レシーバーの BER は、ジッター周波数とピーク間振幅値の各ペアの大値よりも小さくなければなりません。下記の表中の値の一覧と図を参照してください。

表 12. レシーバーのジッター耐性パラメーター

周波数範囲正弦波ジッター、ピーク間 (UI)

f < fb/664000 指定なし

664000 <= f < 6640 5 * fb / (664000 * f)

fb/6640 < f ≤ 10 倍のレシーバーループ帯域幅 (fb/6640) 0.05



36


図 -26: レシーバーのジッター耐性マスク



37


5. PAM4 リンクのケーススタディー

この項で示すのは、次の 2 つのリンクに関するケーススタディーの結果です。

1. OIF_Stressed : CEI-OIF 56G MR 仕様の仕様外

2. OIF_Compliant : CEI-OIF 56G MR 仕様の仕様内

表 13. 14 GHz でのチャネル特性

電気的特性 CEI-56G-MR-PAM4 仕様(dB) OIF_Stressed (dB) OIF_Compliant (dB)

挿入損失 < 20.0 22.78 18.79

リターン損失 > 7.5 約 14.5 約 13.5

チャネル動作マージン (COM) > 3.0 約 3 約 3.7

このリンク・シミュレーションの実行には、インテルのアドバンスト・リンク・アナライザーを使用しました。トランスミッターとレシーバーは、両方ともインテル Stratix 10 E タイル IBIS-AMI モデルです。パッケージモデルは、デバイスモデルの一部ではないため、一番上に追加されます。そのため、リンク・シミュレーションの結果については、下記の図の TX および RX パッケージモデルを個別に観察してください。

5.1. OIF_Stressed

COM 解析は、テスト対象のチャネルで実行し、インテルのアドバンスト・リンク・アナライザーのChannel Viewer を使用しました。COM の結果は次のとおりです。

• 短いパッケージ長、COM (テスト 1) = 3.4139 dB、合格

• 長いパッケージ長、COM (テスト 2) = 2.7932 dB、わずかに不合格

リンク・シミュレーションは、通常の TX および RX パッケージ (約 22.6 mm) で実行しました。チャネルは COM 約 3 dB で合格しています。

AN-835 | 2019.03.12








図 -27: OIF_Stressed チャネルの特性 : テスト 1 およびテスト 2 の COM 解析結果

5.1.1. チャネル特性

次の図で示すのは、実験で使用したチャネルの特性です。チャネルの挿入損失 (IL) は、14.0 GHz で約22.76dB、 25 GHz で約 38 dB です。挿入損失偏差 (ILD) 特性は、大約 20 GHz までの狭い(<2.5 dB) 範囲に広がっていることが分かります。

特性を見ると分かるように、チャネルは、大 25GHz の NRZ および PAM4 リンク動作では正常です。しかし、50 Gbps NRZ 操作のサポートは困難です。これは、ILD と IL の両方が 25 GHz 後に急速に劣化するためです。

5. PAM4 リンクのケーススタディーAN-835 | 2019.03.12


39


図 -28: OIF_ Stressed チャネル特性挿入損失 (IL)

図 -29: OIF_ Stressed チャネル特性挿入損失偏差 (ILD)



40


図 -30: OIF_ Stressed チャネル特性リターン損失 (RL)

5.1.2. アドバンスト・リンク・アナライザーによる OIF_Stressed PAM4 リンク・シミュレーション

スケマティック・トポロジーは次のとおりです。

• トランスミッター (イコライゼーションなし) : インテル Stratix 10 E タイル、IBIS-AMI モデル

• TX パッケージ : インテル Stratix 10 TX パッケージ

• トランスミッター・チャネル : OIF Stressed リンク

• RX パッケージ : インテル Stratix 10 RX パッケージ

• レシーバー (アダプティブ) : インテル Stratix 10 E タイル、IBIS-AMI モデル

図 -31: OIF Stressed リンク・シミュレーション結果(a) = TX アイ・ダイアグラム、(b) = チャネル・アイ・ダイアグラム、(c) = RX CDR アイ・ダイアグラム



41


図 -32: RX CDR BER アイ1E-6 の BER コンター (CEI-OIF-56G MR 仕様に合格)。

図 -33: RX CDR FEC BER アイポスト FEC アプリケーション (BER アイが 1E-15 に大幅に改善)

利点 : インテルアドバンスト・リンク・アナライザーでは、RS FEC(544,514) プロジェクションを適用および提供し、チャネル・パフォーマンスの評価をより正確に行うことができます。これは、現在市場に存在しているリンク・シミュレーション・ツールと比較して比類のない利点です。

5.2. OIF_Compliant (dB)

COM 解析は、テスト対象のチャネルで実行し、インテルのアドバンスト・リンク・アナライザーのChannel Viewer を使用しました。COM の結果は次のとおりです。

• 短いパッケージ長、COM = 3.9921 dB、合格

• 長いパッケージ長、COM = 3.5045 dB、合格

リンクが明らかに合格しているのは、短いパッケージと長いパッケージの両方で COM 値が 3 dB を超える場合です。



42


図 -34: OIF_Stressed チャネル特性 : Long Reach および Short Reach の COM 解析結果

5.2.1. チャネル特性

チャネルの挿入損失 (IL) は、14.0 GHz で約 18.79dB、 25 GHz で約 31 dB です。挿入損失偏差(ILD) 特性は、大約 20 GHz までの狭い (<1.8 dB) 範囲に広がっていることが分かります。



43


図 -35: OIF_Compliant チャネル特性 : 挿入損失 (IL)

図 -36: OIF_Compliant チャネル特性 : 挿入損失偏差 (ILD)



44


図 -37: OIF_Compliant チャネル特性 : リターン損失 (RL)

5.2.2. アドバンスト・リンク・アナライザーによる OIF_Compliant PAM4 リンク・シミュレーション

スケマティック・トポロジーは次のとおりです。

• トランスミッター (イコライゼーションなし) : インテル Stratix 10 E タイル、IBIS-AMI モデル

• TX パッケージ : インテル Stratix 10 TX パッケージ

• トランスミッター・チャネル : OIF Compliant リンク

• RX パッケージ : インテル Stratix 10 RX パッケージ

• レシーバー (アダプティブ) : インテル Stratix 10 E タイル、IBIS-AMI モデル

図 -38: OIF Compliant リンク・シミュレーション結果(a) = TX アイ・ダイアグラム、(b) = チャネル・アイ・ダイアグラム、(c) = RX CDR アイ・ダイアグラム



45


図 -39: OIF Compliant リンク・シミュレーション結果 : RX CDR BER アイ1E-7 の BER コンター (CEI-OIF-56G MR 仕様に明らかに合格)

図 -40: OIF Compliant リンク・シミュレーション結果 : RX CDR FEC BER アイポスト FEC のアプリケーション (BER アイが約 1E-18 に大幅に改善)



46


6. Medium Reach (MR) PAM4 システム・デザイン・スタディー

このセクションでは、PAM4 を使用して MR OIF-CEI-56G-MR チャネルをデザインする利点について概要を説明します。業界で入手可能な予備情報を使用して、主な利点を説明しています。

6.1. システム電源

次の表で示しているのは、PAM4 400 Gbps インターフェイスによる消費電力の予想です。これは、予備の EPE 計算およびモジュール電力に基づいています。

表 14. 4 x 100G システム電源PCS、FEC、および PMA を合計した合計電力 (約 3.3 W) の場合、NRZ と PAM-4 では合計電力にわずかな差があります。

ユースケース E タイル電源光学系 (QSFP-DD) 正規化

4 x 100G FEC + MAC あり(NRZ) 12.2 W 2 x 12 W 100%

4 x 100G FEC + MAC あり(PAM4) 8.9 W 1 x 12 W 58%

ただし、PAM4 を使用した場合、このインターフェイスに必要な QSFP-DD モジュールは、2 つではなく1 つだけです (16 x 25 Gbps NRZ 対 8 x 50 Gbps PAM4)。これによって節約される電力合計は約15 W です。

要するに、この PAM4 インターフェイスで節約される電力は、NRZ ソリューションと比較した場合、42％です。

6.2. システムコスト

予備情報で示しているとおり、400G モジュールのコストは、100G モジュールのコストの約 2.4 倍です。

拡張により、PAM4 光学系のコストは、100G モジュールを 4 つ使用する同じレガシーシステムよりも40％低くなります。この計算に入っていない、インターフェイスに追加されるボードスペース、電力およびサポートのコンポーネントによって、コストはさらに増加します。

6.3. ボードスペース

QSFP-DD モジュールの幅は、通常の QSFP28 とほぼ同じですが、高さは 2 倍です。

したがって、PAM4 および QSFP-DD を使用する 400 GBps インターフェイスに必要なスペースは、QSFP28 に必要なスペースの 4 分の 1 未満です。これは、モジュールの高さに問題がないことが前提です。同じフットプリントには、インターフェイスをはるかに多く配置できます。これは、電力の効率的な消費を前提としています。

AN-835 | 2019.03.12








6.4. まとめ

PAM4 には、電力、フットプリント、およびコストの利点があることが明らかです。これは、同一の NRZ ソリューション (TX/RX の 2 分の 1 の数) と比較してトランシーバーの数が少ないからです。

ただし、消費される電力は小さなフットプリントに集中するため、PAM4 を使用するシステムの設計者は、電力消費スキームを慎重に計画する必要があります。デザインの計画方法については、インテルStratix10 デバイスのデザイン・ガイドラインを参照してください。

関連情報インテル Stratix10 デバイスのデザイン・ガイドライン

6. Medium Reach (MR) PAM4 システム・デザイン・スタディーAN-835 | 2019.03.12


48

https://www.altera.com/documentation/mcn1463641515691.html


7. 用語および略語

表 15. 用語集

用語定義

CEI IA 長期にわたる新しい条項の発行をサポートする条項ベースの形式

CEI-1.0 条項 CEI-6G-SR, CEI-6G-LR, CEI-11G-SR が含まれます。

CEI-2.0 条項 CEI-11G-LR サポートが追加されました。

CEI-3.0 CEI-25G-LR、CEI-28G-SR から追加されました。

CEI-3.1 CEI-28G-MR および CEI-28G-VSR が含まれます。

2.5D 上部および下部の金属レイヤーを接続するスルーシリコン・ビア (TSV)を備えたシリコン・インターポーザーを介したダイ間統合のタイプです。

3D

3 次元 (3D) 集積デバイスです。アクティブ電気コンポーネント (集積回路ダイなど) のレイヤー 2 つ以上を垂直集積したものが単一回路になっています。この回路では一般に、スルーシリコン・ビア (TSV) をダイ

間接続に使用しています。

参考推奨

規定必須

表 16. 略語集

用語定義

AGC Automatic Gain Control (自動利得制御)

AUI Attachment Unit Interface

CEI Common Electrical Interface

COM Channel Operating Margin (チャネル動作マージン)

DMT Discrete Multitone Modulation

ENRZ Ensemble Non-Return to Zero

FEC Forward Error Correction (順方向誤り訂正)

FOM Figure of Merit (性能指数)

IA Implementation Agreements (実装契約)

LR Long Reach

MCM Multi-Chip Module (マルチチップ・モジュール)

MR Mid Reach (中距離)

NRZ Non-Return to Zero (非ゼロ回帰)

OIF Optical Internetworking Forum

continued...

AN-835 | 2019.03.12








用語定義

PAM-2 Pulse Amplitude Modulation 2 Levels (2 値パルス振幅変調)

PAM-4 Pulse Amplitude Modulation 4 Levels (4 値パルス振幅変調)

PCBAPrinted Circuit Board Assembly (プリント基板アセンブリー/硬質ガラス強化エポキシベースのボード上に構築された電気部品のアセン

ブリー)

PCBA Printed Circuit Board Assembly (プリント基板アセンブリー)

RS Reed-Solomon

SNDR Signal-to-Noise and Distortion Ratio (信号対雑音/歪み率)

SR Short Reach

USR Ultra Short Reach

VSR Very Short Reach

XSR Extra Short Reach

7. 用語および略語AN-835 | 2019.03.12


50


8. 参照資料1. Equalization and Clock Recovery for a 2.5-10 Gb/s PAM-2/PAM-4 Backplane

Transceiver Cell

2. High Speed Baud-Rate Clock Recovery

3. "Effects of Device Characteristics in Multi-Level Signaling Links"

AN-835 | 2019.03.12




http://www.rle.mit.edu/isg/documents/Zerbe_JSSC03.pdf

http://www.rle.mit.edu/isg/documents/Zerbe_JSSC03.pdf

http://www.eecg.toronto.edu/~tcc/thesis-musa-final.pdf





9. AN 835: PAM4 シグナリングの基礎の文書改訂履歴

ドキュメントのバージョン

変更内容

2019.03.12 トランシーバーの大データレートを 30 Gbps NRZ から 28.9 Gbps NRZ に更新しました。

2018.01.31 初版

AN-835 | 2019.03.12








Documents

AN 835: PAM4シグナリングの基礎 - Intel...NRZと比較した場合、PAM4の利点は、ナイキスト周波数が半分で、同じボーレート (28 GBaud PAM4 = 56 Gbs)