APLE - indcoop.mju.ac.krindcoop.mju.ac.kr/asp/board/natsboard/data/lab/연구실+졸업생...Analysis (FMEA) of Tombstone Defect in Flexible Printed Circuit Bo ... component and board

2007년 2월 졸업 공학석사 유경한

[1] K-H. Ryu, J. Hwang, D.S. Seo, and S.J. Hong, “Optimized Process Design of High Density Plasma-Chemical Vapor Deposition of Silicon Oxide Film,” 28th Int. Conf. Phenomena in Ionized Gases, 426-429, 2007.

[2] K-H. Ryu, S-J. Lee, J. Park, D. Park, S. Hong, “Fault Detection of Reactive Ion Etching Using Time Series Neural Networks,” ISNN 2006, LNCS, Vol. 3973, pp. 376-381, 2006.

[3] 박인혜, 유경한, 서동선, 홍상진, “HDP-CVD로 증착된 실리콘 산화막 공정조건 최적화를 위한 신경망 모델링, 표면공학회 하계학술대회, 2006.

발표논문 및 연구성과

연구실이 계속 발전하는 모습을 보면서 젊은 날의 땀과 노력을 아끼지 않는 후배들이 자랑스럽습니다. 밤을 세워 고민하고 실험을 하는 후배들로 인해 힘이 됩니다.

후배를 위한 한마디

Optimized Process Design of High Density Plasma Enhanced Chemical Vapour Deposition (PECVD) of Silicon Oxide Film

The process design of high density plasma-chemical vapour deposition (HDP-CVD) process is presented as an alternative or an augmented to the existing method. Due to the ubiquitous complexity and nonlinearity of semiconductor fabrication processes, the process characterization and optimization of such high density processes for cost efficient fabrication is the key to success in current semiconductor manufacturing industry. In this paper, utilizing both statistics and neural network modelling technique, predictive models for the analysis of HDP-CVD process with respect to deposition rate (Å/min) and within wafer uniformity are performed. Optimized process recipe is generated to simultaneously satisfy the multiple responses of interest systemically, and the quality of SiO2 film is confirmed with XPS analysis.

명함 붙이는 곳

2007년 8월 졸업 공학석사 박보현

[1] S. J. Hong, B-H. Park, D.S. Seo, and C.-R. Ryu, “Characterisation of lead free solderability of immersion Sn finish on PWBs using wetting balance technique,” Surface Engineering, Vol. 24, No. 5, pp. 337-340, 2008.

[2] B-H. Park, H. Oh, S. Hong, and S.J. Hong, “Analysis of Surface Roughness of Immersion Sn Plating Film via Micro Etch Process,” Advanced Materials Research, Vols. 26-28, pp. 425-428, 2007.


주어진 상황을 불평하지 않고 꾸준히 노력하는 엔지니어가 되었으면 합니다. 당장의 이익을 위해 갈팡질팡 하기 보다는 미래에 나타날 기회를 위해 앞으로 나아간다면 요령으로 얻은 한번의 기회보다 더 많은 기회가 주어질 것입니다. 단순한 테크니션이 아닌 문제를 찾아서 해결하는 엔지니어가 될 수 있도록 노력하세요.


Analysis of Surface Immersion Sn Plated Film after Micro Etch Process

Current electronic components industry is moving toward multi function, smaller size and lead (Pb) free due to the restriction of hazardous substances (RoHS) policy. RoHS boosts the study Sn, SnCu, and SnAg instead of SnPb micro-joining application in microelectronic packaging. However, there include complex and hard problems that lead-free materials cannot be used in manufacturing systems any more due to the RoHS. Immersion Sn plating is a method of pure Sn coating. Previously many studies for immersion Sn plating has only focused on plating process itself to remove whisker, improve the quality of the plating solution and improve surface property of plated Sn film. Micro etch process was not focused even though micro etch process can affect the roughness of plated film. Utilizing statistical methods, a predictive modeling method for Sn plated film and after micro etch w.r.t. roughness of Sn plated film and wettability is suggested. In order to perform the experiment, statistical design of experiment (DOE) was employed for an economical experimental scheme. As a result, we confirmed the trend of Sn plating process as well as correlation of film roughness after micro etch with Sn plated surface.


2008년 2월 졸업 공학석사 이성준

[1] S. Lee, A. Pandey, D. Kim, A. Rohatgi, G. May, S.J. Hong, S. Han, “Characterization and Optimization of the Contact Formation for High-Performance Silicon Solar Cells,” ISNN 2007, LNCS Part III, Vol. 4493, pp. 246-251, 2007.

[2] S. Lee, S. Jung, S. Moon, S.J. Hong, and S. Han, “Characterization of Contact Formation Process for High Efficient Solar Cell Using Design of Experiment (DOE),”Material Science Forum, Vol. 580-582, pp. 197-200, 2007.


Carpe Diem! 영화 [죽은 시인의 사회]에서 키팅 선생이 했던 명대사가 제가 사회 생활을 하기 전 학부/연구실 생활에 있어서 현재에 더욱 충실하게 임할 수 있었던 기폭제가 되었습니다. 여러분도 언젠가 돌아올 그 날을 상상하며 현재의 자기 자신이 할 수 있는 모든 것을 총동원하여 쏟아 부어 젊은 날을 결코 헛되이 만들지 말고 잘 활용하였으면 합니다. 소중한 여러분의 시간을...


Microstructure Characterization of TiO2 Photoelectrode for dye-sensitized Solar Cell Using Design of Experiment

Nanocrystalline dye-sensitized solar cell (DSC), known as the Crätzel solar cell has emerged as a powerful alternative of photovoltaic device based on broad-band absorption of light by tailor made organometallic dye molecules dispersed on a high surface of TiO2. The objective of the DSC research is to fabricate cost-effective and nanocrystalline electrodes have been investigated extensively as a key material for DSC. To increase cell efficiency, statistical design of experiment (DOE) is applied to characterize fabrication process of DSC. Furthermore, the use of DOE allowed quantification and ranking of the importance of the factors relative to one another for each property studied. By using statistical methodology, cell efficiency can be improved with finite controllable process parameters. Application of DOE in this work is applicable to other fabrication processes of DSC.

2008년 2월 졸업 공학석사 안종환

[1] J. Ahn, T. Kang, W. Lim, S. Han, H. Kim, and S.J Hong, “RepTor: An Intelligent Hybrid Neural Network Based Recipe Generator for Semiconductor Process Modeling and Characterization,”IEEE 6th NISS, pp. 1118-1123, 2009.

[2] 안종환, 이석준, 김이철, 홍상진, “PCB 제조공정을 위한 화학약품 용액의 실시간 모니터링 시스템,”한국전기전자재료학회 논문지, 21권 5호, pp. 397-401, 2008.


처음엔 아무것도 모르고 내가 갖고 있는 능력이 큰 줄만 알았는데 교수님의 지도 덕분에 많은 것을 깨닫게 되었습니다. 힘들다고 피하면 더 큰 어려움이 온다는 것을 배웠습니다. 내가 가질 수 있는 것을 위해 공부하기 보다는 내가 남기고 갈 수 있는 것을 위한 시간을 보낼 수 있는 사람이 됩시다.


Recipe Optimizer for Semiconductor Manufacturing

An intelligent hybrid neural network based recipe-generator is presented as a convenient tool for process optimization typically aiming highly-nonlinear plasma process in semiconductor manufacturing. As the wafer size continuously expanding up to 300mm in current high-volume manufacturing (even forecasting 450mm in 2012), fast and convenient process settlement cannot be over emphasized to meet the time-to-market of the newly developed products. In this paper, we suggest a recipe generator based on neural network and particle swamp optimization, nominally RepTor, to help minimizing material cost for process setup and maximizing accuracy of process modeling. It has a semi-hybrid neural network modeling feature for the prediction of muti-input multi-output (MIMO) process data, which is to be used for derivation phenomenological process models based on unknown process chemistry and physics. RepTor is, then, verified using SiO2 deposition process for modeling and predicting the wafer geometry in conjunction with tool parameter. We have convinced the capability of the suggested recipe generator, and it provides a good starting point for further fine tuning of process optimization.


2008년 2월 졸업 공학석사 김희연

[1] H. Kim, D.S. Seo, and S.J. Hong, “Failure Mechanism and Effect Analysis (FMEA) of Tombstone Defect in Flexible Printed Circuit Board Assembly Process,” Microelectronic Engineering, 2009 (Submitted).

[2] H. Kim, S. Han, S. Hong, and S.J. Hong, “Statistical Process Monitoring System for SMT Industry using Automatic Optical Inspection System,” Material Science Forum, Vol. 580-582, pp. 561-564, 2008.


때로는 기쁘고 때로는 힘들어도 여러분들과 함께 있어서 행복했습니다. 작지만 행복한 우리들의 미래를 위한 발걸음을 시작하세요. 파이팅!


Failure Modes & Effects Analysis (FMEA) of Tombstone Defect in Flexible Printed Circuit Board Assembly Process

Continued development of newer technology cannot substitute all the existing technology, and the role of SMT passives assembly cannot be neglected for successful PCB assembly. It is true that fine-pitch BGA and CSP are lay out with conventional SMT passives, and assembly defects of SMT passives takes a good portion of the total defect per board in current board level assembly. Tombstone (or Manhattan) phenomenon is called when the chip component is raised and detached from the PCB land at one side while the remaining is bonded to the other land for chip assembly. Suggested process variables that contribute to tombstone defect are land design, component and board oxidation, solder paste, stencil design, screen printing, chip-mounting, and reflow. We have defined a number of potential process variables that contribute to tombstone defect and investigated their correlation with respect to tombstone defect employing statistical designed experiment.


2008년 2월 졸업 공학석사 황종하

[1] J. Hwang and S. Hong, “Performance Optimization of HDP-CVD with Multiple Responses using Response Surface Methodology (RSM),” Journal of Process Control (in preparation), 2009.

[2] J. Hwang and S.J Hong, “Process Characterization for Undensified Phosphosilicate Glass CMP using Design of Experiment,” KIEEME (in review) 2009.

[3] K. H. Ryu, J. Hwang, D.S. Seo, and S.J. Hong, “Optimized Process Design of High Density Plasma-Chemical Vapor Deposition of Silicon Oxide Film,” 28th Int. Conf. Phenomena in Ionized Gases, 426-429, 2007.


목표를 정하고, 도전하라!!!


Performance Optimization of HDP-CVD with Multiple Responses using Response Surface Methodology (RSM)

Performance optimization plays a crucial role in the process design of semiconductor manufacturing. Due to the ubiquitous complexity and nonlinearity of plasma process, the process characterization and optimization for high density plasma-chemical vapor deposition (HDP-CVD) for the desire to achieve rigorous production goals and achieve the best possible efficient fabrication is the key to success in current semiconductor manufacturing industry. Utilizing statistical methods of response surface methodology (RSM), this thesis investigates three steps for the optimization: 1) first-order model or screening experiment; 2) path of steepest ascent (PSA); and 3) second-order model. It is proposed that the predictive modeling and analysis for characterizing HDP-CVD process with respect to responses of deposition rate (A/sec) and within wafer uniformity (%) are performed. A 25-1 fractional factorial design with 3 center points were employed to characterize the process, in which the variables that were varied include a top and bottom RF power, top and bottom SiH4 and O2. Three major variables, such as top RF power, top and bottom SiH4 were chosen for the next steps through fitting the first-order models. To compute a path of steepest ascent (PSA), the weighting factors of 0.2 and 0.8 were added to the response of deposition rate and uniformity, respectively. By the PSA with k=3, Box-Bhenken Design (BBD) was employed for the purpose of which is to optimize the process. Finally, process performance optimization is generated to simultaneously satisfy the weighted multiple responses of interest using performance index (PI) which was calculated by the similar method with PSA. By the PI method, we can select the best recipe including significant variable terms.


2009년 2월 졸업 공학석사 김광범

[1] G. Kim, D.S. Seo, W. Hur, S.J. Hong, “Statistical Modeling of Ion Energy measured with Non-Invasive Ion Energy Analyzer (NIEA) from Reactive Ion Etching of Au films,” JKPS (Accepted)

[2] T. Kang, G. Kim, I. Cho, D.S. Seo, and S.J. Hong, “Process Optimization of CF4/Ar plasma etching of Au using I-optimal design, Thin Solid Films, Vol. 517, pp. 3919-3922, 2009.

[3] G. Kim, C. Park, D.S. Seo, and S.J. Hong, “Delamination Analysis of Low-Temperature Processed SU-8 Photoresist for MEMS Device Fabrication,” Key Engineering Materials, Vol. 345-346, pp. 1397-1400, 2007.


영어공부 열심히 하세요. 저는 영어로 인한 맘고생, 몸고생이 심했지만 그래도 건너뛸 수 없는 것이 영어더군요. 전공은 연구실 생활하면 자연스럽게 배우게 됩니다.


Optimization of Au (gold) Etching by Fluoride Gases Plasma Using Statistical Method

Reactive ion etching of Au has performed with CF4/Ar gases, and process optimization method is suggested using statistically established process model. I-Optimal design was employed to set up the etch experiment with operating parameters, namely, gas composition, RF power and chamber pressure, and analysis of it was performed on etch rate, selectivity, and profile, individually. In addition, the process optimization including all three responses of interest simultaneously is provided. Suggested optimization considers three responses of interests simultaneously, it is crucial in the process development and optimization for fast ramping up for high volume manufacturing. The additional objective of this study is to develop plasma etching process of Au pattering through statistical modeling employing non-invasive ion energy analyzer (NIEA) data. A series of plasma etching was performed followed by the design of experiment, and ANOVA analysis and response surface analysis, regarding the factors of RF power, Pressure, CF4, and Ar, were provided. We have noticed that measured ion energy during Au etch is directly related with RF power, and etch rate is also positively proportional to the measured ion energy.

2009년 2월 졸업 공학석사 박진수

[1] J.S. Park, D.S. Seo, W, hur, and S.J. Hong, “Statistical Analysis of E

mission Intensity for Silicon Dioxide Inductively Coupled Plasma Etchi

ng Using Optical Emission Spectroscopy Data,” Journal of Korean Ph

ysics Society, 2009. (Accepted)

[2] J.S. Park and S.J. Hong, “Statistical Analysis of Emission Intensity for Generated Oxygen Plasma using Optical Emission Spectroscopy,” EU-Japan JSPP, 2007.

발표논문 및 연구성과 End-point Detection Method of Plasma Etching Process Using Optical Emission Spectroscopy and RGB Sensor

Adequate determination of the end point of a plasma-etching proce-ss is very important for integrated circuit fabrication. Etch endpoint detection is practiced with optical emission spectroscopy data, and a new way of endpoint detection is proposed using chromatic RGB sensor data. For the etching of a silicon dioxide film with CF4 plasma using a reactive ion etching (RIE) system, this method yields a reproducible and reliable signal, which was successfully demonstrated to detect the end point for several wafers through the experiment. Diagnostics are needed for two different roles in processing plasmas; characterization and control. Favored diagnostics for characterization include optical emission spectroscopy for monitoring etch rate and selectivity in real time fashion. Real time control requires sensors of the plasma process that are utilized for in-situ diagnostics. In order to determine etch endpoint in time order, we used to optical emission spectroscopy (OES) and RGB sensor. Through the analysis of OES data in statistical way of average and standard deviation, we could successively confirm etch endpoint detection. However, in case of RGB sensor data, it is not clearly changed for etch endpoint. So, we can only expect that RGB sensor is able to measure process change for endpoint detection.

Do not hesitate to do it! 여러분이 하고 있는 일, 앞으로 하고자 하는 일들 앞에는 많은 장애물 들이 있을 것입니다. 망설이고 주저한다면 절대 해낼 수 없습니다. 부딪히고 고민하고 또 노력하세요. 성공한 사람들의 가장 큰 비결은 “실패를 통한 경험”이라는 것을 명심하시고 도전하시기 바랍니다.


2009년 2월 졸업 공학석사 문세영

[1] S. Moon, C.W. Cha, and S.J. Hong, “Optimization of High Q-Factor Embedded Inductors in LTCC based on Design of Experiments (DOE) Technique,” MINT-MIS 2007 and TSMMW, pp. 101-104, 2007.

[2] S. Lee, S. Jung, S. Moon, S.J. Hong, and S. Han, “Characterization of Contact Formation Process for High Efficient Solar Cell Using Design of Experiment (DOE),”Material Science Forum, Vol. 580-582, pp. 197-200, 2007.


무조건 하는 겁니다! 한다면 하는 것이고, 어려우면 그냥 하면 되는 겁니다. 우연히 선배의 연구를 도와주다가 기회가 되어 그 분야로 취업을 하게 되었습니다. 작지만 몸으로 한 경험만큼 소중한 보상은 없었습니다.


Modeling and Optimization of The magnetic Coupled Resonant Circuit Using Design of Experiment (DOE)

The reading range between aggregator and tag is a crucial factor for the low frequency radio frequency identification (RFID) system to broaden the applications. The reading range of the magnetic coupled communications is determined by magnetic coupling efficiency between the reader and tag. The most important factor to maximize the reading range between aggregator and tag is Q-factor of the inductor. However, there is a trade-off between bandwidth and reading range. This is the reason to optimize and model the Q-factor using proper modeling methodology with design of experiment (DOE) analysis. In this study, we used the DOE to obtain fast and accurate methodology for the design of Q-factor of the LC resonant circuit in the front-end of the RFID system. Through this research, arduous design steps in determining individual values of the LC resonant antenna circuit have been simplified.

2009년 2월 졸업 공학석사 홍세환

[1] S. Hong and S.J. Hong “Real-time Process Diagnostic Algorithm Using Optical Emission Spectroscopy,” IEEE Transactions on Semiconductor Manufacturing (in preparation)

[2] S. Hong, J. Park, W. Choi, and S.J. Hong, “Atmospheric Plasma Treatment on Copper for Organic Cleaning in Copper Electroplating Process: Towards Microelectronics Packaging Industry,” Vol. 10, No. 3, pp. 71-74, 2009.


석사과정 동안 별로 중요하지 않다고 생각했던 일을 취업을 해서도 계속하고 있습니다. 프로그래밍을 좋아해서 한가지만 하려고 했었는데 시간이 지날 수록 수학과 반도체공정 공부를 게을리 한 것이 후회 됩니다. 후회하지 않는 미래를 위해서 열심히 공부하세요.


Real-time Process Diagnostic Algorithm Using Optical Emission Spectroscopy

In semiconductor industry, technology of yield enhancement is being researched more than before. Critical dimension (CD) size is coming to limit of physical meaning. Wafer size of chip manufacturing is bigger than the past and this will be larger size in shorter time. These state boost development of yield enhancement technology. This thesis represents software algorithm that can be applied to plasma process. Representing plasma processes are plasma reactive ion etching (RIE), plasma enhanced chemical vapor deposition (PECVD), and others. Three algorithms are presented and each was designed for process monitoring and fault detection application. Algorithms were based on optical emission spectroscopy (OES), and the proposed three algorithms are; 1) integral, 2) triangle, and 3) standard deviation algorithm. First algorithm calculates integral operation on real-time spectrum area, second utilizes triangle to monitor plasma process variation, and the third employs standard deviation model on real-time fault detection. To verify these algorithms, operating software program was developed in C#, and it was tested under actual plasma etch experiments.


2010년 2월 졸업 공학석사 강태윤

[1] T. Kang, G. Kim, I. Cho, D. Seo, and S.J. Hong “Process optimization of CF4/Ar plasma etching of Au using I-optimal design,”Thin Solid Films, Vol. 517, pp. 3919-3922, 2009.

[2] T. Kang, C. Park, W. Seo, G. Kim, S. Hong, “Reactive Ion Etching of WPR for Via Formation in High Density 3-D Chip Stacking Technology, Vol. 55, No. 5, pp. 1877-1881, 2008.


선배의 연구에 대한 관심을 갖고 실험에 함께 참여하면서 내가 알게 된 것이 많아졌다. 장비와 공정에 대한 지식이 좋은 연구논문의 밑거름이 된 것 같다. 다른 이의 실험을 돕는 만큼 나에게 더 큰 것으로 돌아왔다.


Virtual Metrology on Silicon Oxide Etch Rate Using Optical Emission Spectroscopy Data

Over the past few years, semiconductor manufacturing are investigating a software based process controlling scheme known as virtual metrology (VM). By virtue of prediction, VM enables wafer-level control (or even down to die level), reduce within-lot variability, and increases process capability, Cpk. In this research, we have practiced VM on oxide etch rate with optical emission spectroscopy data acquired in-situ while the process parameters are simultaneously correlated. To build process model of oxide via etching, we first performed a series of etch runs according to the statistically designed experiment followed by design of experiment (DOE). Established process model is verified with additional experiments that reside within the process space, but not the same recipe used in the model construction. The accuracy of the proposed VM is still need to be developed in order to successfully replace the existing metrology, but it is no doubt that VM can support engineering decision of “Go or Not-go” in the consecutive processing steps.


2011년 8월 졸업 공학석사 왕 리

[1] L. Wang, J. H. Ahn, H. J. Lee, S. Hong, “A New Approach of Intensity Prediction in Copper Electroplating Monitoring Using Hybrid HSMM and ANN,”Korea Vacuum Society Winter Conference, 2010.

[2] S. Hong, L. Wang, D. Seo, and T.-S. Yoon, “In-situ Optical Monitoring of Electrochemical Copper Deposition Process for Semiconductor Interconnection Technology,” Trans. Electrical and Electronics Materials, Vol. 13, No. 2, pp. 78-84, 2012.


아는 만큼 답을 할 수 있고, 직접 해 본 만큼 자신감을 갖게 된다.


Real-time Copper Electrochemical Deposition Process Monitoring and Diagnosis for Semiconductor

Interconnect As the semiconductor manufacturing technology develops, copper via filling is considered to be the core of 3-D microelectronics interconnection technology. Copper (111) compact structure is known as the desired material growth orientation in favor of the low electrical resistivity, high resistance to electro-migration, and stress-migration requirement in the interconnection technology. Electro-chemically deposited copper plays more and more important role in copper metallization as well as through silicon via (TSV) in 3-D packaging for depositing high quality interconnections onto wafers. In this thesis, we suggest several optical measurements to monitor copper electroplating solution: (1) RGB sensor to monitor color changes in copper sulfate solution; (2) optical transmission spectroscopy (OTS) to detect optical signal changes in UV/VIS region; and (3) near-infrared (NIR) spectroscopy for NIR/IR region. The result is compared with traditional pH sensor, it can be seen that optical sensor are more sensitive than pH sensor. Finally, obtained the conclusion is optical sensor can be used to do the real-time monitoring in electrochemical deposition experiment.


2012년 2월 졸업 공학석사 손동주

[1] D. Son, Y. Ji, Y. Jeon, D. Soh, and S. Hong, “Defective Surface Analysis of Aluminum Bonding Pads for Au Wire Bonding,” KIEEME Winter Conference, 2009.

[2] S. Hong and D. Son, “Defective Surface Analysis on Au/Al Wire Bonding for Multichip Stacking NAND Flash Memory Package,” ICMAP 2012.


처음엔 반도체에 관심을 갖게 되었고, 휴학을 하면서 Embedded SW 개발자가 될 꿈이 있었고, 대학원 진학 후에 패키징 공부를 하면서, 반도체 관련 기업 M&A 컨설턴트의 경험을 갖게 되었다. 모든 것이 하나였다.


Surface Analysis on Weakly Bonded Pads in Wire-bonded SDRAM and NAND Flash Memory Multi-chip

Stacking Technology

Despite the emersion of advanced chip bonding technologies, gold wire-bonded 3-dimensional chip stacking is still in good use for multi-chip package (MCP) in semiconductor mobile chip memory (SDRAM+NAND) assembly process. Although gold wire bonding technique is mature in semiconductor manufacturing, but weakly bonded wires in mobile chip memory assembly can jeopardize the reliability of final product. In this paper, weakly bonded or failed of aluminum bonding pads are analyzed using X-ray photoelectron spectroscopy (XPS), Auger electron Spectroscopy (AES), and energy dispersive X-ray analysis (EDS) to investigate the potential contaminants on bond pad, and the source of contaminants are related to the dry etching process in the front-end manufacturing step. Fluorinated plasma exposed bonding pads in over glass opening (OVGL) process presents significant evidence of fluorine on the bond pad in the form of AlFx. Surface analysis of the contaminated aluminum layer revealed the presence of fluorinated compounds AlOFx, Al(OF)x, Al(OH)x, and CFx.


2012년 2월 졸업 공학석사 임우엽

[1] W. Lim, S. Park, S. Hong, “The Diagnosis of Plasma Through RGB Data Using Rough Set Theory, “Korean Vacuum Society Winder Conference, 2010.

[2] S. Hong, W. Lim, T. Jeong, G. May, “Fault Detection and Classification in Plasma Etch Equipment for Semiconductor Manufacturing e-Diagnostics, “ IEEE Trans. Semi. Manufac., Vol. 25, No. 1. pp. 83-92, 2012.


앞에서 이끌고 가는 것과 뒤에서 따라 가는 것의 차이는 내가 생각한 것 보다 더 큰 차이를 가지고 있다. 믿음과 신뢰가 바탕이 되지 않으면 누구도 앞설 수 없고 따라갈 수 없을 것이다.


Fault Detection and Classification Using Dempster Shafer Thoery

To prevent yield loss and maximize equipment utilization, various roles of FDC, such as detecting failures and identifying root cause of faults, have become significant. General FDC dealt with a stationary model is limited to the increases in accuracy of diagnosis. Furthermore, Analysis of tool data acquired from production equipment requires intricate systems due to its enormous size and complexity. It is the reason why the data is collected from various sensors to manage its process. False alarms and miss fault detection are frequently caused, since the data also has uncertainty. We defined these phenomena as uncertainty of equipment and model data. Dempster-Shafer theory (DST) can be a key to solve these problems. It allows for the direct representation of uncertainty of system responses, and combination rules in DST are crucial paradigms for the aggregation of information. We realized that successful fault detection and classification could be accomplished by combining various related information and by incorporating engineering expert knowledge.

APLE (에이플)

2012년 2월 졸업 공학석사 김범수

[1] B. Kim, S. Chun, S. S. Han, G. May, and S. Hong, “Wavelength Selection for the Analysis of the Plasma Etch Process Using Optical Emission Spectroscopy Data,” Korea Semiconductor Conference, 2012.

[2] B. Kim, and S. Hong, “Actinometric Investigaton of In-Situ Optical Emission Spectroscopy Data in SiO2 Plasma Etch,”Trans. EEM, 2012 (Accepted).


처음엔 장비를 배우고, 공정을 배우고, OES를 배우고, 통계도 배우고… 배운 것 보다는 스스로 공부한 것이 더 많다고 생각이 되지만, 그 것이 대학원에 진학한 목적이 아닐까 라는 생각을 해 본다. 끝까지 도전할 것입니다. 후배님들도 끝까지 도전해 보세요.


Virtual Metrology for SiO2 Plasma Etch Process Using Optical Emission Spectroscopy

in semiconductor manufacturing industry, advanced process control (APC) became more important than ever before to improve the manufacturing yield and throughput. Virtual metrology (VM) in the APC is a one of key factors for realizing real-time process control process to minimize wafer-to-wafer variation. In this thesis, we have practiced VM on silicon dioxide etch rate in inductive coupled plasma-reactive ion etching (ICP-RIE) using both process parameters and in-situ optical emission spectroscopy (OES) data . OES is often used for the analysis of plasma processes in real-time. We propose a useful and practical method for the selection of OES wavelengths to monitor both etchant and by-product gas species. The method is based on measuring standard deviations and correlation coefficients. To establish VM model, we employ statistical regression modeling which shows relationship between input variables and output response. We build several different models from different sets of input variances in order to enhance the modeling accuracy. Established process model is then verified with additionally augmented experiments that reside within the space of process recipe. The accuracy of the proposed VM is still need to be improved in order to successfully replace the existing metrology; however, the suggested method successfully presents a promising result in early stage of virtual metrology in semiconductor manufacturing. 명함 붙이는 곳

2012년 2월 졸업 공학석사 박수경


[2] B. Kim, and S. Hong, “Actinometric Investigaton of In-Situ Optical Emission Spectroscopy Data in SiO2 Plasma Etch,”Trans. EEM, 2012 (Accepted).


처음엔 장비를 배우고, 공정을 배우고, OES를 배우고, 통계도 배우고… 배운 것 보다는 스스로 공부한 것이 더 많다고 생각이 되지만, 그 것이 대학원에 진학한 목적이 아닐까 라는 생각을 해 본다.


Virtual Metrology for SiO2 Plasma Etch Process Using Optical Emission Spectroscopy

in semiconductor manufacturing industry, advanced process control (APC) became more important than ever before to improve the manufacturing yield and throughput. Virtual metrology (VM) in the APC is a one of key factors for realizing real-time process control process to minimize wafer-to-wafer variation. In this thesis, we have practiced VM on silicon dioxide etch rate in inductive coupled plasma-reactive ion etching (ICP-RIE) using both process parameters and in-situ optical emission spectroscopy (OES) data . OES is often used for the analysis of plasma processes in real-time. We propose a useful and practical method for the selection of OES wavelengths to monitor both etchant and by-product gas species. The method is based on measuring standard deviations and correlation coefficients. To establish VM model, we employ statistical regression modeling which shows relationship between input variables and output response. We build several different models from different sets of input variances in order to enhance the modeling accuracy. Established process model is then verified with additionally augmented experiments that reside within the space of process recipe. The accuracy of the proposed VM is still need to be improved in order to successfully replace the existing metrology; however, the suggested method successfully presents a promising result in early stage of virtual metrology in semiconductor manufacturing.


2012년 2월 졸업 공학석사 전상현


[2] S. Chun, H. Lee, and S. Hong, “End Time Detection (ETD) of Etch

Chamber Cleaning Using Optical Emission Spectroscopy (OES), 한국반도체디스플레이장비학회 추계 학술대회, 2011.


초심은 컸지만 시간이 지날 수록 작아지는 마음을 다스릴 줄 알아야 할 것이며, 함께 일하는 것이 번거롭다는 생각에 혼자 일을 하게 되면 모든 것을 혼자 해야 하는 부담이 남는 다는 것을 알게 되었다.


In-Situ MONITORING OF PLASMA INDUCED ELECTRICAL CHARGE/DISCHARGE USING OPTICAL EMISSION

MONITORING TECHNIQUE

Recently, the semiconductor industry is steadily developing through the integration of circuit. Etch process, the one of semiconductor manufacturing process is essential process to form the dense pattern. Furthermore, etch process is based on the plasma, and the density of plasma is changing to high density to improve the throughput and to achieve the nano-scale device. However, high density plasma (HDP) could be a damage source such as charging damage, antenna effect, physical damage. All of these damages is related with ion in the plasma. Accurate control of ion is a way to reduce the plasma damage. In this thesis, plasma damage monitoring sensor (PDMS) development is introduced. PDMS is a sensor which can detect the plasma voltage by voltage control oscillator (VCO). In addition, PECS gather the plasma status as a form of light, and detect the plasma voltage through the matching PECS data with PDMS reference data. We confirmed the relation between RF power and plasma voltage in Ar, O2 gas. And also, the possibility to adapt this method is confirmed to analyze the relation between gas flow and plasma voltage.


2012년 2월 졸업 공학석사 손승남

[1] T. Kang, G. Kim, I. Cho, D. Seo, and S.J. Hong “Process optimization of CF4/Ar plasma etching of Au using I-optimal design,”Thin Solid Films, Vol. 517, pp. 3919-3922, 2009.

[2] T. Kang, C. Park, W. Seo, G. Kim, S. Hong, “Reactive Ion Etching of WPR for Via Formation in High Density 3-D Chip Stacking Technology, Vol. 55, No. 5, pp. 1877-1881, 2008.


선배의 연구에 대한 관심을 갖고 실험에 함께 참여하면서 내가 알게 된 것이 많아졌다. 장비와 공정에 대한 지식이 좋은 연구논문의 밑거름이 된 것 같다. 다른 이의 실험을 돕는 만큼 나에게 더 큰 것으로 돌아왔다.


Method for Etch Profile Evaluation

in Through Silicon Via (TSV) Advanced packaging technologies, such as three-dimensional (3-D)

packaging and 3-D ICs can help to make heterogeneous integration,

shorter interconnection, low power loss in the interconnection and etc.

Through silicon vias (TSVs) which is made by Bosch and non-Bosch

process are used to realize benefit of advanced packaging technologies.

Once TSV is made, TSV needs to be vertical, lower under-cut and

scallop. In the analysis of the cross-section image, Illusion Bowing Effect

(IBE) where the etch profile can easily appears due to the cylindrical

shape of TSV. Compensation Method (CM) parameter is suggested to

compensate IBE. And, through the CM parameter, angle and real bowing

in cross-section image can be correctly evaluated using Angle Match

(AM) and Curvature Profile (CP) parameter respectively. Also, Degree of

Undercut (DoU) and Degree of Scallop (DoS) parameters are suggested

to evaluate undercut and scallop. AM, CP, DoU and DoS parameters can

be expressed in Total Scores (TS) from 0 to 100 based on weight which

can be determined by process/design engineer’s decision, allowing

anyone to easily know TSV profile condition. And then, Through

Uniformity parameter, overall quality of wafer which has formed the TSVs

can be expressed..


2012년 8월 졸업 공학석사 한아름

[1] A. Han, S. Jeon, S.-S. Han, S. Hong, “Real-time Monitoring of

Enhanced SiO2 Etch Rate with Augmented Oxygen Using Optical

Emission Spectroscopy (OES),”한국반도체디스플레이장비학회 추계학술대회, 2011.

[2] S. Hong, A. Han, T. Ha, D. Seo, “Process Monitoring of Spin-on

Dielectric (SOD) Hardmask Spacer Formation for Self-Aligned Double

Patterning (SADP),” ICMAP, 2012.


3.99 라는 학부학점 때문에 신입학 장학금을 받지 못한 설움에 울었고, 며칠 밤을 세워서 스스로 수행한 과제를 올게 인정받지 못해서 울었고, 많은 노력에도 불구하고 실험 결과가 원하는 대로 나오지 않아 울었고, 하지만, 그 모든 것을 성실과 끈기를 통해 웃음으로 받을 수 있었습니다.


Spin-on Dielectric (SOD) Hardmask Spacer Formation for

Self-Aligned Double Patterning (SADP)

A variety of resolution enhancement technology has been investigated

for nano-scale semiconductor device fabrication, and recent

advancement in double patterning technology (DPT) employing

hardmask material has emerged as a promising solution in

semiconductor manufacturing. Several double patterning techniques

have been investigated, such as litho-etch-litho-etch (LELE), litho-litho-

etch (LLE), and self-aligned spacer double patterning. Self-aligned

double pattering (SADP) which is the pattern-splitting type double

patterning becomes the most suitable double patterning process due to

the process capability and compatibility with concurrent CMOS process.

We employed optical emission spectroscopy (OES) and IV probe, non-

invasive in-situ plasma process monitoring sensors, to determine a

proper time of spacer etching end point. Various size of gate structures

are fabricated in the order of micrometers with aluminum on LPCVD

deposited silicon nitride on 4 inches silicon wafers. Considering the

university research environment, physical dimensions of the prepared

sample structure may deviate from industry level double patterning

geometry; however, real-time plasma process monitoring of spacer

etching for SADP still conceptually holds for semiconductor

manufacturing industry.


2012년 8월 졸업 공학석사 문대호

[1] S. Hong, T. Ha, D. Moon, B. Kim, and C. Park, “Copper

Interconnection and Flip Chip Packaging Laboratory Activity for

Microelectronics Manufacturing Engineers,”Korea Vacuum Society Winter Conference, 2011.

[2] S. Hong and D. Moon “Enhancing Self-Motivation on Microelectronics Engineering Education via Hands-on Fabrication of Integrated Passive Devices (IPD)” in Preparation, IEEE Trans. Eng. Edu., 2012.


관심과 애정이 있어야 장비를 배울 수 있고, 장비를 다룰 줄 알아야 공정을 할 수 있고, 공정을 할 줄 알아야 소자를 만들 수 있다.


Fabrication of Integrated Passive Devices for

Microelectronics

패키징 기술은 현대에 이르러 외부환경으로부터 소자를 보호하는 전통적인 역할에서 그치지 않고 제품의 성능을 향상시킬 수 있는 주요한 기술로 발전해왔다. 특히 System on Package(SoP) 기술이 현재 각광을 받고 있다. SoP기술의 발전에 따라 제품의 소형화, 경량화를 이루면서 동시에 고성능의 제품의 개발이 시장의 트렌드에 맞추어 빠르게 대응 할 수 있었다. 특히 무선통신분야에서 SoP기술이 두드러지게 활용되어지고 있다. 본 연구에서는 무선통신분야에서 활용되어지는 SoP에 관한 것이다. 그중에서도 전체 시스템의 상당수를 차지하고 있는 수동소자의 집적화를 통해 보다 제품의 소형화와 고성능을 이룰 수 있도록 기존의 세라믹으로 구성된 수동소자를 대체할 수 있는 실리콘 프로세스 기반의 집적수동소자를 제조하는 연구이다. 디자인 된 마스크를 기반으로 반도체 공정을 통하여 집적수동소자를 제조를 하였다. 제조된 수동소자의 특성을 확인하기 위하여 LCR미터의 측정과 SEM이미지를 통해서 확인하였다. 그 결과 Interdigitated capacitor의 구조에서 Metal간의 거리에 따른 capacitance변화를 확인하였으며 Spiral inductor는 코일의 회전수에 의한 Inductance는 확인하였지만 Metal이 차지하는 면적 비율에 대한 경향은 확인 할 수 없었다. 끝으로 SEM이미지를 통해 실리콘웨이퍼에 하나의 다이안에 총 25개의 집적수동소자를 제조 한 것을 확인하였다.


2013년 2월 졸업 공학석사 이호재

[1] A


나도 했다. 목표를 가지고 한번에 하나씩 도전하길 바랍니다.


[1] H.J. Lee, D. George O. Park, and S. Hong, “In-Situ Dry-cleaning Monitoring of Amorphous Carbon Layer (ACL) Coated Chamber,”제 42회 한국진공학회 동계학술대회 2011.

[2] H.J. Lee, D. Seo, G. S. May, and S. Hong, “Use of In-situ Optical Emission Spectroscopy for Leak Fault Detection and Classification in Plasma Etching,”Journal of Semiconductor Technology and Science, Vol 13, No. 4, pp. 395-401, 2013.

In-Situ Plasma Process Monitoring using Optical Emission

Spectroscopy (OES)

Sensor based monitoring in the APC is a one of key for real-time process monitoring and control process. In this thesis, optical emission spectroscopy (OES) was employed for sensor based AEC/APC in semiconductor manufacturing process. OES is widely used for the analysis of plasma processes in real-time. We propose an application of plasma chamber cleaning monitoring and endpoint detection (EPD) in Bosch etch process for through silicon via (TSV). OES data is including thousands information. But high dimensional OES data require advanced algorism for reducing dimension of OES data. Therefore, we implemented principle component analysis (PCA) for decreasing dimension of data. Through the generated PCA signals, chamber cleaning monitoring and Bosch process EPD was performed. As a result, in chamber cleaning monitoring application, we acquired cleaning time reduction of 53% through chamber cleaning monitoring using OES. In Bosch etch process EPD application, we detected etch end step in generated EPD signal. Through that result, we confirmed that possibility of sensor based monitoring applications able to contribute to goal of AEC/APC.


2013년 2월 졸업 공학석사 김혜정

[1] H. Kim, S. H. Chun J. Lee, and S. Hong “A Preliminary Research on Optical In-Situ Monitoring of RF Plasma Induced Ion Current Using Optical Plasma Monitoring System (OPMS),”한국진공학회 동계학술대회, 2012.


수업시간에 뒷자리에 조용히 앉아 있었던 저에게 공부를 할 기회가 있을 것을 상상하지 못했습니다. 하지만 작은 것 부터 배워가다 보니, 중소기업과 산학협력을 한 결과 외국계 반도체 장비기업에 취업하게 되었습니다. 여러분도 작은 것에 만족하면서 내실을 기헤서 좋은 기회를 잡으세요.


Savitzky-Golay 필터를 이용한 플라즈마 공정 진단 및 아크

검출

플라즈마 공정에서 발생하는 플라즈마 이상 방전, 즉 아크(Arc) 현상은 공정의 제어에서 중요한 요인 중 하나이다. 전기적 충격으로 공정 대상인 웨이퍼에 심각한 손상을 일으키고 챔버에 발생한 아크로 인해 파티클이 발생하여 오염을 초래함으로써 공정 오류를 일으키는 원인이 되기 때문이다. 아크로 인해 손상되는 다이(Die)의 수가 웨이퍼 크기에 비례하여 증가하는 점도 웨이퍼 대구경화 시 발생될 수 있는 주요한 문제점 중 하나로 지적되고 있다. 본 연구에서는 플라즈마 공정의 모니터링을 통해 플라즈마의 상태를 진단하고 특징 추출이 가능한 평활화 필터인 Savitzky-Golay 필터 알고리즘을 이용해 가공 된 데이터를 분석 및 비교하여 아크의 유무를 판단하였다. 공정 모니터링 및 데이터 수집은 장비와 공정에 영향을 미치지 않는 비침투식 고속 광센서인 Optical Plasma Monitoring System (OPMS) 센서를 통해 진행 되었으며 Savitzky-Golay 필터 알고리즘을 통한 데이터 결과는 공정의 특성과 조건을 반영하여 비교 및 분석되었다. 실험 결과, 데이터에 잡음이 포함되었거나 플라즈마의 특성이 불분명하게 나타났던 원래의 데이터를 Savitzky-Golay 필터 알고리즘으로 가공했을 때 플라즈마 양상 및 특성의 구별이 용이하였으며 육안으로 확인하기 어려웠던 아크 현상에 대해 추정하는 것이 가능했다.


2013년 8월 졸업 공학석사 Javeria Nawaz


Set up your destination and Stay tuned. Prof. Hong will guide you to your goal. He was always with me when I needed his help.


In-Situ Plasma Process Monitoring using Optical Emission

Spectroscopy (OES)

This work presents a model of Elman recurrent neural network (ERNN) for time series fault prediction and Bayesian Network based generalized framework for the diagnosis of faults in semiconductor etch equipment. The ERNN maintains a copy of previous state of the input in its context units, as well as the current state of the input. The principal component analysis (PCA) was used to reduce the feature size of the data. Derivative dynamic time warping (DDTW) method is also discussed for the synchronization of time series data set acquired from plasma etcher. For each parameter of the data, the best ERNN structure was selected and trained using Levenberg Marquardt to generate one-step-ahead prediction for 10 experimental runs. The faulty experimental runs were successfully distinguished from healthy experimental runs with one missed alarm out of ten experimental runs. For the fault diagnosis, a Bayesian Network based generalized framework is presented.

[1] J. Nawaz, Z. Arshad, and S. Hong, “Recurrent Neural Network Modeling of Etch Tool Data: a Preliminary for ault Inference via Bayesian Networks,” 한국진공학회 동계학술대회 2012.

[2] J. Nawaz, Z. Arshad, and S. Hong, “Time Series Fault Prediction in Semiconductor Equipment Using Recurrent Neural Network,”Lecture Note on Computer Science, 7952, pp. 463-472, 2013.


2013년 8월 졸업 공학석사 Zeeshan Ashad




Fault Detection and Classification in Semiconductor Etch

Process using Time Series Modeling and Dempster-

Shafer Theory

In this research, a fault detection and classification (FDC) methodology based on seasonal autoregressive integrated moving average (SARIMA) time series models for fault detection and Dempster-Shafer theory for classification through semiconductor etch equipment data was investigated. The derivative dynamic time warping (DDTW) was employed for the synchronization of data. The models were generated using a set of data from healthy runs, and the established models were compared with the experimental runs to find the faulty runs. Using SARIMA modeling of this data 9 out of 10 runs were correctly identified as faulty and healthy runs. Also Dempster-Shafer theory was employed for the diagnosis of detected faults to find the root cause. It was found that this methodology is quite useful to detect incipient faults in semiconductor fabrication.

[1] Z. Arshad, J. Nawaz, and S. Hong, “Process Fault Probability Generation va ARIMA Time Series Modeling of Etch Tool Data,” 한국진공학회 동계학술대회 2012.

[2] Z. Arshad, J. Nawaz, and S. Hong, “Fault Detection in the Semiconductor Etch Process Using the Seasonal Autoregressive Integrated Moving Average Modeling,” J. Information. Process System, 7952, pp. 463-472, 2013.


2013년 8월 졸업 공학석사 Zeeshan Ashad




Fault Detection and Classification in Semiconductor Etch

Process using Time Series Modeling and Dempster-

Shafer Theory

In this research, a fault detection and classification (FDC) methodology based on seasonal autoregressive integrated moving average (SARIMA) time series models for fault detection and Dempster-Shafer theory for classification through semiconductor etch equipment data was investigated. The derivative dynamic time warping (DDTW) was employed for the synchronization of data. The models were generated using a set of data from healthy runs, and the established models were compared with the experimental runs to find the faulty runs. Using SARIMA modeling of this data 9 out of 10 runs were correctly identified as faulty and healthy runs. Also Dempster-Shafer theory was employed for the diagnosis of detected faults to find the root cause. It was found that this methodology is quite useful to detect incipient faults in semiconductor fabrication.

[1] Z. Arshad, J. Nawaz, and S. Hong, “Process Fault Probability Generation va ARIMA Time Series Modeling of Etch Tool Data,” 한국진공학회 동계학술대회 2012.

[2] Z. Arshad, J. Nawaz, and S. Hong, “Fault Detection in the Semiconductor Etch Process Using the Seasonal Autoregressive Integrated Moving Average Modeling,” J. Information. Process System, 7952, pp. 463-472, 2013.


2014년 2월 졸업 공학석사 강동현

[1] A


반도체공정 공부를 했지만, 졸업 후 전자파 측정을 하는 기업에서 연구원으로 재직하고 있습니다. 회사에서 근무를 하다 보니, 학부에서 배운 대부분의 내용이 여기 저기에서 꼭 필요한 지식의 기본이 됩니다. 특히, RF관련 교과목을 수강한 것이 저에게는 큰 도움이 되었습니다.


[1] D. Kang, J. Gu, and S. Hong, “Statistical Modeling of Backside Passivation Process for TSV Wafer,” 한국전기전자재료학회 하계학술대회, 2013.

[2] 강동현, 구중모, 고영돈, 홍상진, “TSV 웨이퍼 공정용 Si3N4 후막 스트레스에 대한 공정특성 분석,”J. KIEEME, Vol. 27, No. 3, pp. 137-140, 2014.

TSV 웨이퍼 적층용 Si3N4 후막공정의 통계적 모델링

Through silicon vias (TSVs) 공정기술의 발전으로 TSV 웨이퍼 양산적용이 가능하게 됨에 따라, 생산력 향상을 위한 TSV 웨이퍼용 고속 후막증착과 낮은 박막응력을 갖는 증착장비의 개발이 시급하다. Plasma enhanced chemical vapor deposition (PECVD)을 이용한 Si3N4 후막은 높은 내마모성, 내열충격성을 가지며, 긁힘 방지, 습기와 나트륨 확산을 최소화하기 위해 사용된다. 본 연구는 300mm웨이퍼를 사용하는 PECVD 장비를 사용하여 진행하였다. 공정 모델링을 위하여 15개의 300mm 웨이퍼 위에 Si3N4박막을 증착하고 Ellipsometry를 사용하여 박막의 Deposition rate과 Uniformity를 측정하였다. 박막의 Stress를 측정하여 박막증착에 따른 기계적인 안정성을 측정하였다. 공정변수는 가스(NH3+SiH4)의 유량, 파워, 압력 3개로써 PECVD 공정 중 가장 영향도가 큰 변수로 알려진 것으로 설정하였으며, 측정된 데이터는 모델로 구성되고 각각의 변수에 대한 측정결과를 예측할 수 있다. 각각의 결과 값은 변수간의 상호 교호작용에 의해 결정되며, 플라즈마 공정조건에 따라 박막특성이 민감하게 바뀌게 된다. 통계적 방법에 의한 공정모델링은 변수 한가지의 영향을 파악하는 수준에서 더 나아가 변수간의 교호작용을 파악할 수 있어 기존의 실험방법에 비해 유리하다. 본 연구의 목적은 공정조건을 통계적으로 처리하여 변수간의 물리적 관계를 파악하고, 모델링을 통한 공정결과를 예측하는 것이다.

2014년 8월 졸업 공학석사 Quanjie Li


It happened to me that I had to change my research advisor from Prof. Jung to Prof. Sang Jeen Hong. He helped me to finish my MS degree in many ways, and I truly thank him. He is a dependable person.


Feedback Linearization of Slip Control for Anti-lock

Braking System (ABS) of Electric Vehicle

During the last few decades, environmental impact of the petroleum-

based vehicle transportation, along with the peak oil, has led to renewed

interest in electric vehicle transportation. However, electric vehicle is the

same as engine vehicle, in which braking system is still one of the main

factors for driving safety and anti-lock braking system(ABS) is recognized

as an important contribution to vehicle safety. During extreme braking,

ABS prevent the wheels from locking up, maximizes the braking force to

minimize the braking distance and maintain steering control through

regulating the wheel slip around its optimum value. Since the interaction

between the tire and the road and uncertainties from the vehicle dynamic

are high non-linearity, wheel slip dynamic mathematic model is non-linear.

Besides, classical proportional, integral and derivative (PID) control has

been successfully applied in industrial application including ABS.

However, PID control performs poorly when systems are highly non-

linear. this paper proposes a non-linear method feedback linearization

which transforms the non-linear wheel slip dynamic mathematic model

into a linear system and we also apply a linear PID controller to hence

the perfect tracking and braking performance.


2015년 2월 졸업 공학석사 구중모


물리학과에서 전자공학을 복수전공한 후에 전자공학과 대학원으로 진학하였다. 진학 후 플라즈마 공부를 하면서 많은 어려움이 있었지만, 교수님께서 세 권의 책을 주시면서 세번을 보라고 하신 말씀대로 공부했더니 원하는 회사에서 플라즈마 관련 업무를 담당하는 영광을 얻게 되었다. 한 분야에서 세 권의 책을 세번 보는 것이 정답이다.


Vertical NAND Flash Memory MOLD층의 플라즈마 식각특성 연구

본 연구에서는 V-NAND 플래시 메모리의 용량을 결정짓는 MOLD층의 식각특성을 알아볼 것이다. MOLD층의 주요 식각특성을 2가지(High Aspect Ratio Contact-hole etching, MOLD etching)로 선정, 그에 따른 샘플을 제작하고 공정특성을 파악한다. HARC etching에선 챔버 바이어스 파워 및 반응물의 화학적 특징에 따른 특성을 파악하려 했으나 공정 장비에 제한이 있고, 미세 패턴의 측정에 문제가 있어 추가 공정이 필요로 했다. MOLD etching에서는 반응 가스 유량, 플라즈마의 파워 전달, 첨가가스에 영향에 따른 식각특성을 알아보고자 했다. 각각의 조건에 따른 식각특성을 파악하기 위해 나머지 공정 조건은 고정시켜 주었고, 첨가된 가스가 존재하는 경우, 반응성이 적은 질소 가스 등의 첨가를 통해 변인통제를 해주었고, 질화막과 산화막의 박막특성의 차이에 따른 영향을 확인하기 위해서 OES센서를 이용해 질화막의 식각종료점을 확인하고자 하였다. 식각공정이 진행되는 동안 하부에 설치된 PIM(Plasma Impedance Monitoring) 센서를 통해 얻은 정보는 데이터 변환을 통해 입력 전압에 따른 플라즈마 파워에 대한 정보를 획득한다. 이 연구를 통해 공정 진행 중 예측하지 못한 결과가 발생하였을 때, 챔버 내의 반응인자인 F라디컬의 분포, 가스유량 및 플라즈마에 작용하는 파워에 대한 영향를 알 수 있기 때문에 공정조건을 임의로 변화시켜주어 결과를 맞춰주던 기존의 방식에서 벗어나, 상황에 맞는 효율적인 공정조건의 변화를 가져올 수 있을 것이다.

[1] D. Kang, J. Gu, and S. Hong, “Statistical Modeling of Backside Passivation Process for TSV Wafer,” 한국전기전자재료학회 하계학술대회, 2013.

[2] 강동현, 구중모, 고영돈, 홍상진, “TSV 웨이퍼 공정용 Si3N4 후막 스트레스에 대한 공정특성 분석,”J. KIEEME, Vol. 27, No. 3, pp. 137-140, 2014.


2015년 2월 졸업 공학석사 장동범


No, it’s not too late!


VNAND 플래시 메모리 제조 공정에서의 PECVD 공정진단을 위한 RF 신호 모니터링 반도체 제조산업에서 플라즈마 공정진단 기술에 대한 중요성이 점점 높아져 가고 있다. 공정진단 기술은 웨이퍼 단위간 공정 제어와 in-situ 공정 오류검출을 하기 위해 중요한 역할을 한다. 본 연구에서는 VNAND 플래시 메모리 제조공정 중에 하나인 MOLD 공정에 대한 공정진단 방법을 제시할 것이다. 먼저 PECVD 챔버를 간단한 회로 모델링을 하여 RF 신호와 증착된 박막과의 관계수식을 유도하였다. 이를 통해 챔버 상부와 하부의 RF 신호를 모니터링하는 시스템을 설계하여 PECVD 공정을 모니터링 하였다. 모니터링 시스템은 검출한 RF 신호의 상대적인 변화를 계산하여 출력한다. RF 센서는 반도체 플라즈마 공정을 분석하는데 널리 이용되고 있다. 또한 공정을 모니터링 할 때 플라즈마에 직접적인 영향을 주지 않는 장점을 가지고 있다. MOLD 공정을 진행하기 이전에 산화막과 질화막 단위공정 최적화를 수행하였고, 산화막과 질화막을 반복적으로 증착하여 12 층의 MOLD 구조를 만들었다. 공정 결과를 확인하기 위해 웨이퍼 단면을 SEM으로 측정하였다. 실험 결과 같은 공정조건에서도 상위 층으로 갈수록 증착된 막의 두께가 증가하였으며, RF 센서 데이터에서는 감소하는 경향성을 확인하였다. 이 결과는 전기적 회로 모델링을 통해 연구한 RF 신호와 박막 두께와의 관계식이 성립함을 실험적으로 확인할 수 있었다. 실험 결과를 신뢰하기 위해서는 더 많은 연구가 필요하지만 RF 신호 모니터링을 통해 플라즈마 공정을 진단하여 반도체 제조 품질향상 및 웨이퍼 손실 최소화 효과를 기대할 수 있다.

[1] 장동범, 유현성, 홍상진, “V-NAND Flash Memory 제조를 위한 PECVD 박막 두께 가상 계측 알고리즘,”제 46회 한국진공학회 동계학술대회 2014.

[2] 장동범 , 이도형 , 홍상진 , “monitoring of RF Signals in PECVD Equipment for Fault Detection in VNAND Flash Memory Manufacturing,” 한국전기전자재료학회 하계학술대회, 2014.

[3] S. Hong, D. Jang, and J. Lee, “High-Speed Real-Time Plasma Discharge Monitoring,” International Symposium on Dry Process, P-18, Japan 2015.


2015년 2월 졸업 공학석사 정인식


“네! 잘 알고 있습니다. 하지만 교수님, 저는 정말 않되는 것인가요?” 라는 질문을 수 십번 반복하고, “죄송합니다!”를 입에 달고 살았지만, 몸으로 보여주는 성실함으로 인해 원하는 기업에 취업할 수 있었습니다. 성실한 모습이 몸에 베인다면 여러분도 문제 없습니다.


통계적 분석방법을 이용한 SiOC(H) 공정최적화 소자사이즈가 ULSI(Ultra–large-scale integrated device)사이즈로 설계되면서, 소자들 사이의 간격이 1um정도로 작아졌다. 이로 인해 반도체 소자를 구성하는데, 많은 문제들이 발생되었다. Signal delay와 noise 문 제 가 metal interconnection 사 이 에 서 capacitive coupling과 crosstalk noise때문에 발생된다. 이러한 문제를 해결하고자 다양한 측면에서 연구가 되었고 그 중 하나가 저유전 물질의 개발이다. 논문을 통해 다양한 저 유전 물질 중 SiOC(H)를 공정 최적화하기 위해 연구 했다. 기존 SiOC(H) 증착을 위한 공정조건 중 O2, 전구체의 유량, 공정 시 온도, RF power를 주요변수로 증착에 영향을 줄 수 있는 변수로 선정하였다. 각 변수들을 2수준 완전요인 설계방법(Two-level Full Factorial Design)의해 실험을 설계하였다. 이를 바탕으로 변수들간의 주효과와 교호작용을 유추해 낼 수 있었으며, 변수들의 상호관계를 분석이 가능하였다. 표면반응분석법을 적용해 변수의 조건에 따른 최적의 박막 증착 조건을 찾을 수 있었다. C-V curve는 the Cu/SiOC(H)/p-Si(100) MIS structures 를 이용해 측정하였다. FT-IR을 통해 박막의 화학적 특성을 분석하였다.

[1] 정인식, 최주미, 장동범, 성현주, 구중모, 홍상진, “통계적 분석을 이용한 TSV non-Bosch 공정 특성 평가,”한국전기전자재료학회 하계학술대회, 2013.

[2] 정인식, 장보은, 홍상진, “화학기상증착을 이용한 SiOCH 박막의 공정특성 분석,”한국전기전자재료학회 추계학술대회, 2014.

2015년 2월 졸업 공학석사 최소망


컴퓨터공학과에서 산업공학을 부전공 하고 전자공학과 대학원에 입학했습니다. 제조혁신을 생각하고 식스시그마를 공부하면서 연구실을 알게 되었고, 많은 좌절과 고뇌 속에서 졸업을 하게 되었습니다. 다양한 분야를 공부했던 이유로 넓은 분야를 볼 수 있었습니다. 지금은 현대 오트론에서 반도체 품질 업무를 담당하고 있습니다.


Use of Hard Mask for Finer (<10 µm) Through-Silicon-Vias (TSVs) Etching

Per recent request for lighter and faster mobile application, three dimensional (3D) semiconductor chip packaging with direct chip to chip interconnection employing through silicon vias (TSVs) became crucial. TSV interconnection technology includes, deep silicon etch for via formation, insulating liner layer deposition, and via filling with conductive metal. This research investigated for deep silicon etch. This research investigated the etch responses of TSV under the same process condition employing three different etch mask materials; photoresist, silicon dioxide, and aluminum. As a result, Aspect-ratio-dependent-etching (ARDE) effect was observed in this research. Differential charging and ion shadowing are considered as its cause. Besides, it was observed that successful via etching with photoresist for lager via size greater than 10 µm; however, hard mask is preferred for smaller sized vias. Interaction between photoresist erosion and ion angular dispersion is considered as the cause of the results.

[1] 최소망, 구중모, 강동현,홍상진, 박원택 “실리콘 관통전극 식각공정 개발을 위한 식각 마스크별 식각 영향 평가,”한국전기전자재료학회 하계학술대회, 2013.

[2] S. Choi and S. Hong, “Use of Hard Mask for Finer (<10 μm)

Through Silicon Vias (TSVs) Etching,” Journal of Trans. EEM,

Vol 16, No. 6, 2015.


2015년 8월 졸업 공학석사 이우제


2학년 겨울방학이 지나고 교수님과 유학상담을 하면서 먼 미래이지만 목표를 세우게 되었습니다. 미국 유학을 준비하면서 불행히도 합격하지 못하였으나, 교수님과 협력하는 네덜란드 기업의 추천을 통해 트웬테 공과대학에 박사과정으로 진학하게 되었습니다. 감사합니다.


Ion Sensitive Field Effect Transistor (ISFET) Based pH

Sensor Development for Internet of Things (IoT)

The term of Internet of Things (IoT) became popular in this technology era. The aim of the IoT changes the paradigm of communication, and expands its form to human to human, things to human, and things to things. Therefore, in this research solid state pH sensor was developed for applying to IoT. Conventional glass tube type pH sensor has some limitation applying to IoT because of its size and fragility. To overcome these disadvantage and expand its application area, semiconductor type pH sensor was designed and fabricated while the research was performed. The semiconductor type pH sensor was designed to be integrated on the 6 inch n-type silicon wafer,. For using the standard technology of semiconductor fabrication, fabrication process was divided into seventeen process module and fifteen photo masks were used for realizing the sensor. After developing of each process modules, integration process was executed.

[1] 이우제, 유현성, 홍상진, “색채치료를 위한 OLED/LED 복합광원 IT 융합 감성조명 시스템, 한국전기전자재료학회 하계학술대회, 2013.

[2] W. Lee, H. Yu, J. Gu, T. Ha, J. Oh,, W. J, and S. Hong, “Ion Sensitive Field Effect Transistor (ISFET) Bsed pH Sensor Design for Lab on a Chip,” BIOTronics 2014.


2016년 2월 졸업 공학석사 정재표


물리학괴에서 전자공학을 복수전공하고 전자공학과 대학원에 진학하게 되었습니다. 물리학과에서 나노측정연구실에서 반도체와 관련된 내용을 공부하면서 반도체에 흥미를 갖게 되어서 반도체공정진단연구소로 진학하게 되었습니다. 학기 초에 PSK라는 기업과 프로젝트를 하면서 그 기업으로 취업을 희망했는데 바라는 대로 이루어 졌습니다. 여러분! 꿈은 이루어 집니다. 조금만 더 현실적인 꿈을 꾸셨으면 합니다.


웨이퍼레벨패키징 디스컴 공정에서 플라즈마 유도 전하축적에 의한 산화막 손상

웨이퍼 단위 패키징에서 Flip-chip Bumping 처리공정 중 Solder-ball을 형성시키기 위해 Solder paste를 금속 패드상에 형성시키기 위한 패터닝 공정을 거쳐야 한다. 이때 감광제의 찌꺼기(Scum)가 남게 된다면 Solder-ball과 패드사이의 접착력이 약해지기 때문에 이를 제거하기 위한 디스컴 공정이 필수적이다. 하지만 노출된 금속패드 상의 플라즈마 공정으로 인해 산화막 층이 안테나 효과로 인한 손상을 입을 수 있다. MOS소자의 게이트 산화막 손상은 디스컴 공정 중 그 플라즈마 환경으로부터 유도된 정전기 전하가 원인이 된다. 플라즈마 환경에서 금속 패드들이 일종의 안테나 역할을 하게 되어 전하들이 금속 패드에 의해 수집되고, 이 수집된 전하들은 SiO2-Si 웨이퍼층 사이에서 포획되는 전하에 영향을 주어 Breakdown 전압를 감소시키는 등 소자 동작에 악영항을 미치게 되는데 이러한 현상을 안테나효과 라고 한다. 본 연구는 MOS 안테나구조를 제작하여 전기적 특성분석 방법 중 하나인 전류-전압 곡선분석을 통하여 플라즈마 식각장비의 인가 Source power 및 N2 gas 비율 그리고 공정압력에 따라 정전기 전하가 산화막에 미치는 영향을 이해하고, 이를 바탕으로 damage를 저감시킬 수 있는 원리에 대한 연구이다.

[1] 정재표, 홍상진 “플라즈마 식각 공정에서 안테나 현상에 의한 게이트 산화막 손상,” 한국전기전자재료학회 하계학술대회 2014.

[2] 정재표, 여현빈, 이종명, 홍상진 “디스컴 공정에서 플라즈마 유도 전하축적에 의한 산화막 손상,” 한국전기전자재료학회 하계학술대회 2015.

2016년 2월 졸업 공학석사 유현성 2016년 2월 졸업 공학석사 장보은 2016년 8월 졸업 공학박사 안종환

2016년 8월 졸업 공학박사 하태민 2017년 2월 졸업 공학박사 Zeeshan Arshad 2017년 2월 졸업 공학석사 황석연 2018년 2월 졸업 공학석사 강건지

2018년 2월 졸업 공학석사 조경재 2018년 2월 졸업 공학석사 이민희 Are you going to be the next?

Only

Six

More

Seats

Remained

Are you going to be the next?

Only

Five

More

Seats

Remained


Only

Four

More

Seats

Remained


Only

Three

More

Seats

Remained


Only

Two

More

Seats

Remained


You

Are

The

Last

One!


2014년 8월 졸업 공학박사 구자명


서른이 조금 못되어 대학에 입학하여 홍상진교수님을 만나게 되었고, 석박사 통합과정으로 대학원에 진학하여 미국 조지어텍에 2년간 방문연구원 생활까지 하게 되었습니다. 힘든 점이 있으면 언제든지 교수님을 찾아가세요. 빈손으로 오는 경우는 없을 겁니다.


Sensor-Based Advanced Process Control for Through Silicon Via Fabrication in Wafer Level

Packaging

This research proposes a new advanced process control (APC) system for the TSV etching using statistical techniques to resolve those challenges. Endpoint detection (EPD) techniques are critical for controlling TSV diameter and profile after the fabrication process, and especially detecting the endpoint for low open areas presents a serious challenge in the via last approach to process engineers. In this thesis, the partial least squares-support vector machine (PLS-SVM) hybrid model using optical emission spectroscopy (OES) data are successfully demonstrated for an EPD of silicon etching with SiO2 as an etch stop layer, and the accurate of proposed EPD model have been verified using the various TSV diameter 120, 80, and 25 µm with the low open area TSVs. In TSV fabrication process, TSV depth measurement of all wafers is essential to maintain high yield and wafer quality. However, there are limits such as high cost and (low throughput using an actual metrology, i.e. scanning electron microscope (SEM), and only few wafers in a lot are monitored in practice. In this research, we presented a virtual metrology (VM) system for TSV depth measurement after etching process. The proposed VM system is based on PLS regression (PLSR) and neural networks (NN) using OES data to predict TSV depth. Real operational data taken during TSVs etching process along with 80 and 25 µm diameter TSVs are used in order to verify the quality of the prediction accuracy of the proposed VM model.

[1] J. Gu, P. Thadesar, A. Dembla, M. Bakir, G. May, and S. Hong, “Endpoint Detection in Low Open Area TSV Fabrication Using Optical Emission Spectroscopy,” IEEE Trans. CPMT, Vol 4, No. 7, pp. 1251-1260, 2014.

[2] H. Oh, J. Gu, S. Hong, G. May, and M. Bakir, “High-aspect ratio through-silicon vias for the integration of microfluidic cooling with 3D microsystems,” Microelectronic Engineering, Vol 142, pp. 30-35, 2015.

Documents

APLE - indcoop.mju.ac.krindcoop.mju.ac.kr/asp/board/natsboard/data/lab/연구실+졸업생...Analysis (FMEA) of Tombstone Defect in Flexible Printed Circuit Bo ... component and board