Apostila Codificadores

5/10/2018 Apostila Codificadores - slidepdf.com

http://slidepdf.com/reader/full/apostila-codificadores 1/28

UNIVERSIDADE FEDERAL DE UBERLÂNDIA FACULDADE DE ENGENHARIA ELÉTRICA

Apostila de Eletrônica Digital

CAPÍTULO V

Circuitos Combinacionais - Parte II

Neste capítulo serão estudados os codificadores, decodificadores e os circuitos

aritméticos, que são circuitos combinacionais empregados principalmente na arquitetura

interna de circuitos integrados e, ainda, em sistemas digitais.

Para a construção dos codificadores e decodificadores serão apresentados os

códigos digitais mais conhecidos e de maior utilidade.

5.1 Códigos

São vários os códigos dentro do campo da eletrônica digital, existindo situações

em que a aplicação de um é mais vantajoso em relação a outro.

5.1.1 Código BCD 8421

BCD ou “Binary Coded Decimal” significa uma codificação do sistema binário

em decimal. Os termos seguintes 8421 significam os valores dos algarismos num dado

número binário e representam respectivamente: 23, 22, 21 e 20.

BCD 8421DecimalA B C D

0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 1

8 1 0 0 09 1 0 0 1

85





O número de bits de um código é o número de dígitos binários que este possui.

Desta forma, o código BCD 8421 é um código de 4 bits.

5.1.2 Códigos BCD 7421, BCD 5211 e BDC 2421

A regra de conversão destes códigos para o sistema decimal é análoga à vista

para o BCD 8421.

Decimal BCD 7421 BCD 5211 BDC 24210 0000 0000 00001 0001 0001 00012 0010 0011 00103 0011 0101 00114 0100 0111 01005 0101 1000 10116 0110 1001 11007 1000 1011 11018 1001 1101 11109 1010 1111 1111

5.1.3 Código Excesso 3

Este código é composto pela transformação do número decimal em binário,

somando-se 3 unidades, ou seja: 010 = 0000 + 3 unidades (11) = 0011.

Excesso 3DecimalA B C D

0 0 0 1 11 0 1 0 02 0 1 0 13 0 1 1 04 0 1 1 15 1 0 0 06 1 0 0 17 1 0 1 0

8 1 0 1 19 1 1 0 0

86





5.1.4 Código Gray

Sua principal característica é que de um número a outro apenas um bit varia.

GrayDecimal

A B C D0 0 0 0 01 0 0 0 12 0 0 1 13 0 0 1 04 0 1 1 0

5 0 1 1 16 0 1 0 17 0 1 0 08 1 1 0 09 1 1 0 1

10 1 1 1 111 1 1 1 012 1 0 1 013 1 0 1 114 1 0 0 115 1 0 0 0

5.1.5 Código de 5 Bits: 2 entre 5

Trata-se de um código que possui sempre dois bits iguais a 1, dentro de 5 bits.

2 entre 5Decimal

A B C D E0 0 0 0 1 11 0 0 1 0 12 0 0 1 1 03 0 1 0 0 14 0 1 0 1 05 0 1 1 0 06 1 0 0 0 17 1 0 0 1 08 1 0 1 0 0

9 1 1 0 0 0

87





5.1.6 Código de 5 Bits: Johnson

Trata-se de um código que será utilizado na construção do contador Johnson.

JohnsonDecimal

A B C D E0 0 0 0 0 01 0 0 0 0 12 0 0 0 1 13 0 0 1 1 14 0 1 1 1 15 1 1 1 1 1

6 1 1 1 1 07 1 1 1 0 08 1 1 0 0 09 1 0 0 0 0

5.1.7 Código 9876543210

Este código é composto por 10 bits, dentre os quais somente um algarismo vale

1 em cada caso, acendendo assim o algarismo correspondente.

Decimal 9 8 7 6 5 4 3 2 1 00 0 0 0 0 0 0 0 0 0 11 0 0 0 0 0 0 0 0 1 02 0 0 0 0 0 0 0 1 0 03 0 0 0 0 0 0 1 0 0 04 0 0 0 0 0 1 0 0 0 05 0 0 0 0 1 0 0 0 0 06 0 0 0 1 0 0 0 0 0 07 0 0 1 0 0 0 0 0 0 08 0 1 0 0 0 0 0 0 0 09 1 0 0 0 0 0 0 0 0 0

5.2 Codificadores e Decodificadores

Será trato, neste item, de circuitos que efetuam a passagem de um determinado

código para outro.

Os codificadores são circuitos combinacionais que possibilitam a passagem de

um código conhecido para um desconhecido. Os circuitos decodificadores fazem oinverso, ou seja, passam um código desconhecido para um conhecido.

88





Equipamentos digitais e alguns sistemas de computação têm seus dados de

entrada expressos em decimal, facilitando o trabalho do operador. Entretanto, estesdados são processados internamente em binário e o trabalho de conversão é realizado

pelos circuitos codificadores. Os dados já processados são novamente convertidos em

decimal, na forma compatível para um mostrador digital apresentar os algarismos. Este

trabalho é feito pelos circuitos decodificadores.

Decimal0,1,....,9

Codificador Processador Aritmético

Decodificador

Binário Decimal

5.2.1 Codificador Decimal → Binário

Será desenvolvido o circuito lógico que realiza a codificação de Decimal em

Binário (BCD8421). Neste circuito serão utilizadas portas TTL. Uma das

características da família TTL é que os terminais de entrada em vazio

(desconectados) são equivalentes a nível lógico 1.

Codificador Decima/Binário

Ch0

Ch9

Ch1

Ch2

.

.

.

.

ABCD

Chave A B C DCh0 0 0 0 0Ch1 0 0 0 1Ch2 0 0 1 0Ch3 0 0 1 1Ch4 0 1 0 0Ch5 0 1 0 1Ch6 0 1 1 0Ch7 0 1 1 1Ch8 1 0 0 0Ch9 1 0 0 1

89





Através da tabela conclui-se que:

A = 1, quando: Ch8 ou Ch9 for acionada.B = 1, quando: Ch4, Ch5, Ch6, ou Ch7 for acionada.

C = 1, quando: Ch2, Ch3, Ch6, ou Ch7 for acionada.

D = 1, quando: Ch1, Ch3, Ch5, Ch7 ou Ch9 for acionada.

Desta forma, o circuito lógico é dado por:

C

h 0

C

h 1

C

h 2

C

h 3

C

h 4

C

h 5

C

h 6

C

h 7

C

h 8

C

h 9

A

B

C

D

5.2.2 Decodificador Binário → Decimal

Será montada a tabela da verdade do circuito cujas entradas são bits do código

BCD 8421 e as saídas são os respectivos bits do código decimal 9876543210

BCD 8421 Código 9876543210A B C D S9 S8 S7 S6 S5 S4 S3 S2 S1 S00 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 1 0 0 0 0 0 0 0 0 1 00 0 1 0 0 0 0 0 0 0 0 1 0 00 0 1 1 0 0 0 0 0 0 1 0 0 00 1 0 0 0 0 0 0 0 1 0 0 0 00 1 0 1 0 0 0 0 1 0 0 0 0 00 1 1 0 0 0 0 1 0 0 0 0 0 00 1 1 1 0 0 1 0 0 0 0 0 0 01 0 0 0 0 1 0 0 0 0 0 0 0 01 0 0 1 1 0 0 0 0 0 0 0 0 0

90





O próximo passo e transpor cada saída da tabela para o digrama de Karnaugh.

Deve-se observar que o código BCD 8421 não possui números maiores que 9 e assim,tanto faz o valor assumido nas possibilidades excedentes, o que indica que estes valores

são irrelevantes (x) no mapa de Karnaugh.

A

A

D

C

D D

B

B

B

C

0 0 0 0

0 0 0 0

X X X X

0 1 X X

Mapa para S9

S9 AD=

A

A

D

C

D D

B

B

B

C

0 0 0 0

0 0 0 0

X X X X

1 0 X X

Mapa para S8 __

S8 A D=

A

A

D

C

D D

B

B

B

C

0 0 0 0

0 0 1 0

X X X X

0 0 X X

Mapa para S7

S7 BCD=

A

A

D

C

D D

B

B

B

C

0 0 0 0

0 0 0 1

X X X X

0 0 X X

Mapa para S6 __

S6 BC D=

A

A

D

C

D D

B

B

B

C

0 0 0 0

0 1 0 0

X X X X

0 0 X X

Mapa para S5 __

S5 B C D=

A

A

D

C

D D

B

B

B

C

0 0 0 0

1 0 0 0

X X X X

0 0 X X

Mapa para S4 __ __

S4 B C D=

91





A

A

D

C

D D

B

B

B

C

0 0 1 0

0 0 0 0

X X X X

0 0 X X

Mapa para S3 __

S3 B CD=

A

A

D

C

D

B

B

B

C

0 0 0 1

0 0 0 0

X X X X

0 0 X X

D

Mapa para S2 __ __

S2 B C D=

A

A

D

C

D D

B

B

B

C

0 1 0 0

0 0 0 0

X X X X

0 0 X X

Mapa para S1 __ __ __

S1 A B C D=

A

A

D

C

D

B

B

B

C

1 0 0 0

0 0 0 0

X X X X

0 0 X X

D

Mapa para S0 __ __ __ __

S0 A B C D=

O circuito decodificador é obtido das expressões simplificadas. Assim:C DBA

S8

S9

S7

S6

S5

S4

S3

S2

S1

S0

92





5.2.3 Decodificador BCD 8421 → Excesso 3

Será projetado o circuito que decodifica o código BCD 8421 para excesso 3.

BCD 8421 Excesso 3A B C D S3 S2 S1 S00 0 0 0 0 0 1 10 0 0 1 0 1 0 00 0 1 0 0 1 0 10 0 1 1 0 1 1 00 1 0 0 0 1 1 1

0 1 0 1 1 0 0 00 1 1 0 1 0 0 10 1 1 1 1 0 1 01 0 0 0 1 0 1 11 0 0 1 1 1 0 0

Para simplificar as expressões, monta-se o diagrama de Veitch-Karnaugh.

A

A

D

C

D D

B

B

B

C

0 0 0 0

0 1 1 1

X X X X

1 1 X X

Mapa para S3

S3 A BD BC= + +

A

A

D

C

B

B

B

C

0 1 1 1

1 0 0 0

X X X X

0 1 X X

D D

Mapa para S2 __ __ __ __

S2 B D B C B C D= + +

A

A

D

C

D D

B

B

B

C

1 0 1 0

1 0 1 0

X X X X

1 0 X X

Mapa para S1 __ __ S1 C D CD C D= + =

D

C

D D

C

1 0 0 1

1 0 0 1

X X X X

X 0 X X

B

B

B

A

A

Mapa para S0 __ S0 D=

93





O circuito decodificador, obtido das expressões simplificadas é dado por:

C DBA

S3

S2

S1

S0

Seguindo os procedimentos adotados é possível construir qualquer circuitocodificador/decodificador que possibilita a conversão entre qualquer código.

5.2.4 Decodificador para Display de 7 segmentos

O display de 7 segmentos possibilita a escrita de números decimais de 0 a 9 e

alguns outros símbolos que podem ser letras ou sinais. A Figura a seguir ilustra um

display genérico com a nomenclatura de identificação dos segmentos.

a

b

c

d

e

f

g

Existem várias tecnologias de fabricação de display e será utilizada a maiscomum, que é o display a led. Existem dois tipos: catodo comum e anodo comum.

94





O catodo comum possui todos os catodos dos led’s interligados e, desta forma,

necessita-se aplicar nível 1 em cada anodo para acender. No display tipo anodo comumé necessário aplicar nível 0 ao catodo correspondente para acender.

A título de exemplo será elaborado um decodificador, a partir de um código

BCD 8421, que escreve a seqüência de 0 a 9 em um display de 7 segmentos de catodo

comum ( aplica-se nível 1 para acender).

Decodificador

BCD/7 segmentos

ABCD

A tabela abaixo mostra o código de entrada de 4 bits e os níveis aplicados em

cada segmento.

BCD 8421 Código para 7 segmentosCaracteres Display

A B C D a b c d e f g

0

a

b

c

d

e

f

0 0 0 0 1 1 1 1 1 1 0

1 b

c

0 0 0 1 0 1 1 0 0 0 0

2

a

b

d

eg

0 0 1 0 1 1 0 1 1 0 1

3

a

b

c

d

g

0 0 1 1 1 1 1 1 0 0 1

4 b

c

f

g

0 1 0 0 0 1 1 0 0 1 1

95





5

a

c

d

f

g

0 1 0 1 1 0 1 1 0 1 1

6

a

c

d

e

f

g

0 1 1 0 1 0 1 1 1 1 1

7

a

b

c

0 1 1 1 1 1 1 0 0 0 0

8

a

b

c

d

e

f

g

1 0 0 0 1 1 1 1 1 1 1

9

a

b

c

d

f

g

1 0 0 1 1 1 1 1 0 1 1

Para simplificar o circuito de saída basta utilizar o diagrama de Karnaugh. Os

termos que não são representados na tabela serão considerados irrelevantes.

A

A

C

D

B

B

B

C

1 0 1 1

0 1 1 1

X X X X

1 1 X X

D D

Mapa para (a)

a A C B D= + +

A

A

B

B

B

1 1 1 1

1 0 1 0

X X X X

1 1 X X

D D D

C C

Mapa para (b) __

b B C D= +

96





A

A

D

C

D D

B

B

B

C

1 1 1 01 1 1 1

X X X X

1 1 X X

Mapa para (c)

__

c B C D= + +

A

A

D

C

D

B

B

B

1 0 1 1

0 1 0 1

X X X X

1 1 X X

C

D

B1

C

1

X1

D

Mapa para (d) __ __ __ __ __

d A B D B C C D B C D= + + + +

A

A

D

C

D

B

B

B

C

1 0 0 1

0 0 0 1

X X X X

1 0 X X B

1

X

1

XA

D

11

D D

11

Mapa para (e)

__ __ __ e B D C D= +

A

D

C

D D

B

B

C

1 0 0 0

1 1 0 1

X X X X

1 1 X XA

B

Mapa para (f) __ __ __ __

f A B D B C B D= + + +

A

A

B

B

B

0 0 1 1

1 1 0 1

X X X X

1 1 X X

D D D

C C

Mapa para (g) __

g A C D B C= + + ⊕

O circuito lógico obtido das expressões simplificadas é visto na figura a seguir.

97





C DBA

a

b

c

d

e

f

98





5.3 Circuitos aritméticos

Circuitos aritméticos são circuitos combinacionais utilizados, principalmente, para construir a ULA (Unidade Lógica Aritmética) dos microprocessadores e são

encontrados disponíveis em circuitos integrados comerciais.

5.3.1 Meio Somador

O meio somador possibilita efetuar a soma de números binários com somente 1

algarismo.

Assim, pode-se construir a tabela da verdade da soma de 2 números binários de

1 algarismo, definindo TS como transporte de saída.

A B S TS

0 0 0 00 1 1 01 0 1 01 1 0 1

Utilizando a tabela, pode-se montar um circuito que possui como entrada as

variáveis booleanas A e B, e como saída, a soma dos algarismos S e o respectivo

transporte de saída TS. As expressões características extraídas da tabela são:

S A B= ⊕

ST A= B

Circuito extraído das equações acima. Representação em blocos do circuito.

A

B

S

TS

MEIOSOMADOR

A

B

S

TS

O meio somador é conhecido por Half adder e o transporte TS por carry out.

99





5.3.2 Somador Completo

O somador completo é um circuito lógico utilizado para fazer a soma de 2números binários de mais de 1 algarismo, pois possibilita a introdução do transporte de

entrada TE proveniente da coluna anterior.

A tabela da verdade do somador completo está descrita abaixo.

A B TE S TS

0 0 0 0 00 0 1 1 0

0 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

As expressões características, sem simplificações, de um somador completo são:

__ __ __ ___ __ ___

E E ES A B T A BT A B T A BT= + + + E

__ __ ___

S E E E ET A BT A B T A BT A BT= + + +

Transpondo para o diagrama de Veitch-Karnaugh, tem-se:

Diagrama para S: Diagrama para TS

A

BB

A

TE

0 0

0 01

1 1

1

TE TE

A

BB

A

TE

0 0

10 1

1

1

TE TE

0

ES A B T= ⊕ ⊕ TS =BTE + ATE + AB

Das equações simplificadas é montado o circuito lógico do somador completo.

100





A

B S

TS

TE

Circuito lógico do somador completo.

A representação em blocos do circuito é dada por:

SOMADOR COMPLETO

A

B

S

TSTE

O circuito somador completo é conhecido por Full Adder, sendo a entrada do

transporte TE denominada de carry in.

Para exemplificar, será montado um sistema em blocos que efetua a soma de

dois números de 4 bits, conforme o esquema a seguir. Este raciocínio pode ser estendido

para qualquer quantidade de bits.

A3 A A A2 1 0

B3 B B B2 1 0+

S4 S S S3 2 1 S0

Para se efetuar a soma dos bits A0 e B0 pode-se utilizar um meio somador, pois

não existe transporte de entrada. Para as demais colunas deve-se utilizar o somador completo, pois TE deve ser considerado. Desta forma, tem-se:

101





MEIOSOMADOR

A B

STS

SOMADOR COMPLETO

TEA B

STS

SOMADOR COMPLETO

TEA B

STS

SOMADOR COMPLETO

TEA B

STS

A2 B2A3 B3 A1 B1 A0 B0

S4 S3 S2 S1 S0

5.3.3 Somador Completo a partir de Meio Somadores

É possível construir um somador completo a partir de 2 meio somadores. Para

isto, analisa-se as expressões de ambos os blocos:

• Meio Somador: S A B= ⊕

ST A= B

) B

•

Somador Completo: ES A B T= ⊕ ⊕

__ __ ___

S E E E ET A BT A B T A BT A BT= + + +

Fatorando a expressão de TS, tem-se:

__ __ ___

S E E ET T (A B A B) A B(T T= + + + ∴ S ET T (A B) A= ⊕ +

A saída S é obtida ligando-se os 2 meio somadores em cascata.

MEIOSOMADOR

X

Y

S

TS1

MEIOSOMADOR

X

Y

S

TS2

AB

A + B + TEA + BA

B

TE

(A + B) TE

Observa-se que as saídas TS1 e TS2 são os termos que compõem a expressão deTS e, desta forma, basta soma-los utilizando a porta OU.

102





MEIOSOMADOR

X

Y

S

TS1

MEIOSOMADOR

X

Y

S

TS2

S=A + B + TEA

B

TE

T TS E= (A + B)+AB

Somador completo construído a partir de 2 meio somadores.

5.3.4 Meio Subtrator

O meio subtrator efetuar a subtração de 2 números binários com somente 1

algarismo. Desta forma, pode-se montar a tabela da verdade considerando a operação de

subtração de 2 números binários de 1 algarismo (A-B).

A B S TS

0 0 0 00 1 1 11 0 1 01 1 0 0

Pode-se montar o circuito lógico que executa a tabela, tendo como entrada as

variáveis booleanas A e B, e como saída, a subtração S e o transporte de saída TS. As

expressões características extraídas do circuito são:

S A B= ⊕

__

ST A= B

Circuito extraído das equações acima. Representação em blocos do circuito.

A

B

S

TS

MEIOSUBTRATOR

A

B

S

TS

O meio subtrator é conhecido por Half subtractor.

103





5.3.5 Subtrator Completo

O subtrator completo é utilizado para fazer a subtração de 2 números binários demais de 1 algarismo, pois possibilita a introdução do transporte de entrada TE

proveniente da coluna anterior.

A tabela da verdade do subtrator completo é dada por:

A B TE S TS

0 0 0 0 00 0 1 1 1

0 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1

As expressões características, sem simplificações, de um subtrator completo são:

__ __ __ ___ __ ___

E E ES A B T A BT A B T A BT= + + + E

E

__ __ __ ___ __

S E E ET A B T A BT A BT A BT= + + +

Transpondo para o diagrama de Veitch-Karnaugh, tem-se:

Diagrama para S: Diagrama para TS

A

BB

A

TE

0 0

0 01

1 1

1

TE TE

A

BB

A

TE

0 1

00 0

1

1

TE TE

1

ES A B T= ⊕ ⊕ __ __

S ET A B A T BT= + + E

Das equações simplificadas é montado o circuito lógico do subtrator completo.

104





A

B S

TS

TE

Circuito lógico do subtrator completo.

A representação em blocos do circuito é dada por:

SUBTRATOR COMPLETO

A

B

S

TSTE

O subtrator completo é conhecido por Full subtractor.

Da mesma forma, pode-se esquematizar um sistema subtrator para 2 números de

m bits, onde m=n+1.

MEIOSUBTRATOR

A B

STS

SUBTRATOR

COMPLETO

TEA B

STS

SUBTRATOR

COMPLETO

TEA B

STS

SUBTRATOR

COMPLETO

TEA B

STS

An-1 Bn-1An Bn A1 B1 A0 B0

Sn Sn-1 S1 S0

....

....

Neste sistema, a saída de transporte TS do último bloco é desnecessária se o

minuendo (An...A0) for maior ou igual ao subtraendo (Bn...B0), porém poderá ser

utilizada no caso contrário para indicar que o resultado é negativo, estando, então, nanotação do complemento de 2.

105





5.3.5.1 Notação de Números Binários Positivos e Negativos

A representação de números binários positivos e negativos pode ser feitautilizando-se os sinais + ou – respectivamente. Na prática, estes sinais não podem ser

utilizados, pois tudo deve ser codificado em 0 ou 1, nos hardwares que processam as

operações aritméticas. Desta forma, utiliza-se um bit de sinal colocado na posição de

algarismo mais significativo. Se o número for positivo, o bit de sinal será 0, se o número

for negativo este será 1. Este processo de representação é conhecido por Sinal módulo.

Exemplo: 7310 = 10010012 -7310 = -10010012

Portanto: +10010012 = 010010012 (0 indica número positivo).

-10010012 = 110010012 (1 indica número negativo).

Uma outra forma de representar número binário negativo é a notação do

complemento de 2. Para obtê-lo é necessário primeiramente converter o número em

complemento de 1.

A obtenção do complemento de 1 de um número binário se dá pela troca de cada bit do número pelo seu inversor ou complemento, ou seja, o complemento de 1 de

100110112 é 011001002.

O complemento de 2 é obtido somando-se 1 ao complemento de 1 do número

binário inicial.

Exemplo: Número binário: 11001101

Complemento de 1: 00110010

+1

Complemento de 2: 00110011

A representação na notação do complemento de 2 do número –110011012 é

001100112.

O complemento de 2 de um número binário positivo é o próprio número binário.

A tabela a seguir ilustra a representação dos números –910 a +810 no sistema binário de 4 bits utilizando a notação do complemento de 2.

106





Decimal -9 -8 -7 -6 -5 -4 -3 -2 -1

Binário -1001 -1000 -0111 -0110 -0101 -0100 -0011 -0010 -0001

Compl. de 2 0111 1000 1001 1010 1011 1100 1101 1110 1111

Decimal 0 +1 +2 +3 +4 +5 +6 +7 +8

Binário 0000 +0001 +0010 +0011 +0100 +0101 +0110 +0111 +1000

Compl. de 2 0000 0001 0010 0011 0100 0101 0110 0111 1000

Para a conversão de um número na notação do complemento de 2 para a notação

binária normal basta realizar novamente o complemento de 2 do resultado.

A notação do complemento de 2 pode ser utilizado para efetuar operações

aritméticas que envolvam soma ou subtração. Um número negativo pode ser somado a

um número positivo e assim realizar a operação de subtração, ou seja, a operação

110101112 - 1001012 equivale a soma de um número binário positivo com outro

negativo: N1 + (-N2). Para encontrar a solução é necessário obter o complemento de 2

do número negativo com o mesmo número de bits do outro membro, efetuar a soma e

eliminar o bit em excesso. O bit em excesso é aquele que ultrapassa o número de bits

considerado (número de bits do primeiro membro da operação).

A vantagem deste processo é que se pode utilizar somente o circuito somador

para efetuar as operações de adição e subtração.

Do exemplo acima: 110101112 - 1001012

• O complemento de 1 de 100101 considerando 8 bits (primeiro membro) é:

00100101 → 11011010

• O complemento de 2 é dado por: 11011010 + 1 = 11011011

• A operação de subtração é efetuada da seguinte forma:

11010111

+ 11011011

110110010Estouro do número de bits considerado →

Assim: 110101112 - 1001012 = 101100102

107





5.3.6 Subtrator Completo a partir de Meio Subtratores

É possível construir um subtrator completo utilizando 2 meio subtratores e uma porta OU. Para isto, analisa-se as expressões de ambos os blocos:

• Meio Subtrator: S A B= ⊕

__

ST A= B

E

) B

B

• Subtrator Completo: ES A B T= ⊕ ⊕

__ __ __ ___ __

S E E ET A B T A BT A BT A BT= + + +

Fatorando a expressão de TS, tem-se: __ __ __ ___

S E E ET T (A B A B) A B(T T= + + + ∴ __

S ET T (A B) A= +

ou T T ________ __

S E (A B) A= ⊕ +

A saída S é obtida ligando-se os 2 meio somadores em cascata.

MEIOSOMADOR

X

Y

S

TS1

MEIOSOMADOR

X

Y

S

TS2

AB

A + B + TEA + BA

B

TE

(A + B) TE

Observa-se que TS1 e TS2 são os termos que compõem a expressão de TS do

subtrator completo e, desta forma, basta realizar a soma booleana utilizando a porta OU.

MEIOSOMADOR

X

Y

S

TS1

MEIOSOMADOR

X

Y

S

TS2

S=A + B + TEA

B

TE

T TS E= (A + B)+AB

Subtrator completo construído a partir de 2 meio subtratores.

108





5.3.7 Somador/Subtrator Completo

Será esquematizado um circuito que efetua as duas operações. Para isto, seráintroduzida uma entrada (M) que permanecendo em nível 0, faz circuito executar uma

soma completa, e permanecendo e nível 1, realiza uma subtração completa.

M A B TE S TS

0 0 0 0 0 00 0 0 1 1 00 0 1 0 1 00 0 1 1 0 1

0 1 0 0 1 00 1 0 1 0 10 1 1 0 0 10 1 1 1 1 11 0 0 0 0 01 0 0 1 1 11 0 1 0 1 11 0 1 1 0 11 1 0 0 1 01 1 0 1 0 0

1 1 1 0 0 01 1 1 1 1 1

As saídas S e TS podem ser simplificadas utilizando o mapa de karnaugh.

Mapa para S Mapa para TS

M

M

A

A

A

0 1 0 1

1 0 1 0

1 0 1 0

0 1 0 1

TE

B B

TETE

M

M

A

A

A

0 0 1 0

0 1 1 1

0 0 1 0

0 1 1 1

TE

B B

TETE

Equação de S: __ ___ __ __ __ ___ E E ES A B T A B T A BT A BT= + + + E

SubtraçãoCompleta

SomaCompleta

109





Fatorando a expressão encontra-se: __ __ ___ __ ___

E E ES A(B T BT ) A(B T BT= + + + E )

)

)

__

E ES A(B T ) A(B T= ⊕ + __ _________

E ES A(B T ) A(B T= ⊕ + ⊕

ES A B T∴ = ⊕ ⊕

E

)

E )

E )

Equação de TS: ___ ___ __ __

S E ET BT M A B M A T M A B M A T= + + + +

Fatorando a expressão encontra-se: ___ __ ___ __

S E ET BT B( M A M A) T ( M A M A= + + + + ___ __

S ET BT ( M A M A).(B T= + + +

S ET BT (M A).(B T= + ⊕ +

Pode-se, então, esquematizar o circuito:

A

B S

TS

TE

M

A representação, em blocos, do somador/subtrator completo é:

SOMADOR/SUBTRATOR

COMPLETO

A

B

S

TSTE M

110





5.4 EXERCÍCIOS PROPOSTOS

5.4.1) Elabore um codificador Decimal/Binário para, a partir de um teclado com

chaves numeradas de 0 a 3, fornecer nas saídas o código correspondente. Considere que

as entradas das portas em vazio equivalem à aplicação de nível lógico 1.

5.4.2) Projete um circuito combinacional para em um conjunto de 4 fios,

fornecer nível 0 em apenas um deles por vez (estando os demais em nível 1), conforme

seleção binária aplicada às entradas digitais.

5.4.3) Elabore um decodificador 3 para 8 onde, conforme as combinações entre

os 3 fios de entrada, 1 entre os 8 fios de saída é ativado (nível 1).

5.4.4) Desenvolva um circuito que transforme o código BCD8421 para o código

de Johnson.

5.4.5) Projete um decodificador do código Gray para o excesso 3. Dê apenas as

expressões simplificadas.

5.4.6) Projete um decodificador para, a partir de um código binário, escrever a

seqüência de 1 a 5 em um display de 7 segmentos catodo comum.

5.4.7) Escrever a seqüência da figura abaixo em um display de 7 segmentos

anodo comum, a partir de um código binário.

0 1 2 3 4 5 6 7

Caractere

Caso

5.4.8) Monte a tabela e simplifique as expressões do decodificador de código

Gray para hexadecimal, visualizado em um display de 7 segmentos catodo comum.

111





5.4.9) Faça o projeto e desenhe o circuito para, a partir de um código binário,

escrever a seqüência do sistema hexadecimal em um display de 7 segmentos anodocomum.

5.4.10) Mostre como um bloco somador completo pode ser utilizado para efetuar

a soma de 3 números de 1 bit.

5.4.11) Esquematize, em blocos, um sistema subtrator para 2 números de 4 bits.

5.4.12) Utilizando o sistema obtido no exercício 5.4.11, faça um estudo e

conclua qual o resultado obtido no caso de o minuendo (A3 A2 A1 A0) ser menor que o

subtraendo (B3 B2 B1 B0).

5.4.13) Elabore um circuito meio somador (M=0) / meio subtrator (M=1).

5.4.14) Esquematize, em blocos, um sistema somador/subtrator completo para 2

números de 4 bits.

5.4.15) Utilizando blocos de somadores completos, elabore um sistema subtrator

para 2 números de 2 bits.

5.4.16) Utilizando blocos de somadores completos, elabore um sistema para 2

números de 2 bits que faça soma ou subtração, conforme o nível aplicado a uma entrada

de controle M. (M=0 para soma e M=1 para subtração).

RESPOSTA DOS EXERCÍCIOS - NO XEROX

112

Documents

Apostila Codificadores