Arhitektura (odgovori)
1. Struktura savremenog raunara veoma je slina strukturifon
Nojmanove maine(projektovane kasnih 1940. godina) Sve savremene
konstrukcije racunara su zasnovane na von Nojmanovoj arhitekturi,
koja ima 3 kljucna koncepta: podaci i instrukcije se skladiste u
jednoj memoriji za citanje i upisivanje, sadrzaj te memorije se
moze adresirati po lokaciji nebitno koja je vrsta podataka,
izvrsenje se desava na sekvencijalan nacin od jedne do sledece
instrukcije. Fon Nojmanova maina se sastojala odprocesora.
Generacije: 1. I generacija (karakterie je korienje vakuumskih cevi
i kablovskih veza izmeu elemenata; Ovi elelmenti su bili veliki,
troili su mnogo struje i oslobaali veliku koliinu toplote; Za
skladitenje programa i podataka koristile su se razliite
memorije(magnetne trake i doboi); Za pisanje programa koristio se
mainski jezik; Najpoznatiji raunari ove generacije bili su UNIAC,
ENIAC i EDVAC) 2. II generacija (karakteriu je tranzistori koji su
se ugraivali umesto elektronskih cevi; Bili su jeftiniji, bri,
manji, troili su manje energije I razvijali manje toplote) 3. III
generacija (karakterie je upotreba ipa; ipovi se odlikuju malim
dimenzijama, niskom cenom, pouzdanou, malom potronjom struje; Za
skladitenje podataka I programa koristile su se magnetne trake; Za
upravljanje I kontrolu raunara razvili su se operativni sistemi) 4.
IV generacija (mikroprocesor objedinjuje dva dostigua: zamenjuje
hiljade integrisanih kola jednim, manjim ipom I objedinjuje sve
funkcije jednog raunara; Prvi mikroprocesorski ip razvila je
kompanija INTEL; karakteristike: smanjena dimenizija
raunara,poveani kapacitet glavne I periferijske memorije; znatno
bre obrade podataka)5. V generacija (zasnovana je na konstrukciji
paralelne arhitekture koji omoguavaju istovremeni rad vie procesora
na reavanju odreenog zadatka; Ova generacija se bazira na vetakoj
inteligenciji; karakterie je razvoj neuronskih mrea koje bi trebalo
da istovremeno obrauju veliki broj informacija korienjem vie
hiljada procesora)2. Procesorski registri su memorijske lokacije za
unutranje skladitenje u CPU. Po nainu pristupa: registri vidljivi
korisniku i upravljaki i statusni registri Po nameni: registri
podataka, adresni registri:- za izvrenje instrukcija: programski
broja (PC Program Counter), instrukcijski registar (IR Instruction
Register)statusni registri (PSW Program Status Word)3. Prekidi-
Prekidanje normalnog rada procesora.Naini generisanja
prekida:-programski prekid (prekoraenje, deljenje nulom)-tajmer
(istek vremenskog intervala)-U/I prekid (zavretak U/I
operacije)-otkaz hardveraRutine za obradu prekida (Interrupt
Handler Routine)- poziva se nakon prijema zahteva za prekid- svaki
prekid ima broj i odgovarajuu rutinu za obradu- nakon zavretka
obrade prekida, nastavlja se normalan radSpoljanji prekidi
Spoljanje zahteve za prekid mogu da generiu: kontroleri periferija
da bi procesoru signalizirali spremnost za prenos podataka,
uredjaji raunara koji kontroliu ispravnost napona napajanja,
transfera na magistrali, rada memorije itd.Unutranji prekidi
Unutranje zahteve za prekid generie procesor: kao rezultat
otkrivene nekorektnosti u izvravanju tekue instrukcije (nelegalan
kod operacije, nelegalno adresiranje, greka prilikom deljenja,
itd.), ako je zadat takav reim rada procesora, kroz postavljanje
bita T u programskoj statusnoj rei PSW, da se posle svake
instrukcije skae na odrenenu prekidnu rutinu I kao rezultat
izvravanja instrukcije prekida INT.4. Magistrala je komunkaciona
putanja koja povezuje dva ili vise uredjaja. Ona je deljeni
prenosni medijum. Vise uredjaja se prikljucuje na nju a signal koji
prenosi bilo koji od njih, na raspolaganju je ostalim za prijem.
Ako dva uredjaja predaju u istom vremenskom intervalu, signali ce
se preklopiti i pokvariti, tako da samo jedan uredjaj moze uspesno
da predaje istovremeno. Ona se sastoji od vise komunikacionih
linija, svaka komponente se naziva sistemska magistrala. Ako se
magistralom poveze veliki broj uredjaja to lose utice na
performanse, zato sto je njena duzina veca a samim tim i kasnjenje.
To je vreme potrebno uredjajima da usaglase koriscenje magistrale.
Takodje moze postati usko grlo kada je zbir zahteva blizu njenog
kapaciteta. Tradicionalna arhitektura: lokalna mag. povezuje
procesor sa kesom i podrzava lokalne uredjaje. Kontroler kes
memorije povezuje kes sa sistemskom magistralom na koju je
prikljucena gl.memorija. To je efikasna arhitektura ali koci kada
UI uredjaji postaju brzi i brzi. Arh visoke performanse: lok.mag.
povezuje procesor sa kontrolerom kesa koji je povezan sa sistemskom
mag. koja podrzava gl.memoriju i sa mag. velike brzine na kojoj su
brzi uredjaji. Oni manje brzine su i dalje na mag. za prosirenje.
Prednost je to sto mag.velike brzine dovodi zahtevne uredjaje blize
procesoru.Vrste magistrala: namenske i multipleksneU svim
sistemima, sem u onim najjednostavnijim, vie od jednog modula mogu
da zahtevaju upravljanje nad magistralom. S obzirom na to da samo
jedna jedinica istovremeno moe da uspeno predaje preko magistrale,
potrebna je neka metoda arbitrae. Razne metode mogu grubo da se
klasifikuju kao centralizovane ili distribuirane. U centralizovanoj
emi, jedan hardverski element, na koji se poziva kao na kontroler
magistrale, ili arbitar, odgovoran je za dodeljivanje vremena na
magistrali. Ureaj moe da bude poseban modul ili deo procesora. U
distribuiranoj emi, nema centralnog kontrolera. Umesto toga, svaki
modul sadri pristupnu upravljaku logiku, a moduli rade zajedno
delei magistralu. Vremensko usklaivanje se odnosi na nain na koji
se koordiniraju dogaaji na magistrali. Magistrale koriste ili
sinhrono ili asinhrono vremensko usklaivanje. Kod sinhronog
vremenskog uskladivanja, pojavu dogaaja na magistrali odreuje
generator takta. Kod asinhronog vremenskog usklaivanja, pojava
jednog dogaaja na magistrali sledi i zavisi od pojave prethodnog
dogaaja.5. 6. Karakteristike memorijske hijerarhije Kako se ide niz
hijerarhiju, dogadja se sledee: smanjuje se cena po bitu poveava se
kapacitet poveava se vreme pristupa smanjuje se uestalost pristupa
procesora memoriji Lokalnost reference: procesor najee pristupa
malom broju instrukcija ili podataka u nekom vremenskom periodu
(npr. petlje ili tabele) organizujemo memoriju tako da procenat
pristupa niem nivou bude znaajno manji od pristupa viem nivou
7. Ke memorija- Namenjena da prui brzinu najbrih memorija i
kapacitet sporijih memorija (poluprovodnikih). Oslanje se na
princip lokalnosti reference. Ke sadri kopiju delova glavne
memorije. Kada procesor ita re, prvo proverava da li je u keu ako
jeste, re se isporuuje procesoru ako nije, uitava se blok iz
memorije u ke, a onda se re isporuuje procesoru
Struktura kea Svaki red u keu predstavlja jedan blok iz memorije
(K rei). Redova u keu je manje nego blokova u memoriji zato se
moraju menjati. Tag identifikuje koji je blok uskladiten deo adrese
u memoriji.
Na slici 4.4 prikazana je struktura sistema ke/glavna memorija.
Glavna memorija se sastoji od 2n adresibilnih rei, gde svaka re ima
jedinstvenu n-bitnu adresu. U svrhu preslikavanja, ta memorija je
zamiljena da se sastoji od izvesnog broja blokova fiksne duine,
svaki po K rei. To znai da postoji M= 2n/K blokova. Ke memorija se
sastoji od C redova. Svaki red sadri K rei, plus tag od nekoliko
bitova; broj rei u redu zove se veliina reda. Broj redova je mnogo
manji od broja blokova u glavnoj memoriji (CM). U bilo kom
trenutku, neki podskup blokova memorije nalazi se u redovima u keu.
Ako se ita re u bloku memorije, taj blok se prenosi u jedan od
redova kea. S obzirom na to da ima vie blokova od redova,
pojedinani red ne moe da se jedinstveno i trajno dodeli odreenom
bloku. Prema tome, svaki red ukljuuje tag koji identifikuje koji
odreeni blok je trenutno uskladiten. Tag je obino deo adrese glavne
memorije, to se opisuje kasnije u ovom odeljku.8. MAGNETNI DISKDisk
je kruzna ploca, konstruisana od nemagnetnog materijala koji se
zove supstrat, presvucena materijalom koji se moze namagnetisati.
Supstrat je uglavnom od aluminijuma a uveden je i
stakleni.Mehanizmi za citanje i upisivanje- Podaci se upisuju na
disk i posle njega citaju preko glave. Za vreme citanja ili
upisivanja glava je stacionirana dok se ploca rotira ispod nje.
Mehanizam za upisivanje koristi cinjenicu da elektricitet koji tece
kroz namotaj stvara magnetno polje. Elektricni impulsi se salju u
glavu za upisivanje i magnetni uzorak se zapisuje na povrsinu ispod
glave. Mehanizam za citanje koristi cinjenicu da magn polje koje se
krece relatnivno u odnosu na namotaj u njemu stvara elektricnu
struju.Organizacija i formatiranje- Glava je relativno mali uredjaj
sposoban za citanje i pisanje dela ploce ispod njega. Skup
prstenova na ploci se zovu staze. Podaci se prenose na disk i sa
njega u sektorima, duzine 512 byte-ova, i izmedju njih i staza se
nalaze razmaci. Disk se krece fiksiranom brzinom, tj. konstantnom
ugaonom brzinom (CAV). Nedostatak cav-a je kolicina podataka koja
moze da se upise, tako da savremeni sistemi koriste zapisivanje u
vise zona da bi se povecala gustina. Zone koje su dalje od centra
imaju vise bitova.Fizicke karakteristike-+ glava moze biti
fiksna(postoji samo jedna glava za citanje-upisivanje po stazi) ili
pokretna(jedna glava za citanje-upisivanje po povrsini, rucica se
produzuje ili skracuje)+ neizmenjivi disk se montira u uredjaju
diska(to je hard disk) a izmenjivi disk moze da se izvadi i zameni
drugim diskom (diskete i ZIP kertridzi)+ u vecini diskova sloj koji
se moze namagnetisati nanesen je sa obe strane ploce pa se takvi
diskovi zovu dvostrani a u jeftinijim sistemima mogu se naci
jednostrani+ neki diskovi mogu da smeste visestruke ploce,
naslagane vertikalno sa medjusobnim razmakom od dela inca, tada se
koristi pokretna glava.+ po mehanizmu glave: glava za citanje je na
fiksnom rastojanju iznad ploce i postoji rastojanje iznad ploce
glava dolazi u fizicki kontakt sa medijumom(disketa) winchester
glave(rade blize povrsini diska dozvoljavajuci na taj nacin vecu
gustinu podataka)Parametri performanse diskova - u sistemu sa
pokretnom glavom, vreme koje je potrebno da bi se glava postavila
na stazu zove se vreme pozicioniranja (uglavnom je ispod 10ms)
vreme koje je potrebno da bi poetak sektora stigao do glave zove se
rotaciono kanjenje zbir vremena pozicioniranja, ako ga ima, i
rotacionog kanjenja daje vreme pristupa, koje predstavlja vreme
potrebno da se doe na poloaj za itanje ili upisivanje vreme
potrebno za prenos je vreme prenosa, najvise zavisi od brzine
rotacije diska u nekim vrhunskim sistemima za servere, koristi se
tehnika poznata kao rotaciono poziciono detektovanje (RPS).
9. Da bi se postigla bolja performansa i vea raspoloivost,
serveri i vei sistemi koriste RAID tehnologiju diskova. RAID je
familija tehnika za upotrebu vie diskova kao paralelnog niza ureaja
za skladitenje podataka, sa ugraenom redundantnou da bi se
kompenzovao otkaz diska. Karakteristike RAID-a Skup fizikih diskova
koje operativni sistem vidi kao jedan logiki disk. Podaci su
ditribuirani na nizu fizikih diskova. Redundantni disk omoguava
obnavljanje podataka u sluaju otkaza jednog od diskova.
10. RAID nivo 0 Ne postoji redundansa, ve se podaci rasporedjuju
preko vie fizikih diskova koje OS vidi kao jedan logiki disk.
Podaci se stratifikuju, tj dele na segmente (strips). Segmenti mogu
biti fiziki blokovi, sektori ili neke druge jedinice. Skup logiki
uzastopnih traka segmenata ine traku (stripe). Prednost: omoguena
paralelizacija U/I zahteva Nedostatak: ne postoji zatita podataka u
sluaju otkaza jednog od diskova
RAID nivo 1 Redundansa se postie jednostavnim dupliranjem
podataka na fiziki razliitim diskovima Prednosti su:- zahtev za
itanje se opsluuje sa bilo kog redundantnog diska- upis podataka se
paralelno vri na oba fizika diska- ukoliko jedan disk otkae, na
drugom disku se nalazi ispravna kopija podataka kojoj se normalno
pristupa Glavni nedostatak:- cena: troi se dvostruko vie prostora
na diskovimaRAID nivo 3 Jedan od diskova uva bit parnosti za
podatke koji se nalaze na ostalim diskova Ako imamo N diskova,
podaci su na N-1 diskova, a 1 disk se troi na uvanje parnosti i
zatitu od otkaza Prilikom svakog upisa podatka, potrebno je
preraunati parnost Ukoliko done do otkaza bilo kog diska, podaci se
restauriraju na osnovu postojeih podataka i bita parnosti
RAID nivo 5 Ako imamo N diskova, koristi se prostor N-1 diskova,
dok se prostor 1 diska troi na uvanje parnosti i zatitu od otkaza
Parnost podataka se rauna na nivou veih blokova Blokovi sa podacima
o parnosti su distribuirani po razliitim diskovima, to je je dobro
kod estih izmena podataka jer bi jedan disk koji uva samo parnosti
bio preoptereen Ukoliko done do otkaza bilo kog diska, podaci se
restauriraju na osnovu postojeihblokova podataka i blokova
parnosti
11. Ke memorija manja i bra memorija koja se na osnovu principa
lokalnosti koristi za smanjenje prosenog vremena pristupa veoj I
sporijoj memoriji. Ukoliko je sa diska potreban jedan podatak,
velika je verovatnoa da e uskoro biti potreban neki od susednih
podataka. Ukoliko se u glavnu memoriju uita ceo sektor, ili vie
susednih sektora, velika jeverovatnoa da kod sledeeg itanja podatka
uopte nee biti potrebno pristupati disku Operativni sistem troi deo
glavne memorije za realizaciju kea diska kako bi se ubrzao pristup
disku
12. 1983. godine uveden je jedan od najuspenijih proizvoda svih
vremena za iroko trite: digitalni audio sistem kompaktnog diska
(CD). CD je neizbrisivi disk na kome moe da se uskladiti vie od 60
minuta audio informacija na jednoj strani. Ogroman komercijalni
uspeh CD-a omoguio je razvoj jeftine tehnologije optikog skladita
koja je potpuno promenila skladite raunarskih podataka. Uvedeni su
razliiti sistemi optikih diskova. Informacija se izdvaja sa CD-a
ili CD-ROM-a pomou lasera male snage. Intenzitet reflektovane
svetlosti lasera se menja kad naine na otvor (pit) manji intenzitet
svetlosti se reflektuje. Povrine izmenu otvora su polja (lands)
glatka povrina, reflektuje velikim intenzitetom. Promena izmenu
otvora i polja se otkriva fotosenzorom. Senzor testira povrinu u
ravnomernim intervalima: poetak ili kraj otvora predstavlja 1, kada
nema promene u elevaciji izmedju intervala, zapisana je 0.
Informacije se ne organizuju po koncentrinim stazama, ve ima jednu
spiralnu stazu. Staza poinje blizu centra diska i ide do ivice.
Informacije se pakuju ravnomerno na disku u segmentima iste
veliine. Skeniraju se istom brzinom pomou diska koji rotira
promenljivom brzinom. Otvori se itaju laserom konstantnom linearnom
brzinom CLV (Constant Linear Velocity)
13. U/I modul Sadri intrfejs sa magistralom i upravlja jednim
ili vie periferisjkih urenaja. Brzina prenosa podataka
periferijskih urenaja manja nego kod procesora i memorije. nekad je
i obrnuto Periferijski urenaji nekad koriste razliite formate
podataka.Ulazno/izlazni modul ima dve funkcije:1. interfejs prema
procesoru i memoriji preko sistemske magistrale2. interfejs prema
jednom ili vie periferijskih uredjaja prekoprilagodjenih linkova za
podatkeFunkcije U/I modula upravljanje i vremensko usklanivanje;
komunikacija procesora; komunikacija urenaja; baferovanje podataka;
otkrivanje greaka.
14. Spoljanji uredjaji Spoljanji uredjaj prikljuen na U/I modul
zove se periferijski uredjaj ili periferal. Tri kategorije:1.
itljivi za ljude (terminali i tampai)2. itljivi za mainu (magnetni
diskovi i trake)3. komunikacioni
Blok dijagram spoljasnjeg uredjaja Upravljaki signali INPUT/READ
ili OUTPUT/WRITE Signali stanja READY/NOT READY Veliina bafera 8
ili 16 bitova
15. Elementi mainske instrukcije Operacioni kod: odrenuje
operaciju koja se izvodi (npr. ADD, SUB,U/I). Binarni kod opkod.
Referenca izvornog operanda: ulazi za operaciju Referenca
rezultujueg operanda: gde smestiti rezultat Referenca na sledeu
instrukciju: obino sledea adresa u memorijiSimboliko predstavljanje
instrukcije Operacioni kodovi predstavljaju se skraenicama koje se
zovu mnemonici. Primeri ADD sabiranje SUB oduzimanje MPY mnoenje
DIV deljenje LOAD uitavanje podatka iz memorije STOR smetanje
podatka u memoriju ADD R,YVrste instrukcija Obrada podataka:
aritmetike i logike instrukcije Skladitenje podataka: memorijske
instrukcije Pomeranje podataka: U/I instrukcije Upravljanje:
instrukcije za testiranje i grananje
16. Stek je struktura podataka Uredjen skup podataka, samo
jednom podatku se moe pristupiti u jednom trenutku Taka pristupa
vrh steka Broj elemenata je promenljiv Stavke mogu da se dodaju ili
briu samo s vrha steka LIFO Last In-First out PUSH operacija za
dodavanje na vrh steka POP operacija za uzimanje sa steka U oba
sluaja, vrh steka se pomera Binarne operacije koriste prve dve
stavke kao operande i rezultat vraaju na stek Unarne operacije
koriste stavku na vrhu steka
17. Adrese za stek Potrebne su tri adrese koje se skladite u
registrima procesora:1. Pokaziva steka: sadri adresu vrha steka2.
Osnova steka: sadri adresu lokacije na dnu rezervisanog bloka3.
Granica steka: sadri adresu drugog kraja rezervisanog
bloka.Implementacije steka - Korisno je ako se struktura steka
obezbedi kao deo implementacije procesora. Jedna od upotreba steka
je da se upravlja pozivima I povracima iz procedura. Stekovi takoe
mogu da koriste programeru. Implementacija steka delimino zavisi od
njegovih potencijalnih upotreba. Ako se eli da se operacije sa
stekom stave na raspolaganje programeru, onda e skup instrukcija
ukljuiti operacije orijentisane na stek, kao to su PUSH, POP i
operacije koje koriste jedan ili dva gornja elementa steka kao
operande. Zbog toga to se sve te operacije pozivaju na jedinstvenu
lokaciju, odnosno vrh steka, adresa operanda ili operanada je
implicitna i ne treba da bude ukljuena u instrukciju. To su
nulto-adresne instrukcije. Ako mehanizam steka treba da koristi
samo procesor, za namene kao to je rukovanje procedurom, tada u
skupu instrukcija nee biti instrukcija eksplicitno orijentisanih na
stek. U oba sluaja, implementacija steka zahteva da postoji neki
skup lokacija koje se koriste za skladitenje elemenata steka.
Alternativna tehnika je poznata kao inverzna poljska ili postfiksna
notacija. U toj notaciji, operator prati svoja dva operanda.
Operator sledi operande: a + b a b + a + (b x c) a b c x + (a+b) x
c a b + c x (a b) / (c + d x e) a b c d e x + /Pravila izraunavanja
Ako je element promenljiva ili konstanta, stavlja se na stek Ako je
element operator, skidaju se gornja dva elementa sa steka, izvodi
operacija I rezultat stavlja na stek Kompajleri pretvaraju izraze
viskog nivoa u postfiksnu notaciju.
18. Naini adresiranja neposredno, direktno, indirektno,
registarsko, registarsko indirektno, sa pomerajem, pomou steka.
19. Adresiranje s pomerajem EA = A + (R) Adresiranje s pomerajem
ima dva adresna polja, od kojih je bar jedno eksplicitno. Vrednost
A koristi se direktno i dodaje se na sadraj registra R da se dobije
efektivnaadresa.Vrste adresiranja s pomerajem Relativno adresiranje
referencirani registar je programski broja (PC) adresnom polju se
dodaje adresa sledee instrukcije koristi koncept lokalnosti
referenci Adresiranje sa osnovnim registrom referencirani registar
sadri adresu u glavnoj memoriji- a adresno polje sadri pomeraj od
te adrese koristi koncept lokalnosti referenci Indeksiranje obrnuto
od adresiranja sa osnovnim registrom adresno polje referencira
adresu u glavnoj memoriji, a registar sadri pomeraj od te adrese
koristi se za izvodjenje iterativnih operacija (obrada niza u
petlji)
20. Statusna re instrukcija (PSW) PSW (Process Status Word)
sadri uslovne kodove i druge statusne informacije Mogua polja:
znak: bit sa znakom rezultata poslednje operacije nula: ako je
rezultat nula prenos: prenos kod aritmetikih operacija od vie rei
jednako: ako je rezultat logikog porenenja jednakost prekoraenje
prekid omoguen/onemoguen supervizor: da li sistem radi u reimu
supervizora (OS) ili u korisnikom reimu
21. Kontekst procesora se uva kod prekida, da bi se prekinuti
proces mogao nastaviti. Kontekst procesora se uva na steku.
Kontekst procesora ine:1. programski broja PC,2. programska
statusna re PSW i3. preostali programski dostupni registri
22. Faze instrukcijskog ciklusa Donoenje: itanje sledee
instrukcije iz memorije Izvravanje: interpretiranje operacionog
koda I izvravanje naznaene instrukcije Prekid: stanje tekueg
procesa se sauva I opsluuje se prekid. Dodatna faza: indirektni
ciklusIndirektni ciklus Naizmenino preuzimanje instrukcija i
preduzimanje aktivnosti u vezi sa njihovim izvrenjem. Kod
indirektnog adresiranja potreban je jo jedan pristup memoriji.
23.
24.
25. Funkcionalni zahtevi za procesor operacije (operativni
kodovi), reimi adresiranja, registri, interfejs U/I modula,
interfejs memorijskag modula, struktura obrade prekida.
26. Mikrooperacije Svi manji ciklusi obuhvataju niz koraka, od
kojih svi obuhvataju registre procesora. Ove korake nazvaemo
mikrooperacije. Prefiks mikro oznaava injenicu da je svaki korak
veoma jednostavan I da obavlja malo toga. Mikrooperacije su
najmanje mogue, ili atomske operacije procesora.Vrste
mikrooperacija prenos izmenu registara, prenos izmenu registra i
spoljne magistrale jednostavna operacija aritmetiko-Iogike
jedinicePrimeri mikrooperacija Ciklus donoenjat1: MAR (PC)t2: MBR
memorijaPC PC+1t3: IR (MBR) Izvrni ciklus Instrukcija sabiranja:
ADD R1, Xt1: MAR (IR (adresa))t2: MBR memorijat3: R1 (R1) +
(MBR)
27. Osnovne karakteristike procesora Brzina procesora izraava se
u milionima operacija koje procesor moe da obradi u jednoj sekundi
MIPS-ovima (Milion Instructions Per Second) Duina procesorske rei
broj bitova koji se jednovremeno prenosi i obranuje unutar
procesora. Radni takt uestanost impulsa koji generie sat (clock).
Interni ke veliina memorije posveena internom keu
28. RISC i CISC raunari CISC (Complex Instruction Set Computer)
tradicionalna raunarska tehnologija naredbe su razliite duine
razliiti naini adresiranja (pristupi memoriji) sloen deo za
dekodovanje RISC (Reduced Instruction Set Computer) manji broj
naredbi naredbe jednake duine manji broj naina adresiranja bre
izvravanje manje tranzistora na ipu manja cena- jedna instrukcija
po ciklusu- jednostavni naini adresiranja- jednostavni formati
instrukcijaGodinama unazad, opti trend u organizaciji I arhitekturi
raunara bilo je poveanje sloenosti procesora vie instrukcija, vie
reima adresiranja, vie specijalizovanih registara itd.
Pojavljivanje RISC arhitekture predstavlja fundamentalan raskid sa
filozofijom koja je motivisala ovaj trend. Nastojanja da se procene
vrednosti RISC arhitekture mogu da se grupiu u dve kategorije:
Kvantitativni: re je o pokuajima porenenja veliine programa I
brzine izvrenja RISC i CISC raunara koji koriste slinu tehnologiju.
Kvalitativni: u pitanju su ispitivanja aspekata kao to su podrka
jezika visokog nivoa ili optimalno korienje raspoloivog prostora na
VLSI ipu.
29.
30. Simetrini multiprocesori (SMP) SMP hardverska arhitektura
raunara i ponaanje operativnog sistema Karakteristike:1. dva ili
vie slinih procesora uporedivih mogunosti;2. dele istu glavnu
memoriju i U/I urenaje, povezani magistralom ili nekim drugim
internim vezama, vreme pristupa memoriji priblino isto za sve
procesore;4. svi procesori izvravaju iste funkcije (otud
simetrini)5. integrisani operativni sistem obezbenuje vezu izmenu
procesora i njihovih programa.Prednosti SMP-a u odnosu na
pojedinani procesor Performanse ako se delovi posla rade paralelno,
SMP e biti briPrednosti SMP-a u odnosu na pojedinani procesor
Raspoloivost poto svi procesori mogu da obavljaju iste funkcije,
ako jedan otkae, drugi mogu da ga zamene Proirivost performanse se
mogu poboljati dodavanjem procesora Prilagodljivost isporuioci mogu
da ponude niz proizvoda s razliitim cenama I performansama, na
osnovu broja procesora Napomena: prednosti su potencijalne. OS mora
da obezbedi alate i funkcije za korienje paralelizma takodje,
paralelizam na nivou aplikacije mora biti ugranen u
aplikacijuOrganizacija SMP-a Svaki procesor je samodovoljan poto
obuhvata upravljaku jedinicu, ALU, registre i, obino, jedan ili vie
nivoa ke memorije. Procesori mogu menusobno da komuniciraju preko
memorije (poruke i statusne informacije ostavljaju se u zajednikoj
oblasti podataka). Takodje, mogue je da procesori neposredno
razmenjuju signale. Memorija je obino tako organizovana da su mogui
viestruki pristupi zasebnim blokovima memorije. U nekim
konfiguracijama, svaki procesor moe takone da ima sopstvenu
privatnu memoriju i U/I kanale za pristup deljenim
resursima.Organizacija SMP-a Najea organizacija personaInih
raunara, radnih stanica i servera je magistrala sa deljenjem
vremena. To je najprostiji mehanizam za konstruisanje
vieprocesorskog sistema. Magistrala se sastoji od upravljakih,
adresnih i linija podataka.Organizacija SMP-a Zahtevi za
magistralu: Adresiranje raspoznavanje modula na magistrali kako bi
se odredili izvor I odredite podataka Arbitraa: jedan modul
privremeno funkcionie kao gospodar postoji mehanizam koji posreduje
kod istovremenih zahteva za magistralom - eme prioriteta Deljenje
vremena kada jedan modul upravlja magistralom, ostali su zakljuani
I moraju obustaviti rad dok ne dobiju pristup Osobine magistrale:
Jednostavnost fiziki interfejs i logika kola za adresiranje,
arbitraa i deljenje vremena isti kao i u sistemima sa jednim
procesorom; Prilagodljivost lako je proiriti sistem povezivanjem
vie procesora na magistralu Pouzdanost otkaz bilo kog prikljuenog
urenaja ne dovodi do otkaza sistema Nedostatak: performanse, jer
sva pozivanja memorije idu preko magistrale -> vremenski ciklus
magistrale ograniava brzinu sistema zato se svi procesori opremaju
ke memorijom (obino s dvanivoa, L1 i L2)
31. Klaster je grupa menusobno povezanih, potpunih raunara, koji
rade kao jedan raunarski resurs. stvaraju iluziju da su jedan
raunar Svaki raunar se naziva vorPrednosti Apsolutna skalabilnost
mogue je napraviti velike klastere koji obuhvataju desetine
raunara, od koji je svaki multiprocesor Poveavajua skalabilnost
mogue je postepeno dodavati nove raunare u klaster Visoka
rapoloivost otpornost na otkaze Bolji odnos cena/performanse mogue
je sastaviti klaster sa jednakom ili veom raunarskom snagom u
odnosu na zaseban veliki raunar po mnogo nioj ceniKonfiguracije
klastera: Postoji samo brzi link za razmenu poruka radi
koordinacije rada klastera. Link moe biti LAN koji se deli sa
raunarima koji nisu deo klastera ili namenski uredjaj za
medjupovezivanje. U drugom sluaju postoji podsistem diskova
direktno povezan sa raunarima unutar klastera (obino RAID).Metode
rada Pasivno stanje pripravnosti jedan raunar obranuje podatke
ostali neaktivni, ekaju otkaz da bi se aktivirali Raunar povremeno
alje poruku ostalima da je iv. Ovaj pristup poveava raspoloivost,
ali nepoboljava performanse. Obino se ne naziva klaster. Aktivni
sekundarni raunar- pravi klaster vie povezanih raunara koji aktivno
vre obradu, a spoljnjem svetu izgledaju kao jedan raunar Tri
razliite konfiguracije servera:1. Zasebni serveri2. Serveri koji
nita ne dele3. Serveri koji dele memoriju (diskove)32. CC-NUMA
organizacija Postoji vie nezavisnih vorova, od kojihe je svaki sa
SMP organizacijom. Svaki vor ima vie procesora, od kojih svaki ima
sopstvene L1 i L2 ke memorije poredglavne memorije. vorovi su
povezani pomou komunikacione opreme komutacioni mehanizam prsten
... Svaki vor ima glavnu memoriju. Procesor, menutim, ima samo
jednu memoriju koju je mogue adresirati. Glavna briga je odravanje
koherentnosti ke memorije. Svaki vor mora da odrava neku vrstu
direktorijuma koji sadri informacije o lokacijama razliitih delova
memorije i informacije o stanju ke memorije
33. Vienitna obrada i multiprocesori na ipu Tok instrukcije se
deli u nekoliko manjih tokova (niti), koje se izvravaju paralelno
Proces primer: program koji se izvrava vlasnitvo nad resursima
rasporedjivanje/izvravanje Komutacija procesa operacija kojom
procesor prelazi s jednog procesa na drugi zamena konteksta Nit
celina posla unutar procesa koja se moe raspodeliti obuhvata
kontekst procesora i oblast podataka za stek Komutacija niti
postupak prelaska s jedne niti na drugu bre od komutacije procesa
Procesor mora obezbediti zaseban programski broja za svaku nit.
Reenja se razlikuju po koliini i i vrsti dodatnog hardvera.
Donoenje instrukcije sprovodi se na nivou niti. Vienitna obrada sa
preklapanjem procesor prelazi s jedne na drugu nit u svakom ciklusu
Vienitna obrada s blokiranjem instrukcije niti se izvravaju redom
dok se ne desi neki dogadjaj koji moe da dovede do kanjenja (npr.
promaaj ke memorije); tada se prelazi na drugu nit
Multiprocesiranje na ipu vie procesora na jednom ipu svaki procesor
rukuje zasebnim nitima -> efikasno
34. Koherentnost ke memorije U vieprocesorskim sistemima postoji
1 ili dva nivoa ke memorije za sve procesore. Problem koherentnosti
ke memorije: vie kopija istih podataka moe postojati u razliitim
kememorijama ukoliko procesori slobodno auriraju svoje kopije ->
nedoslednost sadraja memorije Postoje dva naina za upisivanje
podataka Sa odloenim auriranjem operacija upisivanja se vri samo u
ke memoriji glavna memorija se aurira samo kada se oslobana
odgovarajui red iz ke memorije Sa pravovremenim auriranjem sve
operacije upsivanja vre se istovremeno u glavnoj i u ke memoriji
Prvi nain dovodi do nedoslednosti. ak i u drugom sluaju moe da done
do protivrenosti, ako druge ke memorije ne primaju informaciju o
auriranju.Softverska reenja Otkrivanje moguih problema se prenosi
iz moment izvravanja u vreme kompajliranja. Dovodi do obazrivih
odluka > neefikasno korienje ke memorije. Mehanizam zasnovan na
kompajleru analizira kod otkriva stavke u podacima koje su
nebezbedne za keiranje I obeleava ih OS ili hardver posle toga
spreavaju da se te stavke keiraju Efikasniji pristupi analiziraju
kod kako bi otkrili bezbedne periode za deljene
promenljive.Hardverska reenja Nazivaju se protokoli koherentnosti
ke memorije. Dinamiko prepoznavanje neusaglaenosti u trenutku
izvravanja ->bolje performanse Dve vrste HW reenja1. Protokoli
sa direktorijumima2. Protokoli sa vrebanjem dogadjaja
