asenkron sayıcı

8/8/2019 asenkron sayc

1/62

T.C.

MLL ETM BAKANLII

MEGEP(MESLEK ETM VE RETM SSTEMNN

GLENDRLMES PROJES)

BLM TEKNOLOJLER

SAYICILAR

ANKARA, 2008


2/62

Milli Eitim Bakanl tarafndan gelitirilen modller;

Talim ve Terbiye Kurulu Bakanlnn 02.06.2006 tarih ve 269 sayl Karar ileonaylanan, Mesleki ve Teknik Eitim Okul ve Kurumlarnda kademeli olarakyaygnlatrlan 42 alan ve 192 dala ait ereve retim programlarnda

amalanan mesleki yeterlikleri kazandrmaya ynelik gelitirilmi retimmateryalleridir (Ders Notlardr).

Modller, bireylere mesleki yeterlik kazandrmak ve bireysel renmeyerehberlik etmek amacyla renme materyali olarak hazrlanm, denenmek vegelitirilmek zere Mesleki ve Teknik Eitim Okul ve Kurumlarndauygulanmaya balanmtr.

Modller teknolojik gelimelere paralel olarak, amalanan yeterliikazandrmak koulu ile eitim retim srasnda gelitirilebilir ve yaplmasnerilen deiiklikler Bakanlkta ilgili birime bildirilir.

rgn ve yaygn eitim kurumlar, iletmeler ve kendi kendine mesleki yeterlikkazanmak isteyen bireyler modllere internet zerinden ulaabilirler.

Baslm modller, eitim kurumlarnda rencilere cretsiz olarak datlr.

Modller hibir ekilde ticari amala kullanlamaz ve cret karlndasatlamaz.


3/62

i

AIKLAMALAR ....................................................................................................................iiGR .......................................................................................................................................1RENME FAALYET-1 .....................................................................................................31. SAYICILAR......................................................................................................................... 3

1.1. Asenkron Sayclar........................................................................................................31.1.1. ki Bitlik Asenkron leri-Geri Sayc .....................................................................41.1.2. Bitlik Asenkron leri ve Geri Sayclar ............................................................61.1.3. Drt Bitlik Asenkron leri ve Geri Sayclar..........................................................81.1.4. Resetlemeli Asenkron leri ve Geri Sayclar ...................................................... 12

UYGULAMA FAALYET .............................................................................................. 14

LME VE DEERLENDRME ....................................................................................15RENME FAALYET-2 ...................................................................................................172. SENKRON SAYICILAR...................................................................................................17

2.1. ki Bitlik, Bitlik, Drt Bitlik Senkron leriGeri Saycnn Karno Haritas ileHesaplanmas .....................................................................................................................18

2.1.1. ki Bitlik Senkron leriye Saycnn JK FF Kullanlarak Tasarm ......................182.1.2. ki Bitlik Senkron Geriye Saycnn JF FF Kullanlarak Tasarm ......................212.1.3. Bitlik Senkron leriye Saycnn Jk Ff Kullanlarak Tasarm.......................232.1.4. Bitlik Senkron Geriye Saycnn JK FF Kullanlarak Tasarm .....................262.1.5. Drt Bitlik Senkron leriye Saycnn JK FF Kullanlarak Tasarm ...................272.1.6. Drt Bitlik Senkron Geriye Saycnn JK FF Kullanlarak Tasarm...................31

2.2. stenilen Sraya gre Sayan Saycnn Karno Haritas ile Hesaplanmas....................332.3. Halka Sayclar (Ring Counter) (7474) .......................................................................372.3.1. Standart Ring Sayc ( Kalc Halka Sayc) ........................................................372.3.2. Yryen Ring Sayc (Kayc Halka Sayc)........................................................38

2.4. Entegre Sayclar .........................................................................................................392.4.1. Decimal (Desimal Onlu) Sayc (4017) ............................................................402.4.2. kili (Binary) Sayc ............................................................................................. 422.4.3. Programlanabilen Sayc ......................................................................................442.4.4. Resetlemeli Senkron Binary leriGeri Sayc (74191).......................................482.4.5. Resetlemeli Senkron BCD leriGeri Sayc (74192).........................................49

UYGULAMA FAALYET .............................................................................................. 52

UYGULAMA FAALYET .............................................................................................. 53LME VE DEERLENDRME..................................................................................54MODL DEERLENDRME .............................................................................................. 56CEVAP ANAHTARLARI.....................................................................................................57KAYNAKA ......................................................................................................................... 58

NDEKLER


4/62

ii

AIKLAMALARKOD 523EO0044

ALAN Biliim Teknolojileri

DAL/MESLEK Bilgisayar Teknik Servisi

MODLN ADI Sayclar

MODLN TANIMIAsenkron sayc ve senkron sayclar anlatan renmemateryalidir.

SRE 40 / 32

N KOUL Flip-Flop modln tamamlam olmak.

YETERLK Asenkron ve senkron sayclar tasarlamak ve devrelerini kurma

MODLN AMACI

Genel AmaBu modl ile gerekli ortam salandnda sayc

tasarmn, asenkron sayc ve senkron sayc devrelerini tekniineuygun hatasz olarak kurup altrabileceksiniz.Amalar1. Sayc tasarm yapabileceksiniz.2. Asenkron sayc devreleri hatasz kurup altrabileceksiniz.3. Senkron sayc devrelerini hatasz kurup altrabileceksiniz.

ETM RETMORTAMLARI VEDONANIMLARI

OrtamAtlye, laboratuvar, bilgisayarda eitli devre tasarm

programlar.Donanm (Ara-Gere ve Ekipman)

DC g kayna, asenkron sayc entegresi, senkronsayc entegreleri, elektronik malzemeler (flip-flop entegreleri vesayc entegreleri), malzeme antas (yankeski, karga burun vb.)uygulamalarda gerekli elektronik devre elemanlar (board,diren, buton, led vb.)

LME VEDEERLENDRME

Her faaliyet sonrasnda o faaliyetle ilgili deerlendirmesorular ile kendi kendinizi deerlendireceksiniz.

Modl sonunda uygulanacak lme aralar ile modluygulamalarnda kazandnz bilgi ve beceriler llerekdeerlendirilecektir.

Bu modl sonu lme arac, sizin modlden baarl olupolmadnz gsterecektir.

AIKLAMALAR


5/62

1

GRSevgili renci,

Teknoloji an yaamaktayz. Teknolojinin kullanm, gelimi toplumlardaekonomik gelimenin gstergesi haline gelmitir. Teknoloji ise eitim sreciningelitirilmesinde nemli rol oynamaktadr. Toplumdaki fertlerin yeni teknolojik gelimelereadaptasyonu zorunlu hale gelmitir. Teknoloji anda artk bilgiyi ezberleyen deil; bilgiyeulaabilen, bilgiyi kullanabilen, deiime ve gelimeye ak bireylere ihtiya vardr. Bilgisinigelimelere paralel olarak yenileyen ve srekli bilgi dzeyini art ran bireyler her zaman biradm nde olacaktr. Gelimi toplumlar seviyesinde ve hatta zerinde olmak iin geleceknesillerimizi bir sonraki an gerekleri ile donatmalyz.

Gnmzde btn mesleklerde bilgisayar kullanmaya ihtiya duyulur. Bunun sonucuolarak da gnlk hayatta srekli kullandmz bilgisayar oluturan donanmlarnzelliklerini, alma sistemlerini merak ederiz. Sizlerin de biliim teknolojileri alanndaalacak birer teknik eleman olarak bilgisayar donanmlar ve bunlarn ileyileriyle ilgilibilgi ve becerilerinizi gelitirmeniz kanlmazdr. Yazlmlarn kontrol ettii donanmbirimlerinin almas konusunda temel bilgi sahibi olmak yaplacak ilemleri daha verimliklacaktr.

Bu modlde sayclar ile ilgili almalar yaparak sayma ve frekans blme uygulamasgerektiren devreler gerekletirebileceksiniz. Bu modl oluturan sayclar renmekzevkli ve admlar takip edildiinde kolaydr.

Tek bir eye ihtiyacmz var, almak.

Baarlar

GR


6/62

2


7/62

3

RENME FAALYET-1

Bu modl ile size verilen sayc devre tasarm ile ilgili almalar yapabilecek,asenkron sayc dev rel eri ni tasarlayarak tekniine uygun ekilde hatasz kurupaltracaksnz.

Sayclarn temelini oluturan flip flop elamanlarn eitlerini, tetikleme sinyaldurumlarn, flip flop gei tablolarn ve flip floplarn birbirlerine dnmekillerini hatrlaynz ve sayclarn eitlerini ve kullanma yerlerini aratrnz.

1. SAYICILARFF larn arka arkaya srayla balanmas ile oluturulmu devrelerdir. Girilerine

uygulanan saat darbelerini (Clock pulse) ikili tabana gre sayma ilemi yapar.

Sayclar, dijital l, kumanda ve kontrol tesislerinin nemli elamanlarndandr.Ayrca frekans blme, frekans lmleri, aritmetik ilemler ve zaman aral lmleri gibiilemlerde kullanlr. Sayclar tetikleme iaretlerinin ( clock ) farkl zamanl (Asenkron) , ezamanl ( Senkron) veriliine gre iki gurupta incelenebilir.

Asenkron sayclar Senkron sayclar

1.1. Asenkron Sayclar

Asenkron sayclar, dalgal sayc ( ripple counter ) veya seri sayc ( serial counter)olarak da adlandrlr. Bu sayclarda FFlarn klar bir sonraki FF clock giriineuygulanarak birbirini tetiklemeleri salanr. Bylece bir ndeki sonrakini tetiklemi olur.Asenkron sayclardaki FFlar toggle modunda alr yani her bir clok darbesi ile durumdeitirir.

Sayclarn en nemli zelliklerinden biri de alma hzlardr. rnein, asenkron birsaycda 4 adet FF kullanlm olsun. Her FF tepki sresi 10 nanosaniye ise son FFkonumunun deimesi iin 4x10= 40 nsn lik bir zaman geer. Zamanlamann hassas olduuyerlerde ve bilgisayar devrelerinde bu nemli bir faktrdr.

RENME FAALYET-1

AMA

ARA

TIRMA


8/62

4

Clock palsi sadece ilk FF giriine uygulanan , her birinin Q k bir sonrakinin clk

giriine uygulanan ve klarn Q ucundan alnd sayclara asenkron ileriye sayc denir.Ayn zamanda asenkron yukar saycda denir.

20 Q0 21 Q1 2

n Qn

Clock palsi

ekil 1.1: Asenkron ileriye sayc prensip emas

ekil 1.1deki prensip emasnda clock palsi ilk FFa uygulanmtr. Bu durum ilk FFkn dk deerlikli bit durumuna getirmitir. Yukardaki devre negatif kenar ( denkenar ) tetiklemeli alr. Clock palsinin uyguland FF en deersiz bittir. Sralama endk deerlikli bitten, en yksek deerlikli bite doru yaplr. Tablolarda en dkdeerlikli bit en saa yerleecek ekilde dzenleme yaplr. k dalga ekilleri izilirken enstte clock palsi bulunur. Bundan sonra sralama dk deerlikli bitten yksek deerlikliolana doru yaplr. Asenkron ileriye sayclar, genellikle JK ve T tipi FF ile yaplr. JK FFgiri ular birletirilerek T FF elde edilir ve lojik 1 uygulanr.

TTL serisi entegrelerde ( 74 serisi) bota braklan ular lojik 1 olarak ilem grr.

1.1.1. ki Bitlik Asenkron leri-Geri SaycQ0 Q1

Clk

FF0 FF1

ekil 1.2 : JK FF ile yaplan iki bitlik asenkron ileriye sayc

Asenkron sayclarda JK FF her clk palsinde konum deitirmesi iin J ve Kgirilerinden lojik 1 verilmelidir. ekil 1.2de FF0 clk giriine 0. clk palsi uygulandnda Q0k 0dan 1e geer. 1. clk palsinde ise k yine konum deitirir bu defa FF1 clk giriineQ0 daki den kenar deiimi FF1 in Q1 knn 0dan 1e geiini salar. 2. clk palsi ileFF0 konum deitirir FF1 etkilenmez. 3. clk palsi ile FF0 konum deitirerek 0dan 1egeer. Pozitif kenarda FF1 tetiklenmeyecei iin FF1 konum deitirmez. FF1 k 1 olarakkalr.

Q

QCLK

Q

QCLK Q

QCLK

Q

QCLKJ

K

Q

QCLKJ

K


9/62

5

Clock Q1 Q00 0 01 0 12 1 03 1 1

Tablo 1.1: ki bitlik asenkron ileriye saycnn doruluk tablosu

ekil 1.3 : ki bitlik asenkron ileriye saycnn k dalga ekilleri

Asenkron geriye sayclarda clk palsi ilk FF clk giriine uygulanarak bir sonraki FFbir ncekinin Q (Q deil olarak belirtilir) kna balanarak elde edilen sayclara asenkrongeriye sayc denir. Ayn zamanda asenkron aa (down) sayc da denir.

ekil 1.4: Asenkron geriye sayc prensip emas

Yukardaki prensip ema den kenar tetiklemelidir. Clk palsinin uyguland FF

dk deerlikli bittir. Sralama da en deersiz bitten en deerli bite doru yaplr.

ekil 1.5: ki bitlik asenkron geriye sayc


10/62

6

Clock Q1(21)

Q0(20)

0 1 11 1 02 0 13 0 0

Tablo 1.2 :ki bitlik asenkron geriye sayc doruluk tablosu

ekil 1.6 : ki bitlik asenkron geriye sayc dalga ekilleri

ekil 1.5te JK FF ile yaplan iki bitlik asenkron geriye sayc balants verilmitir.ekil 1.6da dalga ekillerinde negatif kenar yerine pozitif tetikleme palsinin ykselenkenarnda klarn pozisyonlarna dikkat edelim. JK FF ile yaplan asenkron geriyesaycda, FF0n clk giriine 0. clk palsi uygulandnda, FF0 ve FF1 konum deitirir. FF0

konum deitirerek 0dan 1e geerken Q0 , Q0 tersi olacandan 1den 0a geer. Bu danegatif kenar tetikleme oluturarak FF1i tetikler. 1. clk palsinde , FF0 konum deitirir.Deillenmi k 0dan 1e geecei iin den kenar palsi olumaz ve FF1 konumdeitirmez. Dier FF tetiklenmeleri de bu mantkla ayn ileme devam eder. Asenkrongeriye sayclarda, ilk FFden sonraki FFler iin her defasnda negatif kenar tetiklemepalsini gsterebilmek iin deillenmi kn da dalga eklini izmek yerine, normal kn(Q) dalga ekli zerinde ykselen kenar tetikleme palsinin gsterilmesi ayn sonucu verir.

1.1.2. Bitlik Asenkron leri ve Geri Sayclar

Asenkron sayclarda bitlik bir sayc ile 0dan 7ye kadar ileriye veya geriyesaylabilir. Yani mod 8 bir sayc yaplabilir.

ekil 1.7 : bitlik asenkron ileriye sayc


11/62

7

ClockQ2

(22

)

Q1

(21

)

Q0

(20

)0 0 0 01 0 0 12 0 1 03 0 1 14 1 0 05 1 0 16 1 1 07 1 1 1

Tablo 1.3: bitlik asenkron ileri sayc doruluk tablosu

ekil 1.8: bitlik asenkron ileri sayc dalga ekilleri

ekil 1.9: bitlik asenkron geriye sayc

Clock Q2(22)

Q1(21)

Q0(20)

0 1 1 11 1 1 02 1 0 13 1 0 04 0 1 15 0 1 06 0 0 17 0 0 0

Tablo 1.4 : bitlik asenkron geriye saycnn doruluk tablosu


12/62

8

ekil 1.10: bitlik asenkron geriye saycnn k dalga ekilleri

Dalga ekilleri incelendiinde negatif kenarla tetikleme olduu ve her tetiklemesonucunda uygulanan clock frekansnn ikiye blnd grlmektedir. Asenkron geriye

sayclarda, ilk FFden sonraki FFler iin negatif kenar tetikleme palsi yerine Q knndalga ekli zerinde pozitif kenar tetikleme palsi kullanlabilir.

1.1.3. Drt Bitlik Asenkron leri ve Geri Sayclar

Asenkron sayclarla drt FF kullanlmas 2n (n = saycdaki FF says) 24 = 16 farkldurum alabileceini gsterir. Sayclarda tekrar yapmadan alabilecei durum saysna osaycnn modu denir. yle ise drt bitlik asenkron ileri say clar mod 16 saycdr. 0dan15e kadar sayabilir. Sayc klarndaki dalga ekillerinden yle bir sonuca varabiliriz.FF0 n kndaki pals giritekinin yarsdr. FF3n kndaki ise 1 \ 16 s kadardr. Yaniilk giriten itibaren 16 pals uygulanmken FF3 n knda ancak bir pals (darbe)olumutur. Bu da bize bu sayclar frekans blc olarak da kullanabileceimizi gsterir.

ekil 1.11: Drt bitlik asenkron ileri sayc


13/62


14/62

10

ekil 1.13: Drt bitlik asenkron ileri sayc

ekil 1.14: Drt bitlik asenkron geri sayc


15/62

11

Clock Q323 Q222 Q121 Q020

0 1 1 1 11 1 1 1 02 1 1 0 13 1 1 0 04 1 0 1 15 1 0 1 06 1 0 0 17 1 0 0 08 0 1 1 19 0 1 1 0

10(A) 0 1 0 111(B) 0 1 0 012(C) 0 0 1 113(D) 0 0 1 014(E) 0 0 0 115(F) 0 0 0 0

Tablo 1.6: Drt bitlik asenkron geri sayc doruluk tablosu

ekil 1.15: Drt bitlik asenkron geri sayc dalga ekilleri


16/62

12

ekil 1.16: Drt bitlik asenkron geri sayc

1.1.4. Resetlemeli Asenkron leri ve Geri Sayclar

Clk girii ilk FFye uygulanan, her birinin k bir sonraki FFnin clk giriineuygulanan ve klarndan silme ( clear ) ya da sfrlama ucuna geri besleme (feed back)yaplarak saymas snrlanan saycya modlu (resetlemeli) asenkron sayc denir. FFklarndan geri besleme yaplmad srece sayc modu maksimumdur. Saycnn hangimoda saymas isteniyorsa bunun binary (ikilik) karl alnr.Sayc kndaki bit deerleri

dikkate alnarak uygun klar VEDEL kapsna girilir.Kap k FFlerin silme(clear) ularna balanr. Burada dikkat edilmesi gereken nokta btn FFlerin silme ularnabalanmasdr.

ekil 1.17: Mod 10 asenkron ileri sayc

Mod 10 ekline getirilii yledir. 10 saysnn binary karl ( 1010) 2 olduundanQ0=0 , Q1=1 , Q2=0 , Q3=1 olacaktr. Q1 ve Q3 ayn anda 1 olduunda sayc 10usaymadan sfrlanr. Yani 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 saydktan sonra baa dner. Burada unoktaya dikkat etmeliyiz. Grld gibi mod 8 iin bitlik sayc devreleri yeterliolacaktr. Yani drt FF kullanarak mod 8 ve aasnda bir sayc tasarlanmamaldr.Tabloda 1.7de drt bitlik bir saycnn ayarlanacak mod deerleri iin klara

balanabilecek kaplar verilmitir.


17/62

13

Asenkron geriye sayclar tasarlarken de ekil 1.4te verilen prensip emasndan

faydalanabiliriz.

ekil 1.18: Mod 8 yukar-aa asenkron sayc

Burada bahsetmek istediimiz bir durum daha vardr. Asenkron sayclar yukar veyaaa sayc olarak dzenlenebildii gibi ufak bir deiiklikle de hem aa hem yukar saycolarak da ayarlanabilir. Temel yap ayn olmakla beraber her FF kna konan kontroldevresi bu esneklii salar. Her FF kna balanan kontrol devresinin giri ularna, bir

ncekinin Q ve Q deil klar kontrol devresinin k ise bir sonraki FF clk giriinebalanr. ekil 1.18 de verilen mod 8 saycnn kontrol girii 1 ise mod 8 asenkron yukarsayc, kontrol girii 0 ise mod 8 asenkron aa sayc olarak alr.


18/62


19/62

15

LME VE DEERLENDRMEOBJEKTF TEST (LME SORULARI)

Aadaki ifadeleri dikkatlice okuyarak uygun cevap kkn (Doru / Yanl) olarakbelirtiniz.

1. Asenkron ileriye saycda 1. FFnin Q k 2.FFnin CLK giriine balanr. ( )

2. Asenkron sayclarda CLK sinyali btn FFlere ayn anda uygulanr . ( )

3. Sayc devresi tasarmnda JK tipi FF veya T tipi FF kullanmak en kullanlyntemdir. ( )

4. Asenkron sayclarda CLK palsinin uyguland FFnin bit derecesi en dkdeerlikli (LSB) olandr.( )

5. Asenkron heksadesimal sayc yapmak iin 5 adet FF gerekir. ( )

6. Asenkron octal sayc tasarm iin 3 adet FF yeterlidir. ( )

7. Asenkron mod 8 sayc 0,1,2,3,4,5,6,7,8 e kadar sayar. ( )

8. Entegre sembolnde herhangi bir giri ucunda kk bir daire yoksa , buraya 0uygulandnda aktif olaca anlalr. ( )

9. 4FF li asenkron saycda 2.FF arzalanrsa bir sonraki etkilenmez, saymaya devameder. ( )

10. Resetlemeli ileri ve geri saycda klar sfrlamak iin CLR girilerine her zamanlojik sfr uygulanr. ( )

LME VE DEERLENDRME


20/62

16

PERFORMANS TEST (YETERLK LME)

Deerlendirme ltleri Evet Hayr

1. ekil 1.13teki devreyi doru ekilde kurabildiniz mi ?2. Devreyi kurduktan sonra enerji uyguladnz m?3. Tm klar sfrlayabildiniz mi?4. Tm klar 1 yapabildiniz mi?5. Kare dalga kaynan balayabildiniz mi?

DEERLENDRME

Cevaplarnz cevap anahtar ile karlatrnz. Doru cevap saynz belirleyerekkendinizi deerlendiriniz. Yanl cevap verdiiniz ya da cevap verirken tereddt yaadnzsorularla ilgili konular geri dnerek tekrar inceleyiniz. Tm sorulara doru cevapverdiyseniz dier renme faaliyetine geiniz.


21/62

17

RENME FAALYET-2

Gerekli ortam salandnda senkron sayc uygulamalar yapabileceksiniz.

Senkron sayclarn kullanm amacn aratrnz. D tipi FF ve T tipi FF ile senkron sayc tasarmn aratrnz. FF dnmlerini aratrnz. stenilen srada sayan senkron sayclarn karno haritas ile hesabn aratrnz. Entegreli Sayclarn entegrelerini kataloglardan ve nternetten aratrnz.

2. SENKRON SAYICILARBir nceki konuda grdmz gibi asenkron sayclarda saat sinyali (Clock palsi)

sadece birinci FFye dardan uygulanmaktadr. Son FFye clk palsinin ulamas belli birzaman gecikmesi ile olur. Bunu ortadan kaldrmak iin senkron sayclar kullanlr. Clockgirileri birletirilerek ayn anda tetiklenen, sayma sras tasarma bal olarak deitirilebilensayclara senkron sayclar denir. Senkron ve asenkron sayclarn tmnde ana elaman FlipFlop elamandr. Senkron sayclarda ilave olarak lojik kap kullanm da gereklidir.

Senkron sayc tasarm iin ilem basmaklar u ekildedir:

FFlerin says ve tipi belirlenir. FFlerin alaca k deerleri tablo eklinde dzenlenir. Her bir kn clock palsinden sonra alaca yeni deer Q+olarak tabloya kaydedilir. Tasarmda kullanlacak FFye ait gei tablosundan , her bir kn clock

palsinden sonra alaca deere gre gei tablosu dzenlenir. Gei tablosundaki her bir giri Karno haritasna aktarlr ve k ifadeleri

yazlr. k ifadelerine gre devre emas izilir. Buna uygun balant yaplarak devre altrlr.

RENME FAALYET-2

AMA

ARATIRMA


22/62

18

Q Q+ S R J K T D0 0 0 X 0 X 0 0

0 1 1 0 1 X 1 1

1 0 0 1 X 1 1 0

1 1 X 0 X 0 0 1

Tablo 2.1: Flip flop gei tablolar

2.1. ki Bitlik, Bitlik, Drt Bitlik Senkron leriGeri Saycnn

Karno Haritas ile HesaplanmasSenkron sayclarn tasarmnda SR tipi FF, D tipi FF, T tipi FF, ve JK tipi FF

kullanlabilir. Hangi FF kullanlacaksa ekil 2.1 de verilen gei tablolarndan yararlanlr.Biz bu modlde piyasada daha ok kullanmndan dolay, konu anlatm iin JK tipi FF ilesenkron sayc tasarmn anlatacaz.

2.1.1. ki Bitlik Senkron leriye Saycnn JK FF Kullanlarak Tasarm

Yaplacak ilem basamaklar yledir:

2 adet JK FF kullanlacak. FFlerin alaca k deerleri tablo eklinde dzenlenir.

Onlu Q1 Q20 0 0

1 0 1

2 1 0

3 1 1

Tablo 2.2: k deerleri

Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloya kaydedilir.

Q1 Q1 Q1+ Q0 Q0 Q0+0 0 0 0 0 10 0 1 1 1 01 1 0 0 0 11 1 1 1 1 0

Tablo 2.3: Yeni deerler


23/62

19

Q1in clk palsinden sonra alaca deer Q1+ olarak ; Q0n clock palsinden sonra

alaca deer Q0+ olarak kabul edilmitir. Buna gre Q1+ yazlrken Q1 stununda Q1inhemen altndaki deer Q1+ olarak alnr.

Tasarmda kullanlacak FFye ait gei tablosundan, her bir kn clock palsindensonra alaca deere gre gei tablosu dzenlenir.

Q Q+ J K

0 0 0 X

0 1 1 X1 0 X 11 1 X 0

Tablo 2.4: JK FF gei tablosu

Q1 Q0 Q1 Q1+ Q0 Q0+ J1 K1 J0 K00 0 0 0 0 0 1 0 X 1 X

1 0 1 0 1 1 0 1 X X 1

2 1 0 1 1 0 1 X 0 1 X

3 1 1 1 0 1 0 X 1 X 1

Tablo 2.5

Q1 Q0 J1 K1 J0 K00 0 0 X 1 X0 1 1 X X 11 0 X 0 1 X

1 1 X 1 X 1

Tablo 2.6

Tablo 2.5te Q1 stununda 0 n altnda 0 olduundan 0. satrda Q1+ 0 olur. JK

FF gei tablosundan 0 dan 0 a geite J= 0 ve K= X olduu grlmektedir. # 1.satrda 0 olan Q1in altnda 1 olduundan Q1+ 1. satra 1 olarak yazlr. 0 dan 1 egeite J=1 ve K= X olduu grlmektedir. # 2. satrda 1 olan Q1in altnda 1 vardr.Bundan dolay Q1+ 2. satra 1 olarak yazlr. 1 den 1 e geite J= X ve K=0 olduugrlmektedir. # 3. satrdaki 0 olan Q1in devamnda baa dnd iin ilk satrda 0olduundan Q1+ 3. satra 0 olarak yazlr.

0 dan 0 a geite J= 0 ve K= X olduu grlmektedir. Bylece Q1 stunun clkpalsinden sonra alaca deerlere gre gei tablosu tamamlanm olur.


24/62

20

Ayn mantkla Q0+ stunuda doldurulur. Dolaysyla Tablo 2.6da verilen clock

palsinden sonra alaca deere gre gei tablosunun son hali hazrlanm olur.Gei tablosundaki her bir giri Karno haritasna aktarlr ve k ifadeleri yazlr.

Q1 Q0 J1 K1 J0 K00 0 0 X 1 X0 1 1 X X 11 0 X 0 1 X1 1 X 1 X 1

Tablo 2.7: Her ka ait gei tablosu

Gei tablosundaki admlarsrasyla takip edildiinde basit biryaps olduu grlr. Buradakitablolar hibir ekildeezberlemeyiniz. Her tablo birbiri ilebalantl oluturulmaktadr. Buradayapacanz ezberler , karmaklktanbaka bir ie yaramayacaktr.

Burada hatrlatma olarakKarnaugh Harita (KH olarakksaltlacaktr) Kurallarhatrlatlacaktr.1-KH giri deikenine grekutulardan oluur. N giri deikeniolmak zere 2n kutu saysn verir.Burada 22 =4 kutu olmaldr.2-KH hedef en ok 1i gruplamaktr.Bo kutular 0 demektir. Dikkatealnmaz.3-Gruplamalardaki kutu says

1,2,4,8 eklinde olmaldr.

4-KH zerinde apraz gruplama olmaz. Guruplar alt alta ya da yan yana olmaldr.

5-KH giri deikeninin her birinin ayr ayr veya eitli ortaklklarla kesitirilip Tablo2.8 Karno tablolar kapsad alanlara blge denir. k ifadesi yazlrken blge gurubunhepsini iine almal yada gurubun hepsini darda brakmaldr. Btn gurup blgenin iindeise blgenin adyla, dnda ise bilginin deili ile tanmlanr. Gruplama ierisindeki 1

lerden biri veya birka blge dnda kaldnda, o grup o blge iin dikkate alnmaz.


25/62

21

6-Her bir gurup k ifadesinde arpm (AND) eklinde ifade edilir ve her gurupdierinden bamsz olarak ilgili blge veya blgeler ile tanmlanr.7-Birden fazla gruplamaya sahip bir KH k ifadesinde , gruplar toplama (OR)

ilemine tabi tutulur.8-KH tm kutular 1 ise k 1, tm kutular 0 yada bo ise k 0 olacaktr.

9- k ifadelerine gre devre emas izilir.

ekil 2.1: ki bitlik senkron ileri sayc devre emas

2.1.2. ki Bitlik Senkron Geriye Saycnn JF FF Kullanlarak Tasarm


2 adet JK FF kullanlacak. FFlerin alaca k deerleri tablo eklinde dzenlenir.

Onlu(Decimal) Q1 Q0

3 1 1

2 1 0

1 0 1

0 0 0


Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloyakaydedilir.

Q1 Q1 Q1+ Q0 Q0 Q0+1 1 1 1 1 01 1 0 0 0 10 0 0 1 1 00 0 1 0 0 1

Tablo 2.10: Yeni deerler


26/62

22

Q1in clk palsinden sonra alaca deer Q1+ olarak; Q0n clock palsinden sonra

alaca deer Q0+ olarak kabul edilmitir. Buna gre Q1+ yazlrken Q1 stununda Q1inhemen altndaki deer Q1+ olarak alnr.

Tasarmda kullanlacak FFye ait gei tablosundan, her bir kn clockpalsinden sonra alaca deere gre gei tablosu dzenlenir.

Q Q+ J K

0 0 0 X

0 1 1 X1 0 X 11 1 X 0


Tablo 2.12: Yeni deerlerin tespit edilmesi

Tablo 2.13: Her bir ka ait gei tablosu

Tablo 2.12de Q1 stununda 1 in altnda 1 olduundan 0. satrda Q1+ 1 olur. JKFF gei tablosundan 1 den 1e geite J= X ve K= 0 olduu grlmektedir. # 1.satrda 1 olan Q1in altnda 0 olduundan Q1+ 1. satra 0 olarak yazlr. 1 dan 0 ageite J=X ve K=1 olduu grlmektedir. # 2. satrda 0 olan Q1in altnda 0 vardr.Bundan dolay Q1+ 2. satra 0 olarak yazlr. 0 dan 0 a geite J= 0 ve K=X olduugrlmektedir. # 3. satrdaki 0 olan Q1in devamnda baa dnd iin ilk satrda 1olduundan Q1+ 3. satra 1 olarak yazlr. 0 dan 1 e geite J= 1 ve K= X olduugrlmektedir. Bylece Q1 stunun clk palsinden sonra alaca deerlere gre gei tablosutamamlanm olur.

Ayn mantkla Q0+ stunuda doldurulur. Dolaysyla Tablo 2.6 da verilen clock

palsinden sonra alaca deere gre gei tablosunun son hali hazrlanm olur.


27/62

23

Gei tablosundaki her bir giri Karno haritasna aktarlr ve k ifadeleri yazlr.

Tablo 2.14: Karno Haritasna aktarl ve sadeletirme

k ifadelerine gre devre emas izilir.

ekil 2.2: ki bitlik senkron geri sayc devre emas

2.1.3. Bitlik Senkron leriye Saycnn Jk Ff Kullanlarak Tasarm



28/62

24

3 adet JK FF kullanlacak. FF larn alaca k deerleri tablo eklinde dzenlenir.

Tablo 2.15: k tablosu

Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloya kaydedilirve JK FFa ait gei tablosundan, her bir kn clock palsinden sonra alaca deere gregei tablosu dzenlenir.

Q Q+ J K

0 0 0 X0 1 1 X1 0 X 1

1 1 X 0




29/62

25

Tablo 2.18: Karno haritasna aktarl ve sadeletirme

Yukarda yaplan sadeletirme ilemine gre devre emas aadaki gibi izilir.

ekil 2.3: bitlik senkron ileri sayc balants


30/62

26

2.1.4. Bitlik Senkron Geriye Saycnn JK FF Kullanlarak Tasarm



Tablo 2.15: k tablosu

Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloya kaydedilirve JK FFa ait gei tablosundan, her bir kn clock palsinden sonra alaca deere gregei tablosu dzenlenir.

Q Q+ J K

0 0 0 X0 1 1 X1 0 X 1

1 1 X 0

Tablo 2.16: JK FF Gei tablosu



31/62

27

Tablo 2.18: Karno haritasna aktarl ve sadeletirme

Yukarda yaplan sadeletirme ilemine gre devre emas aadaki gibi izilir.

ekil 2.3: bitlik senkron geri sayc devre balants

2.1.5. Drt Bitlik Senkron leriye Saycnn JK FF Kullanlarak Tasarm

Yaplacak ilem basamaklar yledir;



32/62

28


Q Q+ J K

0 0 0 X0 1 1 X1 0 X 1

1 1 X 0




33/62

29

Tablo 2.22: Karno haritasna aktarl ve sadeletirilmi klar

J0=K0=1 J1=K1=Q0J2=K2=Q0 . Q1 J3=K3=Q0 . Q1 . Q2

ekil 2.4: Drt bit senkron ileri sayc devre emas


34/62

30

ekil 2.5: Drt bit senkron ileri sayc uygulamas balants


35/62

31

2.1.6. Drt Bitlik Senkron Geriye Saycnn JK FF Kullanlarak Tasarm



Tablo 2.23: Drt bitlik senkon geri sayc k tablosu

Q Q+ J K

0 0 0 X0 1 1 X1 0 X 11 1 X 0



36/62

32


Tablo 2.26: Karno haritasna aktarl ve sadeletirilmi klar

ekil 2.6: Drt bit senkron geri sayc


37/62


38/62

34

Tablo 2.31: Karno haritas ile sadeletirilmi klarn elde edilmesi

J1=K1=Q0 J0=K0=1

ekil 2.7: stenilen srada sayan senkron sayc devresi

Yukarda anlatlan ilem basamaklar ile istenilen srada sayan senkron sayc tasarmyapmak mmkndr. Bu anlatlanlar bir rnek uygulama devresi yaparak pekitirelim.

RNEK:

Elimizde adet (Yeil, Sar, Krmz) Lamba vardr. ncelikle Yeil yanp snecek,sonra Sar yanp snecek, en sonrada krmz yanp snecektir. Bir sonraki admda hepsisnk olacak ve sonrasnda yeil, sar, krmz lambalarn hepsi yanacak ve yandktan sonrabu alma dng eklinde devam edecektir. Bu almay salayacak senkron saycdevresini JK FF kullanarak tasarlayalm.


39/62

35

LAMBA DEVRES

Q2 Q1 Q0

zm:

ncelikle istenilen k sras tablosu hazrlanr. Lojik 1 ile ifade edilen klardakilambalar yanyor anlamndadr. 0 ile belirtilenler snk anlamndadr.

Q2 Q1 Q0 Q Q+ J K1 0 0 0 0 0 X0 1 0 0 1 1 X0 0 1 1 0 X 10 0 0 1 1 X 01 1 1

Tablo 2.32: stenilen klar Tablo 2.33: JK FF gei tablosu

JK FF gei tablosundan yaralanarak her bir ka ait gei tablosu dzenlenir.Tablo dzenlenirken Q2nin alt satrnda 0 olduu grlmektedir. Gei blmne aktarlr.Q2 Q2+ sonrasnda J2 ve K2 durumlar JK FFgei tablosuna baklarak belirlenir ve

dier pozisyonlarda bu mantkla oluturulur.


Gei tablosu bu ekilde hazrlandktan sonra klarn durumlarn en sade halegetirmek iin karno haritasndan yararlanlr. Aadaki ekilde karno haritas uygulamasyaplarak en sade klar bulunur. Bu klara gre de devre emas karlr.


40/62

36

Tablo 2.35: Karno haritas ile sadeletirilmesi

Sadeletirme ileminden sonra istenilen devre emas istenilen zelliklere gre ekil2.7deki gibi karlr.


41/62

37

ekil 2.7: Senkron sayc devresi

2.3. Halka Sayclar (Ring Counter) (7474)Her clock palsinde bir FFyi set (kurmak) eden ve en son FFnin deillenmi knn

ilk FFnin giriine verilmesi ile elde edilen sayclara ring sayclar denir.

2.3.1. Standart Ring Sayc ( Kalc Halka Sayc)

Tm FFler 0dan balayp her clk plasinden sonra FFlerin klar 1 oluncayakadar her defasnda bir ekleme yapan ve tm FFler 0 oluncaya kadar bir azaltan sadansola veya soldan saa sayan devrelere standart ring sayc denir.

ekil 2.8: Standart ring sayc blok emas ve uygulama devresi


42/62

38

Tm FFler sfrlandnda, deillenmi klar 1 olur. 3. FFnin deillenmi k

0. FFnin D giriine bal olduundan 1. clk palsi geldiinde Q0=1 olur. Dier FF klar0 dr. 2. clk palsi geldiinde Q3n deillenmi k hala 1 olduundan Q0=1 olarakkalr, ayn zamanda Q1=1 olur. 3. clk palsinde Q0,Q1,Q2=1 ve Q3=0 olur. 4. clk palsindetm klar 1 iken bu klara ait deiller ise 0 dr.5. clk palsinde Q3n deili 0olduundan D0a 0 gelir ve Q0 = 0 olur. Bundan sonraki clk palslerinde FF klarna 0yerleir.

2.3.2. Yryen Ring Sayc (Kayc Halka Sayc)

Her clk palsinde srasyla 1. FFden en son FFye kadar yalnzca bir FF kn 1yaparak dngye giren sayclara yryen ring sayc denir. Kayma yn sadan sola

olabilecei gibi soldan saa da olabilir.

ekil 2.9: Yryen ring sayc blok emas ve dalga ekilleri

ekil 2.9da devreye enerji uygulandktan sonra CLR (clear) giriine 0 verilerek tmFFlerin Q klar sfrlanr. Q=0 ise Q=1 dir. AND (ve) kaps girilerinin tm ayn anda1 olacandan, k da 1 olur. AND kaps k ilk FF giriine (D0) bal olduundanD0=1 olur. Dier FF girileri Q klarna bal olduu iin 0 olacaktr. Yani D0=1 ,D1=0 , D2=0 , D3=0 olur.Q0=1 ve Q0=0 olur. Bu durumda AND kaps girilerinden biri0 olacandan k da 0 olur. Yeni k Deerleri D0=0 , D1=1 , D2=0 , D3=0 olur.Sonraki clk palsinde Q0=0 , Q1=1 , Q2=0 , Q3=0 olur. Grld gibi dngye giren 1 lkFFden balayp sonuncuya kadar dolar.


43/62

39

Clock Q0 Q1 Q2 Q3 Clock Q0 Q1 Q2 Q30 0 0 0 0 0 0 0 0 01 0 0 0 1 1 1 0 0 02 0 0 1 0 2 0 1 0 03 0 1 0 0 3 0 0 1 04 1 0 0 0 4 0 0 0 1

Tablo 2.36. Saa kaymal ring sayc Tablo 2.37: Sola kaymal ring sayc

ekil 2.10: Yryen ring sayc uygulama devresi

Yryen ring saycda ilk FF giriine uygulanan 1 , clock palsinden sonra kaaktarlr. Her clock palsinden sonra bir sonraki FF kndan alnr. Yani 1 srasyladolanrken dier FF klar 0 olur.

lk anda devre giriine 1 uygulamak iin AND kaps girilerine Q klarbalanr. Deillenmi klarn hepsi 1 iken AND kaps k da 1 olacaktr. Bylece 1.FF giriine 1 uygulanm olacaktr.

klardan herhangi biri 1 olduunda deili 0 olaca iin AND kap kda0 olur. Bylece ilk FF giriine 0 bilgisi girer. Dolays ile 1. FF giriine bir kere 1

yklendikten sonra bu yklenen deer dng ierisinde saymaya devam edilir.

2.4. Entegre Sayclar

Entegre ierisinde yerletirilmi hazr durumdaki sayc devrelerine entegre devresayclar denir. Piyasada ihtiyaca cevap verebilecek ekilde hazr sayc entegrelerimevcuttur. Bunlardan bazlar gelecek konular ierisinde anlatlacaktr.


44/62

40

2.4.1. Decimal (Desimal Onlu) Sayc (4017)

Her clk palsinde srayla birinci FFden onuncu FFye kadar yalnzca bir FF k 1olur. Bu ekilde dng devam eder. Bu tip sayclara desimal sayc denir. Bu sayclar iin4017 numaral entegre kullanlabilir.

ekil 2.11: 4017 entegresi ayak yaps

ekil 2.12: 4017 entegresi i yaps


45/62


46/62

42

ekil 2.14: 4017 Entegresi ile onlu sayc devre balants

2.4.2. kili (Binary) Sayc

Binary sayc entegresi olarak deiik modeller mevcut olmakla beraber burada 7493entegresi anlatlacaktr.


ClockQD(23)

QC(22)

QB(21)

QA(20)

0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 0


47/62

43

7 0 1 1 1

8 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 013 1 1 0 114 1 1 1 015 1 1 1 1

Tablo 2.39: Drt bit binary sayc doruluk tablosu

7493 entegresi, biri ayr dier tanesi bir birine asenkron bal 4 adet JK FFdenoluur. Bu entegre, tercihe gre 3 bit veya 4 bit sayc olarak kullanlabilir. Clk palsi giri Bucuna verilerek klar QD , QC , QB olmak zere 3 bit binary sayc olarak altrlabilir.4 bit sayc yapmak iin, Clk girii A giriine balanr, QA k B giriine balanarak kular olarak QD, QC, QB, QA kullanlr.

R0 (1) R0 (2) girilerinden en az bir tanesi 0 olduunda sayma ilemigerekletirilir. Bu ularn ikisi birden 1 yaplrsa btn klar 0 olur.

ekil 2.16: 7493 entegresinin i yaps


48/62

44

ekil 2.17: 7483 entegresi ile yaplan binary sayc uygulama devresi

2.4.3. Programlanabilen Sayc

stenen sayda aa (down) / yukar (up) sayabilen devrelere programlanabilirsayclar denir. Uygulamalarda bu amala kullanlan 74190, 74191, 74192, 74193 entegrelerivardr. Burada 74193 entegresinin kullanm anlatlacaktr.

VCC Data A Clear Borrow Carry Load Data C Data D

Data B QB QA Down Up QC QD GND

ekil 2.18: Programlanabilir yukar / aa sayc entegresi blok emas

Count(sayma)Up(yukar)

Down(aa)

Clear(MR)

Load(ykle)PL

Fonksiyon

1 0 1 Up count1 0 1 Down countX X 1 X ClearX X 0 0 Load

Tablo 2.40: 74193 entegresi doruluk tablosu


49/62

45


Entegrede clk palsinin ykselen kenarlarnda sayma ilemi olur. Clk palsi 5 noluayaa balanrsa yukar ( up ) , 4 nolu ayaa balandnda aa ( down ) sayar. Yukarsayma ileminde 15 ten 0 a geerken elde k ( cary out- ayak 12) ; aa saymaileminde 0dan 15e geerken bor k (borrow out ayak 13) clk palsinin alalankenarndan ykselen kenarna kadar geen sre boyunca 1den 0a der.

stenen bir saydan itibaren aa yada yukar saydrma ilemi yapmak iin data (veri)

girilerine (9,10,1,15 nolu ayaklar) istenilen saynn binary karl uygulanr. Yani 5tensonra saymas isteniyorsa 0101 bilgisi uygulanr. Load (ykle) giriine (ayak 11) 0 verilir.Bu durumda giri bilgileri ka aktarlr. Entegre devrenin bu pozisyonu bozulmadan clkpalsi ayak 5e balanrsa yukar sayc, ayak 4e balanrsa aa sayc olarak alr. Yanisayc knda ykl olan say, saycnn snrn belirler.

Yukar sayma ileminde 15ten 0a geerken elde k; aa sayma ileminde 0dan15e geerken bor k, load giriine balanr. nk bu klar (ayak 12 ve 13) 0olduunda load yaplr. Yani data ularndaki saynn binary karl tekrar ka aktarr.Bylece sayma ilemi programl olarak tekrarlanr.

Eer entegre programsz yani mod 16 sayc olarak almas isteniyorsa Load giriibo braklr veya lojik 1 uygulanr. Bilindii gibi TTL entegreler bo ular 1 olarakalglar.

ekil 2.20de 74193 entegresinin mod 9 aa sayc olarak almasn salayanbalant yaplmtr. Bu ekilde almada klar 8,7,6,5,4,3,2,1,0 eklinde olmaldr. Buayar iin DATA girilerine (1000)2 verisi yklenmelidir. Aa sayc olarak sreklialmas iin clk palsi aa say giriine (ayak 4) balanmasyla beraber, bor k (ayak13) , ykle (ayak 11) giriine balanr.


50/62

46

ekil 2.20: Mod 9 programl aa sayc devre

ekil 2.20de grld gibi Mod 9 sayc tasarm iin D C B A veri girilerine(1000)2 verisi balants yaplmtr. Bu ulara yaplacak veri balantlar ile sayc istenilenmoda ayarlanabilir. rnein Mod 13 yani 12ye programl yukar sayc olarak almas iinekil 2.21 de verilen balant yaplmaldr. ekil 2.21 de verilen balant emasndikkatlice inceledikten sonra 74193 entegresi ile 13e programl (mod 14) yukar saycolarak alacak devrenin balantsn izerek retmeninize kontrol ettiriniz.

ekil 2.21 Mod 13 programl sayc balant ekli

2.4.3.1. 0dan 99a Kadar Sayan Sayc Tasarm

Aada verilen ekil 2.22de 0 ile 99 arasnda herhangi bir deere kadar sayma ilemiyapabilen genel amal bir saycnn blok emasdr. A ve B sayc entegrelerinin (7493) CKgirilerine Clk palsi uygulandnda her iki display de birbirinden bamsz olarak drt bitsayma ilemi yapar. Bu durum saycnn skorbord uygulamalar iin uygundur. CK2 girileriiptal edilirse sayc 3 bitlik olarak alacaktr.


51/62

47

A ve C noktalar birletirildiinde sayc 0 ile 99 arasnda sayma ilemi yapar.

Saycnn son sayma rakam AND kap girilerine gre belirlenir. rnein, ekildekidevrenin 60a kadar saymas istensin. B segmenti 0-9, A segmenti 0-5 saylarngstermelidir. Bu durum AND kaplar ile salanr. B segmentinin 0-9 saymas iin Bsaycsna ait AND kap girileri X=QB0 ve Y=QB3 ile birletirilmelidir. A segmentinin 0-5saymas iin A saycsna ait AND kap girilerine X=QA1 ve Y=QA2 ile birletirilmelidir.

0-99 sayc devresini istenilen moda ayarlamak iin Tablo 2.41de verilen ular ANDkaps girilerine balanmaldr. Kap girileri tabloya gre deitirilerek istenilen deerdeyanmas salanr.

ekil 2.22: Programlanabilir 0-99 sayc balants

Sayc Modu X Y Saylacak Rakamlar

Mod 2 1 Q1 0 1Mod 3 Q0 Q1 0 1 2Mod 4 Q2 1 0 1 2 3Mod 5 Q2 Q0 0 1 2 3 4Mod 6 Q2 Q1 0 1 2 3 4 5Mod 7 Q2 Q0.Q1 0 1 2 3 4 5 6Mod 8 Q3 1 0 1 2 3 4 5 6 7Mod 9 Q3 Q0 0 1 2 3 4 5 6 7 8Mod 10 Q3 Q1 0 1 2 3 4 5 6 7 8 9

Tablo 2.41: Mod deiiklii iin gerekli kap tablosu


52/62

48

ekil 2.23: 0-99 Yukar sayc balant emas ve uygulama devresi

2.4.4. Resetlemeli Senkron Binary leriGeri Sayc (74191)

Senkron ileri geri sayc devresini 74191 ile resetlemeli olarak yapmak mmkndr.ekildeki devrede Proteus program ile izilmi rnek bir devre verilmitir. Burada D/Ugiriini lojik 1 verilirse (+5 volt balanmas ) yukar, lojik 0 verilirse (aseye balanmas )aa sayar. Giriteki datalara gre ktaki binary durumu deiir.

@r


53/62

49

ekil 2.24: Binary senkron ileri ve geri sayc

2.4.5. Resetlemeli Senkron BCD leriGeri Sayc (74192)

ekil 2.25: Senkron BCD sayc


54/62

50

Sayc devreleri entegrelerin balant ekillerine gre farkl ekillerde yaplabilir. BCD

( kili kodlanm onlu saycda bunlardan biridir. BCD uygulamasn Konu 2.4.1 Decimal(Desimal Onlu) Sayc blmnde bahsetmitik. Girite verilen ikili kodlanm bilgi kaonlu kodlanm olarak verilmekteydi. ekil 2.25de ayn zamanda JK FF ile yaplmSenkron BCD yukar sayc balants verilmitir.

2.4.5.1. Dijital Saat Tasarm

1Hz Clkekil 2.26: Dijital saat devre emas

ekil 2.26da yaplan balantda kullanlan malzemeler 74192 entegresi 6 adetkullanlmtr. Kullanm amac 0-9 ileri ve geri sayar paralel girilere uygulanan deeri clksinyali geldii srece ka verir. 7408 entegresi 1 adet kullanlmtr. Giri 1 iken ka 1

aktarr. Seven segment display 6 adet kullanlmtr. Grevi giriteki binary kodlanmbilgileri desimal olarak gsterir.

Dijital Saat devresi 74192 entegresi kullanlarak tasarlanmtr. 74192 entegresiyaplan balantya gre ileri-geri sayan bir entegredir. UP giriine sinyal verilirse ileri sayar.Sayma hz sinyal(clock) ile ayarlanr. Bu devrede ise 74192 entegresinin UP giriine1Hzlik sinyal uygulanmtr.(Bu sinyalin her deiim aral 1 saniyeyi verir) Her sinyalde74192 entegresi yukar sayar. Saniye 9 olduunda ilk entegrenin TCU k aktif olur.(0-1sinyal retir ve dier entegre iin de bu sinyal (clock) olur) Saniye 10 olur ve yukarya dorusaymaya balar taki 59 olana kadar. Tam 59 olduunda ise arpma kaps sayesinde (7408)baa dner (reset).Tam bu anda da dakika ksm iin (0-1) sinyal retir ve dakikann 1olmasn salar.


55/62

51

Bu periyodik olay dngs dakikadan saate gei iinde geerlidir. Burada saniye ve

dakika 59 sayarken saat 23 saymaktadr. ekil 2.26da AND kap girilerine yaplan balantnoktalarna dikkat edilirse saniye ve dakika iin alnan balant noktalar ile saat iinyaplan balant noktalarnn farkl olduu grlr. Yukardaki balanty simlasyonprogramlarnda uygulayp deneyebilirsiniz.


56/62

52

UYGULAMA FAALYET

lem Basamaklar nerile

ekil 2.10daki devreyi kurunuz. Devreyi doru da n den ey seti zerine

kurunuz.

Devreye enerji uygulaynz.

G kaynanzn sabit 5V ularnkullannz.

DC gerilimin art ve eksi ularn dikkatlibalaynz.

CK butonuna art arda basnz. Her bir CK uygulamas iin; CK butonuna

bir kere basp braknz.

Her basta ledlerin durumlarn

gzleyiniz.

klarn 1 olmas demek; bu klara

bal LEDlerin yanmas demektir.

UYGULAMA FAALYET


57/62

53

UYGULAMA FAALYET

lem Basamaklar neriler

ekil 2.14daki devreyi kurunuz.

Devreyi dorudan board zerine kurunuz.Entegre ayaklarn 7476 ve 7408katalogdan karnz. Aada verilen ekilA ve ekil B yi kullannz.

Devreye enerji uygulaynz.

G kaynanzn sabit 5V ularn

kullannz. DC gerilimin art ve eksi ularn dikkatlibalaynz.

CK butonuna art arda basnz.

Her bir CKuygulamas iin CK butonunabir kere basp braknz.

Clk plasini otomatik yapmak iinekil Cyi kullanabilirsiniz.

Her basta ledlerin durumlarngzleyiniz.

klarn 1 olmas demek; bu klarabal LEDlerin yanmas demektir.

AVOmetre l aletini DC Voltkademesine alnz

Ledlerin entegre balant ucu ile asearasn lnz.

Okuduunuz sonu deerlerini not alnz. Sonular arkadalarnzla tartnz.

UYGULAMA FAALYET


58/62

54

LME VE DEERLENDRME

OBJEKTF TEST (LME SORULARI)

Aadaki ifadeleri dikkatlice okuyarak uygun cevap kkn (Doru/Yanl)biiminde inceleyiniz .

1. Senkron ileriye saycda 1. FFnin Q k 2.FFnin CLK giriine balanr. ( )

2. Senkron sayclarda CLK sinyali btn FFlere ayn anda uygulanr.. ( )

3. Senkron sayclarda zaman gecikmesi yaanmaz. ( )

4. Senkron sayclarda bit derecesi en dk deerlikli (LSB) olan FF son FFdir.( )

5. Senkron Onlu sayc yapmak iin 5 adet FF gerekir. ( )

6. Onlu sayc yapmak iin 4017 entegresi kullanlr. ( )

7. 7493 entegresi Binary sayc uygulamalarnda kullanlabilir. ( )

8. Entegre sembolnde herhangi bir giri ucunda kk bir daire varsa, buraya 0uygulandnda aktif olaca anlalr. ( )

9. 74193 entegresinin ykleme yapabilmesi iin Clear ve Load ularnn aseyebalanmas gerekir. ( )

10. 74193 entegresinin 5 numaral aya yukar saydrmak iin kullanlr . ( )

DEERLENDRME

Cevaplarnz cevap anahtar ile karlatrnz. Doru cevap saynz belirleyerekkendinizi deerlendiriniz. Yanl cevap verdiiniz ya da cevap verirken tereddt yaadnzsorularla ilgili konular geri dnerek tekrar inceleyiniz. Tm sorulara doru cevapverdiyseniz dier renme faaliyetine geiniz.

LME VE DEERLENDRME


59/62

55

PERFORMANS TEST (YETERLK LME)

Deerlendirme ltleri Evet Hayr

1. ekil 2.10daki ve 2.14teki devreyi doru ekildekurabildiniz mi?2. Devreyi kurduktan sonra enerji uyguladnz m?3. Clk girilerini otomatik clk devresine baladnz m?4. klarn gerilim deerini lebildiniz mi?5. k gerilim deerlerini kaydedebildiniz mi?

Uygulamalarda istenen devreler iin aadaki emalar kullanabilirsiniz.

ekil A ekil B ekil C


60/62

56

MODL DEERLENDRMEOBJEKTF TEST (LME SORULARI)

Aada verilen ifadelerin Doru (D) Yanl (Y) biiminde inceleyiniz.

1- Asenkron sayclar senkron sayclardan daha hzldr. ( )

2- Asenkron 7 ye kadar sayc yapmak iin 2 adet FF yeterlidir. ( )

3- Asenkron heksadesimal sayc yapmak iin 4 FF yeterlidir.( )

4- 4 FF kna AND kaplar balanarak yaplan saycya yryen ring sayc denir. ( )

5- Her clock palsinde bir FFyi set eden sayclara standart ring sayc denir.( )

6- 74193 entegresi sadece yukar sayc olarak ayarlanana bilir.( )

7- 74193 nolu entegrenin 16 nolu aya Vcc beslemesi iin kullanlr. ( )

8- 4017 entegresinin 8 nolu aya ase beslemesi iin kullanlr. ( )

9- Clk palsinin otomatik olarak verilmesi iin 555 ile astable multivibratr kullanlabilir. ( )

10- Sayc devreleri frekans blc olarakta kullanlabilir.( )

MODL DEERLENDRME


61/62

57

CEVAP ANAHTARLARIRENME FAALYET-1N CEVAP ANAHTARI

1 D2 Y3 D4 D5 Y6 D

7 Y8 Y9 Y

10 Y

RENME FAALYET-2NN CEVAP ANAHTARI

1 Y2 D3 D

4 Y5 Y6 D7 D8 D9 D

10 D

MODL DEERLENDRME CEVAP ANAHTARI

1 Y2 Y3 D4 D5 D6 Y7 D8 D9 D

10 D

CEVAP ANAHTARLARI


62/62

KAYNAKA

TEKN Engin, Metin BEREKET, Bilgisayar (Donanm) 10. Snf velem Yapraklar, MEB yaynlar, 2005.

ITAK Hakan, Balkesir niversitesi, 2005. V. HALL Douglas, Mikroilemciler ve Saysal Sistemler, MEB Yaynlar. CLEMENTS Alan, Bilgisyar Donanmn Temelleri, MEB Yaynlar. Dijital Elektronik Eitim Setleri Uygulama Kitaplar (Lab-Volt)

KAYNAKA

Documents

asenkron sayıcı