Bai Giang Ky Thuat So

Giáo trình Điện tử số

GV: Đỗ Thị Hồng Thắm 1

GIỚI THIỆU CHUNG Cùng với sự tiến bộ của khoa học và công nghệ, các thiết bị điện tử đang và sẽ tiếp tục được ứng dụng ngày càng rộng rãi và mang lại hiệu quả cao trong hầu hết các lĩnh vực kinh tế kỹ thuật cũng như đời sống xã hội.

Việc xử lý tín hiệu trong các thiết bị điện tử hiện đại đều dựa trên cơ sở nguyên lý số. Bởi vậy việc hiểu sâu sắc về điện tử số là điều không thể thiếu được đối với kỹ sư điện tử hiện nay. Nhu cầu hiểu biết về kỹ thuật số không phải chỉ riêng đối với các kỹ sư điện tử mà còn đối với nhiều cán bộ kỹ thuật chuyên ngành khác có sử dụng các thiết bị điện tử.

Tài liệu này giới thiệu một cách hệ thống các phần tử cơ bản trong các mạch điện tử số kết hợp với các mạch điển hình, giải thích các khái niệm cơ bản về cổng điện tử số, các phương pháp phân tích và thiết kế mạch logic cơ bản.

Tài liệu bao gồm các kiến thức cơ bản về mạch cổng logic, cơ sở đại số logic, mạch logic tổ hợp, các trigơ, mạch logic tuần tự, các mạch phát xung và tạo dạng xung, các bộ nhớ thông dụng.

Tài liệu gồm có các chương như sau:

Chương 1: Hệ đếm

Chương 2: Đại số Boole và các phương pháp biểu diễn hàm

Chương 3: Cổng logic TTL và CMOS

Chương 4: Mạch logic tổ hợp.

Chương 5: Mạch logic tuần tự.

Chương 6: Mạch phát xung và tạo dạng xung.

Chương 7: Bộ nhớ bán dẫn.

Chương 8: Chuyển đổi tương tự - số và chuyển đổi số - tương tự.



CHƯƠNG 1

HỆ ĐẾM Khi nói đến số đếm, người ta thường nghĩ ngay đến hệ thập phân với 10 chữ số được ký hiệu từ 0 đến 9. Máy tính hiện đại không sử dụng số thập phân, thay vào đó là số nhị phân với hai ký hiệu là 0 và 1. Khi biểu diễn các số nhị phân rất lớn, người ta thay nó bằng các số bát phân (Octal) và thập lục phân (HexaDecimal).

Đếm số lượng của các đại lượng là một nhu cầu của lao động, sản xuất. Ngừng một quá trình đếm, ta được một biểu diễn số. Các phương pháp đếm và biểu diễn số được gọi là hệ đếm. Hệ đếm không chỉ được dùng để biểu diễn số mà còn là công cụ xử lý. Có rất nhiều hệ đếm, chẳng hạn như hệ La Mã, La Tinh ... Hệ đếm vừa có tính đa dạng vừa có tính đồng nhất và phổ biến. Mỗi hệ đếm có ưu điểm riêng của nó nên trong kĩ thuật số sẽ sử dụng một số hệ để bổ khuyết cho nhau.

Trong chương này không chỉ trình bày các hệ thập phân, hệ nhị phân, hệ bát phân, hệ thập lục phân và còn nghiên cứu cách chuyển đổi giữa các hệ đếm.

1.1. BIỂU DIỄN SỐ Nguyên tắc chung của biểu diễn là dùng một số hữu hạn các ký hiệu ghép với nhau theo qui ước về vị trí. Các ký hiệu này thường được gọi là chữ số. Do đó, người ta còn gọi hệ đếm là hệ thống số. Số ký hiệu được dùng là cơ số của hệ ký hiệu là r. Giá trị biểu diễn của các chữ khác nhau được phân biệt thông qua trọng số của hệ. Trọng số của một hệ đếm bất kỳ sẽ bằng ri, với I là một số nguyên dương hoặc âm.

Bảng 1.1 là liệt kê tên gọi, số ký hiệu và cơ số của một vài hệ đếm thông dụng.

Bảng 1.1 Người ta cũng có thể gọi hệ đếm theo cơ số của chúng.

Ví dụ: Hệ nhị phân = Hệ cơ số 2, Hệ thập phân = Hệ cơ số 10... Dưới đây, ta sẽ trình bày tóm tắt một số hệ đếm thông dụng.

1.1.1 Hệ thập phân Các ký hiệu của hệ như đã nêu ở bảng 1.1. Khi ghép các ký hiệu với nhau ta sẽ được một biểu diễn.

Là hệ đếm trong đó sử dụng 10 chữ số từ 0 đến 9 để biểu diễn tất cả các con số và các đại lượng. Hệ thập phân là một hệ thống theo vị trí vì trong đó giá trị của một chữ số phụ thuộc vào vị trí của nó. Để hiểu rõ điều này ta xét ví dụ sau: xét số thập phân 345. Ta biết rằng chữ số 3 biểu thị 3 trăm, 4 biểu thị 4 chục, 5 là 5 đơn vị. Xét về bản chất, 3 mang giá trị lớn nhất trong ba chữ số, được gọi là

Tên hệ đếm Số ký hiệu Cơ số (r)

Hệ nhị phân (Binary)

Hệ bát phân (Octal)

Hệ thập phân (Decimal)

Hệ thập lục phân (Hexadecimal)

0, 1

0, 1, 2, 3, 4, 5, 6, 7

0, 1, 2, 3, 4, 5, 6, 7, 8, 9

0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F

2

8

10

16



chữ số có nghĩa lớn nhất (MSD - Most Significant Bit – bit có nghĩa lớn nhất). Chữ số 5 mang giá trị nhỏ nhất, gọi là chữ số có nghĩa nhỏ nhất (LSD- Least Significant Bit – bit có nghĩa nhỏ nhất).

Để diển tả một số thập phân lẻ người ta dùng dấu chấm thập phân để chia phần nguyên và phần phân số.

Ý nghĩa của một số thập phân được mô tả như sau:

Hệ thập phân còn kết hợp với hệ nhị phân để có cách biểu diễn khác gọi là BCD (Binary – Code – Decimal). Khi biểu diễn bằng mã BCD, mỗi số thập phân được biểu diễn riêng biệt bằng nhóm 4 bit nhị phân.

Ví dụ: 1265,34 là biểu diễn số trong hệ thập phân:

1265.34 =1×103+2×102+ 6×101 + 5×100 + 3×10−1 + 4×10−2

Ví dụ: (2310)10 = (0010 0011 0001 0000)BCD

Trong phân tích trên, 10n là trọng số của hệ; các hệ số nhân chính là ký hiệu của hệ. Như vậy, giá trị biểu diễn của một số trong hệ thập phân sẽ bằng tổng các tích của ký hiệu (có trong biểu diễn) với trọng số tương ứng.

Một cách tổng quát:

N10 = d10-1×1010-1 +… + d1×10

1 + d0×10

0 + d-1×10

-1 + d-m×10

-m

∑−

−

×=m

n

iid

110

trong đó, N10: biểu diễn bất kì theo hệ 10,

d : các hệ số nhân (ký hiệu bất kì của hệ),

n : số chữ số ở phần nguyên,

m: số chữ số ở phần phân số.

* Ưu điểm: của hệ thập phân là tính truyền thống đối với con người. Đây là hệ mà con người dễ nhận biết nhất. Ngoài ra, nhờ có nhiều ký hiệu nên khả năng biểu diễn của hệ rất lớn, cách biểu diễn gọn, tốn ít thời gian viết và đọc.

* Nhược điểm chính: của hệ là do có nhiều ký hiệu nên việc thể hiện bằng thiết bị kỹ thuật sẽ khó khăn và phức tạp.

Biểu diễn số tổng quát:



Với cơ số bất kì r và d bằng hệ số a tuỳ ý ta sẽ có công thức biểu diễn số chung cho tất cả các hệ đếm:

N = an-1×rn-1 +… + a1×r

1 + a0×r

0 + a-1×r

-1 + a-m×r

-m

∑−

−

×=m

n

ii ra

1

Trong một số trường hợp, ta phải thêm chỉ số để tránh nhầm lẫn giữa biểu diễn của các hệ.

Ví dụ: 3610, 368, 3616 .

* Cộng BCD: Khi tổng nhỏ hơn hoặc bằng 9 thì ta thực hiện phép cộng BCD như cộng nhị phân bình thường.

Ví dụ: xét phép cộng 6 và 2, dùng mã BCD biểu diễn mối ký số

một ví dụ khác, cộng 45 với 33

Tổng lớn hơn 9, ta xét phép cộng 5 và 8 ở dạng BCD:

Tổng của phép cộng ở trên là 1101 không tồn tại trong mã BCD. Điều này xảy ra do tổng của hai ký số vượt quá 9. Trong trường hợp này ta phải hiệu chỉnh bằng cách cộng thêm 6 (0110) vào nhằm tính đến việc bỏ qua 6 nhóm mã không hợp lệ.

Ví dụ:



Một ví dụ khác:

1.1.2 Hệ nhị phân

1.1.2.1. Tổ chức hệ nhị phân

Hệ nhị phân (Binary number system) còn gọi là hệ cơ số hai, gồm chỉ hai ký hiệu 0 và 1, cơ số của hệ là 2, trọng số của hệ là 2n. Cách đếm trong hệ nhị phân cũng tương tự như hệ thập phân. Khởi đầu từ giá trị 0, sau đó ta cộng liên tiếp thêm 1 vào kết quả đếm lần trước. Dãy số nhị phân được đánh số từ phải sang trái, bắt đầu từ bit 0, kế đến l bit 1, rồi đến bit 2…. Cứ như vậy cho đến bit thứ n là bit ngòai cùng bên trái.

Nguyên tắc cộng nhị phân là : 0 + 0 = 0, 1 + 0 = 1, 1 + 1 = 10 (102 = 210).

Trong hệ nhị phân, mỗi chữ số chỉ lấy 2 giá trị hoặc 0 hoặc 1 và được gọi tắt là "bit". Như vậy, bit là số nhị phân 1 chữ số. Số bit tạo thành độ dài biểu diễn của một số nhị phân. Một số nhị phân có độ dài 8 bit được gọi 1 byte. Số nhị phân hai byte gọi là một từ (word), số 32 bit gọi là doubleword, 64 bit gọi là quadword.

Bit tận cùng bên phải gọi là bit bé nhất (LSB – Least Significant Bit) và bit tận cùng bên trái gọi là bit lớn nhất (MSB - Most Significant Bit).

Tất cả các phát biểu về hệ thập phân đều có thể áp dụng được cho hệ nhị phân. Hệ nhị phân cũng là hệ thống số theo vị trí. Mỗi nhị phân đều có giá trị riêng, tức trọng số, là luỹ thừa của 2. Để biểu diễn một số nhị phân lẽ ta cũng dùng dấu chấm thập phân để phân cánh phần nguyên và phần lẻ.

Ý nghĩa của một số nhị phân được mô tả như sau:

Để tìm giá trị thập phân tương đương ta chỉ việc tính tổng các tích giữa mỗi số (0 hay 1) với trọng số của nó.



Bit nhị phân thứ n có trọng số là 2n × 0 hoặc 1, trong đó n là thứ tự của bit trong dãy số nhị phân, 0 hoặc 1 là giá trị của bit đó. Giá trị của dãy số nhị phân bằng tổng trọng số của từng bit trong dãy.

Biểu diễn nhị phân dạng tổng quát :

N2 = bn−1bn−2....b1b0.b−1b−2....b−m

Trong đó, b là hệ số nhân của hệ. Các chỉ số của hệ số đồng thời cũng bằng lũy thừa của trọng số tương ứng.

Ví dụ 1 :

1 1 0. 0 0 → số nhị phân phân số

22 21 20 2−1 2−2 → trọng số tương ứng.

Ví dụ2 :

1100.1012 = (1x 23) + (1x 22) + (0x21) + (0x20) + (1x2-1) + (0x2-2) + (1x 2-3 )

= 8 + 4 + 0 + 0 + 0.5 + 0 + 0.125

= 12.125

Ta có dạng tổng quát của biểu diễn nhị phân như sau:

N2 = bn-1×2n-1 +… + b1×2

1 + b0×2

0 + b-1×2

-1 + b-m×2

-m

∑−

−

×=m

n

iib

12

Trong đó, b là hệ số nhân lấy các giá trị 0 hoặc 1.

Lũy thừa của 210 = 1024 được gọi tắt là 1K (đọc K hay kilo), trong ngôn ngữ nhị phân 1k là 1024 chứ không phải là 1000. Những giá trị lớn hơn tiếp theo như:

211 = 21 . 2 10 = 2K

212 = 22 . 210 = 4K

220 = 210 . 210 = 1K . 1K = 1M (Mega)

224 = 24 . 220 = 4. 1M = 4M

230 = 210 . 220 = 1K. 1M = 1G (Giga)

232 = 22 . 230 = 4.1G = 4G



1.1.2.2. Các phép tính trong hệ nhị phân

a. Phép cộng

Qui tắc cộng hai số nhị phân 1 bit đã nêu ở trên.

0 + 0 = 0

0 + 1 = 1 + 0 = 1

1 + 1 = 1 0 = 0 + nhớ 1 cộng vô cột kế tiếp bên trái.

1 + 1 + 1 = 1 1 = 1 + nhớ 1 cộng vô cột kế tiếp bên trái

Phép cộng là phép toán số học quan trọng nhất trong hệ thống kỹ thuật số. Như ta sẽ thấy, các phép trừ, nhân và chia được thực hiện ở hầu hết máy vi tính và máy tính bấm tay hiện đại nhất thực ra chỉ dùng phép cộng làm phép toán cơ bản của chúng.

Ví dụ:

Ví dụ:

101101 (45) 11000111 (199)

+ 1111 (15) - 1101101 (109)

111100 (60) 01011010 (90)

b. Phép trừ

Qui tắc trừ hai bit nhị phân cho nhau như sau :

0 - 0 = 0 ; 1 - 1 = 0 ; 1 - 0 = 1 ; 0 - 1 = 1 (mượn 1)



Khi trừ nhiều bit nhị phân, nếu cần thiết ta mượn bit kế tiếp có trọng số cao hơn. Lần trừ kế tiếp lại phải trừ thêm 1.

Ví dụ : Trừ hai số nhị phân nhiều bit

c. Phép nhân Qui tắc nhân hai bit nhị phân như sau:

0 x 0 = 0 , 0 x 1 = 0 , 1 x 0 = 0 , 1 x 1 = 1

Phép nhân số nhị phân được thực hiện tương tự như nhân số thập phân. Quá trình thật ra đơn giản hơn vì ký số của số nhân chỉ là 0 và 1, vì vậy ta chỉ nhân cho 0 hay 1.

Chú ý : Phép nhân có thể thay bằng phép dịch và cộng liên tiếp.

Ví dụ:



Ví dụ:

1010 (10)

× 101 (5)

1010

+ 0000

1010

110010 (50)

Khi số bị nhân có m chữ số lẻ (sau dấu phẩy) và số nhân có n chữ số lẻ thì ta bỏ dấu phẩy của 2 thừa số trên và thực hiện nhân theo quy tắc như trên. Kết quả ở tích số tồn phần, dấu phẩy được đặt ở vị trí trước cột thứ (m+n) tính từ phải qua trái như với hệ 10.

d. Phép chia

Phép chia một số nhị phân (số bị chia) cho một số khác (số chia) được thực hiện giống như phép chia số thập phân. Tiến trình thực tế còn đơn giản hơn do khi kiểm tra xem có bao nhiêu lần số chia “ đi vào” số bị chia, chỉ có hai khả năng đó là 0 và 1. Quá trình chia được minh họa bằng ví dụ sau:

Ví dụ:

Thực hiện phép chia 101101 cho 101

1 0 1 1 0 1 1 0 1

- 1 0 1 1 0 0 1 (Thương số)

0 0 0 1 0 1

- 0 0 0

0 0 1 0 1

- 0 0 0

0 1 0 1

- 1 0 1

0 0 0 (Phần dư)

* Phép chia số có dấu được thực hiện như phép nhân. Số âm được biến thành số dương bằng phép bù, sau đó mới thực hiện phép chia. Nếu số bị chia và số chia có dấu ngược nhau, thương số đổi sang số âm bằng cách lấy bù 2 nó và gán bit dấu là 1. Nếu số bị chia và số chia cùng dấu, thương số sẽ là số dương và được gán bit dấu là 0.



Ưu điểm chính của hệ nhị phân là chỉ có hai ký hiệu nên rất dễ thể hiện bằng các thiết bị cơ, điện. Các máy vi tính và các hệ thống số đều dựa trên cơ sở hoạt động nhị phân (2 trạng thái). Do đó, hệ nhị phân được xem là ngôn ngữ của các mạch logic, các thiết bị tính toán hiện đại – ngôn ngữ máy.

Nhược điểm của hệ là biểu diễn dài, mất nhiều thời gian viết, đọc.

1.1.3 Hệ bát phân và thập lục phân

1.1.3.1 Hệ bát phân 1a. Tổ chức của hệ: Nhằm khắc phục nhược điểm của hệ nhị phân, người ta thiết lập các hệ đếm có nhiều ký hiệu hơn, nhưng lại có quan hệ chuyển đổi được với hệ nhị phân. Một trong số đó là hệ bát phân (hay hệ Octal, hệ cơ số 8).

Hệ này gồm 8 ký hiệu: 0, 1, 2, 3, 4, 5, 6 và 7. Cơ số của hệ là 8. Việc lựa chọn cơ số 8 là xuất phát từ chỗ 8 = 23. Do đó, mỗi chữ số bát phân có thể thay thế cho 3 bit nhị phân.

Dạng biểu diễn tổng quát của hệ bát phân như sau:

N8 = On-1×8n-1 +… + O1×8

1 + O0×8

0 + O-1×8

-1 + O-m×8

-m

∑−

−

×=m

n

iiO

18

Lưu ý rằng, hệ thập phân cũng đếm tương tự và có giải rộng hơn hệ bát phân, nhưng không thể tìm được quan hệ 10 = 2n (với n nguyên).

2a. Các phép tính trong hệ bát phân a. Phép cộng

Phép cộng trong hệ bát phân được thực hiện tương tự như trong hệ thập phân. Tuy nhiên, khi kết quả của việc cộng hai hoặc nhiều chữ số cùng trọng số lớn hơn hoặc bằng 8 phải nhớ lên chữ số có trọng số lớn hơn kế tiếp.

b. Phép trừ

Phép trừ cũng được tiến hành như trong hệ thâp phân. Chú ý rằng khi mượn 1 ở chữ số có trọng số lớn hơn thì chỉ cần cộng thêm 8 chứ không phải cộng thêm 10. Các phép tính trong hệ bát phân ít được sử dụng. Do đó, phép nhân và phép chia dành lại như một bài tập cho người học.

1.1.3.2 Hệ thập lục phân

a. Tổ chức của hệ

Hệ thập lục phân (hay hệ Hexadecimal, hệ cơ số 16). Hệ gồm 16 ký hiệu là 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.



Trong đó, A = 1010 , B = 1110 , C = 1210 , D = 1310 , E = 1410 , F = 1510 . Cơ số của hệ là 16, xuất phát từ yếu tố 16 = 24. Vậy, ta có thể dùng một từ nhị phân 4 bit (từ 0000 đến 1111) để biểu thị các ký hiệu thập lục phân.

Ý nghĩa của hệ thống số thập lục phân được mô tả bằng bảng sau:

Dạng biểu diễn tổng quát:

N16 = Hn-1×16n-1 +… + H1×16

1 + H0×16

0 + H-1×16

-1 + H-m×16

-m

∑−

−

×=m

n

iiH

1

16

b. Các phép tính trong hệ cơ số 16

b1. Phép cộng

Khi tổng hai chữ số lớn hơn 15, ta lấy tổng chia cho 16. Số dư được viết xuống chữ số tổng và số thương được nhớ lên chữ số kế tiếp. Nếu các chữ số là A, B, C, D, E, F thì trước hết, ta phải đổi chúng về giá trị thập phân tương ứng rồi mới cộng.

b2. Phép trừ

Khi trừ một số bé hơn cho một số lớn hơn ta cũng mượn 1 ở cột kế tiếp bên trái, nghĩa là cộng thêm 16 rồi mới trừ.

c. Phép nhân

Muốn thực hiện phép nhân trong hệ 16 ta phải đổi các số trong mỗi thừa số về thập phân, nhân hai số với nhau. Sau đó, đổi kết quả về hệ 16.

1.2. CHUYỂN ĐỔI CƠ SỐ GIỮA CÁC HỆ ĐẾM

1.2.1. Chuyển đổi từ hệ cơ số 10 sang các hệ khác Để thực hiện việc đổi một số thập phân đầy đủ sang các hệ khác ta phải chia ra hai phần: phần nguyên và phân số.

Đối với phần nguyên: ta chia liên tiếp phần nguyên của số thập phân cho cơ số của hệ cần chuyển đến, số dư sau mỗi lần chia viết đảo ngược trật tự là kết quả cần tìm. Phép chia dừng lại khi kết quả lần chia cuối cùng bằng 0.



Ví dụ: Đổi số 5710 sang số nhị phân.

Bước Chia Được Dư

1 57/2 28 1→ LSB

2 28/2 14 0

3 14/2 7 0

4 7/2 3 1

5 3/2 1 1

6 1/2 0 1 → MSB

Viết đảo ngược trật tự, ta có : 5710 = 1110012

Ví dụ :

Đối với phần phân số : ta nhân liên tiếp phần phân số của số thập phân với cơ số của hệ cần chuyển đến, phần nguyên thu được sau mỗi lần nhân, viết tuần tự là kết quả cần tìm. Phép nhân dừng lại khi phần phân số triệt tiêu.

Ví dụ: Đổi số 57,3437510 sang số nhị phân.

Phần nguyên ta vừa thực hiện ở ví dụ trên, do đó chỉ cần đổi phần phân số 0,375.

Bước Nhân Kết quả Phần nguyên

1 0,375 x 2 0.75 0

2 0,75 x 2 1.5 1

3 0,5 x 2 1.0 1



4 0,0 x 2 0 0

Kết quả : 0,37510 = 0,01102

Sử dụng phần nguyên đã có ở ví dụ 1 ta có : 57,37510 = 111001.01102

* Phương pháp thứ hai là cách đi ngược lại quá trình đổi nhị phân sang thập phân, đó là : số thập phân được trình bày dưới dạng tổng các lũy thừa của 2, sau đó ghi các kí số 0 và 1 vào vị trí bit tương ứng.

Ví dụ:

1.2.2. Đổi một biểu diễn trong hệ bất kì sang hệ thập phân Muốn thực hiện phép biến đổi, ta dùng công thức :

N10 = an-1×rn-1 +… + a1×r

1 + a0×r

0 + a-1×r

-1 + a-m×r

-m

Thực hiện lấy tổng vế phải sẽ có kết quả cần tìm. Trong biểu thức trên, ai và r là hệ số và cơ số hệ có biểu diễn.

1.2.3. Đổi các số từ hệ nhị phân sang hệ cơ số 8 và 16 Vì 8 = 23 và 16 = 24 nên ta chỉ cần dùng một số nhị phân 3 bit là đủ ghi 8 ký hiệu của hệ cơ số 8 và từ nhị phân 4 bit cho hệ cơ số 16. Do đó, muốn đổi một số nhị phân sang hệ cơ số 8 và 16 ta chia số nhị phân cần đổi, kể từ dấu phân số sang trái và phải thành từng nhóm 3 bit hoặc 4 bit. Sau đó thay các nhóm bit đã phân bằng ký hiệu tương ứng của hệ cần đổi tới.

Ví dụ:

a. Đổi số 110111,01112 sang số hệ cơ số 8 Tính từ dấu phân số, ta chia số này thành các nhóm 3 bit như sau :

110 111 , 011 100

↓ ↓ ↓ ↓

6 7 3 4

Kết quả: 110111,01112 = 67,348. ( Ta đã thêm 2 số 0 để tiện biến đổi).

b. Đổi số nhị phân 111110110,011012 sang số hệ cơ số 16

Ta phân nhóm 4 bit và thay thế như sau :

0001 1111 0110, 0110 1000

↓ ↓ ↓ ↓ ↓

1 F 6 6 8



Kết quả: 111110110,011012 = 1F6,6816

1.2.4 Chuyển đổi thập phân sang BCD và ngược lại Người ta biểu thị các số thập phân từ 0 đến 9 bởi số nhị phân 4 bit có giá trị như bảng dưới đây.

Chúng ta nên chú ý rằng: mã BCD phải được viết đủ 4 bit và sự tương ứng chỉ được áp dụng cho số thập phân từ 0 đến 9, nên số nhị phân từ 1010 (= 1010) đến 1111 (= 1510) của số nhị phân 4 bit không phải là mã BCD.

Khi chuyển đổi qua lại giữa thập phân và BCD ta làm như ví dụ minh họa sau đây:

Ví dụ : Ðổi 48910 sang mã BCD

Ví dụ : Đổi 00110100100101012 (BCD) sang số thập phân

1.2.5 Đổi từ thập phân sang bát phân. Có thể dùng phương pháp lặp lại phép chia để đổi một số nguyên thập phân sang bát phân tương đương, với số chia là 8.

Ví dụ 9: Đổi số thập phân 36510 thành số bát phân tương đương



Chú ý một điều là: số dư đầu tiên là số có giá trị nhỏ nhất (LSB) của số bát phân, số dư cuối cùng là số có giá trị lớn nhất (MSB) của số bát phân.

1.2.6 Đổi từ bát phân sang nhị phân Phép đổi từ bát phân sang nhị phân đuợc thực hiện bằng cách đổi từng ký số bát phân sang số nhị phân 3 bit tương đương. Tám ký số bát phân được đổi như bảng sau đây:

Ví dụ :

Đổi số 3468 sang nhị phân

Như vậy số bát phân 3468 tương đương với số nhị phân 0111001102

1.2.7 Đổi từ thập lục sang thập phân Một số thập lục phân có thể được đổi thành số thập phân tương đương dựa vào dữ liệu mỗi vị trí ký số thập lục phân có trọng số là lũy thừa 16. LSD có trọng số là 160, ký số thập lục phân ở vị trí tiếp theo có số mũ tăng lên. Quá trình chuyển đổi như sau:

Ví dụ ta đổi một số thập lục phân 45616 sang số thập phân tương đương ta làm như sau:

45616 = 4x162 + 5x161 + 6x160

= 4x256 + 5x16 + 6x1

= 1024 + 80 + 6

= 111010

Một ví dụ khác đổi số thập lục phân 4BE16 thành số thập phân tương đương

4BE16 = 4x162 + 11x161 + 14x160

= 1024 + 176 + 14



= 121410

Chú ý, trong ví dụ thứ 2 thay 11 vào B và 14 vào E khi đổi sang thập phân.

@ Phối hợp các hệ thống số Các hệ thống số đã trình bày có mối tương quan như bảng sau đây:

TÓM TẮT CÁC PHÉP CHUYỂN ĐỔI GIỮA CÁC HỆ THỐNG SỐ:

Khi thực hiện phép biến đổi từ hệ nhị phân (hoặc bát phân hay thập lục phân), ta lấy tổng trọng số của từng vị trí ký số.

Khi đổi từ hệ thập phân sang hệ nhị phân (bát phân hay thập lục phân), ta áp dụng phương pháp lặp lại phép chia cho 2 (8 hay 16) và kết hợp các số dư.

Khi đổi từ số nhị phân sang bát phân (hay thập lục phân), ta nhóm các bit thành từng nhóm 3 (hoặc 4) bit và đổi từng nhóm này sang ký số bát phân (hay thập lục phân) tương đương.

Khi đổi từ số bát phân (hay thập lục phân) sang nhị phân, ta đổi mỗi ký tự thành số nhị phân 3 (hoặc 4) bit tương đương.

Khi đổi từ số bát phân sang thập lục phân (hay ngược lại), ta đổi sang nhị phân trước, sau đó đổi sang hệ thống số mong muốn.

1.3 SỐ NHỊ PHÂN CÓ DẤU

Do đa số máy tính xử lý cả số âm lẫn số dương nên cần có dấu hiệu nào đó để biểu thị dấu của số ( + hay - ). Thường thì người ta thêm vào một bit phụ gọi là bit dấu. Thông thường chấp nhận bit 0 là bit dấu biểu thị số dương, bit 1 là bit dấu biểu thị số âm.

1.3.1 Biểu diễn số nhị phân có dấu Có ba phương pháp thể hiện số nhị phân có dấu sau đây.



1.3.1.1. Sử dụng một bit dấu. Trong phương pháp này ta dùng một bit phụ, đứng trước các bit trị số để biểu diễn dấu, ‘0’ chỉ dấu dương (+), ‘1’ chỉ dấu âm (-).

1.3.1.2. Sử dụng phép bù 1. Giữ nguyên bit dấu và lấy bù 1 các bit trị số (bù 1 bằng đảo của các bit cần được lấy bù). Để có bù 1 của số nhị phân, ta thay mỗi bit 0 thành bit 1 và mỗi bit 1 thành bit 0. Nói cách khác, ta thay đỗi mỗi bit trong số nhị phân đã cho thành bit bù (đảo) tương ứng.

Ví dụ :

1.3.1.3. Sử dụng phép bù 2 Bù 2 của một số nhị phân được hình thành bằng cách lấy bù 1 của số và cộng 1 vào vị trí nhỏ nhất.

Là phương pháp phổ biến nhất. Số dương thể hiện bằng số nhị phân không bù (bit dấu bằng 0), còn số âm được biểu diễn qua bù 2 (bit dấu bằng 1). Bù 2 bằng bù 1 cộng 1. Có thể biểu diễn số âm theo phương pháp bù 2 xen kẽ: bắt đầu từ bit LSB, dịch về bên trái, giữ nguyên các bit cho đến gặp bit 1 đầu tiên và lấy bù các bit còn lại. Bit dấu giữ nguyên.

Ví dụ 3: Tìm dạng bù 2 của số 1101012 = 5310

1.3.2 Các phép cộng và trừ số nhị phân có dấu Như đã nói ở trên, phép bù 1 và bù 2 thường được áp dụng để thực hiện các phép tính nhị phân với số có dấu.

1.3.2.1. Biểu diễn theo bit dấu

a. Phép cộng

• Hai số cùng dấu: cộng hai phần trị số với nhau, còn dấu là dấu chung.

• Hai số khác dấu và số âm có trị số nhỏ hơn: cộng trị số của số dương với bù 1 của số âm.

• Bit tràn được cộng thêm vào kết quả trung gian. Dấu là dấu dương.

• Hai số khác dấu và số âm có trị số lớn hơn: cộng trị số của số dương với bù 1 của số âm.

Lấy bù 1 của tổng trung gian. Dấu là dấu âm.

b. Phép trừ. Nếu lưu ý rằng, - (-) = + thì trình tự thực hiện phép trừ trong trường hợp này cũng giống phép cộng.

1.3.2.2. Cộng và trừ các số theo biểu diễn bù 1

a. Cộng



• Hai số dương: cộng như cộng nhị phân thông thường, kể cả bit dấu.

• Hai số âm: biểu diễn chúng ở dạng bù 1 và cộng như cộng nhị phân, kể cả bit dấu. Bit tràn cộng vào kết quả. Chú ý, kết quả được viết dưới dạng bù 1.

• Hai số khác dấu và số dương lớn hơn: cộng số dương với bù 1 của số âm. Bit tràn được cộng vào kết quả.

• Hai số khác dấu và số âm lớn hơn: cộng số dương với bù 1 của số âm. Kết quả không có bit tràn và ở dạng bù 1.

b. Trừ

Để thực hiện phép trừ, ta lấy bù 1 của số trừ, sau đó thực hiện các bước như phép cộng.

1.3.2.3. Cộng và trừ nhị phân theo biểu diễn bù 2 a. Cộng

• Hai số dương: cộng như cộng nhị phân thông thường. Kết quả là dương.

• Hai số âm: lấy bù 2 cả hai số hạng và cộng, kết quả ở dạng bù 2.

• Hai số khác dấu và số dương lớn hơn: lấy số dương cộng với bù 2 của số âm. Kết quả bao gồm cả bit dấu, bit tràn bỏ đi.

• Hai số khác dấu và số âm lớn hơn: số dương được cộng với bù 2 của số âm, kết quả ở dạng bù 2 của số dương tương ứng. Bit dấu là 1.

b. Phép trừ

Phép trừ hai số có dấu là các trường hợp riêng của phép cộng. Ví dụ, khi lấy +9 trừ đi +6 là tương ứng với +9 cộng với -6.

TÓM TẮT Trong chương này chúng ta giới thiệu về một số hệ đếm thường được sử dụng trong hệ thống số: hệ nhị phân, hệ bát phân, hệ thập lục phân. Và phương pháp chuyển đổi giữa các hệ đếm đó. Ngoài ra còn giới thiệu các phép tính số học trong các hệ đó.



CHƯƠNG 2

ĐẠI SỐ BOOLE VÀ CÁC PHƯƠNG PHÁP BIỂU DIỄN HÀM

Trong mạch số, các tín hiệu thường cho ở hai mức điện áp, ví dụ 0V và 5V. Những linh kiện điện tử dùng trong mạch số làm việc ở một trong hai trạng thái, ví dụ transistor lưỡng cực làm việc ở chế độ khóa (tắt), hoặc thông (dẫn). Do vậy, để mô tả hoạt động của các mạch số, người ta dùng hệ nhị phân (Binary), hai trạng thái của các linh kiện trong mạch được mã hóa tương ứng thành 1 và 0.

Một bộ môn đại số được phát triển từ cuối thể kỷ 19 mang tên chính người sáng lập ra nó, đại số Boole, còn được gọi là đại số logic rất thích hợp cho việc mô tả mạch số. Đại số Boole là công cụ toán học quan trọng để thiết kế và phân tích mạch số. Các kỹ sư, các nhà chuyên môn trong lĩnh vực điện tử, tin học, thông tin, điều khiển.. đều cần phải nắm vững công cụ này để có thể đi sâu vào mọi lĩnh vực liên quan đến kỹ thuật số. 84 năm sau, đại số Boole đã được Shannon phát triển thành lý thuyết chuyển mạch. Nhờ các công trình của Shannon, về sau này, các nhà kỹ thuật đã dùng đại số Boole để phân tích và thiết kế các mạch vi tính. Trạng thái "đúng", "sai" trong bài toán logic được thay thế bằng trạng thái "đóng", "ngắt" của một chuyển mạch (CM). Mối quan hệ nhân quả trong bài toán logic được thay bởi mối quan hệ giữa dòng điện trong mạch với trạng thái các CM gắn trên đoạn mạch ấy. Mối quan hệ này sẽ được thể hiện bằng một hàm toán học, có tên là hàm chuyển mạch. Khi đó, các trạng thái của CM : "đóng" = 1 và "ngắt" = 0. Hình 2-1 mô tả điều vừa nói. Ở đây, trạng thái của CM được kí hiệu bằng chữ cái A.

Về thực chất, hàm chuyển mạch là một trường hợp cụ thể của hàm logic. Do đó, đại số Boole ứng với trường hợp này cũng được gọi là đại số chuyển mạch. Mặc dù vậy, trong một số tài liệu người ta vẫn thường gọi nó là đại số logic hay đại số Boole.

Ngày nay, đại số Boole không chỉ giới hạn trong lĩnh vực kĩ thuật chuyển mạch mà còn là công cụ phân tích và thiết kế các mạch số, đặc biệt là lĩnh vực máy tính. Cấu kiện làm chuyển mạch được thay bằng Diode, Transistor, các mạch tích hợp, băng từ... Hoạt động của các cấu kiện này cũng được đặc trưng bằng hai trạng thái: thông hay tắt, dẫn điện hay không dẫn điện... Do đó, hai giá trị hệ nhị phân vẫn được dùng để mô tả trạng thái của chúng.

Đại số logic chỉ có 3 hàm cơ bản nhất, đó là hàm "Và", hàm "Hoặc" và hàm "Đảo". Đặc điểm nổi bật của đại số logic là cả hàm lẫn biến chỉ lấy hai giá trị hoặc 1 hoặc 0.

Trong chương này, ta sẽ đề cập đến các tiên đề, định lý, các cách biểu biễn hàm Boole và một số phương pháp rút gọn hàm. Ngoài ra, chương này cũng xét các loại cổng logic và các tham số chính của chúng.

2.1 ĐẠI SỐ BOOLE Đại số logic (Đại số Boole) được hiểu là tập hợp chỉ gồm các đối tượng có 2 trạng thái không hoặc có, mệnh đề đúng hoặc sai, các đối tượng này được biểu diễn bằng biến logic.

Khi trạng thái đối tượng là tồn tại (có) ta gán cho nó biến logic có giá trị quy ước là 1 (ký hiệu là A); còn khi trạng thái đối tượng là không tồn tại (không có) ta gán cho nó biến logic có giá trị quy ước là 0 (ký hiệu là A).



Bởi vì các đại lượng chỉ có hai trạng thái nên đại số Boole rất khác đại số thường và dễ tính toán hơn. Ở đại số Boole không có phân số, số thập phân, số ảo, số phức, căn số… mà chỉ thực hiện chủ yếu 3 phép tính toán cơ bản sau:

Phép OR

Phép AND

Phép phủ định NOT

Các phép tính trên khi áp dụng cho logic 0 và 1:

2.1.1. Các định lý cơ bản:

STT Tên gọi Dạng tích Dạng tổng

1 Đồng nhất X.1=X X+0 = X

2 Phần tử 0,1 X.0 = 0 X + 1 = 1

3 Bù X.X = 0 X+X = 1

4 Bất biến X.X = X X+X = X

5 Hấp thụ X+X.Y = X X.(X+Y) = X

6 Phủ định đúp X =X

7 Giao hoán X.Y = Y.X X + Y = Y +X

8 Phối hợp (X.Y).Z = X.(Y.Z) (X+Y)+Z = X+(Y+Z)

9 Phân phối (X+Y).Z = XZ + Y.Z (X+Y).(Z+V) = X.Z +YV + Y.Z + X.V

10 Định lý De Morgan ......)..( +++= ZYXZYX .......)( ZYXZYX =+++

Bảng 2.1. Một số định lý thông dụng trong đại số chuyển mạch



2.1.2. Một số đẳng thức hữu dụng

2.2 CÁC PHƯƠNG PHÁP BIỂU DIỄN HÀM BOOLE Như đã nói ở trên, hàm logic được thể hiện bằng những biểu thức đại số như các môn toán học khác. Đây là phương pháp tổng quát nhất để biểu diễn hàm logic. Ngoài ra, một số phương pháp khác cũng được dùng để biểu diễn loại hàm này. Mỗi phương pháp đều có ưu điểm và ứng dụng riêng của nó. Dưới đây là nội dung của một số phương pháp thông dụng.

2.2.1 Bảng trạng thái Liệt kê giá trị (trạng thái) mỗi biến theo từng cột và giá trị hàm theo một cột riêng (thường là bên phải bảng). Bảng trạng thái còn được gọi là bảng sự thật hay bảng chân lý.

Đối với hàm n biến sẽ có 2n tổ hợp độc lập. Các tổ hợp này được kí hiệu bằng chữ mi, với I = 0 đến 2n -1 (xem bảng 2-2) và có tên gọi là các hạng tích hay còn gọi là mintex. Vì mỗi hạng tích có thể lấy 2 giá trị là 0 hoặc 1, nên nếu có n biến thì số hàm mà bảng trạng thái có thể thiết lập được sẽ là: N=

n22

Bảng trạng thái gồm có (n+1) cột và 2n hàng; n là số biến.

Bảng 2.2: Bảng trạng thái hàm 3 biến

m A B C f

m0 0 0 0 0

m1 0 0 1 0

m2 0 1 0 0

m3 0 1 1 0

m4 1 0 0 0

m5 1 0 1 0

m6 1 1 0 0

m7 1 1 1 1



2.2.2 Phương pháp bảng Các nô (Karnaugh)

Tổ chức của bảng Các nô: Các tổ hợp biến được viết theo một dòng (thường là phía trên) và một cột (thường là bên trái). Như vậy, một hàm logic có n biến sẽ có 2n ô. Mỗi ô thể hiện một hạng tích hay một hạng tổng, các hạng tích trong hai ô kế cận chỉ khác nhau một biến.

Tính tuần hoàn của bảng Các nô: Không những các ô kế cận khác nhau một biến mà các ô đầu dòng và cuối dòng, đầu cột và cuối cột cũng chỉ khác nhau một biến (kể cả 4 góc vuông của bảng). Bởi vậy các ô này cũng gọi là kế cận.

Muốn thiết lập bảng Các nô của một hàm đã cho dưới dạng chuẩn tổng các tích, ta chỉ việc ghi giá trị 1 vào các ô ứng với hạng tích có mặt trong biểu diễn, các ô còn lại sẽ lấy giá trị 0 (theo định lý DeMorgan). Nếu hàm cho dưới dạng tích các tổng, cách làm cũng tương tự, nhưng các ô ứng với hạng tổng có trong biểu diễn lại lấy giá trị 0 và các ô khác lấy giá trị 1.

Ví dụ:

2.2.3 Phương pháp đại số Có 2 dạng biểu diễn là dạng tuyển (tổng các tích) và dạng hội (tích các tổng).

+ Dạng tuyển (Dạng tổng các tích các biến): Mỗi số hạng là một hạng tích hay mintex, thường kí hiệu bằng chữ "mi".

+ Dạng hội (Dạng tích các tổng các biến): Mỗi thừa số là hạng tổng hay maxtex, thường được kí hiệu bằng chữ "Mi".

Nếu trong tất cả mỗi hạng tích hay hạng tổng có đủ mặt các biến, thì dạng tổng các tích hay tích các tổng tương ứng được gọi là dạng chuẩn. Dạng chuẩn là duy nhất.

Tổng quát, hàm logic n biến có thể biểu diễn chỉ bằng một dạng tổng các tích:

f(Xn-1,….,X0) = ∑−

=

12

0.

n

iii ma

hoặc bằng chỉ một dạng tích các tổng:

f(Xn-1,….,X0) = ∏−

=

+12

0

)(n

iii ma

Bảng 2.3: Các mi và Mi của hàm 2 biến và 3 biến như sau:



Ở đây, ai chỉ lấy hai giá trị 0 hoặc 1. Đối với một hàm thì mintex và maxtex là bù của nhau.

2.3 CÁC PHƯƠNG PHÁP RÚT GỌN HÀM

2.3.1. Phương pháp đại số Dựa vào các định lý đã học để đưa biểu thức về dạng tối giản.

Ví dụ: Hãy đưa hàm logic về dạng tối giản:

f = AB+ A C+BC

Áp dụng định lý, A+ A =1, X+XY=X ta có:

f = AB + A C + BC.( A+ A )

= AB + ABC + A C + A BC = AB + A C

Ví dụ: Rút gọn các biểu thức sau:

Biến

A B

Mintex mi

Maxtex Mi

0

0

1

1

0

1

0

1

0mBA =

1mBA =

2mBA =

3mAB =

3MBA =+

2MBA =+

1MBA =+

0MBA =+

Biến

A B C

Mintex mi Maxtex Mi

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0mCBA =

1mCBA =

2mCBA =

3mBCA =

4mCBA =

5mCBA =

6mCAB =

7mABC =

7MCBA =++

6MCBA =++

5MCBA =++

4MCBA =++

3MCBA =++

2MCBA =++

1MCBA =++

0MCBA =++



+ Rút gọn hàm sau: F (A,B,C,D)

BADCBA

BADCBA

BDDACCBA

BDDACCBA

DCBDCACBA

++=

+++=

=+++=

=+++=

=+++

)(

)(1.

)(

Vì các tính chất : 1.C = C và A + BA = A+B

Và ( BABA .) =+ )

+ Rút gọn hàm sau: F(A,B,C) = ABC + A BC + A B C+ ABC

Ap dụng tính chất X + X = X cho ABC ta có:

F = ABC + A BC + ABC + A B C + ABC + ABC

Nhóm từng 2 số hạng với nhau, ta được:

F = (A + A )BC + ( B + B)AC + (C+C )AB

= BC + AC + AB.

Vậy nếu trong tổng các tích, xuất hiện một biến và đảo của biến đó trong hai số hạng khác nhau, các thừa số còn lại trong hai số hạng đó tạo thành thừa số của một số hạng thứ ba thì số hạng thứ ba đó là thừa và có thể bỏ đi.

Ngoài việc rút gọn biểu thức logic bằng đại số boole, còn sử dụng đại số boole để đơn giản mạch logic. Để đơn giản mạch logic ta làm các bước sau:

- Từ mạch logic xác định biểu thức cho ngõ ra của mạch

- Sau khi xác định được hàm ngõ ra, tiến hành rút gọn biểu thức bằng cách dùng các định lý của đại số boole, đặc biệt là sử dụng định lý De Morgan.

- Sau khi được biểu thức mới, chúng ta có được mạch logic mới tương đương với mạch logic đã cho.

Ví dụ: Đơn giản mạch ở hình sau:



Hình 2-1

Giải:

Trước tiên ta viết biểu thức logic cho ngõ ra:

Rút gọn biểu thức ta được:

Từ biểu thức vừa rút gọn được ta thành lập được mạch logic mới như hình (b)

2.3.2 Phương pháp bảng Các nô (Karnaugh)

Phương pháp này thường được dùng để rút gọn các hàm có số biến không vượt quá 5. Các bước tối thiểu hóa:

1. Gộp các ô kế cận có giá trị ‘1’ (hoặc ‘0’) lại thành từng nhóm 2, 4, ...., 2i ô. Số ô trong mỗi nhóm càng lớn kết quả thu được càng tối giản. Một ô có thể được gộp nhiều lần trong các nhóm khác nhau. Nếu gộp theo các ô có giá trị ‘0’ ta sẽ thu được biểu thức bù của hàm.

2. Thay mỗi nhóm bằng một hạng tích mới, trong đó giữ lại các biến giống nhau theo dòng và cột.

3. Cộng các hạng tích mới lại, ta có hàm đã tối giản.

Ví dụ: Hãy dùng bảng Các nô để giản ước hàm :

f(A,B,C)= Σ(1, 2, 3, 4, 5)

Giải:



Hình 2-2 + Xây dựng bảng KN tương ứng với hàm đã cho.

+ Gộp các ô có giá trị 1 kế cận lại với nhau thành hai nhóm (hình 2-2)

Lời giải phải tìm :

f = f1+f2 = B + A C

Nếu gộp các ô có giá trị 0 lại theo hai nhóm, ta thu được biểu thức hàm bù f :

f = AB + BC

2.4 CỔNG LOGIC VÀ CÁC THAM SỐ CHÍNH

Cổng logic cơ sở là mạch điện thực hiện ba phép tính cơ bản trong đại số logic, vậy ta sẽ có ba loại cổng logic cơ sở là AND, OR và NOT.

2.4.1 Cổng logic cơ bản

2.4.1.1 Cổng AND Cổng AND thực hiện hàm logic

f = f(A,B)= A.B

hoặc nhiều biến:

f(A,B,C,D,...)= A.B.C.D...

a) Theo tiêu chuẩn ANSI b) Theo tiêu chuẩn IEEE

Hình 2-3a,b. Ký hiệu của cổng AND.

Nguyên lý hoạt động của cổng AND:



Bảng trạng thái 2.5a,b là nguyên lí hoạt động của cổng AND (2 lối vào).

Biến vào Hàm ra

A B F = A.B

0

0

1

1

0

1

0

1

0

0

0

1

Biến vào Hàm ra

A B F = A.B

L

L

H

H

L

H

L

H

L

L

L

H

a) Ghi theo giá trị logic b) Ghi theo mức logic

Bảng 2.5 a,b. Bảng trạng thái mô tả hoạt động của cổng AND 2 lối vào. Theo qui ước, logic 1 được thay bằng mức điện thế cao, viết tắt là H (High) còn logic 0 được thay bằng mức điện thế thấp, viết tắt là L (Low) (bảng 2-5b). Cổng AND có n lối vào sẽ có 2n hạng tích (dòng) trong bảng trạng thái.

Khi tác động tới lối vào các chuỗi xung số xác định, đầu ra cũng sẽ xuất hiện một chuỗi xung như chỉ hình 2-4. Đồ thị này thường được gọi là đồ thị dạng xung, đồ thị dạng sóng hay đồ thị thời gian.

Từ đồ thị, ta nhận thấy rằng, chỉ tại các thời điểm t2 đến t3 và t7 đến t8 trên cả hai lốivào đều có logic 1 nên lối ra cũng lấy logic 1. Ứng với các khoảng thời gian còn lại vì hoặc cả hai lối vào bằng 0, hoặc một trong hai lối vào bằng 0 nên lối ra lấy logic 0. Hoạt động của cổng AND nhiều lối vào cũng xảy ra tương tự.

Có thể giải thích dễ dàng một vài ứng dụng của cổng AND qua đồ thị dạng xung.

Ví dụ : Dùng cổng AND để tạo "cửa" thời gian. Trong ứng dụng này, trên hai lối vào của cổng AND được đưa tới 2 chuỗi tín hiệu số X, Y có tần số khác nhau. Giả sử tần số của X lớn hơn tần số của Y. Trên đầu ra cổng AND chỉ tồn tại tín hiệu X, gián đoạn theo từng chu kì của Y. Như vây, chuỗi số Y



chỉ giữ vai trò đóng, ngắt cổng AND và thường được gọi là tín hiệu "cửa". Hoạt động của mạch được mô tả bằng hình 2-5.

Tùy theo điều kiện cho trước, có thể ứng dụng mạch theo các mục đích khác nhau. Nếu đã biết độ rộng xung “cửa” Y ( thường lấy bằng 1s ) thì số xung xuất hiện đầu ra chính bằng tần số của X. Ngược lại, nếu tần số của X đã cho, chẳng hạn bằng 1 Hz ( Tx = 1s ) thì chỉ cần đếm số xung trên đầu ra ta có thể tính được độ rộng xung “cửa” Y. Đây chính là phương pháp đo tần số và thời gian được ứng dụng trong kĩ thuật hiện nay.

2.4.1.2 Cổng OR

Cổng OR thực hiện hàm logic:

f(A,B) =A+B

hoặc với hàm nhiều biến:

f(A,B,C,D...)= A+B+C+D+...

Hàm FOR = 1 khi có bất kỳ đầu vào của nó có giá trị 1.

Hàm FOR = 0 khi có tất cả đầu vào của nó có giá trị 0.

Ký hiệu của cổng OR được biểu diễn ở hình 2-6a, b.

a) Theo tiêu chuẩn ANSI b) Theo tiêu chuẩn IEEE

Hình 2-6 a, b. Ký hiệu của cổng OR.

Biến vào Hàm ra

A B F = A+B

0

0

1

0

1

0

0

1

1

F= A+B A

B



1 1 1

Tương tự như cổng AND, nguyên lý hoạt động của cổng OR có thể được giải thích thông qua bảng trạng thái (Bảng 2.6a,b) và đồ thị dạng xung - hình 2-7.

Hình 2-7. Mô hình dùng cổng AND để tạo “cửa” thời gian

Một cổng OR có n lối vào sẽ có 2n hạng tích trong bảng trạng thái của nó.

2.4.1.3. Cổng NOT Cổng NOT luôn chỉ có 1 đầu vào và 1 đầu ra với giá trị biến vào và hàm ra luôn l giá trị đảo của nhau.

Biểu thức logic: F = A

Bảng giá trị:

Biến vào Hàm ra

A F = A

0

1

1

0

Ký hiệu của cổng NOT được chỉ ra trên hình 2-8 a, b.

a) Theo tiêu chuẩn ANSI. b) Theo tiêu chuẩn IEEE.

Hình 2-8a,b. Ký hiệu của cổng NOT

Hoạt động của cổng NOT khá đơn giản, nếu lối vào:

A=0 thì A=1,



nếu A=1 thì A=0

Nguyên lý này được minh hoạ bằng đồ thị dạng xung ở hình 2-9.

Hình 2 - 9

2.4.1.4. Cổng NOR (IC 7402; IC 4001): Hàm FNOR = 1 khi tất cả các đầu vào của nó có giá trị 0.

Hàm FNOR = 0 khi có ít nhất 1 đầu vào của nó có giá trị 1. Ký hiệu:

Bảng giá trị:

2.4.1.5. Cổng NAND (IC 7400; IC 4011): Hm FNAND = 1 khi có ít nhất 1 đầu vào của nó có giá trị 0.

Hm FNAND = 0 khi có tất cả đầu vào của nó có giá trị 1.

Ký hiệu:

Biểu thức logic: F = A.B

Biến vào Hàm ra

A B F = BA +

0

0

1

1

0

1

0

1

1

0

0

0

A

B F = A.B

F= BA + A

B



Bảng giá trị:

2.4.1.6. Cổng EXOR (IC 7486) = Cổng khác dấu Cổng khác dấu còn có một số tên gọi khác: cổng Cộng Modul-2, cổng XOR.

Cổng OR còn được gọi là cổng hoặc bao gồm vì khi cả 2 ngõ vào có mức logic 1 thì ngõ ra cũng có mức logic 1.

Cổng EXOR cũng được gọi là cổng hoặc loại trừ, vì ngõ ra chỉ bằng 1 khi chỉ có 1 trong 2 ngõ vào bằng 1.

Ký hiệu:

Biểu thức logic:

BABABAF .. +=⊕=

Bảng giá trị:

Biến vào Hàm ra

A B F

0

0

1

1

0

1

0

1

0

1

1

0

Biến vào Hàm ra

A B F = A.B

0 0

1

1

0 1

0

1

1 1

1

0

F= A⊕B = BABA .. + A

B



2.4.1.7. Cổng EXNOR (IC 74266) = Cổng đồng dấu (XNOR)

Cổng EXOR theo sau bởi cổng NOT tạo thành cổng EXNOR

Ký hiệu:

Biểu thức logic:

Bảng giá trị:

Biến vào Hàm ra

A B F

0

0

1

1

0

1

0

1

1

0

0

1

2.4.2 Sự chuyển đổi giữa các loại cổng logic Các cổng logic có thể chuyển dổi qua lại lẫn nhau từ cổng này thành cổng khác. Để thuận tiện cho việc thiết kế mạch logic nên phải chuyển đổi giữa các cổng với nhau, chủ yếu là chuyển đổi AND thành OR và ngược lại, chuyển đổi AND – OR thành NAND – NAND. Đa số các bài toán thiết kế logic đều yêu cầu sử dụng cổng NAND (việc chế tạo cổng NAND đơn giản hơn các cổng khác). Để thuận lợi cho việc chuyển đổi cần phải nắm vững các định lý của đại số Boole và đặc biệt là định lý De Morgan.

Sau đây là một số chuyển đổi giữa các cổng với nhau:

F= BA⊕ = BABA .. +

A

B

F= BA⊕ = BABA .. +



Hình 2-10: Một số chuyển đổi giữa các cổng với nhau



2.4.3. Logic dương và logic âm

Logic dương là logic có điện thế mức H luôn lớn hơn điện thế mức L (Hình 2-11).

Hình 2-11a,b. Đồ thị dạng xung của logic dương

Logic âm thì ngược lại, logic 1 có điện thế thấp hơn mức 0. Khái niệm logic âm thường được dùng để biểu diễn trị các biến. Logic âm và mức âm của logic là hoàn toàn khác nhau.

2.4.4 Các tham số chính

2.4.4.1 Mức logic

Mức logic là mức điện thế trên đầu vào và đầu ra của cổng tương ứng với logic "1" và logic "0", nó phụ thuộc điện thế nguồn nuôi của cổng (VCC đối với họ TTL (Transistor Transistor Logic) và VDD đối với họ MOS (Metal Oxide Semiconductor)). Lưu ý rằng, nếu mức logic vào vượt quá điện thế nguồn nuôi có thể gây hư hỏng cho cổng.

a) Đối với họ TTL b) Đối với họ CMOS

Hình 2-12a, b. Mức logic của các họ cổng TTL và CMOS

Mức TTL Mức TTL là một chuẩn quốc tế, trong đó qui định:

- Điện thế nguồn nuôi VCC , VDD bằng + 5 vôn hoặc bằng - 5,2 vôn;



- Mức điện thế tương ứng với logic H và L trên đầu vào, đầu ra của cổng như chỉ ở hình 2-12a,b.

Nhận xét:

+ Mức vào ra đối với cổng TTL và CMOS (Complementary Metal Oxide Semiconductor) khác nhau rất nhiều;

+ Mức vào ra sẽ ảnh hưởng đến độ phòng vệ nhiễu của cổng.

2.4.4.2 Độ chống nhiễu

Độ chống nhiễu (hay độ phòng vệ nhiễu) là mức nhiễu lớn nhất tác động tới lối vào hoặc lối ra của cổng mà chưa làm thay đổi trạng thái vốn có của nó.

a) Tác động nhiễu khi mức ra cao b) Tác động nhiễu khi mức ra thấp

Hình 2-13a, b. Mô tả tác động nhiễu đến các cổng logic

Ảnh hưởng của nhiễu có thể phân ra hai trường hợp :

+ Nhiễu mức cao: đầu ra cổng I lấy logic H (hình 2-20a), tất nhiên, đầu ra cổng II là logic L, nếu các cổng vẫn hoạt động bình thường. Khi tính tới tác động của nhiễu, ta có:

VRHmin+VNH≥VVHmin □VNH≥VVHmin−VRHmin

Với cổng TTL: VNL ≥2V−2,4V=−0,4V

Với cổng CMOS: VNL≥3,5V−4,9V= −1,4V

+ Nhiễu mức thấp: đầu ra cổng I lấy logic L (hình 2-20b), tương tự ta có:

VRLmax+VNL≤VVLmax ⇒ VNL≤VVLmax−VRLmax

Với cổng TTL: VNL ≤ 0,8V−0,4V=0,4V

Với cổng CMOS: VNL≤1,5V−0,1V=1,4V

2.4.4.3 Hệ số ghép tải K

Cho biết khả năng nối được bao nhiêu lối vào tới đầu ra của một cổng đã cho. Hệ số ghép tải phụ thuộc dòng ra (hay dòng phun) của cổng chịu tải và dòng vào (hay dòng hút) của các cổng tải ở cả hai trạng thái H, L.



a) Mức ra của cổng chịu tải là H b) Mức ra của cổng chịu tải là L

Hình 2-14a,b. Mô tả về hệ số ghép tải.

2.4.4.4. Công suất tiêu thụ

Theo thống kê, tín hiệu số có tỷ lệ bit H / bit L khoảng 50%. Do đó, dòng tiêu thụ trung bình ICC được tính theo công thức :

ICC = (ICCH + ICCL)/ 2

Công suất tiêu thụ trung bình của mỗi cổng sẽ là :

P0 = ICC . VCC

2.4.4.5. Trễ truyền lan

Tín hiệu đi qua một cổng phải mất một khoảng thời gian, được gọi là trễ truyền lan.

Hình 2-15. Minh hoạ trễ truyền lan của tín hiệu

Trễ truyền lan xảy ra tại cả hai sườn của xung ra. Nếu kí hiệu trễ truyền lan ứng với sườn trước là tTHL và sườn sau là tTLH thì trễ truyền lan trung bình là:

tTtb = ( t THL + t TLH )/2

Thời gian trễ truyền lan hạn chế tần số công tác của cổng. Trễ càng lớn thì tần số công tác cực đại càng thấp.

TÓM TẮT Trong chương 2 chúng ta giới thiệu về các phương pháp biểu diễn và rút gọn hàm Boole.

Ngoài ra còn giới thiệu một số cổng logic thông dụng và các tham số chính của chúng.



CHƯƠNG 3

CỔNG LOGIC TTL VÀ CMOS

Xét về mặt cơ bản thì có hai loại linh kiện bán dẫn đó là lưỡng cực và đơn cực. Dựa trên các linh kiện này, các mạch tích hợp được hình thành và có sẵn trên thị trường. Các chức năng kỹ thuật số khác nhau cũng được chế tạo trong nhiều dạng khác nhau bằng cách sử dụng công nghệ lưỡng cực và đơn cực. Một nhóm các IC tương thích với các mức logic giống nhau và các điện áp nguồn để thực hiện các chức năng logic đa dạng phải được chế tạo bằng cách sử dụng cấu hình mạch chuyên biệt được gọi là họ mạch logic.

Các yếu tố chính của một IC lưỡng cực là điện trở, điốt và các transistor. Có hai loại hoạt động cơ bản trong các mạch IC lưỡng cực:

• Bão hoà.

• Không bão hoà.

Trong mạch logic bão hoà, các transistor được vận hành trong vùng bão hoà, còn trong các mạch logic không bão hoà thì các transistor không làm việc tại vùng bão hoà. Các họ mạch logic lưỡng cực được bão hoà là:

• Mạch logic Điện trở - Transistor (RTL).

• Mạch logic Điốt – Transistor (DTL).

• Mạch logic Transistor – Transistor (TTL).

Các họ mạch logic lưỡng cực không bão hòa là:

• Schottky TTL.

• Mạch logic ghép cực phát (ECL).

Các linh kiện MOS là các linh kiện đơn cực và chỉ có các MOSFET được vận hành trong các mạch logic MOS. Các họ mạch logic MOS là:

• PMOS.

• NMOS.

• CMOS

Trong chương 3 sẽ trình bày các họ cổng logic chủ yếu và được dùng phổ biến hiện nay. Phần cuối của chương trình bày một số mạch cho phép giao tiếp giữa các họ logic TTL và CMOS.

3.1. CÁC HỌ CỔNG LOGIC

3.1.1. Họ DDL DDL (Diode Diode Logic) là họ cổng logic do các diode bán dẫn tạo thành. Hình 3-1a,b là sơ đồ cổng AND, OR 2 lối vào họ DDL.



Hình 3-1a,b: Sơ đồ cổng AND, OR 2 lối vào họ DDL.

Bảng trạng thái sau thể hiện nguyên lý hoạt động của mạch thông qua mức điện áp vào/ra của các cổng AND và OR họ DDL

AND OR

A(V) B(V) F(V) A(V) B(V) F(V)

0 0 0,7 0 0 0

0 3 0,7 0 5 4,3

3 0 0,7 5 0 4,3

3 3 4,7 5 5 4,3

Ưu điểm của họ DDL:

− Mạch điện đơn giản, dễ tạo ra các cổng AND, OR nhiều lối vào. Ưu điểm này cho phép xây dựng các ma trận diode với nhiều ứng dụng khác nhau;

− Tần số công tác có thể đạt cao bằng cách chọn các diode chuyển mạch nhanh;

− Công suất tiêu thụ nhỏ.

Nhược điểm :

− Độ phòng vệ nhiễu thấp (VRL lớn)

− Hệ số ghép tải nhỏ.

Để cải thiện độ phòng vệ nhiễu ta có thể ghép nối tiếp ở mạch ra một diode. Tuy nhiên, khi đó VRH cũng bị sụt đi 0,6V.

3.1.2. Họ DTL



Để thực hiện chức năng đảo, ta có thể đấu nối tiếp với các cổng DDL một transistor công tác ở chế độ khoá. Mạch cổng như thế được gọi là họ DTL (Diode Transistor Logic). Ví dụ, hình 3-2a, b là các cổng NOT, NAND thuộc họ này.

Hình 3-2. Sơ đồ mạch điện của họ cổng TDL.

Trong hai trường hợp trên, nhờ các diode D2, D3 độ chống nhiễu trên lối vào của Q1 được cải thiện. Mức logic thấp tại lối ra f giảm xuống khoảng 0,2 V ( bằng thế bão hoà UCE của Q1). Do IRHmax và IRLmax của bán dẫn có thể lớn hơn nhiều so với diode nên hệ số ghép tải của cổng cũng tăng lên.

Bằng cách tương tự, ta có thể thiết lập cổng NOR hoặc các cổng liên hợp phức tạp hơn. Vì tải của các cổng là điện trở nên hệ số ghép tải (đặc biệt đối với NH) còn bị hạn chế, mặt khác trễ truyền lan của họ cổng này còn lớn. Những tồn tại trên sẽ được khắc phục từng phần ở các họ cổng sau.

3.1.3. Họ RTL Họ RTL (Resistor Transistor Logic) là các cổng logic được cấu tạo bởi các điện trở và transistor. Hình 3-3 là sơ đồ của một mạch NOT họ RTL. Khi điện áp lối vào là 0 V, điện áp trên base của transistor sẽ âm nên transistor cấm như vậy lối ra trên collector của transistor sẽ ở mức cao. Do lối ra này được nối lên nguồn +5 V thông qua diode D nên giá trị điện áp lối ra lúc này khoảng 5,7 V, nhận mức logic cao. Khi điện áp lối vào là 5 V do hai điện trở lối vào có giá trị lần lượt là 1 k và 10 k, nên điện áp tại base sẽ đủ lớn để làm transistor thông làm cho điện áp lối ra là 0 V. Như vậy logic lối ra sẽ là đảo của logic của tín hiệu lối vào.

Tương tự như mạch hình 3-3, nếu một điện trở được nối thêm ở lối vào như hình 3-4 sau mạch sẽ trở thành mạch NOR họ RTL.

Hình 3-3. Cổng NOT họ RTL



Bảng 3-2 thể hiện quan hệ điện áp của cổng NOR họ RTL, chỉ khi cả hai lối vào A và B cùng ở giá trị 0 V thì transistor mới cấm và lối ra nhận logic cao. Các trường hợp khác đều dẫn đến transistor thông và làm giá trị logic lối ra ở mức thấp.

A(V) B(V) F(V)

0 0 5,7

0 5 0

5 0 0

5 5 0

Bảng 3-2. Bảng trạng thái của cổng NOR họ RTL

3.1.4. Họ TTL

Do hạn chế về tốc độ, họ DTL đã trở nên lạc hậu và bị thay thế hoàn toàn bởi họ mạch TTL. Hạn chế tốc độ của DTL được giải quyết bằng cách thay các điốt đầu vào thành transistor đa lớp tiếp giáp BE.

a. Cổng NAND TTL

Hình 3-4. Sơ đồ mạch điện một cổng NAND 2 lối vào.

Hình 3-4 là sơ đồ nguyên lý của mạch NAND TTL. Nó có thể được chia ra thành 3 phần. Transistor Q1, trở R1 và các diode D1, D2 tạo thành mạch đầu vào, mạch này thực hiện chức năng NAND. Transistor Q2, các trở R2, R4 tạo thành mạch giữa Q3, Q4, R3 và diode D3 tạo thành mạch lối ra như phân tích ở trên.

Khi bất kỳ một lối vào ở mức thấp thì Q1 đều trở thành thông bão hoà, do đó, Q2 và Q4 đóng, còn Q3 thông nên đầu ra của mạch sẽ ở mức cao. Lối ra sẽ chỉ xuống mức thấp khi tất cả các lối vào đều ở mức logic cao và làm transistor Q1 cấm. Diode D3 được sử dụng như mạch dịch mức điện áp, nó có tác dụng làm cho Q3 cấm hoàn toàn khi Q2 và Q4 thông. Diode này nhiều khi còn được mắc vào mạch giữa collector Q2 và base của Q3. b. Cổng OR TTL



Hình 3-5: sơ đồ của một cổng OR họ TTL

Hình 3-5 là sơ đồ của một cổng OR họ TTL tiêu chuẩn hai lối vào. Trong trường hợp này, mạch vào sử dụng các bán dẫn đơn. Tuy nhiên, nguyên lý hoạt động của mạch vào này cũng giống với cổng NAND hình 3-4.

c. Cổng collector để hở

Nhược điểm của họ cổng TTL có mạch ra khép kín là hệ số tải đầu ra không thể thay đổi, nên nhiều khi gây khó khăn trong việc kết nối với đầu vào của các mạch điện tử tầng sau. Cổng logic collector để hở khắc phục được nhược điểm này. Hình 3-6 là sơ đồ của một cổng TTL đảo collector hở tiêu chuẩn. Muốn đưa cổng vào hoạt động, cần đấu thêm trở gánh ngoài, từ cực collector đến +Vcc.

Hình 3-6. Mạch điện của một cổng NOT collector hở.

Một nhược điểm của cổng logic collector hở là tần số hoạt động của mạch sẽ giảm xuống do phải sử dụng điện trở gánh ngoài.

3.1.5. Họ MOS FET Bán dẫn trường (MOS FET) cũng được dùng rất phổ biến để xây dựng mạch điện các loại cổng logic. Đặc điểm chung và nổi bật của họ này là:

− Mạch điện chỉ bao gồm các MOS FET mà không có điện trở

− Dải điện thế công tác rộng, có thể từ +3 đến +15 V

− Độ trễ thời gian lớn, nhưng công suất tiêu thụ rất bé



Mạch số dùng MOSFET được chia thành 3 nhóm là:

- PMOS dùng MOSFET kênh P

- NMOS dùng MOSFET kênh N tăng cường

- CMOS (MOS bù) dùng cả 2 thiết bị kênh P và kênh N

Ưu điểm chính của MOSFET là dễ chế tạo, phí tổn thấp, cỡ nhỏ, tiêu hao rất ít điện năng. Kĩ thuật làm IC MOS chỉ rắc rối bằng 1/3 kĩ thuật làm IC lưỡng cực (TTL, ECL,...). Thêm vào đó, thiết bị MOS chiếm ít chỗ trên chip hơn so với BJT, thông thường, mỗi MOSFET chỉ cần 1 mili vuông diện tích chip, trong khi BJT đòi hỏi khoảng 50 mili vuông. Quan trọng hơn, IC số MOS thường không dùng các thành phần điện trở trong IC, vốn chiếm quá nhiều diện tích chip trong IC lưỡng cực. Vì vậy, IC MOS có thể dung nạp nhiều phần tử mạch trên 1 chip đơn hơn so với IC lưỡng cực. Bằng chứng là ta sẽ thấy MOS dùng nhiều trong vi mạch tích hợp cỡ LSI, VLSI hơn hẳn TTL. Mật độ tích hợp cao của IC MOS làm chúng đặc biết thích hợp cho các IC phức tạp, như chip vi xử lí và chip nhớ. Sửa đổi trong công nghệ IC MOS đã cho ra những thiết bị nhanh hơn 74, 74LS của TTL, với đặc điểm điều khiển dòng gần như nhau. Do vậy, thiết bị MOS đặc biệt là CMOS đã đã được sử dụng khá rộng rãi trong mạch MSI mặc dù tốc độ có thua các IC TTL cao cấp và dễ bị hư hỏng do bị tĩnh điện.

Các IC số PMOS và NMOS có mật độ đóng gói lớn hơn (nhiều transistor trong 1 chip hơn) và do đó kinh tế hơn CMOS. NMOS có mật độ đóng gói gần gấp đôi PMOS. Ngoài ra, NMOS cũng nhanh gần gấp 2 lần PMOS, nhờ dữ kiện các điện tử tự do là những hạt tải dòng trong NMOS, còn các lỗ trống (điện tích dương chuyển động chậm hơn) là hạt tải dòng cho PMOS. CMOS rắc rối nhất và có mật độ đóng gói thấp nhất trong các họ MOS, nhưng nó có điểm mạnh là tốc độ cao hơn và công suất tiêu thụ thấp hơn. IC NMOS và CMOS được dùng rộng rãi trong lĩnh vực kĩ thuật số, nhưng IC PMOS không còn góp mặt trong các thiết kế mới nữa. Tuy nhiên MOSFET kênh P vẫn rất quan trọng bởi vì chúng được dùng trong mạch CMOS.

3.1.5.1. Loại PMOS

Mạch điện của họ cổng này chỉ dùng MOSFET có kênh dẫn loại P. Công nghệ PMOS cho phép sản xuất các mạch tích hợp với mật độ cao nhất.

Hình 3-7 là sơ đồ cổng NOT và cổng NOR loại PMOS. Ở đây MOSFET Q2, Q5 đóng chức năng các điện trở.

a) Cổng NOT b) Cổng NOR

Hình 3-7. Mạch điện của cổng NOT và NOR theo công nghệ PMOS.



3.1.5.2. Loại NMOS Hình 3-8. Mạch điện cổng NAND và NOR theo công nghệ NMOS.

a) Cổng NAND b) Cổng NOR

Hình 3-8 là sơ đồ cổng NAND và NOR dùng NMOS

Hình 3-8 là sơ đồ cổng NAND và NOR dùng NMOS. Dấu + trên các lối vào muốn chỉ cực tính của tín hiệu kích thích. Trong trường hợp này, Q1 cũng đóng chức năng là một điện trở. Đối với cổng NAND, ta nhận thấy rằng chỉ khi trên cả hai lối vào A và B đều lấy mức cao thì đầu ra mới có mức thấp. Ứng với 3 tổ hợp biến vào còn lại, lối ra f đều có logic thấp. Hoạt động của cổng NOR cũng được giải thích tương tự.

Một số đặc điểm của NMOS :

Tốc độ chuyển mạch: chậm hơn so với loại TTL do điện trở đầu vào khá cao đồng thời bị ảnh hưởng bởi tải dung tính mà nó thúc

Giới hạn nhiễu khoảng 1,5V với nguồn 5V và sẽ tăng tỉ lệ khi nguồn cấp tăng. Như vậy là tính kháng nhiễu kém hơn TTL

Hệ số tải: về lí thuyết là rất lớn do trở đầu vào của mạch rất lớn, tuy nhiên, nếu tần số hoạt động càng cao (trên 100KHz) thì điện dung sinh ra có thể làm suy giảm thời gian chuyển mạch kéo theo giảm khả năng giao tiếp tải. So với TTL thì NMOS vẫn có hệ số tải cao hơn hẳn trung bình là 50 cổng cùng loại.

Công suất tiêu tán: Đây là ưu điểm nổi bật của logic MOS. Thật vậy, chẳng hạn với cổng NOT ở trên khi đầu vào thấp RQ1 = 100k, RQ2 = 1010ohm nên dòng tiêu thụ I = V/R = 0,5nA => P =U.I = 2,5nW

Khi đầu vào cao RQ1 = 100k, RQ2 = 1k nên dòng tiêu thụ I = V/R = 50uA � 0,25mW

Vậy công suất trung bình chỉ cao hơn 0,1 mW một chút, so với TTL thì nó quá nhỏ.

Chính nhờ ưu điểm này mà CMOS có thể tích hợp cỡ LSI và VLSI, nơi mà nhiều cổng, nhiều flip flop, nhiều mạch khác được tích hợp trong một chíp mà không sinh ra nhiệt lớn làm hỏng chip.

Cũng cần lưu ý là logic MOS do đều được xây dựng từ các transistor MOSFET nên rất nhạy tĩnh điện, ở phần sau ta sẽ đề cập chi tiết đến vấn đề này.

3.1.5.3. Cổng CMOS



CMOS là viết tắt các từ tiếng Anh “Complementary MOS”. Mạch điện của họ cổng logic này sử dụng cả hai loại MOS FET kênh dẫn P và kênh dẫn N. Bởi vậy có hiện tượng bù dòng điện trong mạch. Chính vì thế mà công suất tiêu thụ của họ cổng, đặc biệt trong trạng thái tĩnh là rất bé.

Hình 3-9 là mạch điện của cổng NOT và NAND thuộc họ CMOS. Điểm nổi bật trong mạch điện của họ cổng này là không tồn tại vai trò các điện trở. Chức năng logic được thực hiện bằng cách thay đổi trạng thái các chuyển mạch có cực tính ngược nhau. Dấu trừ và dấu cộng trên cực cửa các MOSFET chỉ ra cực tính điều khiển chuyển mạch. Nhờ đặc điểm cấu trúc mạch, mức VRL, VRH đạt được gần như lý tưởng.

Để minh hoạ, ta có thể tìm hiểu hoạt động của cổng NOT. Từ hình 3-9a, dễ thấy rằng, nếu tác động tới lối vào A logic thấp thì Q1 sẽ thông, Q2 khoá. Lối ra f gần như được nối tắt tới VDD và cách ly hẳn với đất, nghĩa là VRH ≈ VDD. Ngược lại, khi A lấy mức cao, Q1 mở và Q2 đóng. Do đó, lối ra f gần như nối đất và cách ly với VDD. Nói khác đi, VRL ≈ 0.

a) Cổng NOT b) Cổng NAND

Hình 3-9. Mạch điện của họ cổng CMOS.

a. Phân loại

Có nhiều loại IC logic CMOS với cách đóng vỏ (package) và chân ra giống như các IC loại TTL. Các IC có quy mô tích hợp nhỏ SSI vỏ DIP (dual inline package): với hai hàng chân thẳng hàng 14 hay 16 được dùng phổ biến.

CMOS cũ họ 4000, 4500

Hãng RCA của Mỹ đã cho ra đời loại CMOS đầu tiên lấy tên CD4000A. Về sau RCA có cải tiến để cho ra loạt CD4000B có thêm tầng đệm ra, sau này hãng lại bổ sung thêm loạt CD4500, CD4700.

Hãng Motorola (Mỹ) sau đó cũng cho ra loạt CMOS MC14000, MC14000B, MC14500 tương thích với sản phẩm cũ của RCA.

Đặc điểm chung của loạt này là :

Điện áp nguồn cung cấp từ 3V đến 18V mà thường nhất là từ 5 đến 15 V.

Chúng có công suất tiêu hao nhỏ

Riêng loại 4000B do có thêm tầng đệm ra nên dòng ra lớn hơn, kháng nhiễu tốt hơn mà tốc độ cũng nhanh hơn loại 4000A trước đó.



Tuy nhiên các loại trên về tốc độ thì tỏ ra khá chậm chạp và dòng cũng nhỏ hơn nhiều so với các loại TTL và CMOS khác. Chính vì vậy chúng không được sử dụng rộng rãi ở các thiết kế hiện đại.

Loại 74CXX

Đây là loại CMOS được sản xuất ra để tương thích với các loại TTL về nhiều mặt như chức năng, chân ra nhưng khoản nguồn nuôi thì rộng hơn. Các đặc tính của loại này tốt hơn loại CMOS trước đó một chút tuy nhiên nó lại ít được sử dụng do đã có nhiều loại CMOS sau đó thay thế loại CMOS tốc độ cao 74HCXX và 74HCTXX. Đây là 2 loại CMOS được phát triển từ 74CXX.

74HCXX có dòng ra lớn và tốc độ nhanh hơn hẳn 74CXX, tốc độ của nó tương đương với loại 74LSXX, nhưng công suất tiêu tán thì thấp hơn. Nguồn cho nó là từ 2V đến 6V.

Còn 74HCTXX chính là 74HCXX nhưng tương thích với TTL nhiều hơn như nguồn vào gần giống TTL : 4,5V đến 5,5V. Do đó 74HCTXX có thể thay thế trực tiếp cho 74LSXX và giao tiếp với các loại TTL rất bình thường.

Ngày nay 74HC và 74HCT trở thành loại CMOS hay dùng nhất mà lại có thể thay thế trực tiếp cho loại TTL thông dụng.

Loại CMOS tiên tiến 74AC, 74ACT

Loại này được chế tạo ra có nhiều cải tiến cũng giống như bên TTL, nó sẽ hơn hẳn các loại trước đó nhưng việc sử dụng còn hạn chế cũng vẫn ở lí do giá thành còn cao.

Chẳng hạn cấu trúc mạch và chân ra được sắp xếp hợp lí giúp giảm những ảnh hưởng giữa các đường tín hiệu vào ra do đó chân ra của 2 loại này khác với chân ra của TTL.

Kháng nhiễu, trì hoãn truyền, tốc độ đồng hồ tối đa đều hơn hẳn loại 74HC, 74HCT.

Kí hiệu của chúng hơi khác một chút như 74AC11004 là tương ứng với 74HC04. 74ACT11293 là tương ứng với 74HCT293.

Loại CMOS tốc độ cao FACT

Đây là sản phẩm của hãng Fairchild, loại này có tính năng trội hơn các sản phẩm tương ứng đã có.

Loại CMOS tốc độ cao tiên tiến 74AHC, 74AHCT Đây là sản phẩm mới đã có những cải tiến từ loại 74HC và 74HCT, chúng tận dụng được cả 2 ưu điểm lớn nhất của TTL là tốc độ cao và của CMOS là tiêu tán thấp do đó có thể thay thế trực tiếp cho 74HC và 74HCT.

Bảng sau cho phép so sánh công suất tiêu tán và trì hoãn truyền của các loại TTL và CMOS ở nguồn cấp điện 5V.



Ngoài các loại trên công nghệ CMOS cũng phát triển một số loại mới gồm:

BiCMOS

Đây là sản phẩm kết hợp công nghệ lưỡng cực TTL với công nghệ CMOS nhờ đó tận dụng được cả 2 ưu điểm của 2 cộng nghệ là tốc độ nhanh và công suất tiêu tán thấp. Nó giảm được 75% công suất tiêu tán so với loại 74F trong lúc vẫn giữ được tốc độ và đặc điểm điều khiển tương đương. Nó cũng có chân ra tương thích với TTL và hoạt động ở áp nguồn 5V. Tuy nhiên Bi CMOS thường chỉ được tích hợp ở quy mô vừa và lớn dùng nhiều trong giao diện vi xử lí và bộ nhớ, như mạch chốt, bộ đệm, bộ điều khiển hay bộ thu phát.

Loại CMOS điện thế thấp

Đây là loại CMOS khá đặc biết có áp nguồn giảm xuống chỉ còn khoảng 3V. Khi áp giảm sẽ kéo theo giảm công suất tiêu tán bên trong mạch nhờ đó mật độ tích hợp của mạch tăng lên, rồi tốc độ chuyển mạch cũng tăng lên điều này rất cần thiết trong các bộ vi xử lí bộ nhớ ... với quy mô tích hợp VLSI. Cũng có khá nhiều loại CMOS áp thấp, và đây là xu hướng của mai sau, ở đây chỉ nói qua về một số loại của hãng Texas Instruments

74LV (low voltage) : là loạt CMOS điện thế thấp tương ứng với các vi mạch số SSI và MSI của các công nghệ khác. Nó chỉ hoạt động được với các vi mạch 3,3V khác

74LVC (low voltage CMOS ) : gồm rất nhiều mạch SSI và MSI như loạt 74. Nó có thể nhận mức 5V ở các ngõ vào nên có thể dùng để chuyển đổi các hệ thống dùng 5V sang dùng 3,3V khác. Nếu giữ dòng điện ở ngõ ra đủ thấp để điện thế ngõ ra nằm trong 1 giới hạn cho phép, nó cũng có thể giao tiếp với các ngõ vào TTL 5V. Tuy nhiên áp vào cao của các CMOS 5V như 74HC hay 74AHC khiến chúng không thể điều khiển từ các vi mạch LVC

74ALVC (advanced low voltage CMOS ) : là loạt CMOS điện thế thấp, chủ yếu để dùng cho các mạch giao diện bus hoạt động ở 3,3V

74LVT (low voltage BiCMOS) : giống như 74LVC có thể hoạt động ở logic 5V và có thể dùng như mạch số chuyển mức 5V sang 3V

Bảng sau so sánh một số đặc tính của các loại CMOS áp thấp



CMOS cực máng hở, CMOS ra 3 trạng thái và CMOS nảy schmitt trigger

Tương tự như bên TTL, các cổng CMOS cũng có các loại ra hở mảng, ra 3 trạng thái và nảy schmitt trigger, vì có nhiều loại CMOS được sản xuất để tương thích và thay thế cho loại TTL tương ứng.

CMOS ra cực máng hở

Do dùng MOSFET nên ngõ ra không phải là cực thu mà là cực máng Ở hình 3-10 trrình bày hai cổng NOT CMOS thường có ngõ ra nối chung với nhau

Hình 3-10: 2 cổng NOT CMOS thường có ngõ ra nối chung với nhau.

Nếu 2 đầu vào ở cao thì 2P ngắt, 2N dẫn ngõ ra mức cao bình thường. Nếu 2 đầu vào ở thấp thì 2P dẫn, 2N ngắt ngõ ra mức thấp bình thường.

Nhưng nếu ngõ vào cổng 1 ở thấp còn ngõ vào cổng 2 ở cao thì P1 dẫn N1 ngắt, P2 ngắt N2 dẫn áp ngõ ra sẽ là nửa áp nguồn Vdd. Áp này rơi vào vùng bất định không thể dùng kích các tải được hơn nữa với áp Vdd mà cao, dòng dẫn cao có thể làm tiêu 2 transistor của cổng.

Vậy cách để cực D ra hở là hợp trong trường hợp này. Trong cấu trúc mạch sẽ không còn MOSFET kênh P nữa, còn MOSFET kênh N sẽ để hở cực máng D. Ta có thể nối các ngõ ra theo kiểu nối AND



hay OR và tất nhiên là cũng phải cần điện trở kéo lên để tạo mức logic cao, giá trị của R kéo lên tính giống như bên mạch loại TTL.

CMOS ra 3 trạng thái

Tương tự mạch bên TTL, mạch có thêm ngõ điều khiển G (hay C).

G ở cao 2 cổng nand nối, nên Y = A, ta có cổng đệm không đảo

G ở thấp ngõ ra của 2 cổng nand lên cao làm PMOS và NMOS cùng ngưng dẫn và đây là trạng thái thứ 3 hay còn gọi là trạng thái trở kháng cao (high Z), lúc bấy giờ từ ngõ ra Y nhìn ngược vào mạch thì mạch như không có (điện trở ngõ ra Y lên nguồn và xuống mass đều rất lớn).

Ngõ G cũng có thể tác động ở mức thấp

Kí hiệu logic của mạch

Hình 3-11: Ký hiệu logic

Cổng nảy schmitt trigger tương tự nảy schmitt trigger bên mạch TTL

Cổng truyền dẫn CMOS (transmission gate :TG)

Đây là loại cổng logic mà bên công nghệ lưỡng cực không có; cổng truyền dẫn hoạt động như một công tắc đóng mở (số) để cho phép dữ liệu (dạng số) truyền qua lại theo cả 2 chiều.

Trước hết là cấu tạo của cổng truyền NMOS

Hình 3-12: Cấu tạo cổng truyền NMOS

Tín hiệu truyền có thể là tương tự hay số miễn nằm trong khoảng 0 đến Vdd. Nhưng ở đây để dẽ minh hoạ ta giả sử lấy nguồn cấp là 10V, áp ngưỡng của NMOS sẽ là 2V

Khi ngõ vào ở thấp, tụ sẽ không được nạp nên tất nhiên ngõ ra cũng là mức thấp

Khi ngõ vào ở cao mà đường khiển G vẫn ở thấp thì ngõ ra cũng vẫn ở thấp

Khi ngõ vào ở cao và G ở cao => NMOS dẫn với áp ngưỡng 2V nên tụ nạp đầy đến 8V thì NMOS ngắt, ngõ ra có thể hiểu là mức cao, do đó tín hiệu đã được truyền từ trái sang phải

Khi này mà ngõ vào xuống mức thấp thì tụ sẽ xả qua NMOS do đó ngõ ra lên cao trở lại tức là dữ liệu đã truyền từ phải sang trái



Tuy nhiên ta có nhận xét là, khi bị truyền như vậy dữ liệu đã giảm biên độ đi mất 2V. Với mạch số có thể vẫn hiểu là mức cao mức thấp, còn với mạch tương tự thì như vậy là mất mát năng lượng nhiều rồi, và nó còn bị ảnh hướng nặng hơn khi nhiều cổng truyền mắc nối tiếp nhau.

Cổng truyền CMOS :

Hình 3-13 cho thấy cấu trúc của 1 cổng truyền CMOS cơ bản dùng 1 NMOS và 1PMOS mắc song song, cũng với những giả sử như ở trên bạn sẽ thấy CMOS khắc phục được điểm dở của NMOS và chính nó đã được sử dụng rộng rãi ngày nay.

Hình 3-13: Cấu tạo của một cổng truyền CMOS

Khi G ở thấp, không cho phép truyền.

Khi G ở cao, nếu ngõ vào ở thấp ngõ ra không có gì thay đổi.

Còn nếu ngõ vào ở cao thì cả 2 transistor đều dẫn dữ liệu truyền tù trái sang phải nạp cho tụ, ngõ ra ở mức cao nhưng có 1 điểm khác ở đây là khi tụ nạp đến 8V thì NMOS ngắt trong khi PMOS vẫn dẫn mạnh làm tụ nạp đủ 10V.

Khi ngõ ra đang ở 10V, ngõ G vẫn ở cao mà ngõ vào xuống thấp thì tụ sẽ xả ngược trở lại qua 2 transistor làm ngõ vào lên cao trở lại.

Các kí hiệu cho cổng truyền như hình

Hình 3-14: Ký hiệu các cổng truyền.

b. Đặc tính kỹ thuật

Công suất tiêu tán

Khi mạch CMOS ở trạng thái tĩnh (không chuyển mạch) thì công suất tiêu tán PD của mạch rất nhỏ. Có thể thấy điều này khi phân tích mạch mạch cổng nand hay nor ở trước. Với nguồn 5V, PD của mỗi cổng chỉ khoảng 2,5nW.



Tuy nhiên PD sẽ gia tăng đáng kể khi cổng CMOS phải chuyển mạch nhanh. Chẳng hạn tần số chuyển mạch là 100KHz thì PD là 10 nW, còn f=1MHz thì PD= 0,1mW. Đến tần số cỡ 2 hay 3 MHz là PD của CMOS đã tương đương với PD của 74LS bên TTL, tức là mất dần đi ưu thế của mình.

Lý do có điều này là vì khi chuyển mạch cả 2 transistor đều dẫn khiến dòng bị hút mạnh để cấp cho phụ tải là các điện dung (sinh ra các xung nhọn làm biên độ của dòng bị đẩy lên có khi cỡ 5mA và thời gian tồn tại khoảng 20 đến 30 ns). Tần số chuyển mạch càng lớn thì sinh ra nhiều xung nhọn làm I càng tăng kéo theo P tăng theo. P ở đây chính là công suất động lưu trữ ở điện dung tải. Điện dung ở đây bao gồm các điện dung đầu vào kết hợp của bất kỳ tải nào đang được kích thích và điện dung đầu ra riêng của thiết bị.

Tốc độ chuyển mạch (tần số chuyển mạch)

Cũng giống như các mạch TTL, mạch CMOS cũng phải có trì hoãn truyền để thực hiện chuyển mạch. Nếu trì hoãn này làm tPH bằng nửa chu kì tín hiệu vào thì dạng song vuông sẽ trở thành xung tam giác khiến mạch có thể mất tác dụng logic

Tuy nhiên tốc độ chuyển mạch của CMOS thì nhanh hơn hẳn loại TTL do điện trở đầu ra thấp ở mỗi trạng thái. Tốc độ chuyển mạch sẽ tăng lên khi tăng nguồn nhưng điều này cũng sẽ làm tăng công suất tiêu tán, ngoài ra nó cũng còn ảnh hưởng bởi tải điện dung.

Giới hạn tốc độ chuyển mạch cho phép làm nên tần số chuyển mạch tối đa được tính dựa trên tPH.

Bảng sau cho phép so sánh fmax của một số loại cổng nand loại TTL với CMOS

Trong việc sử dụng các IC logic CMOS ta phải biết nhiều đặc tính và giới hạn của chúng. Các đặc tính thông dụng như áp nuôi, số toả ra, khả năng dòng ra,... thường dễ vận dụng. Tất cả các IC logic đều dùng được ở nguồn nuôi 5V. Số toả ra với cùng loại logic ít nhất là gần chục trong lúc thường chì cần vài. Tuy nhiên đôi khi có nghi ngờ hay sử dụng ở trường hợp áp cấp Vmax, fmax, tải thuần dung thuần cảm... hay giao tiếp giữa các IC khác loại, khác áp nguồn, nói chung là các trường hợp đặc biệt. thì ta phải tham khảo tài liệu ở data sheet hay data book. Cũng như ở bên TTL, một số đặc tính chính của CMOS được nói đến ở đây là:

Áp nguồn nuôi ký hiệu là Vdd (khác với bên TTL ký hiệu là Vcc) rất khác nhau do đó cần rất cẩn thận với nó, có thể dùng nguồn 5V là tốt nhất. Bảng sau đưa ra các khoảng áp nguồn cho từng loại CMOS.

Điện áp vào và ra của các loại CMOS



Cũng giống như bên TTL về kí hiệu, tên gọi nhưng ở bên CMOS có phức tạp hơn do nguồn nuôi cho các loại IC thì khác nhau, ta chỉ có thể rút ra tương đối ở điều kiện nguồn Vdd = 5V. Hình và bảng ở dưới nêu ra các thông số áp ra và vào. Riêng loại 74HCT là CMOS tốc độ cao tương thích với TTL nên thông số cũng giống như bên TTL.

Dòng điện ngõ vào và ngõ ra

bảng so sánh dòng vào ra của một số loại CMOS với một số loại TTL

Nói chung ta quan tâm đến dòng ra nhiều hơn vì đó là dòng ra max cho phép mà vẫn đảm bảo các mức logic ra đúng như ở phần trên. Còn các áp ra cũng chỉ quan tâm khi tính đến việc giao tiếp cổng khác loại khác áp nuôi.

Hệ số tải



Dòng ra của các CMOS khá lớn trong lúc điện trở vào của các CMOS lại rất lớn (thường khoảng 1012 ohm) tức dòng vào rất rất nhỏ nên số toả ra rất lớn. Nhưng mỗi cổng CMOS có điện dung ngõ vào thường cũng khoảng 5pF nên khi có nhiều cổng tải mắc song song số điện dung tăng lên làm tốc độ chuyển mạch chậm lại khiến số toả ra ở tần số thấp (dưới 1MHz) là vài chục, còn ở tần số cao số tạo ra giảm chỉ còn dưới 10.

Tính kháng nhiễu

Về đặc tính chuyển (trạng thái) nói chung các loại CMOS đều chuyển trạng thái khá dứt khoát trừ loại 4000A bởi vì chúng có tầng đệm ở trước ngõ ra

Về giới hạn nhiễu nói chung là tốt hơn các loại TTL. Tốt nhất là loại 4000A,B. Giới hạn nhiễu sẽ còn tốt hơn nếu ta tăng nguồn nuôi lớn hơn 5V, tuy nhiên lúc này tổn hao cũng vì thế tăng theo. Cách tính lề nhiễu mức cao và mức thấp vẫn như trước, tức là:

VNH = VOH(min) – VIH(min)

VNL = VIL(max) – VIH(max)

3.1.5.4. Cổng truyền dẫn

Dựa trên công nghệ CMOS, người ta sản xuất loại cổng có thể cho qua cả tín hiệu số lẫn tín hiệu tương tự. Bởi vậy cổng được gọi là cổng truyền dẫn. Sơ đồ nguyên lý và ký hiệu cổng truyền dẫn như hình 3-10.

Hình 3-15. Cổng truyền dẫn.

Mạch nguyên lý của cổng truyền dẫn cũng sử dụng hai MOSFET có kênh dẫn ngược nhau. Tuy nhiên cách điều khiển trạng thái các chuyển mạch lại khác với cổng logic thông thường. Trong trường hợp này, người ta phân cực sao cho khi có tín hiệu điều khiển thì cả hai chuyển mạch Q1 và Q2 cùng dẫn điện. Khi đó, mạch tương đương như một dây dẫn. Các cổng đảo (trong sơ đồ ký hiệu) đảm bảo cực tính điều khiển phù hợp cho cả hai cực G của mỗi MOSFET.

Tính dẫn điện của cổng truyền dẫn phụ thuộc mạnh vào tần số công tác và giá trị tải. Vì sử dụng công nghệ CMOS nên tần số công tác của cổng chỉ giới hạn ở 6 MHz. Họ CMOS cũng có cổng D để hở và cổng ba trạng thái như họ TTL.



3.2. GIAO TIẾP GIỮA CÁC CỔNG LOGIC CƠ BẢN TTL-CMOS VÀ CMOS-TTL

Trong nhiều ứng dụng, yêu cầu chuyển đổi các tín hiệu giữa các mức logic khác nhau như từ TTL sang CMOS hoặc ngược lại. Các cổng logic collector hở hoặc các mạch khuếch đại transistor đơn giản thường được sử dụng trong các mạch chuyển đổi này.

3.2.1 Giữa TTL với TTL Do cùng loại nên chúng đương nhiên có thể mắc nối trực tiếp với nhau. Dòng trung bình để đảm bảo mức điện áp vào, ra ở mức cao hay thấp cho phép thì:

IOH = 400uA còn IIH = 40uA khi ra mức cao

IOL = 16mA còn IIL = 16mA khi ra mức thấp

Như vậy 1 cổng TTL có thể thúc được khoảng dưới 10 cổng logic cùng loại. Ở đây chỉ xét tính tương đối do TTL có nhiều loại nên khả năng thúc tải (tính số toả ra) cũng khác nhau như loại ALS có thể thúc được tới 20 cổng 74ALS khác. Để biết chính xác hơn có thể dựa vào thông số của dòng vào và ra của IC trong số tay tra cứu IC để tính toán

3.2.2 Giữa TTL với CMOS họ 74HC, 74HCT Ở mức thấp TTL có thể thúc được CMOS do VOLmax(TTL)< VILmax(CMOS) và IOLmax(TTL) > IILmax(CMOS)

Ở mức cao TTL không thể thúc được CMOS do áp mức cao của TTL có khi chỉ còn 2,5 V trong khi CMOS chỉ chấp nhận áp mức cao không dưới 3,5V. nếu nối mạch thì hoạt động có thể sai logic.

Có 1 cách để khắc phục là dùng điện trở kéo lên ở ngõ ra của cổng TTL. Khi đó, qua điện trở R này, dòng từ nguồn sẽ nâng dòng vào CMOS nhờ đó áp ra mức cao TTL sẽ không quá thấp, CMOS sẽ hiểu được.

Chẳng hạn một cổng 74LS01 có IOLmax = 8mA, VOLmax = 0,3V thúc một cổng 74HC00 có VIHmin = 3,5V, IIHmin = 1uA.

Khi 74LS01 ở mức thấp 0,3V thì nó sẽ nhận dòng hết mức là 8mA được cấp thông qua điện trở kéo lên (trong khi dòng IIHmin chỉ có dưới 1uA rất nhỏ), thế thì sẽ phải cần điện trở kéo lên có giá trị nhỏ nhất Rmin.

Còn khi ở mức cao 3,5V 74LS01 nhận dòng 100uA và 74HC00 nhận dòng 1uA. Vậy khi này điện trở kéo lên sẽ phải có giá trị max để hạn lại dòng cho 2 cổng

Khi Rmax thì công suất tiêu tán max sẽ nhỏ nhất

Tụ C = 15pF được thêm vào để khi đang ở mức thấp 0,3V mà chuyển lên mức cao thì tụ sẽ nạp cho áp lên 3,5V để CMOS “hiểu”



Hình 3-16: Giao tiếp giữa TTL với CMOS

3.2.3 TTL thúc CMOS có áp nguồn cao hơn 5V Cũng giống như ở trường hợp trên, nếu ra mức thấp thì TTL có thể thúc trực tiếp CMOS nhưng nếu ra mức cao VOH(TTL) chỉ có 2,7V đến 5V thì chắc chắn không thể thúc được CMOS vì khoảng áp này rơi vào vùng bất định của ngõ vào CMOS. Ta cũng phải dùng điện trở kéo lên, có thể dùng TTL ngõ ra cực thu để hở cho trường hợp này.

3.2.4 Giao tiếp CMOS-CMOS

Với cùng điện thế cấp, một cổng CMOS có thể thúc cho rất nhiều cổng cùng loại CMOS vì dòng cấp khoảng 0,5 đến 5mA trong khi dòng nhận rất nhỏ (dưới 1uA)

Tuy nhiên nếu tần số hoạt động càng cao thì khả năng thúc tải sẽ càng giảm đi (có khi chỉ còn dưới 10 cổng). Lý do là ở tần số cao, các điện dung ngõ vào của các cổng tải sẽ làm tăng công suất tiêu tán và trì hoãn truyền của mạch.

3.2.5 CMOS thúc TTL Khi thúc tải ở mức cao thường VOH(CMOS) > VIH(TTL) còn dòng nhận IIH(TTL) chỉ vài chục uA nên CMOS có thể thúc nhiều tải TTL.

Khi thúc TTL ở mức thấp thì rất phức tạp tuỳ loại.

CMOS cũ (4000) không thúc được TTL.

CMOS mới (74HC) thì có thể, số cổng thúc được tuỳ thuộc VOL(CMOS) > VIL(TTL) và dòng tổng ngõ ra (CMOS) phải lớn hơn tổng các dòng ngõ vào IIL của các tải TTL.

Như vậy, việc giao tiếp các cổng với nhau cũng rất đa dạng tuỳ thuộc yêu cầu người sử dụng. Một vấn đề khác cũng cần phải quan tâm là các IC giao tiếp nhau chung nguồn cấp hay giao tiếp cùng khoảng mức áp sẽ đảm bảo hoạt động hơn. Vì vậy có một số IC đã được sản xuất để phục vụ cho việc chuyển mức điện áp giao tiếp giữa CMOS với TTL hay CMOS 4000 với CMOS 74HC.

3.3. GIAO TIẾP GIỮA CỔNG LOGIC VỚI CÁC THIẾT BỊ ĐIỆN

3.3.1 Giao tiếp với công tắc cơ khí Các công tắc thường sử dụng để đóng mở nguồn cấp tạo trạng thái logic cho cổng nhưng do làm dạng tiếp xúc cơ khí nên khi đóng mở sẽ sinh ra hiện tượng dội.



Hình 3-17: Giao tiếp với công tắc cơ khí

Với điện gia dụng như đèn quạt thì hiện tượng dội này không ảnh hưởng gì cả vì dội xảy ra rất ngắn chỉ khoảng vài ms, đèn quạt không kịp sáng tắt hay quay dừng hoặc nếu có đi thì mắt cũng không thể thấy được. Nhưng với các vi mạch điện tử, rất nhạy với những thay đổi rất nhỏ và rất nhanh như vậy. Hiện tượng dội nảy sinh là do khi ta đóng công tắc thì thật ra là đóng mở nhiều lần rồi mới đóng hẳn hay khi mở công tắc thì thực ra cũng là công tắc cũng bị hở và đóng nhiều lần trước khi hở hẳn.

Bạn có thể kiểm tra hiện tượng dội này của công tắc với mạch đếm bố trí như hình 3-17.

Ở đây dùng cổng schmitt trigger CMOS để chuyển mạch tín hiệu tạo bởi công tắc. Do khi nhấn công tắc, gây ra dội, công tắc chuyển qua lại giữa mass và Vcc đưa vào cổng logic, Schmitt trigger rất nhạy khi áp vào lớn hơn hay nhỏ hơn áp ngưỡng của nó thì lập tức áp ra sẽ là mức cao hay mức thấp, mức này cung cấp cho mạch đếm và mạch hiển thị nếu được nối từ mạch đếm sẽ cho số đếm là số lần dội ở công tắc.

Hiện tượng này chỉ xảy ra vài chục ms nhưng với mạch logic đôi khi cũng là “nguy hiểm” rồi. Để chống dội ta có thể sử dụng phần cứng hay phần mềm. Chẳng hạn ở bàn phím máy tính đều là các công tắc cơ khí, 1 phần mềm trong máy sẽ dò đọc công tắc đó chuyển tiếp trong một khoảng thời gian ngắn khoảng 20ms, nếu thực sự công tắc được nhấn thì mức logic mới ấn ổn định sau khoảng thời gian dội ấy và phần mềm mới chấp nhận được trạng thái của công tắc. Còn ở đây trình bày cách chống dội bằng tụ và mạch chốt.

3.3.1.1. Chống dội dùng tụ lọc đầu vào Tụ C giá trị khoảng 0,01us được nối ở ngõ vào của cổng logic như hình vẽ. Khi nhấn công tắc, tụ C nạp qua công tắc vào tụ. Tới khi công tắc nhả ra, có hiện tượng dội tụ sẽ xả qua R xuống mass. Thời hằng xả là 100k x 0,01uF = 1ms lớn hơn chu kì dội tối đa của công tắc chỉ vài trăm ns. Do đó khi này cổng logic chưa chuyển mạch, tới khi áp xả trên tụ giảm xuống tới dưới mức ngưỡng của cổng logic thì trạng thái logic ngõ ra mới lật lại (hình 3-18).



Hình 3-18: Cách chống dội dùng tụ lọc

Cổng logic NOT được dùng có thể là loại TTL thường hay Schitt trigger

3.3.1.2. Chống dội dùng mạch chốt

Mạch chốt cơ bản dùng 2 cổng nand mỗi cổng 2 ngõ vào có hồi tiếp chéo được kết hợp với 2 điện trở kéo lên mắc ở ngõ vào để tạo thành mạch chống dội từ công tắc

Khi công tắc bật lên vị trí 1 (như hình 3-19) ngõ vào NAND1 ở mức 0 do đó ngõ ra Q' = 1

Hình 3-19: Cách chống dội dùng mạch chốt

Q' = 1 đưa về ngõ vào NAND2, đồng thời ngõ vào còn lại ở mức 1 đó nối qua R2 lên Vcc nên ra Q= 0, Q= 0 đưa về ngõ vào nand1 khi này nếu dội có xảy ra đi chăng nữa làm cho ngõ vào từ công tắc từ 1 xuống 0 thì do = 0 nên ngõ ra nand1 luôn là 1.

Như vậy chứng tỏ rằng Q và không hề bị ảnh hưởng bởi công tắc bị dội. Trạng thái của nó chỉ chuyển mạch dứt khoát một lần khi công tắc được nhấn qua a và chỉ lật lại trạng thái khi công tắc được nhấn qua 2.

Một dạng khác cũng có thể chống dội được thể hiện như hình 3-20:



Hình 3-20: Chống dội dùng cổng NOT

Bật công tắc sang mass, ngõ ra I2 ở mức 0 đưa về qua R ngõ vào I1 nên vẫn làm I2 ra ở 0 cho dù công tắc có bị dội lên xuống nhiều lần. Do đó ngõ ra I3 luôn ở mức 1

Ngược lại nhấn công tắc qua Vcc, ngõ ra I2 mức 1 đưa về ngõ vào I1 mức 1 lại vẫn làm I2 ra mức 1 bất chấp công tắc bị dội, kết quả ra I3 luôn ở mức 0

Cổng logic được sử dụng trong mạch chốt ở trên có thể là loại TTL hay CMOS thường hay schmitt trigger đều được cả như cổng NOT 4069, 4040; cổng NAND 7400, 4011, 74132,…

3.3.2 Giao tiếp với tải nhỏ Tải hiện nay được sử dụng rất phong phú, nó có thể là R hay có tính cảm kháng, tải tuyến tính hay phi tuyến, tải ở áp thấp, dòng thấp hay là cao, xoay chiều hay một chiều. Các cổng logic được chế tạo ra có thể giao tiếp với hầu hết các loại tải nhưng các cổng đều có dòng thấp, áp thấp thì chúng thúc tải như thế nào? Tải có ảnh hưởng gì trở lại cổng logic không?

Phần này sẽ trình bày một số khả năng của cổng logic khi giao tiếp với các loại tải khác nhau :

Led đơn rất hay được sử dụng để hiển thị ở các vi mạch điện tử, áp rơi trên nó dưới 2V, dòng qua khoảng vài mA do đó nhiều cổng logic loại TTL và CMOS 74HC/HCT có thể thúc trực tiếp led đơn

Tuy nhiên loại CMOS 4000, 14000 thì không thể do dòng vào ra mức cao và thấp đều rất nhỏ (dưới 1uA, và dưới 0,5mA) mặc dù chúng có thể hoạt động và cho áp lớn hơn loại 2 loại kia

Mạch giao tiếp với led như hình 3-21 :

Hình 3-21: Giao tiếp với LED

R là điện trở giới hạn dòng cho led, cũng tuỳ loại cổng logic được sử dụng mà R cũng khác nhau thường chọn dưới 330 ohm (điện áp Vcc =5VDC) tuỳ theo việc lựa chọn độ sáng của led.



Ngoài led ra các cổng logic cũng có thể thúc trực tiếp các loại tải nhỏ khác như loa gốm áp điện (loa thạch anh) có dòng và áp hoạt động đều nhỏ, đây là loại loa có khả năng phát ra tần số cao. Mạch thúc cho loa gốm như hình 3-22 dưới đây

Hình 3-22: Cổng logic thúc loa

Lưu ý là loa gốm là tải có tính cảm kháng, khi cổng chuyển mạch có thể sinh dòng cảm ứng điện thế cao gây nguy hiểm cho transistor bên trong cổng vì vậy cần 1 diode mắc ngược với loa gốm để bảo vệ cổng.

3.3.3 Giao tiếp với tải lớn

Do không đủ dòng áp để cổng logic thúc cho tải, mặt khác những thay đổi ở tải như khi ngắt dẫn độ ngột, khi khởi động… đều có thể gây ra áp lớn, dòng lớn đổ về vượt quá sức chịu đựng của tải nên cần có các phần trung gian giao tiếp, nó có thể là transistor, thyristor, triac hay opto coupler tuy theo mạch. Hãy xét một số trường hợp cụ thể :

a. Tải cần dòng lớn:

Do dòng lớn vượt quá khả năng của cổng nên có thể dùng thêm transistor khuếch đại lên, khi tác động mức thấp dùng transistor pnp còn khi tác động mức cao nên dùng transistor loại npn.



Hình 3-23: Giao tiếp với tải cần dòng lớn

Khi này cần tính toán các điện trở phân cực cho mạch

Giả sử tải cần dòng 100mA. Khi transistor dẫn bão hoà βs= 25

Vậy tính dòng IB = IC/25 = 4mA �R1 = (Vcc - VBE - VCE)/IB ≈ 1K

R2 được thêm vào để giảm dòng rỉ khi transistor ngưng dẫn, R2 khoảng 10K

Trường hợp tải cần dòng lớn hơn nữa ta có thể dùng transistor ghép Darlington để tăng dòng ra

b. Tải cần áp lớn

Khác với trường hợp tải cần dòng lớn, không thể dùng transistor làm tầng đệm vì các cổng logic cấu tạo bởi các transistor bên trong rất nhạy, áp ngược chịu đựng của chúng không lớn lắm nên với áp tải lớn có thể làm chết chúng thậm chí làm chết luôn cả transistor đệm ở bên ngoài. Giải pháp trong trường hợp này là phải dùng thêm 1 transistor khác làm nhiệm vụ cách li áp cao từ tải với cổng logic, cũng có thể dùng cổng đệm thúc chịu áp cao như 7407



Hình 3-24: Giao tiếp với tải cần áp lớn

Ở hình trên transistor cách li điện thế Q1 hoạt động ở cùng điện thế như mạch TTL còn transistor thúc Q2 hoạt động ở điện áp theo yêu cầu của tải. Ở mức thấp Q1 dẫn để dòng vào Q2 làm nó dẫn và động cơ sẽ chạy. Trong mạch R1, R3 phân cực cho Q1, Q3 và quyết định dòng ra tải, còn R2, R4 dùng để giảm dòng rỉ, diode D để bảo vệ transistor Q2 không bị quá dV/dt... Còn với cổng CMOS tác động mức thấp và cả mức cao khi thúc tải thì cũng tương tự. Transistor darlington được thay thế (như hình 3-24) nếu thấy cần phải dòng lớn cho tải.

Riêng với cổng TTL tác động mức cao thì có thể không cần transistor cách li cũng được nếu đủ dòng cho tải (do phân cực nghịch tiếp giáp BC). Tuy nhiên phải lưu ý rằng điện áp phân cực nghịch không được vượt quá giới hạn điện áp chịu đựng của mối nối BE (thông thường khoảng 60VDC).

c. Tải hoạt động ở áp xoay chiều

Áp xoay chiều ở đây là áp lưới 220V/50Hz hay dùng, với giá trị lớn như vậy nên cần cách li cổng logic với tải, một số linh kiện hay dùng để cách li là thyristor, triac, rờ le, ghép nối quang (opto coupler). Ở đây trình bày cách dùng thyristor và opto coupler. Cách dùng rờ le cũng giống như ở phần trước, với hai đầu cuộn dây rờ le ở bên transistor thúc còn chuyển mạch nằm bên tải.

Dùng triac: Transistor dùng đệm đủ dòng cho triac, các điện trở phân cực và mắc thêm để giảm dòng rỉ tính toán giống như trước. Triac được dùng cần quan tâm đến dòng thuận tối đa và điện áp nghịch đỉnh luôn nằm dưới giá trị định mức

Hình 3-25: Giao tiếp với tải hoạt động ở điện áp xoay chiều

Dùng kết nối quang:



Cách này cách li hoàn toàn giữa mạch áp thấp và áp cao nhờ 1 opto couple như hình vẽ. Cổng logic tác động ở mức thấp làm opto dẫn kéo theo SCR được kích để mở tải. Áp 20VDC nuôi opto được chỉnh lưu từ nguồn xoay chiều, và ổn áp bởi diode zener. Mạch tác động mức cao cũng tương tự.

Hình 3-26: Giao tiếp dùng kết nối quang

TÓM TẮT

Chương 3 đã trình bày cấu trúc, nguyên lý và đặc điểm của cổng thường dùng. Xuất phát từ thực tế mạch điện đã vi mạch hoá, nên trọng tâm chú ý nghiên cứu của chúng ta là các cổng được vi mạch hoá.

Có 2 loại vi mạch số phổ biến nhất : TTL và MOS. TTL là công nghệ điển hình trong nhóm công nghệ transistor bao gồm TTL, HTL, ECL…, MOS là công nghệ vi mạch sử dụng MOSFET, trong đó điển hình là MOS…

Đồng thời trong chương 3 cũng đưa ra vấn đề giao tiếp giữa các họ cổng đó với nhau.



CHƯƠNG 4

MẠCH LOGIC TỔ HỢP (MSI) Các hàm logic được thực hiện nhờ các hệ vật lý gọi là các hệ logic hay là các mạch logic. Trong chương 4 chúng ta đề cập đến các mạch logic tổ hợp, tức là các mạch mà tín hiệu ở đầu ra chỉ phụ thuộc vào tín hiệu ở đầu vào của mạch tại thời điểm đang xét. Nói cách khác, các tín hiệu ra không phụ thuộc vào "lịch sử " của tín hiệu vào trước đó, nghĩa là các hệ này làm việc theo nguyên tắc không có nhớ. Hoạt động của các mạch tổ hợp được mô tả bằng các bảng trạng thái hoặc bằng các hàm chuyển mạch logic đặc trưng cho quan hệ giữa các đại lượng vào và ra của hệ thống. Về mặt cấu trúc, các mạch tổ hợp không chứa một thiết bị hoặc một phần tử nhớ thông tin nào cả.

Trong chương này đề cập đến các mạch điện cụ thể thực hiện các chức năng khác nhau của hệ thống số. Các mạch điện này được thiết kế dựa trên các cổng logic tổ hợp. Các cổng logic này được tích hợp trong một IC cỡ vừa (MSI) có chứa khoảng vài chục tới vài trăm các các cổng logic cơ sở đó được xét đến ở chương 4. Những linh kiện này được chế tạo nhằm thực hiện một số các hoạt động thu nhận, truyền tải, biến đổi các dữ liệu thông qua tín hiệu nhị phân, xử lý chúng theo một phương thức nào đó.

Phần tiếp theo giới thiệu một số mạch tổ hợp thông dụng trong các hệ thống số:

- Mã hoá và giải mã các luồng dữ liệu nhị phân.

- Hợp kênh và phân kênh để chọn hoặc chia tách các luồng số nhị phân theo những yêu cầu

nhất định để định tuyến cho chúng trong việc truyền dẫn thông tin,

- Các mạch cộng, trừ.

- Các phép so sánh số để đánh giá định tính và định lượng trọng số của các số nhị phân.

- Mạch tạo và kiểm tra tính chẵn lẻ.

- Đơn vị số học và logic (ALU).

4.1 KHÁI NIỆM CHUNG Căn cứ vào đặc điểm và chức năng logic, các mạch số được chia thành 2 loại chính: mạch tổ hợp và mạch tuần tự (mạch tuần tự được trình bày ở chương sau).

4.1.1 Đặc điểm cơ bản của mạch tổ hợp

Trong mạch số, mạch tổ hợp là mạch mà trị số ổn định của tín hiệu đầu ra ở thời điểm đang xét chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào. Đặc điểm cấu trúc mạch tổ hợp là được cấu trúc nên từ các cổng logic. Vậy các mạch điện cổng ở chương 2 và các mạch logic ở chương 3 đều là các mạch tổ hợp.

4.1.2 Phương pháp biểu diễn chức năng logic

Các phương pháp thường dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm số logic, bảng trạng thái, sử dụng logic, bảng Cac nô (Karnaugh), cũng có khi biểu thị bằng đồ thị thời gian dạng xung.

Đối với vi mạch cỡ nhỏ (SSI) thường biểu diễn bằng hàm logic. Đối với vi mạch cỡ vừa (MSI) thường biểu diễn bằng bảng trạng thái.



Sơ đồ khối tổng quát của mạch logic tổ hợp được trình bày ở hình 4-1. Như vậy, mạch logic tổ hợp có thể có n lối vào và m lối ra. Mỗi lối ra là một hàm của các biến vào. Quan hệ vào, ra này được thể hiện bằng hệ phương trình tổng quát sau:

Y0 = f1(x0,x1,...,xn-1);

Y1 = f2(x0,x1,...,xn-1);

…

Ym-1 = fm-1(x0,x1,...,xn-1).

Từ đó, ta thấy rằng đặc điểm nổi bật của mạch logic tổ hợp là hàm ra chỉ phụ thuộc các biến vào mà không phụ thuộc vào trạng thái của mạch. Cũng chính vì thế, trạng thái ra chỉ tồn tại trong thời gian có tác động vào. Thể loại của mạch logic tổ hợp rất phong phú. Phạm vi ứng dụng của chúng cũng rất rộng.

Hình 4-1: Sơ đồ khối tổng quát của mạch logic tổ hợp.

4.2 PHÂN TÍCH MẠCH LOGIC TỔ HỢP Phân tích mạch logic tổ hợp là đánh giá, phê phán một mạch đó. Trên cơ sở đó, có thể rút gọn, chuyển đổi dạng thực hiện của mạch điện để có được lời giải tối ưu theo một nghĩa nào đấy. Mạch tổ hợp có thể bao gồm hai hay nhiều tầng, mức độ phức tạp của của mạch cũng rất khác nhau.

Nếu mạch đơn giản thì ta tiến hành lập bảng trạng thái, viết biểu thức, rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lại mạch điện. Nếu mạch phức tạp thì ta tiến hành phân đoạn mạch để viết biểu thức, sau đó rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lại mạch điện.

4.3 THIẾT KẾ MẠCH LOGIC TỔ HỢP Thiết kế là bài toán ngược với bài toán phân tích. Nội dung thiết kế được thể hiện theo tuần tự sau:

1- Phân tích bài toán đã cho để gắn hàm và biến, xác lập mối quan hệ logic giữa hàm và các biến đó;

2- Lập bảng trạng thái tương ứng;

4- Từ bảng trạng thái có thể viết trực tiếp biểu thức đầu ra hoặc thiết lập bảng Cac nô tương ứng;

4- Dùng phương pháp thích hợp để rút gọn, đưa hàm về dạng tối giản hoặc tối ưu theo mong muốn;

5- Vẽ mạch điện thể hiện.

Ví dụ : Một ngôi nhà hai tầng. Người ta lắp hai chuyển mạch hai chiều tại hai tầng, sao cho ở tầng nào cũng có thể bật hoặc tắt đèn. Hãy thiết kế một mạch logic mô phỏng hệ thống đó?



Lời giải:

+ Nếu ký hiệu hai công tắc là hai biến A, B. Khi ở tầng 1 ta bật đèn và lên tầng 2 thì tắt đèn đi và ngược lại. Như vậy đèn chỉ có thể sáng ứng với hai tổ hợp chuyển mạch ở vị trí ngược nhau. Còn đèn tắt khi ở vị trí giống nhau. Hệ thống chiếu sáng trong có sơ đồ như hình 4-2.

Hình 4-2: Mạch điện của hệ thống chiếu sáng

Bảng trạng thái mô tả hoạt động của hệ như chỉ ở bảng 4-1.

Biểu thức của hàm là: f = A B+A B = A⊕B hoặc

f = BABAAB

Đây là hàm cộng XOR đã quen thuộc ở các chương trước. Hàm này có thể được thể hiện bằng nhiều kiểu mạch khác nhau. Hình 4-3 là một dạng sơ đồ thể hiện hàm f.

Ví dụ:

Một ngôi nhà có 3 công tắc, người chủ nhà muốn bóng đèn sáng khi cả 3 công tắc đều hở, hoặc khi công tắc 1 và 2 đóng còn công tắc thứ 3 hở. Hãy thiết kế mạch logic thực hiện sao cho:

a. Số cổng là ít nhất.

b. Chỉ dùng một cổng NAND 2 ngõ vào.

Giải:

Bước 1:

Gọi 3 công tắc lần lượt là A, B, C. Bóng đèn là Y.

Trạng thái công tắc đóng là logic 1, hở là 0. Trạng thái đèn sáng là logic 1 và tắt là 0.

Bước 2:

Từ yêu cầu bài toán ta có bảng sự thật:



Bước 3: Từ bảng sự thật,ta viết biểu thức ngõ ra theo trường hợp logic 1 vì ngõ ra ở logic 1 xuất hiện ít nhất, như vậy biểu thức tính toán sẽ đơn giản hơn nhiều.

Biểu thức logic ngõ ra Nếu không rút gọn biểu thức logic ta thực hiện mạch logic thì số cổng logic sử dụng sẽ rất nhiều hình 4-4 (b).

Bước 4: Rút gọn biểu thức logic:

Đến đây thì ta thấy rằng biểu thức logic đã gọn và số cổng logic sử dụng là ít nhất.

Bước 5: Mạch logic tương ứng của biểu thức: hình 4-4 a

Hình 4-4: Mạch logic tương ứng của biểu thức.

b. Biến đổi mạch logic chỉ sử dụng một loại cổng NAND 2 ngõ vào.

Xuất phát từ biểu thức ban đầu, ta sử dụng định lý De Morgan để biến đổi.



Lấy đảo của Y ta được:

Không khai triển vì đã là một cổng NAND. Biểu thức còn ở dạng tổng nên ta đảo một lần nữa, ta được:

Đến đây ta thấy rằng thừa số trong ngoặc chưa NAND được với C nên ta cần đảo hai lần nữa để được kết quả tất cả đều là cổng NAND 2 ngõ vào:

Từ biểu thức trên ta có sơ đồ mạch logic hình 4-5

Hình 4-5

4.4. MẠCH MÃ HOÁ VÀ GIẢI MÃ Mã hóa và giải mã không có gì xa lạ và là tất yếu trong đời sống chúng ta. Nó được dùng để dễ nhớ, dễ đặt, dễ làm,…là quy ước chung cũng có thể phổ biến cũng có thể bí mật. Chẳng hạn dùng chữ để đặt tên cho 1 con đường, cho 1con người; dùng số trong mã số sinh viên, trong thi đấu thể thao; quy ước đèn xanh, đỏ, vàng tương ứng là cho phép đi,đứng, dừng trong giao thông; rồi viết bức thư sử dụng chữ viết tắt, kí hiệu riêng để giữ bí mật hay phức tạp hơn là phải mã hoá các thông tin dùng trong tình báo, vv…

Thông tin đã được mã hoá rồi thì khi dùng cũng phải giải mã nó và ta chỉ giải được khi chấp nhận, thực hiện theo đúng những quy ước, điều kiện có liên quan chặt chẽ tới mã hoá. Trong mạch số, tất nhiên thông tin cũng phải được mã hoá hay giải mã ở dạng số. Trong những mục này, ta sẽ xem xét cụ thể cách thức, cấu trúc, ứng dụng của mã hoá giải mã số như thế nào.

Trong các hệ thống số kể cả viễn thông, máy tính; các đường điều khiển tuỳ chọn hay dữ liệu được truyền đi hay xử lí đều phải ở dạng số hệ 2 chỉ gồm 1 và 0; có nhiều đường tín hiệu chỉ có 1 bit như đường điều khiển mở nguồn cho mạch ở mức 1; rồi có nhiều đường địa chỉ nhiều bit chẳng hạn 110100 để CPU xác định địa chỉ trong bộ nhớ; rồi dữ liệu dạng hex gửi xuống máy in cho in ra kí tự. Tất cả các tổ hợp bit đó được gọi là các mã số (code) hay mã. Và mạch tạo ra các mã số gọi là mạch mã hoá (lập mã: encoder).



4.4.1. Một số loại mã thông dụng.

4.4.1.1. Mã BCD và mã dư 3.

MÃ BCD (Binary Coded Decimal) là mã được cấu tạo bằng cách dùng từ nhị phân 4 bit để mã hóa 10 kí hiệu thập phân, nhưng cách biểu diễn vẫn theo thập phân. Ví dụ đối với mã NBCD, các chữ số thập phân được nhị phân hoá theo trọng số như nhau 23, 22, 21, 20 nên có 6 tổ hợp dư, ứng với các số thập phân 10,11,12,13,14 và 15. Sự xuất hiện các tổ hợp này trong bản tin được gọi là lỗi dư.

Do trọng số nhị phân của mỗi vị trí biểu diễn thập phân là tự nhiên nên máy có thể thực hiện trực tiếp các phép tính cộng, trừ, nhân, chia theo mã NBCD. Tuy nhiên nhược điểm chính của mã là tồn tại tổ hợp toàn Zero, gây khó khăn trong việc đồng bộ khi truyền dẫn tín hiệu. Vì vậy, người ta sử dụng mã Dư-3 được hình thành từ mã NBCD bằng cách cộng thêm 3 vào mỗi tổ hợp mã. Như vậy, mã không bao gồm tổ hợp toàn Zero. Mã Dư-3 chủ yếu được dùng để truyền dẫn tín hiệu mà không dùng cho việc tính toán trực tiếp.

Thập phân BCD 8421 Mã dư 3

0

1

2

3

4

5

6

7

8

9

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

Bảng 4-2. Mã BCD 8421 và mã dư 3

4.4.1.2. Mã Gray.

Mã Gray còn được gọi là mã cách 1, là loại mã mà các tổ hợp mã kế nhau chỉ khác nhau duy nhất 1 bit. Loại mã này không có tính trọng số. Do đó, giá trị thập phân đã được mã hóa chỉ được giải mã thông qua bảng mã mà không thể tính theo tổng trọng số như đối với mã BCD. Mã Gray có thể được tổ chức theo nhiều bit. Bởi vậy, có thể đếm theo mã Gray. Cũng tương tự như mã BCD, ngoài mã Gray chính còn có mã Gray dư-3.

Thập phân Gray Gray dư 3

0

1

2

0000

0001

0011

0010

0110

0111



3

4

5

6

7

8

9

10

11

12

13

14

15

0010

0110

0111

0101

0100

1100

1101

1111

1110

1010

1011

1001

1000

0101

0100

1100

1101

1111

1110

1010

1011

1001

1000

0000

0001

0011

Bảng 4-3. Mã Gray và Gray dư 3

4.4.1.3. Mã chẵn, lẻ. Mã chẵn và mã lẻ là hai loại mã có khả năng phát hiện lỗi hay dùng nhất. Để thiết lập loại mã này ta chỉ cần thêm một bit chẵn/ lẻ (bit parity) vào tổ hợp mã đã cho, nếu tổng số bit 1 trong từ mã (bit tin tức + bit chẵn/lẻ) là chẵn thì ta được mã chẵn và ngược lại ta được mã lẻ.

BCD 8421 BCD 8421chẵn

PC

BCD 8421lẻ

PL

0000

0001

0010

0011

0100

0101 0110

0111

1000

1001

0000

0001

0010

0011

0100

0101 0110

0111

1000

1001

0

1

1

0

1

0 0

1

1

0

0000

0001

0010

0011

0100

0101 0110

0111

1000

1001

1

0

0

1

0

1 1

0

0

1

Bảng 4-4. Mã BCD 8421 chẵn / lẻ



4.4.2. Mạch mã hoá.

Mạch điện thực hiện việc chuyển tin tức sang mã, được gọi là mạch mã hoá hay mạch ghi mã.

4.4.2.1 Mã hoá 8 đường sang 3 đường Mạch mã hoá 8 đường sang 3 đường còn gọi là mã hoá bát phân sang nhị phân (có 8 ngõ vào chuyển thành 3 ngõ ra dạng số nhị phân 3 bit. Trong bất cứ lúc nào cũng chỉ có 1 ngõ vào ở mức tích cực tương ứng với chỉ một tổ hợp mã số 3 ngõ ra; tức là mỗi 1 ngõ vào sẽ cho ra 1 mã số 3 bit khác nhau. Với 8 ngõ vào (I0 đến I7) thì sẽ có 8 tổ hợp ngõ ra nên chỉ cần 3 ngõ ra (Y2, Y1, Y0).

Hình 4-6: Khối mã hoá 8 sang 3 Bảng trạng thái mạch mã hoá 8 sang 3

Từ bảng trên, ta có :

Y0 = I1 + I3 + I5 + I7 Y1 = I2 + I3 + I6 + I7 Y2 = I4 + I5 + I6 +I7

Dựa vào 3 biểu thức trên ta có thể vẽ được mạch logic như hình dưới đây :



Hình 4-7: Cấu trúc mạch mã hoá 8 sang 3

4.4.2.2 Mạch mã hoá 10 đường sang 4 đường Xét mạch hình 4-8

Mạch gồm bàn phím 10 phím nhấn từ SW0 đến SW9. Các phím thường hở để các đường I0 đến I9 ở thấp do có điện trở khoảng nối xuống mass. Trong 1 thời điểm chỉ có 1 phím được nhấn để đường đó lên cao, các đường khác đều ở thấp. Khi 1 phím nào đó được nhấn thì sẽ tạo ra 1 mã nhị phân tương ứng và sẽ làm sáng led nào nối với bit 1 của mã số ra đó. Mã này có thể được bộ giải mã sang led 7 đoạn để hiển thị.

Ví dụ khi nhấn phím SW2 mã sẽ tạo ra là 0010 và led hiển thị số 2. Như vậy mạch đã sử dụng 1 bộ mã hoá 10 đường sang 4 đường hay còn gọi là mạch chuyển đổi mã thập phân sang BCD.

Hình 4-8: Mạch mã hoá 10 sang 4 và đèn led hiển thị

Rõ ràng với 10 ngõ vào, 4 ngõ ra; đây là 1 bài toán thiết kế mạch logic tổ hợp đơn giản sử dụng các cổng nand như hình dưới đây :



Hình 4-9: Cấu trúc mạch mã hoá 10 sang 4

Và đây là bảng sự thật của mạch mã hoá 10 đường sang 4 đường

Trong thực tế hệ thống số cần sử dụng rất nhiều loại mã khác nhau như mã hex, nạp cho vi điều khiển, mã ASCII mã hoá từ bàn phím máy tính dạng in kí tự rồi đến các mã phức tạp khác dùng cho truyền số liệu trên mạng máy tính, dùng trong viễn thông, quân sự. Tất cả chúng đều tuân theo quy trình chuyển đổi bởi 1 bộ mã hoá tương đương.

4.4.2.3 Mạch mã hoá ưu tiên

Với mạch mã hoá được cấu tạo bởi các cổng logic như ở hình trên ta có nhận xét rằng trong trường hợp nhiều phím được nhấn cùng 1 lúc thì sẽ không thể biết được mã số sẽ ra là bao nhiêu. Do đó để đảm bảo rằng khi 2 hay nhiều phím hơn được nhấn, mã số ra chỉ tương ứng với ngõ vào có số cao nhất được nhấn, người ta đã sử dụng mạch mã hoá ưu tiên. Rõ ràng trong cấu tạo logic sẽ phải thêm 1 số cổng logic phức tạp hơn, IC 74LS147 là mạch mã hoá ưu tiên 10 đường sang 4 đường, nó đã được tích hợp sẵn tất cả các cổng logic trong nó. Kí hiệu khối của 74LS147 như hình 4-10 ở bên dưới:

Hình 4-10: IC74LS147



Bảng sự thật của 74LS147

Nhìn vào bảng sự thật ta thấy thứ tự ưu tiên giảm từ ngõ vào 9 xuống ngõ vào 0. Chẳng hạn khi ngõ vào 9 đang là 0 thì bất chấp các ngõ khác (X) số BCD ra vẫn là 1001 (qua cổng đảo nữa). Chỉ khi ngõ vào 9 ở mức 1 (mức không tích cực) thì các ngõ vào khác mới có thể được chấp nhận, cụ thể là ngõ vào 8 sẽ ưu tiên trước nếu nó ở mức thấp.

Với mạch mã hoá ưu tiên 8 đường sang 3 đường, cũng có IC tương ứng là 74LS148.

4.4.3. Mạch giải mã: Mạch giải mã là mạch có chức năng ngược lại với mạch mã hoá tức là nếu có 1 mã số áp vào ngõ vào thì tương ứng sẽ có 1 ngõ ra được tác động, mã ngõ vào thường ít hơn mã ngõ ra. Tất nhiên ngõ vào cho phép phải được bật lên cho chức năng giải mã. Mạch giải mã được ứng dụng chính trong ghép kênh dữ liệu, hiển thị led 7 đoạn, giải mã địa chỉ bộ nhớ. Hình 4-11 là sơ đồ khối của mạch giải mã.

4.4.3.1 Giải mã 3 sang 8 Mạch giải mã 3 đường sang 8 đường bao gồm 3 ngõ vào tạo nên 8 tổ hợp trạng thái, ứng với mỗi tổ hợp trạng thái được áp vào sẽ có 1 ngõ ra được tác động.

Hình 4-11: Khối giải mã 3 sang 8 Bảng sự thật mạch giải mã 3 sang 8

Từ bảng sự thật ta có thể vẽ được sơ đồ mạch logic của mạch giải mã trên



Hình 4-12: Cấu trúc mạch giải mã 3 sang 8

Rút gọn hàm logic sử dụng mạch giải mã :

Nhiều hàm logic có ngõ ra là tổ hợp của nhiều ngõ vào có thể được xây dựng từ mạch giải mã kết hợp với một số cổng logic ở ngõ ra(mạch giải mã chính là 1 mạch tổ hợp nhiều cổng logic cỡ MSI). Mạch giải mã đặc biệt hiệu quả hơn so với việc sử dụng các cổng logic rời trong trường hợp có nhiều tổ hợp ngõ ra.

Ví dụ sau thực hiện mạch cộng 3 số X, Y, Z cho tổng là S và số nhớ là C thực hiện bằng mạch giải mã :

Giả sử mạch cộng thực hiện chức năng logic như bảng sau :

Từ bảng cho phép ta xác định được các tổ hợp logic ngõ vào để S rồi C ở mức cao

S(x, y, z) = (1,2,4,7)

C(x, y, z) = (3,5,6,7)

Như vậy sẽ cần 1 cổng OR để nối chung các tổ hợp logic thứ 1, 2, 4, 7 để đưa ra ngõ S

Tương tự ngõ ra C cũng cần 1 cổng OR với ngõ vào là tổ hợp logic thứ 2, 5, 6, 7.

Vậy mạch giải mã thực hiện bảng logic trên sẽ được mắc như sau:

X Y Z S C

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

1

0

1

0

1

1

0

0

0

1

0

1

1

1



Hình 4-13: Ứng dụng mạch giải mã làm mạch cộng

4.4.3.2. Mạch giải mã BCD sang thập phân 74LS42 là IC làm nhiệm vụ giải mã 4 đường sang 10 đường. Cấu tạo logic và bảng hoạt động của nó sẽ minh hoạ rõ hơn cho mạch giải mã này :

Hình 4-14: Kí hiệu khối của 74LS42 Bảng sự thật của 74LS42



Hình 4-15: Cấu trúc mạch của 74LS42, giải mã 4 sang 10

Để ý là vì có 4 ngõ vào nên sẽ có 16 trạng thái logic ngõ ra. Ở đây chỉ sử dụng 10 trạng thái logic đầu, 6 trạng thái sau không dùng. Với mạch giải mã 4 sang 16 thì sẽ tận dụng hết số trạng thái ra. Một điểm nữa là các ngõ ra của 7442 tác động ở mức thấp

Về nguyên tắc ta có thể mã hoá từ n đường sang m đường và ngược lại giải mã từ m đường sang n đường, chức năng giữa mã hoá và giải mã không rõ rệt lắm, chúng đều làm nhiệm vụ chuyển đổi từ mã này sang mã khác (những mạch ở trên đều nói đến mã hệ 2, thực ra còn nhiều loại mã khác). Cũng chỉ có một số chúng được tích hợp sẵn trong IC như 7441, 7442 là giải mã BCD sang thập phân, 7443 là giải mã thừa 3 sang thập phân, …

Nhiều mạch giải mã còn có thêm mạch chịu dòng hay thế cao hơn mạch logic TTL thông thường nên còn gọi là mạch giải mã thúc

Mạch sau minh hoạ cách kết hợp mạch đếm sẽ học ở chương sau với mạch giải mã để cung cấp các hoạt động định thời và định thứ tự, IC giải mã thúc 7445 được dùng vì tải là động cơ có áp lớn dòng lớn ngoài sức cung cấp của các IC giải mã thường.



Hình 4-16: Ứng dụng 74LS45

Hình trên cho thấy, mạch đếm tạo ra 16 tổ hợp trạng thái cho mạch mã hoá. Phải 4 chu kì xung ck thì Q3 mới xuống thấp, cho phép động cơ được cấp nguồn; còn đèn được mở chỉ sau 8 chu kì xung ck. Thời gian mở của tải là 1 chu kì xung ck. Ta có thể điều chỉnh thời gian này từ mạch dao động tạo xung ck. Về nguyên tắc hoạt động của mạch đếm 74LS90 ta sẽ tìm hiểu ở chương sau.

4.4.3.3 Giải mã BCD sang led 7 đoạn Một dạng mạch giải mã khác rất hay sử dụng trong hiển thị led 7 đoạn đó là mạch giải mã BCD sang led 7 đoạn. Mạch này phức tạp hơn nhiều so với mạch giải mã BCD sang thập phân đã nói ở phần trước bởi vì mạch khi này phải cho ra tổ hợp có nhiều ngõ ra lên cao xuống thấp hơn (tuỳ loại đèn led anode chung hay cathode chung) để làm các đoạn led cần thiết sáng tạo nên các số hay kí tự.

Led 7 đoạn

Trước hết hãy xem qua cấu trúc và loại đèn led 7 đoạn của một số đèn được cấu tạo bởi 7 đoạn led có chung anode (AC) hay cathode (KC); được sắp xếp hình số 8 vuông (như hình trên) ngoài ra còn có 1 led con được đặt làm dấu phẩy thập phân cho số hiện thị; nó được điều khiển riêng biệt không qua mạch giải mã. Các chân ra của led được sắp xếp thành 2 hàng chân ở giữa mỗi hàng chân là A chung hay K chung. Thứ tự sắp xếp cho 2 loại như trình bày ở dưới đây.



Hình 4-17: Cấu trúc và chân ra của 1 dạng led 7 đoạn

Hình 4-18: Led 7 đoạn loại anode chung và cathod chung cùng với mạch thúc giải mã

Để đèn led hiển thị 1 số nào thì các thanh led tương ứng phải sáng lên, do đó, các thanh led đều phải được phân cực bởi các điện trở khoảng 180 đến 390 ohm với nguồn cấp chuẩn thường là 5V. IC giải mã sẽ có nhiệm vụ nối các chân a, b,.. g của led xuống mass hay lên nguồn (tuỳ A chung hay K chung)

Khảo sát 74LS47 Với mạch giải mã ở trên ta có thể dùng 74LS47. Đây là IC giải mã đồng thời thúc trực tiếp led 7 đoạn loại Anode chung luôn vì nó có các ngõ ra cực thu để hở và khả năng nhận dòng đủ lớn. Sơ đồ chân của IC như sau :

Hình 4-19: Kí hiệu khối và chân ra 74LS47

Trong đó



A, B, C, D là các ngõ vào mã BCD

RBI là ngõ vào xoá dợn sóng

LT là ngõ thử đèn

BI/RBO là ngõ vào xoá hay ngõ ra xoá rợn

a tới g là các ngõ ra (cực thu để hở)

Hình 4-20: Cấu trúc bên trong của 74LS47 và dạng số hiển thị

Hoạt động của IC được tóm tắt theo bảng dưới đây



Nhận thấy các ngõ ra mạch giải mã tác động ở mức thấp (0) thì led tương ứng sáng

Ngoài 10 số từ 0 đến 9 được giải mã, mạch cũng còn giải mã được 6 trạng thái khác, ở đây không dùng đến (ghi chú 2)

Để hoạt động giải mã xảy ra bình thường thì chân LT và BI/RBO phải ở mức cao

Muốn thử đèn led để các led đều sáng hết thì kéo chân LT xuống thấp (ghi chú 5)

Muốn xoá các số (tắt hết led) thì kéo chân BI xuống thấp (ghi chú 3)

Khi cần giải mã nhiều led 7 đoạn ta cũng có thể ghép nhiều tầng IC, muốn xoá số 0 vô nghĩa ở trước thì nối chân RBI của tầng đầu xuống thấp, khi này chân ra RBO cũng xuống thấp và được nối tới tầng sau nếu muốn xoá tiếp số 0 vô nghĩa của tầng đó (ghi chú 4). Riêng tầng cuối cũng thì RBI để trống hay để mức cao để vẫn hiển thị số 0 cuối cùng

Ví dụ : Hãy xem một ứng dụng của mạch giải mã led 7 đoạn :

Hình 4-21: Ứng dụng mạch giải mã 74LS47



Mạch dao động tạo ra xung kích cho mạch đếm, ta có thể điều chỉnh chu kì xung để mạch đếm nhanh hay chậm

Mạch đếm tạo ra mã số đếm BCD một cách tự động đưa tới mạch giải mã có thể là cho đếm lên hay đếm xuống

Mạch giải mã sẽ giải mã BCD sang led 7 đoạn để hiển thị số đếm thập phân

Bây giờ ta có thể thay mạch dao động bằng 1 bộ cảm biến chẳng hạn dùng bộ thu phát led đặt ở cửa vào nếu mỗi lần có 1 người vào thì bộ cảm biến sẽ tạo 1 xung kích kích cho mạch đếm. Lưu ý rằng IC 7490 là IC đếm chia 10 không đồng bộ mà ta sẽ học ở chương sau

Như vậy với ứng dụng này ta đã có hệ thống đếm số người vào cổng cũng có thể đếm sản phẩm qua băng truyền,… tất nhiên chỉ hạn chế ở số người vào nhiều nhất là 9.

Khi này hình trên được trình bày ở dạng mạch cụ thể như sau :

Hình 4-22: Minh hoạ ứng dụng 74LS47 trong mạch hiển thị led 7 đoạn

Ta cũng có thể dùng nhiều IC giải mã thúc 74LS47 để giải mã thúc nhiều led 7 đoạn.Về cấu trúc logic và các thông số của IC, có thể xem thêm trong phần datasheet.

Những IC giải mã thúc led 7 đoạn khác

Ngoài 74LS47 ra còn có một số IC cũng làm chức năng giải mã thúc led 7 đoạn được kể ra ở đây :

Một số IC còn có khả năng tổng hợp mạch đếm, chốt và giả mã thúc trong cùng 1 vỏ như 74142, 74143, 74144 thậm chỉ bao gồm cả led trong đó như HP5082, TIL308.

* IC giải mã thúc loại CMOS

Họ CMOS cũng có các IC giải mã thúc led 7 đoạn tương ứng, ở đây giới thiệu qua về 4511

4511 có khả năng thúc, giải mã và chốt dữ liệu cùng 1 lúc. Các ngõ ra như đã thấy ở trên đều tác động mức cao nên 4511 dùng cho giải mã led 7 đoạn loại K chung. Các chân BI, LT cũng có chức



năng tương tự như bên 74LS47. Đặc biệt chân LE cho phép chốt dữ liệu lại khi nó ở cao. Vì cấu trúc có sẵn mạch thúc 8421 trong nó nên 4511 còn có thể thức trực tiếp thúc hay thúc được tải lớn hơn như đèn khí nóng sáng, tinh thể lỏng, huỳnh quang chân không.

Hình 4-23: Kí hiệu khối và chân ra của 4511

Những ứng dụng chính của nó là mạch thúc hiển thị trong các bộ đếm, đồng hồ DVM…, thúc hiển thị tính toán máy tính, thúc giải mã trong các bộ định thời, đồng hồ khác nhau

Bảng hoạt động của 4511 như dưới đây, chi tiết về nó bạn có thể xem trong phần datasheet.



4.5. MẠCH ĐA HỢP VÀ GIẢI ĐA HỢP

Làm sao để 8 người ở 1 đầu nói và nghe được 8 người ở đầu bên kia cùng một lúc? Ta không thể dùng 8 đường dây để kết nối cho 8 đường tín hiệu được vì tốn kém, bị nhiễu giữa các đường dây hay suy giảm tín hiệu trên đường dây đặc biệt khi khoảng cách truyền xa lên hay có nhiều hơn số đường cần truyền (16, 32, 100,…). Có 1 cách là ghép các đường tín hiệu lại với nhau để giảm bớt số đường truyền và rõ ràng bên nhận được cũng phải tách đường nhận được trở lại 8 đường tín hiệu ban đầu nhưng để không lẫn lộn giữa các đường tín hiệu ghép lại thì cần phải đặt cho mỗi đường một mã riêng. Mạch điện tử thực hiện chức năng ghép nhiều đường lại với nhau được gọi là mạch dồn kênh còn mạch điện tử sẽ tách đường nhận được ra nhiều đường tín hiệu ban đầu được gọi là mạch tách kênh. Mạch dồn kênh và tách kênh ngày nay được sử dụng rất rộng rãi trong nhiều lĩnh vực hiện đại liên quan trực tiếp tới điện tử như ghép tách kênh điện thoại, kênh truyền hình, truyền dữ liệu nối tiếp, mạng truyền internet,… Với tần số hoạt động được của các IC mạch số hàng Mhz trở lên nên cho phép ghép truyền được rất nhiều đường tín hiệu và dữ liệu đi coi như là đồng thời. Phần này ta sẽ tìm hiểu về các mạch dồn kênh, tách kênh dùng IC số và những ứng dụng liên quan.

Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-MUX) là 1 dạng mạch tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các kênh vào) để đưa tới 1 ngõ ra (gọi là kênh truyền nối tiếp). Việc chọn đường nào trong các đường ngõ vào do các ngõ chọn quyết định. Ta thấy MUX hoạt động như 1 công tắc nhiều vị trí được điều khiển bởi mã số. Mã số này là dạng số nhị phân, tuỳ tổ hợp số nhị phân này mà ở bất kì thời điểm nào chỉ có 1 ngõ vào được chọn và cho phép đưa tới ngõ ra.

Các mạch dồn kênh thường gặp là 2 sang 1, 4 sang 1, 8 sang 1, …Nói chung là từ 2n sang 1. Mục dưới sẽ nói đến mạch dồn kênh 4 sang 1

4.5.1 Mạch dồn kênh 4 sang 1

Hình 4-24: Mạch dồn kênh 4 sang 1 và bảng hoạt động

Mạch trên có 2 ngõ điều khiển chọn là S0 và S1 nên chúng tạo ra 4 trạng thái logic. Mỗi một trạng thái tại một thời điểm sẽ cho phép 1 ngõ vào I nào đó qua để truyền tới ngõ ra Y. Như vậy tổng quát nếu có 2n ngõ vào song song thì phải cần n ngõ điều khiển chọn.

Cũng nói thêm rằng, ngoài những ngõ như ở trên, mạch thường còn có thêm ngõ G : được gọi là ngõ vào cho phép (enable) hay xung đánh dấu (strobe). Mạch tổ hợp có thể có 1 hay nhiều ngõ vào cho phép và nó có thể tác động mức cao hay mức thấp. Như mạch dồn kênh ở trên, nếu có thêm 1 ngõ cho phép G tác động ở mức thấp, tức là chỉ khi G = 0 thì hoạt động dồn kênh mới diễn ra còn khi G = 1 thì bất chấp các ngõ vào song song và các ngõ chọn, ngõ ra vẫn giữ cố định mức thấp (có thể mức cao tuỳ dạng mạch)



Như vậy khi G = 0

S1S0 = 00, dữ liệu ở I0 sẽ đưa ra ở Y




do đó biểu thức logic của mạch khi có thêm ngõ G là

Y =G.S1S0I0 + G.S1SI1 + G.S1S0I2 + G.S1S0I3

Ta có thể kiểm chứng lại biểu thức trên bằng cách : từ bảng trạng thái ở trên, viết biểu thức logic rồi rút gọn (có thể dùng phương pháp rút gọn dùng bìa Kạc nô.

Và sau đó bạn có thể xây dựng mạch dồn kênh trên bằng các cổng logic. Cấu tạo logíc của mạch như sau: (lưu ý là trên hình không xét đến chân cho phép G)

Nhận thấy rằng tổ hợp 4 cổng NOT để đưa 2 đường điều khiển chọn S0, S1 vào các cồng AND chính là 1 mạch mã hoá 2 sang 4, các ngõ ra mạch mã hoá như là xung mở cổng AND cho 1 trong các đường I ra ngoài. Vậy mạch trên cũng có thể vẽ lại như sau :

Hình 4-25a: Cấu trúc mạch dồn kênh 4 sang 1 Hình 4-25b:Dồn kênh 4 sang 1 từ giải mã 2 sang 4

4.5.2. Một số IC dồn kênh hay dùng

Hình 4-26: Kí hiệu khối của một số IC dồn kênh hay dùng



74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép G tác động ở mức thấp, 3 ngõ vào chọn C B A, ngõ ra Y còn có ngõ đảo của nó : Y. Khi G ở mức thấp nó cho phép hoạt động ghép kênh mã chọn CBA sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra ngõ Y. Ngược lại khi G ở mức cao, mạch không được phép nên Y = 0 bất chấp các ngõ chọn và ngõ vào dữ liệu.

74LS153 gồm 2 bộ ghép kênh 4:1 có 2 ngõ vào chọn chung BA mỗi bộ có ngõ cho phép riêng, ngõ vào và ngõ ra riêng. Tương tự chỉ khi G ở mức 0 ngõ Y mới giống 1 trong các ngõ vào tuỳ mã chọn.

74LS157 gồm 4 bộ ghép kênh 2:1 có chung ngõ vào cho phép G tác động ở mức thấp, chung ngõ chọn A. Ngõ vào dữ liệu 1I0, 1I1 có ngõ ra tương ứng là 1Y, ngõ vào dữ liệu 2I0, 2I1 có ngõ ra tương ứng là 2Y, … Khi G ở thấp và A ở thấp sẽ cho dữ liệu vào ở ngõ nI0 ra ở nY (n = 1,2,3,4) còn

khi A ở cao sẽ cho dữ liệu vào ở nI1 ra ở nY. Khi G = 1 thì Y = 0 Chẳng hạn với 74LS153, kí hiệu khối, chân ra, bảng trạng thái và cấu tạo logic được minh hoạ ở những hình dưới, với những IC khác cũng tương tự, bạn có thể tìm thấy trong tờ dữ liệu ở phần phụ lục

Hình 4-27: Kí hiệu khối và chân ra của 74LS153




Hình 4-28: Cấu tạo bên trong của 74LS153

4.5.3. Ứng dụng

4.5.3.1. Mở rộng kênh ghép

Các mạch ghép kênh ít ngõ vào có thể được kết hợp với nhau để tạo mạch ghép kênh nhiều ngõ vào. Ví dụ để tạo mạch ghép kênh 16:1 ta có thể dùng IC 74LS150 hoặc các IC tương tự, nhưng có 1 cách khác là ghép 2 IC 74LS151

Sơ đồ ghép như sau :

Hình 4-29: Hai cách mở rộng kênh ghép 16 sang 1 từ IC74LS151



(74LS151 là IC dồn kênh 8 sang 1)

4.5.3.2. Chuyển đổi song song sang nối tiếp : Các dữ liệu nhị phân nhiều bit, chẳng hạn mã ASCII, word,... thường được xử lí song song, tứ là tất cả chúng được làm 1 lúc. Trong máy tính, dữ liệu được di chuyển từ nơi này đến nơi khác cùng 1 lúc trên các đường dẫn điện song song gọi là các bus. Khi dữ liệu được truyền đi qua khoảng cách dài chẳng hạn hàng chục mét thì cách truyền song song không còn thích hợp vì tốn nhiều đường dây, rồi nhiễu, .... Lúc này mạch dồn kênh có thể dùng như mạch chuyển đổi song song sang nối tiếp tương tự như mạch ghi dịch mà ta đã xét ở phần trước.

Cách nối

Hình 4-30: Chuyển đổi dữ liệu truyền từ song song sang nối tiếp

Mạch ở hình trên cho phép truyền dữ liệu 16 bit trên đường truyền nối tiếp thông qua IC dồn kênh 74LS150. Tất nhiên cần 1 mạch đếm để tạo mã số nhị phân 4 bit cho 4 ngõ chọn của mạch dồn kênh (chẳng hạn 74LS93). Mạch đếm hoạt động khiến mã chọn thay đổi từ 0000 rồi 0001, rồi đến 1111 và lại vòng trở lại 0000 đếm lên tiếp khiến dữ liệu vào song song được chuyển đổi liên tiếp sang nối tiếp. Cũng cần phải có một mạch dao động để tạo xung kích cho mạch đếm, nếu tần số dao động tạo xung kích cho mạch đếm rất lớn thì dữ liệu được luân chuyển nhanh, và với tốc độ lớn như vậy với cảm nhận của con người thì dữ liệu dường như được truyền đồng thời. Nguyên lí này được áp dụng cho ghép kênh điện thoại và nhiều ứng dụng khác.

4.5.3.3. Dùng dồn kênh để thiết kế tổ hợp : Các mạch dồn kênh với hoạt động logic như đã xét ở trước ngoài cách dùng để ghép nhiều đường ngõ vào còn có thể dùng để thiết kế mạch tổ hợp đôi khi rất dễ dàng vì :

Không cần phải đơn giản biểu thức nhiều

Thường dùng ít IC

Dễ thiết kế

Bài toán thiết kế mạch tổ hợp như bảng dưới đây cho thấy rõ hơn điều này

Ví dụ : Thiết kế mạch tổ hợp thoả bảng sự thật sau :



Từ bảng sự thật ta có biểu thức logic là :

Đây là biễu thức thuộc dạng tổng của các tích. Như cách thiết kế ở trước ta sẽ sử dụng các cổng logic gồm 3 cổng NOT, 4 cổng NAND, 1 cổng OR, còn nếu chuyển sang dùng toàn cổng NAND không thì phải cần tới 3 cổng NAND 2 ngõ vào, 4 cổng NAND 3 ngõ vào và 1 cổng NAND 4 ngõ vào chưa kể là phải đơn giản biểu thức nếu có thể trước khi thực hiện.

Bây giờ ta sẽ sử dụng IC dồn kênh 8 sang 1. 3 ngõ vào A, B, C sẽ được nối tới 3 ngõ chọn của IC, căn cứ vào thứ tự tổ hợp trong bảng nếu Y là 0 thì sẽ phải nối ngõ vào ghép kênh tương ứng xuống mass, còn nếu Y là 1 thì nối ngõ vào ghép kênh tương ứng lên nguồn (có thể qua R giá trị 1K). Hình 4-31 sẽ minh hoạ cho cách nối trên và nếu bạn kiểm tra lại sẽ thấy mạch hoàn toàn thoả điều kiện đề ra của bài toán.

Hình 4-31: Thiết kế tổ hợp dùng mạch dồn kênh

4.6. MẠCH ĐA HỢP & GIẢI ĐA HỢP

4.6.1.Mạch tách kênh Bộ chuyển mạch phân kênh hay còn gọi là tách kênh, giải đa hợp (demultiplexer) có chức năng ngược lại với mạch dồn kênh tức là : tách kênh truyền thành 1 trong các kênh dữ liệu song song tuỳ vào mã chọn ngõ vào. Có thể xem mạch tách kênh giống như 1 công tắc cơ khí được điều khiển chuyển mạch bởi mã số. Tuỳ theo mã số được áp vào ngõ chọn mà dữ liệu từ 1 đường sẽ được đưa ra đường nào trong số các đường song song.

BCACBACABCBAY +++=



Các mạch tách kênh thường gặp là 1 sang 2, 1 sang 4, 1 sang 8, ...Nói chung từ 1 đường có thể đưa ra 2n đường, và số đường để chọn sẽ phải là n. Mục dưới sẽ nói đến mạch tách kênh 1 sang 4

Mạch tách kênh 1 sang 4

Hình 4-32: Mạch tách kênh 1 sang 4

Mạch tách kênh từ 1 đường sang 4 đường nên số ngõ chọn phải là 2

Khi ngõ cho phép G ở mức 1 thì nó cấm không cho phép dữ liệu vào được truyền ra ở bất kì ngõ nào nên tất cả các ngõ ra đều ở mức 0

Như vậy khi G = 0 BA = 00 dữ liệu S được đưa ra ngõ Y0, nếu S = 0 thì Y0 cũng bằng 0 và nếu S = 1 thì Y0 cũng bằng 1,tức là S được đưa tới Y0; các ngõ khác không đổi

Tương tự với các tổ hợp BA khác thì lần lượt ra ở S sẽ là Y1, Y2, Y3.

Biểu thức logic của các ngõ ra sẽ là :

Y0 = G.B.A.S

Y1 = G.B.A.S

Y2 = G.B.A.S

Y3 = G.B.A.S

Từ đây có thể dùng cổng logic để thiết kế mạch tách kênh

Hình 4-33: Cấu trúc của mạch tách kênh 1 sang 4



Ví dụ : Khảo sát IC 74LS155


Trong cấu trúc của nó gồm 2 bộ tách kênh 1 sang 4, chúng có 2 ngõ chọn A0A1 chung, ngõ cho phép cũng có thể chung khi nối chân 2 nối với chân 15). Một lưu ý khác là bộ tách kênh đầu có ngõ ra đảo so với ngõ vào (dữ liệu vào chân 1 không đảo) còn bộ tách kênh thứ 2 thì ngõ vào và ngõ ra như nhau khi được tác động ( dữ liệu vào chân 14 đảo).

Cấu trúc logic của mạch không khác gì so với mạch đã xét ở trên ngoài trừ mạch có thêm ngõ cho phép


Mạch tách kênh hoạt động như mạch giải mã

Nhiều mạch tách kênh còn có chức năng như 1 mạch giải mã. Thật vậy,vào dữ liệu S không được dùng như 1 ngõ vào dữ liệu nối tiếp mà lại dùng như ngõ vào cho phép còn các ngõ vào chọn CBA khi này lại được dùng như các ngõ vào dữ liệu và các ngõ ra vẫn giữ nguyên chức năng thì mạch đa hợp lại hoạt động như 1 mạch giải mã.

Tuỳ thuộc mã dữ liệu áp vào ngõ C B A mà một trong các ngõ ra sẽ lên cao hay xuống thấp tuỳ cấu trúc mạch. Như vậy mạch tách kênh 1:4 như ở trên đã trở thành mạch giải mã 2 sang 4 . Thực tế ngoài ngõ S khi này trở thành ngõ cho phép giải mã, mạch trên sẽ phải cần một số ngõ điều khiển khác để cho phép mạch hoạt động giải mã hay tách kênh; còn cấu tạo logic của chúng hoàn toàn tương thích nhau. Hình sau cho phép dùng mạch tách kênh 1 sang 4 để giải mã 2 sang 4



Hình 4-35: Mạch tách kênh hoạt động như mạch giải mã

Tương tự ta cũng có các loại mạch khác như vừa tách kênh 1:8 vừa giải mã 3:8, tách kênh 1:16/giải mã 4:16…

4.6.2. Một số IC giải mã tách kênh hay dùng

Khảo sát IC tách kênh/giải mã tiêu biểu 74LS138

74LS138 là IC MSI giải mã 3 đường sang 8 đường hay tách kênh 1 đường sang 8 đường thường dùng và có hoạt động logic tiêu biểu, nó còn thường được dùng như mạch giải mã địa chỉ trong các mạch điều khiển và trong máy tính.

Sơ đồ chân và kí hiệu logic như hình dưới đây :


Trong đó

A0, A1, A2 là 3 đường địa chỉ ngõ vào

E1, E2 là các ngõ vào cho phép (tác động mức thấp) E3 là ngõ vào cho phép tác động mức cao

O0 đến O7 là 8 ngõ ra (tác động ở mức thấp )



Hình 4-37: Cấu trúc bên trong 74LS138

Hoạt động giải mã như sau : Đưa dữ liệu nhị phân 3bit vào ở C, B, A(LSB), lấy dữ liệu ra ở các ngõ O0 đến O7; ngõ cho phép E2 và E3 đặt mức thấp, ngõ cho phép E1 đặt ở mức cao. Chẳng hạn khi CBA là 001 thì ngõ O1 xuống thấp còn các ngõ ra khác đều ở cao.

Hoạt động tách kênh : Dữ liệu vào nối tiếp vào ngõ E2, hay E3 (với ngõ còn lại đặt ở thấp). Đặt G = 1 để cho phép tách kênh. Như vậy dữ liệu ra song song vẫn lấy ra ở các ngõ O0 đến O7. Chẳng hạn nếu mã chọn là 001thì dữ liệu nối tiếp S sẽ ra ở ngõ O1 và không bị đảo.

Mở rộng đường giải mã : 74LS138 dùng thêm 1 cổng đảo còn cho phép giải mã địa chỉ từ 5 sang 32 đường (đủ dùng trong giải mã địa chỉ của máy vi tính). Hình ghép nối như sau :

Hình 4-38: Ghép 4 IC 74LS138 để có mạch giải mã 5 đường sang 32 đường



Các IC giải mã tách kênh khác :

Ngoài 74LS155 và 74LS138 được nói đến ở trên ra còn một số IC cũng có chức năng giải mã/tách kênh được kể ra ở đây là

74139/LS139 gồm 2 bộ giải mã 2 sang 4 hay 2 bộ tách kênh 1 sang 4, chúng có ngõ cho phép (tác động mức thấp) và ngõ chọn riêng

74154/LS154 bộ giải mã 4 sang 16 đường hay tách kênh 1 sang 16 đường

74159/LS159 giống như 74154 nhưng có ngõ ra cực thu để hở

74155/LS155 như đã khảo sát ở trên : gồm 2 bộ giải mã 2 sang 4 hay 2 bộ tách kênh 1 sang 4. Đặc biệt 74155 còn có thể hoạt động như 1 bộ giải mã 3 sang 8 hay tách kênh 1 sang 8 khi nối chung ngõ cho phép với ngõ vào dữ liệu nối tiếp và nối chung 2 ngõ chọn lại với nhau.

74156/LS156 giống như 74155 nhưng có ngõ ra cực thu để hở.

Công nghệ CMOS cũng có các IC giải mã/tách kênh tương ứng như bên TTL chẳng hạn có 74HC/HCT138,...Hơn thế nữa nhiều IC họ CMOS còn cho phép truyền cả dữ liệu số lẫn dữ liệu tương tự. Một số IC được kể ra ở đây là

74HC/HCT4051 dồn/tách kênh tương tự số 1 sang 8 và ngược lại



Khảo sát IC 4051

Khi dồn kênh dữ liệu vào chân COM OUT/IN, ra ở 3 kênh CHANNEL I/O từ 0 đến 7.

Ngược lại, khi tách kênh thì dữ liệu song song vào các chân CHANNEL I/O 0 đến 7 và ra ở chân COM OUT/IN;

3 ngõ chọn là A, B, C.

Chân INH (inhibit) cho phép dữ liệu được phép truyền ra.

Hoạt động của IC được tóm tắt như bảng sau :

Hình 4-39: Chân ra 4051

Cấu trúc logic mạch khá phức tạp như hình dưới đây



Hình 4-40: Cấu trúc mạch của 4051

4.7. MẠCH CỘNG.

4.7.1. Mạch toàn tổng. Mạch cộng hay (bộ cộng) là mạch số học nhị phân quan trọng, vì trong xử lý nhị phân phần lớn các phép tính được thực hiện thông qua phép cộng. Mạch logic thực hiện phép cộng hai số nhị phân 1 bit có lối nhớ đầu vào được gọi là mạch toàn tổng. Sơ đồ khối tổng quát của một mạch toàn tổng được biểu diễn ở hình 4-41. Theo hình 4-41 và nguyên lý cộng hai số nhị phân một bit có trọng số bất kỳ, ta có thể lập bảng trạng thái cho mạch toàn tổng. Các hàm ra Si , Ci sẽ có dạng:

Si = ai ⊕ bi ⊕ Ci-1

Ci = aibiCi−1 + ia bi Ci−1 + ai ib Ci−1 hay

Ci = aibi + (ai ⊕ bi) Ci - 1

Mạch logic thực hiện biểu thức lối ra tổng và lối ra nhớ được trình bày ở hình 4-41a và ký hiệu của nó là hình 4-41b.

Hình 4-41 a, b: Mạch toàn tổng và ký hiệu



4.7.2 Mạch cộng nhị phân song song Ta có thể ghép nhiều bộ cộng hai số nhị một bit lại với nhau để thực hiện phép cộng hai số nhị phân nhiều bit. Sơ đồ khối của bộ cộng được trình bày ở hình 4-22 và được gọi là bộ cộng song song.

Hình 4-42: Sơ đồ khối của bộ cộng nhị phân song song

Để giảm bớt mức độ phức tạp của mạch, trong thực tế người ta thường sản xuất bộ tổng 4 bit. Muồn cộng nhiều bit, có thể hợp nối tiếp một vài bộ tổng một bit theo phương pháp nêu trên. Một trong những bộ cộng thông dụng hiện nay là 7483. IC này được sản xuất theo hai loại: 7483 và 7483A với logic vào, ra khác nhau.

4.8. MẠCH SO SÁNH.

Trong các hệ thống số, đặc biệt là trong máy tính, thường thực hiện việc so sánh hai số. Hai số cần so sánh có thể là các số nhị phân, có thể là các ký tự đã mã hoá nhị phân. Mạch so sánh có thể hoạt động theo kiểu nối tiếp hoặc theo kiểu song song. Trong phần này ta sẽ nghiên cứu bộ so sánh theo kiểu song song.

4.8.1. Bộ so sánh bằng nhau.

4.8.1.1. Bộ so sánh bằng nhau 1 bit. Xét 2 bit ai và bi, gọi gi là kết quả so sánh. Từ đó là có bảng trạng thái 4-8.

gi = ii ba . + ai .bi = ii ba ⊕

Hình 4-43



4.8.1.2. Bộ so sánh bằng nhau 4 bit. So sánh hai số nhị phân 4 bit A = a3a2a1a0 với B = b3b2b1b0. Vậy hai số A và B bằng nhau khi a3 = b3, a2 = b2, a1 = b1, a0 = b0.

Biểu thức đầu ra tương ứng là:

G = g3. g2. g1. g0

với

g3 = 33 ba ⊕

g2 = 22 ba ⊕

g1 = 11 ba ⊕

g0 = 00 ba ⊕

4.8.2. Bộ so sánh.

4.8.2.1. Bộ so sánh 1 bit. Từ bảng trạng thái 4-9 ta có biểu thức ra:

Hình 4-44: Mạch điện của bộ so sánh 1 bit. Trước hết hãy xem 1 ví dụ của việc cần thiết phải dùng mạch so sánh : đó là việc điều khiển nhiệt độ của 1 lò nhiệt như hình dưới đây :1 bộ cảm biến sẽ chuyển đổi tình trạng nhiệt độ của lò thành tín hiệu điện tương ứng với 1 nhiệt độ xác định. Bộ so sánh làm nhiệm vụ so sánh tín hiệu vừa đưa về với tín hiệu đã cài đặt.Tuỳ theo tín hiệu ngõ ra, sẽ ra quyết định để cơ cấu chấp hành gia tăng, giảm, hay giữ nguyên nhiệt độ thậm chí có thể kết hợp để báo động hiển thị về tình trạng của lò.



Hình 4-45: Hệ thống điều khiển nhiệt độ lò.

Để đơn giản, giả sử tín hiệu đưa về là A, chỉ có 2 mức logic là cao và thấp (tín hiệu số 1 bit). Tín hiệu đem so sánh là B (tín hiệu cài đặt)

Sẽ có 3 trường hợp xảy ra cho ngõ ra :

A > B khi A = 1 và B = 0

A < B khi A = 0 và B = 1 A = B khi A = 1 = B hay A = 0 = B

Từ đây xây dựng bảng sự thật cho 3 trường hợp ngõ ra từ tổ hợp trạng thái 2 ngõ vào ra như sau :

Bảng 4-9: So sánh 2 số 1 bit

Nhận thấy

Trường hợp A = B là ngõ ra của 1 cổng EXNOR 2 ngõ vào A và B

Trường hợp A < B là ngõ ra của 1 cổng AND 2 ngõ vào A và B

Trường hợp A > B là ngõ ra của 1 cổng AND 2 ngõ vào B và A

Đây được gọi là mạch so sánh độ lớn 1 bit. Cấu trúc mạch sẽ như sau :



Hình 4-46: Khối so sánh 1 bit Hình 4-47: Mạch so sánh 1 bit

Bây giờ dạng tín hiệu vào mạch so sánh không phải chỉ có mức cao hay mức thấp (1 bit) mà là một chuỗi các xung vuông thì mạch khi này phải là mạch so sánh độ lớn nhiều bít.

Hình thức so sánh của mạch 4 bit cũng giống như mạch 1 bit và rõ ràng là phải so sánh bit MSB trước rồi mới lùi dần.

4.8.2.2. Bộ so sánh 4 bit (So sánh lớn hơn).

So sánh hai số nhị phân 4 bit A = a3a2a1a0 với B = b3b2b1b0. Số A lớn hơn số B khi:

a3 > b3 hoặc a3 = b3 và a2 > b2 hoặc a3 = b3 và a2 = b2 và a1 > b1 hoặc a3 = b3 và a2 = b2 và a1 = b1 và a0 >b0.

Từ đó ta có biểu thức hàm ra là:

F = 00112233112233223333 .......... babababababababababa ⊕⊕⊕+⊕⊕+⊕+

Hình 4-48: Mạch điện của bộ so sánh lớn hơn 4 bit.

Một trong những bộ so sánh thông dụng hiện nay là 7485. IC này so sánh 2 số nhị phân 4 bit.

Kí hiệu khối của IC như hình, còn sơ đồ chân có thể xem trong phần datasheet



Hình 4-49: Mạch so sánh độ lớn 4 bit 74LS85

Bảng 4-10: Bảng sự thật của 74LS85.

4.9. MẠCH TẠO VÀ KIỂM TRA CHẴN LẺ. Có nhiều phương pháp mã hoá dữ liệu để phát hiện lỗi và sửa lỗi khi truyền dữ liệu từ nơi này sang nơi khác. Phương pháp đơn giản nhất là thêm một bit vào dữ liệu được truyền đi sao cho số chữ số 1 trong dữ liệu luôn là chẵn hoặc lẻ. Bit thêm vào đó được gọi là bit chẵn/lẻ. Để thực hiện được việc truyền dữ liệu theo kiểu đưa thêm bit chẵn, lẻ vào dữ liệu chúng ta phải:

- Xây dựng sơ đồ tạo được bit chẵn, lẻ để thêm vào n bit dữ liệu.

- Xây dựng sơ đồ kiểm tra hệ xem đó là hệ chẵn hay lẻ với (n + 1) bit ở đầu vào (n bit dữ liệu, 1 bit chẵn/lẻ).

Dữ liệu dạng số khi được lưu trữ, xử lí hay truyền từ máy này qua máy khác có thể bị lỗi. Như khi truyền dữ liệu đi xa qua môi trường điện thoại, dây cáp, không gian có thể bị ảnh hưởng bởi nhiệt độ, nhiễu đường dây, điện từ… hay do lâu ngày các bộ xử lí, bộ chuyển đổi có một sai sót nhỏ sẽ làm thay đổi dữ liệu.

Ví dụ : trong 1 khối dữ liệu có chữ A mã ASCII là 1000001 sẽ bị sai thành 100000 ,bit sai có thể là bất cứ 1 bít nào khác. Mặc dù xác suất làm sai chỉ 1 bít trong cả khối dữ liệu là rất nhỏ ( trung bình khoảng 100000 bit mới có 1 bit sai) nhưng trong nhiều trường hợp đòi hỏi phải thật chính xác hay giảm hết mức những sai sót nhỏ này. Có nhiều mạch có thể phát hiện sai và sửa lỗi, bạn sẽ gặp lại nội dung này kĩ hơn trong môn “Truyền số liệu”, ở đây xin nói tới mạch tạo kiểm parity.



Có 2 dạng mạch chính là parity chẵn và parity lẻ. Cả 2 đều được sử dụng.

Với parity chẵn : dữ liệu trước khi truyền đi sẽ được đếm tổng số bit

Nếu tổng chẵn, bit parity 0 được thêm vào trước mỗi khối dữ liệu truyền.

Nếu tổng lẻ thì bit parity 1 được thêm vào (để nó chẵn)

Ở đầu nhận dữ liệu, mạch sẽ kiểm tra từng khối dữ liệu nhận được xem có tổng số bit là chẵn hay không. Nếu không thì tức là đã có 1 bit nào đó trong khối dữ liệu bị sai. Ngược lại là mạch truyền đúng

Với parity lẻ thì ngược lại khối dữ liệu phải được làm lẻ trước khi truyền.

Ví dụ : Truyền 1 khối dữ liệu 4 bit 1101 có sử dụng mạch tạo kiểm parity để rò sai được minh hoạ như hình dưới đây :

Hình 4-50: Mạch tạo kiểm traParity

Giả sử mạch parity chẵn được dùng. Nhận thấy rằng tổng số bit truyền là 3 (lẻ) nên bit parity 1 được thêm vào cho chẵn. Như vậy, dữ liệu truyền đi sẽ có 5 bit là 11101

Mạch tạo parity trên sử dụng 3 cổng XNOR để kiểm tra số bit chẵn hay lẻ, còn bên nhận mạch kiểm parity dùng 4 cổng XNOR để rò sai, nếu dữ liệu truyền đúng thì ra Q = 0, nếu truyền sai thì ra Q = 1. Khi này, mạch nhận có thể truyền về tín hiệu báo truyền sai cho máy gửi để nó truyền lại khối dữ liệu bị lỗi này.

Nhận thấy rằng nếu khối dữ liệu truyền bị sai tới 2 bit (xác suất này là rất rất nhỏ) hay bit parity truyền sai thì mạch parity mất tác dụng.

Các mạch xử lí điều khiển hay truyền dữ liệu thường có sẵn khối tạo kiểm và thậm chỉ có thể sửa lỗi luôn. Còn khi dùng mạch rời thì IC 74180 và họ của nó là thông dụng nhất



Hình 4-51: Kí hiệu khối 74180 và bảng hoạt động

Đây là IC tạo kiểm 8 bit từ D0 đến D7, bit parity có thể dùng là chẵn hay lẻ. 2 ngõ ra là EVEN (lẻ ra) và ODD (chẵn ra). 2 ngõ PE (lẻ vào) và PO (chẵn vào) dùng trong trường hợp cần nối chồng nhiều IC để có mạch tạo kiểm nhiều bit hơn. Cách nối sẽ là đưa từ ngõ ra chẵn và ngõ ra lẻ tới ngõ vào chẵn và vào lẻ. 2 ngõ vào lẻ và vào chẵn cũng như 2 ngõ ra lẻ và ra chẵn phải không được bằng nhau khi kiểm parity. Khi ngõ vào parity nào không dùng thì phải nối mức thấp.

Hình dưới đây là cách sử dụng 74180 làm mạch kiểm parity lẻ cho 9 bit dữ liệu vào (gồm cả bit parity).

Hình 4-52: Mạch kiểm Parity 9 bit dùng 74180

1 IC phát kiểm 8 bit chẵn lẻ khác cũng hay được dùng là 74LS280

4.10. ĐƠN VỊ SỐ HỌC VÀ LOGIC (ALU). ALU là thành phần quan trọng của CPU trong máy tính, nó có thể thực hiện nhiều phép tính số học và logic dựa trên dữ liệu thường bao gồm phép cộng, trừ, and,or, exor, dịch chuyển, tăng giảm dần và cả phép nhân, chia. Ngoài ra cũng có một số ALU sản xuất ở dạng IC rời, tất nhiên chúng không thể làm đầy đủ các chức năng như ALU trong VXL.

Đơn vị số học và logic (Arithmetic – Logic Unit) là một thành phần cơ bản không thể thiếu được trong các máy tính. Nó bao gồm 2 khối chính là khối logic và khối số học và một khối ghép kênh.

- Khối logic: Thực hiện các phép tính logic như là AND, OR, NOT, XOR.

- Khối số học: Thực hiện các phép tính số học như là: cộng, trừ, tăng 1, giảm 1.

Sơ đồ khối của 1 đơn vị số học – logic ALU 4 bit được mô tả ở hình 4-53:



Hình 4-53: Sơ đồ khối của ALU 4 bit

M là lối vào chọn phép tính số học hay logic.

F0, F1 là hai lối vào chọn chức năng.

Sau khi một phép tính số học hay logic được thực hiện thì kết quả sẽ được ghi lên 1 thanh ghi, ví dụ thanh ghi A. Kết quả này có thể được sử dụng để thực hiện phép tính sau. Bộ ALU còn tạo ra các bit trạng thái chuyển đổi thanh ghi. Ví dụ: Carry out: nếu có nhớ; Zero: nếu kết quả phép tính bằng 0.

Sau đây, ta hãy xem qua 2 ALU rời hay dùng.

6.1 ALU 74LS181

A0 – A3 : dữ liệu nhị phân 4 bit vào (A = A3A2A1A0)

B0 – B3 : dữ liệu nhị phân 4 bit vào (B= B3B2B1B0)

CYN : số nhớ ban đầu vào (tác động ở mức thấp)

S0 – S3 : Mã số chọn (S = S3S2S1S0) để chọn chức năng của ALU.

M điều khiển kiểu (chế độ) hoạt động logic (M =1) hay số học (M = 0).

Q0 – Q3 : dữ liệu nhị phân 4 bit ra tác động ở thấp (Q = Q3Q2Q1Q0).

CYN + 4 số nhớ ra (tác động thấp). Ở phép trừ nó chỉ dấu của kết quả :

o Logic 0 chỉ kết quả dương.

o Logic 1 chỉ kết quả âm ở dạng số bù 2.

Ngõ số nhớ vào Cn và ngõ số nhớ ra CYN+4 cho phép nối chồng nhiều IC 74LS181.

A = B : logic 1 ở ngõ vào này chỉ A = B, logic 0 chỉ A ≠ B.

Hình 4-54: Khối ALU 74LS181



G (carry generate output) và P (carry propagate input): hai ngõ này được dùng khi nối chồng các IC 74LS181.

Hoạt động logic của 74181 được trình bày ở bảng chức năng dưới đây

TÓM TẮT Trong chương này, chúng ta đã giới thiệu mạch logic tổ hợp. Mạch tổ hợp do các phần tử logic cơ bản cấu trúc nên. Đặc điểm của mạch tổ hợp là tín hiệu đầu ra ở thời điểm bất kỳ nào cũng chỉ phụ thuộc vào tín hiệu ở đầu vào ở thời điểm đó mà không liên quan đến trạng thái vốn có của mạch. Mạch tổ hợp rất phong phú, ta không thể xem xét hết trong chương 4. Trọng tâm của chúng ta là nắm vững đặc điểm mạch tổ hợp và phương pháp chung khi thiết kế, phân tích mạch tổ hợp.

Vì vậy, chúng ta đã giới thiệu một cách chọn lọc bộ mã hoá, bộ giải mã, bộ hợp kênh, phân kênh, mạch cộng, trừ, mạch so sánh…trong quá trình đó, ta đã xem xét phương pháp phân tích và thiết kế mạch tổ hợp.

Việc tối thiểu hoá hàm logic rất quan trọng. Vì việc này làm cho mạch logic đơn giản, kinh tế. Chúng ta mong muốn mạch điện càng ít linh kiện càng tốt, số đầu vào của mạch cổng cũng không thể quá nhiều.



CHƯƠNG 5

MẠCH LOGIC TUẦN TỰ Chúng ta đã nghiên cứu về phép phân tích và thiết kế các mạch logic tổ hợp. Mặc dù rất quan trọng nhưng nó chỉ là một phần của các hệ thống kỹ thuật số. Một phần quan trọng của các hệ thống kỹ thuật số khác là phân tích và thiết kế mạch tuần tự. Tuy nhiên việc thiết kế các mạch tuần tự lại phụ thuộc vào việc thiết kế mạch tổ hợp đã được đề cập ở chương 4.

Có nhiều ứng dụng mà đầu ra số phải được tạo để phù hợp với tuần tự nhận được các tín hiệu vào. Yêu cầu này không thể được thoả mãn bằng việc sử dụng hệ thống logic tổ hợp. Những ứng dụng này yêu cầu đầu ra không chỉ phụ thuộc vào các điều kiện đầu vào hiện có mà còn phụ thuộc vào lịch sử của các đầu vào. Lịch sử được cung cấp bằng cách phản hồi từ đầu ra về lại đầu vào.

Mạch logic tuần tự không những phụ thuộc vào trạng thái các lối vào và còn phụ thuộc vào trạng thái trong của nó. Mạch tuần tự được chia làm hai loại chính là mạch tuần tự không đồng bộ và mạch tuần tự đồng bộ. Trong phần này chúng ta sẽ giới thiệu về các phần tử nhớ của mạch tuần tự. Cách phân tích và thiết kế mạch tuần tự đơn giản và phức tạp.

5.1. KHÁI NIỆM CHUNG VÀ MÔ HÌNH TOÁN HỌC

5.1.1. Khái niệm chung Trong chương này, chúng ta sẽ nói đến hệ thống số được gọi là mạch logic tuần tự (hay còn gọi là mạch dãy - Sequential Circuit). Hoạt động của hệ này có tính chất kế tiếp nhau, tức là trạng thái hoạt động của mạch điện không những phụ thuộc trực tiếp lối vào mà còn phụ thuộc vào trạng thái bên trong trước đó của chính nó. Nói cách khác các hệ thống này làm việc theo nguyên tắc có nhớ.

5.1.2. Mô hình toán học Mạch tuần tự là mạch bao gồm mạch logic tổ hợp và mạch nhớ. Mạch nhớ là các trigơ. Đối với mạch tuần tự, đáp ứng ra của hệ thống mạch điện không chỉ phụ thuộc trực tiếp vào tín hiệu vào (X) mà còn phụ thuộc vào trạng thái nội (Q) của nó. Có thể mô tả sơ đồ khối tổng quát của mạch tuần tự.

Hình 5-1. Sơ đồ khối của mạch tuần tự.

Ở đây: X - tập tín hiệu vào.

Q - tập trạng thái trong trước đó của mạch.

W - hàm kích.

Z - các hàm ra

Hoạt động của mạch tuần tự được mô tả bằng mối quan hệ toán học sau:

Z = f(Q, X)



Trong phương trình toán học của mạch tuần tự ta thấy có hai thông tin. Đó là thông tin về trạng thái tiếp theo của mạch tuần tự và thông tin về tín hiệu ra của mạch. Hai thông tin này cùng phụ thuộc đồng thời vào trạng thái bên trong trước đó của mạch (Q) và tín hiệu tác động vào (X) của nó. Ta có thể viết lại biểu thức trên như sau:

Z = f (Q(n), X).

Q (n +1) = f (Q(n), X)

Trong đó: Q(n +1): là trạng thái tiếp theo của mạch.

Q(n): là trạng thái bên trong trước đó. Để tiện cho việc nghiên cứu ta sẽ ký hiệu Q(n +1) là Qk, Q(n) là Q.

Để hiểu rõ hơn về mạch tuần tự ta đi xét các phần tử có trong mạch. Như ta đã biết mạch logic tổ hợp đã được xét ở chương 4. Bây giờ ta sẽ tìm hiểu về mạch nhớ, mà phần tử nhớ chính là các trigơ.

5.2. PHẦN TỬ NHỚ CỦA MẠCH TUẦN TỰ

5.2.1. Các loại Trigơ Định nghĩa: Trigơ là phần tử có khả năng lưu trữ (nhớ) một trong hai trạng thái 0 và 1. Trigơ có từ 1 đến một vài lối điều khiển, có hai lối ra luôn luôn ngược nhau là Q và Q . Tuỳ từng loại trigơ có thể có thêm các lối vào lập (PRESET) và lối vào xoá (CLEAR). Ngoài ra, trigơ còn có lối vào đồng bộ (CLOCK).

Hình 5-2 là sơ đồ khối tổng quát của trigơ.

Phân loại:

♦ Theo chức năng làm việc của của các lối vào điều khiển: hiện nay thường sử dụng loại trigơ 1 lối vào như trigơ D, T; loại hai lối vào như trigơ RS, trigơ JK.

♦ Theo phương thức hoạt động thi ta có hai loại: trigơ đồng bộ và trigơ không đồng bộ. Trong loại trigơ đồng bộ lại được chia làm hai loại: trigơ thường và trigơ chính - phụ (Master- Slave).

Sơ đồ khối của sự phân loại trigơ được cho ở hình 5-3.

5 2.1.1. Trigơ RS



Trigơ RS là loại có hai lối vào điều khiển S, R. Chân S gọi là lối vào "lập" (SET) và R được gọi là lối vào "xoá" (RESET).

Hình 5-4 là ký hiệu của trigơ RS trong các sơ đồ logic.

Hình a là sơ đồ của trigơ RS không đồng bộ, hình b là sơ đồ của trigơ RS đồng bộ.

Hình 5-5 là sơ đồ nguyên lý của trigơ RS và RS đồng bộ. Trạng thái ở đầu ra của Q phụ thuộc vào các tín hiệu logic ở hai lối vào điều khiển S, R theo bảng trạng thái 5-1 và 5-2 :

S R Qk Mode hoạt động

0 0 Q Nhớ

0 1 0 Xóa

1 0 1 Lập

1 1 X Cấm

Bảng 5-1. Bảng trạng thái của trigơ RS 1 1 1 x Cấm

Bảng 5-2. Bảng trạng thái của trigơ RS đồng bộ cổng NAND

Trong bảng, ký hiệu Qk là giá trị ở lối ra Q ở thời điểm kế tiếp, Q là giá trị tại thời điểm hiện tại.



TRIGƠ

Ta thấy khi S = 1, R = 0 thì Qk = 1; khi S = 0, R = 1 thì Qk = 0. Đây chính là hai điều kiện điều khiển ở lối vào khiến cho lối ra của trigơ có thể lật trạng thái. S và R là các lối vào điều khiển. Trường hợp S = 0, R = 0 thì Qk = Q, điều này có nghĩa là khi không có tín hiệu điều khiển thì trigơ vẫn giữ nguyên trạng thái vốn có của nó. Cuối cùng khi S = R = 1 thì lối ra Qk và Qk có giá trị bằng nhau (có thể là 1, có thể là 0) nên ta nói trạng thái của trigơ là không xác định hay gọi là trạng thái cấm. Vậy, không bao giờ được sử dụng trường hợp này.

5 2.1.2. Trigơ JK

Trigơ JK là loại trigơ có hai lối vào điều khiển J, K. Trigơ này có ưu điểm hơn trigơ RS là không còn tồn tại tổ hợp cấm bằng các đường hồi tiếp từ Q về chân R và từ Q về S. Tuy nhiên, điểm đặc biệt là trigơ JK còn có thêm đầu vào đồng bộ C. Trigơ có thể lập hay xoá trong khoảng thời gian ứng với sườn âm hoặc sườn dương của xung đồng bộ C. Ta nói, trigơ RS thuộc loại đồng bộ.

Sự hoạt động của trigơ JK được trình bày bằng bảng trạng thái 5-2

C J K Qk Mod hoạt động

0 X X Q Nhớ

1 X X Q Nhớ

Ck 0 0 Q Nhớ

Ck 0 1 0 Xóa

Ck 1 0 1 Lập

Ck 1 1 Q Thay đổi trạng thái theo mỗi xung nhịp

Bảng 5-3. Bảng trạng thái của trigơ JK đồng bộ

Sơ đồ nguyên lý và sơ đồ ký hiệu của trigơ JK được trình bày ở hình 5-6.



Hình 5-6. Sơ đồ nguyên lý và ký hiệu của trigơ JK đồng bộ

5 2.1.3. Trigơ D

Hình 5-7. Sơ đồ nguyên lý và ký hiệu của trigơ D đồng bộ

Trigơ D là loại trigơ có một lối vào điều khiển D. Tín hiệu ở lối vào điều khiển sẽ truyền tới lối ra Q (Qk = D) mỗi khi xuất hiện xung nhịp C. Trigơ D thường được dùng làm bộ ghi dịch dữ liệu hay bộ chốt dữ liệu. Sơ đồ nguyên lý và sơ đồ ký hiệu của trigơ D được biểu diễn ở hình 5-7.

5 2.1.4. Trigơ T Trigơ T là loại trigơ có môt lối vào điều khiển T. Mỗi khi có xung tới lối vào T thì lối ra Q sẽ thay đổi trạng thái.

Bảng 5-4 là bảng trạng thái của trigơ T

Sơ đồ nguyên lý và ký hiệu của trigơ T được biểu diễn ở hình 5-8.

Hình 5-8. Sơ đồ nguyên lý và ký hiệu của trigơ T

♦ Nhận xét: Từ các bảng trạng thái của các trigơ trên ta thấy rằng: Các trigơ D và RS có thể làm việc được ở chế độ không đồng bộ vì mỗi tập tín hiệu vào điều khiển D, RS luôn luôn tồn tại ít nhất 1 trong 2 trạng thái ổn định. Trạng thái ổn định là trạng thái thoả mãn điều kiện Qk = Q. Còn trigơ T và trigơ JK không thể làm việc được ở chế độ không đồng bộ vì mạch sẽ rơi vào trạng thái dao động nếu như tập tín hiệu vào là ‘11’ đối với trigơ JK hoặc là ‘1’ đối với trigơ T. Như vậy, trigơ D, trigơ RS có thể làm việc ở cả hai chế độ: đồng bộ và không đồng bộ còn trigơ T và trigơ JK chỉ có thể làm việc ở chế độ đồng bộ.



5 2.1.5. Các loại trigơ Chính- Phụ (MS-Master- Slave).

Do các loại trigơ đồng bộ trên đều hoạt động tại sườn dương hay sườn âm của xung nhịp nên khi làm việc ở tần số cao thì lối ra Q không đáp ứng kịp với sự thay đổi của xung nhịp, dẫn đến mạch hoạt động ở tình trạng không được tin cậy. Loại trigơ MS khắc phục được nhược điểm này. Lối ra của trigơ MS thay đổi tại sườn dương và sườn âm của xung nhịp, nên cấu trúc của nó gồm 2 trigơ giống nhau nhưng cực tính điều khiển của xung Clock thì ngược nhau để đảm bảo sao cho tại mỗi sườn của xung sẽ có một trigơ hoạt động. Về nguyên tắc hoạt động của loại trigơ MS (RS-MS, JK-MS, D-MS, T-MS) hoàn toàn giống như các loại trigơ thông thường (RS, JK, D, T).

Cấu trúc chung của một trigơ MS được minh hoạ ở hình 5-9.

Hình 5-9. Cấu trúc của trigơ MS

5.2.2. Chuyển đổi giữa các loại trigơ.

Có 4 loại trigơ đã được giới thiệu là trigơ RS, JK, D và T. Trên thực tế có khi trigơ loại này lại được sử dụng như trigơ loại khác. Nội dung phần này là xây dựng các trigơ yêu cầu từ các trigơ cho trước. Với 4 loại trigơ trên thì có 12 khả năng chuyển đổi sang nhau.

Hình 5-10. Các khả năng chuyển đổi giữa các loại trigơ.

5.2.2.1. Phương pháp chuyển đổi giữa các loại trigơ.

Một trong các phương pháp để xây dựng trigơ loại X từ loại Y cho trước được cho ở sơ đồ khối ở hình 5-11.

Các lối vào X là các lối vào của trigơ loại X cần thiết kế. Lối ra của mạch logic là các lối vào của trigơ Y cho trước. Như vậy, bài toán chuyển đổi từ trigơ loại Y sang trigơ loại X là xây dựng mạch tổ hợp có các đầu vào là X và Q; các lối ra là Y biểu diễn bởi hệ hàm:

Y = f (X, Q) Để thực hiện chuyển đổi trigơ loại Y sang loại X cần thực hiện các bước sau:

♦ Xác định hệ hàm Y = f (X, Q) theo bảng hàm kích.

♦ Tối thiểu hoá các hàm này và xây dựng các sơ đồ.



Bảng hàm kích của các loại trigơ được cho ở bảng 5-5.

Hình 5-11. Sơ đồ khối của trigơ loại X

Bảng 5-5. Bảng hàm kích của các loại trigơ

Sau đây ta xét một số ví dụ xây dựng các trigơ từ các trigơ cho trước thường hay được sử dụng trong thực tế.

Ví dụ: Chuyển đổi từ trigơ RS sang trigơ JK.

Ta cần phải thiết kế mạch logic tổ hợp của các hàm logic:

R = f1 (Q, J, K)

S = f2 (Q, J, K)

Từ bảng hàm kích thích trên ta thu được bảng Karnaugh (bảng 5-6) cho S và R với các biến vào là Q, J, K.

Mạch thực hiện chuyển đổi được cho ở hình 5-12.



Hình 5-12. Trigơ JK xây dựng từ trigơ RS

Tương tự như vậy ta cũng có thể làm như vậy đối với các chuyển đổi khác.

5.3. PHƯƠNG PHÁP MÔ TẢ MẠCH TUẦN TỰ.

Thiết bị được thiết kế phải được mô tả bằng lời hay một số hình thức khác. Công việc đầu tiên của người thiết kế là phải phiên dịch các dữ kiện đó thành 1 hình thức mô tả hoạt động của thiết bị cần phải thiết kế một cách trung thực và duy nhất. Nói cách khác là phải hình thức hoá dữ liệu ban đầu.

Có hai cách hình thức hoá thường dùng đó là dùng bảng và đồ hình trạng thái.

5.3.1. Bảng

5.3.1.1. Bảng chuyển đổi trạng thái.

Bảng chuyển đổi trạng thái bao gồm các hàng và các cột, các hàng ghi các trạng thái trong, các cột ghi các giá trị của tín hiệu vào. Các ô ghi giá trị các trạng thái trong kế tiếp mà mạch sẽ chuyển đến ứng với các giá trị ở hàng và cột. Bảng chuyển đổi trạng thái được mô tả ở bảng 5-6.

Bảng 5-6. Bảng chuyển đổi trạng thái

5.3.1.2. Bảng tín hiệu ra. Các hàng của bảng ghi các trạng thái trong, các cột ghi các tín hiệu vào. Các ô ghi giá trị của tín hiệu ra tương ứng. Bảng tín hiệu ra được mô tả ở bảng 5-7.



Bảng 5-7. Bảng tín hiệu ra

Có thể gộp hai bảng chuyển đổi trạng thái và bảng tín hiệu ra thành một bảng chung gọi là bảng chuyển đổi trạng thái / ra. Lúc đó trên các ô ghi các giá trị của trạng thái kế tiếp và tín hiệu ra (Sk / R) tương ứng với trạng thái hiện tại và tín hiệu vào.

Bảng chuyển đổi trạng thái và tín hiệu ra được mô tả ở bảng 5-8.

Bảng 5-8. Bảng chuyển đổi trạng thái và tín hiệu ra

5.3.2. Đồ hình trạng thái.

Đồ hình trạng thái là hình vẽ phản ánh quy luật chuyển đổi trạng thái và tình trạng các giá trị ở lối vào và lối ra tương ứng của mạch tuần tự. Đồ hình trạng thái là một đồ hình có hướng gồm hai tập: M - Tập các đỉnh và K - Tập các cung có hướng.

a). Đối với mô hình Mealy thực hiện ánh xạ.

Tập các trạng thái trong là tập các đỉnh M; Tập các tín hiệu vào / ra là tập các cung K. Trên cung có hướng đi từ trạng thái trong Si đến trạng thái trong Sj ghi tín hiệu vào/ra tương ứng.

b). Đối với mô hình Moore.

Vì tín hiệu ra chỉ phụ thuộc vào trạng thái trong của mạch mà không phụ thuộc vào tín hiệu vào cho nên thực hiện ánh xạ:

Tập các trạng thái trong, tín hiệu ra là tập các đỉnh M.

Tập các tín hiệu vào là tập các cung K.

5.4. CÁC BƯỚC THIẾT KẾ MẠCH TUẦN TỰ. Quá trình thiết kế mạch tuần tự được mô tả theo lưu đồ sau:

♦ Bài toán ban đầu: Nhiệm vụ thiết kế được mô tả bằng ngôn ngữ hoặc bằng lưu đồ thuật toán.



♦ Hình thức hoá: Từ các dữ kiện đề bài cho mà ta mô tả hoạt động của mạch bằng cách hình thức hoá dữ kiện ban đầu ở dạng bảng trạng thái, bảng ra hay đồ hình trạng thái. Sau đó rút gọn các trạng thái của mạch để có được số trạng thái trong ít nhất.

♦ Mã hoá trạng thái: Mã hoá tín hiệu vào ra, trạng thái trong để nhận được mã nhị phân (hoặc có thể là các loại mã khác) có tập tín hiệu vào là X, tập tín hiệu ra là Y, tập các trạng thái trong là Q.

♦ Hệ hàm của mạch: Xác định hệ phương trình logic của mạch và tối thiểu hoá các phương trình này. Nếu mạch tuần tự khi thiết kế cần dùng các trigơ và mạch tổ hợp thì tuỳ theo yêu cầu mà ta viết hệ phương trình cho các lối vào kích cho từng loại trigơ đó.

♦ Xây dựng sơ đồ: Từ hệ phương trình của mạch đã viết được ta xây dựng mạch điện thực hiện.

Hình 5-13. Các bước thiết kế mạch tuần tự

5.4.1. Thiết kế mạch tuần tự từ đồ hình trạng thái. Giả thiết: Cho đồ hình trạng thái của mạch có tập tín hiệu vào V, tập tín hiệu ra R, tập trạng thái trong S (chưa mã hoá nhị phân).

Xác định: Hệ phương trình nhị phân của mạch (đã tối thiểu hoá). Trên cơ sở đó vẽ mạch điện.

5.4.1.1. Các bước thiết kế

♦ Mã hoá tín hiệu vào V, tín hiệu ra R, trạng thái trong S để chuyển thành mạch dạng nhị phân có các tập tín hiệu vào X, tín hiệu ra Y, trạng thái trong Q.

♦ Xác định hệ phương trình tín hiệu ra: Yi = fi (X, Q). Phương trình này được xác định trên các cung với mô hình kiểu Mealy, trên các đỉnh với mô hình kiểu Moore. Tối thiểu các hàm này.



♦ Xác định hệ phương trình hàm kích cho các trigơ và tối thiểu hoá nó. Sau đây giới thiệu thuật toán xác định phương trình lối vào kích cho các trigơ từ đồ hình trạng thái.

Đối với trigơ Qi bất kỳ sự thay đổi trạng thái từ Qi đến Qki chỉ có thể có 4 khả năng như hình 5-16.

Hình 5-14. Các cung biểu diễn sự thay đổi trạng thái từ Qi đến Qki của trigơ Qi

Trong đó các cung biểu diễn sự thay đổi từ Qi đến Qki được ký hiệu như sau: 0 → 0 là (0), 1 → 1 (là 1), 0 → 1 là (2), 1 → 0 là (3).

Từ quy ước có thuật toán sau:

a.Thuật toán xác định phương trình lối vào kích cho trigơ Qi loại D.

Phương trình đặc trưng của trigơ D :

Qki = Di. Từ đó ta rút ra Di = Qki = tuyển tất cả các cung đi tới đỉnh có Qi = 1.

= Σ các cung loại (2), kể cả khuyên tại đỉnh đó tức là cung loại 1

= Σ (1) và (2)

Tối thiểu hoá hàm Di vừa tìm được rút ra phương trình lối vào kích cho trigơ loại D.

b.Thuật toán xác định phương trình lối vào kích cho trigơ T

Phương trình đặc trưng của trigơ T: Qki = Ti ⊕ Qi □ Ti = Qi ⊕ Qki = Q'i

Trong đó Q'I bằng 1 khi Qi thay đổi trạng thái từ 0 □ 1 hoặc từ 1 □ 0, ta làm như sau:

- Điền sự thay đổi giá trị của Qi vào các cung.

- Ti = Q'I = Σcác cung có Qi thay đổi (cung loại 2, loại 3) = Σ(2) và (3).

Tối thiểu hoá hàm Ti vừa tìm được rút ra phương trình kích cho trigơ T.

c.Thuật toán xác định phương trình lối vào kích cho trigơ JK

Phương trình đặc trưng của trigơ JK: kiQ = J iQ +K Qi

Xác định:

Ton = Σcác cung mà Qi được bật (Qi thay đổi từ 0 ⇒ 1 - cung loại 2) = Σ(2). Đưa phương trình của Ton về dạng:

Ton = ( T* ) iQ ⇒ rút ra J = T*.



Toff = Σcác cung mà Qi được tắt (Qi thay đổi từ 1 ⇒ 0 - cung loại 3) = Σ(3). Đưa phương trình của Toff về dạng:

Toff = ( T** ) iQ ⇒ rút ra K = T**.

d.Thuật toán xác định phương trình lối vào kích cho trigơ RS Phương trình lối vào S của trigơ RS được xác định như sau:

S = Ton + [Các cung loại (1)]

R = Toff + [Các cung loại (0)]

Các cung loại (1), các cung loại (0) để trong dấu [ ] ở biểu thức của S, R được lấy giá trị không xác định. Những giá trị này và những trạng thái không được sử dụng sẽ được dùng để tối thiểu hoá sao cho biểu thức nhận được là tối giản nhất.

5.4.1.2. Ví dụ Để minh hoạ, xét ví dụ sau: Thiết kế bộ đếm đồng bộ có Mđ = 5 với đồ hình trạng thái và mã hoá trạng thái như ở hình 5-17 , dùng

a) Trigơ D và các mạch AND.

b) Trigơ T và các mạch AND.

c) Trigơ JK và các mạch AND.

d) Trigơ RS và các mạch AND.

b). Bảng mã hoá trạng thái

Hình 5-15.

Bộ đếm M =5 nên có 5 trạng thái 0, 1, 2, 3, 4. Để đơn giản, trên đồ hình ta không ghi các tín hiệu vào đếm và tín hiệu ra. Tín hiệu ra của bộ đếm chỉ xuất hiện khi bộ đếm đang ở trạng thái 4 và có tín hiệu vào đếm, lúc đó bộ đếm quay trở về trạng thái ban đầu 0 và cho ra tín hiệu ra. Mạch có 5 trạng thái và



do vậy được mã hoá ít nhất bằng 3 biến nhị phân tương ứng với 3 trigơ: Q1, Q2 Q3 như trên bảng mã hoá trạng thái hình 5-15b. Điền mã tương ứng vào các trạng thái trên đồ hình 5-15a.

Từ đó ta viết được phương trình cho tín hiệu ra Y: Y = Q1. 32.QQ . Xđ .

Sử dụng các trạng thái tuỳ chọn để tối thiểu hoá, từ đó ta nhận được kết quả

Y = Q1 Xđ

Bây giờ ta xác định các phương trình kích cho các trigơ :

a) Trigơ D. Nhìn vào đồ hình trạng thái ta thấy: Q1 = 1 tại đỉnh (4), Q2 = 1 tại đỉnh (2), (3), Q3 = 1 tại

đỉnh (1), (3).

D1 = ΣCác cung đi đến đỉnh (4) (3) = 321 .. QQQ

D2 = ΣCác cung đi đến đỉnh (2), (3) = (1) + (2) = 321321 .... QQQQQQ +

D3 = ΣCác cung đi đến đỉnh (1), (3) = (0) + (2) = 321321 .... QQQQQQ +

Bảng 5-9. Bảng tìm hàm kích

Dùng bảng Karnaugh 5-9 ta thu được kết quả

D1= Q1.Q2

D2 = 323232 .. QQQQQQ ⊕=+

D3 = 31.QQ

b) Xác định phương trình kích cho Trigơ T.

Điền sự thay đổi giá trị của Qi (Qi) vào các cung. Khi mạch đếm từ trạng thái (0) ⇒ (1) (nghĩa là từ 000 ⇒ 001) thì Q3 thay đổi từ 0 ⇒ 1 nên ta ghi Q3 lên cung đó. Khi mạch chuyển từ trạng thái (1)



⇒ (2) (tương ứng từ 001 ⇒ 010): Q1 không thay đổi trạng thái (= 0), Q2 thay đổi từ 0 ⇒ 1 và Q3 thay đổi từ 1 ⇒ 0, nên ta ghi Q2Q3 lên cung từ (1) ⇒ (2). Tương tự như vậy ta có:

T1 = Q1 = Σcác cung có Q1 thay đổi = (3) + (4) = 321 .. QQQ + 321 .. QQQ

T2 = Q2 = Σcác cung có Q2 thay đổi = (1) + (3) = 321 .. QQQ + 321 .. QQQ

T3 = Q3 = Σcác cung có Q3 thay đổi = (0) + (1) + (2) + (3) =

= 321 .. QQQ + 321 .. QQQ + 321 .. QQQ + 321 .. QQQ

Lập bảng Karnaugh 5-10 cho các hàm trên ta thu được kết quả:

T1 = Q1 + Q2Q3

T2 = Q3

T3 = 1Q

c) Xác định phương trình kích cho Trigơ JK. Chú ý khi viết các biểu thức Ton, Toff của trigơ thứ I ta cần phải đơn giản các biểu thức đó và đưa về dạng:

Ton = ( T* ) iQ ⇒ rút ra Ji = T*.

Toff = ( T** ) iQ ⇒ rút ra Ki = T**.

Viết các biểu thức Ton, Toff cho các trigơ và từ đó xác định phương trình kích cho các trigơ như sau:

Ton1 = ΣCác cung mà Q1 được bật (Chuyển từ 0 ⇒ 1) = (3) = 321 .. QQQ

Toff1 = ΣCác cung mà Q1 tắt (Chuyển từ 1⇒ 0) = (4) = 321 .. QQQ



Ton2 = ΣCác cung mà Q2 được bật (Chuyển từ 0 ⇒ 1) = (1) = 321 .. QQQ

Toff2 = ΣCác cung mà Q2 tắt (Chuyển từ 1 ⇒ 0) = (3) = 321 .. QQQ

Ton3 = ΣCác cung mà Q3 được bật (Chuyển từ 0 ⇒ 1) = (0) + (2) = 31.QQ

Toff3 = ΣCác cung mà Q3 tắt (Chuyển từ 1 ⇒ 0) = (1) + (3) = 31.QQ

Biểu diễn các hàm này trên bảng Karnaugh, sử dụng các trạng thái tuỳ chọn để tối thiểu hoá. Các trạng thái tuỳ chọn bao gồm 3 số không nằm trong phạm vi đếm 5, 6, 7. Ngoài ra còn một số trạng thái khác tuỳ vào từng bảng. Ví dụ, đối với bảng tính J1 giá trị tuỳ chọn ngoài 3 số trên còn thêm ô có giá trị Q1 = 1, bảng tính K1 có thêm các ô có giá trị Q1 = 0, tương tự như vậy với các bảng còn lại.


Ta thu được kết quả từ bảng 5-11 như sau:

J1 = Q2Q3; K1 = 1

J2 = Q3; K2 = Q3

J3 = 1Q ; K3 = 1

d) Xác định phương trình kích cho Trigơ RS.

S1 = Ton1 + [Các cung loại (1)] = (3) + [φ]



R1 = Toff1 + [Các cung loại (0)] = (4) + [(0), (1), (2)]

S2 = Ton2 + [Các cung loại (1)] = (1) + [(2)]

R2 = Toff2 + [Các cung loại (0)] = (3) + [(0), (4)]

S3 = Ton3 + [Các cung loại (1)] = (0) + (2) + [φ]

R3 = Toff3 + [Các cung loại (0)] = (1) + (3) + [(4)]


Biểu diễn các hàm này trên bảng Karnaugh và tối thiểu hoá chúng. Sau khi rút gọn từ bảng 5-12 ta thu được kết quả sau:

S1 = Q2Q3 ; R1 = Q1 hoặc R1 = 2Q hoặc R1 = 3Q

S2 = 2Q Q3 ; R2 = Q2 Q3

S3 = 1Q 3Q ; R3 = 2Q Q3



5.4.2. Thiết kế mạch tuần tự từ bảng. Giả thiết: Cho bảng chuyển đổi trạng thái, bảng ra của mạch (chưa mã hoá nhị phân). Xác định: Hệ phương trình nhị phân của mạch vào gồm hệ hàm ra, hệ hàm kích cho các trigơ. Trên cơ sở đó vẽ sơ đồ mạch. Các bước thực hiện:

♦ Mã hoá tín hiệu vào V, tín hiệu ra R, trạng thái trong của mạch S để chuyển mạch ban đầu thành mạch nhị phân có tập tín hiệu vào X, tập tín hiệu ra Y, tập trạng thái trong Q.

♦ Lập bảng chuyển đổi trạng thái, bảng ra của mạch nhị phân ứng với sự mã hoá trên.

♦ Dựa vào bảng các lối vào kích của các trigơ xác định các lối vào kích cho các trigơ ứng với sự chuyển đổi trong bảng trạng thái.

♦ Viết phương trình lối vào kích cho từng Qi của trigơ và các hàm ra rồi tối thiểu các hàm này. Trên cơ sở đó xây dựng mạch điện.

Ví dụ: Thiết kế bộ đếm có Kđ = 5, đồ hình trạng thái cho ở hình 5- 15a. Từ đó lập bảng chuyển đổi trạng thái như hình 5- 16a, mã hoá trạng thái như hình 5-16b. Dựa vào hai bảng này và căn cứ vào bảng hàm kích thích cho trigơ ở hình 5- 16c ta lập được bảng như hình 5-16d. Từ đó xác định được các phương trình các lối vào kích cho các loại trigơ. Bảng Karnaugh và kết quả tối giản giống như ở mục 5.4.1.2.

Q1

Q2

Q3

kQ1

kQ2

kQ3

D1

D2

D3

T1

T2

T3

R1S1

R2S2

R3S3

J1K1

J2K2

J3K3

0 0 0 0 0 1 0 0 1 0 0 1 X0 X0 01 0X 0X 1X

0 0 1 0 1 0 0 1 0 0 1 1 X0 01 10 0X 1X X1

0 1 0 0 1 1 0 1 1 0 0 1 X0 0X 01 0X X0 1X

0 1 1 1 0 0 1 0 0 1 1 1 01 10 10 1X X1 X1

1 0 0 0 0 0 0 0 0 1 0 O 10 X0 X0 X1 0X 0X

1 0 1 X X X X X X X X X XX XX XX XX XX XX





Hình 5-16. (a), (b), (c), (d) : Các bước thiết kế mạch tuần tự

5.5 MẠCH TUẦN TỰ ĐỒNG BỘ Phần này trình bày phương pháp cơ bản để phân tích và thiết kế mạch tuần tự đồng bộ. Mạch tuần tự đồng bộ là một mạch số bao gồm các mạch tổ hợp và các phần tử nhớ (trigơ), hoạt động của mạch được đồng bộ bởi xung nhịp C. Trên thực tế để giảm nhỏ công suất tiêu thụ, thời gian trễ và để cho các mạch thực hiện đơn giản, người ta thường thiết kế sơ đồ sử dụng các trigơ JK và các mạch NAND.

Để nắm vững các vấn đề thiết kế mạch tuần tự đồng bộ, trước hết ta sẽ đi phân tích mạch tuần tự.

5.5.1. Phân tích mạch tuần tự đồng bộ.

5.5.1. 1. Các bước phân tích mạch tuần tự đồng bộ.

Bài toán phân tích là bài toán xác định chức năng của một mạch cho trước. Khi tiến hành phân tích cần tuân theo các bước sau:

- Sơ đồ mạch: Từ sơ đồ cho trước cần xác định chức năng từng phần tử cơ bản của sơ đồ, mối quan hệ giữa các phần tử đó.

- Xác định các đầu vào và ra, số trạng thái trong của mạch: Coi mạch như một hộp đen cần phải xác định các đầu vào và ra của mạch, đặc điểm của các đầu vào, đầu ra. Để xác định được số trạng thái trong của mạch cần phải xác định xem mạch được xây dựng từ bao nhiêu phần tử nhớ (trigơ JK) từ đó xác định được số trạng thái trong có thể có của mạch. Gọi số trigơ là n thì số trạng thái có thể có của mạch là 2n.

- Xác định phương trình hàm ra, phương trình hàm kích của các trigơ. - Lập bảng trạng thái, bảng ra nhị phân là bảng biểu diễn mối quan hệ trạng thái kế tiếp, tín hiệu ra nhị phân với trạng thái hiện tại và các tín hiệu vào tương ứng . Dựa vào phương trình đặc trưng của trigơ xác định được trạng thái kế tiếp và tín hiệu ra tương ứng với tín hiệu vào và trạng thái hiện tại của mạch. - Đồ hình trạng thái: Từ bảng trạng thái xây dựng đồ hình trạng thái và tín hiệu ra của mạch.

- Chức năng của mạch: Dựa vào đồ hình trạng thái xác định được chức năng của mạch

5.5.1.2. Ví dụ. Phân tích mạch tuần tự đồng bộ có sơ đồ được biểu diễn như hình 5- 17a.



Bước 1. Sơ đồ trên có hai đầu vào là tín hiệu X và xung nhịp Clock. Có một tín hiệu Z ra, mạch sử dụng hai phần tử nhớ là hai trigơ JK (Q0 và Q1).

Bước 2: Xác định đầu vào, đầu ra và số trạng thái trong của mạch. Mạch này có thể được biểu diễn bằng một “hộp đen” có hai đầu vào và một đầu ra. Do mạch được cấu tạo bằng hai trigơ nên số trạng thái có thể có của mạch là 4. Cụ thể là:

Q1Q0 = 00. 01, 10 và 11.

Bước 3: Xác định phương trình hàm ra và hàm kích cho trigơ.

Từ sơ đồ trên ta tìm được:

+ Phương trình hàm ra:

Z = C Q1 Q0

+ Phương trình hàm kích

J0 = Q1; K0 = 1

J1 = 0Q ; K1 = 00. QXQX +=

Bước 4. Bảng chuyển đổi trạng thái.

Phương trình đặc trưng của trigơ JK là Qk = JQ + K Q

Phương trình chuyển đổi trạng thái:

0100000 ... QQQKQJQk =+=

1001100111111 ....... QQXQQQQXQQQKQJQk +=++=+=

Từ các phương trình trên ta lập được bảng chuyển đổi trạng thái

Trạng thái

hiện tại

Trạng thái kế tiếp Tín hiệu ra

Q0Q1

X = 0

Q0Q1

X = 1

Q0Q1

X = 0

Z

X = 1

Z

S0 00 01 01 0 0



S1 01 10 11 0 0

S2 11 00 00 1 1

S3 10 00 00 0 0

Hình 5-17 b). Bảng chuyển đổi trạng thái

Bước 5: Đồ hình trạng thái. Từ bảng chuyển đổi trạng thái trên ta xây dựng được đồ hình trạng thái như hình 5-17 c) (mô hình Mealy). Đồ hình gồm 4 trạng thái trong S0, S1, S2, S3. Các trigơ JK hoạt động tại sườn âm của xung nhịp. Nhìn vào đồ hình trạng thái ta thấy ở trạng thái trong S2 (Q0Q1 = 11) khi có xung nhịp C thì mạch sẽ đưa ra tín hiệu Z = 1.

Hình 5-17c: Đồ hình trạng thái.

Bước 6: Chức năng của mạch:Trên đồ hình trạng thái ta thấy có hai đường chuyển đổi trạng thái là S0 → S1→ S2 → S0 và S0 → S1→ S3 → S0. Theo đường S0 → S1→ S2 → S0 thì tín hiệu ra Z = 1 sẽ được đưa ra cùng thời điểm có xung nhịp thứ 3. Theo đường S0 → S1→ S3 → S0 thì không có tín hiệu ra (Z = 0). Do vậy ta sẽ phân tích theo con đường thứ nhất S0 → S1→ S2 → S0 : Sự chuyển đổi trạng thái đầu tiên từ S0 → S1 chỉ nhờ tác động của xung nhịp mà không phụ thuộc vào trạng thái của X. Chuyển đổi trạng thái thứ hai từ S1→S2 nhờ tác động của xung nhịp và sự tác động của tín hiệu vào X = 1. Còn sự chuyển đổi trạng thái thứ ba từ S2 → S0 chỉ nhờ tác động của xung nhịp mà không phụ thuộc vào tín hiệu vào.

Như vậy, mạch chỉ đưa ra tín hiệu ra Z = 1 khi đường chuyển đổi đi qua S2 tức là mạch chỉ đưa ra tín hiệu ra Z = 1 khi dãy tín hiệu vào X có dạng 010, 011, 110 và 111. Có thể biểu diễn dãy tín hiệu vào để mạch có tín hiệu ra Z = 1 như sau:

0 1

↓ ↓

0 ← 1 → 1 0 ← 1 → 1

Tóm lại, mạch cho ở sơ đồ trên có chức năng kiểm tra dãy tín hiệu vào X ở dạng chuỗi có độ dài bằng 3. Nếu chuỗi tín hiệu vào có dạng là 1 trong 4 dãy: 010, 011, 110 và 111 mạch sẽ cho tín hiệu ra Z = 1 tại thời điểm có xung nhịp thứ 3. Độ rộng của tín hiệu ra Z bằng độ rộng xung nhịp (Z = C Q1 Q0).



Hình 5-17d) Dạng xung ra của mạch

5.5.2. Thiết kế mạch tuần tự đồng bộ.

5.5.2.1. Các bước thiết kế mạch tuần tự đồng bộ.

Bước 1: Xác định bài toán, gán hàm và biến, tìm hiểu mối quan hệ giữa chúng.

Bước 2: Xây dựng đồ hình trạng thái, bảng chuyển đổi trạng thái và hàm ra.

Bước 3: Rút gọn trạng thái (tối thiểu hoá trạng thái).

Việc tối thiểu hoá trạng thái chủ yếu dựa vào khái niệm trạng thái tương đương. Các trạng thái tương đương với nhau có thể được thay bằng một trạng thái chung đại diện cho chúng.

Bước 4: Mã hoá trạng thái.

Số biến nhị phân dùng để mã hoá các trạng thái trong của mạch phụ thuộc vào số lượng trạng thái trong của mạch. Nếu số lượng trạng thái trong là N, số biến nhị phân cần dùng là n thì n phải thoả mãn điều kiện: n ≥ log2N.

Có rất nhiều cách mã hoá khác nhau, mỗi cách cho một sơ đồ thực hiện mạch khác nhau. Vấn đề là phải mã hoá sao cho sơ đồ mạch thực hiện là đơn giản nhất.

Bước 5: Xác định hệ phương trình của mạch. Có hai cách xác định:

+ Lập bảng chuyển đổi trạng thái và tín hiệu ra, từ đó xác định các phương trình kích cho các trigơ.

+ Dựa trực tiếp vào đồ hình trạng thái, viết hệ phương trình Ton, Toff của các trigơ và phương trình hàm ra.

Bước 6: Vẽ sơ đồ thực hiện.

5.5.2.2. Ví dụ.

Thiết kế mạch tuần tự thực hiện nhiệm vụ kiểm tra dãy tín hiệu vào ở dạng nhị phân có độ dài bằng 3 được đưa vào liên tiếp trên đầu vào X. Nếu dãy tín hiệu vào có dạng là 010 hoặc 011 hoặc 110 hoặc 111 thì Z = 1. Các trường hợp khác Z = 0.

Bước 1: Xác định bài toán. Mạch được thiết kế có nhiệm vụ phát hiện tín hiệu vào. Khi nhận được 1 trong các dãy tín hiệu trên thì mạch sẽ báo rằng đã nhận được. Mạch phải thiết kế là mạch đồng bộ, nên sẽ có các lối vào là X- tín hiệu vào, Ck- xung nhịp điều khiển, Z – tín hiệu ra.

Bước 2: Xây dựng đồ hình trạng thái, bảng chuyển đổi trạng thái Giả sử trạng thái ban đầu là S0:

Khi tín hiệu vào là X. Ck thì mạch sẽ chuyển tới trạng thái S1. Khi tín hiệu vào là X . Ck mạch sẽ chuyển đến trạng thái S2.



Tương tự như vậy. Khi mạch ở trạng thái S1 thì khi có tín hiệu X. Ck mạch chuyển đến trạng thái S3 và chuyển đến trạng thái S4 khi có tín hiệu X . Ck. Tương tự ta xây dựng được đồ hình sau 5-18 a.

Nếu mạch ở 1 trong 4 trạng thái S3, S4, S5, S6: khi có tín hiệu vào X. Ck hoặc X . Ck thì mạch sẽ chuyển về trạng thái ban đầu S0. Khi dãy tín hiệu vào là 110 hoặc 111 (ứng với đường chuyển đổi trạng thái là S0 → S1 → S3 → S0) hay khi dãy tín hiệu vào là 010 hoặc 011 (ứng với đường chuyển đổi trạng thái là S0 → S3 → S5 → S0) thì mạch sẽ cho tín hiệu ra Z = 1 tại thời điểm xung thứ 3. Với các đường chuyển đổi khác Z = 0.

Bước 3: Tối thiểu hoá trạng thái. Để có được sơ đồ mạch đơn giản ta phải tối thiểu hoá các trạng thái. Trong phần này sẽ giới thiệu phương pháp tối thiểu hoá Caldwell. Cơ sở lý thuyết của việc tối thiểu hoá là dựa vào khái niệm các trạng thái tương đương.

Định nghĩa các trạng thái tương đương:

Trạng thái Si được gọi là trạng thái tương đương với trạng thái Sj (Si ≈ Sj) khi và chỉ khi: nếu lấy Si và Sj là hai trạng thái ban đầu thì với mọi dãy tín hiệu vào có thể chúng luôn cho dãy tín hiệu ra giống nhau.



Nếu có nhiều trạng thái tương đương với nhau từng đôi một thì chúng tương đương với nhau (tính chất bắc cầu). Để kiểm tra một nhóm các trạng thái xem chúng có tương đương với nhau không, có thể sử dụng bảng trạng thái và tín hiệu ra như sau:

- Nhóm các trạng thái tương đương phải có những hàng trong bảng tín hiệu ra giống nhau.

- Nhóm các trạng thái tương đương phải có những hàng trong bảng trạng thái ở cùng một cột (ứng với cùng một tổ hợp tín hiệu vào) là tương đương. Nghĩa là ứng với cùng một tổ hợp tín hiệu vào các trạng thái kế tiếp của chúng là tương đương.

Quy tắc Caldwell: Những hàng (tương ứng với trạng thái trong) của bảng chuyển đổi trạng thái và tín hiệu ra sẽ được kết hợp với nhau và được biểu diễn bằng một hàng chung - đặc trưng (trạng thái đặc trưng) cho chúng nếu như chúng thoả mãn hai điều kiện sau:

1. Các hàng tương ứng trong ma trận ra giống nhau.

2. Trong ma trận ra, các hàng tương ứng phải thoả mãn 1 trong 3 điều sau:

- Các hàng trong ma trận trạng thái giống nhau.

- Các trạng thái ở trong cùng một cột nằm trong nhóm trạng thái được xét.

- Các trạng thái ở trong cùng một cột là các trạng thái tương đương.

Sau khi đã thay thế các trạng thái tương đương bằng một trạng thái chung đặc trưng cho chúng, lặp lại các công việc tìm các trạng thái tương đương khác cho đến khi không thể tìm được các trạng thái tương đương nào nữa thì dừng lại. Số trạng thái trong bảng chuyển đổi trạng thái là tối thiểu.

Nhược điểm của phương pháp này là khi số trạng thái quá lớn thì công việc tối thiểu hoá mất nhiều thời gian.

Hình 5-18c) Bảng chuyển đổi trạng

thái sau khi gộp S3 và S5, S4 và S6

Hình 5-18d) Bảng chuyển đổi

trạng thái sau khi gộp S1 và S2



Áp dụng quy tắc Caldwell cho bài toán trên ta thấy trạng thái S4 tương đương với trạng thái S6 (S4 ≈ S6), S3 tương đương với S5 (S3 ≈ S5). Thay thế các trạng thái tương đương bằng một trạng thái chung đặc trưng cho chúng. Ví dụ thay thế S4, S6 bằng S46, thay thế S3, S5 bằng S35. Từ đó lập được bảng chuyển đổi trạng thái 5-18c) và 5-18 d):

Bước 4: Sau khi gộp hai trạng thái S1 và S2 thành trạng thái chung S12 thì mạch chỉ còn 4 trạng thái S0, S12, S35, S46. Mã hoá 4 trạng thái này bằng hai biến nhị phân Q1 và Q0.

Bước 5: Xác định hệ phương trình của mạch. Có hai cách xác định hệ phương trình này.

Cách 1:

Dựa vào bảng chuyển đổi trạng thái ta lập bảng hàm kích 5-13 cho hai trigơ Q0 và Q1.

Hình 5-18f). Đồ hình trạng thái tối giản

Q0 Q1 Mã hóa S

0 0 S0

0 1 S12

1 1 S35

1 0 S46

Hình 5-18 e) Bảng mã hoá trạng thái

Dùng bảng Karnaugh 5-14 để rút gọn, ta thu được kết quả sau:

J0 =Q1 ; K0 = 1

J1 = 0Q ; K1 = X +Q0

Z = X. Q0Q1



Bảng 5-13. Bảng hàm kích thích

Bảng 5-14. Bảng tính hàm kích

Cách 2: Dựa trực tiếp vào đồ hình trạng thái viết phương trình Ton, Toff của từng trigơ và

phương trình tín hiệu ra.

Đối với trigơ JK nếu:

Ton Q = T* Q ⇒ JQ = T*

ToffQ = T** Q ⇒ KQ = T**

Đối với trường hợp này ta có:

TonQ0 = S12.X + S12. X = S12 = 10.QQ ⇒ J0 = Q1

TonQ0 = S35 + S46 = Q0Q1 + 10.QQ = Q0 ⇒ K0 = 1

TonQ0 = S0.X = 10.QQ ⇒ J1 = 0Q

ToffQ1 = S12. X + S35 = 10.QQ . X + Q0Q1 ⇒ K1 = XQ .0 + Q0 = 0QX +

Phương trình hàm ra Z = Q0Q1Ck



Bước 6: Sơ đồ mạch điện:

5.6. MẠCH TUẦN TỰ KHÔNG ĐỒNG BỘ Phần 5.6 đã nghiên cứu các mạch tuần tự đồng bộ, hoạt động của chúng được điều khiển bởi các xung nhịp. Nhưng trên thực tế có nhiều mạch lại được điều khiển bởi các sự kiện mà không tuân theo một quy luật nào cả. Ví dụ một hệ thống chống trộm sẽ chỉ hoạt động khi có trộm. Những mạch tuần tự hoạt động theo kiểu như vậy gọi là mạch tuần tự không đồng bộ. Mạch tuần tự không đồng bộ có thể thiết kế:

- Chỉ dùng những mạch NAND.

- Dùng trigơ RS không đồng bộ và các mạch NAND.

Việc thiết kế mạch tuần tự không đồng bộ dùng các trigơ loại không đồng bộ khác hoàn toàn tương tự.

5.6.1. Các bước thiết kế mạch tuần tự không đồng bộ Bước 1: Xác định bài toán, gán hàm và biến, tìm hiểu mối quan hệ giữa chúng.

Bước 2: Xây dựng đồ hình trạng thái, bảng chuyển đổi trạng thái và hàm ra.

Bước 3: Rút gọn trạng thái (tối thiểu hoá trạng thái).

Việc tối thiểu hoá trạng thái chủ yếu dựa vào khái niệm trạng thái tương đương. Các trạng thái tương đương với nhau có thể được thay bằng một trạng thái chung đại diện cho chúng.

Bước 4: Mã hoá trạng thái.

Số biến nhị phân dùng để mã hoá các trạng thái trong của mạch phụ thuộc vào số lượng trạng thái trong của mạch. Nếu số lượng trạng thái trong là N, số biến nhị phân cần dùng là n thì n phải thoả mãn điều kiện: n ≥ log2N. Có rất nhiều cách mã hoá khác nhau, mỗi cách cho một sơ đồ thực hiện mạch khác nhau. Vấn đề là phải mã hoá sao cho sơ đồ mạch thực hiện là đơn giản nhất. Do mạch không đồng bộ hoạt động không có sự tác động của xung nhịp cho nên trong mạch thường có các hiện tượng chạy đua làm cho hoạt động của mạch bị sai, vì vậy khi mã hoá trạng thái phải tránh hiện tượng này.

Bước 5: Xác định hệ phương trình của mạch. Có hai cách xác định:

+ Lập bảng chuyển đổi trạng thái và tín hiệu ra, từ đó xác định các phương trình kích cho các trigơ.

+ Dựa trực tiếp vào đồ hình trạng thái, viết hệ phương trình Ton, Toff của các trigơ và phương trình hàm ra.

Cả hai cách này đều có hai loại phương trình:



- Phương trình của mạch chỉ dùng NAND.

- Phương trình của mạch dùng trigơ RS không đồng bộ và các mạch NAND

Bước 6: Vẽ sơ đồ thực hiện.

Sau đây là nội dung của từng phương pháp.

Cách 1: Dựa vào bảng chuyển đổi trạng thái.

a) Chỉ dùng các mạch NAND

Ký hiệu : A, B, …N là các biến nhị phân dùng để mã hoá các trạng thái trong của mạch.

X1, X2…Xm là các tín hiệu vào đã được mã hoá nhị phân.

Z1, Z2…Zm là các tín hiệu ra đã được mã hoá nhị phân.

Dựa vào bảng chuyển đổi trạng thái xác định hệ phương trình:

Ak = fA (A, B, …N , X1, X2…Xm )

Bk = fB (A, B, …N , X1, X2…Xm )

……

Nk = fN (A, B, …N , X1, X2…Xm )

Z1 = g1 (A, B, …N , X1, X2…Xm )

Z2 = g2 (A, B, …N , X1, X2…Xm )

……

Zn = gn (A, B, …N , X1, X2…Xm )

Tối thiểu hoá hệ hàm và viết phương trình ở dạng chỉ dùng NAND.

b) Mạch dùng trigơ RS và các mạch NAND

Trong bảng trạng thái căn cứ vào sự thay đổi trạng thái của từng trigơ:

A ⇒ Ak, B ⇒ Bk,…, N ⇒ Nk, xác định được giá trị tương ứng của đầu vào kích R, S cho từng trigơ, từ đó viết được hệ phương trình:

RA = Φ1 (A , …N , X1, X2…Xm )

SA = Φ2 (A , …N , X1, X2…Xm )

Tối thiểu hoá các hàm và viết phương trình ở dạng chỉ dùng NAND.

Tương tự với B, C,…N cũng như vậy.

Ta xác định tín hiệu ra :

Z = Φ(A , …N , X1, X2…Xm )

Tối thiểu hoá và viết phương trình ở dạng chỉ dùng NAND.

Cách 2: Dựa trực tiếp vào đồ hình trạng thái

Ta có phương trình đầu vào kích (R, S) của trigơ A là:

SA = tập hợp bật của A + [(1)]



RA = tập hợp tắt của A + [(0)]

Làm tương tự với các trigơ khác.

a) Chỉ dùng mạch NAND

Ta có phương trình đặc trưng của trigơ RS

Qk = S +R .Q ⇒ Ak = S A + AR .A

Sau đó ta phải tối thiểu hoá phương trình và viết dưới dạng chỉ dùng NAND. Đối với các trigơ khác cũng làm như vậy.

b) Dùng các trigơ RS không đồng bộ và các mạch NAND

RA = Φ1A (A , …N , X1, X2…Xm )

SA = Φ2A (A , …N , X1, X2…Xm )

……

RN = Φ1N (A , …N , X1, X2…Xm )

SN = Φ2N (A , …N , X1, X2…Xm )

Z1 = Ψ1 (A , …N , X1, X2…Xm )

Z2 = Ψ2 (A , …N , X1, X2…Xm )

……

Zn = Ψn (A , …N , X1, X2…Xm )

Tối thiểu hoá hệ phương trình.

5.6.2. Ví dụ Một mạch tuần tự không đồng bộ được thiết kế để đếm số người vào thăm một viện bảo tàng. Mạch gồm hai đèn X1, X2 được bố trí cách nhau 10 mét. Mạch được thiết kế sao cho mỗi lần chỉ đếm được một người.

Khi có một người đi vào thì hai đèn sẽ bị chắn liên tiếp. Đầu tiên X1 bị chắn, tiếp đến cả X1 và X2 cùng bị chắn, sau đó đến X2 bị chắn. Khi đó mạch cho ra tín hiệu Z = 1. Khi một người ra thì sẽ ngược lại. Đầu tiên đèn X2 sẽ bị chắn, sau đó cả X1 và X2 cùng bị chắn và cuói cùng chỉ có X1 bị



chắn. Sơ đồ khối của mạch tạo tín hiệu đếm Z được mô tả bởi hình 5-19b. Hai lối vào của mạch là X1 X2. Đầu ra Z được đưa tới lối vào của bộ giải mã.

Ta quy ước: đèn bị chắn = X; ngược lại thì = X

Đồ hình trạng thái được mô tả ở hình 5-19c.

Hình 5-19 c)Đồ hình trạng thái

S0 là trạng thái ban đầu của mạch. Nếu một người đi vào thì sự chuyển đổi của mạch sẽ là S0 → S1 → S2 → S3 → S0. Nếu một người đi ra thì quá trình chuyển đổi trạng thái của mạch là S0 → S3 → S4 → S1 → S0. Khi có một người ngập ngừng sau đó lại quay ra ban đầu chắn đèn X1 sau đó quay ra thì mạch sẽ chuyển đổi trạng thái S0 → S1 → S0 , lúc đó mạch sẽ không thực hiện đếm.

Tương ứng với đồ hình trạng thái trên ta lập được bảng chuyển đổi trạng thái ở hình 5-19d:



Bảng có 5 hàng ứng với 5 trạng thái hiện tại có thể xuất hiện và 4 cột, mỗi cột ứng với một tổ hợp giá trị có thể của X1, X2. Mỗi ô của bảng biểu diễn trạng thái kế tiếp và tín hiệu ra tương ứng với trạng thái hiện tại và giá trị của tín hiệu vào X1, X2.

Trong bảng chuyển đổi trạng thái, những ô được khoanh tròn là những ô có trạng thái kế tiếp bằng trạng thái hiện tại. Những trạng thái đó là những trạng thái ổn định. Điều kiện cho trạng thái ổn định là Sk = S.

Trên bảng có những ô trống. Những ô này tương ứng với các tổ hợp tín hiệu không xuất hiện ở đầu vào. Những ô này có thể điền giá trị tuỳ chọn để tối thiểu hoá hệ phương trình của mạch.

Tiến hành tối thiểu hoá:

Có thể gán trạng thái kế tiếp và tín hiệu ra vào các ô trống sao cho hàng có ô trống có thể kết hợp với các hàng khác.

Ở bảng chuyển đổi trạng thái các hàng S0, S1, S2, và S3, S4 có các trạng thái kế tiếp và tín hiệu ra tương ứng là giống nhau nếu như ta gán:

- ô trống của hàng đầu tiên (ứng với S0) là S2 / Z = 1,

- ô trống của hàng thứ hai là S3 / Z = 0,

- ô trống của hàng thứ tư là S1 / Z = 0,

- ô trống của hàng thứ ba và thứ năm là S0 / Z = 0,

Khi đó bảng chuyển đổi trạng thái được rút gọn lại như sau:

Mạch chỉ có hai trạng thái nên để mã hoá ta chỉ cần sử dụng một biến nhị phân A. Để mã hoá trạng thái S012 thì A = 0, S34 thì A = 1. Tín hiệu ra Z = 1 ở trạng thái S012 khi X1 X2 = 11. Ta dùng trigơ RS để thiết kế (dựa vào bảng hàm kích của trigơ RS-bảng 5-15 ).



Ta có phương trình đầu vào kích (R, S) của trigơ là:

S = tập hợp bật của Q + [(1)] ; Tập hợp bật của Q (Ton) là các cung mà Q chuyển từ 0 → 1.

21211211 ..... XXXXAXXAS =+=

R = tập hợp tắt của Q + [(0)] ; Tập hợp tắt của Q (Toff) là các cung mà Q chuyển từ 1 → 0.

22112112 ..... XXXAXXAXAR =++=

Các cung [(0)], [(1)] được lấy giá trị không xác định (x) và được dùng để tối thiểu hoá.

Bảng 5-15.Bảng hàm kích

Phương trình đặc trưng của trigơ RS

AAAk QRSQ .+=

Thay giá trị của RA, SA vào biểu thức thu được kết quả:

AXXXAXXXAXXXAk ...... 221221221 +=+=+=

Phương trình ra:

Nếu thiết kế mạch dùng trigơ RS và các mạch NAND ta có:

21.XXS A = 2XRA =

Và mạch được biểu diễn ở hình 5-19 g, h.

5.8. MỘT SỐ MẠCH TUẦN TỰ THÔNG DỤNG

5.8.1. Bộ đếm.



Trong những phần trước ta đã được biết đến 2 loại mạch tuần tự cơ bản là mạch lật và mạch ghi dịch; và cũng biết rằng nhiều FF nối lại với nhau có thể hoạt động như một mạch đếm hay thanh ghi (nhớ nhiều bit). Nhưng đó mới chỉ là những mạch nhớ cơ bản, phần này sẽ đề cập đến chi tiết hơn cấu tạo, hoạt động và nhiều ứng dụng của nhiều mạch đếm khác nhau. Phần lớn chúng ở dạng mạch tích hợp. Hệ thống số ngày nay sử dụng khá nhiều loại mạch đếm, có thể dùng để đếm xung, đếm sản phẩm, đếm làm đồng hồ, định thời gian … và rõ ràng chúng là các mạch logic nên chính xác và dễ dàng thiết kế hơn nhiều so với các loại mạch tương tự.

Bộ đếm là mạch tuần tự đơn giản, nó được xây dựng từ các phần tử nhớ là các trigơ và các mạch logic tổ hợp. Các bộ đếm là thành phần cơ bản của các hệ thống số, chúng được sử dụng để đếm thời gian, chia tần số, điều khiển các mạch khác…Bộ đếm được sử dụng rất nhiều trong máy tính, trong thông tin. Để xây dựng bộ đếm, người ta có thể dùng mã nhị phân hoặc các loại mã khác như mã Gray, mã NBCD, mã vòng… Phần này sẽ đưa ra những đặc điểm cơ bản nhất của bộ đếm và các phương pháp thiết kế bộ đếm.

5.8.1.1. Định nghĩa và phân loại bộ đếm

1. Định nghĩa.

Bộ đếm là một mạch tuần tự tuần hoàn có một lối vào đếm và một lối ra, mạch có số trạng thái trong bằng chính hệ số đếm (ký hiệu là Mđ). Dưới tác dụng của tín hiệu vào đếm, mạch sẽ chuyển từ trạng thái trong này đến một trạng thái trong khác theo một thứ tự nhất định. Cứ sau Mđ tín hiệu vào đếm mạch lại trở về trạng thái xuất phát ban đầu. Sơ đồ khối được mô tả như ở hình 5- 25.

Hình 5-25: Sơ đồ khối của bộ đếm

2. Đồ hình trạng thái tổng quát của bộ đếm. Đồ hình trạng thái của bộ đếm có hệ số đếm bằng Mđ được mô tả ở hình 5-26.

Khi không có tín hiệu vào đếm (Xđ) mạch giữ nguyên trạng thái cũ, khi có tín hiệu đếm thì mạch sẽ chuyển đến trạng thái kế tiếp. Tính chất tuần hoàn của bộ đếm thể hiện ở chỗ: sau Mđ tín hiệu vào Xđ thì mạch lại quay trở về trạng thái xuất phát ban đầu.

Tín hiệu ra của bộ đếm chỉ xuất hiện (Y = 1) duy nhất trong trường hợp: bộ đếm đang ở trạng thái Mđ - 1 và có tín hiệu vào Xđ. Khi đó bộ đếm sẽ chuyển về trạng thái 0.

Hình 5-26. Đồ hình trạng thái của bộ đếm Mđ

Trong trường hợp cần hiển thị trạng thái của bộ đếm thì phải dùng thêm mạch giải mã.



2. Phân loại bộ đếm.

Có nhiều cách phân loại bộ đếm. Hình 5-27 là cách phân loại điển hình của bộ đếm.

5.8.1.2. Các bước thiết kế bộ đếm Hình 5-28 là lưu đồ thiết kế bộ đếm.



Hình 5-28. Các bước thiết kế bộ đếm

A. Bộ đếm đồng bộ.

A.1. Bộ đếm nhị phân (chia 2) Bộ đếm đồng bộ hay còn gọi là bộ đếm song song bởi vì tất cả các tầng đều được kích bởi cùng một xung nhịp Ck đầu vào. Khi đó các FF chuyển mạch cùng một lúc khiến thời gian trì hoãn của mạch đếm bằng trì hoãn truyền của một FF bất kể số tầng. Để đảm bảo hoạt động đúng, một số cổng logic được thêm vào để khống chế ngõ vào J, K (T).

A.1.1 Đếm lên chia 16

Hình 5-29: Mạch đếm lên đồng bộ mod 16

Bảng trạng thái và dạng sóng đếm lên của mạch đếm đồng bộ hoàn toàn giống như ở mạch đếm không đồng bộ do đó ta sẽ dựa vào chúng để xác định xem mạch hoạt động như thế nào.

Cũng cần lưu ý là ở đây ta xây dựng mạch đếm lên mod 16 với 4 FF JK có xung Ck tác động cạnh xuống. Ta cũng có thể làm mạch tương tư, với xung ck tác động cạnh lên hay sử dụng FF T thay cho FF JK.

Để mạch đếm đúng, ở mỗi xung kích ck tác động cạnh xuống, chỉ có FF nào dự kiến sẽ lật trạng thái mới phải để T = 1(J, K được nối chung với nhau và được coi như là ngõ chung T). Nhìn vào bảng trạng thái hoạt động của bộ đếm lên ta sẽ thấy được cần phải kết nối như thế nào



- Ngõ ra Q0 sẽ thay đổi trạng thái theo cạnh xuống của xung kích ck do đó ngõ T0 được để trống (mức cao).

- Ngõ ra Q1 đổi trạng thái khi có xung kích xuống Q0 do đó Q0 được đưa thẳng vào ngõ T1

- Ngõ ra Q2 đổi trạng thái khi đếm đến số 4, 8, 12, 0, lúc này thì Q0 và Q1 đều xuống thấp; vậy ngõ vào T2 sẽ là And của hai ngõ vào này

- Ngõ ra Q3 đảo trạng thái khi số đếm là 8 và 0 khi này Q0, Q1, Q2 đều tác dụng cạnh xuống, vậy ngõ vào T3 sẽ là And của 2 ngõ vào này

Vậy mỗi FF đều phải có đầu vào T được nối sao cho chúng ở mức cao chỉ khi nào đầu ra của các FF trước nó ở mức cao.

T0 = 1

T1 = Q0

T2 = Q1.Q2

T3 = Q0.Q1.Q2

và từ đây mạch được kết nối với hai cổng And được thêm vào

Hình 5-30: Mạch đếm lên đồng bộ mod 16

Trì hoãn truyền của mạch đếm sẽ bằng trì hoãn truyền qua một FF cộng với trì hoãn truyền qua các cổng and. Với mạch đếm đã khảo sát ở trên số tầng là n = 4, số cổng and phải dùng thêm là n – 2 = 2 nhưng thời gian cũng chỉ trì hoãn trên một cổng and thôi nên trì hoãn truyền tổng cộng là :

tD = tD(FF) + tD(and)

Do trì hoãn truyền của cổng and thì nhỏ hơn nhiều so với trì hoãn truyền của FF nên thời gian này nhỏ hơn so với thời gian tương ứng của mạch đếm không đồng bộ. Điều này còn có ích hơn khi trong mạch có rất nhiều tầng FF và mạch phải hoạt động ở tần số cao. Đây là điểm nổi bật của nó so với mạch đếm không đồng bộ nhưng rõ ràng nó sẽ phải có cấu tạo phức tạp hơn

A.1.2 Đếm đồng bộ lên xuống

Ở hình 5-30 ở trên là mạch đếm đồng bộ lên, ta có thể xây dựng mạch đếm đồng bộ xuống giống như cách đã làm với mạch đếm không đồng bộ tức là dùng các đầu ra đảo của FF để điều khiển các



đầu vào T của tầng kế tiếp. Như vậy với mạch đếm xuống mod 16 thì đầu ra Q sẽ được nối tới T1, T2, T3 và bộ đếm sẽ đếm xuống từ 15, 14, 13,… rồi về 0 để reset trở lại 15.

Bây giờ thêm 1 ngõ điều khiển chế độ đếm giống như bên mạch đếm lên xuống không đồng bộ ta đã có mạch đếm lên xuống đồng bộ. K = 1(up) đếm lên, K = 0(down) đếm xuống. Mạch được xây dựng như hình sau (lưu ý xung ck tác động sườn dương)

Hình 5-31: Mạch đếm đồng bộ lên hay xuống

A.2. Đếm đồng bộ không theo hệ nhị phân Để thiết kế mạch đếm mod m bất kì từ mạch đếm mod 2n (m <= 2n) ta có thể dùng ngõ clear để xoá mạch khi đếm đến số m, cách khác là nhìn vào giản đồ xung để thử nghiệm việc nối các đầu vào J, K. Ở đây ta sẽ xét đến mạch đếm mod 10 hay dùng

Ngoài xung ck được đưa vào tất cả 4 tầng FF thì cần phải giải quyết các ngõ J, K

Để ý là khi mạch đếm đến số 10 thì Q0 = 0 và Q2 = 0 không đổi trạng thái khi reset về 0 nên FF 0 và FF 2 được kích bình thường như đã nói.

Còn với FF 1, Q1 đổi trạng thái khi Q0 ở cao đồng thời Q1 phải được giữ luôn mức thấp ở số đếm thứ 10, khi này có thể tận dụng đang ở cao cho tới khi reset, vậy J1 = K1 = Q0.

Sau cùng với FF 3 Q3 sẽ được reset về 0 khi cả 3 Q0Q1Q2 đều về 0. Vậy J3 = K3 = Q0Q1Q2

Kiểm tra lại thấy rằng mạch đúng là hoạt động đếm chia 10. Bạn có thể xem phần thiết kế mạch đếm đồng bộ ở sau để hiểu rõ cách nối mạch, còn đây là cấu trúc mạch mô tả:

Hình 5-32: Mạch đếm mod 10 đồng bộ



A.3 Đếm đặt trước số đếm

Nhiều bộ đếm song song ở dạng IC tích hợp được thiết kế để có khả năng nạp trước số cần đếm thay vì 0 như ta thường thấy. Số đặt trước là bất kì trong những số có thể ra của mạch và mạch có thể đếm lên hay đếm xuống 1 cách đồng bộ hay không đồng bộ từ số này.Việc này giống như là nạp song song ở ghi dịch vậy, bằng cách tận dụng ngõ Cl và Pr (ngõ không đồng bộ độc lập với ck). Cấu trúc mạch với 3 tầng FF được minh hoạ như hình và hoạt động nạp được thực hiện như sau:

Hình 5-33: Mạch đếm đặt trước 3 bit

Giả sử mạch đang đếm hay dừng ở 1 số đếm nào đó.

Đưa sẵn số đếm có trạng thái cần nạp vào ngõ A B C

Đặt một xung mức thấp vào đầu LD (parallel load), xung này sẽ cho phép trạng thái logic ABC qua cổng Nand để đưa vào 3 tầng FF qua 3 ngõ Pr hay Cl (tuỳ thuộc bit mức thấp hay cao). Kết quả là Q0 = A, Q1 = B, Q2 = C

Khi LD lên cao trở lại, lúc này nếu có xung nhịp Ck thì mạch sẽ tiếp tục đếm từ số vừa nạp (trước đó ck và các ngõ T không có tác dụng).

A.5 Một số IC đếm đồng bộ Nhóm 74LS160/161/162/163

Cả 4 IC đều có cùng kiểu chân và các ngõ vào ra tương tự nhau; có xung ck nảy ở cạnh xuống do trong cấu tạo có thêm mạch đệm sau ngõ đồng bộ; có khả năng nạp song song; preset đồng bộ; có thể nối chồng nhiều IC để có số mod lớn hơn nhiều do có

- LS160, LS161 là IC đếm chia 10 còn LS161 và LS163 là đếm chia 16

- LS160 và LS161 có chân xoá Cl không đồng bộ còn LS161, LS163 có chân xoá Cl đồng bộ

Nhóm 74190, 74191

74LS190 là mạch đếm chia 10 còn 74LS191 là mạch đếm chia 16. Chúng có kiểu chân ra như nhau và chức năng cũng như nhau



- Chân EnG (enable gate) là ngõ vào cho phép tác động ở thấp; chân U/D là ngõ cho phép đếm lên hay xuống (thấp)

- Chân RC (ripple clock) xung rợn sẽ xuống thấp khi đếm hết số; được dùng cho việc nối tầng và xác định tần số của xung max/min khi nối tới chân LD (load) của tầng sau.

Cách nối tầng như sau : chân RC của tầng trước nối tới chân ck của tầng sau, khi này tuy mỗi mạch là đếm đồng bộ nhưng toàn mạch là đếm bất đồng bộ. Cách khác là chân RC của tầng trước nối tới chân EnG của tầng sau, xung ck dùng đồng bộ tới các tầng.

Nhóm 74LS192, LS193

LS192 là mạch đếm chia 10 còn LS193 là mạch đếm chia 16

Cả 2 loại đều cấu trúc chân như nhau và đều có khả năng đếm lên hay xuống

Khi đếm lên xung ck được đưa vào chân CKU còn khi đếm xuống xung ck được đưa vào chân CKD

Khi đếm lên hết số chân Carry xuống thấp, khi đếm xuống hết số chân Borrow xuồng thấp. 2 chân này dùng khi cần nối tầng nhiều IC

Đặc biệt mạch có thể đặt trước số đếm ban đầu ở các chân ABCD và chân LD xuống thấp để cho phép nạp số ban đầu.

Nhóm 74HC/HCT4518 và 74HC/HCT4520

Đây là 2 IC đếm đồng bộ họ CMOS dùng FF D về hoạt động cũng tương tự như những IC kể trên nhưng vì cấu tạo cơ bản từ các cổng logic CMOS nên tần số hoạt động thấp hơn so với những IC cùng loại bù lại tiêu tán công suất thấp.

4518 là IC đếm chia 10 còn 4520 là IC đếm chia 16. Cấu trúc chân và đặc tính của chúng như nhau. Chân nhận xung ck và chân cho phép E có thể chuyển đổi chức năng cho nhau do đó mạch có thể tác động cạnh xuống hay cạnh lên

Mạch cũng cho phép nối tầng nhiều IC khi nối Q3 của tầng trước tới ngõ E của tầng sau.

A.6. Bộ đếm có mod đếm bất kỳ Thiết kế bộ đếm đồng bộ có Mđ = 5. Do Mđ = 5 nên lập được đồ hình trạng thái như hình 5-34. Từ đó xác định được số trigơ cần dùng để thiết kế bộ đếm (n = 3) và mã hoá các trạng thái đó. Ba trigơ cần để mã hoá các thái là Q2, Q1 và Q0. Dùng bảng hàm kích 5-17 để xác định các lối vào kích cho các trigơ.

Hình 5-34. Đồ hình trạng thái của bộ đếm Mod 5

n n + 1 Trigơ Q2 Trigơ Q1 Trigơ Q0

Q2 Q1 Q0 Qk2 Qk

1 Qk0 J2 K2 J1 K1 J0 K0

0 0 0 0 0 1 0 X 0 X 1 X



0 0 1 0 1 0 0 X 1 X X 1

0 1 0 0 1 1 0 X X 0 1 X

0 1 1 1 0 0 1 X X 1 X 1

1 0 0 0 0 0 X 1 0 X 0 X

Bảng 5-17. Bảng hàm kích cho trigơ

Tối thiểu hoá hàm kích của các trigơ, nhận được kết quả:

J0 = 2 Q ; K0 = 1;

J1 = K1 = Q0;

J2 = Q1Q0 ; K2 = 1;

Kiểm tra khả năng tự khởi động bằng bảng 5-18. Nhìn vào bảng trạng thái 5-18, ta thấy các trạng thái dư sau 1 số xung nhịp đều quay trở lại vòng đếm nên ta nói bộ đếm này tự khởi động.

Bảng 5-18. Kiểm tra khả năng tự khởi động

Sơ đồ mạch điện ở hình 5-32:

Hình 5-32. Bộ đếm Mod 5 đồng bộ

B. Bộ đếm không đồng bộ.

B. 1. Bộ đếm nhị phân Các bộ đếm này có sơ đồ rất đơn giản với đặc điểm:

- Chỉ dùng một loại trigơ T hoặc JK. Nếu dùng trigơ T thì lối vào T luôn được nối với mức logic '1', nếu dùng trigơ JK thì J và K được nối với nhau và nối với mức '1'.



- Đầu ra của trigơ trước được nối với lối vào xung nhịp của trigơ sau kế tiếp. Khi đếm tiến thì lấy ở đầu ra Q, khi đếm lùi thì lấy ở đầu ra Q (với giả thiết xung Clock tích cực tại sườn âm ↓).

- Tín hiệu vào Xđ luôn được đưa tới lối vào xung nhịp của trigơ có trọng số nhỏ nhất.

Ví dụ đối với bộ đếm nhị phân không đồng bộ Mđ = 2n dùng các trigơ Q0, Q1 …Qn-1 với Q0 là bit có trọng số nhỏ nhất, Qn-1 là bit có trọng số lớn nhất, ta có:

- Khi đếm tiến: CQo = X; CQ1 = Q0…CQn-1 = CQn-2.

- Khi đếm lùi: CQo = X; CQ1 = 0 Q …CQn-1 = Qn 2 C −

Sơ đồ của bộ đếm nhị phân không đồng bộ 3 bit (Mđ = 8 - đếm tiến) dùng trigơ JK được cho ở hình 5-33

Hình 5-33. Bộ đếm nhị phân không đồng bộ 3 bit.

B.1.1. Mạch đếm lên Hình dưới đây trình bày một mạch đếm gồm 4 FF T mắc nối tiếp. Các ngõ vào T (hay J=K) của cả 4 tầng FF đều để trống hay nối lên +Vcc. Xung cần đếm được đưa vào ngõ ck tác động cạnh xuống của tầng FF đầu tiên (nó có thể là một chuỗi xung vuông có chu kì không cố định)

Các ngõ ra Q lần lượt được nối tới ngõ vào đếm ck của tầng sau nó (nếu có). Chúng được đặt tên là Q0 (LSB), Q1, Q2, Q3 (MSB)

Hình 5-34: Bộ đếm nhị phân 4 bit không đồng bộ cơ bản



Hình 5-35: Giản đồ thời gian xung của ngõ vào và các ngõ ra bộ đếm :

Mạch đếm thường hoạt động ở trạng thái ban đầu là 0000 do đó một xung tác động mức thấp sẽ được áp vào ngõ Cl của các tầng FF để đặt trạng thái ngõ ra là 0000.

Khi xung đếm ck tác động cạnh xuống đầu tiên thì Q0 lật trạng thái tức là Q0 = 1. Ở cạnh xuống thứ 2 của xung ck, Q0 lại lật trạng thái một lần nữa, tức là Q0 = 0. Như vậy cứ sau mỗi lần tác động của ck Q0 lại lật trạng thái một lần, sau 2 lần ck tác động, Q0 lặp lại trạng thái ban đầu, do đó nếu xung ck có chu kì là T và tần số là f thì xung ngõ ra Q0 sẽ có chu kì là 2T và tần số còn 1/2f. Như vậy xung đếm ck đã được chia đôi tần số sau 1 tầng FF.

Do Q0 lại trở thành ngõ vào xung đếm của FF thứ 2 (FF B) nên tương tự tần như vậy fQ1 bằng một nửa fQ0. Với 4 tầng FF thì

fQ3 = 1/2fQ2 = 1/4fQ1 = 1/8fQ0 = 1/16f

Như vậy với 4 FF ta có 16 trạng thái logic ngõ ra từ 0000(010) ở xung đếm đầu tiên đến 1111 (1510) ở xung đếm thứ 16, tức là trị thập phân ra bằng số xung đếm vào và vì vậy đây là mạch đếm nhị phân 4 bit (có 4 tầng FF, tần số được chia đổi sau mỗi tầng) hay mạch đếm chia 16

Mạch được xếp vào loại mạch đếm lên vì khi số xung đếm vào tăng thì số thập phân ra tương ứng cũng tăng. Nhưng để ý rằng chỉ có 16 trạng thái ra nên ở xung đếm ck thứ 16 mạch được tự động xoá về 0 để đếm lại. Muốn có nhiều trạng thái ra hơn thì phải nối thêm tầng FF. Tổng quát với hoạt động như trên nếu có n FF thì sẽ tạo ra 2n trạng thái ngõ ra. Số trạng thái ngõ ra hay số lượng số đếm khác nhau còn được gọi là Modulus (viết tắt : Mod) do đó, mạch đếm trình bày ở trên còn gọi là mạch đếm mod 16

Bảng sự thật của mạch đếm nhị phân 4 bit như sau :

Mã số ra sau khi có xung vào

Số xung vào

Q3 Q2 Q1 Q0

Trị thập phân ra



Xoá

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

0

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

0

1

Nhìn vào giản đồ xung và bảng trạng thái hoạt động của mạch đếm này ta thấy rằng không phải lúc nào các trạng thái logic các ngõ ra đều thay đổi theo nhịp xung đếm ck đầu vào nên ở đây chỉ là mạch đếm không đồng bộ.

B.1.2. Giải mã mạch đếm Ở phần mạch giải mã để hiển thị led 7 đoạn, mạch đếm đã được ứng dụng để tạo số đếm cho mạch giải mã từ 0000(0) đến 1010(910)

Còn đây là 1 ứng dụng đơn giản khác : yêu cầu được đặt ra là phải biết được mạch đếm đến một số nào đó (chẳng hạn 5) rồi hiển thị ra led. Sơ đồ mạch điện như sau:



Hình 5-36: Giải mã mạch đếm để hiển thị ra led

Vậy là ta đã có một trò chơi điện tử đơn giản theo kiểu may mắn. Cho bộ đếm hoạt động, người chơi sẽ nhấn một nút vào một thời điểm bất kì để ngưng cấp xung đếm ck, mạch đếm sẽ dừng lại ở con số đang đếm đến. Nếu số này làm đèn led sáng thì người chơi sẽ thắng.

Tất nhiên để hoàn chỉnh ta cần phải có một mạch dao động để cấp xung ck cho mạch đếm chạy.

Một ứng dụng đơn giản khác là dùng mạch đếm này để tạo khoảng xung vuông điều khiển tải (chẳng hạn động cơ chạy hay mở van xả) trong khoảng thời gian 3s đếm từ số 7 đến số 10

Giải pháp để giải bài toán trên là sẽ dùng cổng logic để tạo mạch giải mã số 0111(710) để kích ngõ ra lên cao rồi giải mã số 1010(1010) để kích ngõ ra xuống thấp trở lại. Hai đường giải mã này được đưa vào ngõ Pr và Cl của mạch chốt để đặt ngõ ra lên mức cao khi Pr và xoá nó khi Cl. Mạch thực hiện kết nối như sau :

Hình 5-37: Giải mã mạch đếm điều khiển tải

Trong đó NAND1 sẽ giải mã số 7 còn Nand2 sẽ giải mã cho số 10. Ở số đếm thứ 7 của mạch đếm ngõ ra Nand1 xuống thấp preset mạch chốt đặt Q lên cao. Đến khi đếm tới 10 thì ngõ ra nand2 khi này xuống thấp (tất nhiên Nand1 đã trở lại cao rồi) thực hiện xoá ngõ ra Q làm Q xuống thấp. Khi mạch đếm đến 7 trở lại thì khoảng xung vuông lại xuất hiện. Nó có tính chu kỳ. Thời gian tồn tại xung vuông được quyết định bởi tần số (chu kì) mạch dao động cấp cho xung ck của mạch đếm, nếu Tck = 1s thì T = 3s. Do đó ta có thể thay đổi f mạch dao động để thay đổi khoảng thời gian điều khiển tải.

Bây giờ bạn hãy thiết kế bộ trò chơi đó chỉ cần dùng 3 FF T (tạo 8 trạng thái ra). Khi người chơi nhấn dừng mạch đếm ở số 5 hay số 10 thì đèn led sẽ sáng.

B.1.3. Mạch đếm xuống



Ở trước là mạch đếm lên lần lượt chia 2 tần số, số hệ 10 ra tương ứng là từ 0 đến 15. Cũng có khi cần mạch đếm xuống từ 15 xuống 0 chẳng hạn, cách nối mạch sẽ như thế nào?

Hình dưới trình bày cấu trúc mạch đếm xuống nhị phân 4 bit. Ngõ ra Q lần lượt của tầng trước sẽ được nối đến ngõ vào ck của tầng sau đó. Xung đếm ck vẫn tác động ở mức thấp

Hình 5-38: Mạch đếm xuống 4 bit không đồng bộ

Các ngõ ra và cách thức xoá mạch, đưa xung vào giống như ở trước. Ngõ ra Q của tầng FF đầu dổi trạng thái ở đổi cạnh xuống của xung vào các ngõ ra khác đổi trạng thái ở cạnh xuống của ngõ ra Q', tức là cạnh lên của ngõ ra Q0 của FF kề trước. Dạng sóng ở ngõ vào và các ngõ ra cùng với mức logic sau mỗi xung vào và kết quả số đếm được trình bày như hình dưới đây. Để ý rằng sau xung ck đầu tiên thì mạch se đếm ngay lên số đếm cao nhất là 15 rồi dần dần xuống 14, … cho tới 0 tổng cộng sau 15 xung ck và tới xung ck thứ 16 mạch sẽ tự động xoá về 15 để đếm xuống trở lại.

Hình dưới đây trình bày cả 2 dạng sóng của mạch đếm lên và xuống bạn có thể so sánh chúng để thấy rõ hơn nguyên lí của sự đếm lên và đếm xuống.



Hình 5-39: So sánh dạng sóng đếm lên và đếm xuống

Hãy nối dây 4 FF T để tạo ra mạch đếm lên, mạch đếm xuống chia 16, có ngõ ck tác động mức cao.

Hãy thay FF T bằng FF JK và thiết kế tương tự

Thêm một bước nữa là cũng với từng ấy FF ta sẽ thiết kế mạch để có thể đếm lên đếm xuống đều được.

Nhận thấy mạch đếm lên hay xuống là do nối từ ngõ ra Ġ của tầng trước tới ngõ vào ck của tầng sau do đó ở đây sẽ phải dùng một cổng OR cho 2 ngõ vào. Việc đếm lên xuống được quyết định bởi một ngõ điều khiển chọn chế độ lên hay xuống. Cấu trúc của mạch sẽ được thiết kế như sau :

Hình 5-40: Mạch đếm lên hay xuống

Muốn có cả hai dạng sóng đếm lên và đếm xuống như hình ta có thể lấy ra cùng lúc từ các ngõ đảo và không đảo của các tầng FF giống như hình sau :

Hình 5-41: Mạch đếm lấy ra dạng sóng đếm lên và đếm xuống

B.1.4. Mạch đếm tự dừng Các mạch đếm ở trước tự động quay vòng (đếm lên hết 15 rồi reset để trở lại đếm từ đầu hay đếm xuống đến 0 thì reset trở lại đếm từ 15 xuống) nếu tiếp tục cấp xung Ck cho mạch đếm. Bây giờ có một yêu cầu là mạch sẽ phải dừng đếm ở một con số nào đó định trước (chẳng hạn 10). Để thực hiện nó ta phải tìm cách dừng FF đầu tiên. Một cách mà chúng ta đã dùng ở phần “trò chơi may mắn” đó là ngưng cấp xung ck vào; nếu muốn mạch tự động làm, có thể dùng cổng logic tổ hợp để khống chế ngõ vào T (chung) của tầng đầu, các ngõ vào cổng logic sẽ là các mã số đếm của số đang đếm tới mà muốn dừng. Hình dưới đây trình bày cách thực hiện:



Hình 5-42: Mạch đếm tự dừng ở số đếm 10

Trở lại mạch đếm tự dừng ở hình trên : khi đếm tới một số định sẵn (số 10) mạch sẽ tự dừng, vậy ta có thể cho mạch tiếp tục chạy để đếm trở lại bằng cách đưa ngõ đó tới chân clear thay vì đưa tới chân J, K.

B.1.5. Mạch đếm xuống Ở trước là mạch đếm lên lần lượt chia 2 tần số, số hệ 10 ra tương ứng là từ 0 đến 15. Cũng có khi cần mạch đếm xuống từ 15 xuống 0 chẳng hạn, cách nối mạch sẽ như thế nào?

Hình dưới trình bày cấu trúc mạch đếm xuống nhị phân 4 bit. Ngõ ra Q lần lượt của tầng trước sẽ được nối đến ngõ vào ck của tầng sau đó. Xung đếm ck vẫn tác động ở mức thấp

Hình 5-43: Mạch đếm xuống 4 bit không đồng bộ

Các ngõ ra và cách thức xoá mạch, đưa xung vào giống như ở trước. Ngõ ra Q của tầng FF đầu đổi trạng thái ở cạnh xuống của xung vào, các ngõ ra khác đổi trạng thái ở cạnh xuống của ngõ ra Q', tức là cạnh lên của ngõ ra Q0 của FF kề trước. Dạng sóng ở ngõ vào và các ngõ ra cùng với mức logic sau mỗi xung vào và kết quả số đếm được trình bày như hình dưới đây. Để ý rằng sau xung ck đầu tiên thì mạch se đếm ngay lên số đếm cao nhất là 15 rồi dần dần xuống 14, … cho tới 0 tổng cộng sau 15 xung ck và tới xung ck thứ 16 mạch sẽ tự động xoá về 15 để đếm xuống trở lại.

Hình dưới đây trình bày cả 2 dạng sóng của mạch đếm lên và xuống bạn có thể so sánh chúng để thấy rõ hơn nguyên lí của sự đếm lên và đếm xuống.



Hình 5-44: So sánh dạng sóng đếm lên và đếm xuống

Hãy nối dây 4 FF T để tạo ra mạch đếm lên, mạch đếm xuống chia 16, có ngõ ck tác động mức cao.

Hãy thay FF T bằng FF JK và thiết kế tương tự

Thêm một bước nữa là cũng với từng ấy FF ta sẽ thiết kế mạch để có thể đếm lên đếm xuống đều được.

Nhận thấy mạch đếm lên hay xuống là do nối từ ngõ ra Q bù của tầng trước tới ngõ vào ck của tầng sau do đó ở đây sẽ phải dùng một cổng OR cho 2 ngõ vào. Việc đếm lên xuống được quyết định bởi một ngõ điều khiển chọn chế độ lên hay xuống. Cấu trúc của mạch sẽ được thiết kế như sau :

Hình 5-45: Mạch đếm lên hay xuống

Muốn có cả hai dạng sóng đếm lên và đếm xuống như hình ta có thể lấy ra cùng lúc từ các ngõ đảo và không đảo của các tầng FF giống như hình sau :



Hình 5-46: Mạch đếm lấy ra dạng sóng đếm lên và đếm xuống

Hình mạch đếm mod 10 được nối như sau :

Hình 5-48: Mạch đếm mod 10

Cần để ý là ở xung đếm ck thứ 10 khi số đếm vừa lên 10 thì các trạng thái logic ngõ ra được đưa về khống chế ngõ Cl ngay do đó có thể thấy là số 10 không kịp hiện ra đã phải chuyển về 0. Thực tế thì do thời gian trì hoãn giữa các cổng logic khoảng vài ns nên vẫn có số đếm 10 trong khoảng thời gian này, ta chỉ quan tâm tới ảnh hưởng này khi cần đòi hỏi mạch hoạt động với độ chính xác cao như trong máy vi tính chẳng hạn.

Ảnh hưởng của trì hoãn được thể hiện rõ hơn qua giản đồ xung sau

Hình 5-49: Trì hoãn truyền của mạch đếm không đồng bộ mod 10



Thực tế thì cách thiết kế mạch đếm không theo hệ nhị phân lợi dụng ngõ clear như ở trên không được dùng do:

+ Các ngõ ra do được nối với tải khác nhau ảnh hưởng đến ngõ đưa về, rồi trì hoãn truyền qua các cổng logic nữa sẽ phát sinh xung nhọn, các tầng FF sẽ không được xoá đồng thời

+ Hơn nữa ngõ clear không còn được tự do để xoá mạch lúc mong muốn.

Do vậy có một cách tạo mạch đếm trên là nghiên cứu sự liên hệ giữa các trạng thái ở các ngõ ra rồi thử nối chúng với các ngõ vào J, K của tầng nào đó cho tới khi thoả bảng trạng thái. Hãy xem cách nối như thế nào:

Trước hết hãy nhìn vào giản đồ xung của mạch đếm mod 16. Tới số đếm thứ 10 thì mạch phải reset trở lại.

- Ngõ ra Q0 không thay đổi gì dù có được xoá hay không vì nó theo xung ck

- Ngõ ra Q1 tới đó phải giữ nguyên trạng thái trong 2 chu kì của xung ck nữa do đó ngõ J, K phải ở mức 0 trong khoảng thời gian này, ta có thể nối từ chân Q3 về J1, K1 vì lúc này Q3 đang ở mức 0 (nó cũng lên 1 sau khi bị xoá)

- Ngõ ra Q2 tới lúc xoá vẫn ở 0 nên không cần thay đổi gì tầng FF 2

- Ngõ ra Q3 khi xoá phải trở lại mức 0 ban đầu, lúc này Q1 ở cao, Q2 ở thấp đồng thời Q0 đang đi xuống, do đó có thể nối Q0 tới ngõ ck của FF 3 và nối cổng and từ Q1 và Q2

Kết quả nối mạch như sau:

Hình 5-50: Mạch đếm mod 10

B.2. Một số IC thông dụng: Có rất nhiều IC đếm không đồng bộ cả họ TTL và CMOS. Ở đây chỉ giới thiệu một số IC hay dùng :

74LS293 Cấu tạo gồm 4 FF JK với các đầu ra Q0 (LSB), Q1, Q2, Q3(MSB), Q0 để riêng biệt cho phép mạch hoạt động linh hoạt. Các đầu vào J, K đều được nối mức cao ở bên trong. Mạch có tới 2 đầu vào xung nhịp CP (clock pulse) cũng chính là xung ck mà ta đã biết) cho tầng 0 và tầng 1 để dễ thiết kế nhiều ứng dụng.

Hai ngõ vào không đồng bộ MR1 và MR2 (master reset) nếu cùng tác động mức cao thì sẽ hoạt động như chân clear để xoá mạch.

Sơ đồ logic và sơ đồ khối của IC như sau :




Hình 5-52: Cấu trúc mạch của 74LS293

74LS293 là IC đếm không đồng bộ nhiều kiểu bit ra tuỳ cách mắc dây.

Đếm mod 16 :

Xung nhịp vào sẽ vào chân CP0; chân CP1 nối tới ngõ ra Q0; MR1, MR2 nối chung xuống mass để mạch xoá tự động

Hình 5-553: 74LS293 đếm mod 16

Đếm mod 10

Xung nhịp vẫn vào chân CP0; chân CP1 nối tới Q0 để cho đủ số trạng thái lên đến 10, khi đếm đến 10 Q1, Q3 lên mức cao nên được nối về MR1 và MR2 để xoá mạch




Đếm mod 14

CP0, CP1 vẫn nối dây như cũ khi đếm tới 14 thì Q3Q2Q1Q0 là 1110 do đó phải nối Q3 tới MR1, Q2, Q1 tới MR2 qua cổng nand.


74LS90, 74LS92, 74LS93

3 IC trên cùng các loạt của nó (LS, HC, …) cũng rất hay dùng. Sơ đồ mạch và sơ đồ chân như hình. Cũng giống như 74LS293 tầng FF đầu khá độc lập để dùng linh hoạt hơn, muốn đếm đầy đủ số trạng thái của IC thì cần phải nối ngõ ra Q0 tới ngõ vào B; hai ngõ reset thường nối AND đề xoá mạch đếm khi đưa lên cao. Khi đếm lên thì cần phải cho 1 trong 2 ngõ này lên cao trong chốc lát (khoảng vài mươi ns) rồi đưa xuống thấp trở lại. Riêng 74LS90 có thêm 2 ngõ reset 9 (R9(0) và R9(1)). Bình thường một trong hai hoặc cả 2 ngõ này được giữ ở thấp, muốn ngõ ra có số đếm là 9 thì phải đưa cả 2 ngõ lên cao.Như vậy ta có thể dùng 74LS93 để làm mạch đếm mod 10, mod 12 hay mod 16 giống như 74LS293 ở trên. Cách mắc dây bạn có thể dễ dàng làm được.

Hình 5-56a: Chân ra IC đếm 74LS90 74LS92 74LS93



Hình 5-56b: kí hiệu khối của 74LS90 74LS92 74LS93

Còn khi cần số mod lớn ta có thể dùng 4020 (mod 16384 tức 14 tầng FF) hay 4040 (mod 4096 tức 12 tầng FF). Do dùng nhiều tầng FF và lại thuộc loại CMOS cũ nên tần số hoạt động khá giới hạn chỉ khoảng 2MHz.

C. MẠCH ĐẾM VÒNG C.1 Đếm vòng

Mạch đếm vòng có cấu trúc cơ bản là thanh ghi dịch với ngõ ra tầng sau cùng được đưa về ngõ vào tầng đầu. Hình dưới là mạch đếm vòng 4 bit dùng FF D.

Hình 5-57: Mạch đếm vòng 4 bit

Nhưng để ý rằng, khi mới bật nguồn cho mạch đếm chạy, ta không biết bit 1 nằm ở ngõ ra của tầng nào. Do đó, cần phải xác lập dữ liệu dịch chuyển ban đầu cho bộ đếm. Ta có thể dùng ngõ Pr và Cl để làm, như là đã từng dùng để đặt số đếm cho các mạch đếm khác đã nói ở trước, giả sử trạng thái ban đầu là 1000 vậy ta có thể reset tầng FF 3 để đặt Q3 mức 1, các tầng khác thì xoá bằng clear. Có thể dùng mạch tạo xung để nạp dữ liệu ban đầu như sau :

Hình 5-58: Mạch nạp số ban đầu cho mạch đếm vòng



Giả sử ban đầu chỉ cho D0 = 1, các ngõ vào tầng FF khác là 0. Bây giờ cấp xung ck đồng bộ khi ck lên cao, dữ liệu 1000 được dịch sang phải 1 tầng do đó Q0 = 1, các ngõ ra khác là 0. Tiếp tục cho ck xuống thấp lần nữa, Q1 sẽ lên 1, các ngõ ra khác là 0. Như vậy sau 4 nhịp xung ck thì Q3 lên 1 và đưa về làm D0 = 1. mạch đã thực hiện xong 1 chu trình. Trạng thái các ngõ ra của mạch như hình sau:

Hình 5-59: Dạng sóng minh hoạ mạch đếm vòng

Hình trên cho thấy rằng, dạng sóng các ngõ ra là sóng vuông, dịch vòng quanh, chu kì như nhau nhưng lệch nhau đúng 1 chu kì xung vào Ck. Số đếm ra là 1, 2, 4, 8 không phải là số xung vào (như bảng trạng thái đếm phía dưới)

Với 4 số đếm ra từ 4 tầng FF ta có mạch đếm mod 4. Chỉ 4 trạng thái ra trong tổng số 16 trạng thái có thể, điều này làm giảm hiệu quả sử dụng của mạch đếm vòng. Nhưng nó cũng có ưu điểm nổi bật so với mạch đếm chia hệ 2 là không cần mạch giải mã trong cấu trúc mạch (vì thường trong trạng thái của số đếm ra chỉ có 1 bit 1) .

C.2 Đếm Johnson (đếm vòng xoắn)

Hình 5-60: Mạch đếm vòng xoắn



Mạch đếm Johnson có một chút thay đổi so với đếm vòng ở chỗ ngõ ra đảo tầng cuối được đưa về ngõ vào tầng đầu. Hoạt động của mạch cũng giải thích tương tự. Với n tầng FF thì đếm vòng xoắn cho ra 2n số đếm do đó nó còn được coi là mạch đếm mod 2n (đếm nhị phân cho phép đếm với chu kỳ đếm đến 2n). Như vậy ở trên là mạch đếm vòng xoắn 4 bit. Bảng bên cho thấy 8 trạng thái ngõ ra và hình dưới sẽ minh hoạ cho số đếm.

Ta có thể nạp trạng thái ban đầu cho mạch là 1000 bằng cách sử dụng ngõ Pr và Cl giống như ở trên. Dạng sóng các ngõ ra cũng giống như trên, hơn thế nữa, nó còn đối xứng giữa mức thấp với mức cao trong từng chu kì

Hình 5-61: Dạng sóng mạch đếm vòng xoắn

D.ỨNG DỤNG MẠCH ĐẾM

Mạch đếm chia 2 hay không chia 2 ( đếm chia 10, đếm chia 6, đếm chia cho 12), không đồng bộ hay đồng bộ, được ứng dụng rộng rãi ở nhiều lĩnh vực. Ỡ các ứng dụng như vậy mạch đếm được dùng kết hợp với nhiều loại mạch khác như dao động, so sánh , giải mã,.. Phần này chỉ nêu một số loại mạch ứng dụng chính của mạch đếm và để được đơn giản, chúng sẽ được trình bày ở dạng sở đồ khối. Hơn nữa, ngày nay có nhiều IC tích hợp quy mô lớn hay rất lớn (LSI, VLSI) kết hợp nhiều chức năng khiến mạch trở nên đơn giản hơn, nhưng ở đây chỉ dùng các IC rời vì dễ trình bày nguyên lí.

D.1 Đếm nhiều hàng hay chia tần số liên tiếp

Khi đếm số lượng để hiển thị ra số thập phân thường phải dùng nhiều mạch đếm chia 10, chẳng hạn 7490. Mạch đếm đầu tiên nơi có xung đếm vào là hàng đơn vị, mạch đếm tiếp theo là hàng chục, tiếp theo nữa là hàng trăm. Ta cũng có thể nói mạch đếm có nhiều số, số có giá trị thấp nhất là LSD và số có giá trị cao nhất là MSD. Ví dụ để đếm từ 0 lên đến 999 thì cần 3 mạch đếm mắc nối tiếp. Với số đếm tối đa là 999 thì tuỳ theo dấu thập phân nằm ở đâu mà có các trị số 999, 99.9, 9.99, .. Số đếm ở các mạch đếm được đưa vào khối hiển thị gồm mạch giải mã và các đèn hiển thị (xem chừng 9). Ở mạch hình khi mạch đếm 7490 thứ 1 đã đếm đầy tức đạt đến số đếm 1001 = 910, thì nếu có thêm một



xung vào nữa mạch đếm sẽ tự động reset về 0 tức ngõ ra QD của nó sẽ từ 1 xuống 0 tạo cạnh xuống đến ngõ vào CLKB của mạch đếm 7490 thứ làm ngõ ra của mạch đếm này là 0001 = 1. Số đếm lúc bây giờ của 2 mạch đếm là 1010. Tiếp tục như thế mạch đếm lên 11 … 19 rồi 20 , 21 ….29, 30, 31…

Hình 5-62: Mạch đếm 2 hàng

Các chân IC đếm, sự nối mạch và các xung vào phải được thực hiện đồng bộ mạch mới hoạt động. Ngoài ra, còn phải sắp xếp ngõ xoá để xoá mạch khi cần. Ở hình vẽ là một cách như vậy : khi mới mở điện tụ chưa nạp điện nên ngõ xoá ở cao để xoá các mạch 5đếm, sau thời gian ngắn (vài us), tụ nạp gần đủ điện khiến ngõ xoá xuống thấp cho phép các mạch đêm đêm lên, mỗi khi cần xoá mạch thì ấn nút để đưa ngõ xoá lên cao trong chốc lát.

Mặt khác mạch đếm cơ bản là mạch chia tần nên trong nhiều ứng dụng mạch 5đếm được dùng như mạch 5chia tần. Ví dụ với hai mạch đếm thập giải mắc nối tiếp như hình trên thì tần số ngõ ra ở QD của 7490 thứ 2 là 1/100 tần số của xung vào. Dùng các ngõ ra khác thay vì QD hay dùng các IC đếm không phải thập giai (như 7493, 7492…) ta sẽ có sự chia tần mong muốn.

D.2 Mạch đếm sự kiện Các IC đếm thường được coi là trung tâm của các mạch đếm biến cố hay sự kiện chẳng hạn đếm số xe vào bãi, số người đi qua cửa, số sản phẩm đi trên băng truyền được đóng gói. Hình dưới minh hoạ cho một mạch đếm như vậy

Ta sẽ phải cần mạch phát hiện hay cảm biến để chuyển đổi những thay đổi của các hiện tượng trên thành xung điện kích cho mạch đếm. Nếu cần, có thể thêm mạch lọc nhiễu, khuếch đại và chuyển đổi để phù hợp với ngõ vào IC đếm

Khi nhận được xung kích vào chân ck, IC đếm sẽ đếm lên ,tuỳ theo giới hạn số xung vào mà ta có thể nối chồng thêm nhiều IC đếm để cho số đếm lớn hơn.

Mạch giải mã và hiển thị như đã biết sẽ cho phép biết được số người đã đi vào cổng

Giả sử yêu cầu đề ra là chỉ cho phép 99 người vào, như vậy cũng cần thêm 1 mạch báo tràn để khi số người vượt quá số đếm của mạch (mạch sẽ reset) thì led sẽ sáng và như hình vẽ ta có thể lấy mức tín



hiệu tràn này để điều khiển mở nguồn cho 1động cơ để đóng cửa lại. Ơ đây thiết kế tới số đếm là 99 bạn cũng có thể thiết kế số đếm tuỳ ý, khi này phải dùng các mạch đếm phù hợp, các cổng logic thêm vào cho phép báo tràn ở một số tuỳ ý (thiết kế tổ hợp ngõ ra)

Hình 5-63: Hình minh hoạ mạch đếm sự kiện

D.3 Mạch đếm tần

Máy đếm sự kiện (đếm tích luỹ) ở trên có thể được thêm một số mạch điện để trở thành máy đếm tần số (frequency counter). Máy đếm tần số đầy đủ khá phức tạp. Ở đây chỉ trình bày nguyên lí của máy đếm tần số đơn giản. Hình dưới là sơ đồ khối mà phần trung tâm gần giống như máy đếm sự kiện



Hình 5-64: Các khối mạch đếm tần

Trước tiên là mạch dao động, ví dụ dao động cổng logic mà ta đã được biết, và chia tần số xuống để có tín hiệu TTL đối xứng ở tần số 0,5Hz. Đây là tín hiệu điều khiển có chu kỳ là 2s với thời gian ở cao là 1w và ở thấp là 1s.

Ở đầu chu kỳ tín hiệu xung mở cổng(từ mạch dao động chia tần) lên cao mở cổng And cho xung vào khối đếm (sau khi đã được xử lí như khuếch đại, lọc, nắn dạng ở mạch giao tiếp) và mạch đếm đếm lên sau đúng 1s xung mở cổng xuống thấp ngăn không cho xung vào khối đếm. Đồng thời khi xung mở cổng vừa xuống thấp mạch tạo xung chốt sẽ tạo xung hướng dương hẹp để chốt số đếm của khối đếm vào khối chốt (khối chốt cơ bản là các FF D), ở đây số đếm được lưu giữ cho đến khi số đếm mới được chốt vào.

Số đếm đã chốt được giải mã và hiển thị. Vì cổng And chỉ mở đúng 1s nên nếu có n xung vào thì số đếm là n và tần số là n Hz. Do đó mạch ở hình trên cho phép đo tần số từ 0 Hz lên đến 9999 Hz. Trên tần số 9999 Hz (từ số xung vào khối đêm trong 1s lớn hơn 999 xung) đèn báo tràn sẽ sáng (hoặc một cách báo tràn nào khác ví dụ như nhảy toàn một số hay hiện lên số 1 ở hàng cao nhất tức MSD).

Khi xung mở cổng từ cao xuống thấp và số đếm được chốt vào như nói ở trên thì cạnh xuống của xung mở cổng qua mạch dao động đa hài đơn ổn để cho xung ra có cạnh xuống trì hoãn một thời gian ngắn so với cạnh xuống của xung vào, cạnh cuống của xung ra đến mạch tạo xung reset để phát ra xung reset thích hợp cho các mạch đếm và mạch báo tràn.

Sau đó xung mở cổng lại lên cao và xung vào được đếm trong đúng 1s . , sau đúng 1 s xung mở cổng xuống thấp và số đếm lần 2 được chốt vào. Trong suốt thời gian xuống thấp và ở cao trở lại, tổng cộng 2s, máy vẫn hiển thị số đếm lấn 1. Khi số đếm lần 2 được chốt vào máy sẽ hiển thị số đếm lần 2 mà có thể giống hay khác trước. Mạch tiếp tục hoạt động theo chu kì ở trên.

D.4 Đồng hồ số :

Phần này trình bày về đồng hồ số dạng linh kiện rời. Thực ra giờ đây mạch dạng này không còn được sử dụng nữa vì công nghệ tích hợp đã cho phép tạo ra các đồng hồ số nhỏ gọn đỡ tốn điện, nhiều chức năng hay có thể dùng vi điều khiển vi xử lí để lập trình cho đồng hồ số. Tuy nhiên đồng hồ số



dạng này cho phép người học hiểu được nguyên lí và biết được ứng dụng thực tế của mạch đếm nên vẫn được nêu ra ở đây.

Sơ đố khối của mạch như hình dưới đây :

Hình 5-65: Khối đồng hồ số (kiểu cũ)

Nguồn dao động tần số 1 Hz cung cấp cho ngõ kích ck được lấy từ mạch dao động thạch anh kết hợp cổng logic (nếu muốn chính xác), lấy từ dao động 555 (nếu muốn tương đối chính xác) hay lấy từ lưới điện xoay chiều 220V/50Hz chia áp, lọc, nắn dạng và chia tần cũng được.

Tần số 1Hz kích cho mạch đếm 7490 cho phép hiển thị hàng giây ở led 7 đoạn cùng lúc chia 10 ở ngõ ra QD cung cấp xung cho mạch đếm sau, tức là tần số chia còn 0,1Hz

Tương tự tần số 0,1Hz kích cho 7492 đếm để hiển thị hàng chục giây ở led 7 đoạn, động thời chia 6 ở ngõ ra để tạo xung kích cho hàng phút

Cứ vậy cách chia và hiển thị ở trên cho phép chia tần số tới 1/giờ và hiển thị tới hàng giờ.

Để hiển thị hàng chục giờ (chỉ là 0 hay 1) thì cần dùng 1 FF JK là đủ (đếm mod 2 dùng 1 nửa IC 74LS73) : khi QD của 7490 kế trước từ cao xuồng thấp (sau khi đã đếm đủ 9) thì sẽ tạo xung kích cho FF JK này làm nó lật trạng thái ngõ ra, tức là Q lên cao làm sáng số 1. Khi ngõ ra Q0, Q1 của 7490 và ngõ ra Q của nửa 74LS73 đầu (FF JK đầu) đều lên 1 thì khi này đồng hồ chỉ báo 12 giờ 59 phút 69 giây cộng 1 giây và ngõ ra của cổng Nand xuống thấp xoá FF và xoá mạch đếm 7490 kế đó. Hai hiển thị gắn với 2 mạch này quay về 0. Để hiển thị chữ AM, FM ta dùng FF JK thứ 2 của 74LS73: khi Q của FF JK đầu xuống thấp thì Q của FF JK thứ 2 lên cao, mức này cho phép hiển thị chữ AM, còn khi Q của FF JK đầu xuống thấp một lần nữa thì khi nàyĠ của FF JK thứ 2 sẽ lên cao tức là chữ PM được thấy còn chữ AM mất. Hiển thị AM/PM đơn giản chỉ là cấp mức áp cao để phân cực cho led hình AM/PM không phải dùng mạch giải mã như ở các hàng trước.

5.8.2. Bộ ghi dịch. Bộ ghi dịch có khả năng ghi giữ và dịch thông tin.

5.8.2.1. Cấu tạo và phân loại

a) Cấu tạo:



Bộ ghi dịch gồm một dãy các phần tử đơn bit mắc liên tiếp và đóng trên cùng một chip. Các trigơ sử dụng trong bộ ghi dịch thường là trigơ D hoặc các loại trigơ khác mắc theo kiểu D. Để ghi n bit thông tin, người ta sử dụng n trigơ, đầu ra của trigơ này mắc tới đầu vào của trigơ kế tiếp. Bộ ghi dịch ghi được n bit thông tin được gọi là bộ ghi dịch n bit. Hình 5- 37 là sơ đồ của một bộ ghi dịch 4 bit dùng trigơ D Thông tin được nạp vào bộ ghi dịch từng bit một và được đồng bộ với xung nhịp C.

Hình 5-66. Bộ ghi dịch 4 bit dịch phải

Thanh ghi, trước hết được xoá (áp xung CLEAR) để đặt các ngõ ra về 0. Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0). Ở mỗi xung kích lên của đồng hồ ck, sẽ có 1 bit được dịch chuyển từ trái sang phải, nối tiếp từ tầng này qua tầng khác và đưa ra ở ngõ Q của tầng sau cùng (FF3). Giả sử dữ liệu đưa vào là 1001, sau 4 xung ck thì ta lấy ra bit LSB, sau 7 xung ck ta lấy ra bit MSB.

Nếu tiếp tục có xung ck và không đưa thêm dữ liệu vào thì ngõ ra chỉ còn là 0 (các FF đã reset : đặt lại về 0 hết. Do đó ta phải “hứng” hay ghim dữ liệu lại. Một cách làm là sử dụng 2 cổng AND, 1 cổng OR và 1 cổng NOT như hình dưới đây.

Hình 5-67: Cho phép chốt dữ liệu trước khi dịch ra ngoài

Dữ liệu được đưa vào thanh ghi khi đường điều khiển R/W control ở mức cao (Write). Dữ liệu chỉ được đưa ra ngoài khi đường điều khiển ở mức thấp (Read).

b) Phân loại: - Phân theo cách đưa tín hiệu vào và lấy tín hiệu ra:

♦ Vào nối tiếp, ra song song (SIPO): thông tin được đưa vào thanh ghi dịch tuần tự từng bit một, số liệu được đưa ra đồng thời tức là tất cả n trigơ của thanh ghi được đọc cùng một lúc.



♦ Vào song song, ra song song (PIPO): thông tin được đưa vào và lấy ra đồng thời ở n trigơ.

♦ Vào nối tiếp, ra nối tiếp (SISO): thông tin được đưa vào và lấy ra tuần tự từng bit một.

♦ Vào song song, ra nối tiếp (PISO): thông tin được đưa vào đồng thời cả n trigơ, lấy ra tuần tự từng bit một dưới sự điều khiển của xung nhịp.

Hình 5-68: Mạch ghi dịch vào nối tiếp ra song song.\

Hình 5-69: Mạch ghi dịch vào song song ra song song

Hình 5-70: Mạch ghi dịch cho phép dịch chuyển cả 2 chiều

- Phân theo hướng dịch:

♦ Dịch phải, dịch trái, dịch hai hướng, dịch vòng



- Phân theo đầu vào:

♦ Đầu vào đơn: mỗi trigơ trong bộ ghi dịch chỉ sử dụng một đầu vào điều khiển, ví dụ như trigơ D hay các trigơ khác mắc theo kiểu D.

♦ Đầu vào đôi: các trigơ trong bộ ghi dịch sử dụng cả hai đầuvào điều khiển , ví dụ hai lối vào điều khiển của trigơ JK hay trigơ RS.

- Phân theo đầu ra:

♦ Đầu ra đơn: mỗi trigơ trong bộ ghi dịch chỉ có một đầu ra Qi (hay iQ ) được đưa ra chân của vi mạch.

♦ Đầu ra đôi: cả hai đầu ra của trigơ Qi và iQ đều được đưa ra chân của vi mạch.

c) Ứng dụng của bộ ghi dịch Bộ ghi dịch được sử dụng rộng rãi để nhớ dữ liệu, chuyển dữ liệu từ song song thành nối tiếp và ngược lại. Bộ ghi dịch là thành phần không thể thiếu được trong CPU của các hệ vi xử lý, trong các cổng vào/ra có khả năng lập trình.

Bộ ghi dịch còn được dùng để thiết kế bộ đếm, tạo dãy tín hiệu nhị phân tuần hoàn…

c1. Lưu trữ và dịch chuyển dữ liệu

Đây là ứng dụng cơ bản và phổ biến nhất của chúng. Ghi dịch n bit sẽ cho phép lưu trữ được n bit dữ liệu một thời gian mà chừng nào mạch còn được cấp điện. Hay nói cách khác dữ liệu khi dịch chuyển đã được trì hoãn một khoảng thời gian, nó tuỳ thuộc vào :

- Số bit có thể ghi dịch (số tầng FF cấu tạo nên ghi dịch)

- Tần số xung đồng hồ

c2. Tạo kí tự hay tạo dạng sóng điều khiển

Ta có thể nạp vào ghi dịch, theo cách nạp nối tiếp hay song song, một mã nhị phân của một chữ nào đó (A, B, ...) hay một dạng sóng nào đó. Sau đó nếu ta nối ngõ ra nối tiếp của ghi dịch vòng trở lại ngõ vào nối tiếp thì khi có xung ck các bit sẽ dịch chuyển vòng quanh theo tốc độ của đồng hồ. Cách này có thể điều khiển sáng tắt của các đèn (sắp xếp trên vòng tròn hay cách nào khác) Như mô phỏng sau là dạng sáng tắt của đèn led. Với tải cổng suất thì cần mạch giao tiếp công suất như thêm trans, rờ le, SCR,... đã nói ở chương 1 cũng sẽ được dùng. Cũng có thể tạo ra dạng sóng tín hiệu tuần hoàn cho mục đích thử mạch bằng cách này. Ta có thể thay đổi dạng sóng bằng cách thay đổi mã số nhị phân nạp cho ghi dịch, và thay đổi tần số xung kích ck được cấp từ mạch dao động ngoài từ 0 đến 200MHz tuỳ loại mạch ghi dịch.



Hình 5-71: Tạo dạng sóng điều khiển bởi ghi dịch

c3. Chuyển đổi dữ liệu nối tiếp sang song song và ngược lại

Các máy tính hay các bộ vi xử lí khi giao tiếp với nhau hay với các thiết bị ngoài thường trao đổi dữ liệu dạng nối tiếp khi giữa chúng có một khoảng cách khá xa. Ngoài cách dùng các bộ dồn kênh tách kênh ở 2 đầu truyền mà ta đã nói ở chương 2 thì ghi dịch cũng có thể được dùng. Các ghi dịch chuyển song song sang nối tiếp sẽ thay thế cho mạch dồn kênh và các ghi dịch chuyển nối tiếp sang song song sẽ thay thế cho mạch tách kênh. Bên cạnh ghi dịch, cũng cần phải có các mạch khác để đồng bộ, chống nhiễu, rò sai… nhằm thực hiện quá trình truyền nối tiếp hiệu quả.

Hình 5-72: Truyền dữ liệu nối tiếp

c4. Bus truyền dữ liệu

Bây giờ liệu với 8 đường dữ liệu song song vừa nhận được từ tách kênh đó (còn gọi là 1 byte), ta có thể dùng chung cho nhiều mạch được không? Sở dĩ có yêu cầu đó là vì trong máy vi tính có rất nhiều mạch liên kết với nhau bởi các đường dữ liệu địa chỉ gồm nhiều bit dữ liệu 8, 16, 32… mà ta đã biết đến nó với cái tên là bus. Vậy bus chính là các đường dữ liệu dùng chung cho nhiều mạch (chẳng hạn bus giữa các vi xử lí, các chíp nhớ bán dẫn, các bộ chuyển đổi tương tự và số,…

Chỉ có một đường bus mà lại dùng chung cho nhiều mạch, do đó để tránh tranh chấp giữa các mạch thì cần phải có một bộ phận điều khiển quyết định cho phép mạch nào được thông với bus, các mạch khác bị cắt khỏi bus. Vậy ở đây thanh ghi hay các bộ đệm 3 trạng thái được dùng

Hình dưới minh hoạ cho đường bus 8 bit nối giữa vi xử lí với bộ đếm 8 bit, bàn phím, và bộ 8 nút nhấn



Hình 5-73: Bus dữ liệu.

Giả sử rằng cả thiết bị đều cần giao tiếp với vi xử lí, nhưng chỉ có một đường truyền nếu tất cả đồng loạt đưa lên thì có thể bị ảnh hưởng lẫn nhau giữa các dữ liệu, và thông tin nhận được là không chính xác. Do đó ở đây vi xử lí sẽ quyết định: chẳng hạn nó đặt ngõ OE1 cho phép bộ đếm cho mạch đếm đưa dữ liệu lên bus còn chân OE2 và OE3 ngưng làm dữ liệu từ bàn phím và nút nhấn bị ngắt (chờ) tức ngõ ra các bộ đệm hay thanh ghi 3 trạng thái ở trạng thái tổng trở cao. Tương tự khi vi xử lí cần giao tiếp với các mạch khác. Với tốc độ xử lí hàng trăm hàng ngàn MHz thì việc dữ liệu phải chờ là không đáng kể do đó giữa các thiết bị giao tiếp với nhau rất nhanh và dường như đồng thời.



* Một số IC ghi dịch

Nhận thấy rằng các ghi dịch mô tả ở trên đều dùng các FF rời, rồi phải thêm nhiều cổng logic phụ để tạo các loại SR khác nhau. Trong thực tế ghi dịch được tích hợp sẵn các FF và đã nối sẵn nhiều đường mạch bên trong; người sử dụng chỉ còn phải làm một số đường nối bên ngoài điều khiển các ngõ cho phép thôi. Các SR cũng được tích hợp sẵn các chức năng như vừa có thể dịch trái dịch phải vừa vào nối tiếp vừa nạp song song. Ở đây là một số ghi dịch hay được dùng :

Liệt kê

7494 : 4bit vào song song, nối tiếp; ra nối tiếp

7495/LS95 : 4 bit, vào song song/nối tiếp; ra song song; dịch chuyển trái phải

7495/LS96 : 5 bit, vào nối tiếp/song song; ra song song nối tiếp

74164/LS164 : 8 bit vào song song ra nối tiếp

74165/LS765 : 8 bit, vào song song/nối tiếp; ra nối tiếp bổ túc

74166/LS166 : 8 bit; vào song song/nối tiếp; ra nối tiếp; có thể nạp đồng bộ

74194/LS194 : 4 bit vào song song/nối tiếp; ra song song; nạp đồng bộ dịch chuyển trái phải

74195/LS195 : 4 bit, vào song/nối tiếp; ra song song; tầng đầu vào ở JK

74295/LS295 : như 74194/LS194 nhưng ra 3 trạng thái

74395/LS295 : 4 bit vào song song; ra song song 3 trạng thái

74LS671/672 : 4 bit có thêm chốt

74LS673/674 : 16 bit

5.8.2.2. Hoạt động cơ bản của bộ ghi dịch Trong phần này ta giới thiệu bộ ghi dịch 4 bit nạp vào nối tiếp hoặc song song, ra nối tiếp và song song, dịch phải. Sơ đồ bộ ghi dịch này được trình bày trên hình 5- 37. Bộ ghi dịch này có thể nạp thông tin vào nối tiếp hoặc song song. Đầu ra nối tiếp được lấy ra ở trigơ cuối cùng, đầu ra song song được lấy ra đồng thời trên cả 4 trigơ. Việc nạp thông tin vào song song được thực hiện bởi một trong hai đầu vào Preset 1 và Preset 2 (đây là 2 lối vào phụ). Trước khi làm việc cần phải xoá tất cả các trigơ về trạng thái '0' nhờ lối vào Clear. Thông tin trong bộ ghi dịch này được dịch phải.

TÓM TẮT Khác với mạch logic tổ hợp, mạch logic tuần tự có tín hiệu đầu ra phụ thuộc không những tín hiệu đầu vào ở thời điểm xét mà cả vào trạng thái mạch điện sẵn có ở thời điểm đó. Đây là đặc điểm chức năng logic của mạch tuần tự. Để nhớ trạng thái mạch điện, mạch tuần tự phải có phần tử nhớ - đó là các trigơ.

1- Tính chất cơ bản của Trigơ

Trigơ là linh kiện logic cơ bản của mạch số. Trigơ có hai trạng thái ổn định, dưới tác dụng của tín hiệu bên ngoài có thể chuyển đổi từ trạng thái ổn định này sang trạng thái ổn định kia, nếu không có tác dụng tín hiệu bên ngoài thì nó duy trì mãi trạng thái ổn định vốn có. Vì thế, trigơ có thể được dùng làm phần tử nhớ của số nhị phân.



2- Quan hệ giữa chức năng logic và hình thức cấu trúc của trigơ

Chức năng logic và hình thức cấu trúc của trigơ là hai khái niệm khác nhau. Chức năng logic là quan hệ giữa trạng thái tiếp theo của đầu ra với trạng thái hiện tại của đầu ra và các tín hiệu đầu vào. Do chức năng logic khác nhau mà trigơ được phân thành các loại RS, D, T, JK. Còn do hình thức cấu trúc khác nhau mà trigơ lại được phân thành loại trigơ thường và loại trigơ chính phụ.

Một trigơ có chức năng logic xác định có thể thực hiện bằng các hình thức cấu trúc khác nhau. Ví dụ, các trigơ cấu trúc loại chính phụ và loại thường đều có thể thực hiện chức năng của một trigơ khác. Nghĩa là cùng một cấu trúc có thể đảm trách những chức năng khác nhau.

3- Mạch tuần tự cụ thể có rất nhiều chủng loại. Chương này chỉ giới thiệu một số loại mạch tuần tự điển hình: bộ đếm, bộ ghi dịch…Đồng thời với việc nắm vững cấu trúc, nguyên lý công tác và đặc điểm của các mạch tuần tự đó, chúng ta cũng phải nắm vững được đặc điểm chung của mạch tuần tự và phương pháp chung khi phân tích và thiết kế mạch tuần tự.



CHƯƠNG 6

MẠCH PHÁT XUNG VÀ TẠO DẠNG XUNG

Hầu hết các hệ thống kỹ thuật số đều yêu cầu một vài loại dạng sóng định thời, ví dụ một nguồn xung của bộ dao động cần thiết cho tất cả các hệ thống tuần tự định thời. Trong các hệ thống kỹ thuật số, một dạng sóng xung vuông thường được sử dụng nhất. Sự tạo ra các dạng sóng xung vuông được gọi là bộ đa hài.

Có ba loại bộ đa hài:

• Bộ dao động đa hài (chạy tự do).

• Bộ đa hài đơn ổn (một nhịp).

• Bộ đa hài hai trạng thái ổn định (trigơ).

Một bộ dao động đa hài chỉ là một bộ dao động để tạo ra dạng xung. Nó có hai trạng thái chuẩn mà không yêu cầu sự kích hoạt từ bên ngoài. Bộ này thường được dùng làm xung điều khiển cho các mạch tuần tự.

Một bộ đa hài đơn ổn chỉ có một trạng thái ổn định, tức là trong điều kiện trạng thái ổn định thì đầu ra của nó cố định. Đầu ra này ở trạng thái LOW hoặc ở trạng thái HIGH. Mạch này cần một xung kích khởi từ bên ngoài để cho mạch chuyển sang trạng thái khác. Mạch này vẫn giữ nguyên trạng thái cũ trong một khoảng thời gian, khoảng thời gian này phụ thuộc vào các thành phần được dùng trong mạch. Trạng thái của mạch này được xem là trạng thái ổn định bởi vì nó phục hồi trở về trạng thái ổn định mà không cần bất kỳ xung kích hoạt nào từ bên ngoài. Độ rộng của xung kích khởi rất nhỏ, độ rộng của xung đầu ra chỉ phụ thuộc vào khoảng thời gian mà mạch giữ lại ở trạng thái ổn định. Mạch này được gọi là mạch một nhịp (one-shot) bởi vì một xung kích khởi chỉ tạo được một xung nhưng độ rộng xung lại khác. Mạch này rất hữu dụng bởi vì nó có thể tạo ra một xung tương đối dài (hàng chục mili giây) từ một xung hẹp, do đó nó còn được gọi là bộ giảm xung (pulse stretcher).

Ví dụ, một bộ vi xử lý có thể phát tín hiệu cho một thiết bị bên ngoài để in một nội dung nào đó bằng cách truyền qua một xung. Thiết bị đầu ra nói chung có tốc độ chậm hơn bộ vi xử lý, do đó nó yêu cầu một xung tín hiệu trong một khoảng thời gian lâu hơn. Điều này đạt được bằng một mạch giao tiếp có chứa bộ đa hài đơn ổn. Một mạch đa hài trong đó cả hai trạng thái đều ổn định thì được gọi là mạch đa hài hai trạng thái ổn định hay trigơ. Mạch này thực hiện việc chuyển tiếp từ một trạng thái ổn định này sang một trạng thái ổn định khác chỉ lúc xung kích khởi được áp vào. Mạch này thường được dùng làm các thành phần trong bộ nhớ trong các hệ thống kỹ thuật số và đã được thảo luận ở chương 5.

Chương này tập trung vào sơ đồ, nguyên tắc hoạt động, ứng dụng của các mạch dao động đa hài, mạch dao động đa hài đợi, trigơ Schmitt dựa trên các cổng TTL, CMOS và IC định thời 555. Sau chương này độc giả có thể tự thiết kế các mạch dao động theo các yêu cầu cơ bản cho các ứng dụng khác nhau.

6.1. MẠCH PHÁT XUNG

6.1.1. Mạch dao động đa hài cơ bản cổng NAND TTL



Cổng NAND khi làm việc trong vùng chuyển tiếp có thể khuếch đại mạnh tín hiệu đầu vào. Nếu 2 cổng NAND được ghép điện dung thành mạch vòng như hình 6-1 ta được bộ dao động đa hài.VK là đầu vào điều khiển, khi ở mức cao mạch phát xung, và khi ở mức thấp mạch ngừng phát.

Hình 6-1. Bộ dao động đa hài cấu trúc bằng cổng NAND

Nếu các cổng I và II thiết lập điểm công tác tĩnh trong vùng chuyển tiếp và VK = 1, thì mạch sẽ phát xung khi được nối nguồn. Nguyên tắc làm việc của mạch như sau: Giả sử do tác động của nhiễu làm cho Vi1 tăng một chút, lập tức xuất hiện quá trình phản hồi dương sau:

Khi đó, cổng I nhanh chóng trở thành thông bão hoà, cổng II nhanh chóng ngắt, mạch bước vào trạng thái tạm ổn định. Lúc này, C1 nạp điện và C2 phóng điện theo mạch đơn giản hoá được thể hiện trong hình 6-2. C1 nạp đến khi Vi2 tăng đến ngưỡng thông VT, trong mạch xuất hiện quá trình phản hồi dương như sau:

Kết quả quá trình này là: cổng I nhanh chóng ngắt còn cổng II thông bão hoà, mạch điện bước vào trang thái tạm ổn định mới. Lúc này C2 nạp điện còn C1 phóng cho đến khi Vi1 bằng ngưỡng thông VT làm xuất hiện quá trình phản hồi dương đưa mạch về trạng thái ổn định ban đầu. Mạch không ngừng dao động, khi bỏ qua điện trở đầu ra của các cổng NAND, dựa vào hình 6-2 giản đồ xung của mạch được thể hiện trên hình 6-3.

Hình 6-2. Mạch vòng nạp phóng điện của tụ C1, C2



Hình 6-3. Dạng sóng gần đúng của điện áp tại các điểm trên mạch bộ dao động đa hài.

Vì thời gian nạp điện nhanh hơn thời gian phóng, nên thời gian duy trì trạng thái ổn định tạm thời phụ thuộc vào thời gian nạp điện của hai tu điện C1 và C2. Từ hình 6-2 ta có thời gian nạp điện của tu C1 là

τ1 = (Rf2 // R1) C1, thời gian để Vi2 nạp điện đến VT là:

Nếu Rf1=Rf2=Rf, C1=C2=C, VOH=3 V, VOL=0,35 V, VT = 1,4 V thì ta có:

T ≈2(R f // R1 ).C

T là chu kỳ của tín hiệu đa hài lối ra.

6.1.2. Mạch dao động đa hài vòng RC

Hình 6-4. Bộ dao động vòng và dạng sóng



Bộ dao động vòng có cấu trúc gồm 3 cổng NAND mắc nối tiếp như hình 6-4. Phản hồi dương từ Vo đến Vi1 làm cho mạch này không có trạng thái ổn định. Tần số của tín hiệu lối ra phụ thuộc vào thời gian trễ của cổng NAND, và không thể điều chỉnh được tần số này. Tần số của mạch phát sẽ điều chỉnh được khi một mạch trễ RC được mắc thêm vào mạch như hình 6-5. Tần số dao động của mạch điều chỉnh được thông qua giá trị của tụ điện C và điện trở R.

Hình 6-5. Bộ dao động đa hài có mạch RC

6.1.3. Mạch dao động đa hài thạch anh

Để có các tín hiệu đồng hồ có tần số chính xác và có độ ổn định cao, các mạch đa hài trình bày trên đây không đáp ứng được. Tinh thể thạch anh thường được sử dụng trong các trường hợp này. Thạch anh có tính ổn định tần số tốt, hệ số phẩm chất rất cao dẫn đến tính chọn lọc tần số rất cao. Hình 6-6 là một mạch dao động đa hài điển hình sử dụng tinh thể thạch anh. Tần số của mạch dao động chỉ phụ thuộc vào tinh thể thạch anh mà không phụ thuộc vào giá trị các tụ điện và điện trở trong mạch.

Hình 6-6. Mạch dao động đa hài thạch anh

6.1.4. Mạch dao động đa hài CMOS Hình 6-7a là mạch dao động đa hài cơ bản sử dụng hai cổng NOR CMOS và các linh kiện định thời trở và tụ. Giản đồ xung của mạch được thể hiện trên hình 6-7b. Chu kỳ dao động của mạch được tính gần đúng như sau:

Hình 6-7. Bộ dao động đa hài dùng cổng NOR CMOS và giản đồ xung



T = T1 + T2 = RC.ln ⎟⎟⎠

⎞⎜⎜⎝

⎛+

− T

D

TD

D

VE

VEE

Nếu giả thiết VT = ED/2 thì T1 = T2, khi đó T = RCln4 ≈ 1,4RC.

6.2. TRIGƠ SCHMIT

Hình 6-8. Sơ đồ nguyên lý của trigơ Schmit

Hình 6-8 là sơ đồ nguyên lý của trigơ schmitt, hay còn được gọi là bộ đảo pha trigơ schmit. Nó gồm 3 phần: mạch đầu vào, mạch schmit và tầng công suất lối ra. Nguyên tắc làm việc của mạch như sau: Nếu VB1 ở mức thấp thì T1 ngắt, T2 thông bão hoà và ngược lại nếu VB1 ở mức cao thì T1 thông bão hoà, T2 ngắt. Khi VB1 tăng từ mức thấp lên mức cao đến trị số VBE1 = VB1 - ILR3 = 0,5 V thì T1 bắt đầu chuyển từ trạng thái ngắt vào trạng thái khuếch đại. Do VB1 tiếp tục tăng nên VCE1 = VBE2 giảm xuống. Sau khi T2 rời khỏi trạng thái bão hoà mà VB1 tiếp tục tăng thì xảy ra quá trình phản hồi dương sau:

Nhờ phản hồi dương mạch điện nhanh chóng chuyển sang trạng thái T1 thông bão hoà, T2 ngắt. Nếu VB1 sau khi tăng đến cực đại thì bắt đầu giảm; khi VB1 giảm đến mức làm T1 ra khỏi vùng bão hoà, T2 ra khỏi vùng ngắt thì mạch điện lại xảy ra quá trình phản hồi dương sau:

Kết quả mạch điện nhanh chóng lật sang trạng thái T1 ngắt, T2 thông bão hoà. Chúng ta gọi giá trị điện áp đầu vào VI trong quá trình tăng lên của nó đạt đến ngưỡng làm lật mạch schmit để đầu ra từ mức cao xuống mức thấp là ngưỡng trên VT+ và giá trị ngược lại là ngưỡng dưới của trigơ schmit VT-(hình 6- 9). Hiệu điện áp tương ứng với ngưỡng trên và ngưỡng dưới được gọi là đọ chênh lệch điện áp chuyển mạch

ΔV = VT+ - VT-.



Hình 6-9. Dạng sóng đầu vào VI và đầu ra VO của trigơ schmit

Trigơ schmit thực chất là một bộ so sánh hai ngưỡng nên nó được dùng ứng dụng khác nhau như: Các mạch dao động, các mạch so sánh, lọc nhiễu v.v..

6.3. MẠCH ĐA HÀI ĐỢI Mạch đa hài đợi có một trạng thái ổn định và một trạng thái tạm ổn định. Khi có tác dụng của xung ngoài, mạch có thể chuyển đổi từ trạng thái ổn định sang trạng thái tạm ổn định. Sau khi duy trì một thời gian, mạch sẽ tự động quay lại trạng thái ổn định. Thời gian tạm ổn định phụ thuộc vào các thông số của mạch mà không phụ thuộc vào xung kích. Mạch đa hài được ứng dụng trong các mạch định thời, tạo dạng xung, trễ v.v..

6.3.1. Mạch đa hài đợi CMOS

1. Mạch đa hài đợi kiểu vi phân

Hình 6-10. Đa hài đợi kiểu vi phân dùng cổng NOR CMOS

Hình 6-11. Dạng sóng của mạch đa hài đơi kiểu vi phân



Hình 6-10 là sơ đồ nguyên lý của mach đa hài đợi kiểu vi phân. Tại trạng thái ổn định, VI=0 thì VO1=ED, VI2=ED, VO2=0. Khi có một xung kích thích lối vào làm cho cổng 1 nhanh chóng cấm và lối ra bằng 0, xem giản đồ 6-11. Mạch điện RC sẽ nạp điện cho tụ điện C. Trong quá trình nạp, điện áp VI2 tăng dần đến ngưỡng VT và làm cổng 2 đóng, điện áp VO2=0. Khi đó, cổng 1 nhanh chóng chuyển về trạng thái cấm và làm cho mạch đa hài đợi trở về trạng thái ổn định. Độ rộng xung tại đầu ra của mạch được xác định bằng công thức sau:

TW = (R + R0).C.ln ⎟⎟⎠

⎞⎜⎜⎝

⎛− TD

D

VEE

trong đó R0 là điện trở đầu ra của cổng 1, nếu VT=ED/2 thì T W =0,7(R+R0)C

2. Mạch đa hài đợi kiểu tích phân

Hình 6-12. Đa hài đợi kiểu tích phân dùng cổng NOR CMOS

Hình 6-13. Dạng sóng của mạch đa hài đơi kiểu tích phân

Hình 6-12 biểu diễn sơ đồ nguyên lý của mạch đa hài đợi kiểu tích phân. Tại trạng thái ổn định, VI=1 thì VO1=0, VI2=0, VO2=0. Khi lối vào VI chuyển từ 1 xuống 0 lối ra VO1 nhảy từ trạng thái 0 lên 1 và đồng thời mạch RC bắt đầu tích điện cho tụ điện C, khi điện áp VI2 = VT điện áp lối ra VO2 chuyển xuống trạng thái 0. Sau khi hết xung lối vào tụ điện phóng điện thông qua trở R và mạch trở về trạng thái ổn định.

Độ rộng xung lối ra của mạch đa hài đợi được tính theo công thức:

TW = (R + R0).C.ln ⎟⎟⎠

⎞⎜⎜⎝

⎛− TD

D

VEE



trong đó R0 là điện trở đầu ra của cổng 1, nếu VT=ED/2 thì T W =0,7(R+R0).C

3. Mạch đa hài đợi dùng trigơ Schmitt Dưạ vào đặc tính so sánh của trigơ Schmitt, mạch nguyên lý chỉ ra trên hình 6-14 là bộ đa hài đợi. Độ rộng xung lối ra phụ thuộc vào ngưỡng trên của trigơ Schmitt và giá trị của tụ điện C và điện trở R theo công thức sau:

TW = R.C.ln ⎟⎟⎠

⎞⎜⎜⎝

⎛− +

TD

D

VEE

nếu VT=ED/2 thì TW = 0,7RC

Hình 6-14. Sơ đồ nguyên lý và giản đồ thời gian của mạch đa hài dùng trigơ Schmitt

6.3.2. Mạch đa hài đợi TTL Hình 6-15 là sơ đồ nguyên lý mạch đa hài đợi họ TTL, trong đó các cổng 1, 2, 3 cấu trúc lên mạch flip-flop, cổng 4,5 là mạch tạo dạng xung. Các cổng này thuộc họ TTL nên có mức logic 1 là 3,6 V và logic 0 là 0,3 V. Đầu vào V2 biểu thị sử dụng mạch đảo. Mạch đảo này thông bão hoà thì V2 ~ 0,7 V, còn ngưỡng thông của nó cỡ 0,6 V. Tại trạng thái ổn định P = P’ = 0. Mạch đảo đầu vào V2 là bộ khuếch đại transistor emitter chung ở trạng thái bão hoà và khi đó V2 = 0,7 V, V3 = 0 , V1 = 1, Q = 0, Q = 1. Khi có xung dương tác động ở đầu vào thì P = 1, P’ = 1, V1 = 0, Q = 1, Q = 0, mạch ở trạng thái tạm ổn định. Do Q = 0 khoá cổng 4, nên sau khi bị kích thích bởi sườn dương xung P thì mạch bị cách ly khỏi xung P.

Hình 6-15. Sơ đồ nguyên lý mạch đa hài đợi họ TTL

Vì điện áp trên tụ C không tăng đột biến nên khi V1 từ mức cao 3,6 V đột biến xuống 0,3 V thì V2 từ mức 0,7 V đột biến xuống -2,6 V. Bắt đầu quá trình nạp điện của tụ điện C. V2 tăng dần lên. Khi V2 Tăng lên đến ngưỡng thông 0,6 V thì sinh ra quá trình phản hồi dương sau:



V2↑→V3↓→V1 ↑→Q↓

Quá trình này làm mạch nhanh chóng trở về trạng thái ổn định ban đầu V3 = 0 , V1 = 1, Q = 0, Q = 1. Tiếp đó tụ điện C phóng điện, V2 dần dần hồi phục về 0,7 V. Hình 6-16 chỉ ra giản đồ xung của mạch đa hài đợi họ TTL với giả thiết thời gian trễ truyền đạt của các cổng và bộ đảo pha đều bằng tpd.

Độ rộng xung ra được tính theo công thức T W = 0,7RC. Mạch dao động đa hài đợi được thiết kế sẵn trong một số họ IC TTL như 74LS121, 74LS123 … bằng cách thay đổi các giá trị tụ và trở mắc ngoài sẽ cho các xung lối ra mong muốn.

Hình 6-16. Giản đồ xung của mạch dao động đa hài đợi TTL với giả thiết độ trễ của các cổng là tpd.

6.4. IC ĐỊNH THỜI Bộ định thời 555 được sử dụng rất rộng rãi trong các bộ dao động đa hài, đa hài đợi, và các bộ so sánh v.v… Hình 6-17 là sơ đồ khối nguyên lý của IC định thời này, trong đó chức năng của các chân được chỉ ra trong bảng sau:



Chân Chức năng Chân Chức năng

1 Đất - GND 5 Điện áp điều khiển

2 Chân kích thích 6 Chân ngưỡng

3 Đầu ra 7 Đầu phóng điện

4 Xóa - Reset 8 Nguồn - Vcc

Hình 6-17. Sơ đồ khối nguyên lý của IC định thời 555

Một vài ứng dụng của IC định thời 555

1) Trigơ Schmitt

Hình 6-18 là sơ đồ nguyên lý của trigơ schmitt dùng IC 555. Với sơ đồ này ngưỡng trên VT+ = 2/3.EC1 và ngưỡng dưới VT- = 1/3.EC1

Độ chênh lệch điện áp ΔV = VT+ - VT- = 1/3.EC1. Nếu đưa điện áp vào đầu vào C-V thì có thể điều chỉnh được VT+ ,VT- và ΔV



Hình 6-18. Mạch trigơ Schmitt dùng IC 555

2) Mạch đa hài đợi Hình 6-19 là sơ đồ nguyên lý và giản đồ thời gian của mạch đa hài đợi dùng IC 555, trong đó RC là mạch định thời. Độ kéo dài xung lối ra được xác định bằng công thức W T ≈RCln 3≈1,1RC. Mạch dao động đa hài đợi này yêu cầu độ rộng xung lối vào nhỏ hơn độ rộng xung lối ra, nếu nó lớn hơn thì yêu cầu dùng thêm mạch vi phân ở lối vào.

Hình 6-19. Mạch đa hài đợi dùng IC 555 và dạng sóng

3) Mạch đa hài

Hình 6-20. Mạch đa hài dùng IC 555 và dạng sóng

Hình 6-20 là sơ đồ mạch đa hài và dạng sóng, điện trở R1, R2 và tụ điện C đóng vai trò là mạch định thời. Chu kỳ đao động của tín hiệu lối ra được xác định thông qua thời gian phóng và nạp của tụ điện C như sau:

TM1 = (R1 +R2) C.ln2 = 0,7(R1 +R2).C

TM2 = R2.C.ln2 = 0,7R2.C

T = TM1 + TM2 = 0,7 (R1 +2R2) C



f = 1/T = CRR ).2(

43,1

21 +

Như ta thấy xung lối ra có độ lấp đầy phụ thuộc vào cả điện trở R1 và R2 và không thể tạo ra xung vuông với độ lấp đầy bằng 50% thông qua việc thay đổi giá trị R1 và R2. Để có được xung vuông với độ lấp đầy bằng 50%, người ta sử dụng mạch có thêm 2 diode khi đó trở phóng và nạp điện cho Tụ có thể thay đổi độc lập và tạo ra xung mong muốn. Hình 6-21 là sơ đồ nguyên lý của mạch đa hài dùng IC 555 mà độ lấp đầy có thể thay đổi được.

Hình 6-21. Mạch đa hài điều chỉnh được độ lấp đầy xung dùng IC 555

TÓM TẮT Trong chương này chúng ta đã tìm hiểu các mạch tạo xung. Mạch dao động xung tự kích không cần tín hiệu ngoài đưa vào; sau khi được cấp nguồn một chiều mạch tự động sinh ra xung vuôn. Thuộc loại dao động tự kích này có các mạch: bộ dao động đa hài cơ bản cổng NAND họ TTL, bộ dao động vòng, bộ dao động thạch anh, bộ dao động đa hài cơ bản CMOS. Mạch tạo dạng xung không tự động phát xung nhưng có thể biến tín hiệu đàu vào hình dạng khác thành xung vuông theo yêu cầu của mạch số. Trong số mạch tạo dạng xung, chúng ta đã tìm hiểu: trigơ Schmit và đơn ổn.

Cách mạch phát xung và tạo dạng xung trên đây, ngoài dùng làm xung đồng hồ ra còn có ứng dụng vo cùng rộng rãi trong các hẹ thống xung - số. Bộ dao động đa hài thường dùng làm bộ tạo xung chuẩn thời gian và chuẩn tần số. Mạch đơn ổn thường dùng để định thời và làm trễ xung. Trigơ Schmit ngoài ứng dụng tạo dạng xung còn ứng dụng so sánh mức và giám sát mức…



CHƯƠNG 7

BỘ NHỚ BÁN DẪN 7.1. KHÁI NIỆM CHUNG

Bộ nhớ bán dẫn thay thế các loại bộ nhớ bằng vật liệu từ. Các tiến bộ mới của công nghệ bán dẫn trong thời gian gần đây đã cung cấp nhiều mạch nhớ loại MSI và LSI có độ tín cậy cao và giá thành hạ. Vào đầu thập kỷ 60 của thế kỷ 20, giá thành thương phẩm của một bit nhớ vào khoảng 2 USD. Đến nay (những năm đầu thế kỷ 21), giá thương phẩm của 128 Mbyte vào khoảng 20 USD. Như vậy giá thành thương phẩm của một bit nhớ sau khoảng 40 năm đã giảm đi khoảng 105.106 lần. Bộ nhớ bán dẫn điển hình có các tế bào nhớ sắp xếp theo hình chữ nhật, gắn trong khối hộp nhỏ bằng nhựa dạng DIP (Dual in line package). Tế bào nhớ cơ bản là một mạch trigơ, transistor hay mạch có khả năng tích trữ điện tích, tế bào nhớ này dùng để lưu trữ một bit tin. Trong phần này giới thiệu một số bộ nhớ bán dẫn cơ bản.

Trên thực tế có rất nhiều dạng bộ nhớ, cụ thể như:

- Bộ nhớ cơ khí: hệ thống công tắc hình trống/cam…

- Bộ nhớ từ: đĩa cứng, đĩa mềm, băng từ …

- Bộ nhớ quang: đĩa CD ROM, băng giấy đục lỗ …

So với các bộ nhớ trên, bộ nhớ bán dẫn có một số ưu điểm như tốc độ xử lý, kích thước nhỏ gọn, dễ dàng trong điều khiển việc truy xuất dữ liệu... Trong thực tế khi sử dụng bộ nhớ bán dẫn, người ta thường lưu ý các thông số sau:

Hình 7.1: Bộ nhớ bán dẫn

Các BUS là một tập hợp các dây dẫn được sử dụng để mang tín hiệu đi trao đổi thông tin giữa các thiết bị trong hệ vi xử lý. Điển hình một máy tính 8 bit có các thanh ghi với độ rộng 8 bit và 8 đường trong 1 BUS dữ liệu. Một máy tính 16 bit có các thanh ghi 16 bit, BUS dữ liệu có 16 đường … Có thể dùng hình ảnh đường giao thông để minh hoạ các BUS (Hình 4.2): trên đường giao thông có nhiều địa điểm như A, B, C, D … Nếu chỉ dùng dây điện để nối (nối cứng) ta phải tốn rất nhiều đường dây để liên kết giữa các địa điểm lại với nhau nhưng khi đi trên đường, lái xe dù không thông thạo vùng này cứ đi dọc xa lộ là có thể tìm đến địa điểm cần đến. Rõ ràng với một BUS ta có thể liên kết nhiều thiết bị trong hệ vi xử lý lại với nhau (mỗi thiết bị có thể xem như một địa điểm trên đường giao thông còn xe mang thông tin trao đổi giữa các thiết bị trong hệ thống).



Hình 7.2: Minh hoạ BUS thông qua hình ảnh đường giao thông.

Dựa vào tính chất thông tin tải trên Bus, người ta phân làm ba loại chính:

Tuyến địa chỉ: đây là bus 1 chiều, được sử dụng để xác định địa chỉ của vùng nhớ trong bộ nhớ bán dẫn, nơi mà bộ nhớ chọn để truy xuất dữ liệu.

Tuyến điều khiển: đây là bus 1 chiều nhưng hình vẽ tổng quan thì xem như hai chiều. Tuyến này xác định việc đọc hay viết dữ liệu trên bộ nhớ bán dẫn. Cụ thể, dữ liệu được viết vào vùng nhớ được chọn hay từ đó xuất đi. Ngoài ra, cho phép bộ nhớ ngưng làm việc (treo: không dùng đến) cũng do tín hiệu trên tuyến điều khiển này quyết định.

Tuyến dữ liệu: đây là bus 1 chiều với ROM và là 2 chiều với các bộ nhớ khác, được sử dụng để mang dữ liệu từ vùng nhớ được chọn bởi tuyến địa chỉ trong bộ nhớ đến các thiết bị khác như CPU, ROM, RAM và các cổng nhập/xuất (I/O) trong hệ thống.

Thời gian truy xuất (Access Time) là thời gian cần thiết để thực hiện hoạt động đọc, nghĩa là thời gian từ lúc bộ nhớ nhận được địa chỉ mới ở đầu vào cho đến khi dữ liệu đã sẵn sàng cho đầu ra. Ký hiệu at hay tACC.

Dung lượng (Capacity): Nói lên số bit tối đa có khả năng lưu trữ trong bộ nhớ. Ví dụ có một bộ nhớ lưu trữ được 2048 từ 8 bit. Như vậy bộ nhớ có dung lượng của bộ nhớ là 2048 x 8, trong đó đại lượng thứ nhất (2048) là tổng số từ, và đại lượng thứ hai (8) là số bit trong mỗi từ (kích cỡ từ). Số từ trong bộ nhớ thường là bội số của 1024.

Đơn vị chuyển đổi như sau:

1 byte = 8 bit

1Kbyte = 210 = 1024 bit

1Mbyte = 2020 = 1,048,576 bit

1Gbyte = 230 = 1,073,741,824 bit

Ô nhớ (Memory Cell): là phần tử, linh kiện điện tử có khả năng lưu trữ một bit đơn (1 hay 0). Ví dụ như flip – flop (FF), tụ tích điện, một vết trên băng từ.

Từ nhớ (Memory Word): là một nhóm bit trong bộ nhớ biểu diễn các chỉ thị hay dữ liệu thuộc loại nào đó. Ví dụ như thanh ghi gồm 8 Flip-Flop có thể xem như là bộ nhớ có khả năng nhớ 1 từ mã 8 bit. Kích cỡ từ trong một hệ thống điện tử số thường biến thiên trong khoảng 4 đến 64 bit.

7.2 TỔ CHỨC BỘ NHỚ BÁN DẪN



7.2.1 Hoạt động của bộ nhớ

Để minh hoạ việc truy xuất dữ liệu trong bộ nhớ bán dẫn, có thể mượn hình ảnh tủ đựng hồ sơ trong các công sở (hình 4.3 a). Mỗi một hộc tủ trong tủ hồ sơ được đánh số theo nguyên tắc như sau: chữ số đầu tiên (đánh theo hệ 16) của hộc là con số chỉ thứ tự hàng của hộc này; chữ số đầu thứ hai (cũng đánh theo hệ 16) của hộc là con số chỉ thứ tự cột của hộc này. Do đó mỗi một hộc tủ đều có một mã địa chỉ được ghi dưới dạng mã 16 riêng, chỉ ra vị trí của hộc trên tủ hồ sơ. Giả sử khi muốn đưa một hồ sơ mới (dữ liệu) vào hộc tủ có mã số là 03, ta chỉ việc trùng phùng từ hàng 0 với cột 3 là gặp hộc tủ này. Việc ghi hay nạp dữ liệu là tuỳ vào tuyến điều khiển.

Khi số hộc tủ không đủ để giữ số hồ sơ cần lưu trữ, người ta mua thêm một tủ cùng loại với tủ cũ và việc đánh số địa chỉ tương tự như cũ. Lúc này việc đánh số phân biệt giữa 2 tủ giống như lập mã vùng trong thuê bao điện thoại: có thể xem tủ thứ nhất là vùng 1 và tủ mới mua là vùng 2 (hình 4.3 b). Khi cần liên hệ dữ liệu trong cùng một vùng thì không cần sử dụng mã vùng (giống như gọi điện thoại nội hạt), chỉ khi liên hệ giữa hai vùng khác nhau lúc này mới sử dụng đến mã vùng (giống như gọi điện thoại liên tỉnh). Nghĩa là hồ sơ khi trao đổi trong cùng một tủ, ta không cần sử dụng thêm một số nào trong mã địa chỉ nhưng muốn chuyển hồ sơ từ tủ này sang tủ kia bắt buộc phải sử dụng thêm một con số nữa trong mã địa chỉ (tương tự như mã vùng khi gọi điện thoại). Cụ thể, tủ cũ thêm số 0 vào bên trái của mã địa chỉ còn tủ mới thêm số 1 vào bên trái của mã địa chỉ. Như vậy 001; 011; 034; 075… là các địa chỉ của các hộc trong tủ cũ và 101; 111; 134; 175 là các địa chỉ của các hộc trong tủ mới (cùng vị trí vật lý nhưng khác tủ).

(a)



(b)

Hình 7.3: Hình ảnh minh hoạ việc truy xuất dữ liệu trong bộ nhớ bán dẫn

Minh hoạ việc đánh số trên qua hình 7.4. Bên trái là một số điện thoại thật, tương ứng với bên phải là cách đánh số địa chỉ trong bộ nhớ bán dẫn theo mã hexa.

Hình 7.4: Minh hoạ việc đánh số trên vùng địa chỉ của bộ nhớ bán dẫn.

Hình 7.5 minh hoạ một bộ nhớ RAM trong chương trình mô phỏng SMS 32v23 trình bày nội dung và cách đánh địa chỉ cho từng ô nhớ chứa nội dung như cách thức ở tủ hồ sơ vừa nêu ở trên.



Hình 7.5: Bộ nhớ RAM trong chương trình mô phỏng SMS 32v23

Cho ví dụ đơn giản minh hoạ về nguyên tắc hoạt động của bộ nhớ bán dẫn: khi bạn muốn gởi một lá thư cho bạn mình đang sống ở Pháp, bạn phải ghi địa chỉ của bạn mình vào bì thư: đó chính là thông tin trên tuyến địa chỉ, xác định nơi mà lá thư của bạn sẽ đến; viết vào thư những thông tin mà mình muốn gởi rồi cho vào bì thư dán lại: đó là thông tin trên tuyến dữ liệu; đến bưu điện để xác nhận việc mình sẽ gởi lá thư đó sang Pháp theo địa chỉ ghi trên bì thư: đó là thông tin yêu cầu đặt trên tuyến điều khiển. Như vậy việc trao đổi thông tin trên bộ nhớ bán dẫn cũng tương tự như việc trao đổi thư từ theo dạng truyền thống mà thôi! Sự phối hợp nhịp nhàng giữa 3 tuyến sẽ giúp bộ nhớ hoàn thành tốt công việc của mình: lưu trữ và trao đổi thông tin.

Hình 7.6 minh hoạ sơ đồ khối tiêu biểu cho một ROM, gồm có đầu vào địa chỉ, đầu vào điều khiển và đầu ra dữ liệu.

Giả sử ROM đã được lập trình với dữ liệu minh hoạ như ở hình 7.7. Có thể có 16 từ dữ liệu (nhóm 8 bit) riêng biệt được ghi vào 16 địa chỉ khác nhau dưới dạng nhị phân.

HOẠT ĐỘNG ĐỌC

Để đọc một từ dữ liệu từ ROM, ta phải làm như sau: áp đầu vào địa chỉ thích hợp, sau đó kích hoạt đầu vào điều khiển.



Hình 7.6: Sơ đồ minh hoạ 3 tuyến: dữ liệu, địa chỉ, điều khiển

Hình 7.7: Bảng dữ liệu tương ứng với các địa chỉ trong ROM

Ví dụ muốn đọc dữ liệu tại địa chỉ 0111 của ROM (hình 7.5) ta phải đưa A3A2A1A0 = 0111 vào

các chân địa chỉ, sau đó áp dụng trạng thái thấp choCS .

Đầu vào địa chỉ được giải mã bên trong ROM để chọn được dữ liệu đúng là 11101101. Giá trị này sẽ xuất hiện tại đầu ra D7 đến D0.

7.3. CẤU TRÚC BỘ NHỚ BÁN DẪN

7.3.1. Bộ nhớ ROM



Bộ nhớ chỉ đọc được (ROM) là một dạng của bộ nhớ bán dẫn mà nó được thiết kế giữ cho dữ liệu không thay đổi. Khi hoạt động dữ liệu mới không thể viết vào ROM được mà chỉ có thể đọc được.

ROM được sử dụng để lưu trữ dữ liệu và tin tức. Nó không làm thay đổi dữ liệu trong suốt quá trình hoạt động của hệ thống. ROM chủ yếu thực hiện chức năng đọc là chính.

7.3.1.1 Sớ đồ khối của ROM

Hình 7.8 minh họa sơ đồ khối tiêu biểu cho một ROM, gồm có đầu vào địa chỉ, đầu vào điều khiển và đầu ra dữ liệu.

Hình 7-8: Sơ đồ khối cơ bản của ROM

Giả sử ROM đã được lập trình với dữ liệu minh họa như ở hình 7-9. 16 từ dữ liệu khác nhau được ghi vào 16 địa chỉ khác nhau dưới dạng nhị phân. Người ta còn sử dụng số thập lục phân để biểu diễn dữ liệu đã lập trình (hình 7.10).



Hình 7.9: Bảng minh họa dữ liệu nhị phân tại mỗi địa chỉ.



Hình 7-9: Bảng minh họa dữ liệu hệ thập lục phân tại mỗi địa chỉ.

7.3.1.2 Cấu trúc của ROM

Cấu trúc bên trong của ROM rất phức tạp. Hình 17-10 là sơ đồ đơn giản mô tả cấu trúc bên trong của một ROM có dung lượng 16x8. Gồm có 4 phần cơ bản: mảng thanh ghi, bộ giải mã hàng, bộ giải mã cột, bộ đệm đầu ra.

Mảng thanh ghi (Resister array) lưu trữ dữ liệu được lập trình vào ROM. Mỗi thanh ghi gồm một ô nhớ bằng số kích thước từ. Trong trường hợp này mỗi thanh ghi chứa một từ 8 bit. Các thanh ghi được sắp xếp theo ma trận vuông, các thanh ghi ở đây là thanh ghi “ chết ”, không ghi thêm được.



Hình 7-10: Cấu trúc của ROM có dung lượng 16x8.

Vị trí của từng thanh ghi được định rõ qua số hàng và số cột cụ thể. 8 đầu ra dữ liệu của mỗi thanh ghi được nối vào một đường dữ liệu bên trong chạy qua toàn mạch. Mỗi thanh ghi có hai đầu vào cho phép. Cả hai phải ở mức cao thì dữ liệu ở thanh ghi mới được phép đưa vào dường truyền.

Bộ giải mã địa chỉ



Mã địa chỉ A3A2A1A0 quyết định thanh ghi nào trong dãy được phép đặt từ dữ liệu 8 bit của nó vào đường truyền. Ở đây dùng 2 bộ giải mã: bộ giải mã chọn hàng (chọn 1 trong 4) và chọn cột. Thanh ghi giao giữa hàng và cột được chọn bởi đầu vào địa chỉ sẽ là thanh ghi được kích hoạt (cho phép).

Ví dụ: Địa chỉ vào là 1101 thì thanh ghi nào xuất dữ liệu.

Với A3A2 = 11, bộ giải mã cột sẽ kích hoạt đường chọn cột số 3

Với A1A0 = 01, bộ giải mã hàng sẽ kích hoạt đường chọn hàng số 1

Như vậy kết quả là cả hai đầu vào cho phép thanh ghi số 13 sẽ ở mức cao và dữ liệu của thanh ghi này sẽ được đưa vào đường truyền dữ liệu.

Bộ đệm đầu ra

Thường sử dụng mạch đệm 3 trạng thái, điều khiển bằng chân . Khi ở mức thấp, bộ đệm đầu ra chuyển dữ liệu này ra ngoài. Khi ở mức cao, bộ đệm đầu ra sẽ ở trạng thái trở kháng cao. D7 đến D0 thả nổi.

7.3.1.3 Thông số thời gian của ROM

Sẽ có một khoảng thời gian trễ do truyền từ khi yêu cầu được đưa vào qua đầu vào của ROM đến khi dữ liệu xuất hiện ở đầu ra trong hoạt động đọc. Thời gian này gọi là thời gian truy xuất (tACC). Thời gian truy xuất được biểu diễn ở dạng sóng trong hình 7-11.

Hình 7-11: Sơ đồ thời gian cho một hoạt động đọc của ROM

Dạng sóng phía trên biểu diễn đầu vào địa chỉ; dạng sóng ở giữa là một tích cực ở mức thấp; dạng sóng dưới cùng biểu diễn đầu ra của dữ liệu.

Một thông số thời gian khác cũng quan trọng đó là thời gian cho phép ra tOE. Đó là thời gian trễ giữa đầu vào và đầu ra dữ liệu hợp lệ.

tACC ( TTL) : 30 – 90ns.



tACC ( NMOS) : 200 – 900ns.

tACC ( CMOS) : 20 – 60ns

tOE (TTL) : ROM 10 - 20ns

tOE ( NMOS) : ROM 25 - 100ns

tOE ( CMOS) : ROM 10 – 20ns

7.4. BỘ NHỚ RAM

RAM: Random Access Memory – bộ nhớ truy xuất bất kỳ còn gọi là bộ nhớ đọc viết (RWM: read write memory). Nghĩa là mọi địa chỉ nhớ đều cho phép dể dàng truy cập như nhau. Trong máy tính RAM được dùng như bộ nhớ tạm hay bộ nhớ nháp.

Ưu điểm chính của RAM đọc hay viết dữ liệu lưu trữ ở RAM bất cứ lúc nào.

Nhược điểm của RAM: do RAM là một dạng bộ nhớ bốc hơi nên khi mất điện dữ liệu sẽ bị xóa do đó cần nguồn nuôi pin – accu dự phòng (back up batterry).

Tương tự như ROM, RAM bao gồm một số thanh ghi, mỗi thanh ghi lưu trữ một từ dữ liệu và có địa chỉ không trùng lập. RAM thường có dung lượng 1K, 4K, 8K, 64K, 128K, 256K và 1024K với kích thước từ 1, 4 hay 8 bit (có thể mở rộng thêm).



Hình 7-12: Cấu trúc bên trong của RAM 64x4.

Hình 7-12 minh họa cấu trúc của đơn giản của một RAM lưu trữ 64 từ 4 bit (bộ nhớ 64x4). Số từ này có địa chỉ trong khoảng từ 0 đến 6310. Để chọn 1 trong 64 địa chỉ để đọc hay ghi, một mã địa chỉ nhị phân sẽ được đưa vào mạch giải mã. Vì 64=26 nên bộ giải mã cần mã vào 6 bit.

Hoạt động đọc (Read Operation)

Mã địa chỉ nhận được từ chọn thanh ghi để đọc hoặc viết. Để đọc thanh ghi được chọn thì đầu vào đọc ghi ( ) phải là logic 1. Ngoài ra đầu vào chip select phải ở mức logic 0. Sự kết hợp giữa = 1 và = 0 sẽ cho phép bộ đệm đầu ra, sao cho nội dung của thanh ghi được chọn xuất hiện ở bốn đầu ra dữ liệu.

= 1 cũng cấm bộ đệm đầu vào nên đầu vào dữ liệu không tác động đến bộ nhớ suốt hoạt động đọc.

Hoạt động ghi (Write Operation)

Để viết một từ 4 bit mới vào thanh ghi được chọn, khi đó cần phải có = 0 và = 0. Tổ hợp này cho phép bộ đệm đầu vào, vì vậy từ 4 bit đã đặt vào dữ liệu sẽ được nạp vào thanh ghi đã



chọn. = 0 cũng cấm bộ đệm đầu ra. Bộ đệm đầu ra là bộ đệm 3 trạng thái nên đầu ra dữ liệu sẽ ở trạng thái Hi-Z trong hoạt động ghi. Hoạt động ghi sẽ xóa bỏ từ nào đã được lưu trữ tại địa chỉ đó.

Chọn chip (Chip Select)

Hầu hết các chip nhớ đều có một hay nhiều đầu vào CS dùng để cho phép toàn chip hoặc cấm nó hoàn toàn. Trong chế độ cấm, tất cả đầu vào và ra dữ liệu đều bị vô hiệu hóa (Hi-Z), chính vì vậy không hoạt động ghi đọc nào có thể xảy ra. Ngoài tên gọi CHỌN CHIP các nhà sản xuất còn gọi là CHIP ENABLE (CE). Khi đầu vào CS hay CE ở trạng thái tích cực thì chip nhớ đã được chọn còn ngược lại thì không được chọn. Tác dụng của chân CS hay CE là dùng để mở rộng bộ nhớ khi kết hợp nhiều chip nhớ với nhau.

Các chân vào ra chung (Common Input Output)

Để hạn chế số chân trong một IC, các nhà sản xuất thường kết hợp các chức năng nhập/xuất dữ liệu, dựa vào chân vào/ra (I/O). Đầu vào điều khiển các chân vào/ra này.

Trong hoạt động đọc, chân I/O đóng vai trò như đầu ra dữ liệu, tái tạo nội dung của ô nhớ được chọn. Trong hoạt động ghi, chân I/O là đầu vào dữ liệu, dữ liệu cần ghi được đưa vào đây.

7.5. HOẠT ĐỘNG CỦA BỘ NHỚ. Mặc dù mỗi loại bộ nhớ đều có hoạt động nội tại khác nhau, nhưng tất cả bộ nhớ đều có chung một số nguyên tắc hoạt động cơ bản. Mỗi bộ nhớ cần thực hiện các chức năng sau:

Chọn đúng địa chỉ vùng nhớ cần đọc hay viết.

Chọn đúng hoạt động đọc hay viết.

Cung cấp dữ liệu nhập vào để lưu trữ trong bộ nhớ suốt hoạt động ghi.

Cho phép (hoặc không cho phép) bộ nhớ đáp ứng (hay không đáp ứng) các đầu vào địa chỉ hay lệnh đọc ghi.

Lưu trữ dữ liệu xuất ra từ bộ nhớ suốt hoạt động đọc.

Hình 7-13 mô tả một bộ nhớ cơ bản 32x4 lưu trữ 32 từ 4 bit.



Hình 7-13: Sơ đồ bộ nhớ.

Vì mỗi từ ở đây là 4 bit nên có 4 đường dữ liệu vào từ I0 đến I3 và 4 đường dữ liệu ra từ O0 đến O3. Các ngõ vào địa chỉ A0 đến A4 và các ngõ điều khiển đọc/ghi.

Ngõ vào các địa chỉ:

Vì bộ nhớ chứa 32 từ nên có 32 vị trí lưu trữ khác nhau và có 32 địa chỉ khác nhau biến thiên 00000 đến 11111 ( từ 010 đến 3110). Hình 7-14 cho thấy cách bố trí các vị trí ô nhớ và địa chỉ.

Hình 7-14: Cách bố trí các vị trí.

Vì ở đây có 5 đầu vào địa chỉ A0 đến A4 nên để truy cập một trong những vị trí trong bộ nhớ cho các hoạt động đọc hay ghi thì mã địa chỉ 5 bit của vị trí cụ thể được cấp cho đầu vào địa chỉ. Như vậy, với bộ nhớ có dung lượng 2N từ đòi hỏi N đầu vào địa chỉ.

Ngõ vào

Đầu vào chi phối hoạt động nào sẽ xảy ra trong bộ nhớ: đọc (R) hay ghi (W).

Hoạt động đọc xảy ra khi = 1 ( R ở mức cao)

Hoạt động viết xảy ra khi = 0 ( W ở mức thấp)

Hình 7-15 minh họa đơn giản hoạt động đọc và ghi



Hình 7-15: Minh họa hoạt động đọc và ghi trong bộ nhớ 32x4.

Cho phép bộ nhớ (Memory Enable)

Cho phép hay không cho phép các ngõ vào, ra của bộ nhớ hoạt động.

Ngoài tên ME còn có một số tên khác như cho phép chip (CE) hay chọn lựa chip (CS).

Đầu vào này tích cực ở mức cao, nghĩa là cho phép bộ nhớ hoạt động bình thường khi nó đang ở mức cao. Nếu đầu vào này ở mức thấp thì nó không cho phép bộ nhớ hoạt động.

Ví dụ 1:

Trình bày trạng thái tại mỗi đầu vào, ra khi dữ liệu 1110 được ghi vào địa chỉ 01101.

Giải :

Đầu vào địa chỉ: 01101

Đầu vào dữ liệu: 1110

: thấp

Đầu vào cho phép bộ nhớ: cao

Đầu ra dữ liệu: xxxx (không sử dụng)

Ví dụ 2: Một bộ nhớ có dung lượng 4Kx8. Hỏi

a. Có bao nhiêu đầu vào dữ liệu và đầu ra dữ liệu?

b. Có bao nhiêu đường địa chỉ?

c. Dung lượng của nó tính theo byte?

Giải

a. Bởi vì dung lượng 4Kx8 nên có 8 đầu vào, 8 đầu ra, kích cỡ từ là 8 bit.



b. Bộ nhớ lưu trữ 4K= 4x1024 = 4096 từ. Vì vậy có 4096 địa chỉ nhớ. Vì 4096 = 212 nên cần có mã địa chỉ 12 bit để định rõ một trong 4096 địa chỉ, cần 12 đường địa chỉ.

c. Một byte = 8 bit nên bộ nhớ này có dung lượng 4096 bit.

7.6. CÁCH NỐI KẾT GIỮA CPU VÀ BỘ NHỚ.

Hầu hết các máy tính hiện đại ngày nay bộ nhớ chính luôn giao tiếp với CPU. Bộ nhớ chính của máy tính cấu thành từ các IC ROM và RAM. Các IC náy giao tiếp với CPU thông qua ba nhóm đường truyền (bus) địa chỉ, đường (bus) dữ liệu và đường ( bus) điều khiển.

Hình 7-16 minh họa cách kết nối các nhóm truyền (bus) nối từ IC của bộ nhớ chính với CPU.

Hình 7-16: Ba nhóm truyền (bus) nối từ IC của bộ nhớ chính với CPU.

Hoạt động ghi

CPU gởi vào đường địa chỉ (address bus) địa chỉ vùng nhớ muốn làm việc.

CPU đặt dữ liệu cần lưu lên các đường truyền của bus dữ liệu.

CPU kích hoạt các đường tín hiệu điều khiển thích hợp cho hoạt động ghi vào bộ nhớ.

Các IC nhớ giải mã địa chỉ nhị phân nhằm xác định đâu là vị trí được chọn cho hoạt động lưu trữ.

Dữ liệu trên bus dữ liệu được truyền đến vị trí nhớ đã chọn.

Hoạt động đọc

Bất cứ khi nào CPU muốn đọc dữ liệu tại một vị trí nhớ cụ thể đều phải diễn ra các buớc sau:

CPU cấp địa chỉ nhị phân của vị trí nhớ chứa dữ liệu cần truy xuất. Nó đặt địa chỉ này lên đường truyền của bus địa chỉ.

CPU kích hoạt các đường truyền tín hiệu điều khiển thích hợp cho hoạt động đọc bộ nhớ.

Vi mạch nhớ giải mã địa chỉ nhị phân nhằm xác định đâu là vị trí nhớ được chọn cho hoạt động đọc.

Vi mạch nhớ đặt đặt dữ liệu từ vị trí nhớ được chọn vào các đường truyền dữ liệu, từ đó dữ liệu được chuyển đến CPU.



Qua hai hoạt động ghi và đọc ta thấy được chức năng của các đường bus như sau:

Bus địa chỉ: Đây là bus một chiều mang kết quả xuất địa chỉ nhị phân từ CPU đến IC nhớ để chọn một vị trí nhớ.

Bus dữ liệu: Đây là bus hai chiều, chuyển tải dữ liệu qua lại giữa CPU và bộ nhớ.

Bus điều khiển: Bus này truyền tín hiệu điều khiển từ CPU đến các IC nhớ.

7.7. CÁC LOẠI ROM

7.7.1 ROM lập trình bằng mặt nạ (Mask Programed ROM)

Với ROM được lập trình bằng mặt nạ, nhà sản xuất đã ghi (lập trình) các vị trí nhớ của nó theo yêu cầu của khách hàng. Một phím âm bản, gọi là mặt nạ được sử dụng để kiểm soát các mối nối điện trên chip.

Vì mặt nạ rắt đắt nên loại ROM này không được mang lại hiệu quả kinh tế. Nhược điểm của loại ROM này là nó không cho phép lập trình lại, vì vậy nó là dạng ROM đúng nghĩa. Tuy nhiên ROM được lập trình bằng mặt nạ vẫn chỉ là phương pháp tiết kiệm nhất khi cần trang bị số lượng lớn ROM cùng loại.

Hình 7-17 trình bày cấu trúc của một MROM TTL nhỏ, gồm 16 ô nhớ được sắp xếp thành 4 hàng x 4 cột. Mỗi ô là một transistor lưỡng cực được kết nối theo cực C chung. Giãi mã 1 sang 4 đường được sử dụng để giải mã địa chỉ ngõ vào A1A0 khi chọn thanh ghi hàng để đọc dữ liệu. Mạch giải mã ở trạng thái cao cung cấp cho phép giải mã hàng của ngõ vào cực B cho giá trị của ô nhớ.

Hình 7-17: Cấu trúc của ROM lưỡng cực.



Ví dụ : Một MROM được đùng để lưu trữ bảng giá trị các hàm toán học: y = x2 + 3, với x là ngõ vào, y là ngõ ra.

Ta có bảng giá trị sau:

Số x biểu thị qua giá trị A1A0.

Khi x = A1A0 = 102 = 210 suy ra y = 22+ 3 = 710 = 01112

7.7.2 ROM cho phép lập trình (Programmable ROM – PROM)

PROM có cấu tạo như ROM nhưng có hai đặc điểm khác biệt, đó là:

Tất cả các tế bào nhớ đều có diode hay transistor lưỡng cực hay transistor MOS, tùy theo công nghệ chế tạo.

Phần tử bán dẫn được nối với cầu chì tích hợp. Cầu chì đứt rồi không thể nối lại được do đó ta chỉ có thể lập trình PROM một lần thôi.

Muốn đổi từ bit 1 sang bit 0 người ta dùng một xung điện có biên độ và độ rộng xung thích hợp (cho biết bởi nhà sản xuất) giữa đường từ và đường bit tương ứng để làm đứt cầu chì.

Hình 7-18 minh họa hoạt động lập trình của một PROM

Hình 7-18: PROM sử dụng cần chì để lập trình

7.7.3 ROM cho phép lập trình ghi – xóa được. (Erasable PROM – EPROM)

PROM chỉ lập trình được một lần vì cầu chì đứt không thể nối lại được từ bên ngoài. Nên khi nạp chương trình sai hay muốn đổi chương trình thì ta phải dùng một PROM mới. Do đó nguời ta đã chế tạo ra loại EPROM cho phép người sử dụng có thể lập trình và xóa được.

Cách nạp như sau

Đặt mức điện áp đặt biệt (từ 25V – 50V tùy loại) vào ngõ vào (+Vpp) và cần một thời gian (50ns cho một vùng nhớ) do đó thời gian nạp một EPROM mất vài phút.



Ô nhớ trong EPROM là những transistor MOS với cổng logic silic thả nổi. Ở trạng thái bình thường mọi transistor đều tắt và mỗi ô nhớ lưu trữ logic 1. Xung điện áp sẽ đẩy các electron năng lượng cao vào khu vực cổng thả nổi và chúng vẩn còn kẹt trong lúc xung điện đã kết thúc, do không có đường phóng điện. Vì vậy transistor cứ tiếp tục mở ngay khi ngắt điện với thiết bị và ô nhớ lúc này lưu trữ logic 0.

Khi một ô nhớ của EPROM được lập trình thì có thể xóa nó bằng cách chiếu tia cực tím (UV) qua một của sổ trên vỏ chip. Tia UV tạo một dòng quang điện từ cổng thả nổi trở về chân đế bằng silic, qua đó nó xóa đi các điện tích lưu trữ, tắt transitor và phục hồi ô nhớ về trạng thái logic 1. Quá trình xóa này thường cần từ 15 đến 20 phút.

Nhược điểm của EPROM:

Phải tháo EPROM ra khỏi mạch mới để xóa rồi mới nạp trình được.

Khi cần xóa hay thay đổi một từ cũng không thể nạp chồng lên từ đó mà phải xóa hết và nạp lại từ đầu.

7.7.4 ROM cho phép lập trình và xóa được bằng điện (Electrically Erasable PROM – EEPROM)

Khuyết điểm của EPROM được khắc phục với sự ra đời của EEPROM. EEPROM giữ lại cấu trúc cổng thả nổi của EPROM, nhưng có thêm một lớp oxit rất mỏng phía trên cực máng của ô nhớ MOSFET. Sự bổ xung này hình thành nên đặc điểm chính của EEPROM đó là khả năng xóa bằng điện.

Nguyên lý căn bản của EEPROM cũng giống như EPROM dùng cấu trúc tha nổi. Nhờ thêm vào một lớp oxide mỏng gần cực thoát của tế bào MOSFET, khi áp điện cao (21V) giữ cực G và D với một lượng điện tích có thể len vào cổng nổi lưu trữ tại đó ngay cả khi ngưng cung cấp điện tích khỏi cổng nổi và xóa ô nhớ. Do cơ chế truyền điện tích này chỉ đòi hỏi dòng điện rất thấp nên việc xóa và lập trình EEPROM có thể thực hiện ngay trong mạch (không cần nguồn UV và máy lập trình PROM đặc biệt).

Ưu điểm của EEPROM

Có khả năng nạp từng từ riêng lẽ (không giống như EPROM phải nạp cả IC).

Xóa rất nhanh (10ms trên mạch ) so với 30 phút phơi ánh sáng UV.

Nạp rất nhanh (10ms so với 50ms của EPROM).

Đặc tính nạp - xóa trên mạch

EEPROM cần có nguồn 5V(Vcc) và 21V : lấy từ 5V qua bộ chuyển đổi DC-DC.

Mạch khống chế xung 10ns để tạo cho quá trình nạp và xóa.

7.7.5 Ứng dụng của ROM

Lưu trữ chương trình chạy máy tính

Lưu trữ chương trình chởi động máy (boottrap memory).

Hoạt động như mạch tổ hợp, ROM đảm nhiệm chức năng như PLA (programmable logic array – chuổi hàm logic)

Bảng dữ liệu: chứa các dữ liệu cần tham khảo chẳng hạn như bảng chuyển đổi mã, bảng các giá trị lượng giác. Bộ tạo ký tự như tạo các ký mã ASCII.



Mạch tạo dạng sóng (function generator) là một mạch tạo các dạng sóng như hình sine, sóng răng cưa, sóng tam giác, sóng vuông.

7.8. CÁC LOẠI RAM

7.8.1. RAM tĩnh (Static RAM) Là RAM có thể lưu trữ dữ liệu đến khi nào chip vẫn còn được cấp điện. Ngày nay RAM lưỡng cực tĩnh được chế tạo theo công nghệ TTL, công nghệ ECL đã đạt đến dung lượng nhớ hơn 16Kbit, thời gian truy xuất dưới 10ns và công suất tiêu thụ dưới 0,1mW/bit và công nghệ NMOS, CMOS, HMOS, MIXMOS, XMOS với dung lượng 256Kb, thờigian truy xuất thấp đến 15ns. Bảng dưới đây là một số thông số của các loại RAM tĩnh theo các công nghệ chế tạo khác nhau.

Từ bảng thông số trên cho thấy:

ECL có thời gian truy xuất ngắn nhất

ECL, TTL có dung lượng nhỏ hơn CMOS, NMOS

CMOS, NMOS có công suất thấp hơn ECL, TTL. ECL có công suất cao nhất

7.8.1.1 Giản đồ thời gian của SRAM Các IC RAM thường được dùng làm bộ nhớ trong máy tính. Chip nhớ giao diện với CPU phải đủ nhanh mới đáp ứng được các lệnh đọc và ghi của CPU. Không phải tất cả các loại RAM đều có đặc điểm thời gian như nhau.

Hình 7- 19 biểu diễn sơ đồ thời gian cho một chu kỳ đọc và chu kỳ ghi hoàn chỉnh của một chip SRAM điển hình.



Hình 7-19: Sơ đồ thời gian tiêu biểu của SRAM

7.8.1.2 Chu kỳ đọc

Dạng sóng ở hình 7-19a minh họa hành vi của đầu vào địa chỉ , đầu vào trong chu kỳ đọc của bộ nhớ.

Chu kỳ đọc bắt đầu tại thời điểm t0. Trước thời điểm này, đầu vào địa chỉ có thể là bất kỳ địa chỉ nào có sẵn trên bus địa chỉ từ hoạt động ngay trước đó. Vì đầu vào của RAM không tích cực nên nó sẽ không đáp ứng địa chỉ cũ. Tại thời điểm t0 CPU cung cấp địa chỉ mới cho đầu vào của RAM, đây chính là địa chỉ của vị trí nhớ cần đọc. Sau thời gian ổn định tín hiệu địa chỉ, đường được kích hoạt. RAM đáp ứng bằng cách thay đặt dữ liệu từ vị trí nhớ có địa chỉ xác định vào



đường ra dữ liệu tại thời điểm t1. tACC là thời gian truy cập của RAM. tCO là thời gian cần thiết để đầu vào của RAM đi từ mức Hi-Z đến mức dữ liệu hợp lệ một khi tích cực.

Tại thời điểm t2, trở về mức cao, và đầu ra của RAM trở về trạng thái Hi-Z sau khoảng thời gian tOD. Vậy dữ liệu của RAM sẽ ở trên bus dữ liệu trong khoảng thời gian từ t1 đến t3.

Thời gian của một chu kỳ hoàn chỉnh là tRC, kéo dài từ t0 đến t4 khi CPU thay đổi đầu vào địa chỉ mới cho chu kỳ đọc/ghi khác diễn ra tiếp theo.

7.8.1.3 Chu kỳ ghi Hình 7-19b biểu diễn hoạt động của tín hiệu cho một chu kỳ ghi bắt đầu khi CPU cung cấp địa chỉ mới cho RAM tại thời điểm t1. CPU đưa và xuống thấp sau khi chờ qua khoảng thời gian tAS, thời gian thiết lập địa chỉ, cho phép bộ giải mã địa chỉ của RAM có đủ thời gian để đáp ứng địa chỉ mới. và bị giữ ở mức thấp trong khoảng thời gian tW gọi là thời gian ghi. tDS gọi là thời gian thiết lập dữ liệu còn tDH gọi là thời gian duy trì dữ liệu.

Trong thời gian ghi, tại thời điểm t1, CPU cung cấp dữ liệu hợp lệ cho bus dữ liệu để ghi vào RAM. Dữ liệu này phải được duy trì tại đầu vào của RAM ít nhất một khoảng thời gian tDH sau khi và không còn tích cực tại thời điểm t2. Tương tự, đầu vào địa chỉ phải tiếp tục ổn định trong khoảng thời gian duy trì địa chỉ, tức sau thời điểm t2. nếu không thỏa bất kỳ điều kiện nào về thời gian thiết lập và thời gian duy trì thì hoạt động ghi xảy ra sẽ không đáng tin cậy.

Thời gian của một chu kỳ ghi hoàn chỉnh tWC kéo dài từ t0 đến t4 khi CPU đổi sang địa chỉ mới cho chu kỳ đọc/ghi tiếp theo.

7.8.2. RAM động (DRAM) Ram động có tế bào nhớ là một FF. RAM động dùng kỹ thuật MOS để lưu trữ các bit 0 hay 1 trong các điện dung bẩm sinh giữa cửa và lớp nền cảu transistor MOS.

Dữ liệu này lưu trữ ở tụ này không được duy trì lâu vì sự rỉ của tụ cũng như của các transistor MOS chung quanh nên cần được làm tươi (refresh) trong khoảng vào mili giây (nếu không tụ xả điện sẽ mất dữ liệu).

Sự làm tươi tụ cần phải có bộ điều khiển (Dynamic Memory Controller) bên ngoài và trên cùng vi mạch. Và đây cũng là nhược điểm của RAM động so với RAM tĩnh. Nhưng ngược lại RAM tĩnh cũng có nhiều ưu điểm như: dung lượng nhớ, tốc độ, công suất tiêu thụ, giá thành hạ. Ngày nay RAM động được chế tạo theo công nghệ như NMOS, CMOS, CHMOS, XMOS với dung lượng nhớ trên Megabit, thời gian thâm nhập dưới 100ns và công suất tiêu tán rất nhỏ.

Bảng dưới đây cho biết một vài thông số so sánh giữa RAM tĩnh và RAM động

7.8.2.1 Cấu trúc và hoạt động của DRAM.



Cấu trúc bên trong của DRAM có thể hình dung như một mảng ô nhớ bit đơn, được minh họa như hình 7-19. Ở đây, 16384 ô nhớ được sắp xếp thành ma trận 128 x128. Mỗi ô nhớ chiếm một vị trí riêng biệt trong hàng và cột thuộc phạm vi ma trận.

Có 14 đầu địa chỉ để chọn 1 trong 16384 ô nhớ (214 = 16384); những bit địa chỉ thấp từ A0 đến A6 chọn hàng, còn những bit địa chỉ cao từ A7 đến A13 chọn cột. Mỗi địa chỉ 14 bit chọn ô nhớ riêng biệt để đọc ra hay ghi vào.

Hình 7-20: Sắp xếp các ô nhớ trong một RAM động 16Kx1.

Hình 7-20 là ký hiệu một ô nhớ động và mạch tương ứng của nó. Dựa vào sơ đồ đơn giản này ta có thể hiểu được cách đọc hay ghi dữ liệu vào DRAM.

Các chuyển mạch từ SW1 đến SW4 thực chất là các transistor MOSFET được điều khiển bằng các đầu ra khác nhau của bộ giải mã địa chỉ và bằng tín hiệu tuy nhiên ở đây tụ điện mới là ô nhớ đích thực.

Hình 7-21: Biểu diễn một ô nhớ của DRAM.



Khi ghi dữ liệu thì công tắc SW1 và SW2 đóng lại trong khi công tắc SW3 và SW4 vẫn mở, nối dữ liệu nhập vào tụ C. logic 1 tại đầu vào dữ liệu tích điện cho tụ C còn logic 0 thì xả điện cho tụ C. Vì luôn có sự rò điện qua các chuyển mạch đóng nên tụ C bị mất điện dần.

Để đọc dữ liệu tại ô nhớ thì chuyển mạch SW2, SW3 và SW4 đóng lại còn SW1 vẫn mở nối điện thế lưu trữ với bộ khuếch đại. Bộ khuếch đại sẽ so sánh điện thế này với giá trị tham khảo nào đó để quyết định là logic 1 hay logic 0, rồi đưa ra giá trị 0V hay 5V cho đầu ra dữ liệu. Đầu ra này lại được nối với tụ qua SW2 và SW4 nên tụ điện sẽ được làm tươi. Như vậy bit dữ liệu trong ô nhớ được làm tươi mỗi khi nó được đọc.

7.8.2.2 Dồn kênh địa chỉ - Address Multiplexing (ghép địa chỉ) Hiện nay các nhà sản xuất đã sản xuất ra nhiều loại DRAM với dung lượng khá lớn. Với các loại DRAM có dung lượng lớn thì đòi hỏi phải có nhiều chân vào địa chỉ nếu yêu cầu một chân riêng biệt. Để khắc phục yếu điểm này các nhà sản xuất đã sử dụng phương pháp ghép kênh địa chỉ. Bằng cách này mỗi chân vào địa chỉ có thể dung nạp hai bit địa chỉ khác nhau, tiết kiệm được số chân giúp giảm đáng kể kích cở của vỏ IC.

Hình 4.20 trình bày bộ nhớ có dung lượng từ 16K và trước đó cần 14 đường địa chỉ bus tới trực tiếp từ CPU đến bộ nhớ.

Hình 7-22: Bus địa chỉ của CPU điều khiển ROM hoặc RAM.

Hình 7.23 minh họa địa chỉ CPU dùng mạch Multiplex để đưa địa chỉ từ CPU tới DRAM. Ta thấy chỉ có 7 đường địa chỉ ngõ vào đến DRAM, nghĩa là 14 đường địa chỉ từ bus địa chỉ CPU



được đưa vào mạch Multiplexer sẽ truyền 7 bit địa chỉ tại thời điểm nào đó tới ngõ vào địa chỉ ô nhớ. Khi MUX = 0 thì truyền A0 – A6 đến DRAM, khi MUX = 1 thì truyền A7 – A13 đến DRAM.

Hình 7-23: Địa chỉ CPU điều khiển bộ dồn kênh dùng để dồn các đường địa chỉ từ CPU vào

DRAM.

Giản đồ thời gian của tín hiệu MUX

Thời gian của tín hiệu MUX phải đồng bộ với tín hiệu và . MUX phải ở mức thấp khi bị kích xuống mức thấp, sao cho các đường địa chỉ A7 – A13 từ CPU sẽ đến được đầu vào

địa chỉ DRAM. Tương tự MUX phải ở mức cao khi bị kích xuống thấp, sao cho A0 - A6 từ CPU sẽ có mặt tại đầu vào của DRAM.

Hình 7-24 minh hoạ thời gian của tín hiệu MUX.



Hình 7-24: Thời gian cần thiết cho tiến trình dồn kênh địa chỉ.

Hình 7-25 cho thấy cấu trúc của một DRAM 16Kx1 sau khi đã dùng MUX

Hình 7-25 Cấu trúc của một DRAM 16Kx1

7.8.2.3. Chu kỳ đọc/ghi của DRAM

Chu trình đọc/ghi của DRAM phức tạp hơn nhiều so với SRAM bởi vì cần có bộ định thời để khống chế làm tươi và bộ điều khiển bộ đệm của thanh ghi, bộ đa hợp hàng cột thông qua hai chân và .

Chu kỳ đọc DRAM



Hình 7-26 biểu diễn hoạt động tiêu biểu của tín hiệu trong suốt hoạt động đọc.

Hình 7-26: Hoạt động tiêu biểu của tín hiệu ứng với hoạt động đọc trên DRAM.

Giả sử đang ở mức cao trong suốt hoạt động đọc. Sau đây là phần mô tả từng bước hoạt động xảy ra tại những thời điểm trong sơ đồ tín hiệu.

t0 : MUX bị đưa xuống mức thấp để áp các bit địa chỉ hàng ( A0 – A6) vào đầu vào địa chỉ của DRAM.

t1 : bị đưa xuống mức thấp để nạp địa chỉ hàng vào DRAM

t2 : MUX lên mức cao để đặt địa chỉ cột (A7 – A13 ) tại các đầu vào địa chỉ của DRAM.

t3: xuống thấp để nạp địa chỉ cột vào DRAM.

t4 : DRAM đáp ứng lại bằng cách đặt dữ liệu hợp lệ từ vào ô nhớ được chọn lên đường dữ liệu ra.

t5 : MUX, , và đường dữ liệu ra trở về trạng thái ban đầu.

Chu kỳ ghi của DRAM

Hình 7-27 biểu diễn hoạt động tiêu biểu của tín hiệu trong hoạt động ghi vào DRAM.



Hình 7-27: Hoạt động tiêu biểu của tín hiệu ứng với hoạt động ghi trên DRAM.

Quá trình ghi được mô tả như sau:

t0 : MUX ở mức thấp để đặt các bit địa chỉ hàng ( A0 – A6) vào đầu vào địa chỉ của DRAM.

t1 : = NGT nạp địa chỉ hàng vào DRAM

t2 : MUX lên mức cao để đặt địa chỉ cột (A7 – A13) tại các đầu vào địa chỉ của DRAM.

t3: = NGT để nạp địa chỉ cột vào DRAM.

t4 : Dữ liệu cần ghi được đạt lên đường dữ liệu vào.

t5 : bị kích xuống thấp để ghi dữ liệu vào ô nhớ được chọn.

t6 : Dữ liệu vào bị loại bỏ khỏi đường dữ liệu vào.

t7 : MUX, , và đường dữ liệu vào trở về trạng thái ban đầu.

7.8.2.4. Làm tươi DRAM

Việc làm tươi DRAM phải được xảy ra mỗi 2ms để duy trì dữ liệu. Mỗi một trong 256 hàng phải được kích bởi chân . có thể ở mức cao trong trình tự làm tươi để giảm công suất tiêu thụ. Dù đọc hay viết vào một tế bào nào của một hàng đều phải làm tươi toàn bộ hàng đó. Để làm tươi DRAM cần phải có bộ đếm làm tươi DRAM (Refresh Controler).

Phương pháp là tươi phổ biến nhất là làm tươi chỉ với , thực hiện bằng việc lựa chọn một địa chỉ hàng với trong khi và vẫn ở mức cao.



7.9. GIỚI THIỆU VI MẠCH SỐ ĐIỂN HÌNH

7.9.1 Chip EPROM M2732A

Hiện nay trên thị trường có nhiều loại EPROM với dung lượng và thời gian truy xuất khác nhau. IC 2732A là loại EPROM NOMS nhỏ có dung lượng 4Kx8 hoạt động với nguồn điện +5V trong suốt tiến trình vận hành bình thường. Hình 7-28 minh họa sơ đồ chân và các chế độ hoạt động của IC này. IC M2732A có 12 đầu vài địa chỉ và 8 đầu ra dữ liệu. Hai đầu vào điều khiển là và

. là đầu vào cho phép của chip, được sử dụng để đặt thiết bị vào chế độ có đợi khi năng

lượng tiêu thụ giảm. Chân là đầu vào hai mục đích, có chức năng phụ thuộc vào chế độ hoạt động của thiết bị. cho phép đầu ra và được sử dụng để kiểm soát vùng đệm đầu ra dữ liệu của thiết bị, sao cho có thể nối thiết bị này với bus dữ liệu của bộ vi xử lý mà không xảy ra chanh chấp bus. Vpp là điện thế lập trình đặt biệt bắt buộc phải có trong suốt giai đoạn lập trình.



Hình 7-28: (a) Kí hiệu logic của EPROM M2732A; (b) Sơ đồ chân; (c) Vỏ EPROM với cửa sổ tia tử ngoại; (d) Chế độ hoạt động của EPROM M2732A

7.9.2 Chip EPROM M27C64A IC EPROM M27C62A là loại EPROM có dung lượng lớn 8Kx8 và thời gian truy xuất là 150ns. Đây là loại EPROM đang phổ biến trên thị trường, có hai dạng vỏ khác nhau để người dùng có thể chọn lựa tuỳ theo nhu cầu. Hình 7-29 minh họa ký hiệu logic và chức năng của các chân EPROM M27C64A.



Hình 7-29: Ký hiệu logic và chức năng của các chân EPROM M27C64A.

Chế độ hoạt động của EPROM M27C64A như bảng sau:



Hình 7-30: Các dạng vỏ và sơ đồ chân tương ứng.

7.9.3 IC SRAM MCM6264C

Một loại IC SRAM thực tế hiện đang có mặt trên thị trường là MCM6264C CMOS 8Kx8 với chu kỳ đọc và chu kỳ ghi là 12ns, công suất tiêu thụ ở chế độ standby chỉ là 100mW. Sơ đồ chân và hình dạng của IC này được minh họa trong hình 7-31.



Hình 7-31.

Cấu trúc bên trong của IC SRAM như hình 7-32. Ở đây có 13 đầu vào địa chỉ và 8 đường vào/ra dữ liệu. 4 đầu vào điều khiển quyết định chế độ vận hành của thiết bị, theo như bảng các chế độ hoạt động hình 7-33.



Hình 7-32: Cấu trúc bên trong của IC SRAM MCM6264C. `

Hình 7-33

Đầu vào cũng chính là đầu vào . ở mức thấp cho phép ghi dữ liệu vào RAM, với điều kiện RAM này được chọn cả hai đầu vào E đều tích cực. ở mức cao sẽ cho phép hoạt động đọc, miễn là linh kiện phải được chọn và bộ đệm đầu ra được kích hoạt bằng = LOW. Khi không được chọn linh kiện này sẽ trở vào chế độ năng lượng thấp, và không có đầu vào nào có hiệu lực.

7.9.4 IC DRAM TMS44100 Hiện năng trên thị trường đang có mặt IC DRAM TMS44100 4Mx1 của hãng Texas Intruments. Sơ đồ chân và chức năng của các chân được minh họa ở hình 7-34.

Hình 7-34: Sơ đồ chân và chức năng các chân của DRAM TMS44100.

Hình 7-35 là sơ đồ cấu trúc bên trong của IC DRAM TMS44100.



Hình 7-35

Một mảng ô nhớ sắp xếp thành 2048 hàng x 2048 cột. Bộ giải mã địa chỉ, do mỗi lần chỉ chọn một hàng nên có thể xem đây như là bộ giải mã 1 trong 2048. Do các đường địa chỉ được dồn kênh nên toàn bộ 22 bit địa chỉ không thể xuất hiện cùng một lúc. Một điều lưu ý là, ở đây chỉ có 11 đường địa chỉ và chúng phải đi đến cả thanh ghi địa chỉ hàng lẫn thanh ghi địa chỉ cột. Mỗi thanh ghi địa chỉ chứa một nửa địa chỉ 22 bit. Thanh ghi hàng lưu trữ nửa trên, thanh ghi cột lưu trữ nửa dưới. Hai đầu vào xung chọn (strobe) rất quan trọng chi phối thời điểm thông tin địa chỉ được chốt lại. Đầu vào chọn địa chỉ hàng đếm nhịp thanh ghi địa chỉ hàng 11 bit. Đầu vào chọn địa chỉ cột đếm nhịp thanh ghi địa chỉ cột 11 bit.

Hình 7-36: Biểu đồ thời gian của và .



Một địa chỉ 22 bit được áp vào DRAM này qua 2 buớc, sử dụng và . Ban đầu cả lẩn đều ở mức cao (hình 4.33 minh họa thời gian).Tại thời điểm t0, địa chỉ hàng 11 bit (A11 đến A22) được áp vào đầu vào địa chỉ. Sau thời gian cho phép tRS cần thiết để đặt thanh ghi địa chỉ hàng, đầu vào bị đẩy xuống thấp tại thời điểm t1. NGT (chuyển trạng thái trên sườn xuống của tín hiệu) nạp địa chỉ hàng vào thanh ghi địa chỉ hàng sao cho từ A11 đến A21 lúc này xuất hiện tại đầu vào bộ giải mã hàng. ở mức thấp còn cho phép bộ giải mã hàng, hầu có thể giải mã địa chỉ hàng và chọn được 1 hàng trong mảng.

Tại tời điểm t2, địa chỉ cột 11 bit (từ A0 đến A10) được áp vào đầu vào địa chỉ. Tại thời điểm t3 đầu vào xuống thấp để nạp địa chỉ cột vào thanh ghi địa chỉ cột, vậy là có thể tiến hành hoạt động đọc hay ghi trên ô nhớ đó như trong RAM tĩnh.

7.10. MỞ RỘNG DUNG LƯỢNG BỘ NHỚ BÁN DẪN Trong thực tế nhiều ứng dụng một chip nhớ không thể đáp ứng được, do đó việc mở rộng bộ nhớ và tăng kích cở từ là một vấn đề hết sức cần thiết.

7.10.1. Tăng kích cỡ từ. Giả sử chúng ta cần một bộ nhớ có thể lưu trữ được 16 từ 4 bit, nhưng thực tế ta chỉ có các chip RAM 16x4 với các đường vào/ra (I/O) chung. Để giải quyết vấn đề này ta có thể kết hợp hai chip 16x4 lại với nhau để tạo thành một bộ nhớ mong muốn. Hình 4.26 minh họa cách kết hợp này.



Hình 7-37: Kết hợp hai RAM 16x4 thành 1 mô đun 16x8.

Bởi vì mỗi chip chỉ có thể lưu trữ 16 từ 4 bit nên ta có thể xem như đang sử dụng mỗi chip để lưu trữ phân nữa từ. Có nghĩa là RAM-0 chứa 4 bit cao của từng từ trong số 16 từ, và RAM-1 chứa 4 bit thấp của từng từ trong số 16 từ. Một từ có đủ 8 bit có mặt tại các đầu ra của RAM nối với bus dữ liệu.

Như vậy thì bất cứ từ nào trong số 16 từ cũng được chọn bằng cách đưa mã địa chỉ tương ứng vào 4 đường của bus địa chỉ. Điều này có nghĩa là, một khi được đặt lên bus địa chỉ, mã địa chỉ sẽ được áp vào cả hai chip, sao cho mỗi chip được truy xuất cùng vị trí đồng thời. Khi có địa chỉ được chọn, ta có thể đọc hoặc ghi tại địa chỉ này dưới sự điều khiển của đường và đường

chung.



Để đọc thì phải ở mức cao, còn ở mức thấp. Điều này làm các đường I/O của RAM hoạt động như đầu ra. RAM-0 đặt từ 4 bit được chọn của nó lên 4 đường trên của bus dữ liệu, RAM -1 đặt từ 4 bit được chọn của nó lên 4 đường dưới của bus dữ liệu. Lúc này bus dữ liệu đã chứa từ 8 bit hoàn chỉnh được chọn.

Để ghi thì ở mức thấp và cũng ở mức thấp, làm cho các đường I/O của RAM hoạt động như đầu vào. Từ 8 bit cần ghi được đặt lên bus dữ liệu, 4 bit cao sẽ được ghi vào vị trí đã chọn của RAM-0 và 4 bit thấp sẽ được ghi vào vị trí đã chọn của RAM-0.

7.10.2 Mở rộng dung lượng. Giả sử ta cần mộ bộ nhớ có dung lượng chưa 32 từ 4 bit mà trong tay ta chỉ có các chip 16x4. Để tạo ra bộ nhớ có dung lượng 32x4 ta sẽ kết hợp 2 chip 16x4. Cách kết hợp được minh họa như hình 7-38.

Hình 7-38: Kết hợp hai RAM 16x4 thành 1 mô đun 32x4.

Mỗi RAM được dùng để lưu trữ 16 từ 4 bit. 4 chân vào ra dữ liệu (I/O) của mỗi RAM được nối chung một bus dữ liệu 4 đường. Tại một thời điểm chỉ cho phép chọn một chip RAM để không nảy sinh vấn đề tranh chấp bus.

Vì tổng dung lượng của mô-đun nhớ này là 32x4 nên phải có 32 địa chỉ khác nhau, đòi hỏi đến 5 đường địa chỉ. Đường địa chỉ AB4 cùng để chọn một trong hai RAM (qua đầu vào ) được đọc ra hay ghi vào. 4 đường địa chỉ còn lại dùng để xác định một trong 16 vị trí ô nhớ của chip RAM được chọn.



7.11. CÁC MẠCH ỨNG DỤNG

7.11.1. Đèn quảng cáo

Hình 7-39

Một ứng dụng rất phổ dụng của bộ nhớ bán dẫn trong thực tế. Mạch điện cụ thể trình bày trên hình 7-39. Mạch điện gồm ba khối chính:

- Vi mạch 555 tạo nên mạch dao động tạo xung, cung cấp xung nhịp cho hệ thống.

- Vi mạch 4040 giữ chức năng giải mã địa chỉ, tạo địa chỉ gọi dữ liệu từ EPROM 2764 xuất ra điều khiển đèn.

- Vi mạch nhớ 2764 được nạp sẵn chương trình và chạy ở chế độ đọc dữ liệu. Mỗi địa chỉ đưa vào các chân từ A0 đến A11 sẽ có một dữ liệu 8 bit xuất ra theo chương trình định trước nạp trong EPROM.

7.11.2. Đèn giao thông



Hình 7-40

Nguyên lý làm việc giống như ở ứng dụng đèn quảng cáo nhưng có thêm mạch chọn vùng nhớ khi đọc dữ liệu cho EPROM 2764. Cụ thể như sau:

- Trong vùng nhớ từ 00000B đến 00111B, EPROM 2764 lưu trữ chương trình điều khiển đèn giao thông ở chế độ ưu tiên 1 (ví dụ đường A ưu tiên hơn đường B). Lúc này chọn SW1=0 và SW2=0, tương ứng A3=0, A4=0. Vi mạch 4555 thúc LED1 sáng, hiển thị chế độ làm việc ưu tiên 1 cho mạch điều khiển đèn.

- Trong vùng nhớ từ 01000B đến 01111B, EPROM 2764 lưu trữ chương trình điều khiển đèn giao thông ở chế độ ưu tiên 2 (ví dụ đường B ưu tiên hơn đường A). Lúc này chọn SW1=0 và SW2=1, tương ứng A3=1 A4=0. Vi mạch 4555 thúc LED2 sáng, hiển thị chế độ làm việc ưu tiên 2 cho mạch điều khiển đèn.

- Trong vùng nhớ từ 10000B đến 10111B, EPROM 2764 lưu trữ chương trình điều khiển đèn giao thông ở chế độ đồng quyền (đường A và đường B đồng cấp ưu tiên). Lúc này chọn SW1=1 và SW2=0, tương ứng A3=0, A4=1. Vi mạch 4555 thúc LED3 sáng, hiển thị chế độ làm việc đồng quyền cho mạch điều khiển đèn.

- Trong vùng nhớ từ 11000B đến 11111B, EPROM 2764 lưu trữ chương trình điều khiển đèn giao thông ở chế độ về khuya (chỉ có đèn vàng nhấp nháy). Lúc này chọn SW1=1 và SW2=1, tương ứng A3=1, A4=1. Vi mạch 4555 thúc LED4 sáng, hiển thị chế độ làm việc về khuya cho mạch điều khiển đèn.



Chương trình nạp trong mạch này chỉ mang tính giới thiệu nguyên lý làm việc của EPROM. Để có thể mở rộng thêm các chương trình điều khiển đèn giao thông, cần thiết phải mở rộng thêm số vùng nhớ cũng như số địa chỉ trong một vùng nhớ, giúp mạch điện có thể ứng dụng được trong thực tiễn.



CHƯƠNG 8

BIẾN ĐỔI AD & DA Trong tự nhiên đa phần các nguồn tín hiệu thường là dạng tương tự (Analog) để hệ thống số có thể xử lý được các tín hiệu này cần thiết phải chuyển đổi chúng sang tín hiệu số (ADC). Sau khi tính toán, xử lý xong cần thiết phải chuyển đổi các tín hiệu này từ tín hiệu số về lại tương tự (DAC).

8.1. BỘ CHUYỂN ĐỔI SỐ - TƯƠNG TỰ - DAC Trong kỹ thuật số, ta thấy đại lượng số có giá trị xác định là một trong hai khả năng là 0 hoặc 1, cao hay thấp, đúng hoặc sai, vv… Trong thực tế chúng ta thấy rằng một đại lượng số (chẳng hạn mức điện thế) thực ra có thể có một giá trị bất kỳ nằm trong khoảng xác định và ta định rõ các giá trị trong phạm vi xác định sẽ có chung giá trị dạng số.

Ví dụ: Với logic TTL ta có: Từ 0V đến 0,8V là mức logic 0, từ 2V đến 5V là mức logic 1

Như vậy thì bất kỳ mức điện thế nào nằm trong khoảng 0 – 0,8V đều mang giá trị số là logic 0, còn mọi điện thế nằm trong khoảng 2 – 5V đều được gán giá trị số là 1.

Ngược lại trong kỹ thuật tương tự, đại lượng tương tự có thể lấy giá trị bất kỳ trong một khoảng giá trị liên tục. Và điều quan trọng hơn nữa là giá trị chính xác của đại lượng tương tự là là yếu tố quan trọng.

Hầu hết trong tự nhiên đều là các đại lượng tương tự như nhiệt độ, áp suất, cường độ ánh sáng, … Do đó muốn xử lý trong một hệ thống kỹ thuật số, ta phải chuyển đổi sang dạng đại lượng số mới có thể xử lý và điều khiển các hệ thống được. Và ngược lại có những hệ thống tương tự cần được điều khiển chúng ta cũng phải chuyển đổi từ số sang tương tự. Trong phần này chúng ta sẽ tìm hiểu về quá trình chuyển đổi từ số sang tương tự - DAC (Digital to Analog Converter).

Chuyển đổi số sang tương tự là tiến trình lấy một giá trị được biểu diễn dưới dạng mã số (digital code) và chuyển đổi nó thành mức điện thế hoặc dòng điện tỉ lệ với giá trị số. Hình 8-1 minh họa sơ đồ khối của một bộ chuyển đổi DAC.

Hình 8-1: Sơ đồ khối của DAC

8.1.1 Ðộ phân giải



Độ phân giải (resolution) của bộ biến đổi DAC được định nghĩa là thay đổi nhỏ nhất có thể xảy ra ở đầu ra tương tự bởi kết qua của một thay đổi ở đầu vào số.

Độ phân giải của DAC phụ thuộc vào số bit, do đó các nhà chế tạo thường ấn định độ phân giải của DAC ở dạng số bit. DAC 10 bit có độ phân giải tinh hơn DAC 8 bit. DAC có càng nhiều bit thì độ phân giải càng tinh hơn.

Độ phân giải luôn bằng trọng số của LSB. Còn gọi là kích thước bậc thang (step size), vì đó là khoảng thay đổi của Vout khi giá trị của đầu vào số thay đổi từ bước này sang bước khác.

Hình 8.2: Dạng sóng bậc thang

Dạng sóng bậc thang (hình 8.2) có 16 mức với 16 thạng thái đầu vào nhưng chỉ có 15 bậc giữa mức 0 và mức cực đại. Với DAC có N bit thì tổng số mức khác nhau sẽ là 2N, và tổng số bậc sẽ là 2N – 1.

Do đó độ phân giải bằng với hệ số tỷ lệ trong mối quan hệ giữa đầu vào và đầu ra của DAC.

Đầu ra tương tự = K x đầu vào số

Với K là mức điện thế (hoặc cường độ dòng điện) ở mỗi bậc.

Như vậy ta có công thức tính độ phân giải như sau:

Với là đầu ra cực đại ( đầy thang )

N là số bit

Nếu tính theo phần trăm ta có công thức như sau:



Ví dụ như hình 8.1 ta có

Ví dụ 1: Một ADC 10 bit có kích thước bậc thang = 10mV. Hãy xác định điện thế đầu ra cực đại ( đầy thang ) và tỷ lệ % độ phân giải.

Giải:

DAC có 10 bit nên ta có

Số bậc là 210 – 1 = 1023 bậc

Với mỗi bậc là 10mV nên đầu ra cực đại sẽ là 10mVx1023 = 10.23V

Từ ví dụ trên cho thấy tỷ lệ phần trăm độ phân giải giảm đi khi số bit đầu vào tăng lên. Do đó ta còn tính được % độ phân giải theo công thức:

Với mã đầu vào nhị phân N bit ta có tổng số bậc là 2N – 1 bậc.

8.1.2 Độ chính xác Có nhiều cách đánh giá độ chính xác. Hai cách thông dụng nhất là sai số toàn thang (full scale error) và sai số tuyến tính (linearity error) thường được biểu biễn ở dạng phần trăm đầu ra cực đại (đầy thang) của bộ chuyển đổi.

Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá trị dự kiến (lý tưởng), được biểu diễn ở dạng phần trăm.

Sai số tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so với kích thước bậc thang lý tưởng.

Điều quan trọng của một DAC là độ chính xác và độ phân giải phải tương thích với nhau.

8.1.3 Sai số lệch Theo lý tưởng thì đầu ra của DAC sẽ là 0V khi tất cả đầu vào nhị phân toàn là bit 0. Tuy nhiên trên thực tế thì mức điện thế ra cho trường hợp này sẽ rất nhỏ, gọi là sai số lệch (offset error). Sai số này nếu không điều chỉnh thì sẽ được cộng vào đầu ra DAC dự kiến trong tất cả các trường hợp.

Nhiều DAC có tính năng điều chỉnh sai số lệch ở bên ngoài, sẽ cho phép chúng ta triệt tiêu độ lệch này bằng cách áp mọi bit 0 ở đầu vào DAC và theo dõi đầu ra. Khi đó ta điều chỉnh chiết áp điều chỉnh độ lệch cho đến khi nào đầu ra bằng 0V.

8.1.4 Thời gian ổn định Thời gian ổn định (settling time) là thời gian cần thiết để đầu ra DAC đi từ zero đến bậc thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bit toàn là 1. Thực tế thời



gian ổn định là thời gian để đầu vào DAC ổn định trong phạm vi ±1/2 kích thước bậc thang (độ phân giải) của giá trị cuối cùng.

Ví dụ: Một DAC có độ phân giải 10mV thì thời gian ổn định được đo là thời gian đầu ra cần có để ổn định trong phạm vi 5mV của giá trị đầy thang.

Thời gian ổn định có giá trị biến thiên trong khoảng 50ns đến 10ns. DAC với đầu ra dòng có thời gian ổn định ngắn hơn thời gian ổn định của DAC có đầu ra điện thế.

8.1.5 Trạng thái đơn điệu DAC có tính chất đơn điệu (monotonic) nếu đầu ra của nó tăng khi đầu vào nhị phân tăng dần từ giá trị này lên giá trị kế tiếp. Nói cách khác là đầu ra bậc thang sẽ không có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang.

Tỉ số phụ thuộc dòng:

DAC chất lượng cao yêu cầu sự ảnh hưởng của biến thiên điện áp nguồn đối với điện áp đầu ra vô cùng nhỏ. Tỉ số phụ thuộc nguồn là tỉ số biến thiên mức điện áp đầu ra với biến thiên điện áp nguồn gây ra nó.

Ngoài các thông số trên chúng ta cần phải quan tâm đên các thông số khác của một DAC khi sử dụng như: các mức logic cao, thấp, điện trở, điện dung, của đầu vào; dải rộng, điện trở, điện dung của đầu ra; hệ số nhiệt, …

8.2. CÁC DẠNG MẠCH DAC Có nhiều phương pháp và sơ đồ mạch giúp tạo DAC vận hành như đã giới thiệu. Sau đây là một số dạng mạch DAC cơ bản sẽ giúp chúng ta hiểu rõ và sâu hơn về quá trình chuyển đổi từ số sang tương tự.

8.2.1 DAC dùng điện trở có trọng số nhị phân và bộ khuếch đại cộng.

Hình 8.3 là sơ đồ mạch của một mạch DAC 4 bit dùng điện trở và bộ khuếch đại đảo. Bốn đầu vào A, B, C, D có giá trị giả định lần lượt là 0V và 5V.

Hình 8.3 : Mạch điện của một mạch DAC 4 bit



Bộ khuếch đại thuật toán (Operational Amplifier – Op Amp) được dùng làm bộ cộng đảo cho tổng trọng số của bốn mức điện thế vào. Ta thấy các điện trở đầu vào giảm dần 1/2 lần điện trở trước nó. Nghĩa là đầu vào D (MSB) có RIN = 1k, vì vậy bộ khuếch đại cộng chuyển ngay mức điện thế tại D đi mà không làm suy giảm (vì Rf = 1k). Đầu vào C có R = 2k, suy giảm đi 1/2, tương tự đầu vào B suy giảm 1/4 và đầu vào A giảm 1/8. Do đó đầu ra bộ khuếch đại được tính bởi biểu thức:

dấu âm (-) biểu thị bộ khuếch đại cộng ở đây là khuếch đại cộng đảo. Dấu âm này chúng ta không cần quan tâm.

Như vậy ngõ ra của bộ khuếch đại cộng là mức điện thế tương tự, biểu thị tổng trọng số của các đầu vào. Dựa vào biểu thức (4) ta tính được các mức điện áp ra tương ứng với các tổ hợp của các ngõ vào (bảng 5.1).

Bảng 8.1 Đầu ra ứng với điều kiện các đầu vào thích hợp ở 0V hoặc 5V.

Độ phân giải của mạch DAC hình 8.2 bằng với trọng số của LSB, nghĩa là bằng x 5V = 0.625V. Nhìn vào bảng 8.1 ta thấy đầu ra tương tự tăng 0.625V khi số nhị phân ở đầu vào tăng lên một bậc.

Ví dụ 2:

a. Xác định trọng số của mỗi bit đầu vào ở hình 8.2

b. Thay đổi Rf thành 500W.Xác định đầu ra cực đại đầy thang.



Giải:

a. MSB chuyển đi với mức khuếch đại = 1 nên trọng số của nó ở đầu ra là 5V. Tương tự như vậy ta tính được các trọng số của các bit đầu vào như sau:

MSB # 5V

MSB thứ 2 # 2.5V (giảm đi 1/2)

MSB thứ 3 # 1.25V (giảm đi 1/4)

MSB thứ 4 (LSB) # 0.625V (giảm đi 1/8)

b. Nếu Rf = 500W giảm theo thừa số 2, nên mỗi trọng số đầu vào sẽ nhỏ hơn 2 lần so với giá trị tính ở trên. Do đó đầu ra cực đại (đầy thang) sẽ giảm theo cùng thừa số, còn lại: -9.375/2 = -4.6875V

8.2.2. DAC R/2R ladder

Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho từng bit vào. Tuy nhiên có nhiều hạn chế trong thực tế. Hạn chế lớn nhất đó là khoảng cách chênh lệch đáng kể ở giá trị điện trở giữa LSB và MSB, nhất là trong các DAC có độ phân giải cao (nhiều bit). Ví dụ nếu điện trở MSB = 1k trong DAC 12 bit, thì điện trở LSB sẽ có giá trị trên 2M. Điều này rất khó cho việc chế tạo các IC có độ biến thiên rộng về điện trở để có thể duy trì tỷ lệ chính xác.

Để khắc phục được nhược điểm này, người ta đã tìm ra một mạch DAC đáp ứng được yêu cầu đó là mạch DAC mạng R/2R ladder. Các điện trở trong mạch này chỉ biến thiên trong khoảng từ 2 đến 1. Hình 8.4 là một mạch DAC R/2R ladder cơ bản.

Hình 8-4.

Từ hình 8.4 ta thấy được cách sắp xếp các điện trở chỉ có hai giá trị được sử dụng là R và 2R. Dòng IOUT phụ thuộc vào vị trí của 4 chuyển mạch, đầu vào nhị phân B0B1B2B3 chi phối trạng thái của các chuyển mạch này. Dòng ra IOUT được phép chạy qua bộ biến đổi dòng thành điện (Op-Amp) để biến dòng thành điện thế ra VOUT. Điện thế ngõ ra VOUT được tính theo công thức:



Với B là giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15)

Ví dụ 3: Giả sử VREF = 5V của DAC ở hình 5.4. Tính độ phân giải và đầu ra cực đại của DAC này?

Giải

Độ phân giải bằng với trọng số của LSB, ta xác định trọng số LSB bằng cách gán B = 00012 = 1. Theo công thức (5), ta có:

Đầu ra cực đại xác định được khi B = 11112 = 1510. Áp dụng công thức cho Vout ta có:

8.2.3. DAC với đầu ra dòng Trong các thiết bị kỹ thuật số đôi lúc cũng đòi hỏi quá trình điều khiển bằng dòng điện. Do đó người ta đã tạo ra các DAC với ngõ ra dòng để đáp ứng yêu cầu đó. Hình 8.5 là một DAC với ngõ ra dòng tương tự tỷ lệ với đầu vào nhị phân. Mạch DAC này 4 bit, có 4 đường dẫn dòng song song mỗi đường có một chuyển mạch điều khiển. Trạng thái của mỗi chuyển mạch bị chi phối bởi mức logic đầu vào nhị phân.

Hình 8-5: DAC có đầu ra dòng cơ bản.

Dòng chảy qua mỗi đường là do mức điện thế quy chiếu VREF và giá trị điện trở trong đường dẫn quyết định. Giá trị điện trở có trọng số theo cơ số 2, nên cường độ dòng điện cũng có trọng số theo hệ số 2 và tổng cường độ dòng điện ra IOUT sẽ là tổng các dòng của các nhánh.



DAC với đầu dòng ra có thể chuyển thành DAC có đầu ra điện thế bằng cách dùng bộ khuếch đại thuật toán (Op-Amp) như hình 8.6.

Hình 8-6: Nối với bộ đổi dòng thành điện thế.

Ở hình trên IOUT ra từ DAC phải nối đến đầu vào “ – ” của bộ khuếch đại thuật toán. Hồi tiếp âm của bộ khuếch đại thuật toán buộc dòng IOUT phải chạy qua RF và tạo điện áp ngõ ra VOUT và được tính theo công thức:

Do đó VOUT sẽ là mức điện thế tương tự, tỷ lệ với đầu vào nhị phân của DAC.

8.2.4. DAC điện trở hình T Hình 8.7 là sơ đồ DAC điện trở hình T 4 bit. Trong sơ đồ có hai loại điện trở là R và 2R được mắc thành 4 cực hình T nối dây chuyền. Các S3, S2, S1, S0 là các chuyển mạch điện tử. Mạch DAC này dùng bộ khuếch đại thuật toán (Op-Amp) khuếch đại đảo. VREF là điện áp chuẩn làm tham khảo. B3, B2, B1, B0 là mã nhị phân 4 bit. Vo là điện áp tương tự ngõ ra. Ta thấy các chuyển mạch chịu sự điểu khiển của số nhị phân tương ứng với các công tắc: khi Bi = 1 thì công tắc Si đóng vào VREF, kho Bi = 0 thì Si nối đất.



Hình 8.7: Sơ đồ DAC điện trở hình T 4 bit.

Nguyên lý làm việc của DAC này cũng đơn giản. Người đọc có thể giải thích được hoạt động của mạch dựa trên hình vẽ và những kiến thức đã học. Chúng ta chỉ cần cho lần lượt các bit Bi bằng logic 1 và 0 ta sẽ tính được VOUT sau đó dùng nguyên xếp chồng ta sẽ tính được điện áp ra:

Biểu thức trên chứng tỏ rằng biên độ điện áp tương tự đầu ra tỉ lệ thuận với giá trị tín hiệu số đầu vào. Chúng ta có thể thấy rằng đối với DAC điện trở hình T N bit thì điện áp tương tự đầu ra VOUT sẽ là:

Sai Số Chuyển Đổi

Đối với mạch DAC điện trở hình T thì sai số chuyển đổi do các nguyên nhân sau:

* Sai lệch điện áp chuẩn tham chiếu VREF .

Từ công thức Vout ta có thể tính sai số chuyển đổi DA do riêng sai số lệch điện áp chuẩn tham chiếu VREF gây ra như sau:

Biểu thức trên cho thấy sai số của điện áp tương tự DVOUT tỉ lệ với sai lệch DVREF và tỉ lệ thuận với giá trị tín hiệu số đầu vào.

* Sự trôi điểm 0 của khuếch đại thuật toán.

Sự trôi điểm 0 của bộ khuếch đại thuật toán ảnh hưởng như nhau đối với mọi giá trị tín hiệu số được biến đổi. Sai số DVOUT do trôi điểm 0 không phụ thuộc giá trị tín hiệu số.

* Điện áp rơi trên điện trở tiếp xúc của tiếp điểm chuyển mạch.



Các chuyển mạch không phải là lý tưởng, thực tế điện áp rơi khi nối thông của mạch điện chuyển mạch không thể tuyệt đối bằng 0. Vậy điện áp rơi này đóng vai trò tín hiệu sai số đưa đến đầu vào mạng điện trở hình T.

* Sai số của điện trở .

Sai số điện trở cũng gây ra sai số phi tuyến. Sai số của các điện trở không như nhau, tác động gây sai số chuyển đổi DA của những điện trở khác nhau về vị trí là khác nhau.

Tốc độ chuyển đổi:

DAC điện trở hình T công tác song song (các bit tín hiệu số đầu vào được đưa vào song song) nên có tốc độ chuyển đổi cao. Thời gian cần thiết cho một lần chuyển đổi gồm hai gai đoạn: thời gian trể truyền đạt của bit tín hiệu vào xa nhất đến bộ khuếch đại thuật toán và thời gian cần thiết để bộ khuếch đại thuật toán ổn định tín hiệu ra

8.3. CHUYỂN ĐỔI TƯƠNG TỰ - SỐ (ADC)

8.3.1 Sơ đồ khối Bộ chuyển đổi tương tự sang số – ADC (Analog to Digital Converter) lấy mức điện thế vào tương tự sau đó một thời gian sẽ sinh ra mã đầu ra dạng số biểu diễn đầu vào tương tự. Tiến trình biến đổi A/D thường phức tạp và mất nhiều thời gian hơn tiến trình chuyển đổi D/A. Do đó có nhiều phương pháp khác nhau để chuyển đổi từ tương tự sang số. Hình vẽ 8-8 là sơ đồ khối của một lớp ADC đơn giản.

Hình 8-8: sơ đồ khối của một lớp ADC đơn giản.

Hoạt động cơ bản của lớp ADC thuộc loại này như sau:

Xung lệnh START khởi đôïng sự hoạt động của hêï thống.

Xung Clock quyết định bộ điều khiển liên tục chỉnh sửa số nhị phân lưu trong thanh ghi.



Số nhị phân trong thanh ghi được DAC chuyển đổi thành mức điện thế tương tự VAX.

Bộ so sánh so sánh VAX với đầu vào trương tự VA. Nếu VAX < VA đầu ra của bộ so sánh lên mức cao. Nếu VAX > VA ít nhất bằng một khoảng VT (điện thế ngưỡng), đầu dra của bộ so sánh sẽ xuống mức thấp và ngừng tiến trình biến đổi số nhị phân ở thanh ghi. Tại thời điểm này VAX xấp xỉ VA. giá dtrị nhị phân ở thanh ghi là đại lượng số tương đương VAX và cũng là đại lượng số tương đương VA, trong giới hạn độ phân giải và độ chính xác của hệ thống.

Logic điều khiển kích hoạt tín hiệu ECO khi chu kỳ chuyển đổi kết thúc.

Tiến trình này có thể có nhiều thay dổi đối với một số loại ADC khác, chủ yếu là sự khác nhau ở cách thức bộ điều khiển sửa đổi số nhị phân trong thanh ghi.

8.3.2 Các chỉ tiêu kỹ thuật chủ yếu của ADC

Độ phân giải

Độ phân gải của một ADC biểu thị bằng số bit của tín hiệu số đầu ra. Số lượng bit nhiều sai số lượng tử càng nhỏ, độ chính xác càng cao.

Dải động, điện trở đầu vào.

Mức logic của tín hiệu số đầu ra và khả năng chịu tải (nối vào đầu vào).

Độ chính xác tương đối

Nếu lý tưởng hóa thì tất cả các điểm chuyển đổiphải nằm trên một đường thẳng. Độ chính xác tương đối là sai dsố của các điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng. Ngoài ra còn yêu cầu ADC không bị mất bit trong toàn bộ phạm vi công tác.

Tốc độ chuyển đổi

Tốc độ chuyển đổi được xác định thời gian bởi thời gian cần thiết hoàn thành một lần chuyển đổi A/D. Thời gian này tính từ khi xuất hiện tín hiệu điều khiển chuyển đổi đến khi tín hiệu số đầu ra đã ổn định.

Hệ số nhiệt độ

Hệ số nhiệt độ là biến thiên tương đối tín hiệu số đầu ra khi nhiệt độ biến đổi 10C trong phạm vi nhiệt độ công tác cho ph ép với điều kiện mức tương tự đầu vào không đổi.

Tỉ số phụ thuộc công suất

Giả sử điện áp tương tự đầu vào không đổi, nếu nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đầu ra càng lớn thì tỉ số phụ thuộc nguồn càng lớn.

Công suất tiêu hao.

8.3.3 Các bước chuyển đổi AD Quá trình chuyển đổi A/D nhìn chung được thực hiện qua 4 bước cơ bản, đó là: lấy mẫu; nhớ mẫu; lượng tử hóa và mã hóa. Các bước đó luôn luôn kết hợp với nhau trong một quá trình thống nhất.

8.3.3.1 Định lý lấy mẫu Đối với tín hiệu tương tự VI thì tín hiệu lấy mẫu VS sau quá trình lấy mẫu có thể khôi phục trở lại VI một cách trung thực nếu điều kiện sau đây thỏa mản:



fS ≥ 2fImax (10)

Trong đó fS : tần số lấy mẫu

fImax : là giới hạn trên của giải tần số tương tự

Hình 8-9 biểu diển cách lấy mẫu tín hiệu tương tự đầu vào. Nếu biểu thức (10) được thỏa mản thì ta có thể dùng bộ tụ lọc thông thấp để khôi phục VI từ VS.

Vì mỗi lần chuyển đổi điện áp lấy mẫu thành tín hiệu số tương ứng đều cần có một thời gian nhất định nên phải nhớ mẫu trong một khoảng thời gian cần thiết sau mỗi lần lấy mẫu. Điện áp tương tự đầu vào được thực hiện chuyển đổi A/D trên thực tế là giá trị VI đại diện, giá trị này là kết quả của mỗi lần lấy mẫu.

Hình 8-9.

8.3.3.2 Lượng tử hóa và mã hóa

Tín hiệu số không những rời rạc trong thời gian mà còn không liên tục trong biến đổi giá trị. Một giá trị bất kỳ của tín hiệu số đều phải biểu thị bằng bội số nguyên lần giá trị đơn vị nào đó, giá trị này là nhỏ nhất được chọn. Nghĩa là nếu dùng tín hiệu số biểu thị điện áp lấy mẫu thì phải bắt điện áp lấy mẫu hóa thành bội số nguyên lần giá trị đơn vị. Quá trình này gọi là lượng tử hóa. Đơn vị được chọn theo qui định này gọi là đơn vị lượng tử, kí hiệu D. Như vậy giá trị bit 1 của LSB tín hiệu số bằng D. Việc dùng mã nhị phân biểu thị giá trị tín hiệu số là mã hóa. Mã nhị phân có được sau quá trình trên chính là tín hiệu đầu ra của chuyên đổi A/D.

8.3.3.3 Mạch lấy mẫu và nhớ mẫu Khi nối trực tiếp điện thế tương tự với đầu vào của ADC, tiến trình biến đổi có thể bị tác động ngược nếu điện thế tương tự thay đổi trong tiến trình biến đổi. Ta có thể cải thiện tính ổn định của tiến trình chuyển đổi bằng cách sử dụng mạch lấy mẫu và nhớ mẫu để ghi nhớ điện thế tương tự không đổi trong khi chu kỳ chuyển đổi diễn ra. Hình 5.18 là một sơ đồ của mạch lấy mẫu và nhớ mẫu.

8.4. GIỚI THIỆU CÁC VI MẠCH ĐIỂN HÌNH



Hiện nay trên thị trường có nhiều loại IC có chức năng chuyển đổi từ số sacng tương tự. Ở đây chỉ giới thiệu 2 loại IC thông dụng, các loại khác bạn đọc có thể tham khảo trong Datasheet hay trên Internet.

8.4.1 IC AD7524

IC AD7524 ( IC CMOS) là IC chuyên dụng dùng để chuyển đổi từ số sang tương tự. AD7524 là bộ chuyển đổi D/A 8 bit, dùng mạng R/2R ladder. Có sơ đồ bên trong như hình 8-10.

Hình 8-10

AD7524 có đầu vào 8 bit, có thể bị chốt trong dưới sự điều khiển của đầu vào CHỌN CHIP

và đầu vào ghi khi cả hai đầu vào điều khiển này đều ở mức thấp, thì 8 đầu vào dữ liệu D7 – D0 sinh ra dòng tương tự OUT1 và OUT2 (thường OUT2 nối đất).

Nếu một trong hai đầu vào điều khiển lên cao thì lúc này dữ liệu vào bị chốt lại và đầu ra tương tự duy trì tại mức ứng với dữ liệu số bị chốt đó. Những thay đổi kế tiếp ở đầu vào sẽ không tác động đến ngõ ra tương tự OUT1 ở trạng thái chốt này.

Các thông số của IC được liệt kê ở bảng 8.2

Bảng 8.2 Các thông số của IC DA7524



Quan hệ ngõ vào và ngõ ra tương ứng được trình bày ở bảng 8.3

Bảng 8.3 Quan hệ ngõ vào và ngõ ra

Ứng dụng của IC AD7524 thường dùng giao tiếp với các vi xử lý và vi điều khiển để chuyển đổi tín hiệu số sang tương tự nhằm điều khiển các đối tượng cần điều khiển. Sau đây là một số ứng dụng của IC AD7524 giao tiếp với các IC khác.



Hình 8-11

HÌnh 8-12: Giao tiếp giữa AD 7524 với 8051.



Hình 8-13

8.4.2 IC DAC0830 DAC 0830 là IC thuộc họ CMOS. Là bộ chuyển đổi D/A 8 bit dùng mạng R/2R ladder. Có thể giao tiếp trực tiếp với các vi xử lý để mở rộng hoạt động chuyển đổi D/A.

Sơ đồ chân và cấu trúc bên trong của DAC0830

Hình 8-14



Hoạt động của các chân

( CHIP SELECT) là chân chọn hoạt động ở mức thấp. Được kết hợp với chân ITL để có thể viết dữ liệu.

ITL (INPUT LACTH ENABLE) là chân cho phép chốt ngõ vào, hoạt động ở mức cao. ITL kết

hợp với để cho phép viết.

(WRITE) hoạt động ở mức thấp. Được sử dụng để nạp các bit dữ liệu ngõ vào chốt. Dữ

liệu được chốt khi ở mức cao. Để chốt được dữ liệu vào thì và phải ở mức thấp trong khi đó ITL phải ở mức cao.

(WRITE) tác động ở mức thấp. Chân này kết hợp với chân cho phép dữ liệu chốt ở ngõ vào mạch chốt được truyền tới thanh nghi DAC trong IC.

(TRANSFER CONTROL SIGNAL) tác động ở mức thấp. Cho phép được viết.

DI0 – DI7 là các ngõ vào số trong đó DI0 là LSB còn DI7 là MSB.

IOUT1 ngõ ra dòng DAC1. Có trị số cực đại khi tất cả các bit vào đều bằng 1, còn bằng 0 khi tất cả các bit vào đều bằng 0.

IOUT2 ngõ ra dòng DAC2. Nếu IOUT1 tăng từ 0 cho đến cực đại thì IOUT2 sẽ giảm từ cực đại về 0 để sao cho IOUT1 + IOUT2 = hằng số.

Rfb điện trở hồi tiếp nằm trong IC. Luôn được sử dụng để hồi tiếp cho Op Amp mắc ở ngoài.

Vref ngõ vào điện áp tham chiếu từ -10 đến +10V.

VCC điện áp nguồn cấp cho IC hoạt động từ 5 đến 15V.

GND (mass) chung cho IOUT1 và IOUT2.

Sau đây là một số ứng dụng của DAC0830 chuyển đổi từ số sang tương tự.

Điều khiển volume bằng số



Hình 8-15

Điều khiển máy phát sóng bằng số



Hình 8-16

Bộ Điều khiển dòng bằng số



Hình 8-18.

DAC8030 có thể điều khiển được dòng ra thay đổi theo dữ liệu số vào. Dòng ra thay đổi từ 4mA (khi D = 0) đến 19.9mA (khi D = 255).

Mạch điện trên sử dụng cho các mức điện áp vào khác nhau từ 16V đến 55V.

P2 thay đổi giá trị dòng

8.5. CÁC MẠCH ỨNG DỤNG

8.5.1. Điều chỉnh và ổn định vị trí của một vật

Khi yêu cầu mạch điều khiển đòi hỏi khống chế một vật dịch chuyển và cố định ở một mức không đổi có thể thực hiện mạch điều khiển theo sơ đồ trên hình sau



Khi đặt một giá trị số nhị phân vào ngõ vào DAC, điện áp ngõ ra Va tác động mạch Op-Amps điều khiển động cơ servo M đưa vật cần điều khiển đến một vị trí đặt trước (vị trí này được xác lập khi Va = Vp). Như vậy tuỳ vào giá trị của số nhị phân, vật cần điều khiển sẽ dịch chuyển trong chiều dài từ 0 đến 100mm. Vì một lý do nào đó làm cho vật cần điều khiển lệch khỏi vị trí cân bằng (Va ≠ Vp) ví dụ như antenna bị gió thổi lệch khỏi vị trí cân bằng ... sẽ làm thay đổi điện áp Vp so với mass (do biến trở thay đổi vị trí), điều này sẽ tác động vào Op-Amps thay đổi điện áp trên động cơ servo M, tác động dưa vật cần điều khiển về vị trí cân bằng.

8.5.2. Mạch khởi động êm (Ramp-Start) Trong mạch điều khiển hệ truyền động có động cơ sử dụng kỹ thuật số, người ta thường sử dụng các bộ khởi động êm giúp hệ thống tránh được các xung đột biến cơ học giúp động không bị xoắn gãy trục hay hư hỏng các chi tiết cơ khí cũng như điện từ khác. Mạch này có sơ đồ khối về nguyên lý làm việc như hình sau:



Khi hệ nhận được tín hiệu "START" từ mạch điều khiển, mạch đếm nhận xung clock và bắt đầu đếm lên, cùng lúc này ngõ ra Op-Amps là tín hiệu EOC (End-Of-Conversion) đang ở mức cao. Theo nhịp đếm lên của mạch đếm, DAC chuyển đổi các số nhị phân theo giá trị lớn dần như dạng sóng điện áp VAX trên hình vẽ. Tín hiệu này điều khiển hệ thống khởi động êm cho đến khi VA = VAX thì tín hiệu ngõ ra Op-Amps EOC sẽ về 0 dẫn đến kết thúc quá trình khởi động êm do cổng AND 3 ngõ vào hoạt động như một khoá điện tử.

Rõ ràng, thay vì đột biến từ 0 đến VA, tín hiệu điện áp VAX tăng dần theo từng nấc nhỏ. Khoảng cách giữa 2 nấc chính là độ phân giải của DAC.

8.5.3. Mạch phát xung chỉnh được tần số và sóng dạng điện áp Nguyên lý làm việc của mạch này tương tự như mạch điều khiển đèn quảng cáo trong chương vi mạch nhớ nhưng thay vì các ngõ ra điều khiển đèn thì ở đây các tín hiệu này đưa vào DAC 0808. Khi thay đổi chương trình xuất ra từ vi mạch nhớ ta sẽ thay đổi được sóng dạng điện áp phát ra vout.



Nếu muốn tín hiệu ngõ ra là sóng vuông, chỉ cần nạp trình vào EPROM như sau:

Như vậy chỉ cần tính toán lại các mức điện áp tương ứng với các ngõ vào tín hiệu số lấy từ chương trình trong EPROM, ta có thể tạo ra bất kỳ sóng dạng điện áp nào ở ngõ ra. Khi muốn thay đổi tần số của sóng dạng điện áp vout, ta chỉ việc thay đổi tần số của mạch phát xung dùng vi mạch 555. Do đó, tần số của điện áp vout được chỉnh trong một khoảng rộng và trơn.

Documents

Bai Giang Ky Thuat So