5-1

Chapter 5. MOS Capacitor

v Chapter Objectives

l This chapter builds a deep understanding of the modern MOS (metal-oxide-semiconductor) structures. The key topics are the concepts of surface depletion, threshold, and inversion ; MOS capacitor C-V ; gate depletion ; inversion-layer thickness ; and two imaging devices-charge-coupled device and CMOS (complementary MOS) imager. This chapter builds the foundation for understanding the MOSFETs (MOS Field-Effect Transistors).

5-2

l Fig. 5-1

Figure 5.1 The MOS capacitor. • MOS : metal-oxide-semiconductor.• semiconductor body 혹은

substrate

• insulator film(예 SiO2) : 1.5㎚정도로 얇을 수 있다.(few oxide molecules의 size)

• metal electrode : 1970년 이전에는metal(예 Al), 1970년 이후에는heavily doped poly-crystalline

(고온에서도 Al과 반응하지 않는다.)

2008년 이후에는 SiO2 대신 more advanced dielectrics를

사용하는 경향이 되어 다시metal을사용하는 경향이 되었다.

(section 7.4 참조)

• MOS capacitor는 그 자체가 널리

사용되는 소자는 아니다.

MOS transistor의 한 부분이다.

Figure 5.2 An MOS transistor is an MOS capacitor with PN junctions at two ends.

5-3

l Fig. 5-2

5-4(1)

5-4(2)

5-4(3)

5-5

Figure 6-13

Bending of the semiconductor bands at the onset of strong inver-sion: the surface potential is twice the value of

in neutral p material.

sf

Ff

sqffq

Fqf

15)-(6 ln22inv.)(i

Fs nN

qkT a=F=F

5-6

Figure 6-17

Variation of the metal-semiconductor work function potential difference with substrate doping concentration, for n+ poly-Si.

msF

Figure 6-18

Effect of a negative work function difference : (a) band bending and formation of negative charge at the semiconductor surface; (b) achievement of the flat band condition by application of a negative voltage.

0)(

5.1. Flat-band condition and Flat-band voltage

l Fig. 5-3Figure 5.3 (a) Polysilicon-gate/oxide/semiconductor capacitor and (b) its energy band diagram with no applied voltage.

5-7

l Fig. 5-4

Figure 5.4 Energy band diagram of the MOS system at the flat-band condition. A voltage equal to Vfb is applied between the N+-poly-Si gate and the P-silicon body to achieve this condition. ψg is the gate-material work function, and ψs is the semiconductor work function. E0 is the vacuum level.

5-8

5-9

• flat-band condition : substrate의 energy band ( and )가 Si-

SiO2interface에서 flat한 조건

Fig. 5-3b에서 gate에 negative voltage를 인가

함으로서 얻을 수 있다.(left-hand side에 band

diagram을 raising함)

• body에서 band가 flat할 때 기판에서 표면 electric field는 zero이다.

따라서 oxide에서도 electric field가 zero이다.

• SiO2의 와 사이 9 eV, 와 사이 0.95 eV

• electron affinity : 와 사이의 차이. Material parameter이다.

• Si의 electron affinity 4.05 eV

• SiO2의 는 Si의 보다 3.1 eV 높다.

• Si-SiO2 electron energy barrier는 3.1 eV이고,

hole energy barrier는 4.8 eV이다. : electron과 hole이 SiO2 gate dielectric을 통과하지 못한다.

• N+ poly-Si의 는 단순화 시키기 위하여 와 일치한다고 가정하였다.

• SiO2에서 를 band gap 중간에 있다고 하면

는 10-60 cm-3 정도로 작게 된다.

그러므로 SiO2에서 의 위치는 중요하지 않다.

kTEEc FcNn

/)(exp -=

CE VE

CEVE CE CE

CE 0E

CE CE

FE CEFE

FE

levelvacuumE 0 =

5-10

l flat-band voltage. : flat-band condition을 만들기 위하여 인가된 전압

: gate와 반도체의 일함수

work function : difference between E0 and EF Fermi level에 있는 전자를 vacuum level로

끌어올리는데 필요한 energy

l N+-poly-Si의 = 4.05 V

P-Si body의 = 4.05 V +

Fig. 5-4에서 는 약 -0.7 V이다.

sg ΨΨV -=fbfbV

gΨ

sΨfbV

qEE FC /)( -

(5.1.1)

sg ΨΨ ,

5.2. Surface accumulation l Fig. 5-5

• : band bending in substrate• 기판은 전압 기준이므로 가

표면으로 위로 굽으면 가negative 아래로 굽으면 positive이다.

• SiO2 energy band가 gate 쪽으로up하는 방향으로 기울면 가negative이고 downward하면positive이다.

• 가 bulk에서 보다 표면에서로 가깝게 되면 surface hole

농도 가 bulk hole 농도

보다 크다.

가 -100mV 혹은 -200mV

일 수 있으므로

: surface accumulation5-11

Figure 5.5 This MOS capacitor is biased into surface accumulation (ps > p0 = Na). (a) Types of charge present. ⊕ represents holes and – represents negative charge. (b) Energy band diagram.

kTqΦas

sNP /exp-=

sqΦ

sΦCE

oxV

VEFE

)( sp)( 0 aNp =

sΦ

as Np >>

(5.2.1)

5-12

• accumulation layer, accumulation-layer holes, accumulation charge

• substrate가 N type이면, accumulation layer에는 electron이 있다.

l

flat band에서 일 때 flat band

l surface accumulation의 경우에

는 꽤 작기 때문에 무시한다.

Gauss’s Law를 사용하면

: oxide capacitance per unit area

: accumulation charge

oxVΦVV sfbg ++=0 , ox === VΦVV sfbg

fbgox VVV -=

ox

accoxoxox

ox

accox

CQTV

Q

-==

--=

e

)( accQ

sΦ

oxC

acQ )/( 2cmC)/( 2cmF

(5.2.2)

(5.2.4)

ℰ

ℰ

5-13

l V=Q/C는 같은 전극에서 voltage와 charge.

MOS capacitor에서는 voltage는 gate voltage이고

charge는 substrate charge이다. 따라서 negative sign

accumulation 에서 MOS capacitor는

Q=CV로서 capacitor와 같다.

일 때

l 일반적으로

: substrate에서 존재하는 를 포함하여 모든 charge

)(ox fbgacc VVCQ --=

fbg VV = 0=accQ

oxsub CQV /ox -=

(5.2.5)

(5.2.6)

subQ accQ

)( fbg VV

5.3. Surface depletion

l Fig. 5-6

Figure 5.6 This MOS capacitor is biased into surface depletion. (a) Types of charge present; (b) energy band diagram.

5-14

•• gate side에서 band diagram이 downward• 가 로부터 멀어진다.(substrate가 N-type일 때는 로부터 멀어진다.)• hole의 density가 small (N-type 일 때는 electron의 density가 small)

; 이 조건이 surface depletion

• depletion region 이 폭 를 가진다.

• 는 negative (acceptor ion이 negatively charged이므로)• : (eq. 4.2.10)을 사용• 식 (5.3.1), 식 (5.3.2), 식 (5.2.2)를 합하면

oxox

dep

ox

dep

ox

subox C

qNCWqN

CQ

CQV ssaa

F==-=-=

e2

s

as

depWqNΦe2

2

=

ass qNΦWdep /2e=

ox

depdep

fboxfb CWqNWqN

VVVV as

asg ++=+F+= e2

2

fbg VV >

FE VE CE

)( depW

(5.3.1)

(5.3.2)

depQ

(5.3.3)

5-15

5.4. Threshold Condition and Threshold Voltage

l Fig. 5-7

Figure 5.7 The threshold condition is reached when ns = Na, or equivalently, A = B, or ϕs = ϕst = 2 ϕB. Note that positive ϕst corresponds to downward band bending.

5-16

• 를 depletion 상태에서 더욱 positive로 하면 energy band는 더욱down되고, inversion 된다.

• threshold : surface electron 농도가 bulk doping 농도 와

같을 때.

혹은 A=B

C=D : 가 midgap에 있다.

• threshold condition에서 surface potential

식 (1.8.12)와 식 (1.8.8)을 사용하고, 라고 하면,

bulkFsurfaceF vc EEEE )()( -=-

BΦqC

qDC 22 ==+

ii

FB

nNkT

NNkT

nNkT

bulkEEE

qΦ

a

a

vv

vg

lnlnln

/)(2

=-=

--º

(5.4.1)

stΦiE

)( aN

)( sn

VC NN =

gV

5-17

5-18

threshold condition에서 는

• threshold condition에서 를 threshold voltage 라 한다.

식 (5.4.2)와 (5.3.1)을 식 (5.2.2)에 대입하면,

i

aBst n

NqkTΦΦ ln22 ==

ox

BsaBfbt C

ΦqNΦVV

222

e++=

sΦ

gV tV

(5.4.3)

(5.4.2)

5-19

• 는 와 body doping의 함수이다.

• dielectric은 SiO2 (εs=3.9)로 하였다.

l N-type body

l Fig. 5-8

Figure 5.8 Theoretical threshold voltage vs. body doping concentration using Eq. (5.4.3). See Section 5.5.1 for a discussion of the gate doping type.

ox

std

stfb CΦqN

ΦVV ste2

-+=

Bst ΦΦ 2-=

i

dB n

NqkTΦ ln=

(5.4.4)

(5.4.5)

(5.4.6)

TV oxT

5-20

5.5. Strong inversion beyond threshold

l Fig. 5-9

Figure 5.9 An MOS capacitor biased into inversion. (a) Types of charge present; (b) energy band diagram with arrow indicating the sense of positive Vg.

•

• inversion layer : inversion electron으로 채워짐

• inversion charge density :

• 는 이상 많이 증가하지 않는다.

가 0.1V 증가하면 표면 전자농도는 많이 증가하게 된다.

의 증가를 가 증가하여 흡수한다.

• 가 증가하지 않으면 depletion region width가 증가하지 않는다.

a

Bsd qN

ΦW 22maxe

=

tg VV >

)/( 2cmCQinvsΦ BΦ2

sΦ

gV oxV

sΦ

(5.5.1)

5-21

315 cm104 -´=aN

)2/exp(~ kTq sf-

)2/exp(~ kTq sf-

Ff2

sf~

Ff

sf

315 cm104 -´=aN

Figure 6-14Variation of space-charge density in the semiconductor as a function of the surface potential for p-type silicon with at room temperature. psand ns are the hole and electron concentrations at the surface, is the potential difference between the Fermi level and the intrinsic level of the bulk. (Garrett and Brattain, Phys. Rev., 99, 376 [1995].)

sf

Ff

ox

inv

ox

inv

ox

fb

ox

inv

ox

dep

fb

CQV

CQ

CqN

V

CQ

CQ

VV

t

BsaB

Bg

-=

-F

+F+=

--F+=

222

2

e

∴

(5.5.2)

(5.5.3))( tg VVCQ oxinv --=

5-22

5-23

5.5.1 Choice of Vt and Gate doping type

l Fig 5.10.

Figure 5.10 (a) The surface inversion behavior is best studied with a PN junction butting the MOS capacitor to supply the inversion charge. (b) The inversion layer may be thought of as a thin N-type layer.

• enhancement-type device : 에서 전류가 흐르지 않는 transistor

• : Fig. 5-8 참조

• p+ gate에 p-body이면 가 너무클것임 (1V 이상)

large power supply voltage가 필요하고 large power consumption과 열발생이 일어난다.

• p+ gate에 N-type body : small negative threshold voltage

• N+ gate에 P-type body : small positive threshold voltage

0=gV

tV

tV

5-24

l Fig. 5-11Figure 5.11 Surface potential saturates at 2ϕB when Vg is larger than Vt.

• at

at accumulation region

• 가 로부터 증가하여,

: depletion

• : surface electron 농도가 크다.

표면은 inverted 되었다.

이 때 를 (threshold voltage)라고 부른다.

0=sΦ fbV0»sΦ

gV fbV

Bs ΦΦ 2®

Bs ΦΦ 2=

gV tV

5-25

l Fig. 5-12

• MOS interface가 accumulation일 때 depletion 영역이 없다.

• 는 band bending의 square root에 비례.

• 일 때 는 ( 가 에 saturate 되기 때문)

Figure 5.12 Depletion-region width in the body of an MOS capacitor.

depW

tg VV ³ depW maxdW sΦ BΦ2

5-26

l Fig. 5-13

Figure 5.13 Components of charge (C/cm2) in the MOS capacitor substrate: (a) depletion-layer charge; (b) inversion-layer charge; and (c) accumulation-layer charge.

• depletion charge 가 inversion region 영역에서는 constant

가 constant 하므로.

• 가 inversion region에서 나타난다.

• 는 accumulation 영역에서.

)( tg VVCQ oxinv --=depW

depQ

accQ

5-27

l Fig. 5-14

Figure 5.14 The total substrate charge, Qsub (C/cm2), is the sum of Qacc, Qdep, and Qinv.

• accumulation region에서substrate charge 는accumulation charge 로되어 있다.

• depletion region에서 는로 되어 있다.

• inversion에 region에서 는와 로 되어 있다.

)(

constant

tg VVCQ

Q

oxinv

dep

--=

=

subQaccQ

subQdepQ

subQdepQ invQ

5-28

5.6. MOS C-V Characteristics

5-29

l C-V measurement하여 다음을 구할 수 있다.

• gate oxide thickness.

• substrate doping concentration

• threshold voltage

• flat-band voltage

l Fig. 5-15Figure 5.15 Setup for the C–V measurement.

5-30

• DC bias voltage 와 small sinusoidal signal (1 ㎑~ 10 ㎒)• AC ammeter•• small-signal capacitance• capacitance in the MOS Theory :

small-signal capacitance

gg

g

dVdQ

dVdQ

C sub-=º

)( gV

CVi accap w=/

(5.6.1)

l Fig. 5-16

Figure 5.16 The quasi-static MOS C–V characteristics.

5-31

l Fig 5.17.

Figure 5.17 Illustration of the MOS capacitor in all bias regions with the depletion-layers shaded. (a) Accumulation region; (b) depletion region; (c) inversion region with efficient supply of inversion electrons from the N region corresponding to the transistor C–V or the quasi-static C–V; and (d) inversion region with no supply of inversion electrons (or weak supply by thermal generation) corresponding to the high-frequency capacitor C–V case.

5-32

5-33

• accumulation region에서 : Fig. 5-17a.

• depletion region에서 : Fig. 5-17b. two capacitor로 구성

• 와

• AC small-signal voltage하에서 가 expand.

AC charge가 depletion layer의 바닥에서 나타난다.

이면 가 expand하고 C가 감소한다.

• inversion layer : Fig. 5-17c.

• AC signal에 응답하여 가 증가 그리고 감소한다.

• 가 로 복귀한다. : quasi-static C-V이라고 부른다.

왜냐하면 주파수가 무한히 낮은 것 (static case) 같은 AC signal

에 가 응답할 수 있기 때문이다.

depdep WC se=

depox CCC111

+=

sa

fb

ox qNVV

CCg

e)(211

2+

+=

oxC depC

depW

depW

invQ

fbVVg >

oxC

invQ

C

(5.6.4)

(5.6.3)

(5.6.2)

5-34

• N-영역으로부터 전자를 공급 받을 수 있다.

• MOS transistor C-V 특성 (Fig. 5-16)이 된다.

• Fig. 5-17d : PN junction이 존재하지 않을 때

• P-type 기판은 전자를 충분히 공급하지 못한다.

대단히 느리게 thermal generation을 통하여 전자를 생산한다.

• 는 AC signal에 응답할 수 없으며 DC값에 일정하게 머무른다.

• AC signal이 를 부근에서 oscillation 하게 되고, 는

확장하여 부근이 되고, 의 변화는 very high

frequencies에 응답할 수 있다. 왜냐하면 풍부한 majority carrier의

움직임을 포함하기 때문이다. 결과적으로 AC charge는 depletion

영역의 바닥에 존재한다.

• high-frequency MOS capacitor C-V.

invQ

depWmaxdWdepWsΦ BΦ2

5-35

l Fig. 5-18Figure 5.18 Two possible MOS C–V characteristics. The difference in the inversion region is explained inFig. 5–17c and d.

l Fig. 16-6

M.S. TYAGI.479쪽

5.7. Oxide charge-a modification to Vfb and Vt

5-36

5-37

l Fig 5.20.Figure 5.20 Flat-band condition (no band bending at body surface) (a) without any oxide charge; (b) with Qox at the oxide–substrate interface.

•

• several types of oxide charge• fixed oxide charge

• mobile oxide charge

• interface traps 혹은 interface state

ox

ox

ox

ox

CQ

CQVV sg --=-= yyfb0fb (5.7.1)

5-38

Figure 6-22

Mobile ion determination: (a) Movement of mobile ions due to positive and negative bias-temperature stress; (b) C-V characteristics under positive (dashed line) and negative (solid line) bias-temperature.

)(BFBF

im VVCQ +- -=

l bias-temperature stress test : mobile ion 을 측정

• 200 ~ 300 ℃ heat up 시키고, positive gate bias 인가하고cooling 후에 capacitor를 측정

다시 200 ~ 300 ℃ heat up 시키고, negative bias를 인가

cooling 후에 capacitor를 측정

mQ

※ Streetman 6판 278쪽

5-39

• Fig. 5-21

Figure 5.21 Measured Vfb of three capacitors with different oxide thicknesses.

5-40

l Fig. 5-22

Figure 5.22 The relationship between ψg and ψs.

5-41

5-42

5.8. Poly-Si depletion –Effective increase in Tox

l Fig. 5-23Figure 5.23 Poly-gate depletion effect illustrated with (a) the band diagram and (b) series capacitors representation. An N+ poly-Si gate can also be depleted.

• poly-Si gate depletion layer thickness • doping 농도와 oxide field에 의존한다.

• Gauss’s law에 따라서

• poly-silicon-gate capacitor는 oxide capacitor와 직렬로 연결된다.

l inversion region에서 MOS capacitance는

l poly-depletion effect는 바람직하지 않다. 왜냐하면 reduced C는 reduced

그리고 reduced transistor current를 의미한다.

해결책은 poly-Si을 heavily doping 시키는 것이다.

l very heavy doping은 gate로부터 oxide를 통하여 기판으로 dopant penetration을 일으킨다.

l poly-SiGe gate는 higher concentration이 가능하도록 doping할 수 있다.그리하여 gate depletion을 개선한다.

l5-43

poly

oxoxdpoly qNW

e=

3/11

11

dpolyox

oxdpoly

ox

ox

polyox WTWT

CCC

s +=÷÷

ø

öççè

æ+=÷

÷ø

öççè

æ+=

--e

ee

)( tg VVCQ polyoxinv ---= f (5.8.3)

(5.8.2)

(5.8.1)

)( dpolyW

invQ

ℰ

5-44

5.9. Inversion and Accumulation charge-layer Thickness and QuantumMechanical Effect.

l inversion charge는 Si-SiO2에서 sheet charge 라고 추측하였다.

사실은 inversion-charge profile은 Schrödinger equation과 Poission’s equation의 해에 의하여 결정된다.

l Fig. 5-24

Figure 5.24 Average location of the inversion-layer electrons is about 15 Å below the Si–SiO2 interface. Poly-Si gate depletion is also shown.

• inversion-layer thickness. . ; Si-SiO2 아래 inversion charge의평균 위치 혹은 electron 밀도 전체의 중심 (centroid)

invT

• 는 의 함수. 가 크면 는 약 1.5 ㎚. 가 낮으면 는 약 3 ㎚

• electron effective mass가 hole보다 작아서 electron inversion layer가 hole인 경우보다 얇다. 5-45

l Fig. 5-25

oxTVV tg

6layerinversion in the field average

+=

Figure 5.25 Average inversion-layer thickness (centroid) for electrons (in P body) and holes (in N body). (From [3]. © 1999 IEEE.)

invT gV gV invT invT

(5.9.1)

gV

5-46

l Fig. 5-26

Figure 5.26 The effects of poly-depletion and charge-layer thickness on the C–V curve of an N+ poly-gate, P-substrate device.

• inversion과 accumulation 시작에서 C-V curve하락이 있다.

5-47

l Fig. 5-27Figure 5.27 Equivalent circuit for understanding the C–V curve in the depletion region and the inversion region. (a) General case for both depletion and inversion regions; (b) in the depletion regions; (c) Vg ≈ Vt; and (d) strong inversion.

a. general case

b. depletion region에서 는 무시 (inversion charge가 없다.)

도 무시 ( 이므로)

그러므로 와 의 기본 직렬 조합이 된다.

c. 가 로 증가하면 inversion charge가 나타나기 시작한다. Total capacitance는 증가. Fig. 5-26에서 보인것과 같다.

d. 가 더 커지면 가 무한대가 될 수 없다. 가 증가하기 때문.

따라서 C는 drop된다.(Fig. 5-26)

invC

polyC depdpoly WW

l 측정에 의하여 와 로부터 를 분리하기 어렵다.

total effective oxide thickness 특정 지우기 (effective oxide thickness)를 사용한다. 는 에서 측정된 inversion-region capacitance로 부터 추론된다.

effective gate capacitance ( )에 대응하는 두께 ( )이다.

3은 의 ratio이며 와 를 equivalent oxide thickness로 전환 하

기 위함이다.

l 면적당 total inversion charge는

전형적으로 는 보다 6~10 Å 정도 더 크다.

l high substrate doping concentration에서

oxide interface에서, substrate 내부에서 high electric field는 energy level을 quantize되게 하여 효과적으로 를 증가하게 하고 를 감소하게한다. 이것은 threshold에 이르기 전에 band를 더욱 아래로 굽게 하고 를증가하게 한다. 이 net effect는 threshold voltage를 100 mV 정도 증가하게 하고 혹은 threshold voltage에 대한 quantum effect에 기인하여doping 농도에 의존하게 하다.

5-48

3/3/ invdpolyoxoxe TWTT ++=

ox

see

)(

)(

tgoxeox

tgoxeinv

VVT

VVCQ

-=

--=

e

invT dpolyW oxT

oxeT

oxeToxeC

(5.9.2)

(5.9.3)

invTdpolyW

oxeT oxT

gE instΦ

oxeT ddg VV =

5.10. CCD Imager and CMOS Imager

l Imager : optical image를 electronics signal로 변화시키는 sensing device.

l CCD imager. CMOS imager : digital camera. camcorder에 사용된다.

l CCD imager : higher performance. more expensive.

CMOS imager : newer and less expensive.

5.10.1. CCD imager

l charge-coupled device

: large number of MOS capacitors density packed in a two-dimensional array

5-49

l Fig 5.28.

Figure 5.28 Deep depletion. (a) Immediately after a gate voltage Vg >, Vt is applied, there are no electrons at the surface. (b) After exposure to light, photo-generated electrons have been collected at the surface. The number of electrons is proportional to the light intensity.

5-50

• 인 전압이 gate에 갑자기 인가되면thermal generation이 slow process이므로 적어도 처음 잠시동안 표면에 electron이 없다(no inversion layer). 그 결과 bend는 이상 휘어지고 depletion region은 이상 확장된다.(deep depletion) 만약 이조건에서 1ms동안 MOS capacitor에 빛을 쪼이면 photo-generated electron이 interface에 모이게 될 것이다. photo-generated hole은substrate로 흘러서 substrate contact을 통해서 제거된다.

• Photo-generated electron의 수는 빛의 세기에 비례한다.

l Fig. 5-29

BΦ2maxdW

Figure 5.29 Deep-depletion C–V.

tg VV >

5-51

• 만약 MOS capacitor가 빠르게 움직이는 gate bias에 의하여 deep depletion으로 bias된다면, 는 를 초과한다. 그 결과capacitance는 일지라도 계속하여 떨어져 있다. 빠르게 inversion layer 설정하는 것이 불가능하다.(without a PN junction supplying the inversion charge)

depW maxdWtg VV >

5-52

l Gate voltage가 accumulation 혹은 depletion에 있을 때는 majority carrier가 device동작에 포함된다. 소자 구조의 내부 d.c charge의 모양이 변화하는 gate bias에 빠르게 방응한다. Gate voltage가 depletion으로 부터inversion bias영역으로 진행하면 MOS-capacitor내부에 평형 charge분포를 이루기 위하여 상당한 수의 minority carrier가 요구된다. minority carrier는 remote back control 혹은 oxide를 넘어서 반도체로 들어올 수 없다.

5-53

l threshold voltage보다 큰 positive voltage pulse가 gate에 인가되면device는 deep depletion 으로 bias되고, minority carrier가 즉시 형성될 수 없으므로 inversion layer가 형성되지 않는다. 이 조건하에서는 인가된 bias가 상당한 부분이 반도체를 가로질러 나타나고, surface potential 가 크다. 시간이 지나면(thermal relaxation time), depletion영역에서 electron-hole pair가 열적으로 생성되고, 그리고 electron은 Si-SiO2계면으로 확산되어 oxide아래 Si-surface에 inversion layer가 형성된다. (TYAGI 505쪽, pierret 596~597쪽)

)( maxddep WW >

sΦ

5-54

l Fig. 5-30

Figure 5.30 How CCD shifts the charge packets. The array is biased in the sequence (a), (b), (c), (a), (b), (c), (a) ... . The drawing in (c) is identical to (a) but with all the charge packets shifted to the right by one capacitor element.

5-55

• CCD array의 첫째기능 : image를 electron의 작은 다발(packet)바꾸기.

• CCD array의 두째기능 : collected charge packet을 array의 edge로옮기는 일.

5-56

l Fig. 5-31

Figure 5.31 Architecture of a two-dimensional CCD imager. The arrows show the path of the charge-packet movement.

5-57

• four rows and four columns of 16 MOS capacitors plus a reading row at the bottom.

• reading row는 metal film에 의하여 빛으로 부터 차폐되어 있다.• the two-dimensional charge packets are red row by row.

첫째 : 16 elements에서 charge packets가 one row 씩 아래로 shifted.

이 행동은 가장 낮은 sensing row(top으로 부터 네번째 row)에있는 charge packets를 reading row로 transfer.

다음 : reading row에 있는 charge packets가 오른쪽으로 shifted된다.

row의 오른쪽에는 도착하는 charge packets를 voltage pulse로

전환하는 회로가 있다.

4번째 row의 packets가 읽혀진 이후에는 charge packets의

나머지 three row가 one row씩 아래로 shifted된다.

• shifting과 reading 동작 동안에 CCD array는 mechanical shutter에 의하여 빛으로 부터 차단된다. 그렇지 않으면 image가 겹쳐져서 망가진다

• 예를들면, top row에서 expose되어 charge packets가 생길동안에 다른 row는 shifting과 reading을 한다.

5-58

5.10.2. CMOS Imager

l CMOS imager는 charge packet를 이동시키지 않고, mechanical shutter도필요하지 않으며 power도 적게들고, 그리고 CCD image보다 싸다.

l mobile phone camera, low cost digital camera에 사용된다.

l Fig. 5-32

Figure 5.32 Architecture of a CMOS imager. Each array element has its own charge-to-voltage converter represented by the triangle. Actual imagers may support hundreds to over a thousand rows and columns of pixels.

5-59

• array element에서 모여진 charge를 array element내에 있는 집적된 회로에 의하여 전압으로 전환된다.

• open-circuited N+P junction이 light-generated charge를 모은다.p-substrate는 ground되어 있다. PN접합 부근에서 빛에 의하여 발생된전자가 접합으로 확산되고, 얇은 N+영역에 모이고, 축적된다.

PN junction은 capacitor이기 때문에 축적된 전자는 capacitor전압을변화시킨다. 이 전압이 pixel에서 증폭된다. 각 pixel은 MOS transistor로 만들어진 switch를 포함한다. MOS transistor는 전압 , , ..에의하여 조절된다. 이 top row에 있는 모든 switches를 turn on시키면signal이 vertcal-running metal line에 의하여 아래에 있는 shift citcuit로 간다.

1rV 2rV 3rV1rV

5-60

5-61

※표 2. CCD와 CMOS 이미지센서의 특징 비교

5-62