单片机最小系统的电磁兼容问题讨论之 1 ——作者：www.mcuzone.com by 小果(hdapple_2000)

随着 CCC 强制标准实施后越来越多的产品需要进行 EMC 测试了，作为电

子行业业者不管是做项目还是做产品都应该有电磁兼容这个概念，因为随着和国

际接轨，如果一个电子产品要出口就需要通过 UL，CE 等认证，而一般这些认

证都包含了一个电磁兼容测试；估计再过一段日子国内的电子产品在电磁兼容这

方面也将控制得越来越严格。 所谓 EMC 就是：设备或系统在其电磁环境中能正常工作，且不对该环境中

任何事物构成不能承受的电磁骚扰的能力。EMC 测试包括两大方面内容：对其

向外界发送的电磁骚扰强度进行测试，以便确认是否符合有关标准规定的限制值

要求；对其在规定电磁骚扰强度的电磁环境条件下进行敏感度测试，以便确认是

否符合有关标准规定的抗扰度要求。对于从事单片机应用系统设计的工程技术人

员来说，掌握一定的 EMC 测试技术是十分必要的。EMC 是电磁兼容

（Electro-Magnetic Compatibility）的缩写，它包括电磁干扰（EMI）和电磁敏感

性（EMS）两部分。由于电器产品在使用时对其它电器有电磁干扰，或受到其它

电器的电磁干扰，它不仅关系到产品工作的可靠性和安全性，还可能影响其它电

器的正常工作，甚至导致安全危险。 在这里我们不讨论 EMC 的定义和标准，我们从一个实际的单片机的最小系

统的电磁兼容问题出发分析其产生原因以及解决方法。 下面先看一下我们的被测样品，图 1 为本人自行设计的一块 S52 学习板，板

子的资源和其它具体资料可以到 www.mcuzone.com 查询。在本测试中使用到了

板子上的如下资源：通过板载的 MAX7219 驱动 8 位 7 段 LED 进行时钟显示，

时钟来自于板载的 DS1302，时钟显示格式为：小时＋BLANK＋分钟＋BLANK＋秒，其中小时和分钟以及秒均为两位显示，中间以空位隔开。

采用的 Adaptor 是一个 220V~ 50Hz 输入，9V 200mA DC 输出。 考虑到Adaptor本身也是一个干扰源故先通过一个电阻模拟负载来模拟单片

机最小系统的功耗，以进行对比。 加了模拟负载的 Adaptor 的测试曲线如图 2 所示，采用 GB4343 家电标准，

其中蓝色的斜线为 EMC 准峰值限值，红色的斜线为 EMC 平均值限值，蓝色和

绿色的曲线为实测曲线。

图 1，被测样品，S52 学习板

图 2，在模拟负载下的测试曲线

第一步，没有进行任何处理前的 EMC 测试曲线（连去耦电容也先行拆除），

如图 3 所示：

图 3，无任何措施的 EMC 测试曲线

第二步，加上 102、104 独石和 10uF 钽电解电容后的测试曲线，如图 4 所示：

图 4，102 独石＋104 独石＋10uF 钽电解电容

第三步，在加了以上电容的基础上再把晶振外壳接地，如图 5 所示：

图 5，晶振外壳接地

第四步，考虑到 S52 的 ALE 脚输出的方波可能会有影响，通过一个 475 独

石连接到地，效果如图 6 所示：

图 6，ALE 上连接一个 475 独石到地

第五步，475 独石和 1K 电阻串联后跨接在 ALE 和地之间，如图 7 所示：

图 7，475 串 1K 跨接在 ALE 和地之间

第六步，在第六步的基础上在跨接一个 102 独石到 ALE 和地之间，如图 8：

图 8，在图 7 的基础上再并接一个 102 独石到 ALE 和地之间

第七步，去除 ALE 上的 RC 后，在晶振的两脚各串入 100 欧姆的电阻，并

将外壳接地，如图 9 所示：

图 9，去除 ALE 上 RC 后在晶振两脚各串入 100 欧姆电阻，外壳接地 第八步，在第七步的基础上将晶振改为 6M，（先前为 11.0592M），如图 10：

图 10，改晶振为 6M

第九步，改单片机为 DS89C420 并关闭其 ALE，效果如图 11 所示：

图 11，DS89C420，关闭 ALE

第十步，保留去耦电容，晶振外壳接地，软件原地踏步，如图 12 所示：

图 12，去耦电容＋晶振外壳接地，软件原地踏步

第十一步，保留去耦电容，晶振外壳接地，软件进入 Sleep 模式，如图 13：

图 13，Sleep 模式

第十二步，保留去耦电容，晶振外壳接地，软件进入掉电模式，如图 14：

图 14，Power Down 模式

分析： 1，通过分析频谱可以发现，在 30M－250M 之间的尖峰的频率间隔基本为晶

振频率，所以该干扰源可以认为主要来自于晶振的高频耦合。 2，当单片机工作在 Sleep 模式下的时候可以看到尖峰明显减少，并且幅值降

低，而当单片机工作在 Power down 模式下的时候基本可以认为是一个纯电阻负

载，所以通过优化软件设计，让 CPU 在空闲的时候进入 sleep 甚至 power down的模式将大大有利于减少 EMI。

结论： 1，极大部分单片机系统采用外部晶振，而晶振是整个系统中的最大的电磁

兼容干扰源。目前最常见的处理方法是在单片机的供电电源上加上去耦电容，并

在晶振上串接电阻，并把晶振外壳接地，但是在本人利用本实验室的 EMI 接收

机所做的测试中发现该处理方法并没有带来很理想的效果，几乎可以讲微乎其

微。（I 类器具和 II 类器具由于接地方式不一样测试结果也有很大不同！）

2，更换单片机，现在很多单片机都可以采用内部 RC 晶振，这类单片机能很

大程度的降低由于外置晶振引起的电磁干扰，而且现在很多较新的单片机都无

ALE 脚或者 ALE 可以关断，限值 ALE 上的高频时钟输出的确也可以降低一定的

电磁干扰。

3，软件处理方法，如果单片机始终处于全速运行状态，则晶振的干扰时钟

存在，而且功耗要大很多，如果讲单片机设置成中断工作方式就能很好的降低功

耗，功耗低了带来的另一个好处就是 EMI 的减低。

欢迎大家讨论并提出可行性建议，本人负责测试验证，^_^。 EMC 对国内的电子行业的确是一个竞争和机会，现在电子产品如果要出国，

（有部分甚至在国内上市都需要），都要经过 EMC 测试，而现在并不是每个公

司，每个开发工程师都有这个机会和成本来进行 EMC 研究和测试，希望大家能

够提出一些共性的解决方案和注意事项，大家一同提供，如果有需要本人也可以

给大家做一些测试（当然，是不出报告的，^_^），或者验证一下大家建议的处

理方法。

Powered by xiaoguo’s publishing studio QQ:8204136