CONVERTIDORESCONVERTIDORES

DE ANALÓGICODE ANALÓGICO

A DIGITALA DIGITAL

CAPITULO VI

CONVERTIDORES DE ANALÓGICO A DIGITAL

Los seres humanos procesamos la información numérica empleando el sistema decimal. Sin embargo, la tecnología electrónica usa un camino diferente para manejar, a muy alta velocidad y eficiencia, las mismas cantidades. El sistema binario y los circuitos digitales constituyen el método más apropiado para manejar información numérica.

Algo similar ocurre, ahora con el tratamiento de los fenómenos naturales que nos rodean. Vivimos en un mundo cuyas dimensiones varían de manera continua o análoga a lo largo del tiempo.

La temperatura, la presión, el voltaje, la corriente, etc., son parámetros físicos que a través del tiempo toman una infinita cantidad de valores.

La mayor parte de los fenómenos del mundo real están compuestos de señales analógicas o continuas. En las primeras épocas del desarrollo de la electrónica, estas señales se procesaban también, de manera analógica (voltímetros analógicos de aguja, instrumentos de perillas y potenciómetros, las tiras de papel de los registradores de voltaje y temperatura, etc.).

A pesar de la gran cantidad de instrumentación analógica existente, procesar información presenta serias dificultades. Nuevamente, la tecnología digital aparece como la mejor solución. Las señales digitales pueden ser controladas y procesadas por circuitos lógicos simples o por microprocesadores.

Cuando un circuito digital requiere procesar información del mundo real debe estar dotado de dos tipos de interfaz o circuitos de entrada y salida: uno para convertir la señal analógica a digital (interfaz de entrada) y otro para convertir la señal digital a señal analógica (interfaz de salida).

Fig. 6.1 Tratamiento de las señales analógicas

Antes de explicar los diferentes modos de conversión A/D, es conveniente conocer las condiciones que se deben tener en cuenta para que durante la conversión, el sistema no deje perder información valiosa de la señal de entrada.

La forma eficaz para que un circuito pueda leer correctamente una señal analógica es a través de la toma de muestras sucesivas. Una muestra es una lectura de nivel de voltaje de la señal en un instante determinado de tiempo. A esta muestra se le efectúa la conversión A/D que arrojará un valor digital equivalente.

De hecho, entre más muestras se tomen por unidad de tiempo, los valores digitales obtenidos representarán mejor la señal analógica respectiva. En la figura 6.2 se muestra una señal análoga y su representación luego de haber tomado varias muestras durante un ciclo de la misma. Como puede verse, si se tomen más muestras, la señal se puede reproducir con mayor similitud a la original.

45

Figura 6.2

El Teorema del muestreo señala que la cantidad mínima de muestras que se deben tomar a una señal análoga durante un segundo, debe ser al menos el doble de la frecuencia máxima de dicha señal. Esto es, si la señal análoga que se desea convertir a digital posee una frecuencia de 10 Hz, la cantidad mínima de muestras que se deben tomar por segundo debe ser 20, o lo mismo, el conversor A/D debe funcionar, por lo menos, a 20 Hz.

De este valor se puede deducir el tiempo de conversión, el cual es un parámetro común en los conversores A/D. Por ejemplo, si el tiempo de conversión es de 100 s, la cantidad de muestras que puede tomar por segundo sería:

F = 1T

Por lo tanto:

F = 1100 x 10-6 s

F = 10,000 = 10 kHz

Lo anterior significa que ese convertidor puede tomar 10,000 muestras por segundo. Puesto que dicha frecuencia de muestreo debe ser el por lo menos el doble de la señal analógica, la frecuencia máxima de una señal de entrada sería de 5 kHz.

Existen varios modos de conversión análoga a digital, de los cuales describiremos las dos más utilizados por los autómatas comerciales. Cabe anotar que no es indispensable el pleno entendimiento de las formas de conversión A/D para trabajar con señales analógicas, ya que el proceso es interno y casi transparente para el usuario. Sin embargo, no está por demás conocer los modos más utilizados para que un PLC pueda llevar a cabo estas tareas.

46

Convertidor tipo flash

El convertidor tipo flash es el más rápido de los convertidores existentes. Esta configuración utiliza una escalera o banco de comparadores de nivel en paralelo para procesar la información analógica de entrada. Estos convertidores también se les conoce como convertidores en paralelo.

Una red de resistencias en serie forman un divisor de voltaje múltiple con entradas a cada referencia de los comparadores operacionales. El máximo valor que puede convertirse depende del valor de VCC. La salida de cada comparador es 0 V a VCC.

Si el voltaje de la señal de entrada es cero, todas las salidas de los comparadores son cero. A medida que la señal de entrada se incrementa o supera el valor de las referencias de voltaje de los comparadores, la salida de cada comparador se convertirá en nivel alto o VCC.

Una red lógica combinatoria se encarga de convertir la lógica de las salidas de los comparadores en una palabra digital de salida.

El convertidor de la figura 6.3 tiene dos bits de resolución. Un ADC de 2 bits, desde el punto de vista práctico y de aplicaciones, presenta muchas limitaciones. Como puede verse en la siguiente figura, se necesitan 2n – 1 comparadores para determinar la resolución de un convertidor.

Un ADC de cuatro bits necesita 15 comparadores, mientras que uno de 8 bits necesita 255 comparadores. Al mismo tiempo, el incremento de la red de compuertas es considerable.

Fig. 6.3 Convertidor tipo flash

47

Por esta razón, las ADC tipo flash o ráfaga son muy costosos y únicamente se emplean en aplicaciones que requieran una ruta de muestreo muy alta, como es en el caso de equipos que deben manejar señales de televisión.

El ancho de banda de una señal de televisión es de aproximadamente 5 MHz. Por tanto la misma se debe muestrear a una frecuencia superior a 10 MHz.

La ventaja principal de un convertidor tipo flash es su velocidad de conversión. Como la entrada analógica se aplica a cada comparador simultáneamente, el tiempo de conversión es únicamente el de propagación de los comparadores y de las compuertas de la red lógica.

Convertidor de rampa

Una manera más eficiente y económica para realizar la conversión A/D se logra con la estructura de un convertidor tipo rampa o de pendiente simple, la cual consiste de un generador de rampa, un contador digital y un comparador.

El ciclo de comparación se inicia con la rampa y el contador inicializando en cero. La salida del comparador es baja, de tal forma que la compuerta AND inhibe el paso de la señal de reloj hacia el contador binario.

Cuando se aplica un voltaje a la entrada del convertidor, la entrada no inversora (+) del comparador tendrá un valor de voltaje superior al de la entrada inversora (-). Por tanto, la salida del comparador será alta.

Este nivel alto habilita la compuerta AND y permite el paso de los pulsos de reloj hacia el interior del contador. Al mismo tiempo, el circuito generador de la rampa impulsa su crecimiento a lo largo del tiempo.

Fig. 6.4 Convertidor tipo rampa.

Cuando el voltaje desarrollado por la rampa supera el voltaje de la señal de entrada, la salida del comparador cae a un nivel alto.

48

Este flanco negativo hace que las salidas del contador se almacenen en el latch de salida. También inicializa el contador interno en cero para una posterior conversión. La palabra digital equivalente a la señal de entrada aparece en las salidas digitales del convertidor.

El tiempo requerido para efectuar una conversión depende del nivel de la señal analógica de entrada. Se necesitará más tiempo para realizar la conversión de una señal de mayor nivel. Si la ruta de crecimiento de la rampa es de 1 voltio por milisegundo (1 V/ms), se necesitarán 2 milisegundos para efectuar la conversión.

La principal desventaja de este tipo de convertidores es su tendencia a operar de manera inestable en la generación de la rampa. Como no existe una forma de sincronización entre la señal de reloj y la generación de la rampa, cualquier corrimiento de uno de ellos afectará considerablemente la palabra digital de salida.

Convertidor de doble rampa

Este convertidor sacrifica velocidad por estabilidad. Con este se elimina el efecto de corrimiento de los voltajes de la rampa a lo largo del tiempo. La señal de entrada se conecta a un integrador.

Cuando un voltaje positivo se aplica como señal a convertir, el integrador crece en sentido negativo. El voltaje negativo del integrador hace que el comparador coloque en su salida un nivel alto. De esta manera, se activa la compuerta AND y, por consiguiente, la señal de reloj o clock llega al contador.

Fig. 6.5 Convertidor A/D de doble rampa

La rampa negativa generada por el integrador tiene un tiempo fijo. Después de este tiempo, el circuito de control coloca en ceros al contador y, también sitúa en la entrada del integrador una referencia de voltaje negativo.

El integrador producirá una rampa de pendiente positiva. El contador inicia su conteo hasta que la salida del integrador llegue al valor de cero. En este punto la salida del comparador vale cero.

El circuito de control detecta este flanco negativo y memoriza, en el latch de salida, el valor del contador. Este número binario es el valor digitalizado de la señal analógica de entrada.

En el circuito de la figura 6.5 la ruta de integración depende del valor de R1 y C1, así como también de la magnitud de la señal de entrada.

49

Cuando se aplica la referencia negativa en la entrada del integrador, el tiempo requerido por el integrador para retornar a cero depende de la magnitud del voltaje de entrada. Cualquier variación en el circuito integrador generador de la rampa se cancela automáticamente en este retorno a cero.

La desventaja de este convertidor es el tiempo extra necesario para realizar la doble rampa. Un convertidor de doble rampa necesita, por lo menos, 100 ms para efectuar un ciclo completo de conversión.

Convertidor de aproximaciones sucesivas

Esta técnica es la más empleada en los convertidores de bajo costo, resolución moderada y alta velocidad. El corazón de este tipo de convertidor es un dispositivo llamado registro de sucesivas aproximaciones o SAR. Este registro realiza una tarea análoga a la ejecutada por el contador digital de los dos convertidores anteriores.

El convertidor esta compuesto por un SAR, un convertidor DAC, un registro de salida y un comparador.

Fig. 6.6 Convertidor de aproximaciones sucesivas

El ciclo de conversión comienza cuando se aplica una señal análoga a la entrada del convertidor y se coloca un pulso de START en el registro SAR. El primer pulso de reloj en el registro SAR coloca en 1 la salida del MSB.

Este valor binario hace que el convertidor DAC coloque en su salida el 50% de su valor total. El SAR mira la salida del comparador con el fin de saber si la salida analógica del DAC es mayor o menor que la de la señal analógica de entrada.

Si el voltaje del DAC es mayor, el comparador coloca su salida en cero. Esto hace que el registro también coloque en cero su MSB. Si el valor del voltaje en la salida del DAC es menor que el de la señal de entrada, el comparador coloca en alto su salida y el registro SAR mantiene en 1 su MSB. Todo lo anterior ocurre en un solo pulso de reloj.

En el siguiente pulso de reloj, el SAR coloca en 1 su segundo bit más significativo y checa nuevamente el resultado del DAC con la señal de entrada.

50

De nuevo, si el valor del DAC es mayor que el voltaje de entrada, la salida del comparador se va a cero y el SAR coloca en 0 este bit. Si el valor del DAC es menor que el de la entrada el comparador permanece activado y el SAR mantiene en uno este último bit.

El registro SAR examina, de igual manera, todos los bits, desde el MSB hasta el LSB. Ya que un bit se evalúa en cada pulso de reloj, un ADC de aproximaciones sucesivas de 8 bits empleará, en la conversión, solamente ocho pulsos de reloj.

Cuando se ha procesado el último bit, el registro SAR envía una señal de fin de conversión que permite el almacenamiento de la palabra resultante en el registro de salida.

Típicamente, un convertidor A/D de aproximaciones sucesivas realiza una conversión en un tiempo inferior a los 12 S.

Error de cuantización

El error de cuantización se origina en los cambios que puedan ocurrir en la señal analógica de entrada, durante el proceso de conversión.

En todos los ADC la señal de entrada se aplica a un comparador directamente. Además un ciclo de conversión requiere de un tiempo finito del orden de microsegundos a milisegundos, para producir la palabra digital equivalente al voltaje de entrada, pero si la señal de entrada cambia durante el ciclo de conversión la palabra digital resultante representará un nivel de voltaje existente al final del ciclo, en lugar del nivel existente al comienzo del ciclo de la conversión.

Si la señal que se pretende convertir a digital es DC, no se generará el error de cuantización. En cambio, si la señal de entrada tiene una ruta de cambio alta, el error puede ser considerable.

Una manera muy común de evitar el error de cuantización es mediante el uso de un circuito de memorización analógica llamado S/H (Sample and hold: muestra y retención) ubicado en la entrada del convertidor.

Fig. 6.7 Circuito de muestreo y retención

Este tipo de memoria analógica esta compuesta por un interruptor electrónico de alta velocidad, un amplificador de alta impedancia de entrada y un condensador.

La señal de reloj o lógica activa un interruptor electrónico S1. El nivel de voltaje de la señal de entrada carga el condensador C1. De esta manera se memoriza o almacena la señal analógica.

Dado que la impedancia de entrada del amplificador es muy alta, el condensador no encuentra una trayectoria posible para que pierda su carga eléctrica.

En la salida del amplificador de ganancia unitaria o buffer se mantiene constante el voltaje existente en la entrada en el instante del pulso de reloj.

Esta salida puede ahora aplicarse a la entrada del ADC. Puesto que la señal es constante durante el ciclo de conversión, no hay posibilidades de un error de cuantización.

51

Diagrama lógico de un convertidor A/D

Fig. 6.8 Diagrama lógico de un ADC genérico.

Las señales que lo integran son:

Entrada analógica. La línea de entrada de la señal analógica que se quiere digitalizar. Bus de salida de datos (D0 a D7). Estas líneas de salida entregan la palabra binaria que

corresponde al nivel analógico de entrada. START. Entrada para indicar al ADC que debe iniciar un nuevo ciclo de conversión. EOC (fin de conversión). Cuando el proceso de conversión ha finalizado, el ADC emite esta

señal para indicar al usuario que en el bus de datos del convertidor hay una palabra digital. OE (habilitador de salidas). El registro de salida de los convertidores es de tipo tri-state.

Mediante esta línea se habilita la salida. Se emplea esta señal de control en sistemas de computadoras que controlan varios dispositivos ADC.

52