Curriculum Vitæ

Marco D. Santambrogio

Indice

1 DATI ANAGRAFICI, FORMAZIONE E STATO DI SERVIZIO 31.1 Dati anagrafici . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31.2 Residenza . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31.3 Conoscenze linguistiche . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31.4 Curiculum accademico e affiliazioni . . . . . . . . . . . . . . . . . . . . . . . . . . . 31.5 Studi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41.6 Soggiorni all’estero . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51.7 Informazioni generali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2 ATTIVITA’ SCIENTIFICA 62.1 Argomenti di ricerca in ambito scientifico . . . . . . . . . . . . . . . . . . . . . . . 6

2.1.1 Metodologie per l’Hardware/Software codesign su piattaforme dinamica-mente riconfigurabili . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2.1.2 Dalla specifica all’implementazione su sistemi riconfigurabili. Analisi e stu-dio dei problemi di partizionamento, scheduling e piazzamento per applica-zioni basate su architetture riconfigurabili. . . . . . . . . . . . . . . . . . . . 7

2.1.3 Problemi di scheduling sotto condizioni di incertezza . . . . . . . . . . . . . 82.2 Attivita organizzative in ambito scientifico . . . . . . . . . . . . . . . . . . . . . . . 8

2.2.1 Organizzazione di workshop a livello internazionale . . . . . . . . . . . . . . 82.2.2 Comitati di programma, organizzazione di workshop, e seminari a livello

nazionale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92.2.3 Organizzazione di Conferenze/Journal . . . . . . . . . . . . . . . . . . . . . 92.2.4 General Chair . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102.2.5 Program Co-Chair . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102.2.6 Program Vice-Chair . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102.2.7 Topic Co-Chair . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102.2.8 Workshop Organizer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102.2.9 Comitato di programma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112.2.10 Attivita di revisione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.3 Presentazioni articoli e lezioni su invito . . . . . . . . . . . . . . . . . . . . . . . . 12

3 ATTIVITA’ DIDATTICA 163.1 Corsi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.2 Esercitazioni . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.3 Attivita di Laboratorio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173.4 Supervisione di studenti e lavori di tesi . . . . . . . . . . . . . . . . . . . . . . . . . 17

4 PREMI E BORSE DI STUDIO 18

5 ELENCO DELLE PUBBLICAZIONI 195.1 Pubblicazioni su Riviste Internazionali . . . . . . . . . . . . . . . . . . . . . . . . . 195.2 Libri . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205.3 Capitoli di Libro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205.4 Conferenze Internazionali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215.5 Workshop Internazionali e Poster . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275.6 Tesi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1

5.7 Rapporti Tecnici . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

2

1 DATI ANAGRAFICI, FORMAZIONE E STATO DI SERVIZIO

1.1 Dati anagrafici

Nome Marco Domenico

Cognome Santambrogio

Data di nascita 04 novembre 1977

Luogo di nascita Monza (MI) - Italia

Cittadinanza Italiana

Stato civile Sposato

Codice Fiscale SNT MCD 77S04 F704F

1.2 Residenza

Indirizzo Via G. Verga, 1520092 Cinisello Balsamo (MI) - Italia

Ufficio @ PoliMi Dipartimento di Elettronica e InformazionePolitecnico di MilanoVia G. Ponzio 34/5Milano, Italy 20133

Email: marco.santambrogio@polimi.itOffice phone: +39 02 2399 4012Office Fax: +39 02 2399 3411Mobile phone: +39 335 6847022

Research group: DRESD: http://www.dresd.org

Ufficio @ MIT Computer Science and Artificial Intelligence LaboratoryMassachusetts Institute of Technology32 Vassar Street, Office: 32-G724Cambridge, MA 02139

Email: santambr@mit.eduOffice Fax: +1 (617) 253 7359

Research group: CARBON: http://groups.csail.mit.edu/carbon/

1.3 Conoscenze linguistiche

Italiano Madrelingua

Inglese Ottimo

Spagnolo Discreto

1.4 Curiculum accademico e affiliazioni

• Curriculum accademico

Dal 2/2011 Ricercatore a tempo indeterminato al Dipartimento di Elettronica ed Informazione delPolitecnico di Milano (Milano, Italia)..

Dal 03/2010 Research Affiliate al Massachusetts Institute of Technology - Computer Science andArtificial Intelligence Laboratory (Cambridge, MA - USA).

3

Dal 12/2009 Professore Aggiunto per il College of Engineering of University of Illinois at Chicago(Chicago, Illinois, USA).

11/2009 - 1/2011 Ricercatore a tempo determinato al Dipartimento di Elettronica ed Informazione delPolitecnico di Milano (Milano, Italia).

02/2009 - 02/2010 Postdoc Fellow (tema di ricerca: Self-Aware Computing Systems.) al MassachusettsInstitute of Technology - Computer Science and Artificial Intelligence Laboratory (Cam-bridge, MA - USA).

07/2008 - 10/2009 Assegnista di ricerca (tema di ricerca: Metodologie di progetto di sistemi informat-ci hardware e software.) presso il Dipartimento di Elettronica ed Informazione delPolitecnico di Milano (Milano, Italia).

03/2008 - 07/2008 Assegnista di ricerca (tema di ricerca: Analisi e definizione di possibili scenari applicatividi nuovi sistemi riconfigurabili.) presso il Dipartimento di Elettronica ed Informazionedel Politecnico di Milano (Milano, Italia).

03/2005 - 02/2008 Studente di dottorato in Ingegneria Informatica e Automatica, presso il Dipartimentodi Elettronica ed Informazione del Politecnico di Milano (Milan, Italia).

11/2004 - 03/2005 Assegnista di ricerca (tema di ricerca: Definizione di un flusso di design per sistemiriconfigurabili basati su FPGA della Xilinx.) presso il Dipartimento di Elettronica edInformazione del Politecnico di Milano (Milano, Italia).

• Associato a:

Dal 2005 Institute of Electrical and Electronic Engineers (IEEE)

Dal 2008 IEEE Computer Society (CS)

Dal 2008 IEEE Circuits and Systems Society (CAS)

Dal 2008 Association of Computing Machinery (ACM)

Dal 2008 HipEAC, European Network of Excellence on High Performance and Embedded Archi-tecture and Compilation

Dal 2008 HiPEAC Reconfigurable Computing Cluster

Dal 2009 Italian Scientists and Scholars of North America Foundation (ISSNAF)

Dal 2011 Senior Member della IEEE (Institute of Electrical and Electronic Engineers)

1.5 Studi

15 Maggio 2008 Dottore di Ricerca (PhD) in Ingegneria dell’InformazioneDIPARTIMENTO DI ELETTRONICA ED INFORMAZIONE, POLITECNICO DI MILA-NOTitolo della tesi: Hardware/Software codesign methodologies for dynamically reconfigurablesystems.Relatore: Prof. D. Sciuto. Tutor: Prof. F. Ferrandi

Giugno 2004 Master of Science in Computer ScienceUNIVERSITY OF ILLINOIS AT CHICAGO, CHICAGO, ILLINOIS, USATitolo della tesi: Dynamic Reconfigurability in Embedded System Design. A Model for theDynamic Reconfiguration.Relatore: Prof. John Lillis.

Aprile 2004 Laurea (MSc italian equivalent) in Ingegneria InformaticaPOLITECNICO DI MILANOTitolo della tesi: A Methodology for Dynamic Reconfigurability in Embedded System Design.Relatore: Prof. D. Sciuto.

Luglio 1996 Diploma di Maturita ScientificaLICEO SCIENTIFICO G. PEANO (Cinisello Balsamo).

4

1.6 Soggiorni all’estero

• Massachusetts Institute of Technology, da Febbraio 2009

• Heinz Nixdorf Institute, Gennaio 2009

• Northwestern University, Aprile - Maggio 2007

• Northwestern University, Febbraio - Giugno 2006

• Heinz Nixdorf Institute, Gennaio 2006

• University of Illinois at Chicago, Giugno 2004

• University of Illinois at Chicago, Luglio - Dicembre 2002

1.7 Informazioni generali

Dal 03/2009 Membro del MIT Postdoctoral Advisory Council.

Gen 2009 Fondatore e presidente dell’associazione iDRESD.

Lug 2005-Dic 2006 Responsabile dell’area ICT e membro del consiglio direttivo di ISF-MI.

Lug 2005 Fondatore della sede di Milano di Ingegneria Senza Frontiere (ISF-MI).

Feb-Apr 2001 Prende parte, come cooperante internazionale, a due missioni umanitarie in Kossovo (Giacovae Pristina)

Feb-Dic 2000 Svolge servizio come obiettore di coscienza presso l’organizzazione non governativa CeLIM.

5

2 ATTIVITA’ SCIENTIFICA

2.1 Argomenti di ricerca in ambito scientifico

2.1.1 Metodologie per l’Hardware/Software codesign su piattaforme dinamicamentericonfigurabili

Scopo di questo lavoro di ricerca e quello di cercare di introdurre la riconfigurabilita dinamicaall’interno del flusso classico di design dei sistemi embedded, come mostrato in ([E.1], [B.2]).Grazie alla riconfigurabilita dinamica il confine tra il mondo software e quello hardware vieneancora maggiormente a confondersi, se partiamo da un contesto di hardware/software codesign,e quindi e volonta di questo lavoro il vedere la riconfigurabilita dinamica come una componenteinnovativa da introdurre nel flusso di design, capace cosı di dotare il progettista del sistema di unanuova direzione lunga quale si puo estendere lo spazio delle soluzioni per la realizzazione finale delsistema. In tale contesto sono stati anche creati progetti di ricerca in comune con alcuni professoridella Northwestern University([D.11], [D.16], [D.32]).

Uno degli scopi di questo lavoro e stato quello di definire e realizzare una nuova architettura ricon-figurabile capace di sfruttare al meglio i dispositivi riconfigurabili ad oggi presenti sul mercato, i.e.le FPGA della Xilinx. Si e deciso di estendere il lavoro proposto in ([C.1], [E.1]) utilizzando le FP-GA della famiglia Virtex II e Virtex II Pro ([B.2]) con i nuovi dispositivi, sempre della Xilinx, V4([D.27]). Tali architetture hanno permesso di validare la portabilita della metodologia proposta,come mostrato in ([B.41]), andando anche a dimostrare l’indipendenza della soluzione individua-ta, rispetto al dispositivo utilizzato ([E.2]). Queste nuove architetture hanno anche permesso diindirizzare la ricerca verso l’identificazione di nuove tecniche per migliorare le prestazioni legateall’uso della riconfigurabilita, i.e. l’uso della rilocazione mono-dimensionale e bi-dimensionale aruntime, delle funzionalita che devono essere utilizzate sul dispositivo. Utilizzando dispositivi dilargo consumo e a basso costo, si garantisce il facile utilizzo da parte delle aziende e da parte dialtri centri di ricerca della architettura e del flusso di design proposto in questo lavoro di ricerca.

Parallelamente alla definizione della nuova architettura riconfigurabile, si e andati anche a raffor-zare il flusso metodologico iniziato in ([C.1]). Tale flusso e stato esteso e reso sempre piu flessibilee vicino alle esigenze finali dell’utente, come mostrato in ([D.22], [E.17], [E.19]), per la realizzazio-ne di sistemi riconfigurabili tramite l’impiego di piattaforme della Xilinx. Tale obiettivo e statopienamente raggiunto tramite uno studio approfondito degli strumenti messi a disposizione dallastessa Xilinx andando a combinarli in maniera per loro inusuale all’interno del flusso di riconfigu-rabilita dinamica da noi realizzato, earendil, andando anche ad identificare, e quindi a risolvere,diversi problemi presenti negli stessi tool/flussi presentati dalla Xilinx. Ad oggi il lavoro si e ancheindirizzando verso l’uso di altre piattaforme riconfigurabili, i.e. i dispositivi FPSlic prodotti dallaATMEL, a dimostrazione di quanto il lavoro fatto, dal punto di vista teorico e metodologico, siavalido, indipendentemente dalla tecnologia finale utilizzata.

• La definizione di un flusso completo, dalla modellizzazione alla realizzazione, di un sistemariconfigurabili ([C.1], [E.1], [E.2], [E.4], [D.2], [D.9], [D.14], [F.2], [F.3]).

• La realizzazione di un flusso di progetto, che fosse innovativo per la realizzazione di siste-mi embedded, che prendesse in considerazione anche la riconfigurabilita dinamica, ma chenon obbligasse il progettista del sistema a modificare le proprie abitudini nel pensare e neldisegnare la propria soluzione al problema ([B.2], [E.19]).

• La definizione di una architettura riconfigurabile ([B.1], [B.2], [E.1], [F.2], [G.3]) capace disfruttare al meglio le caratteristiche dei dispositivi (FPGA a basso costo) ad oggi presenti sulmercato. Questa decisione e stata motivata dalla volonta di fornire un soluzione che potesseessere facilmente utilizzata da chiunque senza dover necessariamente investire ingenti sommedi denaro.

• La definizione di un flusso che preveda lo sviluppo in parallelo e congiunto sia degli aspettisoftware, eventualmente basati sul Sistema Operativo Linux, che degli aspetti hardware([B.2], [B.1], [D.29], [E.23]). Tale soluzione prevede un feedback immediato da parte deidue mondi, cosa che porta ad una netta riduzione dei tempi di assemblaggio della soluzionefinale richiesta. L’obiettivo raggiunto e stato quindi quello di dotare le architetture hardwarericonfigurabili di un sistema operativo capace di adattarsi al meglio alle varie esigenze degliutenti senza richiedere inutili perdite di tempo nella realizzazione di sistemi software ad-hoc.

6

Tale soluzione e inoltre capace di gestire direttamente la riconfigurabilita dinamica dellecomponenti hardware interessate. Questa specifica attivita ha portato alla definizione di unprogetto di ricerca riguardante l’uso di Linux come gestore della riconfigurabilita in comunetra il Politecnico di Milano e l’Heinz Nixdorf Institute ([E.16])

• L’introduzione del concetto di rilocazione ([A.2], [E.4], [D.8], [D.21], [D.24], [D.29], [D.33]),come tecnica per il miglioramento delle prestazioni legate alla riconfigurabilita parziale, al-l’interno delle architetture riconfigurabili. Andare a definire staticamente tutti i possibilimoduli riconfigurabili richiederebbe un ingente impiego di memoria per poter salvare tutti ifile da utilizzare all’atto pratico della riconfigurazione. Grazie all’uso di tecniche di riloca-zione, sviluppate sia con soluzione hardware che software, cosı da potersi adattare al meglioallo scenario in cui si devono utilizzare, il quantitativo di file da salvare per la descrizionedella soluzione finale viene cosı drasticamente a diminuire.

2.1.2 Dalla specifica all’implementazione su sistemi riconfigurabili. Analisi e studiodei problemi di partizionamento, scheduling e piazzamento per applicazionibasate su architetture riconfigurabili.

Guardando al campo di ricerca dei sistemi riconfigurabili e possibile individuare principalmentedue grossi filoni di ricerca in tale area: il primo riguarda lo studio e la definizione di architetturericonfigurabili sempre piu performanti, mentre il secondo si pone come obiettivo quello di definiredegli approcci metodologici ([A.3])e dei modelli teorici atti a dimostrare la validita di tali sistemi.Il lavoro di ricerca qui descritto, rientra nel secondo di tali filoni.

Sebbene i sistemi riconfigurabili offrano diversi vantaggi per la realizzazione di sistemi mebedded,i.e. maggior flessibilita nella definizione dei componenti HW, la loro principale debolezza risiedenell’overhead di tempo introdotto proprio per la fase di riconfigurazione. Diversi lavori sono statisvolti in campo internazionale per cercare di nascondere questi tempi, invece, questa ricerca, miraa ridurre questo problema proponendo una soluzione che, invece di nascondere i tempi di ricon-figurazione, cerca di massimizzare il riuso delle risorse all’interno di una specifica grazie ad unatecnica di partizionamento basata sull’identificazione di sotto-grafi isomorfi ([D.21]), lavoro svoltoanche in parte in collaborazione con la Northwestern University ([E.14]), presenti all’interno delgrafo che descrive la specifica del sistema che si vuole realizzare. Questo lavoro propone quindi unnuovo modello di descrizione dei sistemi riconfigurabili che vede la sua maggiore innovazione nellatecnica utilizzata, basata sulla ricerca si sottografi isomorfi, per identificare i componenti riconfi-gurabili del sistema che si vuole realizzare. Di grande interesse e anche la definizione dell’interoflusso di sviluppo che e stato definito ([A.3]). Tale flusso permette di passare da una specificagenerica, fornita in ingresso, ad una sua descrizione che ne permette l’implementazione su sistemaembedded che, all’occorrenza, possa fare uso della riconfigurabilita dinamica.

Per poter realizzare la descrizione della soluzione finale, una volta identificati i componenti (tasks)utili a descrivere il nostro sistema, vi e ancora bisogno di risolvere il problema dell’allocazione e del-lo scheduling di tali componenti sul dispositivo riconfigurabile. E’ stato quindi proposto un modelloILP capace di descrivere il problema dello scheduling dei tasks, usati per definire/caratterizzare unaapplicazione, su architettura dinamicamente riconfigurabili. Tale modello, insieme ad una serie dieuristiche ([D.7], [D.34]) che ne sono derivate, grazie all’analisi fatta sul modello ILP stesso, mira acombinare diverse metriche per cercare di raggiungere le migliori prestazioni possibili dal sistemafinale, andando a sfruttare tutti i benefit introdotti dalla riconfigurazione. Tra queste metriche,oltre al tentativo di massimizzare il riuso delle risorse all’interno di una specifica, possiamo citare([D.25]) la pre-configurazione dei task, anche se questi avrebbero potuto ancora rimanere in attesadi essere configurati, l’uso di indici, come quello di frammentazione, per decidere la posizione diun task sul dispositivo riconfigurabile.

Si e anche considerato il fatto che la possibilita di partizionare il dispositivo in area riconfigurabili,la cui riconfigurazione e indipendente una dalle altre, ha introdotto il problema della definizionedi tale aree, andando ad ottimizzare diversi parametri (e.g. frammentazione sul dispositivo, areanon utilizzata, complessita del canale di comunicazione) caratterizzanti la specifica in esame. E’possibile trattare il problema della definizione delle aree riconfigurabili similmente a quello legatoalla definizione dei vincoli di piazzamento dei componenti che caratterizzano la specifica in esa-me. In tale contesto ci si e quindi posti l’obiettivo di definire le aree riconfigurabili ([A.4]), diidentificare i componenti della specifica che atti a definire gli elementi riconfigurabili. Tale ricercaha anche portato alla definizione di un rapporto di collaborazione ([F.5]) tra il gruppo di ricerca

7

dei Laboratorio di Microarchitetture e Synplicity, azienda leader nell’ambito dei tool EDA per ildesign di FFPGA.

2.1.3 Problemi di scheduling sotto condizioni di incertezza

Si e Partiti dalla definizione classica, presa dal campo della ricerca operativa, del problema discheduling, e cioe il caso in cui ci si trova a dover eseguire, con un numero limitato di risorse, unaserie di lavori che hanno prefissati vincoli di precedenza e la cui durata e nota. Il lavoro affrontalo studio dell’incertezza nei problemi di scheduling, un aspetto la cui importanza e ampiamentericonosciuta in aree diverse, dalla produzione industriale alle attivita di progettazione e consu-lenza. Dato il taglio multidisciplinare ([E.1]) dato a tale lavoro di ricerca, si sono presi diversicontatti anche con aziende (ATMEL) e universita (IULM) provieniti da campi completamentedifferenti da quello ingegneristico. Tale lavoro analizza diversi scenari applicativi, soffermandosi inparticolare sulle aree del machine scheduling, project scheduling e processor scheduling, e proponeuna classificazione dei metodi adottati in queste aree per ottimizzare lo schedule di attivita incondizioni di incertezza. In particolare, si concentra sul caso dei job condizionali, in cui le attivitanon sono tutte necessarie, ma la loro necessita o meno dipende dal verificarsi di eventi non noti apriori. L’approccio consiste nel costruire il miglior baseline schedule che rispetti in tutte le possi-bili combinazioni di eventi i vincoli imposti dalle risorse disponibili e dalle precedenze fra attivita.Ci si pone quindi in un’ottica di ottimizzazione robusta, cioe nel caso pessimo. Questo porta aestendere il classico Resource Constrained Scheduling problem under Precedence Constraints a unnuovo modello, il Resource Constrained Scheduling problem under Precedence Constraints andUncertain Events (RCSPCUE). Il lavoro propone una formulazione di Programmazione LineareIntera e la risolve attraverso il risolutore general-purpose COIN-OR. Una campagna sperimentale([D.4]) su istanze tratte dalla letteratura conferma la validita dell’approccio e la sua competitivitarispetto ai metodi noti in letteratura per il caso privo di incertezza. Per migliorare le prestazioni incasi diversi da quello pessimo, si propone un semplicissimo controllo decentralizzato che migliorail baseline schedule: ogni risorsa riceve la sequenza delle attivita da eseguire; se qualcuna di taliattivita e resa non necessaria dagli eventi esterni, la risorsa semplicemente passa all’attivita suc-cessiva. Questo consente di ottenere prestazioni mediamente migliori, pur conservando la garanziasul caso pessimo, senza richiedere algoritmi on-line o controllori centralizzati.

L’approccio proposto e innovativo, perche generalmente l’incertezza viene affrontata ottimizzandoil caso medio, ed eventualmente con qualche considerazione sulla varianza e con una validazionedei risultati per simulazione. Un approccio robusto, che potrebbe avere applicazione in alcunicasi, pare invece assente dalla letteratura dei tre campi analizzati. La formulazione proposta([D.4]) estende alla nuova situazione un modello classico di scheduling con vincoli di risorsa e diprecedenza. L’estensione e corretta e sperimentalmente si dimostra efficace sui benchmark trattidalla letteratura. Un limite parziale dell’approccio, e un possibile sviluppo del lavoro, e la recentecomparsa in letteratura di un modello piu efficace per il problema di partenza. La tecnica dicontrollo decentralizzato proposta ([E.1]) per migliorare le prestazioni del baseline schedule in casidiversi da quello pessimo e molto interessante. Al momento, lo stadio di sviluppo di questa tecnicae preliminare, poiche schedule equivalenti possono venir migliorati dalla tecnica proposta fornendorisultati molto diversi.

2.2 Attivita organizzative in ambito scientifico

2.2.1 Organizzazione di workshop a livello internazionale

• Organizzazione di workshop (coordinatore internazionale)International Conference on Industrial and Information System, ICIIS 07 Data: Agosto,2007Luogo: University of Peradeniya, Sri LankaConference Chairman: Janaka EkanayakeWorkshop Chairman: Marco D. SantambrogioTitolo del workshop: Reconfigurable Computing

8

2.2.2 Comitati di programma, organizzazione di workshop, e seminari a livello na-zionale

• IEEE Expert now: Tutorial on-line, tenuto da Delegazione IEEE presso il Politecnico diMilano, Settembre 2007.

• Partial Dynamic Reconfiguration Workshop, workshop organizzato presso la sede di NokiaSiemens Networks a Cinisello Balsamo, Milano, 23 Aprile 2008.

• Reconfigurable Computing Italian Workshop, primo workshop nazionale organizzato pressola sede del Politecnico di Milano, Milano, 19 Dicembre 2008.

2.2.3 Organizzazione di Conferenze/Journal

• Journal Guest editor

– Microprocessor and Microsystems Journal, Special IssueTitolo: Embedded Multicore Systems: Architecture, Performance and Application.Casa editrice: ElsevierGuest editors: M. Chang, P.A. Hsiung, M. D. Santambrogio, W. H. LeeReferences: http://www.elsevierscitech.com/cfp/Call for papers Multicore Embedded.pdf

– International Journal on Reconfigurable Computing, Special IssueTitolo: Selected Papers from the International Conference on Reconfigurable Compu-ting and FPGAs (ReConFig’10)Casa editrice: Hindawi Publishing Corporation

– Journal of Systems ArchitectureTitolo: Design Flows and System Architectures for Adaptive Computing on Reconfigu-rable Platforms.Casa editrice: ElsevierGuest editors: M. D. Santambrogio, I. BravoRiferimento: http://www.elsevier.com/inca/publications/misc/JSASI-AdaptiveComputingTrends.pdf

– EURASIP Journal on Embedded SystemsTitolo: Reconfigurable computing and hardware/software codesign.Casa editrice: Hindawi Publishing CorporationGuest editors: T. Plaks, M. D. Santambrogio, D. SciutoRiferimento: www.hindawi.com/journals/es/si/rcc.pdfwww.hindawi.com/journals/es/raa.731830.html

• Membro dell’editorial advisory board:

– Titolo: International Journal of Reconfigurable ComputingCasa editricer: Hindawi Publishing CorporationReferences: http://www.hindawi.com/journals/ijrc/editors/

– Titolo: Dynamic Reconfigurable Network-on-Chip Design: Innovations for Computa-tional Processing and Communication.Casa editrice: IGI GlobalAutori: Jih-Sheng Shen, Pao-Ann HsiungRiferimento: http://embedded.cs.ccu.edu.tw/ nocbook/

• Organizzatore di special session a conferenze internazionali

– IEEE International Symposium on Circuits and Systems, ISCAS 07Data: Maggio, 2007Luogo: New Orleans, USAConference Chairman: Prof. Magdy Bayoumi, University of Louisiana at LafayetteSession Organizer: Marco D. Santambrogio, Donatella SciutoTitolo della sessione: Design Methodology For Partial Dynamic Reconfiguration: ANew Degree Of Freedom In The HW/SW Codesign Techniques

– 15th International Conference on Very Large Scale Integration, IFIP VLSI-SoC 2007Data: Ottobre, 2007Luogo: Atlanta, USA

9

Conference Chairman: Vincent John Mooney IIISession Chairman: Marco D. Santambrogio, Jurgen BeckerTitolo della sessione: Architecture Design Principles

– IEEE International Symposium on Circuits and Systems, ISCAS 2010Data: Maggio 30 - Giugno 2, 2010Luogo: Parigi, FranciaConference Chairman: Prof. Amara Amara, ISEP, FranceSession Organizer: Marco D. Santambrogio, Luca BeniniTitolo della sessione: New Frontiers in the Design of Communication Infrastructure forAdaptable Systems

– NASA/ESA Conference on Adaptive Hardware and Systems, AHS 2010Data: Giugno 6 - 9, 2011Luogo: San Diego, CA, USAConference Chairman: David Merodio, European Space Agency (ESA)Session Organizer: Marco D. Santambrogio, Fabio CancareTitolo della sessione: New Frontiers in the Unsupervised Evolution of FPGA-basedCircuits

– Design Automation Conference, DAC 2012Data: Giugno 3 - 7, 2012Luogo: San Francisco, CA, USAConference Chairman: Xiaoyun Zhu, VMWareSession Organizer: Marco D. Santambrogio, Jonathan EastepTitolo della sessione: Self-aware and adaptive technologies: the future for computingsystems?

– International Conference on Embedded and Ubiquitous Computing, EUCData: December 5 - 7, 2012Luogo: Paphos, Cyprus, GreekSession Organizer: Marco D. SantambrogioTitolo della sessione 1: Virtualization and adaptive systemsTitolo della sessione 2: New frontiers in multicore and reconfigurable computing systems

2.2.4 General Chair

• IEEE International Conference on Cyber, Physical and Social Computing (CPSCom): 2013

2.2.5 Program Co-Chair

• IEEE International Conference on Field Programmable Logic and Applications (FPL): 2010

• IEEE/IFIP International Conference on Embedded and Ubiquitous Computing (EUC): 2012

• IEEE International Conference on Networking, Architecture, and Storage (NAS): 2013

• IEEE Reconfigurable Architectures Workshop (RAW): 2013

• International Symposium on Applied Reconfigurable Computing(ARC): 2014

2.2.6 Program Vice-Chair

• IEEE/IFIP International Conference on Embedded and Ubiquitous Computing (EUC) -Embedded Systems and Hardware/Software Co-Design: 2011

2.2.7 Topic Co-Chair

• Topic Co-Chair per il topic A6: Reliable and Reconfigurable Systems in Design, Automation& Test in Europe (DATE): 2012, e 2013

2.2.8 Workshop Organizer

• International Workshop on Computing in Heterogeneous, Autonomous ’N’ Goal-orientedEnvironments (CHANGE): 2011

10

2.2.9 Comitato di programma

• Design Automation Conference (DAC): 2012, e 2013

• Design, Automation & Test in Europe (DATE): 2012, e 2013

• Conference on Hardware/Software CoDesign and System Synthesis (CODES-ISSS): 2011, e2012

• IEEE Reconfigurable Architectures Workshop (RAW): 2007, 2008, 2009, 2010, 2011, 2012,e 2013

• IEEE International Conference on Field Programmable Logic and Applications (FPL): 2008,2009, 2010, 2011, e 2012

• IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM):2013

• NASA/ESA Conference on Adaptive Hardware and Systems (AHS): 2012, e 2013

• Southern Conference on Programmable Logic (SPL) Conference: 2008, 2009, 2010, 2011, e2012

• IEEE Field Programmable Technology (FPT): 2007, 2008, 2009, e 2010

• International Symposium on System-on-Chip (SoC): 2009, 2010, 2011, e 2012

• International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA)Conference: 2006, 2007, 2008, 2009, 2010, 2011, e 2012

• International Conference on ReConFigurable Computing and FPGAs (ReConFig): 2006,2008, 2009, 2010, 2011, e 2012

• SPIE Conference: Microtechnologies for the New Millennium 2009 e 2010

• IEEE Computer Society Annual Symposium on VLSI (ISVLSI): 2009 e 2010

• IEEE/IFIP International Conference on Embedded and Ubiquitous Computing (EmbeddedSystems and Hardware-Software Codesign Track): 2009, 2010, 2011, e 2012

• International Workshop on Reconfigurable and Multicore Embedded Systems (WoRMES):2009

• Workshop on Reconfigurable Computing (WRC): 2010, 2011, e 2012

• IEEE International Conference on Networking, Architecture, and Storage (NAS): 2010, e2011

• International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies(HEART): 2010

• European Conference on the Applications of Evolutionary Computation (EVO): 2011

• IEEE Real-Time and Embedded Technology and Applications Symposium, RTAS (AppliedMethodologies and Foundations): 2012

2.2.10 Attivita di revisione

• IEEE Transactions on Very Large Scale Integration Systems (TVLSI);

• IEEE Transactions on Computer-Aided Design (TCAD);

• IEEE Transactions on Computer (TOC);

• IEEE Embedded Systems Letters (ESL);

• IEEE Transactions on Industrial Informatics (TII);

• ACM Transaction on Reconfigurable Technology and Systems (TRETS);

11

• ACM Transactions on Embedded Computing Systems (TECS);

• Design Automation for Embedded Systems (DAEM);

• Journal of Systems Architecture (JSA) - Elsevier;

• Integration, the VLSI Journal - Elsevier;

• Computer & Electrical Engineering - Elsevier;

• International Journal of Circuit Theory and Applications (IJCTA) - Wiley

• Journal of Computer Science and Technology (JCST)

• Conferenze internazionali:

– IEEE Reconfigurable Architectures Workshop (RAW);

– IEEE International Conference on Field Programmable Logic and Applications (FPL);

– IEEE Computer Annual Symposium on VLSI (ISVLSI);

– Southern Conference on Programmable Logic (SPL) Conference;

– IEEE Field Programmable Technology (FPT);

– ACM Great Lake Symposium VLSI (GLSVLSI);

– International Symposium on System-on-Chip (SoC);

– IFIP International Conference on Very Large Scale Integration (VLSI-SoC);

– International Conference on Engineering of Reconfigurable Systems and Algorithms(ERSA) Conference;

– International Conference on ReConFigurable Computing and FPGAs (ReConFig);

– IEEE/IFIP International Conference on Embedded and Ubiquitous Computing;

– International Workshop on Reconfigurable and Multicore Embedded Systems (WoR-MES).

– International Conference on Green Circuits and Systems (ICGCS).

2.3 Presentazioni articoli e lezioni su invito

• Presentazioni e lezioni su invito

– Dynamic Reconfigurability in Embedded System Design.Relatore: Marco D. SantambrogioHeinz Nixdorf Institute, Paderborn, Germania, in data 26 Gennaio 2006.

– Partial Dynamic Reconfiguration: Basic Concepts.Relatore: M. D. SantambrogioNokia Siemens Networks, Cinisello Balsamo, Milano, 23 Aprile 2008.

– Partial Dynamic Reconfiguration: Real Needs and Limits .Relatore: M. D. SantambrogioNokia Siemens Networks, Cinisello Balsamo, Milano, 23 Aprile 2008.

– Design Flow for System-on-Programmable Chip .Relatore: M. D. SantambrogioNokia Siemens Networks, Cinisello Balsamo, Milano, 23 Aprile 2008.

– Reconfiguration technologies and DRESD contribution.Relatore: M. D. SantambrogioNokia Siemens Networks, Cinisello Balsamo, Milano, 23 Aprile 2008.

– A parallel-serial decimal multiplier architecture.L. Dadda e M. D. SantambrogioQuarta Giornata Nazionale di Sintesi Logica, Politecnico di Milano, Milano, 30 Giugno2008.

12

– From Reconfigurable Architecture to Self-Adaptive Autonomic Systems. - Keynote speechRelatore: Marco D. SantambrogioInternational Workshop on Reconfigurable and Multicore Embedded System, 29 Agosto2009

– Enabling Technologies For Self-Aware Adaptive Systems.M. D. Santambrogio, H. Hoffmann, J. Eastep, J. E. Miller, A. Agarwal.NASA/ESA Conference on Adaptive Hardware and Systems, AHS 2010, AnaheimCalifornia, USA, Giugno 15 - 18, 2010

– The CHANGE project: Enabling Technologies For Self-Aware Adaptive Computing Sy-stems.Speaker: M. D. Santambrogio.GDR SOC-SIP, Systemes multiprocesseurs : outil, modele pour l’estimation de laconsommation, techniques d’optimisation , Paris, France, Marzo 21, 2011

– The CHANGE project: Enabling Technologies For Self-Aware Adaptive Computing Sy-stems.Speaker: M. D. Santambrogio.University of Illinois at Chicago, Chicago, IL, USA, Settembre 15, 2011

– The CHANGE project: Enabling Technologies For Self-Aware Adaptive Computing Sy-stems.Speaker: M. D. Santambrogio and F. Sironi.Yahoo, Santa Clara,CA, USA, 4 Giugno , 2012

– The CHANGE project: Enabling Technologies For Self-Aware Adaptive Computing Sy-stems.Speaker: M. D. Santambrogio and F. Sironi.Oracle, Belmont,CA, USA, 8 Giugno , 2012

– The CHANGE project: Enabling Technologies For Self-Aware Adaptive Computing Sy-stems.Speaker: M. D. Santambrogio and F. Sironi.IBM Research, Austin, TX, USA, Agosto 9, 2012

– The CHANGE project: Enabling Technologies For Self-Aware Adaptive Computing Sy-stems.Speaker: M. D. Santambrogio.Workshop on Self-Awareness in Reconfigurable Computing Systems (SRCS), Oslo,Norway, Settembre 1, 2012

• Panelist

– Aprile 24 - 15, 2012, Goteborg, Sweden, HiPEAC Computing Systems Week April 2012,Design and runtime management of reconfigurable systems

– Luglio 9 - 11, 2012, York, UK, 7th International Workshop on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), Maturity of high level synthesis tools - useful orejust another hype?

• Presentazioni articoli

– 25-28 Settembre 2005, Washington- USA, IEEE International SoC Conference (Opera-ting system support for dynamically reconfigurable SoC architectures).

– 25-26 Aprile 2006, Rodi - Grecia, IEEE RAW - 13th Reconfigurable ArchitecturesWorkshop (VHDL to FPGA automatic IPCore generation: A case study on Xilinxdesign flow).

– 26-29 Giugno 2006, Las Vegas - Nevada, ERSA - Engineering of Reconfigurable Systemsand Algorithms (SyCERS: a SystemC design exploration framework for SoC reconfigu-rable architecture; Synthesis of Object Oriented Models on Reconfigurable Hardware).

– 28-30 Agosto, Madrid - Spagna, IEEE FPL - 16th International Conference on FieldProgrammable Logic and Applications (Partial dynamic reconfiguration: the Caronteapproach. A new degree of freedom in the HW/SW codesign.).

– 19-22 Settembre 2006, Darmstadt - Germania, FDL - Forum on Specification and DesignLanguages (Adaptive Metrics for System-Level Functional Partitioning.).

13

– 16-18 Ottobre 2006, Nizza - Francia, IFIP VLSI SoC Conference - 14th IFIP Inter-national Conference on Very Large Scale Integration (A graph-coloring approach tothe allocation and tasks scheduling for reconfigurable architectures.; Fast IP-Core Ge-neration in a Partial Dynamic Reconfiguration Workflow ; The Caronte Approach forDynamically Reconfigurable Systems).

– 13-15 Dicembre 2006, Bangkok - Thailandia, IEEE FPT - International Conference onField-Programmable Technology (Combining Hardware Reconfiguration and AdaptiveComputation for a Novel SoC Design Methodology).

– Febbraio 2007, Mar del Plata, Agentina, IEEE 3rd Southern Conference on Program-mable Logic, SPL 07 (A genetic algorithm based solution for dynamically reconfigurablemodules allocation; RoadRunner and IPGen: a combined solution to speedup the recon-figurable architectures design; A novel hardware/software codesign methodology basedon dynamic reconfiguration with ImpulseC and CoDeveloper).

– 11-13 Marzo 2007, Stresa-Lago Maggiore, Italia, Great Lake Symposium VLSI, GL-SVLSI 07 (SEU Mitigation for SRAM Based FPGAs through Dynamic Partial Recon-figuration.).

– 26-27 Marzo 2007, Long Beach - CA - USA, IEEE RAW - 14th Reconfigurable Ar-chitectures Workshop (Partial dynamic reconfiguration in a multi-FPGAs clusteredarchitecture based on Linux.).

– 27-30 Maggio 2007, New Orleans- USA, IEEE International Symposium on Circuits andSystems, ISCAS 07 (DRESD. Dynamic Reconfigurability in Embedded System Design.).

– 25-29 Giugno 2007, Las Vegas - Nevada, ERSA - Engineering of Reconfigurable Systemsand Algorithms (Task Partitioning for the Scheduling on Reconfigurable Systems drivenby Specification Self-Similarity. - [B.32]; Evolvable Hardware: a Functional Level Evolu-tion Framework based on Impulse C.; Exploring Partial Reconfiguration for MitigatingSEU faults in SRAM-Based FPGAs.).

– 8-11 Agosto 2007, Sri Lanka, International Conference on Industrial and InformationSystem, ICIIS 07 (Data memory management in partial dynamically reconfigurablesystems.).

– 10-14 Marzo 2008, Monaco - Germania, Design, Automation and Test in Europe - DATE(Task scheduling with configuration prefetching and anti-fragmentation techniques ondynamically reconfigurable systems.)

– 7-9 Aprile 2008, Montepellier - Francia, IEEE Computer Society Annual Symposiumon VLSI - ISVLSI (Core allocation and relocation management for a self dynamicallyreconfigurable architecture.)

– 14-15 Aprile 2008, Miami - FL - USA, IEEE RAW - 15th Reconfigurable Architectu-res Workshop (A Design Flow Tailored for Self Dynamic Reconfigurable Architecture.;HARPE: a Harvard-based Processing Element Tailored for Partial Dynamic Reconfigu-rable Architectures.).

– Maggio 10 - 12, 2009, Boston, Massachusetts, Great Lake Symposium VLSI (TaskGraph Scheduling for Reconfigurable Architectures driven by Reconfigurations Hidingand Resources Reuse.)

– Maggio 10 - 12, 2009, Boston, Massachusetts, Great Lake Symposium VLSI (Recon-figurable NoC Design Flow for Multiple Applications Run-Time Mapping on FPGADevices.)

– Maggio 25 - 29, 2009, Roma - Italy, 16th Reconfigurable Architectures Workshop (On-Line Task Management for a Reconfigurable Cryptographic Architecture.)

– Agosto 29 - 31, 2009, Vancouver - Canada, International Workshop on Reconfigurableand Multicore Embedded System (From Reconfigurable Architectures to Self-AdaptiveAutonomic Systems.) - Keynote speech

– Aprile 19 - 20, 2010, Atlanta, USA, 17th Reconfigurable Architecture Workshop, (Ana-lysis and validation of partially dynamically reconfigurable architecture based on Xili-nx FPGAs; (Wirelength driven floorplacement for FPGA-based partial reconfigurablesystems.

14

– Giugno 15 - 18, 2010, Anaheim California, USA, NASA/ESA Conference on AdaptiveHardware and Systems, AHS 2010, (Enabling Technologies For Self-Aware AdaptiveSystems.)

– Marzo 23 - 25, 2010, Hammamet, Tunisia, International conference on Design & Tech-nology of Integrated Systems in nanoscale era - DTIS10, (Multiple Communication–Domains Design in FPGA–Based Systems–on–Chip.)

– Maggio 16 - 17, 2011, Anchorage, Alaska, USA, 18th Reconfigurable ArchitectureWorkshop (ReBit: A tool to manage and analyse FPGA-based reconfigurable systems.)

– Maggio 21 - 22, 2012, , Shangai, China, 19th Reconfigurable Architecture Workshop -RAW (Mini-Robot’s Performance Optimization via Online Reconfiguration and HW/SWTask Scheduling.; DGECS: Description Generator for Evolved Circuits Synthesis.; AnEnhanced Relocation Manager to Speedup Core Allocation in FPGA-based Reconfigura-ble Systems.)

– Luglio 9 - 11, 2012, York, UK, 7th International Workshop on Reconfigurable Communication-centric Systems-on-Chip - ReCoSoC (Smart Technologies for Effective Reconfiguration:The FASTER approach.; Automatic Run-Time Manager Generation for ReconfigurableMPSoC Architectures.)

– Agosto 29 - 31, 2012, Oslo, Norway, 22nd International Conference on Field Program-mable Logic and Applications, FPL (An open-source design and validation platform forreconfigurable systems.)

– Dicembre 5 - 7, 2012 Paphos, Cipro, 10th IEEE/IFIP International Conference on Em-bedded and Ubiquitous Computing, EUC (MPower: towards an adaptive power mana-gement system for mobile devices, A Parallel-Serial Decimal Multiplier Architecture.)

15

3 ATTIVITA’ DIDATTICA

3.1 Corsi

• Attivita svolta presso il Politecnico di Milano

– Corso: From Reconfigurable Hardware to Self-Adaptive Computer Architectures - Stu-denti di DottoratoTeacher: prof. M. D. SantambrogioAnno Accademico 11/12

– Courso: Informatica ed Elementi di Informatica Medica- (Studenti di Bioignegneria)Studenti della laurea di primo livelloTeacher: prof. M. D. SantambrogioAnno Accademico: 12/13, 11/12

– Corso: Informatica B - (Studenti di Ing. Meccanica ed Energetica) Studenti della laureadi primo livelloTeacher: prof. M. D. SantambrogioAcademic Year: 2010/2011

– Corso: Progetto di Ingegneria Informatica - Studenti della laurea di primo livelloProfessore: M. D. SantambrogioAnno accademico: 08/09

• Universita: University of Illinois at Chicago (Chicago, Illinois - USA):

– Corso: Advanced Computer Architecture (CS/ECE/MENG 466) - Graduate Course(Lezioni tenute in inglese)Professore: M. D. SantambrogioAnno Accademico: 11/12, 10/11, 09/10

3.2 Esercitazioni

• Attivita svolta come esercitatore presso il Politecnico di Milano (Milano, Italia)

– Corso: High Performance and Processors and Systems - Studenti della laurea di secondolivello (Lezioni tenute in inglese)Teacher: prof. D. SciutoAnno Accademico: 12/13, 11/12, 10/11, 09/10, 07/08, 06/07

– Corso: Architettura Avanzata dei Calcolatori - Studenti della laurea di secondo livelloTitolare del corso: prof. R. NegriniAnno Accademico: 12/13, 11/12

– Corso: Architettura Avanzata dei Calcolatori - Studenti della laurea di secondo livelloTitolare del corso: prof. D. SciutoAnno Accademico: 10/11

– Corso: Architettura dei Calcolatori - Studenti della laurea di secondo livelloTitolare del corso: prof. D. SciutoAnno Accademico: 08/09, 07/08, 06/07

– Corso: Reti Logiche A - Studenti della laurea di primo livelloTitolare del corso: prof. C. BolchiniAnno Accademico: 08/09, 07/08, 06/07, 05/06, 04/05

– Corso: Reti Logiche B - Studenti della laurea di primo livelloTitolare del corso: prof. F. SaliceAnno Accademico: 05/06

– Corso: Informatica I - Studenti della laurea di primo livelloTitolare del corso: prof. C. BolchiniAnno Accademico: 05/06

• Attivita svolta come esercitatore presso l’Advanced Learning and Research Institute (Luga-no, Svizzera)

16

– Corso: Design Technologies - Lezioni tenute in inlese per gli studenti del corso di masterin Embedded SystemsProfessore: G. De MicheliAnno accademico: 07/08, 06/07

– Corso: Validation and Verification - Lezioni tenute in inlese per gli studenti del corsodi master in Embedded SystemsProfessore: F. SomenziAnno accademico: 06/07, 05/06, 04/05

• Attivita svolta come esercitatore presso l’Universita degli studi di Milano (Crema, Italia)

– Corso: Sistemi Operativi - Studenti della laurea di primo livelloProfessore: V. PiuriAnno accademico: 08/09, 07/08, 06/07, 05/06

3.3 Attivita di Laboratorio

• Attivita svolta come responsabile di laboratorio presso il Politecnico di Milano (Milano,Italia)

– Corso: Informatica I - Studenti della laurea di primo livelloProfessore: F. BruschiAnno accademico: 05/06

– Corso: Informatica I - Studenti della laurea di primo livelloProfessore: M. FolgheraiterAnno accademico: 05/06

3.4 Supervisione di studenti e lavori di tesi

Tra il 2004 ed il 2008 ha prestato assistenza a gruppi di studenti impegnati in attivita di progettodi tesi presso il Laboratorio di Microarchitetture del Dipartimento di Elettronica ed Informazionedel Politecnico di Milano, con particolare riferimento ad argomenti relativi alla modellizzazio-ne di sistemi riconfigurabili e alla progettazione ed alla realizzazione di strumenti CAD per laprogettazione/implementazione di sistemi riconfigurabili.

• Relatore di 15 studenti per il loro lavoro di tesi di Master of Science in Computer Sciencepresso la University of Illinois at Chicago (UIC)

• Relatore di 15 studenti per il loro lavoro di tesi di laurea di secondo livello (magistrale)presso il Politecnico di Milano

• Relatore di 18 studenti per il loro lavoro di tesi di laurea di primo livello presso il Politecnicodi Milano

• Correlatore di 19 studenti per il loro lavoro di tesi di laurea specialistica presso il Politecnicodi Milano

• Correlatore di piu di 100 studenti per il loro lavoro di tesi di laurea di primo livello pressoil Politecnico di Milano

17

4 PREMI E BORSE DI STUDIO

• Premi:

– Co-autore del Best paper award: 15th International Conference on Very Large ScaleIntegration, IFIP VLSI-SoC 2007 (ReCPU: a Parallel and Pipelined Architecture forRegular Expression Matching [B.28])

– Vinto il premio della Fondazione Chorafas per la migliore tesi di dottorato in IngegneriaInformatica e Automatica - XX ciclo (Hardware/Software codesign methodologies fordynamically reconfigurable systems [D.1])

– Dicembre 2008. Vinto il premio della Fondazione Rocca per una borsa di studio comePostdoc Fellow al MIT

– Co-autore del Best Paper Award Finalist, IEEE International Conference on FieldProgrammable Logic and Applications (FPL) 2009

– Co-autore del Best Student Paper award sponsored by IEEE TCPP: 7th IEEEInternational Conference on Autonomic Computing (ICAC) 2010 (Smartlocks: LockAcquisition Scheduling for Self-Aware Synchronization [D.44])

– Co-autore del paper vincitore del 2012 HiPEAC Paper Award. (Metronome: ope-rating system level performance management via self-adaptive computing [D.55])

• Fondi:

– Progetto Rocca. Collaborazione finanziata dalla Fondazione Rocca tra il gruppo diricerca CARBON del MIT ed il gruppo di ricerca DRESD del Politecnico di Milano.(Progetto Rocca Workshops and Colloquia, Gennaio 2012)

– HiPEAC Collaboration Grant. Titolo della ricerca: Self-Aware ReconfigurableComputing Systems for Energy Saving and Performance Enhancement, November 2010- December 2011

– HiPEAC Collaboration Grant. Titolo della ricerca: Self-aware and autonomicsystem, Luglio 2009

– Swiss NSF Research Project (Division II). Titolo del progetto: DynamicallyAdaptive Architectures for Nomadic Embedded Systems. Partners: EPFL, Prof. DavidAtienza, in cooperazione con il Politecnico di Milano (IT): Prof. Donatella Sciuto andDr. Marco D. Santambrogio. Periodo: 02/2010 - 01/2013.

18

5 ELENCO DELLE PUBBLICAZIONI

Relativamente alle pubblicazioni svolte in collaborazione con altri autori, l’attivita di ricerca e statasvolta in stretta collaborazione tra gli autori, il cui contributo E pertanto da ritenersi paritetico.

5.1 Pubblicazioni su Riviste Internazionali

A.1 T. P. Plaks, M. D. SANTAMBROGIO, D. Sciuto.Reconfigurable Computing and Hardware/Software Codesign.EURASIP Journal on Embedded Systems, vol. 2008, Article ID 731830Editorial.

A.2 S. Corbetta, M. Morandi, M. Novati, M. D. SANTAMBROGIO, D.Sciuto, P. Spoletini.Internal and External Bitstream Relocation for Partial Dynamic Reconfiguration.IEEE Transaction on Very Large Scale Integration (VLSI) Systems, vol.17, no.11, pp.1650-1654, Nov. 2009

A.3 R. Cordone, F. Redaelli, M.A. Redaelli, M. D. SANTAMBROGIO, D.Sciuto.Partitioning and Scheduling of Task Graphs on Partially Dynamically Reconfigurable FPGAs.IEEE Transactions on Computer-Aided Design (TCAD) of Integrated Circuits and Systems,vol. 28, no. 5, pp. 662 - 675, May 2009

A.4 A. Montone, M. D. SANTAMBROGIO, D. Sciuto S. Ogrenci Memik.Placement and Floorplanning in Dynamically Reconfigurable FPGAs.ACM Transactions on Reconfigurable Technology and Systems, Vol. 3,Issue 4, Article 24(November 2010), 34 pages.

A.5 M. D. SANTAMBROGIO, R. Stefanelli.A New Compact SD2 Positive Integer Triangular Array Division Circuit.IEEE Transaction on Very Large Scale Integration (VLSI) Systems, vol.19, no.1, pp. 42 -51, Jan 2011 .

A.6 F. Redaelli, M. D. SANTAMBROGIO, S. Ogrenci Memik.An ILP formulation for the Task Graph Scheduling Problem tailored to bi-dimensional Re-configurable Architectures.International Journal of Reconfigurable Computing, vol. 2009, Article ID 541067, 12 pages,2009. doi:10.1155/2009/541067.

A.7 M. D. SANTAMBROGIO.From reconfigurable architectures to self-adaptive autonomic systemsJournal of Embedded Systems, Special Issue on Reconfigurable and Multicore EmbeddedSystems, vol. 4, nos. 3/4, 2010, pp 172 - 181.

A.8 Ignacio Bravo, M. D. SANTAMBROGIO.Design flows and system architectures for adaptive computing on reconfigurable platforms,Journal of Systems Architecture.Volume 56, Issue 11, Design Flows and System Architectures for Adaptive Computing onReconfigurable Platforms, November 2010, Pages 543-544.Editorial.

A.9 F. Nava, M. D. SANTAMBROGIO, D. Sciuto, S. Herbrechtsmeier, M. Porrmann, U. Witko-wski, U. Rueckert. Applying dynamic reconfiguration in the mobile robotics domain: a casestudy on computer vision algorithms.ACM Transactions on Reconfigurable Technology and Systems, 4, 3, Article 29 (August2011), 22 pages, 2011.

A.10 A. Montone, M. D. SANTAMBROGIO, F. Redaelli, D. Sciuto. Floorplacement for PartialReconfigurable FPGA-Based SystemsInternational Journal of Reconfigurable Computing, vol. 2011, Article ID 483681, 12 pages,2011

19

A.11 M. Maggioni, M. D. SANTAMBROGIO, J.Liang.GPU-accelerated Chemical Similarity Assessment for Large Scale DatabasesInternational Conference on Computational Science, ICCS 11, proc. p. to appear, Tsukuba,Japan, June 1 - 3, 2011

A.12 M. Maggio, H. Hoffmann, M. D. SANTAMBROGIO, A. Agarwal, A. Leva.Power Optimization in Embedded Systems via Feedback Control of Resource AllocationIEEE Transactions on Control Systems Technology, vol.PP, no.99, pp.1-8, 0

A.13 Claudia Feregrino, Miguel Arias, Kris Gaj, Viktor K. Prasanna, Marco D. Santambrogio,and Ron Sass.Selected Papers from the International Conference on Reconfigurable Computing and FPGAs(ReConFig’10)International Journal of Reconfigurable Computing, vol. 2012, Article ID 319827, 2 pages,2012.

A.14 M. Maggio, H. Hoffmann, A. V. Papadopoulos, J. Panerati, M. D. SANTAMBROGIO, A.Agarwal, A. Leva.Comparison of Decision Making Strategies in Autonomic ComputingACM Transactions on Autonomous and Adaptive Systems, accepted to appear in Volume 7,Number 4

A.15 V. Rana, A. A. Nacci, I. Beretta, M. D. SANTAMBROGIO, D. Atienza, D. Sciuto.Design Methods for Parallel Hardware Implementation of Multimedia Iterative AlgorithmsIEEE Design and Test of Computers, vol. 29, 2012

5.2 Libri

B.1 Pao-Ann Hsiung, M. D. SANTAMBROGIO, Chun-Hsian Huang.Reconfigurable System Design and VerificationTaylor & Francis/CRC Press, January 2009.

5.3 Capitoli di Libro

C.1 A. Donato, F. Ferrandi, M. Redaelli, M. D. SANTAMBROGIO, D. Sciuto.Exploiting partial dynamic reconfiguration for SoC design of complex application on FPGAplatforms.Ricardo Augusto da Luz Reis, Adam Osseiran, Hans-Jorg Pfleiderer (Eds.), VLSI-SoC: FromSystems To Silicon, Springer 2007, p.: 87 - 109

C.2 M. Paolieri, I. Bonesana, M. D. SANTAMBROGIO.ReCPU: a Parallel and Pipelined Architecture for Regular Expression Matching.R. Reis, V. Mooney and P. Hasler (Eds.), VLSI-SoC: Advanced Topics on Systems on aChip, Springer 2009, p.: 89 - 108

C.3 V. Rana, C. Sandionigi, M. D. SANTAMBROGIO, D. Sciuto.An adaptive genetic algorithm for dynamically reconfigurable modules allocation.R. Reis, V. Mooney and P. Hasler (Eds.), VLSI-SoC: Advanced Topics on Systems on aChip, Springer 2009, p. 209 - 226

C.4 F. Bruschi, A. Meroni, V. Rana, M. D. SANTAMBROGIO.A Requirements-Driven Simulation Framework For Communication Infrastructures Design.Languages for Embedded Systems and their Applications Selected Contributions on Specifi-cation, Design, and Verification from FDL08, Springer 2009), p.: 291 - 307

20

C.5 V. Rana, D. A. Atienza, M. D. SANTAMBROGIO, D. Sciuto, G. De Micheli.A Reconfigurable Network-on-Chip Architecture for Optimal Multi-Processor SoC Commu-nication, VLSI-SoC: Design Methodologies for SoC and SiP, Springer, p.: 232-250

C.6 V. Rana, M. D. SANTAMBROGIO, S. Corbetta.Dynamic Reconfigurable NoCs: Characteristics and Performance Issues.Jih-Sheng Shen Pao-Ann Hsiung (Eds.), Dynamic Reconfigurable Network-on-Chip Design:Innovations for Computational Processing and Communication, IGI Publisher, p.: 158-185

C.7 V. Rana, M. D. SANTAMBROGIO, A. Meroni.Design Methodologies and Mapping Algorithms for Reconfigurable NoC-based Systems.Jih-Sheng Shen Pao-Ann Hsiung (Eds.), Dynamic Reconfigurable Network-on-Chip Design:Innovations for Computational Processing and Communication, IGI Publisher, p.: 110-134

5.4 Conferenze Internazionali

D.1 A. Donato, F. Ferrandi, M. D. SANTAMBROGIO, D. Sciuto.Operating system support for dynamically reconfigurable SoC architectures.IEEE International SOC Conference - IEEE-SOCC 2005, proc. p. 235 - 238, Washington,USA, September 25 - 28, 2005

D.2 A. Donato, F. Ferrandi, M. Redaelli, M. D. SANTAMBROGIO, D. Sciuto.Exploiting partial dynamic reconfiguration for SoC design of complex application on FPGAplatforms.13th IFIP International Conference on Very Large Scale Integration - IFIP VLSI-SOC 2005,proc. p. 179 - 184, Perth, Australia, October 17 - 19, 2005Selected among the conference best papers and invited for a publication in thebook: VLSI-SoC: From Systems To Silicon, Springer ([C.1])

D.3 F. Ferrandi, M. Redaelli, M. D. SANTAMBROGIO, D. Sciuto.Solving the Coloring Problem to Schedule on Partially Dynamically Reconfigurable Hardware.13th IFIP International Conference on Very Large Scale Integration - IFIP VLSI-SOC 2005,proc. p. 97 - 102, Perth, Australia, October 17 - 19, 2005

D.4 R. Cordone, F. Ferrandi, G. Palermo, M. D. SANTAMBROGIO, D. Sciuto.Using Speculative Computation and Parallelizing Techniques to Improve Scheduling of Con-trol based Designs.11th Asia and South Pacific Design Automation Conference, ASP-DAC 2006, proc. p. 898- 904, Yokohama, Japan, January 24 - 27, 2006

D.5 S. Borgio, D. Bosisio, M. Monchiero, A. Tumeo, F. Ferrandi, M. D. SANTAMBROGIO, D.Sciuto.Hardware DWT accelerator for MultiProcessor System On-Chip on FPGA.In Proceedings of IEEE IC-SAMOS’06 - Embedded Computer Systems: Architectures,MOdeling, and Simulation, proc. p. 107 - 114, Samos, Greece, July 17 - 20, 2006

D.6 C. Amicucci, F. Ferrandi, M. D. SANTAMBROGIO, D. Sciuto.SyCERS: a SystemC design exploration framework for SoC reconfigurable architecture.The 2006 International Conference on Engineering of Reconfigurable Systems and Algorithm,ERSA 06, proc. p. 63 - 69, Las Vegas, Nevada, USA, June 26 - 29, 2006

D.7 M. Giorgetta, M. D. SANTAMBROGIO, D. Sciuto, P. Spoletini.A graph-coloring approach to the allocation and tasks scheduling for reconfigurable architec-tures.14th IFIP International Conference on Very Large Scale Integration - IFIP VLSI-SOC 2006,proc. p. 24 - 29, Nice, France, October 16 - 18, 2006

D.8 M. Murgida, A. Panella, V. Rana, M. D. SANTAMBROGIO, D. Sciuto.Fast IP-Core Generation in a Partial Dynamic Reconfiguration Workflow.14th IFIP International Conference on Very Large Scale Integration - IFIP VLSI-SOC 2006,proc. p. 74 - 79, Nice, France, October 16 - 18, 2006

21

D.9 M. D. SANTAMBROGIO.The Caronte Approach for Dynamically Reconfigurable Systems.14th IFIP International Conference on Very Large Scale Integration - IFIP VLSI-SOC 2006,proc. p. 1 - 6, Nice, France, October 16 - 18, 2006

D.10 F. Ferrandi, M. Morandi, M. Novati, M. D. SANTAMBROGIO, D. Sciuto.Dynamic Reconfiguration: Core Relocation via Partial Bitstreams Filtering with MinimalOverhead.International Symposium on System-on-Chip - SoC 06, proc. p. 33 - 36, Tampere, Finland,November 13 - 16, 2006

D.11 V. Rana, S. Ogrenci Memik, M. D. SANTAMBROGIO, D. Sciuto.Combining Hardware Reconfiguration and Adaptive Computation for a Novel SoC DesignMethodology.International Conference on Field Programmable Technology - FPT 06, proc. p. 293 - 296,Bangkok, Thailand, December 13 - 15, 2006

D.12 V. Rana, C. Sandionigi, M. D. SANTAMBROGIO.A genetic algorithm based solution for dynamically reconfigurable modules allocation.IEEE 3rd Southern Conference on Programmable Logic, SPL 07, proc. p. 183 - 186, Mardel Plata, Argentina, February 26 - 28, 2007

D.13 A. Antola, M. Fracassi, P. Gotti, C. Sandionigi, MARCO D. SANTAMBROGIO.A novel hardware/software codesign methodology based on dynamic reconfiguration with Im-pulseC and CoDeveloper.IEEE 3rd Southern Conference on Programmable Logic, SPL 07, proc. p. 221 - 224, Mardel Plata, Argentina, February 26 - 28, 2007

D.14 V. Rana, M. D. SANTAMBROGIO, D. Sciuto.Dynamic Reconfigurability in Embedded System Design.IEEE International Symposium on Circuits and Systems, ISCAS 07, proc. p. 2734 - 2737,New Orleans, Louisiana, USA, May 27 - 30, 2007

D.15 C. Bolchini, D. Quarta, M. D. SANTAMBROGIO.SEU Mitigation for SRAM Based FPGAs through Dynamic Partial Reconfiguration.Great Lake Symposium VLSI, GLSVLSI 07, proc. p. 55-60, Stresa-Lago Maggiore, Italy,March 11 - 13, 2007

D.16 M. D. SANTAMBROGIO, V. Rana , S. Ogrenci Memik, D. Sciuto, U. Acar.A Novel SoC Design Methodology Combining Adaptive Software and Reconfigurable Hard-ware.25th International Conference on Computer-Aided Design, ICCAD 2007, proc. p. 303 - 308,San Jose, California, USA, November 5 - 8, 2007

D.17 M. Paolieri, I. Bonesana, M. D. SANTAMBROGIO.ReCPU: a Parallel and Pipelined Architecture for Regular Expression Matching.15th International Conference on Very Large Scale Integration, IFIP VLSI-SoC 2007, proc.p. 19 - 24, Atlanta, Georgia, USA, October 15 - 17, 2007Best Paper Award IFIP VLSI-SoC 2007Best papers award and invited for a publication in the book: VLSI-SoC: FromSystems To Silicon, Springer ([C.2])

D.18 V. Rana, C. Sandionigi, M. D. SANTAMBROGIO, D. Sciuto.An adaptive genetic algorithm for dynamically reconfigurable modules allocation.15th International Conference on Very Large Scale Integration, IFIP VLSI-SoC 2007, proc.p. 128 - 133, Atlanta, Georgia, USA, October 15 - 17, 2007Selected among the conference best papers and invited for a publication in thebook: VLSI-SoC: From Systems To Silicon, Springer ([C.3])

D.19 C. Bolchini, A. Miele, M. D. SANTAMBROGIO.TMR and Partial Dynamic Reconfiguration to mitigate SEU faults in FPGAs.22nd IEEE International Symposium on Defect and Fault-Tolerance in VLSI Systems, DFT07, proc. p. 87 - 95, Rome, Italy, September 26 - 28, 2007

22

D.20 A. Montone, V. Rana, M. D. SANTAMBROGIO.Data memory management in partial dynamically reconfigurable systems.3rd International Conference on Information System Security, ICIIS 07, proc. p. 130,Peradeniya, Sri Lanka, August 8 - 11, 2007

D.21 M. Giani, M. Redaelli, M. D. SANTAMBROGIO, D. Sciuto.Task Partitioning for the Scheduling on Reconfigurable Systems driven by Specification Self-Similarity.The 2007 International Conference on Engineering of Reconfigurable Systems and Algorithm,ERSA 07, proc. p. 78 - 84, Las Vegas, Nevada, USA, June 25 - 28, 2007

D.22 C. A. Curino, L. Fossati, V. Rana, F. Redaelli, M. D. SANTAMBROGIO, D. Sciuto.The Shining embedded system design methodology based on self dynamic reconfigurable ar-chitectures.13th Asia and South Pacific Design Automation Conference, ASP-DAC 08, proc. p. 595 -600, Seoul, Korea, January 21 - 24, 2008

D.23 A. Cuoccio, P. R. Grassi, V. Rana, M. D. SANTAMBROGIO, D. Sciuto.A Generation Flow for Self-Reconfiguration Controllers Customization.4th IEEE International Symposium on Electronic Design, Test and Applications, DELTA08, proc. p. 279 - 284, Hong Kong, January 23 - 25, 2008

D.24 A. Meroni, V. Rana, M. D. SANTAMBROGIO, D. Sciuto.A Requirements-Driven Reconfigurable SoC Communication Infrastructure Design Flow.4th IEEE International Symposium on Electronic Design, Test and Applications, DELTA08, proc. p. 405 - 409, Hong Kong, January 23 - 25, 2008

D.25 F. Redaelli, M. D. SANTAMBROGIO, D. Sciuto.Task scheduling with configuration prefetching and anti-fragmentation techniques on dyna-mically reconfigurable systems.Design, Automation and Test in Europe, DATE 08, proc. p. 519 - 522, Munich, Germany,March 10 - 14, 2008

D.26 M. Paolieri, I. Bonesana, M. D. SANTAMBROGIO.An adaptable FPGA-based System for Regular Expression Matching.Design, Automation and Test in Europe, DATE 08, proc. p. 1262 - 1267, Munich, Germany,March 10 - 14, 2008

D.27 M. Morandi, M. Novati, M. D. SANTAMBROGIO, D. Sciuto.Core allocation and relocation management for a self dynamically reconfigurable architecture.IEEE Computer Society Annual Symposium on VLSI, ISVLSI 08, proc. p. 286 - 291,Montpellier, France, April 7 - 9, 2008

D.28 S. Corbetta, V. Rana, M. D. SANTAMBROGIO, D. Sciuto.A Light-Weight Network-on-Chip Architecture for Dynamically Reconfigurable Systems.In Proceedings of IEEE IC-SAMOS’08 - Embedded Computer Systems: Architectures,MOdeling, and Simulation, proc. p. 49 - 56, Samos, Greece, July 21 - 24, 2008

D.29 M. D. SANTAMBROGIO, V. Rana, D. Sciuto.Operating System Support for Online Partial Dynamic Reconfiguration Management.18th International Conference on Field Programmable Logic and Applications, FPL 08, proc.p. 455 - 458, Heidelberg, Germany, September 8 - 10, 2008

D.30 V. Rana, D. A. Atienza, M. D. SANTAMBROGIO, D. Sciuto, G. De Micheli.A Reconfigurable Network-on-Chip Architecture for Optimal Multi-Processor SoC Commu-nication.International Conference on Very Large Scale Integration, IFIP VLSI-SoC 2008, proc. p.321 - 326, Rhodes Island, Greece, October 13 - 15, 2008Selected among the conference best papers and invited for a publication in thebook: VLSI-SoC, Springer ([C.5])

D.31 F. Redaelli, M. D. SANTAMBROGIO, S. Ogrenci Memik.An ILP formulation for the Task Graph Scheduling Problem tailored to bi-dimensional Re-configurable Architectures

23

ReConFig 2008, proc. p. 97 - 102, Cancun, Mexico, December 3 - 5, 2008Selected among the conference best papers and invited for a publication in theInternational Journal of Reconfigurable Computing ([A.4])

D.32 A. Montone, F. Redaelli, M. D. SANTAMBROGIO, S. Ogrenci Memik.A Reconfiguration-aware Floorplacer for FPGAsReConFig 2008, proc. p. 109 - 114, Cancun, Mexico, December 3 - 5, 2008

D.33 F. Cancare, M. D. SANTAMBROGIO, D. Sciuto.An Application-centered Design Flow for Self Reconfigurable Systems Implementation.14th Asia and South Pacific Design Automation Conference, ASP-DAC 2009, proc. p. 248- 253, Yokohama, Japan, January 19 - 22, 2009

D.34 M. D. SANTAMBROGIO, Massimo Redaelli, Marco Maggioni.Task Graph Scheduling for Reconfigurable Architectures driven by Reconfigurations Hidingand Resources Reuse.Great Lake Symposium VLSI, GLSVLSI 09, proc. p. 21 - 26, Boston, Massachusetts, May10 - 12, 2009

D.35 P. R. Grassi, M. D. SANTAMBROGIO, J. Hagemeyer, C. Pohl, M. Porrmann.SiLLis: A Simplified Language for Monitoring and Debugging of Reconfigurable Systems.The 2009 International Conference on Engineering of Reconfigurable Systems and Algorithm,ERSA 09, proc. p. 174 - 180, Las Vegas, Nevada, USA, July 13 - 16, 2009

D.36 M. D. SANTAMBROGIO, M. Morandi, M. Novati, D. Sciuto.A Runtime Relocation Based Workflow for Self Dynamic Reconfigurable Systems Design.19th International Conference on Field Programmable Logic and Applications, FPL 09, proc.p. 86 - 91, Prague, Czech Republic, August 31 - September 2, 2009

D.37 V. Rana, S. Murali, D. Atienza, M. D. SANTAMBROGIO, L. Benini, D. Sciuto.Minimization of the reconfiguration latency for the mapping of applications on FPGA-basedsystems.The International Conference on Hardware-Software Codesign and System Synthesis, CO-DES+ISSS 09, proc. p. 325 - 334, Grenoble, France, October 11 - 16, 2009

D.38 F. Redaelli, M. D. SANTAMBROGIO, V. Rana, S. Ogrenci Memik.Scheduling and 2D Placement Heuristics for Partially Reconfigurable Systems.International Conference on Field Programmable Technology - FPT 09, proc. p. 223 - 230,Sydney, Australia, December 9 - 11, 2009

D.39 I. Beretta, V. Rana, D. Atienza, M. D. SANTAMBROGIO, D. Sciuto .Run-time Applications Mapping on Fine-Grained Reconfigurable Embedded Systems.International Conference on Microelectronics - ICM 09, proc. p. 151-154, Marrakech, Mo-rocco, December 19 - 22, 2009Invited Talk

D.40 V. Rana, M. D. SANTAMBROGIO, S. Corbetta, D. Sciuto.Multiple Communication–Domains Design in FPGA–Based Systems–on–Chip.International conference on Design & Technology of Integrated Systems in nanoscale era -DTIS10, proc. 1 - 6, Hammamet, Tunisia, March 23 - 25, 2010

D.41 F. Cancare, M. D. SANTAMBROGIO, D. Sciuto.A Direct Bitstream Manipulation Approach for Virtex4-based Evolvable Systems.IEEE International Symposium on Circuits and Systems - ISCAS 2010, proc. p. 853 - 856 ,Paris, France, May 30 - June 2, 2010

D.42 Paolo R. Grassi, Christoph Puttmann, M. D. SANTAMBROGIO, Mario Porrmann, UlrichRuckert.High Level Specification of Embedded Listeners for Monitoring of Network-on-Chips.IEEE International Symposium on Circuits and Systems - ISCAS 2010, proc. p. 3333 -3336, Paris, France, May 30 - June 2, 2010

24

D.43 M. D. SANTAMBROGIO, H. Hoffmann, J. Eastep, J. E. Miller, A. Agarwal.Enabling Technologies For Self-Aware Adaptive Systems.NASA/ESA Conference on Adaptive Hardware and Systems, AHS 2010, proc. p. 149 - 156,Anaheim California, USA, June 15 - 18, 2010

D.44 J. Eastep, D. Wingate, M. D. SANTAMBROGIO, A. Agarwal.Smartlocks: Lock Acquisition Scheduling for Self-Aware Synchronization.7th IEEE International Conference on Autonomic Computing, ICAC 2010, proc. p. 215 -224, Washington, DC, USA, June 7 - 11, 2010Recipient of the Best Student Paper award sponsored by IEEE TCPP

D.45 H. Hoffmann, J. Eastep, M. D. SANTAMBROGIO, J. Miller, A. Agarwal.Application Heartbeats. A Generic Interface for Specifying Program Performance and Goalsin Autonomous Computing Environments.7th IEEE International Conference on Autonomic Computing, ICAC 2010, proc. p. 79 - 88,Washington, DC, USA, June 7 - 11, 2010

D.46 F. Sironi, M. Triverio, H. Hoffmann, M. Maggio, M. D. SANTAMBROGIO.Self-Aware Adaptation in FPGA-based Systems.20th IEEE International Conference on Field Programmable Logic and Applications, FPL2010, proc. p. 187-192, Milan, Italy, August 31 - September 2, 2010

D.47 M. Maggio, H. Hoffmann, M. D. SANTAMBROGIO, A. Agarwal, A. Leva.Controlling software applications via resource allocation within the Heartbeats framework49th IEEE Conference on Decision and Control, CDC 2010, proc. p. 3736-3741, Atlanta,Georgia, USA, December 15 - 17, 2010

D.48 Alessandro Panella, M. D. SANTAMBROGIO, F. Redaelli, F. Cancare, D. Sciuto.A Design Workflow for Dynamically Reconfigurable Multi-FPGA Systems18th IFIP International Conference on Very Large Scale Integration - IFIP VLSI-SOC 2010,proc. p. to appear, Madrid, Spain, September 27 - 29, 2010

D.49 X. Iturbe, K. Benkrid, T. Arslan, I. Martinez, M. Azkarate, M. D. SANTAMBROGIO.A Roadmap for Autonomous Fault-Tolerant SystemsConference on Design and Architectures for Signal and Image Processing, DASIP 2010, proc.p. to appear, Edinburgh, Scotland, October 26 - 28, 2010

D.50 A. Akin, A. Nacci, I. Beretta, R. B. Lopez, V. Rana, M. D. SANTAMBROGIO, D. Atienza.A high-performance parallel implementation of the Chambolle algorithmDesign, Automation and Test in Europe, DATE 11, proc. p. 1436-1441, Grenoble, France,March 14 - 18, 2011

D.51 S. Korf, D. Cozzi, M. Koester, J. Hagemeyer, M. Porrmann, M. D. Santambrogio and U.Ruckert.Automatic HDL-based generation of homogeneous hard macros for FPGAsIEEE Symposium on Field-Programmable Custom Computing Machines - FCCM 2011, proc.p. 125 - 132, Salt Lake City, Utah, USA, May 1 - 3, 2011

D.52 F. Cancare, S: Bhandari, D. B. Bartolini, M. Carminati, and M. D. SANTAMBROGIO.A Bird’s Eye View of FPGA-based Evolvable Hardware.NASA/ESA Conference on Adaptive Hardware and Systems, AHS 2011, proc. p. 169 - 175,San Diego California, USA, June 6 - 9, 2011

D.53 F. Sironi, A. Cuoccio, M. Maggio, H. Hoffmann, and M. D. SANTAMBROGIO.Evolvable Systems on Reconfigurable Architecture via Self-Aware Adaptive Applications.NASA/ESA Conference on Adaptive Hardware and Systems, AHS 2011, proc. p. 176 - 183,San Diego California, USA, June 6 - 9, 2011

D.54 R. Jhawar, M. D. SANTAMBROGIO, and V. Piuri.A Comprehensive Conceptual System-Level Approach to Fault Tolerance in Cloud Compu-ting.IEEE International Systems Conference, SysCon 2012, proc. p. to appear, Vancouver,Canada, March 19 - 22, 2012

25

D.55 F. Sironi, D. B. Bartolini, S. Campanoni, F. Cancare, H. Hoffmann, D. Sciuto, and M. D.SANTAMBROGIO.Metronome: Operating System Level Performance Management via Self-Adaptive Compu-ting.Design Automation Conference, DAC 2012, proc. p. 856-865, San Francisco, California,June 3 - 7, 2012

D.56 A.Bonetto, A. Cazzaniga, G. C. Durelli, C. Pilato, D. Sciuto and M. D. SANTAMBROGIO.TaBit: a Framework for Task Graph to Bitstream Generation.In Proceedings of IEEE IC-SAMOS’12 - Embedded Computer Systems: Architectures,MOdeling, and Simulation, proc. p. to appear, Samos, Greece, July 16 - 19, 2012

D.57 A. Cazzaniga, G. C. Durelli, C. Pilato, D. Sciuto and M. D. SANTAMBROGIO.On the Development of a Runtime Reconfigurable Multicore System-on-Chip.In Proceedings of the 15th Euromicro Conference on Digital System Design (DSD), proc. p.to appear, Izmir, Turkey, September 5-8, 2012

D.58 S. Bhandari, F. Bruschi, P. R. Grassi, and M. D. SANTAMBROGIO.High Speed Dynamic Partial Reconfiguration for Real Time Multimedia Signal Processing.In Proceedings of the 15th Euromicro Conference on Digital System Design (DSD), proc. p.to appear, Izmir, Turkey, September 5-8, 2012

D.59 D. Pnevmatikatos, T. Becker, A. Brokalakis, K. Bruneel, G. Gaydadjiev, W. Luk, K. Papa-dimitriou, I. Papaefstathiou, O. Pell, C. Pilato, M. Robart, M. D. SANTAMBROGIO, D.Sciuto, D. Stroobadt, and T. Todman.FASTER: Facilitating Analysis and Synthesis Technologiesfor Effective Reconfiguration.In Proceedings of the 15th Euromicro Conference on Digital System Design (DSD), proc. p.to appear, Izmir, Turkey, September 5-8, 2012

D.60 C. Pilato, A. Cazzaniga, G. Durelli, A. Otero, D. Sciuto, and M. D. SANTAMBROGIOOn The Automatic Integration of Hardware Accelerators into FPGA-based Embedded Sy-stems.22nd International Conference on Field Programmable Logic and Applications, FPL 12,proc. p. 607 - 610, Oslo, Norway, August 29 - 31, 2012

D.61 A. Bonetto, A. Cazzaniga, G. Durelli, C. Pilato, D. Sciuto, and M. D. SANTAMBROGIOAn open-source design and validation platform for reconfigurable systems.22nd International Conference on Field Programmable Logic and Applications, FPL 12,proc. p. 707 - 710, Oslo, Norway, August 29 - 31, 2012

D.62 Kyprianos Papadimitriou, Christian Pilato, Dionisios Pnevmatikatos, M. D. SANTAMBRO-GIO, Catalin Ciobanu, Tim Todman, Tobias Becker, Tom Davidson, Xinyu Niu, GeorgiGaydadjiev, Wayne Luk, and Dirk Stroobandt,Novel Design Methods and a Tool Flow for Unleashing Dynamic Reconfiguration.10th IEEE/IFIP International Conference on Embedded and Ubiquitous Computing (EUC),EUC 12, proc. p. to apper, Paphos, Cyprus, December 5 - 7, 2012

D.63 Alessandra Bonetto, Domenico Matteo, Alessandro Antonio Nacci, Matteo Mazzucchelli,Donatella Sciuto, and M. D. SANTAMBROGIOMPower: towards an adaptive power management system for mobile devices .10th IEEE/IFIP International Conference on Embedded and Ubiquitous Computing (EUC),EUC 12, proc. p. to apper, Paphos, Cyprus, December 5 - 7, 2012

D.64 Luigi Dadda, Mauro Pisoni, and M. D. SANTAMBROGIOA Parallel-Serial Decimal Multiplier Architecture.10th IEEE/IFIP International Conference on Embedded and Ubiquitous Computing (EUC),EUC 12, proc. p. to apper, Paphos, Cyprus, December 5 - 7, 2012

26

5.5 Workshop Internazionali e Poster

E.1 F. Ferrandi, M. D. SANTAMBROGIO, D. Sciuto.A Design Methodology for Dynamic Reconfiguration: The Caronte Architecture.19th IEEE International Parallel and Distributed Processing Symposium (IPDPS’05) - Re-configurable Architecture Workshop - RAW, IPDPS, vol. 04, no. 4, proc. p. 163b, Denver,Colorado, April 3 - 8, 2005

E.2 A. Donato, F. Ferrandi, M. Redaelli, M. D. SANTAMBROGIO, D. Sciuto.Caronte: a complete methodology to implement partially dynamically self-reconfiguring em-bedded systems on modern FPGA.IEEE Symposium on Field-Programmable Custom Computing Machines - FCCM05, proc.p. 321 - 322, Napa, California, USA, April 18 - 20, 2005

E.3 G. Agosta, F. Bruschi, M. D. SANTAMBROGIO, D. Sciuto.A Data Oriented Approach to the Design of Reconfigurable Stream Decoders.IEEE 2005 3rd Workshop on Embedded Systems for Real-Time Multimedia - ESTIMedia2005, proc. p. 107 - 112, New York, New York, USA, September 22 - 23, 2005

E.4 F. Ferrandi, G. Ferrara, R. Palazzo, V. Rana, M. D. SANTAMBROGIO.VHDL to FPGA automatic IPCore generation: A case study on Xilinx design flow.20th IEEE International Parallel and Distributed Processing Symposium (IPDPS’06) - Re-configurable Architecture Workshop - RAW, proc. p. 219, Rhodes Island, Greece, April 25- 29, 2006

E.5 M. D. SANTAMBROGIO, C. Tziviskou, G. Le Moli.MorfWeb: A New Way of Living the Web Access.Int’l Conference on Information and Communication Technologies and Development - ICTD2006, proc. p. 310 - 316, Berkeley, California, May 25 - 26, 2006

E.6 G. Agosta, F. Bruschi, M. D. SANTAMBROGIO, D. Sciuto.Synthesis of Object Oriented Models on Reconfigurable Hardware.The 2006 International Conference on Engineering of Reconfigurable Systems and Algorithm,ERSA 06, proc. p. , 249 - 250, Las Vegas, Nevada, USA, June 26 - 29, 2006

E.7 F. Ferrandi, A. Mele, V. Rana, M. D. SANTAMBROGIO, D. Sciuto.A Caronte-oriented approach to a network-based educational infrastructure.6th European Workshop on Microelectronics Education - EWME 06, proc. p. 133 - 136,Stockholm, Sweden, June 8 - 9, 2006

E.8 M. D. SANTAMBROGIO, D. Sciuto.Partial dynamic reconfiguration: the Caronte approach. A new degree of freedom in theHW/SW codesign.16th International Conference on Field Programmable Logic and Applications, FPL 06, proc.p. 945 - 946, Madrid, Spain, August 28 - 30, 2006

E.9 G. Agosta, M. D. SANTAMBROGIO, S. Ogrenci Memik.Adaptive Metrics for System-Level Functional Partitioning.FORUM on Specification and Design Languages - FDL 06, proc. p. 153 - 154, Darmstadt,Germany, September 19 - 22, 2006

E.10 C. Bolchini, C. Brandolese, L. Frigerio, V. Rana, F. Salice, M. D. SANTAMBROGIO.RoadRunner and IPGen: a combined solution to speedup the reconfigurable architecturesdesign.Designer Forum at IEEE 3rd Southern Conference on Programmable Logic, SPL 07, proc.p. 75 - 78, Mar del Plata, Argentina, February 26 - 28, 2007

E.11 A. Antola, M. Castagna, P. Gotti, M. D. SANTAMBROGIO.Evolvable Hardware: a Functional Level Evolution Framework based on Impulse C.The 2007 International Conference on Engineering of Reconfigurable Systems and Algorithm,ERSA 07, proc. p. 216 - 219, Las Vegas, Nevada, USA, June 25 - 28, 2007

27

E.12 C. Bolchini, F. Salice, M. D. SANTAMBROGIO.Exploring Partial Reconfiguration for Mitigating SEU faults in SRAM-Based FPGAs.The 2007 International Conference on Engineering of Reconfigurable Systems and Algorithm,ERSA 07, proc. p. 199 - 202, Las Vegas, Nevada, USA, June 25 - 28, 2007

E.13 S. Corbetta, F. Ferrandi, M. Morandi, M. Novati, M. D. SANTAMBROGIO, D. Sciuto.Two Novel Approaches to Online Partial Bitstream Relocation in a Dynamically Reconfigu-rable System.IEEE Computer Society Annual Symposium on VLSI, ISVLSI 07, proc. p. 457 - 458, PortoAlegre, Brazil, May 9 - 11, 2007

E.14 M. D. SANTAMBROGIO, M. Giani, S. Ogrenci Memik.Managing Reconfigurable Resources in Heterogeneous Cores Using Portable Pre-SynthesizedTemplates.9th International Symposium on System-on-Chip, ISSoC 07, proc. p. 1 - 4, Tampere,Finland, November 19 - 21, 2007

E.15 A. Montone, M. D. SANTAMBROGIO, D. Sciuto.A Design Workflow for the Identification of Area Constraints in Dynamic ReconfigurableSystems.4th IEEE International Symposium on Electronic Design, Test and Applications, DELTA08, proc. p. 450 - 453, Hong Kong, January 23 - 25, 2008

E.16 V. Rana, M. D. SANTAMBROGIO, D. Sciuto, D. Kettelhoit, M. Koester, M. Porrmann, U.Ruckert.Partial dynamic reconfiguration in a multi-FPGAs clustered architecture based on Linux.21th IEEE International Parallel and Distributed Processing Symposium (IPDPS’07) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Long Beach, Califor-nia, USA, March 26 - 30, 2007

E.17 F. Cancare, M. D. SANTAMBROGIO, D. Sciuto.A Design Flow Tailored for Self Dynamic Reconfigurable Architecture.22th IEEE International Parallel and Distributed Processing Symposium (IPDPS’08) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Miami, Florida, USA,April 14 - 18, 2008

E.18 A. Montone, V. Rana, M. D. SANTAMBROGIO, D. Sciuto.HARPE: a Harvard-based Processing Element Tailored for Partial Dynamic ReconfigurableArchitectures.22th IEEE International Parallel and Distributed Processing Symposium (IPDPS’08) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Miami, Florida, USA,April 14 - 18, 2008

E.19 M. D. SANTAMBROGIO, D. Sciuto.Design methodology for partial dynamic reconfiguration: a new degree of freedom in theHW/SW codesign.22th IEEE International Parallel and Distributed Processing Symposium (IPDPS’08) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Miami, Florida, USA,April 14 - 18, 2008Keynote speech

E.20 C. A. Curino, M. D. SANTAMBROGIO, D. Sciuto.Research meets Education: DRESD, a virtuous circle.7th European Workshop on Microelectronics Education - EWME 08, proc. p. 18, Budapest,Hungary, May 28 - 30, 2008

E.21 F. Bruschi, A. Meroni, V. Rana, M. D. SANTAMBROGIO.A Requirements-Driven Simulation Framework For Communication Infrastructures Design.In Proceedings of FDL’08 - Forum on specification & Design Languages, proc. p. 111 - 117,Stuttgart, Germany, September 23 - 25, 2008Selected among the conference best papers and invited for a publication in thebook: VLSI-SoC, Springer ([C.4])

28

E.22 P. R. Grassi, Marco D. Santambrogio, C. Puttmann, C. Pohl, M. Porrmann.A High Level Methodology for Monitoring Network-on-Chips.Design, Automation and Test in Europe, DATE 08 - Diagnostic Services in Network-on-Chip- DSNOC09, proc. p. 9 - 10, Nice, France, April 20 - 24, 2009

E.23 I. Beretta, V. Rana, M. D. SANTAMBROGIO, D. Sciuto.On-Line Task Management for a Reconfigurable Cryptographic Architecture.23th IEEE International Parallel and Distributed Processing Symposium (IPDPS’09) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Rome, Italy, May 25- 29, 2009

E.24 Dario Cozzi, Claudia Fare, Alessandro Meroni, Vincenzo Rana, M. D. SANTAMBROGIO,Dontella Sciuto.Reconfigurable NoC Design Flow for Multiple Applications Run-Time Mapping on FPGADevices.Great Lake Symposium VLSI, GLSVLSI 09, proc. p. 421 - 424, Boston, Massachusetts,May 10 - 12, 2009

E.25 M. D. SANTAMBROGIO.From Reconfigurable Architectures to Self-Adaptive Autonomic Systems.International Workshop on Reconfigurable and Multicore Embedded System, proc. p. 926 -931, Vancouver, Canada, August 29 - 31, 2009Keynote speechInvited for a publication in the International Journal of Embedded Systems([A.7])

E.26 H. Hoffmann, J. Eastep, M. D. SANTAMBROGIO, J. Miller, A. Agarwal.Application Heartbeats for Software Performance and Health.15th ACM SIGPLAN Annual Symposium on Principles and Practice of Parallel Program-ming, PPoPP, proc. p. 347 - 348, Bangalore, India, January 9 - 14, 2010

E.27 J. Eastep, D. Wingate, M. D. SANTAMBROGIO, A. Agarwal.Smartlocks: Self-Aware Synchronization through Lock Acquisition Scheduling.4th Workshop on Statistical and Machine learning approaches to ARchitectures and compi-laTion, SMART, proceeding available online, Pisa, Italy, January 24, 2010

E.28 H. Hoffmann, J. Eastep, M. D. SANTAMBROGIO, J. Miller, A. Agarwal.Application Heartbeats. A Generic Interface for Expressing Performance Goals and Progressin Self-Tuning Systems.4th Workshop on Statistical and Machine learning approaches to ARchitectures and compi-laTion, SMART, proceeding available online, Pisa, Italy, January 24, 2010

E.29 M. D. SANTAMBROGIO, P. R. Grassi, D. Candiloro, D. Sciuto.Analysis and validation of partially dynamically reconfigurable architecture based on XilinxFPGAs.24th IEEE International Parallel and Distributed Processing Symposium (IPDPS’10) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Atlanta, USA, April19 - 20, 2010

E.30 A. Montone, M. D. SANTAMBROGIO, D. Sciuto.Wirelength driven floorplacement for FPGA-based partial reconfigurable systems.24th IEEE International Parallel and Distributed Processing Symposium (IPDPS’10) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Atlanta, USA, April19 - 20, 2010

E.31 M. D. SANTAMBROGIO, V. Rana, I. Beretta and D. Sciuto.Operating System Runtime Management of Partially Dynamically Reconfigurable EmbeddedSystems.IEEE 2010 8th Workshop on Embedded Systems for Real-Time Multimedia - ESTIMedia2005, proc. p. 1 - 10, Scottsdale, AZ, USA, September 28 - 29, 2010

E.32 M. D. SANTAMBROGIO, A. Cazzaniga, A. Bonetto, D. Sciuto.ReBit: A tool to manage and analyse FPGA-based reconfigurable systems.

29

25th IEEE International Parallel and Distributed Processing Symposium (IPDPS’11) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Anchorage, Alaska,USA, May 16 - 17, 2011

E.33 G. Durelli, F. Cresci, D. Sciuto, M. Porrmann, and M. D. SANTAMBROGIO.Mini-Robot’s Performance Optimization via Online Reconfiguration and HW/SW Task Sche-duling.26th IEEE International Parallel and Distributed Processing Symposium (IPDPS’12) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Shangai, China, May21 - 22, 2012

E.34 F. Cancare, D. B. Bartolini, M. Carminati, D. Sciuto, and M. D. SANTAMBROGIO.DGECS: Description Generator for Evolved Circuits Synthesis.26th IEEE International Parallel and Distributed Processing Symposium (IPDPS’12) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Shangai, China, May21 - 22, 2012

E.35 M. D. SANTAMBROGIO, F. Cancare, R. Cattaneo, S. Bhandari, D. Sciuto.An Enhanced Relocation Manager to Speedup Core Allocation in FPGA-based ReconfigurableSystems.26th IEEE International Parallel and Distributed Processing Symposium (IPDPS’12) - Re-configurable Architecture Workshop - RAW, IEEE online proceedings, Shangai, China, May21 - 22, 2012

E.36 M. D. SANTAMBROGIO, D. Pnevmatikatos, K. Papadimitriou, C. Pilato, G. Gaydadjiev,D. Stroobandt, T. Davidson, T. Becker, T. Todman, W. Luk, A. Bonetto, A. Cazzaniga, G.C. Durelli, and D. SciutoSmart Technologies for Effective Reconfiguration: The FASTER approach.7th International Workshop on Reconfigurable Communication-centric Systems-on-Chip,ReCoSoC 12, proc. p. to appear, York, UK, July 9 - 11, 2012

E.37 G. Durelli, C. Pilato, A. Cazzaniga, D. Sciuto and M. D. SANTAMBROGIOAutomatic Run-Time Manager Generation for Reconfigurable MPSoC Architectures.7th International Workshop on Reconfigurable Communication-centric Systems-on-Chip,ReCoSoC 12, proc. p. to appear, York, UK, July 9 - 11, 2012

E.38 M. Triverio, J. Panerati, M. Maggio and M. D. SANTAMBROGIOOn How to Coordinate the Behavior of Independent Adaptive Systems.7th International Workshop on Feedback Computing, FeBID 12, , proc. p. to appear, SanJose, California, USA, September 17, 2012

E.39 D. B. Bartolini, F. Sironi, M. Maggio, R. Cattaneo, D. Sciuto and M. D. SANTAMBROGIOA Framework for Thermal and Performance Management.Workshop on Managing Systems Automatically and Dynamically, MAD ’12, proc. p. toappear, Holliwood, California, USA, July 8, 2012

5.6 Tesi

F.1 M. D. SANTAMBROGIO.Hardware/Software codesign methodologies for dynamically reconfigurable systems.PhD Thesis, DEI, Politecnico di Milano, 2008.

F.2 M. D. SANTAMBROGIO.Dynamic Reconfigurability in Embedded System Design. A Model for the Dynamic Reconfi-guration.Master of Science Thesis, University of Illinois at Chicago, June 2004.

F.3 M. D. SANTAMBROGIO.A Methodology for Dynamic Reconfigurability in Embedded System Design.Laurea (MSc-equivalent) Thesis in Ingegneria Informatica, Politecnico di Milano, April 2004.

30

5.7 Rapporti Tecnici

G.1 M. D. SANTAMBROGIO.A scheduling problem with conditional jobs solved by integer linear programming.Politecnico di Milano, Internal Report N. 2007.29

G.2 C. A. Curino, A. Montone, V. Rana, F. Redaelli, M. D. SANTAMBROGIO, D. Sciuto.The Shining embedded system design methodology based on self dynamic reconfigurable ar-chitectures.Politecnico di Milano, Internal Report N. 2007

G.3 I. Beretta, S. Bosisio, A. Montone, V. Rana, M. D. SANTAMBROGIO, D. Sciuto.YaRA: A Novel Self Dynamically Reconfigurable Processor-Independent Architecture.Politecnico di Milano, Internal Report N. 2007.36

G.4 C. Bolchini, A. Miele, M. D. SANTAMBROGIO.Reconfiguration for Reliability Tools.The Syndicated, A Technical Newsletter for FPGA, ASIC Verification, and DSP Designers.Q3 2007

G.5 A. Montone, M. D. SANTAMBROGIO.Area Constraint Evaluation for FPGAs.The Syndicated, A Technical Newsletter for FPGA, ASIC Verification, and DSP Designers.Q1 2008

G.6 H. Hoffmann, J. Eastep, M. D. SANTAMBROGIO, J. Miller, A. Agarwal.Application Heartbeats for Software Performance and Health.MIT-CSAIL-TR-2009-035. August, 2009

G.7 P. R. Grassi, M. D. SANTAMBROGIOSiLLis: Simplified Language for Listeners.Politecnico di Milano, Internal Report N. 2009.36

G.8 J. Eastep, D. Wingate, M. D. SANTAMBROGIO, A. Agarwal.Smartlocks: Self-Aware Synchronization through Lock Acquisition Scheduling.MIT-CSAIL-TR-2009-055. November, 2009

G.9 H. Hoffmann, M. Maggio, M. D. SANTAMBROGIO, A. Leva, A. Agarwal.SEEC: A Framework for Self-aware Computing.MIT-CSAIL-TR-2010-049. October, 2010

G.10 H. Hoffmann, M. Maggio, M. D. SANTAMBROGIO, A. Leva, A. Agarwal.SEEC: A framework for self-aware management of multicore resources.MIT-CSAIL-TR-2011-016. April, 2011

G.11 M. Maggio, H. Hoffmann, M. D. SANTAMBROGIO, A. Leva, A. Agarwal.A comparison of autonomic decision making techniques.MIT-CSAIL-TR-2011-019. April, 2011

31