Embed Size (px)
Citation preview
1
PROYECTO DE FIN DE CARRERA
Diseñ o de uñ bañco de pruebas para proteccioñes ele ctricas de sistemas de distribucio ñ
Presentado a
La Universidad de los Andes
Facultad de ingeniería
Departamento de ingeniería eléctrica y electrónica
Desarrollado por: Juan Diego Pico Sanabria
Asesor: Ingeniero Gustavo Andrés Ramos López, Ph. D.
Co-Asesor: Ingeniero David Felipe Celeita Rodríguez, M. Sc.
2
Abstract
This document presents a testing bench for electrical protections for distribution systems by
using the Hardware-In-the-Loop approach. The advantages of this implementation consist
in the possibility to correct the theoretical coordination results accordingly to the
specifications of the real system conditions, and to the limitations from the protective
device; and also incorporates the possibility to evaluate scenarios such as changes in the
topology, possible contingencies and special fault cases, and equipment characterization
(topics left off for further development and research), whilst thoroughly grasping the
behavior or response of a protection set up; thus achieving a more appropriate and reliable
protection scheme and facilitating the coordination of abridged topologies. The tools built
upon this bench consist in issuing information to the user such as: the fault clearing time,
protection opening time, IED status; phasor representation of node voltages, and impedance
plot for the sequence components on the fault point. The identified limitations over the test
bench as it has been proposed are: measurement of an unbalanced three-phase current
signals and disturbances, highly precise transient voltage changes evaluation, reliable
harmonic analysis for voltage components, and precise resolution for current signals
involving a CT relationship greater than or equal to 2500:1.
Resumen
Este documento propone un banco de pruebas para protecciones eléctricas en sistemas de
distribución mediante el método Hardware In the Loop. Las ventajas de este tipo de
implementación consisten en la posibilidad de corregir los resultados teóricos provenientes
del estudio de coordinación a las condiciones reales del sistema de acuerdo a sus
especificaciones, y a las limitaciones del dispositivo de protección; también incorporando la
posibilidad de evaluar escenarios tales como cambios en la topología del sistema, posibles
contingencias adicionales y casos de fallas especiales, y la caracterización de equipos
(temas pertinentes a desarrollo e investigación futura), mientras que se obtiene el
comportamiento o respuesta de una protección establecida con alta precisión; logrando así
un esquema de protección más adecuado y confiable y facilitando la coordinación para
topologías ajustadas. Las herramientas integradas sobre este banco consisten en el acceso a
información por parte del usuario, comprendida por: el tiempo de despeje de fallas, tiempo
de apertura de la protección, el estado del IED; representación fasorial de las tensiones en el
nodo, y la graficación de las impedancia para componentes de secuencia en el punto de
falla. Las limitaciones identificadas sobre el banco de pruebas que se ha propuesto son: la
medición de señales trifásicas no-balanceadas y perturbaciones de naturaleza similar en
corriente, evaluación de cambios de tensión transitorios de alta precisión, análisis armónico
confiable para los componentes de tensión, y la precisión en la resolución para señales de
corriente que necesiten una relación en el CT igual o mayor a 2500:1.
3
Agradecimientos
El autor agradece especialmente a su asesor, el ingeniero Gustavo Andrés Ramos López, Ph. D., y a
su co-asesor, el ingeniero David Felipe Celeita Rodríguez, M. Sc., quienes permitieron una base
contundente para el desarrollo del trabajo y representaron una gran fuente de conocimiento y de
guía. Así mismo le agradece a la Universidad de los Andes; a la profesora Esperanza Susana Torres
Gutiérrez, M. Sc.; al ingeniero Miguel Eduardo Hernández Figueredo M. Sc.; y al ingeniero Davis
Montenegro, Ph. D. candidate, cuyos aportes fueron fundamentales para la satisfactoria
consumación del presente trabajo.
4
Tabla de contenidos
Abreviaturas y Símbolos ___________________________________________________ 6
1. Introducción ___________________________________________________________ 7
2. Objetivos _____________________________________________________________ 7
2.1. Objetivo general ___________________________________________________________ 7
2.2. Objetivos específicos _______________________________________________________ 7
2.3. Resultados esperados _______________________________________________________ 8
3. Descripción del problema y justificación del trabajo ___________________________ 8
4. Marco teórico, conceptual e histórico ______________________________________ 10
4.1. Marco Teórico ____________________________________________________________ 10
4.2. Marco histórico ___________________________________________________________ 14
4.3. Evaluación del estado del arte _______________________________________________ 15
5. Observaciones sobre el estándar IEEE 242. Capítulo 15, sección 7. _______________ 18
5.1. Observaciones sobre las magnitudes de corriente _______________________________ 18
5.2. Observaciones sobre las representaciones unifilares _____________________________ 19
5.3. Observaciones sobre la notación _____________________________________________ 19
5.4. Observaciones sobre la selectividad __________________________________________ 20
6. Validación de resultados y comparación con la norma ________________________ 20
7. Resultados de la coordinación de protecciones ______________________________ 24
8. Cosimulación DSSim-LabVIEW, e implementación HIL-CompactRIO ______________ 28
8.1. Diálogo software-hardware _________________________________________________ 29
8.2. Características de visualización adicionales ____________________________________ 30
8.3. Procedimiento de prueba de protecciones _____________________________________ 30
9. Resultados obtenidos del banco de pruebas ________________________________ 31
10. Conclusiones _________________________________________________________ 36
Apéndices ______________________________________________________________ 39
Referencias _____________________________________________________________ 53
5
Índice de Figuras
Figura 1. Diagrama unifilar del sistema a evaluar [4]. _________________________________ 10
Figura 2. Criterio para la selección de corrientes y tiempos de acción de los relés [6], [14]. ___ 12
Figura 3. (a) Formas de curva para la función 51 de los relés [18]. (b) Criterio de
dimensionamiento para los transformadores de instrumentación de corriente [19]. ___________ 14
Figura 4. Datos no consistentes en la norma del sistema mostrado en la Figura 1 [4]. ________ 20
Figura 5. Diagrama unifilar del sistema evaluado montado sobre DSSim. __________________ 22
Figura 6. Diagrama unifilar del sistema evaluado montado sobre ETAP. ___________________ 23
Figura 7. Resultados del estudio de coordinación para las curvas TCC de los elementos en la rama
de 480V. ______________________________________________________________________ 25
Figura 8. Resultados del estudio de coordinación para las curvas TCC de los elementos en la rama
de 4160V. _____________________________________________________________________ 26
Figura 9. Resultados del estudio de coordinación para las curvas TCC de los elementos relevantes
a la alimentación de la red y el bus principal. _________________________________________ 27
Figura 10. Composición del montaje del banco de pruebas. _____________________________ 29
Figura 11. Programa implementado para la FPGA, la lógica del conteo del tiempo de apertura del
interruptor se ve en la esquina inferior izquierda. ______________________________________ 31
Figura 12. Diagramas fasoriales de los diferentes programas del nodo F1_480 en operación
nominal. ______________________________________________________________________ 32
Figura 13. Onda de voltaje para generación de control de corriente del .amplificador de potencia.
_____________________________________________________________________________ 32
Figura 14. Resultado del Comtrade del relé, se visualiza la Corriente vs Tiempo de una fase en la
parte superior y el Voltaje vs Tiempo de las tres fases en la parte inferior. __________________ 33
Figura 15. Resultado del Comtrade del relé para la simulación optimizada. _________________ 34
Figura 16. Comtrade correspondiente al inicio de una simulación. ________________________ 35
Figura 17. Comtrade de la falla F1_480, en la parte superior se ve la señal vista por el CT y en la
parte inferior la señal vista por el PT. _______________________________________________ 36
Índice de Tablas
Tabla 1. Intervalos de tiempos de coordinación (CTI) para los dispositivos empleados en el sistema [8]. __ 13
Tabla 2. Magnitudes de la corriente nominal y las corrientes para falla trifásica obtenidas de las distintas
herramientas de simulación. ______________________________________________________________ 21
Tabla 3. Voltajes bajo condición de falla en p. u. para los nodos aguas arriba y aguas abajo del nodo de
falla. ________________________________________________________________________________ 24
Tabla 4. Ganancias y desfases por fase del amplificador trifásico de voltaje. ________________________ 31
Tabla 5. Tiempos de desempeño de los escenarios de simulación. _________________________________ 36
6
Abreviaturas y Símbolos
ANSI: American National Standards Institute.
CB: Circuit Breaker.
CT: Current Transformer (Transformador de corriente).
CTI: Coordination Time Interval (Intervalos de tiempo de coordinación).
FLA: Full Load Amps.
HIL: Hardware in the Loop.
IED: Intelligent Electronic Device.
NEC: National Electrical Code.
NEMA: National Electrical Manufacturers Association.
NTC: Normas Técnicas Colombianas.
PT: Power Transformer (Transformador de potencial).
RETIE: Reglamentos Técnicos de Instalaciones Eléctricas.
RT: Real Time (Tiempo real).
RT-HIL: Real Time-Hardware in the Loop.
RTDS: Real Time Digital Simulation.
TCC: Time Current Curve (Curva Tiempo vs Corriente).
TNA: Transient Network Analyzer.
VI: (LabVIEW’s) Virtual Instrument.
7
1. Introducción La importancia de las protecciones en los sistemas de potencia modernos es tal que no se podrían
operar de forma eficiente sin protecciones discriminativas. Las protecciones son necesarias para
aislar de forma selectiva cualquier elemento del sistema sobre el cual se halla desarrollado una falla.
Esta respuesta es deseable y, en varios casos, necesaria debido a que en tanto la falla permanezca
conectada, el sistema es susceptible a tres consecuencias: (1) Tiende a provocar una pérdida del
sincronismo de los generadores del sistema con lo que se puede partir el sistema. (2) Genera un
riesgo de daño a la planta afectada. (3) Genera un riesgo de daño a plantas en condiciones de
operación sanas [1].
Por esta razón, y debido a la magnitud de los parámetros físicos asociados a los sistemas de
potencia, la coordinación de protecciones define como objetivos para su ejercicio [2]:
Seguridad (prevención de lesiones humanas)
Prevención de daño a equipos/Continuidad del servicio
Economía y confiabilidad
El diseño de equipos y soluciones para los diversos campos de aplicación de la ingeniería requieren
de simulaciones, modelajes, y pruebas de rendimiento para evaluar el desempeño de dichos
elementos; con esto en mente es importante realizar estas pruebas bajo condiciones que asemejen
tanto como sea posible a las condiciones de operación a las que serán sometidas. Este objetivo es
alcanzado fácilmente por medio de las aplicaciones de RT-HIL, con las que se puede evaluar y
validar distintos escenarios complejos de forma sencilla y flexible, reduciendo ampliamente los
costos de este procedimiento [3].
En el presente trabajo de grado se propone un montaje y procedimiento para la prueba de
protecciones eléctricas de acuerdo a la lista de funcionalidades dispuestas de acuerdo al proveedor
del equipo empleando el método RT-HIL a partir de un sistema de alto estatus referencial
realizando previamente la validación de los resultados offline con un software comercial.
2. Objetivos 2.1. Objetivo general
Diseñar un banco de pruebas para protecciones eléctricas que permita evaluar la respuesta real de
dichos dispositivos para sistemas de distribución utilizando de un montaje Hardware In the Loop,
por medio de un amplificador de potencia, una carga electrónica, un amplificador trifásico, y el
sistema CompactRIO de National Instruments.
2.2. Objetivos específicos
Identificar un sistema que demuestre o permita flexibilidad en el estudio de coordinación de
protecciones.
Determinar los posibles criterios de evaluación y pruebas a realizar.
Simular el sistema tanto en software comercial como académico para obtener una
validación contundente y tangible.
8
Implementar un montaje y pruebas por medio del método RT-HIL para obtener mediciones
de los equipos físicos.
2.3. Resultados esperados
Se espera desarrollar una plataforma por medio de la cual se pueda caracterizar equipos de
protección eléctrica con base a pruebas de escenarios realistas y de forma más flexible.
De forma adicional se espera demostrar las ventajas que se desenvuelven al tratar la problemática
desde una perspectiva de RT, y bajo un método de montaje de HIL.
3. Descripción del problema y justificación del trabajo Actualmente la selección e implementación de protecciones eléctricas para los sistemas de
distribución tanto industriales, rurales, y comerciales se realiza por medio de la correlación de dos
métodos de prueba para estos equipos: El estudio de coordinación de protecciones, generalmente
ejecutado a través de un software de acreditación comercial; y la ejecución de una serie de pruebas
de laboratorio que evalúan el desempeño del equipo con respecto a los parámetros y las cualidades
para los cuales se diseñó el dispositivo.
El estudio de coordinación está basado sobre los resultados del comportamiento del sistema con
respecto a los del estudio de flujo de carga, capacidad de corto circuito (corrientes de cortocircuito
momentáneas, de ciclo de interrupción, y régimen permanente), y topología del sistema para
determinar un arreglo de dispositivos de protección; i. e.: transformadores de instrumentación, relés
de protección, fusibles, y circuit breakers; que permitan balancear los criterios de seguridad,
confiabilidad, selectividad, flexibilidad, y economía determinados para la operación del sistema.
Este estudio se realiza por medio de la selección de funciones de protección y el uso de las curvas
TCC de los equipos de planta y de protección, en conjunto con el uso de las guías de protección
existentes. Sin embargo este método de coordinación no acapara la capacidad de validar la
implementación de pruebas de forma física sobre los elementos de protección reales que pueden
tener comportamientos divergentes con respecto a los dimensionados, y es finalmente el campo de
aplicación objetivo.
Las pruebas de laboratorio realizadas a los elementos de protección buscan validar que los equipos
cumplan con los parámetros para los cuales son diseñados, por medio del sometimiento a estados de
corriente o voltaje de operación que varía del estado estable a los puntos de operación crítica del
equipo, en algunos casos hasta extralimitarlo o acabar con su funcionalidad, con el objetivo de
determinar sus límites y sus características de funcionamiento. Sin embargo, al ser implementados
en un sistema industrial, comercial, civil, o rural (en términos de sistemas de distribución), el único
lineamiento por medio del cual se asegura la funcionalidad de los elementos es realizar la
programación de las curvas TCC obtenidas por medio del estudio de coordinación de protecciones y
asumir que el sistema se comporta de forma estática para los escenarios para los cuales dicho
estudio fue evaluado.
Por esta razón se busca evaluar ¿Cómo implementar y validar un banco de pruebas de protecciones
eléctricas completo y adaptable?, problemática que se busca solucionar incorporando ambos
9
métodos de prueba al seleccionar un sistema y realizar la implementación del sistema en un
software que permita una co-simulación con una unidad de montaje HIL-RT que tenga como
variables de evaluación los comportamientos que se deseen evaluar en los dispositivos de
protección, el estudio de coordinación de protecciones se realiza en un software comercial para
exportar las curvas TCC de los elementos al software en co-simulación (software académico) y se
valida el comportamiento del sistema por medio de la comparación de los estudios previos a la
coordinación de protecciones. De esta forma se puede evaluar el comportamiento de los elementos
de protección frente a cambios en el sistema que pueden variar desde la inclusión de varias formas
de generación a la ocurrencia de contingencias o fallas especiales, y programar acciones correctivas
apropiadas.
Con el objetivo de tener un sistema sobre el cual la validación del banco de pruebas fuese
referencial se seleccionó realizar la coordinación de protecciones propuesta por el estándar IEEE
242 (Buff book) [4], capítulo 15, sección 7; este estándar trata la coordinación y la protección de
sistemas de potencia industriales y comerciales, y en esta sección se explica el procedimiento de la
coordinación de protección a sobrecorrientes. En la Figura 1 se muestra el diagrama unifilar del
sistema seleccionado, en el cual se muestran los valores para las fallas despejadas, y los tipos de
dispositivos de protección.
Debido a que el ejercicio no provee de una longitud para los cables que se utilizan, se asumió una
distancia de 100 pies para cada uno; los transformadores de 30000kVA y 10000kVA utilizan como
medio aislante al aire, y el transformador de 1000kVA utiliza como medio aislante aceite con los
taps configurados 1:1; y que las condiciones ambientales básicas de la instalación implican
considerar que la altura sobre el nivel del mar es de 3300 pies y que la temperatura ambiente es
30°C.
Adicionalmente, se determinó que los valores para las impedancias de estos transformadores fuera
un valor típico de acuerdo a la base de datos del software ETAP 12.0; y que los parámetros de los
cables, y los valores para las impedancias, corrientes, factor de potencia, y demás parámetros
correspondientes a los motores fueran correspondientes a la NEC 2011. Estos cables se asumieron
tripolares con aislamiento no magnético.
Finalmente, con base en el nivel de tensión de la entrada de la red y la capacidad de corto circuito
en el bus de entrada se determinó que la capacidad de la red es de 5000MVA, y respectivamente
tiene una impedancia por fase de 1.73% con respecto a la base.
10
Figura 1. Diagrama unifilar del sistema a evaluar [4].
4. Marco teórico, conceptual e histórico 4.1. Marco Teórico
En general, la coordinación de protecciones básica hace uso del reconocimiento del estado del
sistema por medio de funciones tales como diferencial, sobrecorriente, y distancia, principalmente;
11
la mejor técnica de protección actual y desde hace más de 50 años es la protección diferencial, sin
embargo, el objetivo de mantener el balance entre los criterios ya mencionados (confiabilidad,
flexibilidad, economía, etc.), la implementación de relés con la función 87 (diferencial) aplica para
casos donde hay un gran impacto económico. Cuando la protección diferencial no es usada, la
implementación se realiza normalmente en relés de sobrecorriente (dispositivos 50 y/o 51), aplicada
sobre todos los niveles de tensión, o de distancia (dispositivo 21), aplicada principalmente sobre los
niveles de tensión más altos [5], [6].
Habiendo definido el sistema con su respectivo diagrama unifilar, se debe realizar un estudio de
corto circuito para determinar las magnitudes de las corrientes que el sistema debe manejar en caso
de presentar una falla, para el caso de la coordinación de corrientes de fase se utilizan generalmente
las corrientes para fallas trifásicas con el objetivo de definir un límite para los dispositivos de
protección a seleccionar.
El siguiente elemento a evaluar en la coordinación de protecciones es determinar los puntos de
protección y las curvas de protección; lo cual se debe ejecutar para buscar la corriente de irrupción
de los transformadores, las corrientes de FLA en operación de aire forzado para los transformadores
con este medio de aislamiento, las corrientes para los tiempos/corrientes de rotor bloqueado en
caliente y en frio de los motores, el tiempo de aceleración de estos últimos, y las corrientes FLA de
tanto transformadores como motores, corriente de arranque de los motores, ampacidad de los cables
y curvas de daño de todos los equipos.
Una vez preparada la información respectiva a los equipos a proteger se comienza por realizar la
selección de dispositivos de protección comenzando aguas abajo en el sistema, subiendo
progresivamente, desde el menor nivel de tensión manejado en el sistema. Se determina que la
coordinación de las protecciones empleadas se lleva a cabo por el proceso mostrado a continuación
[4], [7]-[17]:
1. Fusible de baja tensión (480 V): Tipo 125A. Debe considerar la curva de arranque del
motor, el área de daño del cable y los tiempos/corrientes de rotor bloqueado en caliente y
frio del motor. Para aplicación sobre el motor de 75HP.
2. Circuit-breaker de baja tensión (480 V), feeder: Designación de 800A, con una capacidad
para interrupción a largo tiempo de 800A y a corto tiempo de 2400A. Debe considerar la
curva de utilidad y daño del cable y la protección del bus (feeder).
3. Circuit-breaker de baja tensión (480 V), transformador: Designación de 1600A, con una
capacidad para interrupción a largo tiempo de 1600A y a corto tiempo de 4000A, y
consecución de selectividad con la disposición de la capacidad a mediano tiempo. Debe
considerar la curva de utilidad y daño del transformador de 1000kVA desde el devanado
secundario.
4. Fusible de media tensión (13.8 kV): Tipo 50A (en el estándar de 65A), dado que la FLA del
transformador es 42A el fusible con capacidad de 50A provee una mejor protección. Debe
considerar la curva de utilidad y daño del transformador de 1000kVA desde el devanado
primario y la curva de daño del cable.
5. Fusible de media tensión (4.16 kV): Tipo 200E (en la norma 9R), capacidad de corriente
nominal de 200A, permite la protección del motor sin necesidad de incluir una asociación
12
contactor + relé para la protección de los puntos respectivos a los puntos de
tiempo/corriente de rotor bloqueado del motor. Para aplicación sobre el motor de 900HP.
6. Circuit-breaker de media tensión (4.16 kV): Designación de 2000A, con una capacidad para
interrupción a corto tiempo de 2000A. Para aplicación sobre el secundario del
transformador de 10000kVA.
7. Circuit-breaker de media tensión (13.8 kV): Designación de 800A, con una capacidad para
interrupción a largo tiempo de 960A, con un criterio de línea de tiempo con respecto a la
protección aguas debajo de 0.3s, y capacidad de respuesta en función de sobre corriente
instantánea de 7600A vistos desde este nivel de tensión. Para aplicación sobre el primario
del transformador de 10000kVA.
8. Circuit-breaker de media tensión (13.8 kV), rama de 480V: Designación de 800A, con una
capacidad de interrupción a largo tiempo de 648A (en el estándar de 640A), permite una
mejor protección de la rama dado que el elemento más restrictivo (cable 750kcmil) tiene
una ampacidad de 491A. Para la protección del bus (feeder).
9. Circuit-breaker de media tensión (13.8 kV), rama de 4160V: Designación de 800A, con una
capacidad de interrupción a largo tiempo de 1020A. Para la protección del bus (feeder), y
capacidad de respuesta en función de sobre corriente instantánea de 10800A. Para la
protección del bus (feeder).
10. Circuit-breaker de media tensión (13.8 kV), devanado secundario del transformador:
Designación de 2000A, con una capacidad de interrupción de 2000A a largo tiempo, con un
criterio de línea de tiempo con respecto a las protecciones aguas debajo de 0.3s, sin función
instantánea por razones de selectividad con el circuit-breaker anterior. Para aplicación sobre
el secundario del transformador de 30000kVA.
11. Circuit-breaker de alta tensión (138 kV): Designación de 200A, con una capacidad de
interrupción de 200A a largo tiempo, y una respuesta sobre la función instantánea de sobre
corriente de 2000A. Para aplicación sobre la entrada de la red y el primario del
transformador de 30000kVA.
El criterio de operación mínimo para relés de sobre corriente de acción con un retraso de tiempo
tipo instantáneo, fijo, o inverso se muestra en la Figura 2 [6], [14].
Figura 2. Criterio para la selección de corrientes y tiempos de acción de los relés [6], [14].
13
La selectividad entre dispositivos de protección en serie es un requerimiento de difícil logro a
menos de que el ingeniero responsable por la especificación y compra de los equipos de
distribución este familiarizado con las características y funciones de los equipos disponibles, y con
el comportamiento y la forma deseada en la que el sistema de distribución deba ser aislado en caso
de presentarse una condición de falla o sobrecarga. Al evaluar las características de disparo para los
dispositivos de protección en una gráfica TCC, la coordinación de los intervalos de tiempo debe ser
mantenida con base al equipo bajo consideración. En la Tabla 1 se muestran intervalos de tiempo
para coordinación de los dispositivos pertinentes a este trabajo que han sido implementados
exitosamente en la industria [8].
Tabla 1. Intervalos de tiempos de coordinación (CTI) para los dispositivos empleados en el sistema [8].
En donde:
1. Tiempo de operación para el interruptor aguas abajo, 3 ciclos (0.05s), 5 ciclos (0.05s), y 8 ciclos
(0.13s).
2. Aplica para relés recientemente puestos a prueba y calibrados.
3. Aplica para relés no puestos a prueba y calibrados recientemente.
4. Interruptores de baja tensión tipo molded case o circuit breakers de potencia.
5. Los intervalos de tiempos de coordinación (CTI) no son aplicables. La coordinación para estos
dispositivos se cumple en tanto las curvas no estén sobrepuestas en la curva TCC.
A nivel tanto industrial como comercial, la protección del sistema predominante es por medio de la
función de sobrecorriente temporizada para relés a medio voltaje. Esta forma de protección emplea
relés con características tiempo corriente inversas; esto es, el tiempo de operación de estos
dispositivos es menor a medida que la magnitud de corriente aumenta. Las formas características
clásicas son la inversa a mediano tiempo (51), la muy inversa a mediano tiempo (53), la inversa a
mediano-largo tiempo (57), la inversa a largo tiempo (66), la extrema inversa a mediano tiempo
(77), y la inversa a corto tiempo (95), estas se muestran en la Figura 3 (a) [18]. Para el caso de los
transformadores de corriente (CT), simplemente se debe asegurar que no se afecte la precisión en la
operación de la protección, por lo que no debe entrar en saturación en el punto de disparo; no
14
obstante es normal manejar un coeficiente de seguridad de 2 veces dicha corriente para asegurar un
alto coeficiente de precisión, esto se muestra en la Figura 3 (b), siendo Is la corriente en el
secundario, In la corriente nominal, e Im la corriente medida [19].
Figura 3. (a) Formas de curva para la función 51 de los relés [18]. (b) Criterio de dimensionamiento para los
transformadores de instrumentación de corriente [19].
La aplicación de los fusibles para el sistema presentado se enfoca sobre el tipo de fusible de
limitación de corriente y no de expulsión debido a que este tipo de fusibles permite controlar tanto
la magnitud de corriente, como la duración de la falla en un sistema eléctrico [20].
4.2. Marco histórico
Los sistemas de potencia eléctrica en edificios comerciales e institucionales deben ser diseñados
para servir a las cargas de una manera segura y confiable. Una de las principales consideraciones en
el diseño de un sistema de potencia es el control adecuado de la eliminación de fallas de
cortocircuito a tierra, fase a fase y trifásicos. La corriente de cortocircuito es una sobrecorriente
resultante de un fallo de impedancia despreciable entre conductores activos que tienen una
diferencia de potencial bajo condiciones de funcionamiento normales. Los cortocircuitos que
ocurren de forma no controlada puede causar interrupciones en el servicio con el acompañamiento
de tiempo perdido y la incomodidad asociada en la operación de la planta o sistema, interrupción de
servicios esenciales o servicios vitales, daño extenso equipamiento, incendios, y posiblemente
lesiones personal o muerte [21].
En general se busca que los sistemas de potencia operen tan libres de fallas como sea posible a
través de un diseño detallado y riguroso y una instalación y mantenimiento apropiados. Sin
embargo, a pesar de estas medidas hay ocurrencia de fallas. Estas pueden ser a causa de
precipitaciones, conexiones libres o mal atadas, aumentos de voltaje, deterioro en el aislamiento,
acumulación de humedad, etc. Al ocurrir fallas, condiciones indeseadas se presentan, tales como:
arcos eléctricos, aumentos en corriente desde varias fuentes hacia la falla, condiciones de voltaje
inapropiadas, e incremento en el riesgo de choque eléctrico. Por esta razón se busca que las fallas
15
sean aisladas del sistema de forma rápida para minimizar los efectos de estas condiciones. Con este
fin se implementan los dispositivos de protección, circuit breakers, y fusibles; los cuales deben tener
la capacidad de interrumpir la máxima corriente de corto circuito. En el caso de América, las
aplicaciones de los dispositivos de protección cortan el suministro de energía a las tres fases de
alimentación de forma independiente del tipo de falla.
Además de cumplir con las exigencias de rendimiento general del sistema según lo dicte la
naturaleza de la carga, los dispositivos de protección deben operar en conjunto con los circuit
breakers asociados de modo que se proteja a los demás componentes de equipos del sistema
eléctrico. Transformadores, cables, electroductos, disyuntores y demás aparatos de conmutación
todos tienen resistencia a cortocircuito límites establecidos por la Asociación Nacional de
Fabricantes Eléctricos (NEMA), y el American National Standards Institute (ANSI) en Estados
Unidos; y por las Normas Técnicas Colombianas (NTC), y los Reglamentos Técnicos de
Instalaciones Eléctricas RETIE en Colombia [22], [23].
Algunas plantas industriales, debido a su tamaño o la naturaleza de sus operaciones, son capaces de
mantener un personal de ingeniería eléctrica con capacidad de diseño, instalación y mantenimiento
de un sistema de protección eficiente; mientras que otras plantas pueden considerar más económico
el entablar un asesoramiento de ingeniería competente y los servicios de los consultores. Este
trabajo es especializado y muchas veces muy complejo, y no es ni seguro ni justo esperar que el
ingeniero operativo manipule el sistema como una actividad secundaria. Para ayudar a este trabajo,
métodos computarizados modernos de cálculo de las corrientes de falla en sistemas complejos están
disponibles para firmas de consultoría y fabricantes. Estos proporcionan información precisa
esencial para tomar decisiones relativas a la protección de diseño en un corto período de tiempo.
No sería ni práctico ni económico el construir un sistema de potencia completamente a prueba de
fallas. En consecuencia, los sistemas modernos están diseñados para proporcionar un aislamiento
razonable, de cierta holgura, por lo que un cierto número de fallas deben tolerarse durante la vida
del sistema que cumplan; por lo que se consideran como criterios la seguridad, confiabilidad,
selectividad, flexibilidad, y economía. Incluso con el mejor diseño posible, los materiales se
deterioran y la probabilidad de fallas aumenta con la edad. Cada sistema eléctrico tiene el potencial
de experimentar condiciones de cortocircuito. Por esta razón es necesario que en el diseño de
esquemas de protección se tenga un buen conocimiento de los efectos de tales condiciones en las
tensiones y corrientes del sistema. Un sistema de protección fiable es uno que está diseñado
correctamente, mantenido regularmente, y no tiene esquemas de reinstalación innecesariamente
complejos [2], [22].
4.3. Evaluación del estado del arte
Con respecto al desarrollo de la plataforma de prueba en tiempo real, y bajo un método de montaje
de HIL, se consideraron como guías tres ejes principales dentro de los campos de investigación en
la ingeniería:
El primero: los desarrollos y aplicaciones de sistemas con montajes en HIL.
El segundo: los progresos y retos que se llevan a cabo concernientes a las simulaciones en
tiempo real.
16
El tercero: las corrientes principales por medio de las cuales se realiza la simulación de
esquemas de protección que puedan aprovechar las cualidades de los ambientes a los
cuales, se busca someter el sistema.
HIL:
El diseño de nuevos equipos y metodologías requiere de varias simulaciones trabajando con los
modelos del sistema, con el fin de validar su rendimiento y optimizar los algoritmos asociados;
además, es necesaria una etapa de prueba en escenarios reales para evaluar el rendimiento de la
solución desarrollada; de esta manera, es posible detectar los ajustes necesarios antes de que se lleve
a cabo en la red de distribución. Considerando los requerimientos anteriores, se empezaron a
implementar aplicaciones en tiempo real de Hardware-in-the-Loop (RT-HIL), ya que permiten
verificar el cumplimiento de estos de forma sencilla en sistemas complejos, aumentando el rango de
las posibles pruebas, caracterizando de mejor forma dichos equipos y metodologías, y con un costo
reducido en la realización de las pruebas [3].
Una dificultad en simulaciones HIL es la de cómo garantizar la respuesta característica en tiempo
real, debido a que los modelos que contienen algoritmos integrales o diferenciales requieren una
tasa de ejecución dada y los modelos deben tener una respuesta rápida al hardware implementado.
La otra dificultad consta en construir un modelo con una alta precisión para reemplazar los
componentes reales [24]. Estos problemas se manejan en este caso por medio de la implementación
del tratamiento de señales en una tarjeta CompactRIO, de National Instruments, con Windows 7
embebido; y corriendo el modelo del sistema por medio del Software DSSim-PC, el cual genera el
modelo con los algoritmos empleados por Open DSS, de EPRI.
Es importante estudiar y comprender cómo la dinámica de un circuit breaker, o de un relé de
protección y afectan a la estabilidad y la reconfiguración de un sistema de potencia. La acción de
apertura y cierre de interruptores de circuito por el relé afecta profundamente a la dinámica del
sistema de potencia [25].
RT Simulation:
El uso de la simulación digital en tiempo real (RTDS) sobre diversos sistemas de prueba presenta
como ventaja la compatibilidad para la realización de pruebas en HIL. Sin embargo, se deben tener
como condición previa un modelo de la planta o del sistema equivalente (visto desde el hardware de
prueba) con un alto grado de exactitud, y como condición de operación un marco computacional
que sea capaz de realizar las evaluaciones, cálculos, y retroalimentación de estado correspondientes
sin latencias. Este tipo de implementación prueba ser bastante efectiva, y económica para las
consideraciones de tiempo y costo particularmente para casos de sistemas que se vean en la
necesidad de realizar una expansión o reducción (o eventos que puedan modificar la percepción del
modelo equivalente del sistema sobre un dispositivo de interés) [25] - [32].
Los analizadores de redes transitorios (TNAs), siendo los predecesores de los RTDSs, no logran
analizar sistemas de potencia de gran escala con un alto nivel de complejidad y flexibilidad, por lo
que el planeamiento diseño, implementación, y pruebas de tecnología smart grid en gran escala
demandó el desarrollo de los simuladores en tiempo real que simularan los modelos de los
17
componentes de la red de forma detallada. Al acceder a esta herramienta surge el propósito de tener
la capacidad de diseño, implementación, y evaluación de redes de distribución (inteligentes) de gran
escala, entonces se ve la necesidad del mejoramiento y desarrollo de nuevos simuladores de
operación a tiempo real, en paralelo, con baja latencia, y una banda de procesamiento ancha.
Particularmente, para la implementación del escenario del sistema deseado en HIL antes de la
puesta en marcha del equipo, o método, en campo no existe una alternativa distinta a recurrir a una
RTDS [26].
A lo largo de las últimas dos décadas, ha incrementado considerablemente la disponibilidad de
computadores comerciales que son tanto altamente capaces computacionalmente como asequibles
económicamente. Esto, consecuentemente, ha conducido a la aparición de aplicaciones de
simulación por software que no solamente permite alto determinismo en la simulación de sistemas
dinámicos, sino que también la generación de código automática para la implementación en
controladores industriales. Esto desemboca que investigadores e ingenieros pueden tener un fácil
acceso a herramientas de simulación de alto desempeño que antes probaban ser demasiado costosas
para entidades distintas a grandes fabricantes y empresas de servicios [28].
La simulación en tiempo real, basada en la generación automática de código, es usada en varios
campos de la ingeniería y aplicaciones tales como: diseño y validación de controles para el vuelo de
aeronaves, diseños de controladores de motores industriales, diseño de controladores complejos
para robótica, y pruebas de protecciones estadísticas para redes de potencia. Estas aplicaciones se
benefician del uso de simuladores en tiempo real de diversas formas. Primeramente, la simulación
en tiempo real produce un conjunto de requerimientos y especificaciones que solo pueden ser
utilizadas por equipos dispersos envueltos en un proyecto. Segundamente, permite el ensayo de
dispositivos simulados en o más allá de sus condiciones y límites normales de operación sin los
riesgos que envuelve la prueba de equipos reales, especialmente cuando se realiza un manejo de
niveles de alta potencia. Terceramente, la prueba de fallas se torna más fácil y menos riesgosa en un
modelo simulado. Finalmente, el factor de aceleración de la simulación obtenido por el uso del
código compilado (en lugar del código interpretado por la mayoría de herramientas de simulación)
permite la realización de varios paquetes de simulaciones. La idea principal al usar un control en
tiempo real es la de facilitar la transición de un análisis y simulación no real a la experimentación e
implementación real [32].
Por esta razón, cuando se hace necesaria la prueba y sintonización de un nuevo controlador,
dispositivo de protección, medidor inteligente, o protocolo de seguridad, la ejecución del montaje
HIL como método seleccionado para la evaluación de desempeño lleva de forma tácita la ejecución
del modelo del sistema en un software robusto y un hardware de alto rendimiento para el
intercambio y adquisición de información.
Pruebas y simulación de esquemas de protección:
La simulación y prueba de esquemas y dispositivos de protección tiene como necesidad el uso de
una estandarización más definida dado que garantizar un buen desempeño de estos es una tarea
crítica debido a que esta afecta directamente la confiabilidad y calidad de los sistemas de potencia
[33]. La coordinación de protecciones contra sobre corrientes de un sistema debe considerar a los
distintos casos de alimentación del mismo para tener una validación completa debido a que los
18
cambios en la impedancia atados al acople de áreas del sistema y el cambio en la dirección de la
corriente sobre determinados elementos generan problemas tales como un accionamiento de
protecciones desordenado, la no detección de una falla en ciertos dispositivos, el aislamiento de
secciones adicionales del sistema, entre otros, por lo que se debe buscar constantemente los criterios
necesarios para la realización de varios esquemas [34]; o implementar un algoritmo para diseñar un
conjunto de protecciones adaptativas [35]. Este tipo de práctica ya ha sido implementada por medio
de RT-HIL, cumpliendo con los objetivos del uso de protecciones adaptativas y demostrando el
potencial acercamiento a la simulación de sistemas complejos, y a la validación de métodos y
algoritmos para la implementación en sistemas reales [3].
Con el marcado proceso de modernización en los sistemas de potencia se hace necesario el
acercamiento a los protocolos y elementos propios de dichos sistemas por medio de nuevos
métodos. Buscando solucionar este problema se han desarrollado distintos ambientes de
entrenamiento tanto para ingenieros como para técnicos sobre herramientas computacionales como
MATLAB, PSCAD, LabVIEW, entre otras; en los cuales se hacen emulaciones de IEDs donde se
visualizan los comportamientos y estados básicos de estos, junto con elementos tales como
diagramas fasoriales, impedancia equivalente vista por el IED, comportamiento de la señal de
control vs secuencias de los parámetros medidas, etc. [36], [37]. Estas plataformas permiten
reconocer y evaluar información valiosa para los operadores de los dispositivos de protección.
5. Observaciones sobre el estándar IEEE 242. Capítulo 15, sección 7. El estándar IEEE 242 de 2001, la última edición publicada, presenta inconsistencias para el
procedimiento de la coordinación de protecciones para falla trifásica que se pueden clasificar en
cuatro áreas: Magnitudes de las corrientes manejadas, organización de los equipos en el diagrama
unifilar, notación de distintos elementos y los dispositivos de protección, y la omisión del
procedimiento para satisfacer el criterio de selectividad en ciertas partes del mismo.
5.1. Observaciones sobre las magnitudes de corriente
Más allá de analizar los valores de corriente obtenidos, debido a que estos varían de acuerdo a los
datos asumidos para cada equipo y al método de solución implementado en caso de utilizar una
herramienta informática; e independientemente de la notación entre el diagrama unifilar principal
donde se presenta el sistema completo, i. e. la Figura 15-13 de la norma, y los diversos fragmentos
de diagramas unifilares utilizados para mostrar los elementos coordinados en las distintas curvas
TCC, desde la Figura 15-14 hasta la Figura 15-23 del estándar, se resaltan los las siguientes
inconsistencias:
En la rama que desemboca sobre el nivel de tensión de 480V, la Figura 15-21 muestra un
valor de falla de 15538 A tanto arriba como debajo del fusible FUI 65E; mientras que en la
Figura 15-13 se muestra sencillamente una falla tras dicho fusible en el bus formado en el
punto de conexión del cable 750kcmil y el transformador 1000kVA con un valor de 13496
A. Estas figuras son correspondientes a la gráfica para la coordinación de las protecciones
del bus (feeder) principal y el diagrama unifilar del sistema completo.
19
En la rama que desemboca sobre el nivel de tensión de 4.16kV, las Figuras 15-20 y 15-22
muestran una corriente de 14436 A para la falla contigua al bus (feeder) principal, y en la
Figura 15-13 se muestra esta falla con un valor de 15538 A, las tres figuras asignándole
lugares distintos entre sí a la localización de la falla.
5.2. Observaciones sobre las representaciones unifilares
Se destaca, a partir de la comparación gráfica, incongruencias sobre el unifilar inicial presentado
con respecto a los que se muestran a medida que se evalúa el comportamiento del sistema para cada
caso de coordinación, cambiando sustancialmente el análisis resultante, estas son:
La omisión del cable 750kcmil previo al transformador de 1000kVA en la Figura 15-17 con
respecto a la Figura 15-13, lo cual en la gráfica de coordinación no permite evaluar el efecto
del fusible sobre este elemento.
El corrimiento del cable 750kcmil previo al transformador de 10000kVA a la posición
intermedia entre el relé para el primario de dicho transformador y el transformador en sí en
la Figura 15-20, con respecto a la posición entre los dos relés a 13.8kV de dicha rama.
5.3. Observaciones sobre la notación
La notación manejada en la norma para los distintos elementos e inclusive el valor de ciertas
características del circuito también son factores variantes a lo largo del desarrollo del estudio de
coordinación, dichas variaciones se ven en:
La notación de la falla de 16566 A en la rama de 480V, la falla de 14827 A en la misma
rama, y la falla de 13496 A (esta última también cambiando en valor y localización
hallando incluso fallas adicionales equivalentes). Todas estas pasan de ser nombradas ‘F’, a
‘F2’, ‘F3’, y ‘F1’ respectivamente, y ‘F2’ en el caso de la falla duplicada de F1. Esto se ve
al consultar las figuras 15-13, 15-15, 15-16, 15-17, y 15-21 del estándar.
La notación de la falla de 15538 A en la rama de 4.16kV es desplazada aguas arriba,
colocándose junto al relé del bus (feeder) principal e ignorando el cable contiguo y con un
valor distinto o ninguna especificación de dicha magnitud; y así mismo en otra sección
también la desplazan aguas abajo para colocarse entre el devanado primario del
transformador de 10000kVA y el relé que protege dicha sección, una vez más con otra
magnitud de corriente. Esta falla se puede leer como ‘F’, ‘F1’, o ‘F3’ con uno u otro valor
de acuerdo a la figura consultada de entre las figuras 15-13, 15-20, 15-21, 15-22, y 15-23
del estándar.
El tipo de nombramiento de los distintos relés difiere entre el manejado por la Figura 15-13,
y el manejado por las figuras de la 15-14 a la 15-23; el utilizado en la Figura 15-13 obedece
a una dinámica incremental del 1 al 6 comenzando en los dispositivos aguas abajo, i. e. con
el orden apropiado para el ejercicio de coordinación; mientras el segundo tipo de
nombramiento no siempre le asigna una notación individual a los distintos dispositivos, y
en caso de usarla no es consistente con la primera.
20
5.4. Observaciones sobre la selectividad
La norma no presenta consideraciones de selectividad entre el fusible y el primer circuit breaker
visto desde la carga de 4.16kV (el motor de 900 HP); ni entre el fusible en el primario del
transformador de 1000kVA y su relé correspondiente en el bus principal, o el relé en el primario del
transformador de 10000kVA y su correspondiente relé en el bus principal. Estas consideraciones
comprometen ampliamente el sistema debido al punto en el cual se encuentran, considerando que
los posibles daños se localizan en la carga principal y en el bus principal.
La totalidad de variantes en los datos se pueden observar resaltadas en la Figura 4.
Figura 4. Datos no consistentes en la norma del sistema mostrado en la Figura 1 [4].
6. Validación de resultados y comparación con la norma Debido a las razones expuestas en la sección 5 del presente documento, se determina que las
magnitudes de corriente a emplear para realizar la validación del estudio de corto circuito por parte
del estándar IEEE 242 son las presentadas en la Figura 15-13 de esta, o la Figura1 del presente
documento. De forma paralela se muestran las magnitudes de corriente obtenidas en los estudios de
corto circuito realizados en los softwares ETAP y DSSim asumiendo un conductor por fase para los
cables en vista de sus calibres. Estos resultados se pueden ver en la Tabla 2.
Se puede distinguir de los resultados que las corrientes obtenidas en ETAP y en DSSim son bastante
similares, mientras que las mostradas en la norma IEEE 242 tienen una magnitud superior en los
buses más lejanas de la red.
21
Bus I3Φ I nominal
ID kV Standard [kA] ETAP [kA] DSSim [kA] DSSim [A]
F1 138 20.918 20.937 20.920 3.568
F2 13.8 15.497 13.260 13.062 35.679
F1 480 0.48 17.653 8.942 8.455 91.842
F2 480 0.48 16.566 14.917 14.248 91.842
F3 480 0.48 14.827 20.297 19.647 91.842
F4 480 13.8 13.496 13.185 12.988 3.194
F1 4160 4.16 19.828 14.291 13.651 107.77
F2 4160 4.16 18.280 14.859 14.253 107.77
F3 4160 13.8 15.538 13.187 12.989 32.486 Tabla 2. Magnitudes de la corriente nominal y las corrientes para falla trifásica obtenidas de las distintas herramientas de
simulación.
Una de las razones por las cuales hay una corriente mayor en los resultados de ETAP a
comparación de los obtenidos por DSSim es el manejo de varios modelos para las cargas como los
motores, donde se manejan impedancias de régimen transitorio y subtransitorio, que DSSim no
maneja. Y en el caso de las diferencias entre los valores manejados por la norma con respecto a los
programas de simulación se debe a que la norma incluye la contribución del motor a la corriente de
falla, por lo que las magnitudes de corriente tienden a ser superiores en los extremos de la red, i. e.
en la cercanía de la red de utilidad y de las cargas (motores).
En vista de que la diferencia en magnitudes es mínima entre los softwares de simulación, variando
entre el 0.081% y el 5.446% de la magnitud (usando como referencia a los resultados de ETAP), y
manejando diferencias más grandes a medida que se analiza el sistema en el sentido red de utilidad-
aguas abajo; se determina que se pueden llevar a cabo los análisis y procedimientos subsecuentes
con los valores generador por DSSim. El montaje del sistema en estos dos softwares se puede ver en
la Figura 5, y la Figura 6.
Como se puede observar en estas figuras se constituyó una nueva notación para los distintos
elementos del circuito, diferenciando también en esta ocasión a los fusibles (lo cual no ocurría en la
norma). Con esto la notación por la que este trabajo se rige es:
Transformador de 30000kVA: Main Tx.
Transformador de 10000kVA: 4160SS Tx.
Transformador de 1000kVA: 480SS Tx.
Cable del bus principal a la subestación de 480V: Cable 1.
Cable del transformador de 1000kVA al primer bus de 480V: Cable 2.
Cable del segundo bus de 480V al motor de 75HP: Cable 3.
Cable del bus principal a la subestación de 4160V: Cable 4.
Cable del primer bus de 4160V al motor de 900HP: Cable 5.
Elementos de protección del primario del transformador de 30000kVA y barra de utilidad:
Circuit breaker (CB), CT, PT, y relé; sufijo ‘1’.
Elementos de protección del secundario del transformador de 30000kVA: Circuit breaker
(CB), CT, PT; sufijo ‘2’.
22
Elementos de protección del bus principal orientados hacia la subestación de 480V: Circuit
breaker (CB), CT, PT, y relé; sufijo ‘3’.
Elementos de protección del bus principal orientados hacia la subestación de 4160V:
Circuit breaker (CB), CT, PT, y relé; sufijo ‘4’.
Elemento de protección del primario del transformador de 1000kVA: Fusible ‘Fuse1’.
Elementos de protección del secundario del transformador de 1000kVA: Circuit breaker
(CB); sufijo ‘5’.
Elementos de protección del primer bus de 480V y el cable 2: Circuit breaker (CB); sufijo
‘6’.
Elemento de protección del motor de 75HP y el cable 3: Fusible ‘Fuse2’.
Elemento de protección del primario del transformador de 10000kVA: Circuit breaker
(CB), CT, PT, y relé ‘Relay’; sufijo ‘7’.
Elemento de protección del secundario del transformador de 10000kVA: Circuit breaker
(CB), CT, PT, y relé ‘Relay’; sufijo ‘8’.
Elemento de protección del motor de 900HP y el cable 5: Fusible ‘Fuse3’.
Así mismo los buses son nombrados en orden ascendente desde aguas abajo hacia la conexión con
la red con el prefijo ‘F’, # ordinal de falla, y nivel de tensión, para las ramas de 480V y de 4160V; y
utilizando este mismo criterio se nombran los buses restantes ignorando el nivel de tensión. En el
caso de DSSim los nodos adicionales requeridos para definir los cables se nombran de acuerdo a su
ubicación en el sistema o el destino de la línea.
Figura 5. Diagrama unifilar del sistema evaluado montado sobre DSSim.
23
Figura 6. Diagrama unifilar del sistema evaluado montado sobre ETAP.
Finalmente con respecto a los voltajes, se tienen valores de comparación únicamente para ETAP y
DSSim, de los cuales se tomaron como referencia los valores en los nodos aguas arriba y aguas
debajo de la falla (se destaca que los resultados en el nodo de falla son 0 en ambos softwares como
es de esperarse), estos se muestran en la Tabla 3.
24
Bus V nominal Voltaje en el instante que ocurre la falla
Falla Evaluado DSSim [p.
u.] ETAP [p. u.] DSSim [p. u.] Error [%]
F1 F2
1
0.013 0 100
Grid 1 0 100
F2
F4 480
0.999
0 0 0
F3 480 0.01 0 100
F1 0.937 0.938 0.0319
F1 480 F2 480 0.989 0.509 0.505 0.805
F2 480 F1 480
0.994 0.0279 0.005 82.079
F3 480 0.373 0.372 0.295
F3 480 F2 480
0.996 0.012 0.007 41.667
F4 480 0.948 0.947 0.105
F4 480 F3 480
0.999
0.0064 0 100
F2 0.0218 0.006 72.477
F1 4160 F2 4160 0.996 0.118 0.006 94.928
F2 4160 F1 4160
0.996
0.0049 0.001 79.592
F3 4160 0.669 0.669 0.0299
F3 4160 F2 4160
0.999
0.0064 0 100
F2 0.026 0.006 76.923 Tabla 3. Voltajes bajo condición de falla en p. u. para los nodos aguas arriba y aguas abajo del nodo de falla.
Como se puede ver en la Tabla 3, a diferencia de las corrientes, el porcentaje de error en este
parámetro es muy variable, manejando valores de entre 0 y 100% manejando de nuevo como
referencia los valores de ETAP; sin embargo los valores numéricos son bastante similares y
desembocan en errores del 100% debido a la presencia de ceros, con la excepción del voltaje de
entrada de la red en el caso de falla F1. Esto es debido al tipo de manejo que le da cada software al
elemento que representa la entrada a la red por parte del sistema de potencia.
Finalmente se destaca que la relación entre los errores de corrientes y de voltajes no es lineal y es
ampliamente variable, resultado que implica varios cambios en el manejo del cálculo de las
matrices respectivas a los flujos de carga y posiblemente de la impedancia equivalente en escenarios
de operación nominal y falla de los distintos elementos involucrados en el sistema de prueba.
7. Resultados de la coordinación de protecciones La coordinación de protecciones se llevó a cabo de acuerdo al procedimiento descrito en el marco
teórico. Con el propósito de mostrar los resultados de forma concreta se muestran en las Figuras 7,
8, y 9 la coordinación de las protecciones para las ramas de 480V, 4160V, y la coordinación de la
barra principal junto con el punto de conexión a la barra de utilidad en sus resultados finales.
25
Figura 7. Resultados del estudio de coordinación para las curvas TCC de los elementos en la rama de 480V.
Con respecto al criterio de selectividad y requerimientos de protección de la rama de 480V, se
puede observar en la Figura 7 que el Fusible 2 protege de forma correcta al cable 3 y al motor de
75HP, aislando de forma satisfactoria los posibles puntos de daño por rotor bloqueado en caliente y
en frio junto con la curva de daño del cable. Así mismo el circuit breaker CB6 protege de forma
apropiada al cable 2, y el circuit breaker CB5 al secundario del transformador 480SS Tx.
Finalmente, en esta rama, el fusible Fuse1 protege satisfactoriamente al primario de este
transformador y respeta el punto de energización del mismo. En términos de selectividad, esta rama
26
no presenta un problema mayor debido a que, aguas abajo para arriba, el fusible Fuse 2 no necesita
manejar un CTI con CB6 en tanto no se sobrepongan las curvas, criterio que aplica también entre
CB6 y CB5, y CB5 y Fuse1; esto considerando que las áreas sobrepuestas se encuentran en puntos I
vs t donde no hay que aclarar ninguna falla.
Figura 8. Resultados del estudio de coordinación para las curvas TCC de los elementos en la rama de 4160V.
La selectividad por el lado de 4160V sí resulta ser un detalle a analizar de forma más cuantitativa
debido a la necesidad de realizar la coordinación por medio de CTIs, el estándar IEEE 242 solo
proporciona información relacionada con la coordinación entre el primario y el secundario del
27
transformador de distribución, razón por la cual, para la coordinación entre el fusible (Fuse3) y el
circuit breaker protegiendo al secundario (CB8) se utilizó un tiempo de coordinación acorde a lo
enunciado en la Tabla 1, con una diferencia de tiempo mínima de 0.209s; y de acuerdo a lo
determinado por la norma, el intervalo de coordinación entre CB8 y CB7 tuvo un valor de 0.319s en
el valor de la falla.
Figura 9. Resultados del estudio de coordinación para las curvas TCC de los elementos relevantes a la alimentación de la
red y el bus principal.
Sin embargo con el objetivo de condicionar la coordinación de las protecciones a un
comportamiento más similar al enunciado por la norma, se obvia el criterio mostrado en la Figura 3
28
para la ubicación de una función de protección 50 para la coordinación de los devanados primarios
de los dos transformadores de mayor potencia, i. e. el transformador de 10000kVA en la rama de
4,16kV y el transformador de 30000kVA de alimentación a la red. Esto a raíz de que el contexto de
prueba de las protecciones (banco RT-HIL) permite la prueba de fallas sobre estos elementos sin
comprometer el comportamiento del disparo de otras protecciones, además de que el sistema no
presenta condiciones de cambio sobre el flujo de potencia tales como generación distribuida o
múltiples entradas desde la red.
Para la coordinación de la barra principal se empleó de nuevo el criterio mostrado en la Tabla 1, y
se determinó que el CTI entre los elementos Fuse1 y CB3 debe ser mayor a 0.2s (coordinado en
0.212s), y el CTI entre CB7 y CB4 debe ser mayor a 0.4s (coordinado en 0.404s). Así mismo, dado
que los valores utilizados en la norma para la corriente de pick up del relé no obedecen con las
nociones de protección mostradas en [6] y [14], se determinaron como nuevas corrientes de pick up,
las cuales para estos cables con una ampacidad de 491.8A son: 738A para CB3, lo cual cumple en
el factor mínimo del 150% de la carga máxima, y 1020A para CB4, que cumple con el factor del
200% y sirve para la coordinación con las protecciones aguas arriba.
Finalmente, para la coordinación del transformador principal se utiliza un tiempo de coordinación
de entre 0.3s y 0.4s, alcanzando entre CB3 y CB2 un tiempo de 0.396s, y entre CB4 y CB2 0.558s
debido a la función instantánea manejada en CB4, que maneja una corriente de pick up de 10800A
(en 13.8kV > 1.25*F2 4160 en 4.16kV). Por otro lado la coordinación entre CB2 y CB1 se realizó
de acuerdo a la norma logrando un CTI de 0.405s sobre el punto de falla F2.
Este sistema se comporta de forma satisfactoria en el análisis de orden de disparo de las
protecciones, con la particularidad del ensayo de la falla F2_4106 ya que CB4 y CB7 tienen un
punto de corte con la función 50 anterior a esta magnitud de corriente, por lo que la detección de
falla es simultánea, y el disparo ocurre primero en CB4 con un retraso menor a 10ms de CB7, lo
cual al ser menor a un ciclo no representa un problema.
Las gráficas TCC de cada paso de la coordinación se pueden consultar en los Apéndices “Star 1
(Star TCC) 0.48kV” – “Star 10 (Star TCC) 138kV” y para ver los parámetros de todos los
elementos del sistema se pueden consultar los archivos Anexos de validación “Params”.
8. Cosimulación DSSim-LabVIEW, e implementación HIL-CompactRIO La implementación del método HIL se aplica a un sistema que consta de un relé para prueba
Beckwith M-7679; un amplificador de potencia monofásico con una capacidad de 1kVA, NF
Precision Power Amplifier 4510; una carga electrónica de una capacidad de 2kVA, NF AS-513; un
amplificador trifásico de voltaje para pruebas de sistemas de potencia en HIL diseñado por el
ingeniero Davis Montenegro Ph. D. candidate; y el sistema embebido que constituye la
CompactRIO de National Instruments junto con los módulos de entrada digital NI 9421, salida
digital NI 9472, y salida análoga NI 9269.
La cosimulación entre DSSim y LabVIEW consiste en el intercambio de información vía protocolo
TCP/IP. Con esta herramienta los datos calculados en DSSim son adquiridos dentro de un ciclo de
producción de información definido en LabVIEW; el cual consulta valores definidos para los
29
voltajes en los nodos, y las corrientes y nombres de los distintos elementos de interrupción, en este
caso [38]. Estos valores son pasados a un bucle que consume dicha información, y junto con
información adicional consultada del relé (señales de trip/disparo y close/cierre) la sintetiza en los
datos requeridos para la prueba del mismo y la visualización de elementos de interfaz deseados. La
información de voltajes y corrientes se corroboran con los datos obtenidos en el programa IPScom
S-7679 que se comunica con el relé por medio de un puerto USB, y los datos de la oscilografía se
validan al comparar la adquisición de la onda de corriente entregada por la CompactRIO en un
osciloscopio con los resultados de una oscilografía exportada del programa IPScom a AcSELerator
Analytic Assistant. El montaje en general está basado sobre la arquitectura presentada en [39], la
cual se muestra en la Figura 10.
Figura 10. Composición del montaje del banco de pruebas.
8.1. Diálogo software-hardware
La interacción con el relé está basada en el manejo de cuatro señales digitales: dos señales de
entrada correspondientes a la señal de trip y close del relé; y dos señales de salida, correspondientes
al estado del relé (abierto o cerrado). Estas señales son manejadas en los módulos NI 9421 y NI
9472 respectivamente. La lógica implementada en LabVIEW permite la visualización del estado del
relé actualizado de acuerdo a las señales de entrada, y el relé complementariamente procesa las
señales del estado del mismo.
Con respecto a la generación de las señales correspondientes a los parámetros de corriente y voltaje,
se toma la información calculada en DSSim y consultada por LabVIEW, y se escala de acuerdo a
los límites del módulo NI 9269 (±10V) o a los límites de entrada del amplificador de potencia
(±2V) con lo que se construye una señal sinusoidal en la FPGA. La magnitud de voltaje fijada al
amplificador monofásico es de 120Vrm, y la ganancia manejada es de 6 A/V, con lo que se permite
el uso de un rango de potencia muy cercano al de su capacidad de 1kVA, i. e. para señales
sinusoidales: 120𝑉𝑟𝑚𝑠 ∗2 𝑉𝑝𝑝∗6𝐴/𝑉
√2= 1018.23 [𝑊]. Por otro lado, el amplificador trifásico
30
maneja ganancias variables con distintos desfases, debido a la implementación de componentes de
no muy alta precisión, de entre 13,32V/V y 13,61V/V; las cuales, al considerar que 120Vrms
equivalen a 169.699Vpp, implican que las señales del módulo análogo no lograrán construir ondas
de esta magnitud dado su rango de salida; por estas razones se realizó la re-sintonía en LabVIEW de
las fases y magnitudes de las señales para la generación de ondas con una magnitud de 60Vrms por
cada 1V p. u. leído, y manejar la configuración del PT respectivo con un factor adicional de 2V/V
con respecto al determinado en los estudios previos. Considerando que la señal de corriente utiliza
un amplificador monofásico, se destaca que este banco de pruebas solo permite la evaluación de
sistemas (o localizaciones en el sistema) cuyas tres fases tengan la misma magnitud de corriente, o
la evaluación de funciones de protección a sobrecorriente con el limitante de una fase por prueba.
8.2. Características de visualización adicionales
Se muestran en la interfaz principal el diagrama con la representación fasorial de los voltajes del
nodo sobre el cual se evalúa la falla; una tabla de donde se calcula el coeficiente correspondiente
para la amplificación de corriente teniendo en cuenta la configuración del amplificador de potencia,
y la corriente tolerada dentro del rango de operación nominal; el tiempo de apertura del relé desde
la adquisición de la señal de disparo y el tiempo de duración en falla; y los diagramas de
impedancia por secuencia vista desde el relé utilizando cartas de Smith.
Para la visualización de los fasores se implementó el bloque de diagrama vectorial del paquete
‘Electrical Power Suite’ de LabVIEW. Y para el cálculo de las impedancias por secuencia se hizo
uso de la transformación de Fortescue con matrices implícitas para optimizar el tiempo de cálculo.
Finalmente, para el cálculo del tiempo de apertura del interruptor se implementó una estructura
lógica dentro de la FPGA, el código de la FPGA se muestra a continuación en la Figura 11.
La corriente implementada para el cálculo del tiempo en falla debe ser correspondiente al valor
nominal con un factor de demanda unitario; con lo que se obtienen estos tiempos en microsegundos.
8.3. Procedimiento de prueba de protecciones
La dinámica de prueba de un dispositivo de protección se puede separar en tres etapas: preparación,
ejecución, y recuperación de información. Estas últimas dos etapas son parcialmente concurrentes.
La etapa de preparación consta en la configuración del sistema en DSSim, el cálculo de la relación
Primario/Secundario de los transformadores de corriente a utilizar (de acuerdo a los valores del
estudio de corto circuito, y la ganancia y resolución del amplificador de potencia), la configuración
del relé o elemento de protección, la asignación del nodo y el elemento de protección a evaluar en
físico desde LabVIEW, y la conexión física entre los elementos.
La etapa de ejecución es de procedimiento secuencial, se debe comenzar por la programación de
una falla en DSSim con un tiempo de holgura en simulación para iniciar el VI en LabVIEW, una
vez hecho esto se configura un tiempo apropiado para la simulación en DSSim (considerando la
acción de los otros elementos de protección y sus coordinaciones), a continuación se corre el VI
principal, y finalmente se detienen las simulaciones en ambos programas (una vez sucedidas las
perturbaciones que se desean analizar) para dar inicio a la última etapa.
31
Figura 11. Programa implementado para la FPGA, la lógica del conteo del tiempo de apertura del interruptor se ve en la
esquina inferior izquierda.
Finalmente, la etapa de recuperación de información comprende al apoyo sobre la información
observada en LabVIEW durante la prueba, y la información adquirida por mismo relé de consulta
inmediata o de exportación por Comtrade.
9. Resultados obtenidos del banco de pruebas Se procedió a realizar pruebas integrando la totalidad de las funciones deseadas (medición de
corriente y de voltaje) tras realizar la caracterización del amplificador trifásico, con este objetivo se
logró identificar que las ganancias y los desfases consecuencia de los transformadores
implementados eran distintas entre las tres fases, con lo que los factores y desfases de corrección
son mostrados en la Tabla 4.
Fase
Característica Fase A Fase B Fase C
Ganancia [V/V] 13.325 13.611 13.334
Desfase [°] 173.559 174.509 -6.536 Tabla 4. Ganancias y desfases por fase del amplificador trifásico de voltaje.
La forma de onda resultado de la amplificación contiene una alta cantidad de armónicos tanto pares
como impares, por lo que la ganancia se calculó utilizando los valores RMS, y realizando
correcciones adicionales tanto en la ganancia como en el desfase tras adquirir información por
medio de pruebas.
Para la exposición de la correcta medición por fasores generada en LabVIEW se utiliza como
referencia la forma de los fasores en el nodo F1_480, en la Figura 12, donde se muestran los fasores
32
obtenidos de la medición del relé, de la simulación en DSSim, y en la visualización del estado de
este nodo en LabVIEW.
Figura 12. Diagramas fasoriales de los diferentes programas del nodo F1_480 en operación nominal.
A la izquierda se muestran los fasores visualizados por medio de IPSCom, utilizando como
referencia (cero) al voltaje en la fase b, y por su parte, los fasores de DSSim (en el centro de la
imagen) y de LabVIEW (a la derecha de la imagen) utilizan el mismo código de color mostrado en
la esquina inferior derecha. Con esta prueba se determina que la visualización de fasores del sistema
está implementada de forma correcta.
La corroboración de los resultados entre la corriente detectada por el relé y la salida generada por la
CompactRIO se comprobó al comparar la oscilografía resultante en una prueba, con una captura de
la onda de alimentación al amplificador de potencia desde un osciloscopio. Los valores medidos en
la oscilografía son las corriente sobre el elemento Fuse2 y los voltajes en el nodo aguas abajo (nodo
de falla F1_480), sin embargo la corriente de falla de prueba se saturó sobre 4096A, las imágenes
asociadas se muestran en las Figuras 13, y 14.
Figura 13. Onda de voltaje para generación de control de corriente del .amplificador de potencia.
33
Figura 14. Resultado del Comtrade del relé, se visualiza la Corriente vs Tiempo de una fase en la parte superior y el
Voltaje vs Tiempo de las tres fases en la parte inferior.
Como se puede ver en la Figura 13, la forma de onda de control inicial, es decir, la correspondiente
a la corriente nominal de operación del nodo evaluado, está distorsionada al compararse con una
onda sinusoidal pura, lo cual implica que el proceso de amplificación (de corriente) corrige la forma
de onda de acuerdo al resultado visto en la Figura 14; adicionalmente, al comparar estas dos
imágenes, se puede concluir que el proceso de amplificación tiene un alto nivel de precisión sobre
el tiempo de respuesta.
En vista de la cantidad de ciclos sobre la falla se buscó implementar una configuración que
permitiera optimizar el consumo de información para la ejecución en tiempo real. Con este objetivo
en mente se detectó un problema adicional, consistente en el desfase constante del voltaje con
respecto a la corriente. La mejor configuración se obtuvo al consultar información de DSSim con
una frecuencia de 2ms, y la ejecución del consumidor de información a una frecuencia de 1ms, este
resultado se ve en la Figura 15.
Así mismo, el paso de simulación debe ser como máximo el CTI mínimo definido o utilizado para
no disparar protecciones de forma inadecuada directamente en DSSim, ya que esto impide la
correcta prueba de la protección objetivo y distorsiona la dinámica del sistema simulado con
respecto al comportamiento real del sistema en caso de la ocurrencia de la falla evaluada; la omisión
de la corrección de este parámetro puede ocasionar el disparo de hasta tres protecciones en orden
incorrecto para este caso de estudio.
34
Figura 15. Resultado del Comtrade del relé para la simulación optimizada.
Finalmente, al analizar las Figuras de 13 a 15 y los pasos intermedios de calibración mostrados en
los Apéndices se pueden realizar cuatro observaciones:
1. La señal de trip se registra antes del instante de sobrecorriente.
2. Las señales de voltaje no aterrizan a cero de forma coherente a los tiempos de simulación
tras la falla.
3. La duración de la falla es irregular.
4. La corriente está generalmente en retraso de la señal de voltaje sobre el instante de
ocurrencia de la falla.
La primera observación es una consecuencia del tratamiento de las señales por parte del relé que se
localizó tras la comparación de los resultados en Comtrades realizados para la validación del trabajo
mostrado en [38] con un relé SEL 751.
La segunda observación es una condición que es introducida por la presencia de condensadores de
muy alta capacitancia en la implementación del amplificador trifásico. Este comportamiento implica
que al evaluar una falla existirá la posibilidad de que el voltaje no sea llevado a cero en la lectura
del relé durante la duración de la misma en forma instantanea (particularmente para el caso en el
que no hay impedancias desde la falla como cables o transformadores), condición que distorsiona y
dificulta la evaluación de funciones del relé tales como detección de sub-tensión, distancia por
impedancia, relación voltios por Hertz, entre otros para la evaluación en tiempo real de alta
precisión. Tras identificar este tipo de comportamiento se procedió a verificar la respuesta del
sistema al inicio de la simulación, acción evaluada sobre la prueba final de la falla F2_480, la cual
se puede observar en la Figura 16.
35
Figura 16. Comtrade correspondiente al inicio de una simulación.
Como se puede observar en la Figura 16, el inicio de la simulación genera ondas de voltaje acotadas
en sus valores positivos por una envolvente exponencial para las fases a y b, mientras que la onda
correspondiente a la fase c obedece a este mismo comportamiento en sus valores negativos; este
efecto se debe a las que las terminales de dos de los transformadores del amplificador trifásico
difieren en su conexión con respecto a la asignación de bornes del transformador restante. Con los
resultados vistos en las Figuras 14 a 16 se puede fundamentar con certeza que hay una latencia entre
el comportamiento del sistema y la prueba en tiempo real al evaluar características de voltajes.
La tercera observación es un resultado que es dependiente de la curva programada en el relé y hace
parte del comportamiento intrínseco de las protecciones eléctricas, logrando identificar un rango
para el despeje de fallas (tiempo de operación) de entre 3.5 y 6.5 ciclos, el cual es también
dependiente del ciclo adicional requerido para la medición de la falla [40].
La cuarta observación realizada es una consecuencia de los tiempos de actualización y consulta de
las variables del sistema, i. e. la coordinación entre la escritura de valores desde DSSim y la lectura
de los mismos por parte de LabVIEW, de donde se puede concluir que la escritura de los valores de
corriente se puede leer una iteración más temprano con respecto a los valores de voltaje en caso de
no realizar una correcta coordinación de consulta de variables locales en LabVIEW.
La respuesta del banco de pruebas fue correcta para todas las fallas evaluadas y se pueden ver los
respectivos Comtrades de forma digital en los archivos de validación adjuntos. La calibración de la
ganancia del amplificador trifásico se centró sobre un valor de 1 p. u., desde DSSim. El resultado
para la falla referencial de este documento (F1_480) se puede ver en la Figura 17.
36
Figura 17. Comtrade de la falla F1_480, en la parte superior se ve la señal vista por el CT y en la parte inferior la señal
vista por el PT.
Sobre esta figura se realizó una marcación a los valores picos para los estados de voltaje, a partir de
los cuales por medio de comparación con los resultados en la Tabla 3, donde se puede comprobar
que el valor de voltaje generado en DSSim para falla es de 0.505 p. u., se logró ver un cambio
sustancial con respecto al valor medido que es de 0.377 p. u.; de igual forma hay una variación
ligeramente menor para el valor de voltaje nominal siendo originalmente 0.994 p. u., y midiendo un
valor de 0.957 p. u.
Con respecto a los tiempos respectivos al desempeño de la simulación en tiempo real se obtuvieron
50 muestras por escenario, basándose en la localización de recursos manual o automática para el
tratamiento de los hilos de procesamiento en la CompactRIO. Los resultados se muestran en la
Tabla 5 con el promedio y la varianza estándar de los indicadores.
Tiempos [μs]
Asignación manual Asignación automática
Promedio Varianza Promedio Varianza
Sin graficación 197559.4 897.518 197356.2 715.377
Con graficación 197672.0 656.580 197511.8 549.423
Tabla 5. Tiempos de desempeño de los escenarios de simulación.
Como es esperado los resultados con graficación de impedancias de secuencia produce el consumo
de un tiempo mayor, y de igual forma la asignación manual demanda un mayor tiempo de cómputo
con respecto a la automática.
10. Conclusiones El banco demostró ser una herramienta que permite la correcta evaluación de la respuesta de un
componente de protección asociado a un punto de un sistema de distribución, generando
37
información adicional y cuantitativa de parámetros de interés tales como los tiempos de operación y
actualización en el estado de la protección y el tiempo de despeje de la falla, comportamiento de la
impedancia equivalente por componentes de secuencia, y el estado de los fasores del nodo de
alimentación a la protección.
La implementación de un amplificador trifásico con un mejor tratamiento de las señales de voltaje
puede mejorar el desempeño y el alcance del banco, en tanto permita manejar una mejor calidad de
señal sobre elementos tales como composición armónica, y el valor de ganancia; i. e. manejar un
factor de ganancia definido constante a lo largo del rango de entradas permitidas, mientras se
maneja una onda constituida exclusivamente por los armónicos deseados (o con un índice THD
mínimo con respecto a la onda objetivo). Esto es dado a que la naturaleza del circuito de
amplificación vuelve no lineal a la ganancia e introduce armónicos sobre la señal de forma
dependiente a los valores de magnitud y frecuencia de la entrada, por lo que desarrollar análisis
sobre temas ligados a estas variables tales como la evaluación de ciertas funciones de protección o
teoría de la calidad de la potencia se ven comprometidas hasta la corrección de los problemas ya
mencionados.
Se determinó que una resolución aceptable para la visualización de la corriente en un nodo de falla
depende de la configuración general del CT en conjunto con la cadena de amplificación, la cual se
comienza a ver comprometida para fallas como F4_480 o F1 en donde la relación utilizada es de
2500:1 o superior, por esta razón se constituyó como margen experimental para este banco en caso
de buscar el análisis del estado nominal de un sistema a través de distintos órdenes o factores de
demanda junto con su estado de falla. En caso enfocar la evaluación al desempeño de la protección
en caso de una falla este límite es substituido por el límite de medición de la protección en cuestión.
La cantidad de procesamiento en el consumidor de información de LabVIEW comienza a ser
incidente sobre el rendimiento de la simulación en tiempo real si se le asigna un valor superior a
medio ciclo. De igual forma es recomendable la ejecución de una mayor latencia sobre el ciclo de
producción de información (con respecto al consumidor) debido a que el tipo de aplicación (HIL) se
beneficia de una priorización a la retroalimentación de los equipos reales, y el rendimiento del ciclo
de producción de información se puede calibrar con respecto al paso de simulación del software
contenedor del modelo del sistema con el objetivo manejar un ritmo de intercambio de información
conveniente para la evaluación de las funciones deseadas, sin embargo las varianzas de los tiempos
de rendimiento se disminuye debido a que el tiempo correspondiente al proceso de graficación logra
ajustar varios bucles que logran un desempeño de alto rendimiento al siguiente bucle.
Al realizar la localización de procesos de forma automática en la programación de la CompactRIO
se aumenta la eficiencia de simulación con respecto a la asignación manual de procesadores para
bucles debido a que se acomodan los hilos de ejecución o subprocesos dentro de un esquema más
óptimo, estas últimas dos condiciones se lograron comprobar por medio de la medición de los
tiempos de operación y actualización del estado de la protección.
En vista de los valores obtenidos tanto por DSSim como ETAP para corrientes y voltajes, se puede
concluir que en efecto realizar la evaluación del sistema por medio de DSSim es válido para tratar
configuraciones calculadas o configuradas originalmente en ETAP en tanto no se exceda un número
determinado de elementos pasivos hasta los puntos de falla de interés. Con este documento se
38
obtuvo una desviación del 5.5% como máximo en el caso del uso de cinco elementos de transmisión
de potencia desde la entrada de la red a la carga, valor que no se considera crítico. Adicionalmente
se destaca que los elementos que contribuyen de forma más activa a este error son los
transformadores de media y baja potencia.
Es recomendable realizar revisiones más profundas sobre la información presentada en el estándar
IEEE 242 en vista de la información resaltada sobre esta en el presente documento. De esto se hace
énfasis en que como documento descriptivo e informativo, dicho estándar maneja una muy alta
calidad, sin embargo el trabajo de edición torna secciones como ejemplos o especificaciones en
fragmentos incompletos o inconsistentes.
39
Apéndices Sección A – Paso a paso de la coordinación de protecciones, Vistas Star
A continuación se muestra el proceso del estudio de coordinación de protecciones, se muestra en el
mismo orden presentado por el estándar IEEE 242.
Figura A1. Star1 (Star TCC) 0.48kV.
40
Figura A2. Star2 (Star TCC) 0.48kV.
41
Figura A3. Star3 (Star TCC) 0.48kV.
42
Figura A4. Star4 (Star TCC) 0.48kV.
43
Figura A5. Star5 (Star TCC) 4.16kV.
44
Figura A6. Star6 (Star TCC) 4.16kV.
45
Figura A7. Star7 (Star TCC) 4.16kV.
46
Figura A8. Star8 (Star TCC) 13.8kV.
47
Figura A9. Star9 (Star TCC) 13.8kV.
48
Figura A10. Star10 (Star TCC) 138kV.
49
Sección B – Pasos intermedios y valores de calibración de los ciclos Master-Slave en LabVIEW
Figura B1. Oscilografía resultante con 8ms en el Productor y 4ms en el Consumidor con el cálculo del
coeficiente de corrección para la amplificación de corriente dentro de la estructura del consumidor.
Figura B2. Oscilografía resultante con 8ms en el Productor y 4ms en el Consumidor con el cálculo del
coeficiente de corrección para la amplificación de corriente fuera de la estructura del consumidor.
50
Figura B3. Oscilografía resultante con 10ms en el Productor y 10ms en el Consumidor.
Figura B4. Oscilografía resultante con 8ms en el Productor y 9ms en el Consumidor.
51
Figura B5. Oscilografía resultante con 5ms en el Productor y 5ms en el Consumidor
Figura B6. Oscilografía resultante con 3ms en el Productor y 4ms en el Consumidor
52
Figura B7. Oscilografía resultante con 3ms en el Productor y 3ms en el Consumidor
Figura B8. Oscilografía resultante con 2ms en el Productor y 1ms en el Consumidor, primer resultado.
53
Figura B9. Oscilografía resultante con 2ms en el Productor y 1ms en el Consumidor, segundo resultado.
Referencias [1] Institution of Electrical Engineers, “Power System Protection Vol. 1, Principles and
Components”, Second Edition. Electricity Association Services Limited, London, United Kingdom,
1997. Páginas 1-14.
[2] ANSI/IEEE 399-1997, IEEE Recommended Practice for Industrial and Commercial Power
Systems Analysis, New York, NY: IEEE Industry Applications Society.
[3] Montoya L. A., Montenegro D., Ramos G., “Adaptive Protection Testbed Using Real time and
Hardware-in-the-Loop Simulation” PowerTech (POWERTECH), 2013 IEEE Grenoble.
[4] ANSI/IEEE 242-2001, Protection and Coordination of Industrial and Commercial Power
Systems, New York, NY: IEEE Industry Applications Society.
[5] ANSI/IEEE C37.2-2008, IEEE Standard for Electrical Power System Device Function
Numbers, Acronyms, and Contact Designations, New York, NY: IEEE Power and Energy Society.
[6] Blackburn J. L., Domin T. J., “Protective Relaying Principles and Applications”, Third Edition.
Taylor & Francis group, Boca Raton, FL, 2006.
[7] ANSI/IEEE C37.96-2012, IEEE Guide for AC Motor Protection, New York, NY: IEEE Power
and Energy Society.
[8] Thomas P., Smith, P. E., “The ABC’s of overcurrent protection”, EPowerEngineering, January
2006.
54
[9] ANSI/IEEE C37.97 -1979, IEEE Guide for Protective Relay Applications to Power System
Buses, New York, NY: IEEE Power Engineering Society.
[10] ANSI/IEEE C57.91-2011, IEEE Guide for Loading Mineral-Oil-Immersed Transformers and
Step-Voltage Regulators, New York, NY: IEEE Power & Energy Society.
[11] ANSI/IEEE C57.109-1993, IEEE Guide for Liquid-Immersed Transformer Through-Fault-
Current Duration, New York, NY: IEEE Power Engineering Society.
[12] ANSI/IEEE C37.91-1985, IEEE Guide for Protective Relay Applications to Power
Transformers, New York, NY: IEEE Power Engineering Society.
[13] ANSI/IEEE C37.108-2002, IEEE Guide for the Protection of Network Transformers, New
York, NY: IEEE Power Engineering Society.
[14] Tim Erwin, Feeder protection fundamentals. ABB Protective Relay School Webinar Series,
October 29, 2013.
[15] ANSI/IEEE C57.12.01-2005, IEEE Standard General Requirements for Dry-Type Distribution
and Power Transformers, Including Those with Solid-Cast and/or Resin Encapsulated Windings,
New York, NY: IEEE Power Engineering Society.
[16] ANSI/IEEE C37.010-1999, IEEE Application Guide for AC High-Voltage Circuit Breakers
Rated on a Symmetrical Current Basis ̧New York, NY: IEEE Power Engineering Society.
[17] ANSI/IEEE C37.95-2014, IEEE Guide for Protective Relaying of Utility-Consumer
Interconnections, New York, NY: IEEE Power and Energy Society.
[18] General Electric Power Management, “GET-8048A – Relay Selection Guide”. MULTILIN,
Malvern, PA.
[19] Fonti, P. “Cahier technique no. 194 . Current Transformers: how to specify them – ECT 194”,
First Issue. Schneider Electric, February 2000.
[20] Eaton, “Fuses – Medium Voltage” Sheet 09 001. Eaton, September 2011.
[21] ANSI/IEEE 241-1990, IEEE Recommended Practice for Electric Power Systems in
Commercial Buildings, New York, NY: IEEE Industry Applications Society.
[22] ANSI/IEEE 141-1993, IEEE Recommended Practice for Electric Power Distribution for
Industrial Plants, New York, NY: IEEE Industry Applications Society.
[23] “Reglamento Técnico de Instalaciones Eléctricas – RETIE”. Ministerio de Minas y Energía
August 30, 2013.
[24] Zhong H., Ao G., Qiang J., Yang L., Zhuo B. “The Development of a Real-Time Hardware-in-
the-Loop Test Bench for Hybrid Electric Vehicles Based on Multi-Thread Technology” IEEE
International Conference on Vehicular Electronics and Safety, 2006.
55
[25] McNeal R., Belkhayat M. “Standard Tools for Hardware-in-the-Loop Modeling and
Simulation” Electric Ship Technologies Symposium, 2007. IEEE.
[26] Chen Y., Dinavahi V. “Hardware Emulation Building Blocks for Real-Time Simulation of
Large Power Grids” Industrial Informatics, IEEE Transactions on (Volume: 10, Issue: 1) January
30, 2013.
[27] Montenegro D., Ramos G. A. “Real Time Observability Analysis for Distribution Networks”.
PowerTech (POWERTECH), 2013 IEEE Grenoble.
[28] Menghal P. M., Laxmi A. J. “Real Time Simulation - Recent Progress & Challenges” Power,
Signals, Controls and Computation (EPSCICON), 2012 International Conference on.
[29] Xiao-xin Z., Zhong-xu H., Fang T., Ya-lou L., Fang L., Xin-Shou T.. “Time Control Method
on Full-Process Dynamic Real-Time Simulation of Power System with Parallel-in-Time-Space”
Power System Technology (POWERCON), 2010 International Conference on
[30] Podmore R., Robinson M. R. “The Role of Simulators for Smart Grid Development” Smart
Grid, IEEE Transactions on (Volume: 1, Issue: 2) August 09, 2010.
[31] Tatcho P., Zhou Y., Li H., Liu L. “A Real Time Digital Test Bed for a Smart Grid Using Real
Time Digital Simulators (RTDS)” Power Electronics for Distributed Generation Systems (PEDG),
2010 2nd IEEE International Symposium on.
[32] Dufour C., Andrade C., Bélanger J. “Real-Time Simulation Technologies in Education: a Link
to Modern Engineering Methods and Practices” Proceedings of the 11th International Conference
on Engineering and Technology Education (INTERTECH 2010), March 7, 2010.
[33] Tang G. “Power System Fault Modeling/Simulation” North Atlantic Test Workshop (NATW),
2014 IEEE 23rd.
[34] Bravo E., Torres E. S., Ramos G. A. “Coordination of Overcurrent Relays in an Oil Field
Electric Distribution System with On-Site Generation” Industry Applications Society Annual
Meeting, 2013 IEEE.
[35] Contreras A. F., Ramos G. A., Ríos M. A. “Methodology and Design of an Adaptive
Overcurrent Protection for Distribution Systems with DG” International Journal of Electrical &
Computer Sciences IJECS-IJENS Vol.: 12 No: 05.
[36] Gao Z., Wang T., Chen Q. “Research and Development of Simulation and Training Systems of
Protective Relaying Based on Component” Innovative Smart Grid Technologies - Asia (ISGT
Asia), 2012 IEEE.
[37] Ren J., Kezunovic M. “Modeling and Simulation Tools for Teaching Protective Relaying
Design and Application for the Smart Grid” Modern Electric Power Systems (MEPS), 2010
Proceedings of the International Symposium.
56
[38] Celeita D., Ramos G. “Heterogeneous Platform for IEDs Connection on a Fault Location
Engine of Distribution Systems with DG using DSSim-PC” unpublished.
[39] Celeita D., Zambrano S., Ramos G. “Fault Location Framework for Distribution Systems with
DG Using DSSim-PC” Transmission & Distribution Conference and Exposition - Latin America
(PES T&D-LA), 2014 IEEE PES , vol., no., pp.1,6, 10-13 Sept. 2014.
[40] Beckwith electric. “Recloser Control M‑7679 specifications”, obtained from the website:
http://www.beckwithelectric.com/docs/specs/M-7679-SP.pdf on November 15, 2014.
![Sulzerallee *UÑ]HVSLW] 1 Erschliessung A %UÑFNHQSODW]](https://img.pdfslide.net/doc/110x75/61ef09fb4aa4b75366296f6e/sulzerallee-uhvslw-1-erschliessung-a-ufnhqsodw.jpg)
