Ecualizador de audio con control digital · Ecualizador de audio con control digital Javier Campo Gonz´alez F´elix Menc´ıas Morante JT 10 13 de enero de 2005

Ecualizador de audio con control digital

Javier Campo Gonzalez Felix Mencıas Morante JT 10

13 de enero de 2005

Indice general

1. Introduccion 6

2. Subsistema digital 72.1. Pulsadores con filtro antirrebote y monoestable . . . . . . . . . . . . . . . 7

2.1.1. Diseno . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72.1.2. Medidas en el laboratorio . . . . . . . . . . . . . . . . . . . . . . . 8

2.2. Contador de banda y montaje de uno de los displays . . . . . . . . . . . . 102.2.1. Diseno . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102.2.2. Medidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.3. Contadores de ganancia, montaje del display restante y verificacioncompleta del subsistema digital . . . . . . . . . . . . . . . . . . . . . . . . 162.3.1. Diseno . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162.3.2. Medidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2.4. Simulacion de la parte digital . . . . . . . . . . . . . . . . . . . . . . . . . 20

3. Subsistema analogico 233.1. Acondicionador de senal . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3.1.1. Diseno . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233.1.2. Medida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263.1.3. Simulacion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

3.2. Banco de filtros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273.2.1. Filtro paso bajo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303.2.2. Filtro paso alto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333.2.3. Filtro paso banda . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

3.3. Sumador e interruptores analogicos . . . . . . . . . . . . . . . . . . . . . . 403.3.1. Diseno . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 403.3.2. Medidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

3.4. Amplificador de potencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433.4.1. Diseno . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433.4.2. Medidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

3.5. Medidor de nivel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443.5.1. Diseno . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443.5.2. Medidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

1

INDICE GENERAL 2

4. Mejoras 484.1. Aumento del numero de niveles de ganancia . . . . . . . . . . . . . . . . . 484.2. Contador de banda no cıclico . . . . . . . . . . . . . . . . . . . . . . . . . 494.3. Aumento del numero de LED del medidor de nivel . . . . . . . . . . . . . . 494.4. Simulacion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494.5. Diseno en placa de circuito impreso . . . . . . . . . . . . . . . . . . . . . . 49

A. Esquematicos 54

Indice de cuadros

2.1. Tabla de verdad del contador de banda . . . . . . . . . . . . . . . . . . . . 122.2. Tabla de verdad del Enable de banda . . . . . . . . . . . . . . . . . . . . . 122.3. Tabla de verdad del enable de banda . . . . . . . . . . . . . . . . . . . . . 132.4. Tabla de verdad del enable de ganancia . . . . . . . . . . . . . . . . . . . . 162.5. Tabla de verdad de la habilitacion de los contadores . . . . . . . . . . . . . 172.6. Tabla de verdad de la senal de limitacion . . . . . . . . . . . . . . . . . . . 182.7. Tabla de verdad de los contadores . . . . . . . . . . . . . . . . . . . . . . . 18

3.1. Medidas del adaptador de impedancia . . . . . . . . . . . . . . . . . . . . . 273.2. Medidas del filtro paso bajo . . . . . . . . . . . . . . . . . . . . . . . . . . 323.3. Medidas del filtro paso alto . . . . . . . . . . . . . . . . . . . . . . . . . . 363.4. Medidas del filtro paso banda . . . . . . . . . . . . . . . . . . . . . . . . . 393.5. Calculos de las resistencias para el sumador . . . . . . . . . . . . . . . . . 413.6. Ganancias de la etapa sumadora . . . . . . . . . . . . . . . . . . . . . . . . 413.7. Niveles de ganancia medidos en la etapa sumadora . . . . . . . . . . . . . . 43

3

Indice de figuras

2.1. Pulsador antirrebotes con disparador de Schmidt . . . . . . . . . . . . . . 82.2. Circuito antirrebotes conectado al monoestable . . . . . . . . . . . . . . . 92.3. Diagramas de estados del contador de banda . . . . . . . . . . . . . . . . . 102.4. Esquema de los multiplexores 74HC153 . . . . . . . . . . . . . . . . . . . . 112.5. Esquema de los multiplexores 74HC157 . . . . . . . . . . . . . . . . . . . . 112.6. Circuito del enable de banda . . . . . . . . . . . . . . . . . . . . . . . . . . 132.7. Circuito del contador de banda . . . . . . . . . . . . . . . . . . . . . . . . 152.8. Circuito del enable de ganacia . . . . . . . . . . . . . . . . . . . . . . . . . 172.9. Circuito del contador de ganancia . . . . . . . . . . . . . . . . . . . . . . . 192.10. Forma de simular una pulsacion . . . . . . . . . . . . . . . . . . . . . . . . 212.11. Pantalla del editor de estımulos . . . . . . . . . . . . . . . . . . . . . . . . 212.12. Simulacion de la parte digital . . . . . . . . . . . . . . . . . . . . . . . . . 22

3.1. Esquema circuital del adaptador de entrada . . . . . . . . . . . . . . . . . 243.2. Diagrama de bode del acondicionador de senal . . . . . . . . . . . . . . . . 263.3. Ganancia del adaptador de entrada . . . . . . . . . . . . . . . . . . . . . . 283.4. Simulacion del adaptador de senal . . . . . . . . . . . . . . . . . . . . . . . 293.5. Filtro paso bajo Shallen Key . . . . . . . . . . . . . . . . . . . . . . . . . . 293.6. Bode del filtro paso bajo teorico . . . . . . . . . . . . . . . . . . . . . . . . 313.7. Modulo y fase medidas del filtro paso bajo . . . . . . . . . . . . . . . . . . 333.8. Fase y modulo del filtro paso bajo simulado . . . . . . . . . . . . . . . . . 343.9. Esquema circuital del filtro paso alto . . . . . . . . . . . . . . . . . . . . . 343.10. Diagrama de Bode del filtro paso alto . . . . . . . . . . . . . . . . . . . . . 353.11. Medidas del filtro paso alto . . . . . . . . . . . . . . . . . . . . . . . . . . 363.12. Simulacion del filtro paso alto . . . . . . . . . . . . . . . . . . . . . . . . . 373.13. Esquema circuital del filtro paso banda . . . . . . . . . . . . . . . . . . . . 383.14. Diagrama de Bode del filtro paso banda . . . . . . . . . . . . . . . . . . . 393.15. Simulacion del filtro paso banda . . . . . . . . . . . . . . . . . . . . . . . . 403.16. Amplificador a la salida del sumador . . . . . . . . . . . . . . . . . . . . . 413.17. Esquema del demultiplexor 4051 . . . . . . . . . . . . . . . . . . . . . . . . 423.18. Esquema circuital del amplificador de potencia . . . . . . . . . . . . . . . . 433.19. Circuito rectificador del medidor de nivel . . . . . . . . . . . . . . . . . . . 453.20. Esquema circuital del circuito comparador del medidor de nivel . . . . . . 46

4

INDICE DE FIGURAS 5

4.1. Cara superior de la PCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514.2. Cara inferior de la PCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Capıtulo 1

Introduccion

La elaboracion de esta memoria se enmarca en la asignatura Laboratorio de CircuitosElectronicos (LCEL), del tercer curso de grado de la E.T.S.I.Telecomunicacion de laUniversidad Politecnica de Madrid.

Para este ano, la practica consiste en la elaboracion de un ecualizador de audio de tresbandas, controlado por circuitos digitales. A lo largo de esta memoria, iremos detallandocada una de las partes de las que consta nuestro ecualizador, ası como los componenetesy valores que hemos utilizado.

A tıtulo informativo, decir que dicho documento ha sido elaborado con LATEX.

Palabras claveLaboratorio de Circuitos Electronicos, LCEL, Ganancia variable,Control Digital,Ecualizador.

6

Capıtulo 2

Subsistema digital

El subsistema digital abarca todos los circuitos destinados al ajuste de la ecualizacionası como de la visualizacion del estado de los diferentes elementos (contador de banda ycontador de ganancia).

Tambien es el mecanismo de interaccion con el subsistema analogico, por lo quecontara con una unidad de control que sea capaz de memorizar el valor de la gananciaasignada a las distintas bandas.

La tecnologıa utilizada para su desarrollo ha sido la tecnologıa CMOS, siguiendocriterios de consumo y potencia (y recomendaciones en el enunciado de la practica [1]).Tambien hemos tratado de respetar esta decision y no integrar chips de otras familiaspara evitar problemas de incompatibilidad.

En las siguientes secciones trataremos en profundidad el diseno y posterior montajede cada uno de los modulos integrantes de dicho sistema; ası como esquemas de sufuncionamiento y medidas fısicas de sus repuestas.

2.1. Pulsadores con filtro antirrebote y monoestable

2.1.1. Diseno

En la primera semana nuestro trabajo se centra en el diseno y montaje de los pulsadoresantirrebotes y del monoestable.

En primer lugar, abordamos el diseno de los pulsadores. Debemos disenar un circuitode tal forma que al pulsar uno de los botones, se genere un pulso de reloj que aumente odisminuya la cuenta de la banda o la ganancia; dependiendo del pulsador que activemos.Para ello utilizaremos disparadores de Schmidt (74HC14), los cuales emiten un flancocada vez que se cambia la tension a su entrada. El circuito quedara como vemos en lafigura 2.1.

7

CAPITULO 2. SUBSISTEMA DIGITAL 8

Figura 2.1: Pulsador antirrebotes con disparador de Schmidt

El valor de las resistencias y del condensador deben ser tales que la constante de tiempode carga del condensador sea mayor que la de descarga, y esta ultima suficientementepequena para tener un flanco sin rebotes y abrupto. Decidimos que nuestra constante detiempo de carga del condensador sera de 1ms, y la de descarga de 0.1ms De esta forma,los calculos teoricos para las resistencias son: R1 = 1, 2KΩ; R2 = 10KΩ y C = 100nF 1.Ası, las constantes de carga y descarga seran:

τc = (R1 + R2) C = 1, 12ms

τd = R1C = 0, 12ms

Tras los disparadores de Schmidt, colocaremos puertas OR, como se muestra en lafigura 2.2, para que accionando el pulsador que sea, el circuito me genere el pulso de relojque necesitamos. Tras las puertas, colocaremos un monoestable para tener controlada laanchura de pulso que posteriormente utilizaremos en los contadores de ganancia y en elcircuito que se encargara de la cuenta de la banda.

El ancho del pulso de reloj vendra determinado por el tiempo de retardo de las puertasque coloquemos antes de los biestables, y del tiempo de setup de los mismos; por loque el ajuste de dicho pulso, teniendo en cuenta las especificaciones del fabricante 2,sera aproximado a 1 ms.

Haciendo calculos llegamos a los valores necesarios, RmCm = 10−3s por lo que podemosconseguir el ancho de pulso con una resistencia de 100KΩ y con un condensador de 100nF .

2.1.2. Medidas en el laboratorio

En el laboratorio tratamos de ver si el circuito de los pulsadores y los disparadoresfuncionaban correctamente, para lo cual alimentamos el circuito; utilizamos el osciloscopioen modo digital y estudiamos los flancos producidos por el accionamiento de los pulsadores.

1Una vez adaptados a las resistencias y condensadores que se comercializan.2Acudimos al catalogo del fabricante,que podemos encontrar en [3]


Figura 2.2: Circuito antirrebotes conectado al monoestable

Medimos la senal antes y despues del filtro antirrebote y observamos como son eliminadoslos pequenos rebotes producidos al accionar el pulsador. Tambien observamos la senal trasel disparador, y medimos los tiempos de subida y bajada, obteniendo valores aproximadosa los calculados teoricamente:

tsubida = 3ms

tbajada = 0,3ms

Tras medir la senal en los disparadores, situamos la sonda despues del monoestable yvemos el pulso producido, cuyo ancho es de 1ms, obtenido en el diseno.


2.2. Contador de banda y montaje de uno de los

displays

2.2.1. Diseno

En la segunda semana, el objetivo es el diseno del contador de banda utilizandobiestables tipo D. Segun las especificaciones, debemos disenar un contador de tres bandascon lımite de cuenta. Primero determinamos los estados que tendremos y sus transicionesdependiendo de las senales que reciba; que en el caso de los biestables son el ENABLE yUP/DOWN. Y para implementarlo, calculamos la tabla de verdad que podemos ver en la

Figura 2.3: Diagramas de estados del contador de banda

tabla 2.1.

Y mediante Karnaugh sacamos las expresiones de D2 y D1:

D2 = Y2 · Y1 · EN + Y2 · Y1 · EN · UD + Y2 · Y1 · EN · UD

D1 = Y2 · Y1 · EN + Y2 · Y1 · EN · UD + Y2 · Y1 · EN · UD

Como simplificacion, a la hora de implementar el circuito, optamos por usar multiplexoresde 2 entradas (como el 74HC157); y de 4 entradas (como el 74HC153); lo que permite unamejor distribucion de los componentes en la placa, y el consiguiente ahorro en espacio;como podemos ver en las figuras 2.4 y 2.5.

Como se observa, hacemos uso de dos senales (Enable de banda y Up/Down) quetodavıa no hemos definido. La senal Up/Down es la senal Baja Banda (activa a nivelalto), de tal forma que cuando BB no esta activada, el contador cuenta hacia arriba;mientras cuando esta activa, el contador cuenta hacia abajo. La otra senal (Enable debanda) es activa a nivel bajo y dependera de las senales generadas por los disparadores;es decir, cuando pulsemos o bien Sube Banda, o bien Baja Banda, el enable se activara, ypor consiguiente los biestables seran habilitados e incrementaran la cuenta una vez llegue


Figura 2.4: Esquema de los multiplexores 74HC153

Figura 2.5: Esquema de los multiplexores 74HC157


Enable Up/Down Estado Q(t) Estado Q(t+1) Biestables D(t)

E# U#/D Y2 Y1 Y2 Y1 D2 D1

0 0 0 0 0 1 0 10 0 0 1 1 0 1 00 0 1 0 1 0 1 00 0 1 1 X X X X0 1 0 0 0 0 0 00 1 0 1 0 0 0 00 1 1 0 0 1 0 10 1 1 1 X X X X1 0 0 0 0 0 0 01 0 0 1 0 1 0 11 0 1 0 1 0 1 01 0 1 1 X X X X1 1 0 0 0 0 0 01 1 0 1 0 1 0 11 1 1 0 1 0 1 01 1 1 1 X X X X

Cuadro 2.1: Tabla de verdad del contador de banda

el flanco de reloj. Ademas, como medida de seguridad, decidimos que si pulsamos a la veztanto el boton de subir banda y el de bajar, no se active en enable de banda. La tabla deverdad del Enable de banda la podemos ver en la tabla 2.2.

Sube Banda Baja Banda Enable Banda#0 0 10 1 01 0 01 1 1

Cuadro 2.2: Tabla de verdad del Enable de banda

La funcion es En bd = SB ·BB + SB ·BB; la cual conocemos como NOR exclusiva.Por lo tanto, podremos resolver nuestro problema mediante la colocacion de una puertaXNOR. Debido a que no encontramos dicha puerta en el mercado, nos vemos obligadosa redisenar el circuito de Enable. Ahora bien, esta vez disenamos el circuito de tal formaque al pulsar conjuntamente dos de los cuatro pulsadores, los biestables no son activados,y por lo tanto la cuenta no se ve afectada.

La nueva tabla de verdad para el enable de banda la ponemos ver en la tabla 2.3; y lafuncion quedara como:

En bd = SG ·BG · SB ·BB + SG ·BG · SB ·BB


Sube Ganancia Baja Ganancia Sube Banda Baja Banda En bd#0 0 0 0 10 0 0 1 00 0 1 0 00 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 11 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1

Cuadro 2.3: Tabla de verdad del enable de banda

Y para implementar dicho circuito utilizamos una puerta OR y un multiplexor de 4entradas (74HC153), que podemos ver en la figura 2.6.

Figura 2.6: Circuito del enable de banda

Por ultimo nos queda pensar en la forma que resetearemos los biestables para quecada vez que conectemos la alimentacion, el contador de banda se ponga a cero. Para ellodisenamos un circuito de reset que ira conectado a la entrada de clear de los biestables. Elcircuito de reset estara compuesto por un condensador y una resistencia y funcionara de talmanera que al alimentar el circuito, activemos la senal de clear”durante un corto espaciode tiempo. Decidimos poner una resistencia de 100KΩ y un condensador de 2, 2nF ; conlo que tendremos una τ = 0, 22ms.

Una vez disenados los biestables necesitamos visualizar el estado en que se encuentran,ya que eso nos determinara que banda es la que esta siendo tratada. Para ello vamos a


utilizar un visualizador de siete segmentos, en el cual observaremos en que banda nosencontramos en cada momento (como aclaracion determinaremos que los indicadores denuestras bandas seran: ”0”para la banda inferior o graves, 1 para la del medio, y 2 parala banda superior o agudos). Para transmitir los datos al visualizador necesitamos undecodificador que reciba la informacion de los biestables, y se la transmita al visualizador;de tal manera que si estoy en el estado 2, pueda ver un 2. En este caso el decodificador aBCD utilizado es el 74HC4511, por lo que tendremos que intercalar resistencias de 220Ωentre sus salidas y los LED correspondientes (nosotros hemos solucionado el problemamediante el uso de un array de resistencias de dicho valor). El diseno completo delcontador de banda se presenta en la figura 2.7. En ella, se observa la interconexion entrelos biestables y el decodificador a BCD.

La interconexion entre el decodificador y el visualizador viene determinada por laindicacion de cada patilla. Ası, como observamos en el esquema anterior, el decodificadortiene varias salidas nombradas con letras de la a a la g, que hay que conectar a las entradasdel visualizador con el mismo nombre.

Para que el visualizador funcione correctamente, debemos intercalar resistencias entreel decodificador y los LED de dicho visualizador. La tension en los diodos LED debe serde 0.6 V para que se ilumine. Si suponemos que la corriente que circula por ellos es de20 mA y sabemos que la diferencia entre el catodo y el anodo es de 5 V, las resistenciasbuscadas tendran un valor de:

R =Vcc − Vγ

Iest=

4, 4V

20mA= 220Ω

2.2.2. Medidas

Con el diseno sobre la mesa, montamos el circuito del contador y verificamos el montajeviendo que el dıgito mostrado por el visualizador concuerda con el valor que tendrıa quemostrar.

Comprobamos que los biestables funcionan correctamente, incrementando ydecrementando el numero de banda segun le indicamos; y respetando la limitacion decuenta impuesta en el diseno. Pero detectamos un error: cuando nos encontramos en ellımite superior del numero de la banda (en la banda superior ”2”), si avivamos algunode los pulsadores de ganancia, el contador se nos vuelve a la posicion ”0”. Despues deir aislando el problema mediante la prueba de los diferentes dispositivos desde la salida(visualizador) hacia la entrada (pulsadores), descubrimos que el error es causado por unfallo en el diseno, ya que una de las patas del multiplexor 74HC157 que deberıa estaralimentada se encuentra derivada a masa. Solucionado el contratiempo continuamos conla verificacion y concluimos que el montaje funciona segun lo previsto y calculado.


Figura 2.7: Circuito del contador de banda


2.3. Contadores de ganancia, montaje del display

restante y verificacion completa del subsistema

digital

2.3.1. Diseno

En estas dos ultimas semanas de contenido digital de la practica, nuestro cometidoes el diseno y posterior introduccion en el circuito general de los contadores de ganancia,ası como el montaje del segundo visualizador y la verificacion completa de toda la partede control digital del sistema.

Segun especificaciones, debemos tener al menos 4 niveles de ganancia en cada bandamas el MUTE; por lo que necesitamos contadores de tres bits (nosotros tomaremos 8niveles de ganancia, 7 y el MUTE). Los contadores que utilizaremos seran los 74HC191,ya que tienen entrada sıncrona de up/down.

El sistema va a estar compuesto por 3 contadores, que seleccionaremos con los bitsdel contador de banda. Esto lo realizaremos mediante un decodificador 2 a 4 (74HC139),de tal manera que al elegir una banda, se genera una senal de seleccion activa a nivelbajo que formara parte del circuito de habilitacion de cada contador, como vemos en lafigura 2.9.

Tambien obtendremos otra senal que denominaremos como Enable de ganancia, quesera activa a nivel bajo, que nos determinara (junto con la senal de seleccion y una senalde limitacion de cuenta que comentaremos posteriormente) cuando hay que activar elcircuito de cuenta de ganancias y que contador debe ser el habilitado, cuya tabla deverdad podemos ver en la tabla 2.4. Como vemos, para su implementacion sera necesaria

Sube Ganancia Baja Ganancia Enable Ganancia0 0 10 1 01 0 01 1 0

Cuadro 2.4: Tabla de verdad del enable de ganancia

una puerta NOR. Pero para evitar sobrecargar nuestro diseno de circuitos integrados, yaprovechando que tambien usamos integrados con varias puertas OR y NOT, optamospor esta segunda opcion, cuyo circuito podemos ver en la figura 2.8. La inclusion de unapuerta mas no nos afecta de forma negativa en los diagramas de tiempos.

Como hemos dicho con anterioridad,la habilitacion de cada contador estara determinada por las senales citadas (seleccion,enable de ganancia y limitacion); de tal manera que el contador se habilitara cuando


Figura 2.8: Circuito del enable de ganacia

Seleccion Enable gan Limitacion Habilitacion0 0 0 10 0 1 00 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1

Cuadro 2.5: Tabla de verdad de la habilitacion de los contadores

las senales de seleccion y enable de ganancia esten activadas, y la senal de limitaciondesactivada. Su tabla de verdad la podemos ver en la figura 2.5

Por tanto, vemos que la expresion de la senal de habilitacion es:

Habilitacion = Seleccion + Enable ganancia + Limitacion

Para implementarlo recurrimos al multiplexor de 4 entradas 74HC153.

Para terminar con el diseno del contador de ganancia, debemos limitar la cuenta parano tener contadores cıclicos. En nuestro caso utilizamos las senal de baja ganancia, y losbits que nos determinan la ganancia, de tal manera que si los bits que tenemos son 000 yla senal baja ganancia se activa, el contador se queda en el estado 000; y si los bits quetenemos son 111, el contador no cambiara de estado a menos que se active la senal bajaganancia, que hara al contador decrementar la cuenta. La tabla de verdad de esta senalde limitacion se muestra en la tabla 2.6.

Ası, la senal de limitacion (activa a nivel bajo) se expresara de la siguiente manera:

Limitacion = (BG + g2 + g1 + g0)(BG + g2 + g1 + g0)

La implementacion de esta senal se realizara por medio de un decodificador 2 a 4 74HC139y un multiplexor de 4 entradas 74HC153. Su esquema puede verse en la figura 2.9. La


Baja Gan g2 g1 g0 Limitacion0 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 11 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1

Cuadro 2.6: Tabla de verdad de la senal de limitacion

Senaldehabilitacion Up/Down Qc(t) Qb(t) Qa(t) Qc(t + 1) Qb(t + 1) Qa(t + 1)1 X Qc Qb Qa Qc Qb Qa0 0 0 0 0 0 0 10 0 0 0 1 0 1 00 0 0 1 0 0 1 10 0 0 1 1 1 0 00 0 1 0 0 1 0 10 0 1 0 1 1 1 00 0 1 1 0 1 1 10 0 1 1 1 1 1 10 1 0 0 0 0 0 00 1 0 0 1 0 0 00 1 0 1 0 0 0 10 1 0 1 1 0 1 00 1 1 0 0 0 1 10 1 1 0 1 1 0 00 1 1 1 0 1 0 10 1 1 1 1 1 1 0

Cuadro 2.7: Tabla de verdad de los contadores


Figura 2.9: Circuito del contador de ganancia


tabla de verdad de los contadores esta en la tabla 2.7.

A la hora de implementarlo nos encontramos con que no existen contadores de 3 bits;por lo que utilizamos contadores de 4 bits (74HC191), prescindiendo del bit de salida massignificativo. Tambien debemos notar que al principio disenamos un circuito de limitacionpara cada contador, pero al ver que era la misma senal (seleccionada por el contador debanda), optamos por hacer un unico circuito de limitacion que afectarıa solo al contadorque estuviese activo en cada momento. El esquema completo del contador de gananciaası como el circuito de limitacion y la interconexion entre todos los dispositivos quedara dela siguiente forma:

Tras haber disenado los contadores, nos queda por determinar su reseteo, es decir, queal alimentar el circuito los contadores se pongan a cero automaticamente. Para solucionareste problema empleamos la entrada de load(activa a nivel bajo) de los contadores:ponemos todas las entradas de carga a tierra, y conectamos la senal de reset a la entradade load. De esta manera, al alimentar el circuito, la senal de reset vale cero, lo cual activael load del contador, que carga los ceros de la entrada.

Por ultimo nos queda montar el display con el que visualizaremos el valor de laganancia. Dicho cometido lo resolveremos de la misma forma que en el caso del contadorde banda, teniendo en cuenta que en este caso tenemos tres valores (correspondientes alas tres bandas) de los que tendremos que presentar unicamente uno.

Para ello situaremos antes del decodificador de BCD de 7 segmentos 3 multiplexorescontrolados por los bits de banda, que nos daran en cada momento el valor de la gananciaasociado a la banda en la que nos encontramos.

2.3.2. Medidas

Tras montar el circuito digital completo verificamos el funcionamiento viendo en primerlugar que los contadores se inicializan a cero al aplicar alimentacion al circuito. Ası mismotambien observamos como cambia el visualizador de las ganancias al cambiar de banda:asignamos a cada banda un nivel de ganancia igual al numero que asignamos a cadabanda (Banda 0 Ganancia 0, Banda 1 Ganancia 1; y Banda 2 Ganancia 2). Al alcanzarla ganancia maxima y tratar de incrementarla el visualizador permanece sin cambiar (talcomo disenamos los lımites de cuenta), y lo mismo ocurre cuando estamos en MUTE ytratamos de decrementar el nivel de ganancia.

2.4. Simulacion de la parte digital

Para asegurarnos del funcionamiento de nuestro diseno, procedemos a simular nuestrocircuito digital. Al ser un circuito digital, las simulaciones que podemos hacer son bastante


Figura 2.10: Forma de simular una pulsacion

Figura 2.11: Pantalla del editor de estımulos

simples, y estan basadas en ver que los bit de banda y de ganancia son los correctos antedeterminadas pulsaciones de los diversos botones.

Cierta complejidad tiene la simulacion de los botones. Una opcion es la que observamosen la figura 2.10, basada en un reloj digital cuya frecuencia la definimos manualmente,junto con un interruptor que se abre en un determinado momento, teniendo comosalida un buffer triestado. En paralelo al reloj digital ponemos otro interruptor puestoa alimentacion, de esta forma conseguimos simular 1 pulsacion (pulsacion y soltado delboton) para 1 solo boton. Es facil pensar que esta forma es muy primitiva y engorrosa,por lo que obtamos por la solucion adecuada: estımulos.

Utilizando el PSpice Stimulus Editor 3, creamos un archivo en el que definimos cuatroestımulos, uno para cada boton (sube banda, baja banda, sube ganancia y baja ganancia);y les asignamos valores a lo largo del tiempo entre 0 y alta impedancia. Damos estos valorespues cuando el pulsador esta accionado, estamos poniendo el cierto a masa; y cuando noesta pulsado, presenta alta impedancia. De esta forma, nos quedarıa una pantalla comoqueda en la figura 2.11.

Tras este punto, procedemos a simular el circuito digital, como podemos ver en lafigura 2.12. En ella podemos ver los estimulos sube banda, baja ganancia... Ademas,

3Perteneciente al paquete Orcad


Figura 2.12: Simulacion de la parte digital

vemos los valores que toman b0, b1, g0, g1 y g2; ası como la senal de nuestro reloj.

Capıtulo 3

Subsistema analogico

El subsistema analogico consta desde la entrada de musica de nuestro equipo hasta lasalida, integrando el adaptador de senal, los filtros necesarios para separar las tres bandasde ecualizacion, el sumador de senales (siendo en esta parte donde integramos la partedigital y la parte analogica), la etapa de potencia y el medidor de nivel. Tambien haremosuna mencion especial al sistema de alimentacion.

A continuacion, trataremos cada una de las partes de forma individualizada,justificando los valores y componentes que hemos empleado en la fase de diseno, ası comolas rectificaciones y observaciones que aplicamos al medir en el laboratorio.

3.1. Acondicionador de senal

Como fuente de audio de nuestro equipo, emplearemos un discman externo alimentadoa pilas, evitando de esta forma conectar a la red electrica y que tengamos problemas dereferencia de masa, con el consecuente ruido. Viendo las especificaciones de nuestra fuentede audio, vemos que tiene una impedancia de salida de 45Ω, y midiendo con la sonda paraunas condiciones normales de volumen, obtenemos una senal en torno a los 200mV. Pero alser una medida en abierto, cuando conectemos nuestra fuente de audio al adaptador, dichatension se dividira en dos si la impedancia de entrada de la etapa adaptadora coincide conla impedancia de salida del discman, y ası intentaremos que sea. Por tanto, estimamosque a nuestro ecualizador le llegara una senal de 100mV. de pico. Conocidos estos datos,procedemos a la parte de diseno.

3.1.1. Diseno

Para el acondicionador de senal, seguiremos el esquema propuesto en [1], el cualpodemos ver en la figura 3.1, y que incluye un amplificador de la senal recibida junto con

23

CAPITULO 3. SUBSISTEMA ANALOGICO 24

un filtro paso alto para eliminar una posible componente continua que nos pueda llegarde la fuente de audio. Puede verse como no empleamos el potenciometro aconsejado en elenunciado, ya que no consideramos necesario precisar tanto la ganancia del amplificador.Por tanto, los parametros de interes de esta etapa son la impedancia de entrada, laganancia y la frecuencia de corte del filtro.

Figura 3.1: Esquema circuital del adaptador de entrada

La impedancia de entrada es sencilla de calcular, pues aplicando el principio delcortocircuito virtual, podremos ver como dicha impedancia es el conjunto en serie deR1 y C, puesto en paralelo con R, y por tanto que:

Zin =R (R1 + 1/jwC)

R + R1 + 1/jwC

y como queremos que esta impedancia sea del orden de los 45Ω, esto es, pequena;podrıamos aproximar la formula anterior diciendo que R << R1 + 1/jwC, y por tanto,la expresion de la impedancia de entrada serıa:

Zin ≈ R (3.1)

Para el calculo de la ganancia, recurrimos al analisis por nudos en la patilla negativadel operacional, y aplicando el principio del cortocircuito virtual, obteniendo:

Vi

R1 + 1/jwC=

−Vo

R2 + P1

expresion que se puede ajustar a:

Av =Vo

Vi

= −C (R2 + P1)jw

1 + jw1/CR1

(3.2)

donde puede verse que no importa si eliminamos el potenciometro P1 siempre queajustemos bien la resistencia R2.


De la expresion (3.2), sabemos por teorıa1 que la pulsacion2 del polo esta a:

fp =1

2πCR1

(3.3)

Con estos calculos teoricos, estamos en condiciones de comenzar los calculos.

La impedancia de entrada de nuestro equipo ha de coindicir con la impedancia de salidadel discman, que hemos dicho que son 45Ω, y de (3.1) resulta trivial ver que R = 45Ω. Perono olvidemos que en el proceso de prueba de nuestro diseno, emplearemos el generador desenales del laboratorio como fuente, el cual tiene una impedancia de salida de 50Ω. Siendola diferencia pequena, y adecuandonos a la escala de resistencias comerciales, obtamos poruna solucion intermedia que es R=47Ω

En lo que respecta a la ganancia, la senal a la entrada tiene una amplitud de 100mVde pico. Teniendo en cuenta tambien el margen dinamico con el que trabajamos, que esalgo inferior a los 5V., obtaremos por trabajar con una senal de 1V de pico, que es losuficientemente grande para poder realizar mediciones correctas en el osciloscopio; y losuficientemente pequena como para no saturar el margen dinamico. De esta forma, laganancia de la etapa adaptadora es Av=10.

A la entrada de la etapa adaptadora, tenemos una senal de 100mV (40dBm), y elinteres del filtro es anular la componente continua (f = 0Hz). Segun esto, si estimamosnuestra frecuencia de corte a fc=15Hz., resulta facil analizar la tension a 0, 15Hz, ya queson 2 decadas mas abajo. Como la ganancia a frecuencias medias es de 20dB, y por ser unfiltro de orden 1, a partir del polo la ganancia cae con razon 20dB/decada, a la frecuenciade estudio tendrıamos una ganancia de −20dB Si estos datos los combinamos con nuestrasenal de entrada, obtenemos que 40dBm + (−20dB) = 20dBm, que se corresponen a10mV a 0, 15Hz, por lo que podemos considerar como valida la frecuencia de nuestropolo.

Deducidos los datos anteriores, y aplicando las ecuaciones (3.2) y (3.3), obtenemos elsistema:

C = 0,1R2

1CR1

= 30π

que asumiendo que C=1µF, que se ajusta a un valor comercial, obtenemos unos valoresde resistencias razonables: R2=100KΩ y R1 = 10, 610KΩ que lo ajustamos al valorcomercial R2=10KΩ.

Y basandonos en estos calculos, el diagrama de Bode para la etapa adaptadoraquedarıa como vemos en la figura 3.2.

1Vease [2]2No confundir cuando estamos hablando de pulsacion, w, a cuando lo hacemos de frecuencia, f ; aunque

ambos terminos esten relacionados por w = 2πf


Figura 3.2: Diagrama de bode del acondicionador de senal

3.1.2. Medida

Una vez montado el circuito, nos disponemos a realizar las medidas correspondientespara verificar su buen funcionamiento. El procedimiento consiste en poner a la entradauna sinusoide de la frecuencia deseada producida por el generador de funciones, y medira la salida del acondicionador de senal. Cabe destacar que las frecuencias para lasque tomemos una medida, han de tener una districion logarıtmica, en vez de linear.Esto es, empezamos mediendo de decada en decada (1Hz,10Hz,100Hz,1KHz...). Comoseguramente queramos mayor precision en una determina decada, pues medimos en octavaen octava dentro de dicha decada (200KHz,400KHz,800KHz por ejemplo). Si ademasqueremos precisar mas todavıa, podemos emplear otro factor multiplicativo, por ejemplox1, 5.

Segun los calculos que hemos realizado, para una entrada de 100mV debemos tener 1Va la salida a frecuencias superiores a la frecuencia del polo, 15KHz. Es mas, sabemos porteorıa que el diagrama de Bode es una aproximacion basandose en lıneas rectas que tiene sumaximo error a la frecuencia de un polo, que en caso de ser simple, dicho error son +3dB.Por tanto, la tension de salida a 15KHz es 1V → 60dBm− 3dB = 57dBm → 0, 707V .

Una vez que conocemos los valores esperados, procedemos a su medida, obteniendo losresultados que vemos en la tabla 3.1. Recalcar que el principal objetivo de esta etapa eseliminar la componente continua manteniendo una ganancia constante en las frecuenciasde interes, no seguimos el criterio dado anteriormente para la asignacion de frecuenciasen las que tomaremos muestras. Y en base a las medidas realizadas, representamos laganancia de la etapa respecto la frecuencia en la figura 3.3, en las que podemos ver quese ajustan de forma correcta a los valores esperados.


Frecuencia (Hz) Tension de salida (V ) Ganancia de la etapa (dB)1 0,06 -4,4

10 0,51 14,3100 1,00 20,0

1000 1,00 20,010000 1,00 20,0

5 0,27 8,915 0,70 16,922 0,80 18,034 0,90 19,050 0,95 19,575 1,00 20,0

Cuadro 3.1: Medidas del adaptador de impedancia

3.1.3. Simulacion

Como vemos en la figura 3.4,los resultados de ganancia obtenidos coinciden con loscalculados en la teorıa; por lo que a la salida del acondicionador tendremos la senalpreparada para ser filtrada.

3.2. Banco de filtros

Puesto que nuestro ecualizador consta de tres bandas separadas a 400 Hz. y 4 KHz.,debemos disenar e implementar un filtro paso bajo, un filtro paso alto y otro paso banda;todos ellos con ganancia unidad. Para ello, empleamos el filtro de segundo orden Shallen-Key aconsejado en [1], cuya particularizacion para el paso bajo se muestra en la figura 3.5.Procedamos ahora a calcular la ganancia del filtro paso bajo de Shallen Key:

V0 = V− = V+ por aplicacion del principio del cortocircuito virtual

V0 = Vt1/sC2

R2 + 1/sC2

(3.4)

Vi − Vt

R1

=Vt − V0

1/sC1

+Vt

R2 + 1/sC2

Vi

R1

= Vt

(1

R2 + 1/sC2

+1

1/sC1

+1

R1

)− V0

1/sC1

y aplicando (3.4) obtenemos

Vi

R1

= V0

[−1

1/sC1

+R2 + 1/sC2

1/sC2

(1

R2 + 1/sC2

+1

a/sC1

+1

R1

)]


Figura 3.3: Ganancia del adaptador de entrada

V0

Vi

=1

s2

1/R1R2C1C2+ s

1/(C2(R1+R2))+ 1

(3.5)

Luego, por simple comparacion, podemos ver que la ganancia de nuestro filtro paso bajo(3.5) se corresponde con la expresion general para un filtro paso bajo de segundo orden:

AV =Avm

s2

w20

+ sw0Q

+ 1(3.6)

De (3.6) podemos deducir la situacion de los polos en funcion de w0 y Q. Para ello,igualamos el denominador a 0 y despejamos s:

s2

w20

+s

w0Q+ 1 = 0

s =− 1

w0Q±

√1

w20Q2 − 4

w20

2w2

0

=− 1

w0Q± 1

w0

√1

Q2 − 4

2w2

0

s = −w0

2Q± w0

2Q

√1− 4Q2

s =w0

2Q

(−1±

√1− 4Q2

)(3.7)

En (3.7) podemos ver dicha expresion. Si queremos expresarlo en funcion de w, nosbastarıa con realizar el cambio de variable s = jw, y despejar w, obteniendo la siguienteexpresion:

w =jw0

2Q

(1±

√1− 4Q2

)(3.8)


Figura 3.4: Simulacion del adaptador de senal

Figura 3.5: Filtro paso bajo Shallen Key


Como para la implementacion del filtro, resulta de gran interes su modulo. Para llegar ael, tenemos que conocer previamente:∣∣∣∣ s2

w20

+s

w0Q+ 1

∣∣∣∣ =

√(1− w2

w20

)2

+w2

w20Q

2=

=

√w4

w40

+ w2

(−2

w20

+1

w20Q

2

)+ 1 (3.9)

Y una vez conocido el modulo del denominador, el modulo de la ganancia del filtro es:

|AV | =1√

w4

w40

+ w2(−2w2

0+ 1

w20Q2

)+ 1

(3.10)

Si empleamos un valor de Q = 1/2, obtenemos un polo doble a frecuencia w0, que esfacilmente deducible de (3.8), donde la raız toma el valor 0. Bajo estas condiciones,tenemos una caıda de 6 dB a la frecuencia del polo doble pues, si sustituimos nuestrovalor de Q y w = w0 en (3.10), obtenemos que |AV | = 1/2; y si convertimos este valoren dB3: 20 log 1/2 = −6 dB . De esta forma, apreciamos que la frecuencia de corte delfiltro (caıda a 3dB.) no se corresponde con la frecuencia de los polos. Podemos realizar elmismo desarrollo con Q = 1/

√2, obteniendo entonces una caıda de 3 dB. en la frecuencia

del polo.

3.2.1. Filtro paso bajo

Diseno

Podemos determinar las expresiones de w0 y Q por simple comparacion entre lasecuaciones (3.6) y (3.5), obteniendo que

w0 =1√

R1R2C1C2

(3.11)

Q =1

w0

1

C2 (R1 + R2)=

√R1R2C1C2

C2 (R1 + R2)(3.12)

Para nuestro diseno, consideramos Q = 1/2, de tal forma que la suma de filtros contiguoscon los polos / ceros a la misma frecuencia sea plana. Con este valor de Q, de [1] sededuce4 que R1 = R2 y que C1 = C2. Obtamos por considerar 400 Hz. como la frecuenciadel polo, aunque con esto disminuimos el ancho de banda del filtro por debajo de 400 Hz.La otra alternativa serıa situar la caıda a 3 dB. del filtro a 400 Hz, lo que reducirıa elancho de banda del filtro contiguo (el de frecuencias medias), pues estamos aumentando

3Es facil ver que la ganacia del filtro a w = 0 son 0 dB.4Al tener este valor de Q, se obtiene que n = m = 1


Figura 3.6: Bode del filtro paso bajo teorico

la frecuencia del polo doble, que debera coincidir con la del filtro paso banda para que lasuma sea plana.

Para hallar los valores de dichos conponentes, seguimos los pasos descritos en el apendicede [1]: considerando R∗ = 4 KΩ, obtenemos que C ≈ C∗ = 1/(4πQf0R∗) = 99 nF.Obtamos por C=100 nF., valor que sı que es comercial, puesto que 82 nF. queda muyalejado. Calculamos ahora las resistencias, siendo R = 1/(2πf0C) = 3978Ω, que coincidecon un valor comercial, por lo tanto R=3,9 KΩ.

Si procedemos a dibujar el diagrama de Bode correspondiente a este filtro, tenemos unpolo doble a 400 Hz, lo que implica una caıda a 40 dB/decada partiendo de una gananciade 0 dB., pues ‖AV ‖ = 1, como puede verse en la figura 3.6.

Medidas

En el laboratorio, nos disponemos medir la respuesta del filtro construido. Comoamplificador, utilizamos un integrado LF356. El procedimiento de medida del modulose basa en poner un senal sinusoidal a la entrada del filtro, la cual obtenemos delgenerador de funciones. Para simplificar los calculos, y para que sea similar en amplituda la senal de musica que le entrara, fijaremos la amplitud del generador en 1 V. Deesta forma, si ponemos a la entrada una sinusoide, a la salida tendremos otra sinusoideescalada segun la ganancia del filtro, y variando la frecuencia de la sinusoide de entrada,medimos experimentalmente el modulo de la respuesta de nuestro filtro. Para medir lafase, empleamos dos sondas que conectamos a la entrada y a la salida de nuestro filtro, ytambien nos basamos en la variacion de la frecuencia de la senal de entrada. La diferencia


de fase la calculamos, viendo sendas senales en el osciloscopio, mediante la expresion

2π

T=

d

t

d =2πt

T= 2πtf (3.13)

donde T es el perıodo de nuestras senales, f es su frecuencia, t es la diferencia de tiemposhallada a partir de la correcta visualizacion del osciloscopio, y d es el desfase que presentan.Por ultimo, decir que las medidas de modulo y fase las realizamos de decada en decada;posteriormente de octaba en octaba en la region de interes, realizando tambien algunasmedidas con un factor x1,5. Tras todo el proceso, las medidas que realizamos fueron: y

frecuencia (Hz) ganancia (dB) desfase (o)1 0 010 0 0100 -0.9 -28,81000 -18 -129,610000 -52 -180

20 -7,240 -11,5280 -23,0200 -1,9 -50,4400 -6 -86,4800 -14,8 -115,2300 -4,44 -86,4450 -7,13 -97,2675 -12,39 -104,4

Cuadro 3.2: Medidas del filtro paso bajo

representando las medidas de la tabla 3.2, obtenemos el diagrama de la figura 3.7. Cabedecir que no tomamos medidas a partir de los 10 KHz pues la senal es tan sumamentepequena que no puede distinguirse en el osciloscopio5. De esta forma, podemos ver quela senal de salida de nuestro filtro paso bajo se aproxima a la experada, tanto en modulocomo en fase.

Simulacion

Posteriormente, procedemos a simular el filtro paso bajo con los valores que hemoscalculado. Tras dibujar el circuito con el esquematico, lo que nos interesa es ver la respuestaen frecuencia del circuito. Para ello, procedemos a hacer un barrido en AC por decadas,empezando a 1 Hz y finalizando a 10 KHz. Una resolucion de 10 puntos por decada es

5A esta frecuencia, la senal tiene -52 dBm, lo que equivale a a unos 2,5 µV.


Figura 3.7: Modulo y fase medidas del filtro paso bajo

suficiente para nuestra simulacion. Con estas condiciones, simulamos y obtenemos comoresultado la figura 3.8.

Utilizando cursores, podemos ver como a una frecuencia de 400 Hz., el modulo tiene-5,99 dB. de ganancia. En lo que respecta a la fase, podemos apreciar en torno un desfasede -90o a la frecuencia del polo doble. Estos resultados eran de esperarse, pues recordamosque Bode alcanzaba su maximo error en la frecuencia del polo, con un error de 3 dB/polo;y la aproximacion de Bode es exacta a la frecuencia del polo en la fase.

3.2.2. Filtro paso alto

Diseno

Para afrontar la etapa del filtro paso alto, partimos del filtro paso bajo de la figura 3.5,y aplicamos la transformacion RC-CR descrita en [2]. De esta forma, lo que antes eranresistencias, ahora pasan a ser condensadores, y viceversa; y el esquema circuital del filtropaso alto quedarıa como nos muestra la figura 3.9. Pero si solamente hicieramos esto,tendrıamos un filtro paso alto de polo doble a la misma frecuencia que antes. Por tanto,tendremos que recalcular los valores de los componentes.

Como se trata de un filtro paso alto de segundo orden, tenemos la misma situacionque para el filtro paso bajo, en la que la frecuencia a la que pongamos el polo doblesera distinta de la frecuencia de corte del filtro, ya que la primera estarıa a 6dB pordebajo de la ganancia a frecuencias medias, y la segunda se calcula a una caıda de 3dB.Elegimos que el polo doble se encuentre a 4KHz para simplificar los calculo, ya que si


Figura 3.8: Fase y modulo del filtro paso bajo simulado

Figura 3.9: Esquema circuital del filtro paso alto

queremos que dicha frecuencia presente la caıda de 3dB, deberıamos calcular la frecuenciacon caıda de 6dB.

El calculo de los valores de los componentes lo podemos hacer en base a lo descrito enel apendice de [1], pero resulta mas sencillo partir de la ecuacion (3.11) que, manteniendola condicion de Q = 1/2 por los motivos ya comentados, y, por tanto, que resistencias ycondensadores sean iguales cada uno entre sı, obtenemos una expresion de la forma:

w0 = 2πf0 =1

RiCi

(3.14)

Si optamos por mantener el valor de la resistencias en 3,9KΩ, sustituimos el valor de f0

y despejamos, obtenemos que C = 10, 2nF , que se ajusta al valor comercial de 10nF.

Con los valores calculados, estamos en condiciones de dibujar el diagrama de Bode,el cual tiene una ganancia de 0dB a frecuencias medias, con una caıda de 40dB/decadaintroducida por el polo doble antes de 4KHz. Acerca de la fase, podemos decir quepresenta un desfase de 180o ya que la fase tiene una pendiente de 90o/decada (por se polodoble), con influencia en la decada anterior y posterior a f0. Segun esto, el Bode quedarıacomo vemos en la figura 3.10.


Figura 3.10: Diagrama de Bode del filtro paso alto

Medidas

Para la realizacion de las medidas de ganancia y fase del filtro paso alto, procedemos dela misma forma que para el filtro anterior; y las muestras podemos verlas en la tabla 3.3.En dicha tabla, podemas ademas verificar que las medidas son las que se deseaban, comopor ejemplo: la caıda de 6dB a 4KHz, la ganancia nula (0dB) a alta frecuencia y comocrece la atenuacion a medida que bajamos de los 4KHz; ası como tambien las medidasdel desfase se ajustan a las previstas. Cabe decir que la caıda a 3dB del filtro se encuentraa una frecuencia de 6KHz. Podemos ver graficamente estas medidas en la figura 3.11.

Simulacion

Para la simulacion del filtro paso alto, procedemos a hacer un barrido en frecuencia.Mostramos los resultados en dos graficos distintos, uno con las tensiones (en dB) deentrada y salida; y otro grafico para sendas fases. Ademas, activando lo cursores para latension de salida, vemos que obtenemos una ganancia de 0dB para 10KHz, y que la caıdaa 3dB se produce a 6,27KHz. El resultado de la simulacion esta en la figura 3.12


Frecuencia (Hz) Ganancia (dB) Desfase (rad)1 ruido

10 ruido100 ruido

1000 -26,0 0, 72π10000 -0,9 π/4

100000 0,0 02000 -13,9 0, 6π4000 -6,0 π/28000 -1,9 0, 32π1500 -18,42250 -12,03375 -8,05000 -4,47500 -2,56000 -3,0

20000 0, 12π40000 0, 06π

Cuadro 3.3: Medidas del filtro paso alto

Figura 3.11: Medidas del filtro paso alto


Figura 3.12: Simulacion del filtro paso alto

3.2.3. Filtro paso banda

Diseno

Deseamos ahora implementar un filtro paso banda que nos filtre las frecuencias medias,eliminando los graves y los agudos. Para ello, colocamos dos filtros en serie: uno paso bajoy otro paso alto; que al ser de segundo orden como los empleados anteriormente, y conun factor de calidad de 1/2, si los polos dobles de filtros contiguos se colocan a la mismafrecuencia, estamos garantizando que la suma sera lo mas plana posible. Por ello, nuestrofiltro paso banda tendra un polo doble a 400Hz y otro polo doble a 4KHz, frecuenciasen las que la ganancia del filtro tambien caera 6dB.

Ademas, es necesario poner un inversor tras el filtro paso bajo para evitar tenerproblemas con la fase debido a que las senales de baja y alta frecuencia de nuestro circuitoy que implementamos anteriormente, han sido invertidas en sus respectivos filtros. Ennuestro filtro paso banda, la senal pasa por dos filtros que la invierten, por lo que la senalpermanece de la misma forma en lo que a fase se refiere. Si de esta forma, sumaramosla senal paso banda con alguna de las otras dos, ambas senales se anularıan mutuamenteya que se encuentran invertidas una respecto de la otra. Este suceso se hace maximocuando dichas senales tuvieran la misma ganancia (lo que ocurre a 400Hz y 4KHz),y por tanto, las senales se destruirıan. Para evitar este echo, y para que la senal pasobanda este en fase con las otras dos, es por lo que es necesario acoplar un inversor a lasalida del filtro paso banda, antes de llevarlo al sumador. Por regla general, este inversortendra ganancia unidad, pero esta se puede aumentar cierto margen para contrarrestar laatenuacion adicional que introducen los dos filtros en serie, con el objetivo que el conjuntofiltro paso banda e inversor presente la misma ganancia que los filtros paso bajo y alto.


Figura 3.13: Esquema circuital del filtro paso banda

Segun y como se ha comentado aquı, el esquema circuital del filtro paso bandaesta representado en la figura 3.13. Y comparando nuestro circuito filtro paso bandacon los dos anteriores, cabe resaltar el intercambio que han sufrido los valores de loscomponentes. Si recordamos la ecuacion (3.14), por la que definimos la frecuencia delpolo dependiente de las resistencias y condensadores de dicho filtro. Entonces, los valoresque antes utilizabamos para el filtro paso bajo y que nos aseguraban el polo doble a 400Hz;ahora son empleados por el filtrado paso alto. Y por extension, los componentes que antesutilizabamos para el filtro paso alto, asegurandonos un polo doble a 4KHz, ahora sonusados en un filtro paso bajo, con el objetivo de conseguir el filtrado paso banda.

En lo que al inversor se refiere, sabemos la expresion de la ganancia para este circuitoinversor es:

Av =R18

R19

(3.15)

y por tanto, si nosotros deseamos una ganancia unidad, es obvio que ambas resistenciashan de ser iguales, con un valor un tanto alto, por lo que decidimos una resistencias de100KΩ.

Segun estos valores, el diagrama de bode podemos ver en la figura 3.14 que tiene dospolos dobles, a 400Hz y a 4KHz, con ganancia nula a frecuencias medias.

Medidas

Para realizar las medidas del filtro paso banda, procedemos igual que en los anteriores,midiendo modulo y fase y comparando si las mediciones obtenidas son acordes con losvalores esperados del diagrama de Bode. La medidas anotadas han sido las de la tabla 3.4.De echo, las caıdas a 6dB se encuentran en las frecuencias correctas, y las caıdas a 3dB,que es la verdadera frecuencia de corte del filtro se encuentran a 2700Hz y 600Hz, por loque el ancho de banda del filtro con caıda a 3dB lo estimamos en 2100Hz.

Simulacion

Como vemos en la simulacion, la respuesta en frecuencia del filtro es la esperada, conla banda de paso entre 600 Hz y 2.7 KHz (Caıdas de 3 dB).


Figura 3.14: Diagrama de Bode del filtro paso banda

Frecuencia (Hz) Ganancia (dB) Desfase (rad)10 ilegible

100 -25,0 0, 2π1000 -1,4 0, 9π

10000 -17,0 1, 76π20000 -27,9 1, 84π40000 2π

20 ilegible40 -33,0 080 -28,0 0, 16π

200 -13,9 0, 4π300 -8,8 0, 48π400 -6,0 π/2600 -3,0 0, 72π800 -1,9 0, 8π

2000 -1,9 1, 16π2700 -3,23000 -4,14000 -6,0 1, 4π6000 -10,08000 -13,9 1, 6π

Cuadro 3.4: Medidas del filtro paso banda


Figura 3.15: Simulacion del filtro paso banda

3.3. Sumador e interruptores analogicos

3.3.1. Diseno

En esta octava semana el objetivo es el diseno y montaje del sumador y losinterruptores analogicos, ası como de incorporarlos al sistema global y verificar sucomportamiento. Para empezar veamos que queremos hacer: queremos disenar un circuitoque nos amplifique cada banda en el factor que le indicamos y que sea apreciable elcambio de ganancia para el oıdo humano. Esta claro que debemos utilizar la salida de loscontadores de ganancia para elegir la amplificacion que deseamos, y que tras tratar cadabanda debemos sumar todas las salidas.

En nuestro diseno decidimos utilizar, en vez de interruptores, un demultiplexoranalogico de 1 a 8 (74HC4051)6; de tal manera que como entrada tenemos la senal ala salida de cada filtro, y mediante la seleccion, cada salida se ve amplificada en diferentefactor. Para que la diferencia fuera apreciable, hemos partido de un valor de salida de 1voltio (ganancia maxima) y hemos ido disminuyendo 3dB hasta llegar a la ganancia 0 (oMUTE). Para esta ultima ganancia, lo que hacemos es dejar suelta la pata de salida, yderivar la suma de salidas a masa mediante una resistencia.

Tomando como referencia el esquema de amplificador de la figura 3.16 tendremos quelos valores de las resistencias requeridas vendran dado por la expresion:

Ri =R

|Av(dB)|6Cabe decir que el 74HC4051 funciona tanto como multiplexor que como demultiplexor


Figura 3.16: Amplificador a la salida del sumador

Como tomamos R = 10KΩ, la relacion de valores sera la que vemos en la tabla 3.5.

Ganancia(dB) Valor de la resistencia0 R7 = 10KΩ-3 R6 = 14,3KΩ-6 R5 = 20KΩ-9 R4 = 28,6KΩ-12 R3 = 40KΩ-15 R2 = 56,5KΩ-18 R1 = 80KΩ

Cuadro 3.5: Calculos de las resistencias para el sumador

Debemos ahora ajustar los valores nominales de las resistencias a los valorescomerciales y recalcular la ganancia que tendrıamos en cada caso. Para recalcular losvalores de la ganancia en cada caso, utilizo la expresion anterior, despejando en este casoel valor de la ganancia:

|Av(dB)| = R

Ri

Por lo tanto el valor definitivo de cada una esta mostrado en la tabla 3.6. En base a

Valor de la resistencia Ganancia(dB)R7 = 10KΩ 0R6 = 15KΩ -3.5R5 = 22KΩ -6.8R4 = 27KΩ -8.6R3 = 39KΩ -11.8R2 = 56KΩ -14.9R1 = 82KΩ -18.3

Cuadro 3.6: Ganancias de la etapa sumadora


estos calculos, el esquema circuital de uno de los multiplexores esta representada en lafigura 3.17

Figura 3.17: Esquema del demultiplexor 4051

3.3.2. Medidas

Tras montar los tres multiplexores analogicos y realizar el resto del montaje, medimosla ganancia que tenemos dependiendo de la seleccion de ganancia. Ası, para los valoresde resistencias comerciales utilizados, obtenemos los niveles de ganancia mostrados enla tabla 3.7. Como podemos apreciar7, los valores reales medidos son similares a loscalculados teoricamente tras el cambio de valores nominales de las resistencias a loscomerciales.

7Para el nivel de ganancia 0 no hay ninguna senal, ya que dicha ganancia es el mute.


Seleccion de Ganancia Ganancia Medida (dB)7 06 -3.75 -74 -113 -12.32 -14.91 -18.40 0V

Cuadro 3.7: Niveles de ganancia medidos en la etapa sumadora

3.4. Amplificador de potencia

3.4.1. Diseno

Esta semana la dedicamos al montaje del amplificador de potencia; el cual nospermitira amplificar la potencia de tal manera que podamos escuchar perfectamente lasenal que estamos tratando. Siguiendo recomendaciones del enunciado, hemos utilizadopara el diseno el amplificador operacional LM386. Sabemos que a la salida del sumadortendremos una tension proxima al voltio, por lo que decidimos construir un amplificadorcon ganancia 20. Tambien siguiendo la pauta de la practica, consultamos el catalogo delfabricante, en el que encontramos diferentes montajes para la amplificacion utilizando elLM386. Elegimos el montaje que mas se adecue a nuestras exigencias y lo implementamos.El diseno lo pedemos ver en la figura 3.18.

Figura 3.18: Esquema circuital del amplificador de potencia

A la hora del montaje debemos considerar esta etapa de potencia debe ser alimentadade forma independiente, de tal forma que los ±5V vayan desde la fuente de alimentaciona las patillas del operacional. Cabe resaltar tambien que en el circuito del amplificador


utilizamos un potenciometro para tener un poco de margen a la hora de elegir la gananciaadecuada.

3.4.2. Medidas

Realizamos el montaje y observamos la senal que tenemos a la salida de esta etapa.Para comprobar que la senal es audible y la amplificacion en potencia es correcta,utilizamos los cascos para determinar el nivel de amplificacion necesario para que seescuche la senal sin distorsion acustica. Para realizarlo, variamos el valor del potenciometrohasta que su valor es el necesario para nuestro objetivo. Los valores concretos seranincluidos en un anexo que sera entregado el dıa del examen.

3.5. Medidor de nivel

3.5.1. Diseno

Ahora procedemos al diseno y montaje de un circuito para la visualizacion de lassubidas y bajadas del nivel de senal, es decir, un medidor de nivel compuesto por variosLED’s que se encenderan dependiendo del nivel de senal que tengamos a la salida denuestro sistema.

Para ello es necesario calcular la potencia media de la senal a la salida del sumador,cuya expresion es:

Pm =1

T

∫T

v2(t)dt

Esta expresion no es facil de calcular, por lo recurriremos a una solucion alternativatambien indicada en [1]: realizaremos una rectificacion de media onda de la senal (nosquedaremos solo con los semiciclos positivos de la senal), y un posterior filtrado paso-bajocomo vemos en el esquema circuital de la figura 3.19.

Para hallar los valores de las dos resistencias y del condensador debemos tener encuenta algunos aspectos:

Las constantes de tiempo deben ser similares para los dos estados del diodo(conduccion o no), lo que se traduce en que R50 debe ser despreciable frente aR49.

R50 fija la tension de entrada del filtro cuando el diodo se corta, por lo que su valorno debe ser muy pequeno para no cargar en exceso la salida del operacional. Portanto, ha de ser mayor o igual que 1KΩ.

Las constantes de tiempo deben ser tales que la visualizacion de los LED’s deberesultar natural (ni muy rapida ni muy lenta).


Figura 3.19: Circuito rectificador del medidor de nivel

Tras estas consideraciones, estimando una constante de tiempo de 1ms, los valores de lasresistencias y del condensador seran:

R50 = 1KΩ

R49 >> R50 ⇒ R49 = 10KΩ

τ = CR49 = 1ms ⇒ C = 100nF

Una vez calculada la potencia media de la senal, lo que necesito es un mecanismo paravisualizar el nivel de la senal. Dicha tarea sera realizada con un circuito que me compareuna tension con la de la senal de salida del sumador, y vaya encendiendo los LED conformese vayan rebasando esos umbrales. En nuestro diseno, visualizaremos 6 niveles con unaseparacion entre ellos de 3dB, para que sea apreciable cada encendido de un nuevo LED.El esquema del circuito podemos verlo en la figura 3.20.

Observamos que en cada caso, la comparacion se realiza entre la senal Vi y la tensionque hay en cada nodo senalado, Vx. Ası pues, para un nodo generico, la expresion de sutension sera:

Vx = 5

7−x∑n=1

R1,(x+n)

7∑n=1

R1,n

(3.16)

Como queremos que la separacion sea apreciable, las tensiones de comparacion irandisminuyendo a razon de 3dB como hemos indicado anteriormente; de forma que V1

estara 3dB por debajo del maximo de la senal (V1 = 0,7V ). Si la tension Vi supera elumbral V1 tendremos todos los LED encendidos. De la misma forma, el resto de tensionesvaldran:


Figura 3.20: Esquema circuital del circuito comparador del medidor de nivel

V2 = 0,500VV3 = 0,350VV4 = 0,250VV5 = 0,178VV6 = 0,125V

Con estos valores, escribimos la ecuacion generica particularizada para cada nodo,y obtendre un sistema de ecuaciones cuyas resistencias serıan las incognitas. Despejandoobtenemos el valor de las diferentes resistencias. Al aproximar dichos valores de resistenciasa valores comerciales vemos que la diferencia es despreciable, por lo que no estimamosnecesario recalcular las tensiones umbrales:

Resistencia Valor nominal (Ω) Valor comercial (Ω)R11 58K 56KR12 2,7K 2,7KR13 2K 2KR14 1,35K 1,3KR15 944 910R16 715 680R17 1,7K 1,6K

Por ultimo nos queda por determinar el valor del array de resistencia que colocamosantes de los LED. Sabemos que la tension en un diodo LED debe ser de Vγ = 0,6V para


que este en conduccion y por tanto se ilumine. La diferencia de tension entre el catodoy el anodo es de 5V , y suponemos que por el diodo debe circular una corriente de unos20mA, que no es ni lo suficientemente alta como para que el componente se queme, ni losuficientemente baja como para que no se aprecie su iluminacion. Por tanto, el valor delas resistencias que debemos anteponer a los LED es facilmente calculable:

R =Vcc − Vγ

Iest

=4, 4V

20mA= 220Ω

3.5.2. Medidas

Despues de haber disenado y montado el sistema completo observamos elcomportamiento del mismo al variar las ganancias de las diferentes bandas. La velocidadde los LED’s es moderada y facilmente apreciable. Ası mismo tambien es apreciable elcambio de ganancia en las bandas cuando ponemos el discman a la entrada del circuito,y recibimos la senal a traves de los auriculares.

Cabe destacar aquı, la importancia que existe entre el volumen del discman y elpotenciometro de la etapa del amplificador de salida, pues si ambos no se ajustan bien,es muy probable que los LED del medidor de nivel se enciendan para niveles muy altos omuy bajos de senal, o incluso que la senal se distorsione en la etapa de potencia.

Capıtulo 4

Mejoras

En el desarrollo de la practica a lo largo del curso, aunque se daban una serie deespecificaciones mınimas que se han de cumplir, se dejaba la puerta abierta a la creatividady a la implementacion de mejoras o disenos alternativos.

En este capıtulo, trataremos de explicar con mas o menos detalle, los mejoras quehemos implementado en nuestro diseno

4.1. Aumento del numero de niveles de ganancia

La practica basica exigıa que cada banda tuviera 4 niveles de ganancia, lo cual podıarealizarse con dos bits de control. Nosotros hemos ido mas alla y hemos implementado 8niveles de ganancia por cada banda de audio.

Esta mejora, si bien parece sencilla a priori, influye en los circuitos tanto de la parteanalogica como de la digital. En la parte analogica, cuando llegamos a la parte delsumador, los 8 niveles de ganancia nos llevan a utilizar el integrado 74HC4051, que esun demultiplexor analogico de 1 a 8, frente al recomendado: el 74HC4052 que es de 1a 4. Ademas, el empleo de 8 niveles de ganancia conlleva un calculo mas tedioso de lasresistencias de la etapa del sumador, ası como un aumento en su numero. En el disenodigital, la mejora nos obliga a modificar la logica combinacional que limita la cuenta enlos contadores.

Las prestaciones que nos da esta mejora es el aumento de la precision del nivel deganancia que deseamos para cada banda.

48

CAPITULO 4. MEJORAS 49

4.2. Contador de banda no cıclico

Si bien, esta novedad del diseno puede enterse tambien como un obstaculo al usuariofinal, pues si este desea pasar de la banda 2 a la banda 0, ha de pasar forzosamente por labanda 1; hemos preferido enterderlo como una mejora ya que supone un replanteamientosde la logica del automata disenado para contar la banda seleccionada.

4.3. Aumento del numero de LED del medidor de

nivel

En el enunciado se nos piden 4 niveles a visualizar como numero mınimo. En nuestrodiseno hemos optado por hacer un medidor con 6 niveles para que nos quedara simetrico yse asemejara a los medidores de nivel de los aparatos comerciales. Ası, hemos utilizado dosLED verdes para los niveles bajos; dos amatillos para los niveles medios,y dos rojos paralos niveles altos.El diseno y montaje de este dispositivo viene desarrollado en el apartadode Medidor de Nivel.

4.4. Simulacion

La simulacion de los circuitos disenados se considera como una mejora a la practicabasica debido a su uso en los prototipos profesionales pues, tras el diseno, el circuitose simula para asegurarnos que los calculos estan bien realizados; evitandonos ası elsobrecoste de dinero que conllevarıa el montar disenos erroneos. Por este motivo, hemosoptado por incluir las simulaciones a continuacion de la fase de diseno y de medidas. Deesta forma, evitamos la perdida de riqueza que las simulaciones aportan si las hubiesemospuesto todas juntas en esta seccion. Para llevar a cabo esta mejora, hemos utilizado elPSpice, integrado en el paquete de Orcad.

En la parte digital, las simulaciones que hemos realizado han sido temporales, pudiendover la temporizacion de los circuitos digitales. La parte analogica permite una mayorriqueza de simulaciones, por lo que hemos incluido barridos en frecuencia para ver larespuesta en frecuencia de los diversos filtros.

4.5. Diseno en placa de circuito impreso

El diseno basica consistıa en montarlo sobre placa de insercion. Dada la poca sujecciony fiabilidad de los componentes sobre una placa de este tipo, nos propusimos montarnuestro diseno sobre una placa de circuito impreso. Para ello, empleamos Capture CIS


para el dibujo de los esquematicos, y Layout Plus1 para el enrutado de las pistas sobre laPCB.

A la hora de realizar esta mejora, fuimos realizandolo por etapas, solventando lospequenos problemas que nos pudieran ir surgiendo. La primera fue la copia de losesquematicos de nuestros circuitos, que ya tenıamos hechos en PSpice, al formato deCapture CIS. Despues, tuvimos que reindexar los nombres que tenıan los componentesde nuestro diseno, pues algunos estaban repetidos; y eso darıa problemas a la hora derealizarlo fısicamente en PCB. Posteriormente nos toco trazar adecuadamente las lıneasde las alimentaciones y de las masas, pues era habitual tener la misma tanto como parala parte digital como para la analogica. Llegados a este punto, estabamos en condicionesde crear el netlist para empezar a enroutar.

Aquı comienza la parte de trabajo con Layout Plus. Lo primero que tuvimos que hacerfue crearnos nuestros propios footprint para algunos componentes un tanto especiales,como eran los pulsadores, el potenciometro, los jack, displays, etc. Tras senalar el bordefısico de la placa, debemos de posicionar y fijar aquellos componentes que tienen que estaren un lugar concreto de la placa, y esto incluye: las patas de la PCB, los pulsadores, losdisplays, los LED del medidor de nivel, las bornas de alimentacion y, nosotros tambienfijamos los LED de indicacion de alimentacion correcta. Otro de los pasos que tuvimosque dar es la seleccion de capas a usar. Si bien, estos programas estan orientados al disenoprofesional de placas, las que cuentan con diversas capas conductoras incluso entre mediasde la propia PCB; nosotros tuvimos que configurarlo para que solo usase la capa superiore inferior, despreciando las interiores. Tambien debemos de ajustar el espaciado entrecomponentes y el ancho de las pistas, siendo las de alimentacion y masa mas gruesas queel resto.

Una vez hecho esto, podemos posicionar el resto de los componentes que noson fijos. Este proceso le hace automaticamente el programa. Cuando tengamostodos los componentes posicionados, debemos comenzar el enrutado, que tambiense hace automaticamente, aunque conviene retocarle despues manualmente (o trazarmanualmente primero las pistas de alimentacion y masa). Antes del enrutado, convieneactivar la opcion de reducir lo maximo posible el numero de vıas, algo mas que necesariocuando la PCB fabricada no tenga las vıas metalizadas. Despues de todo, ya solo nosqueda imprimir las dos caras (una reflejada).

Las imagenes de ambas caras de la PCB las podemos ver en las figuras 4.1 para la carasuperior; y 4.2. Destacar que estas imagenes no se encuentran a tamano original, por loque no se ajustan al tamano de los componenetes. Asimismo, la imagen de la cara inferiorno se encuentra reflejada para una mejor comprension.

1Ambos pertenecientes al paquete Orcad Family Release 9.2 mencionado enteriormente


Figura 4.1: Cara superior de la PCB


Figura 4.2: Cara inferior de la PCB

Bibliografıa

[1] Enunciado de la practica del Laboratorio de Circuitos Electronicos

[2] Norbert R. Malik, Circuitos Electronicos: Analisis, Diseno y Simulacion, Prentice-Hall, 1996.

[3] Manuales del fabricante obtenidos de http://www.semiconductor.philips.com

53

http://www.semiconductor.philips.com

Apendice A

Esquematicos

En las paginas siguientes incluimos los esquematicos completos de nuestro diseno,ası como las dos caras de la PCB a tamano real.

54

Documents

Ecualizador de audio con control digital · Ecualizador de audio con control digital Javier Campo Gonz´alez F´elix Menc´ıas Morante JT 10 13 de enero de 2005