GaN MOSFETに関する研究ohnolab.deca.jp/wp-content/lab_data/pdf_a/2009_K_Ohmuro...2012/9/2 平成20年度修士論文発表会 2 The University of Tokushima 研究背景近年の世界的な環境問題

The University of Tokushima

GaN

MOSFETに関する研究

徳島大学大学院

先端技術科学教育部

システム創生工学専攻

電気電子創生工学コース

物性デバイス講座

大野研究室

大室

圭佑

2012/9/2平成20年度修士論文発表会 2


研究背景

近年の世界的な環境問題

CO2排出増による地球温暖化

化石燃料の枯渇

ハイブリッドカー

電気自動車

パワーデバイスの需要増加

6インチＳｉウェハ

1枚分使用

25%がパワーデバイス



ノーマリーオフデバイスが必要 MOSFET

GaNデバイス

パワーデバイス・・・例

ハイブリッドカー用インバータ

高電圧,大電流

高出力、高周波デバイスとしての応用が期待

ワイドバンドギャップ・高破壊耐圧・高電子飽和速度

GaN（窒化ガリウム）

HFET・・・ノーマリーオン

安全面

ゲートに負電圧でオフ消費電力

up

縦型構造・・・結晶欠陥の少ないGaN基板の入手が必要

Vth

> 3V

GaNデバイス



本研究の目的

・GaNと絶縁膜との界面準位が多い

GaN MOSFET 動作実現と電気特性評価

研究目的

課題・キャリア移動度が低い

GaN

MOSFETの現状絶縁膜SiO2

・・・

gm =6mS/mm

μFE

=45cm2/Vs

絶縁膜HfO2

・・・

gm

=23mS/mm

μFE

=70-90cm2/VsK.Matocha

et al.,IEEE Trans.Electron Devices,52,(2005)6

S.Sugiura

et al. Electron Lett.43,(2007)952

絶縁膜SiN/SiO2 ・・・

gm

=6.9mS/mm

μFE

=133cm2/Vs

（縦型構造）H.Otake

et al. Japanese Journal of Applied Physics.Vol

46,(2007)25



GaN MOSFET構造の提案

i-GaN→イオン注入 AlGaN/i-GaN_HFET→ゲートメサ

AlGaN

i-GaN

サファイア

2μm

25nmS DG

2DEG

i-GaN

サファイア

2μm

n+ n+S DG



ホール測定までのプロセス

サファイア

i-GaN2μm

n+

イオン注入Si :3×1015cm-2

40keV

全面SiO2

堆積(460nm)

オーミック電極形成

Ti/Al/Ti/Au=50/200/40/40nmオーミックアニール850℃1分

活性化アニールRTA,N2

雰囲気温度（800~1150℃）、時間（1～40分）

リソグラフィウェットエッチング（BHF使用）

n+

I=0.82mA磁束密度 B=2460G

厚さt=0.3μm

ホール測定

SiO2



1.E+00

1.E+01

1.E+02

1.E+03

1.E+04

0 10 20 30 40 50アニール時間（分）

シー

ト抵

抗（Ω

/□

）

0

10

20

30

40

移動

度（cm

2/V

s）

シート抵抗移動度

1分1100℃

1.E+00

1.E+01

1.E+02

1.E+03

1.E+04

0 10 20 30 40 50アニール時間（分）

シー

ト抵

抗（Ω

/□

）

0

10

20

30

40

移動

度（cm

2/V

s）

シート抵抗移動度

1分1100℃

1.E+00

1.E+01

1.E+02

1.E+03

1.E+04

700 800 900 1000 1100 1200

アニール温度（℃）

シー

ト抵

抗（Ω

/□

）

0

10

20

30

40

移動

度（cm

2/V

s）

シート抵抗

移動度

10分

1.E+00

1.E+01

1.E+02

1.E+03

1.E+04

700 800 900 1000 1100 1200

アニール温度（℃）

シー

ト抵

抗（Ω

/□

）

0

10

20

30

40

移動

度（cm

2/V

s）

シート抵抗

移動度

10分

シート抵抗の活性化アニール温度・時間依存特性

アニール温度特性アニール時間特性

アニール温度1100℃でシート抵抗は100Ω/□以下まで低下

アニール時間1分でもシート抵抗は100Ω/□以下まで低下

1150℃はGaN基板結晶破壊



アニール（1100℃20分）サンプルのオーミック特性

-0.15

-0.1

-0.05

0

0.05

0.1

0.15

-3 -2 -1 0 1 2 3

Voltage(V)

Curr

ent(

A)

1100℃20分

オーミック特性の得られる範囲での結晶欠陥の回復

Rs=50Ω/□

Rc=0.15Ω・mm

TLMパターン



活性化アニールのまとめ

1100℃でのアニールがオーミック特性を得るのに有効

アニール温度1100℃でシート抵抗は100Ω/□以下まで低下

アニール温度1150℃以上はGaN基板結晶破壊

1100℃においてアニール時間1分でもシート抵抗100Ω/□以下

オーミック特性の得られる範囲での結晶欠陥の回復

移動度は30cm2/Vs程度



GaN MOSFET 作製と評価



ゲートメサ MOSFET構造とプロセス

AlGaN/i-GaN_HFET

ゲートメサ (40nm)_SiCl4

ガス使用

ゲート絶縁膜堆積(50nm)

・SiO2（TEOSアニール無し_大野研）・SiO2（TEOSアニール有り_大野研）

・SiN/SiO2

(スパッタ)・SiO2

(SiH4

)

リソグラフィウェットエッチング(BHF使用)

リフトオフ

AlGaN

i-GaN

サファイア

2μm

25nm

S DG

2DEG



ゲート電極形成

Ni/Au=70/30nm

アイソレーション(100nm)



イオン注入MOSFET構造とプロセス

i-GaN

サファイア

2μm

アイソレーション(350nm)

全面SiO2

堆積(460nm)リソグラフィ

ウェットエッチング（BHF使用）

イオン注入Si :3×1015cm-2

40keV

SiO2

除去（BHF使用）

i-GaN

SiO2

堆積(460nm)活性化アニール(1100℃1分、２０分)

n+ n+ SiO2

除去（BHF使用）

S D

ゲート電極形成

Ni/Au=70/30nm

G



ゲート絶縁膜堆積(50nm,70nm)

・SiO2

（TEOSアニール無し70nm_大野研）・SiO2

（TEOSアニール有り70nm_大野研）・SiN/SiO2

(スパッタ50nm)・SiO2

(SiH4

50nm)



1.E-131.E-121.E-11

1.E-101.E-091.E-081.E-07

1.E-061.E-051.E-041.E-03

1.E-021.E-011.E+00

-6 -4 -2 0 2 4 6ゲート電圧(V)

ゲー

ト電

流(A

)

SiO2(TEOSアニール無し_70nm)

SiO2(TEOSアニール有り_70nm)

SiO2(SiH4_50nm)

SiN/SiO2(スパッタ_50nm)

1.E-131.E-121.E-11

1.E-101.E-091.E-081.E-07

1.E-061.E-051.E-041.E-03

1.E-021.E-011.E+00

-6 -4 -2 0 2 4 6ゲート電圧(V)

ゲー

ト電

流(A

)

SiO2(TEOSアニール無し_70nm)

SiO2(TEOSアニール有り_70nm)

SiO2(SiH4_50nm)

SiN/SiO2(スパッタ_50nm)

酸化膜違いによる

Ig-Vg特性

SiO2 (TEOSアニール無し）がリーク小

1.E-13

1.E-12

1.E-11

1.E-10

1.E-09

1.E-08

1.E-07

1.E-06

1.E-05

1.E-04

1.E-03

1.E-02

1.E-01

-6 -4 -2 0 2 4 6 8 10

ゲート電圧(V)

ゲー

ト電

流(A

)

SiO2（TEOSアニール無し）

SiO2（TEOSアニール有り）

SiO2（SiH4）

SiN/SiO2（スパッタ）

酸化膜厚50nm

ゲートメサMOSFET イオン注入MOSFET



0.00

0.05

0.10

0.15

0.20

0.25

0 2 4 6 8 10 12 14 16 18 20

ドレイン電圧(V)

ドレ

イン

電流

(mA

)

Vg=6V

Vg=4V

Vg=2V

Vg=0VVg=-2V

SiO2=70nm

0.00

0.05

0.10

0.15

0.20

0.25

0 2 4 6 8 10 12 14 16 18 20


ドレ

イン

電流

(mA

)

Vg=6V

Vg=4V

Vg=2V

Vg=0VVg=-2V

SiO2=70nm

SiO2（TEOS）イオン注入MOSFET構造 Id-Vd特性

i-GaN

サファイア

2μm

n+ n+S DG

Rs=100Ω/□Rc=0.24Ω・mm

イオン注入MOSFET Lg100×Wg200μm FATFET

基板リーク

エンハンスメント動作確認

イオン注入部分



SiO2

（TEOS）ゲートメサMOSFETの Id-Vd特性

Vtがマイナス

エンハンスメント動作確認

Rs=730Ω/□Rc=6Ω・mm

Lg100×Wg200μm FATFET

0.0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0 2 4 6 8 10 12 14 16 18 20


ドレ

イン

電流

(mA

)Vg=10V

Vg=8V

Vg=6V

Vg=4V

Vg=2VVg=0V

ゲートメサMOSFET

AlGaN

i-GaN

サファイア

2μm

25nmS DG

2DEGSiO2

=50nm HFET部分



しきい電圧がマイナス値の原因

AlGaN

i-GaN

サファイア

2μm

25nm

S DG

2DEG

ゲートメサ時のSi汚染によるn 層の発生？？

ゲートメサエッチング後硝フッ酸処理（硝酸：BHF＝1：1）有りMOSFET作製

ドライエッチングにSiCl4ガス使用



0.00

0.04

0.08

0.12

0.16

0.20

0 2 4 6 8 10 12 14 16 18 20


ドレ

イン

電流

(mA

)

Vg=10V

Vg=8V

Vg=6V

Vg=4V

Vg=2V

SiO2=70nm

0.00

0.04

0.08

0.12

0.16

0.20

0 2 4 6 8 10 12 14 16 18 20


ドレ

イン

電流

(mA

)

Vg=10V

Vg=8V

Vg=6V

Vg=4V

Vg=2V

SiO2=70nm

硝フッ酸処理有りゲートメサMOSFETの Id-Vd特性

硝フッ酸処理有り

Rs=640Ω/□Rc=4Ω・mm

ゲートメサMOSFET Lg100×Wg200μm FATFET

Vt＝0V

しきい電圧変化

HFET部分AlGaN

i-GaN

サファイア

2μm

25nmS DG

2DEG



0.0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

-6 -4 -2 0 2 4 6 8 10ゲート電圧(V)

√Ｉｄ

(mA

１/2)

硝フッ酸無しSiO2_50nm

硝フッ酸有りSiO2_70nm

イオン注入MOSSiO2_70nm

Vd=10V

0.0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

-6 -4 -2 0 2 4 6 8 10ゲート電圧(V)

√Ｉｄ

(mA

１/2)

硝フッ酸無しSiO2_50nm



Vd=10V

硝フッ酸処理有無でのしきい電圧変化

( )2

2TG

OX

OXD

VVtL

WI −= με

)( TGD VVV −≥

Vt=-2V Vt=0V


Si汚染除去

飽和電流領域

0=DI まで外挿

しきい電圧Vt



SiO2

（TEOS）

Id-Vg ,Gm-Vg特性

Gmmax

=86μS Gmmax

=36μS

0.0

0.1

0.2

0.3

0.4

0.5

0.6

-6 -4 -2 0 2 4 6 8 10

ゲート電圧(V)

ドレ

イン

電流

(mA

)

0

20

40

60

80

100

Gm

(μS)

Vd=10V

- 硝フッ酸無し - 硝フッ酸有り

- イオン注入MOS

0.0

0.1

0.2

0.3

0.4

0.5

0.6

-6 -4 -2 0 2 4 6 8 10

ゲート電圧(V)

ドレ

イン

電流

(mA

)

0

20

40

60

80

100

Gm

(μS)

Vd=10V

- 硝フッ酸無し - 硝フッ酸有り

- イオン注入MOS

イオン注入MOSFET

硝フッ酸無しSiO2

_50nm硝フッ酸有りSiO2

_70nm

Gmmax

=40μS




サブスレショルドスロープの定義

サブスレショルドスロープ–しきい状態以下のドレイン電流が10倍になるのに必要なゲー

ト電圧

Log(

ドレ

イン

電流)

ゲート電圧

Slope

1

( )( ) α*302.2

/log1

qTk

dVIdslope

B

gDS

～

=

OX

D

CC

+=1α

理論式

α = 1,T=300K時

Slope = 59.5mV/dec

AlGaN

i-GaN 2μm

25nmS D

G2DEG Cox

CD



サブスレショルドスロープ比較

20=α 47=α





_70nm

1.2V/dec 2.8V/dec

2.7V/dec1.E-06

1.E-05

1.E-04

1.E-03

1.E-02

1.E-01

-6 -4 -2 0 2 4 6 8 10

ゲート電圧(V)

log

Id　

(mA

)

Vd=0.1V硝フッ酸無しSiO2_50nm



1.E-06

1.E-05

1.E-04

1.E-03

1.E-02

1.E-01

-6 -4 -2 0 2 4 6 8 10

ゲート電圧(V)

log

Id　

(mA

)

Vd=0.1V硝フッ酸無しSiO2_50nm



45=α



サブスレショルドスロープ増大の要因

OX

S

OX

D

CC

CC

++=1αAlGaN

i-GaN

S DG2DEG Cox

Cｓ CD

スロープが増加する要因

–絶縁膜厚さの増加

–ゲート電極-チャネル間に電荷蓄積

界面準位を等価容量Csで表す

硝フッ酸無し

SiO2

_50nm

硝フッ酸有り

SiO2

_70nm

イオン注入MOS

SiO2

_70nmスロープS

(V/dec) 1.2(α=20) 2.8(α=47) 2.7(α=45)

絶縁膜容量COX

(F/cm2) 8.3×10-8 4.8×10-8 5.2×10-8

空乏層容量CD (F/cm2) 8.0×10-8 4.6×10-8 4.8×10-8

界面準位分の容量CS (F/cm2) 1.5×10-6 2.1×10-6 2.2×10-6

界面準位密度（個/cm2・eV） 9.3×1012 1.34×1013 1.39×1013



移動度測定法

・ゲート電圧を印加

・C測定

・gm測定

・High側端子をゲートに接続

・Low側端子をソースとドレインに接続

移動度算出

PC

LCRメータ

（HP 4284A）

DC電源（Agilent

３６４６A）

High

Low

GP-IB

GateSource Drain

VD（＋）VD（－） +－VDVD

外皮( LCRメータ

)

0.1V

AlGaN

i-GaN

サファイア

S DG



0

20

40

60

80

100

-6 -4 -2 0 2 4 6 8 10

ゲート電圧（V）

電界

効果

移動

度（cm

2/V

s）ゲートメサ_硝フッ酸無し

ゲートメサ硝フッ酸有り


0

20

40

60

80

100

-6 -4 -2 0 2 4 6 8 10

ゲート電圧（V）

電界

効果

移動

度（cm

2/V




電界効果移動度特性

VscmFE /62 2=μ VscmFE /45 2=μ

電界効果移動度

Vd=0.1V



_70nm



VscmFE /57 2=μ

酸化膜質改善移動度向上の可能性



本研究のまとめ

1100℃での活性化アニールでシート抵抗が100Ω/□以

下まで低下し、オーミック特性を得るのに有効

ゲートメサMOSFETではVg＝10Vまでのエンハンスメ

ント動作実現

イオン注入MOSFETではVg＝6Vまでのエンハンスメ

ント動作実現

移動度は50cm2/Vs程度、界面準位1×1013個/cm2eVでもMOS動作→絶縁膜質の改善により、更なる移動度の向

上の可能性





1E+18

1E+19

1E+20

1E+21

0 100 200 300 400 500

表面からの深さ（nm）

キャ

リア

濃度

（cm

-3）

イオン注入後1分5分10分20分30分

キャリアプロファイル計算値

( ) ( )⎭⎬⎫

⎩⎨⎧

Δ−−

⎟⎟⎠

⎞⎜⎜⎝

⎛

Δ= 2

2

2exp

2 P

P

P

D

RRx

RNxNπ

“Dual-energy Si ion implantation in epitaxial GaN layer on AlN/Al2

O3

”Nuclear Instruments and Methods in Physics Research B257 (2007)320-323

拡散係数D=1.88×10-15cm2/s

投影飛程Rp=40nm 標準偏差ΔRp=20nm

ガウス分布

熱処理後の分布

ドーズ量ND

=3×1015cm-2

( )

( ) ( )⎭⎬⎫

⎩⎨⎧

Δ−−

⎟⎟⎠

⎞⎜⎜⎝

⎛

Δ=

Δ+Δ=Δ

2

2

'2exp

'2

21'

P

P

P

D

PPP

RRx

RNxN

RDtRtR

π

40keV

1100℃



0.0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0 2 4 6 8 10 12 14 16 18 20

ドレイン電圧[V]

ドレ

イン

電流

[mA

]フィッティング

Vg=10V

Vg=6V

Vg=2V

Vg=0V

Vg=4V

Vg=8V

実測

計算値

Wg=200μm

Lg=100μm

tox=48nm

εox=3.9

μ=55cm2/Vs

Vt=-2V



不純物濃度

1E+14

1E+15

1E+16

1E+17

1E+18

1E+19

1E+20

1E+21

1E+22

1E+23

0 500 1000 1500 2000

空乏層幅（nm）

不純

物濃

度（1/cm

3）

イオン注入MOS

硝フッ酸有り

硝フッ酸無し



0

20

40

60

80

100

-6 -4 -2 0 2 4 6 8 10ゲート電圧（V）

実効

移動

度（cm

2/V




Vd=0.1V

0

20

40

60

80

100

-6 -4 -2 0 2 4 6 8 10ゲート電圧（V）

実効

移動

度（cm

2/V




Vd=0.1V

実効移動度特性

Vscm

Vscm

eff

FE

/62

/622

2

=

=

μ

μVscm

Vscm

eff

FE

/40

/452

2

=

=

μ

μ

実効移動度



_70nm


Vscm

Vscm

eff

FE

/42

/572

2

=

=

μ

μ



FBBox

sBAFBBoxth V

CqN

VVV ++=++= ψεψ

ψ 24

2

Si(C2H5O)4TEOS

( )20 LVVf tG −=

μ

⎟⎟⎠

⎞⎜⎜⎝

⎛ −−=

TkEE

NnB

FCC exp

Documents

GaN MOSFETに関する研究ohnolab.deca.jp/wp-content/lab_data/pdf_a/2009_K_Ohmuro...2012/9/2 平成20年度修士論文発表会 2 The University of Tokushima 研究背景 近年の世界的な環境問題

GaN MOSFETに関する研究ohnolab.deca.jp/wp-content/lab_data/pdf_a/2009_K_Ohmuro...2012/9/2 平成20年度修士論文発表会 2 The University of Tokushima 研究背景近年の世界的な環境問題