33
2010/12/7 Design Gateway Page 1 IPコアを使ったSATA ストレージ・システムのFPGA 実装 Ver1.0

IPコアを使ったSATA ストレージ・システム … Design Gateway Page 2 アジェンダ • SATA概略 –SATAストレージ概略 –SATA規格概略 • SATA-IP紹介

  • Upload
    lykhanh

  • View
    242

  • Download
    1

Embed Size (px)

Citation preview

2010/12/7 Design Gateway Page 1

IPコアを使ったSATA ストレージ・システムのFPGA 実装 Ver1.0

2010/12/7 Design Gateway Page 2

アジェンダアジェンダ

• SATA概略

– SATAストレージ概略

– SATA規格概略

• SATA-IP紹介

– SATA-IP概要

– 評価/開発環境

• SSDの動向

– HDDとの比較と動向

– SSDの課題と対策

SATASATA概略:概略: SATAとは

• HDD/SSDの標準ストレージ・インターフェイス

– 2000年に 初のSATA1.0規格、現在の 新はSATA3.0

• 従来のIDE(Parallel-ATA)から改良

– ケーブル改良(80芯46cm -> 扁平細ケーブル1m)

– 高速(PATA 大133MB/s -> SATA 大300MByte/s)

– ジャンパ設定不要(PATAはMaster/Slave設定必要)

(出典:Buffalo社Web SerialATAのここがポイント!)

2010/12/7 Design Gateway Page 3

SATASATA概略:概略: SATAデバイスの特長

• 汎用

– 互換性がありデバイスの入れ替え可能

– 市販品ゆえ入手が非常に容易

• 低価格

– 3.5”HDDだと2TBが¥10,000円以下

– 2.5“SSDでは64GBが¥10,000円程度

(出典: 価格.com 2010年11月23日21:30時点)2010/12/7 Design Gateway Page 4

SATASATA概略:概略: 応用メリット

• 自社製品にストレージ機能を追加

– 製品の付加価値向上、高機能化に貢献

– 競合製品との差別化

• デバイス交換が可能

– 製品ラインナップを簡単に揃えられる(SSDorHDD/64or128G)

– 故障時も迅速に対応できる

2.5“HDD内蔵の大容量版 2.5“SSD内蔵の高速版2010/12/7 Design Gateway Page 5

2010/12/7 Design Gateway Page 6

SATASATA概略:概略: レイヤ構成レイヤ構成

• PHY(物理),Link,Transport,Applicationの4レイヤ構成

– 各レイヤごとにSATA機能の役割を分割している

– 隣り合った階層とのI/Fのみ配慮し設計を簡素化

SATAの階層構造

シリアル通信

プロトコル制御

FIS(情報ブロック)の構築

ATAコマンドの実行

2010/12/7 Design Gateway Page 7

SATASATA概略:概略: PHYPHYレイヤレイヤ

• MGT内蔵回路でしか実装できないPHY機能

– OOB信号(Squelchやバースト)の発生/検出

– SerdesやCDR機能でシリアルストリームの処理

– (MGTにセットするパラメータとして指定)

• 周辺ロジックで実装するPHY機能

– Link-Upに必要なOOBのシーケンス処理

– 自動速度ネゴシエーション

– GTP/GTXやPLLで必要なクロックの生成

– (HDLで機能を回路記述)

2010/12/7 Design Gateway Page 8

SATASATA概要:概要: OOBOOBシーケンスシーケンス

• Link-upまでのシーケンス

COMRESET

COMINIT

(電源ON)

(電源ON)

COMWAKE

COMWAKE

d10.2 ※ALIGNp

※ALIGNp Data

Data

※速度ネゴシエーションはALIGNpの検出と応答で行う

2010/12/7 Design Gateway Page 9

SATASATA概略:概略: LinkLinkレイヤレイヤ

• Primitiveコードの生成/抽出 (シリアル通信基本制御)– SOFp/EOFpで送信の開始/終了タイミングを通知

– ALIGNpでCDR再同期,Tx/Rx間クロック周波数差を吸収

– HOLDp/HOLDApでフロー制御

• 8B10エンコード/デコード– DCバランス調整,制御コード挿入/抽出(K28.3とK28.5)

• スクランブル– EMI対策としてトグル周波数の均質化のため必要

• CRC生成/チェック– データ信頼性の維持と確認

2010/12/7 Design Gateway Page 10

SATASATA概略:概略: 上位レイヤ上位レイヤ

• Transportレイヤ– 送信/受信FIS(Frame Information Structure)の構築/処理

– データフロー制御

– ATAタスクレジスタ~FIS間の変換

– Applicationレイヤとは従来PATAと同等なレジスタI/F

• Applicationレイヤ– SATA/PATA実装の相違を吸収

– ATAコマンド・プロトコルの実装(Read/Write/Identify/Packetなど)

– SATA固有の電源/リセット処理

– 接続デバイスによってコマンドの挙動が異なる場合がある

→Applicationレイヤで違いを吸収する必要がある

SATA-IP紹介: DesignGateway紹介

• 会社概要

– 2001年11月設立、自社製品開発販売および設計受託

– 開発拠点はタイ王国バンコク市内(日本人2名常駐)

– 製品サポートはデザイン・ゲートウェイ日本法人で対応

• 主要自社製品

– IPコア (SATA-IP, TOE-IP, SDXC-IP等)

– FPGAコンフィグレーション・モジュール (SD-Link)

– 回路コピー保護チップ(IP-Lock)SDLink

2010/12/7 Design Gateway Page 11

SATA-IP紹介: 他のIPコア紹介

• TOE-IP

– GbE対応TCP-IPアクセラレータ・コア

– 800Mbps以上のTCP送信パフォーマンス

– FA・監視カメラ・医療画像システム・NAS・iSCSIに 適

• SDXC-IP

– SD/SDHC/SDXC規格に対応

– 高い転送パフォーマンス(実測30MByte/s以上)

SATA-IP / TOE-IP / SD-IPの全てに

実機評価用の無償ビットファイルあり!

2010/12/7 Design Gateway Page 12

2010/12/7 Design Gateway Page 13

SATASATA--IPIP紹介:紹介: SATASATA--IPIPとはとは

• RocketIO(GTP/GTX)を応用しSATAチャネルを実装

• IPコアはLink層を実装 (Transport層の一部を含む)

• PHY層とTransport層はリファレンス・デザインで提供

FIS I/F

Scrambler

Descrambler

CRC

Control

TX Packet

RX Packet

SATA IP CoreHostProcessor

Virtex5LXT/SXT

GTP

OOB Control

SpeedNegotiation

TX FIFO

RX FIFO

PHY LayerLink LayerTransport Layer

IPコアはLink層を実装

PHY(物理)層はReferenceで提供

Transport層はReferenceで提供

2010/12/7 Design Gateway Page 14

SATASATA--IPIP紹介:紹介: 製品ラインナップ製品ラインナップ

• 対応デバイスと製品型番情報– SATA-IP001 :

• Virtex-5 LXT/Virtex-5 SXT向けSATA-IPコア

– SATA-IP002 :• Virtex-5 FXT向けSATA-IPコア(※要問い合わせ)

– SATA-IP003 : • Spartan-6 LXT向けSATA-IPコア

– SATA-IP004 : • Virtex-6 LXT/Virtex-6 SXT向けSATA-IPコア

※SATA-IP002のLinuxリファレンス(無償)にはサポートは提供されません

2010/12/7 Design Gateway Page 15

SATASATA--IPIP紹介:紹介: HostHostととDeviceDeviceの両対応の両対応

• 同一のコアでHostとDeviceの両方をサポート

– dev_host_n入力でHostコア/Deviceコアを切り替え

SATA Hostコアと

して機能

SATA Deviceコア

として機能

dev_host_n

= GND = VCC

SATASATA--IPIP紹介:紹介: Xilinx公認IPコア

URL = http://japan.xilinx.com/products/ipcenter/DG_SATAIP_LL.htm

2010/12/7 Design Gateway Page 16

SATASATA--IPIP紹介:紹介: HDDパフォーマンス

• HDDの転送能力を 大限に引き出す

– 転送ボトルネックはSATAではなくHDD内部

– 転送速度はディスクの内外周で異なる

2010/12/7 Design Gateway Page 17

2010/12/7 Design Gateway Page 18

SATASATA--IPIP紹介:紹介: SSDSSDパフォーマンスパフォーマンス

• 新のSSD(SLC)で220MB/s以上の転送レート

– 高速・大容量のストレージ・アプリに 適

2010/12/7 Design Gateway Page 19

SATASATA--IPIP紹介:紹介: VirtexVirtex--55評価用ビットファイル評価用ビットファイル

• ML505/506で実機動作する無償bitファイル– 指定テストパターンのライト/リード/ダンプと転送速度結果の表示

• SATA-IPのWebページからダウンロード可– URL = http://www.dgway.com/products/IP/SATA-IP-download.html

ML505/506の実機評価環境

2010/12/7 Design Gateway Page 20

SATASATA--IPIP紹介:紹介: SpartanSpartan--66評価用ビットファイル評価用ビットファイル

• SP605で実機動作する無償bitファイル

– 別売のアダプタ基板(AB01-PCIe2SATA)が必要

SP605の実機評価環境

SP605ボード

SATA-IISSD/HDD

miniUSBケーブルx2本

シリアル通信ソフト(Hyper Terminal等)

iMPACT

Serial

JTAG

アダプタ基板(別売品)AB01-PCIe2SATA

2010/12/7 Design Gateway Page 21

SATASATA--IPIP紹介:紹介: VirtexVirtex--66評価用ビットファイル評価用ビットファイル

• ML605でRAIDシステムが動作する無償bitファイル

– 別売の8ch SATAアダプタ基板が必要

ML605の実機評価環境

Hostパソコン(シリアル通信および

Bitファイル・ダウンロード用)

評価用SATA-IIデバイスx 4台 (HDD/SSD)

ML605ボード

8ch SATAアダプタ基板(別売品)

2010/12/7 Design Gateway Page 22

SATASATA--IPIP紹介:紹介: リファレンス・デザインリファレンス・デザイン

• ML605/SP605/ML505/ML506で実機動作

– 評価用ビットファイルのEDKプロジェクト・デザイン

– MicroBlazeのコア制御ファームが編集可能

• Transport層のHDLソースコード提供

– 購入前の評価版は1時間の動作制限あり

– 評価版は回路のISE再コンパイルは不可

• NDA締結によりエンドユーザに無償提供

SATASATA--IPIP紹介:紹介: リファレンスリファレンス・デザイン構成・デザイン構成

Multi-Port Memory Controller (MPMC)

ProcessorLocal

Bus (PLB)

Native PortInterface (NPI)

InterruptController

UART TimerPLB I/F BRAM

CtrlLMB I/F

SATA IP

SATA PHY

SATA II Device

Processor Local Bus (PLB)Local Memory Bus (LMB)

DDR2 Memory

Ctrl INTDataNPI-SATA Ctrl

Serial Port

MicroBlaze(CPU)

Processor Sub-System

Xilinx標準のMicroBlaze周辺IPコア

NPI接続ブリッジ(ソースで提供)

PHYレイヤ(ソースで提供)

IPコア(Netlist)

2010/12/7 Design Gateway Page 23

2010/12/7 Design Gateway Page 24

SATASATA--IPIP紹介:紹介: アクセサリアクセサリ

• PCIeをSATAに変換するアダプタ基板

PCIe-SATA変換

アダプタ回路構成

TX+TX-RX-RX+

0.01uF x 4

SATAコネクタ

SATAチャネル数分アダプタ基板に実装

PCIeI/F

FPGAのMGTと接続

• SATAクロスオーバー変換ボード

8lanePCIe-SATAx8変換(ML605/ML555向け)

1lanePCIe-SATAx1変換(SP605向け)

SATA-Device開発向けTX-RX間を交換

(SATAケーブルと接続)

(SATAコネクタと接続)

2010/12/7 Design Gateway Page 25

EDK(PlatformStudio)プロジェクト

SATASATA--IPIP紹介:紹介: EDKEDKによるによるRAIDRAID開発開発

SATA-IPを4チャネル分インスタンスしPLBバス

に並列接続

SATAチャネル(NPI接続ロジック, SATA-IP, PHY層を含む)はIPカタログに登録済みのため容易にイ

ンスタンス化できる

RAIDハードウエアの設計は…[1] IPカタログから‘npi_sata’ をドラッグ

&ドロップ[2] 接続ロジックとマッピングの追加

…これだけ!

SATASATA--IPIP紹介:紹介: SATA-IP応用実績1

NASAでのSATA-IP採用を報道した記事

(出典:Bangkok Post誌 Webニュース)

2010/12/7 Design Gateway Page 26

SATASATA--IPIP紹介:紹介: SATA-IP応用実績2

(出典:Xilinx社Webニュースリリース)

ストレージ製品にSATA-IPを採用した事例

(使用デバイス:Virtex-5LX20T)

2010/12/7 Design Gateway Page 27

SATASATA--IPIP紹介:紹介: SATA-IP導入メリット

• 市販ASSPで実現できない機能を提供

– 市販ASSPデバイスは2ポート程度

– 市場での製品差別化

• FPGAの柔軟性を活かした製品戦略

– MOQ( 小発注数量)の制約がない

• 開発期間を短縮

– リファレンス・デザインを加工することで設計を簡略化

2010/12/7 Design Gateway Page 28

2010/12/7 Design Gateway Page 292010/12/7 Design Gateway Page 29

SATASATA--IPIP紹介:問い合わせ紹介:問い合わせ

• ホームページに詳細な技術資料を用意

– http://www.dgway.com/products/IP/SATA-IP.html

• 問い合わせ

– 株式会社Design Gateway

– E-mail : [email protected]

– FAX : 050-3588-7915

SSDSSD動向:動向: SSDとHDDの比較

• SSDはHDDより耐衝撃、静寂性面でメリットがある

• その反面、記録容量単価が高く大容量品が少ない

2010/12/7 Design Gateway Page 30

SSDSSD動向:動向: SSDドライブの小型化

• 小型化

– 2.5“ハーフサイズ

– MicroSATA/MiniSATA

東芝製 Blade X-gale

2.5インチSSDドライブ

2010/12/7 Design Gateway Page 31

Paltek製小型SSD

スリム化

ハーフサイズ化

SSDSSD動向:動向: 課題

• 書き込み手順が複雑

– 旧データ読出し→ブロック消去→新+旧データ上書き

– ランダム・アクセスの場合この問題が顕著化する

• 書き換え回数に制限がある

– 同一セルの許容書換え回数:MLCは数千回,SLCは数万回

– 特定セルの書換えが集中しないようウェアレベリング

• ウェアレベリングでパフォーマンス低下となるケース

– 頻繁にR/Wアクセスするデータが分散化

2010/12/7 Design Gateway Page 32

SSDSSD動向:動向: ベンダーの対策

• DRAMデータバッファ(キャッシュ)の実装

– 書き込みをなるべく消去ブロック単位でまとめる

– 遅延書き込みなので電源遮断時の対策が必要

– ランダム・アクセス時のパフォーマンスが向上

– シーケンシャル・アクセスでは効果なし

• 冗長(スペア)メモリ・セルの追加

– ユーザ記録エリア以外に予備エリアをSSD内部で用意

– 寿命の延命に貢献するが技術詳細はSSDベンダーの極秘

2010/12/7 Design Gateway Page 33