KC705 リファレンス デザイン

ユーザー ガイド

UG845 (v1.0) 2012 年 1 月 31 日

KC705 リファレンス デザイン ユーザー ガイド japan.xilinx.com UG845 (v1.0) 2012 年 1 月 31 日

Notice of DisclaimerThe information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use of Xilinx products. Tothe maximum extent permitted by applicable law: (1) Materials are made available "AS IS" and with all faults, Xilinx herebyDISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOTLIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULARPURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory ofliability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (includingyour use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including lossof data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if suchdamage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes noobligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications.You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products aresubject to the terms and conditions of the Limited Warranties which can be viewed at http://www.xilinx.com/warranty.htm; IPcores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are notdesigned or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk andliability for use of Xilinx products in Critical Applications: http://www.xilinx.com/warranty.htm#critapps.

© Copyright 2012 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Zynq, and other designated brandsincluded herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of theirrespective owners.

本資料は英語版 (v1.0) を翻訳したもので、 内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあ り ます。日本語版は参考用と してご使用の上、 新情報につきましては、 必ず 新英語版をご参照ください。

この資料に関するフ ィードバッ クおよびリ ンクなどの問題につきましては、 jpn_trans_feedback@xilinx.com までお知らせください。 いただきましたご意見を参考に早急に対応させていただきます。 なお、 このメール アドレスへのお問い合わせは受け付けており ません。 あらかじめご了承ください。

改訂履歴

次の表に、 この文書の改訂履歴を示します。

日付 バージョ ン 改訂内容

2012 年 1 月 31 日 1.0 初版リ リース

KC705 リファレンス デザイン ユーザー ガイド japan.xilinx.com 3UG845 (v1.0) 2012 年 1 月 31 日

改訂履歴. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

KC705 リファレンス デザイン ユーザー ガイド

概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

KC705 の機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

リ ファレンス デザイン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

フラ ッシュ コンテンツの復元. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

付録 A : その他の資料

ザイ リ ンクスの リ ソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

参考資料. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

目次

4 japan.xilinx.com KC705 リファレンス デザイン ユーザー ガイド

UG845 (v1.0) 2012 年 1 月 31 日

KC705 リファレンス デザイン ユーザー ガイド japan.xilinx.com 5UG845 (v1.0) 2012 年 1 月 31 日

KC705 リファレンス デザイン ユーザー ガイド

概要

Kintex™-7 FPGA は、 前世代 FPGA の 2 倍の性能を半分の消費電力で実現する、 新しいク ラスの

高性能 FPGA です。Kintex-7 ファ ミ リは、システム レベルの性能と統合を強化する、高集積ロジッ

ク、 高性能なシ リ アル コネクティビティ、 メモ リ、 DSP、 さ らにアナログ ミ ッ クス ド シグナルを

提供しています。 これらの機能によ り、 新しい革新技術がもたら され、 量産価格でのデザインの差

別化が可能になり ます。

KC705 評価キッ トは、 XC7K325T-2FFG900 Kintex-7 FPGA をベースに構成されています。 この

FPGA は、326,080 のロジッ ク セルを備えており、10.3125Gb/s のシ リ アル ラ イン レート をサポー

ト します。 詳細は、 「Kintex-7 ファ ミ リ FPGA デバイス一覧表」 を参照してください。

このキッ トには、 BIST (Built-In Self Test)、 デモ機能、 リ ファレンス デザイン ファ イルが含まれ

ています。 BIST は、 電源投入時およびリ コンフ ィギュレーシ ョ ン後に、 ボードのさまざまな機能

を検証するのに役立ちます。『Kintex-7 FPGA KC705 評価キッ ト スタート アップ ガイ ド』 (UG883)のチュート リ アルを一通り実施した後、KC705 のウェブページで提供されているチュート リ アルと

リ ファレンス デザインを使用する と、KC705 および Kintex-7 FPGA の機能をさらに検討できます。

KC705 評価キ ッ ト で提供されるチュー ト リ アルに関する 新情報は、 ウ ェブページ (http://japan.xilinx.com/KC705) を参照してください。

KC705 の機能

KC705 デザインは、 KC705 評価ボードを使用して Kintex™-7 FPGA の機能のデモを行うための

ものです。 これには次が含まれます。

• Kintex-7 XC7K325T-2FFG900 FPGA

• 1GB DDR3 メモ リ SODIMM

• 128MB のリニア BPI フラ ッシュ メモ リ

• Quad SPI フラ ッシュ

• セキュア デジタル (SD) コネクタ

• Digilent モジュールを介した USB JTAG

• ク ロ ッ ク生成

• 固定の 200MHz LVDS オシレーター (差動)

• I2C プログラマブル オシレーター (差動)

• SMA コネクタ (差動)

6 japan.xilinx.com KC705 リファレンス デザイン ユーザー ガイド

UG845 (v1.0) 2012 年 1 月 31 日

KC705 の機能

• GTX ト ランシーバー ク ロ ッキング用 SMA コネクタ

• GTX ト ランシーバー

• FMC HPC コネクタ (GTX ト ランシーバー : 4 個)

• FMC LPC コネクタ (GTX ト ランシーバー : 1 個)

• SMA コネクタ (TX、 RX、 および REFCLK 用 : 各 1 組)

• PCI Express (8 レーン)

• SFP+ (Small form-factor pluggable plus) コネクタ

• イーサネッ ト PHY SGMII インターフェイス (RJ-45 コネクタ)

• PCI Express® エンドポイン ト コネクティビティ

• Gen1 8 レーン (x8)

• Gen2 8 レーン (x8)

• SFP+ コネクタ

• 10/100/1000 ト ラ イスピード イーサネッ ト PHY

• USB - UART ブリ ッジ

• HDMI コーデッ ク

• I2C バス

• I2C MUX

• I2C EEPROM (1 KB)

• USER I2C プログラマブル 3.3V LVDS ク ロ ッ ク

• DDR3 SODIMM ソケッ ト

• HDMI コーデッ ク

• FMC HPC コネクタ

• FMC LPC コネクタ

• SFP+ コネクタ

• I2C プログラマブル ジッター減衰高精度クロ ッ ク乗算器

• ステータス LED

• イーサネッ ト ステータス

• パワー グッ ド

• FPGA INIT

• FPGA DONE

• ユーザー I/O

• ユーザー LED (8 個の GPIO)

• ユーザー プッシュボタン (5 方向)

• CPU リセッ ト プッシュボタン

• ユーザー DIP スイ ッチ (4 極 GPIO)

• ユーザー SMA GPIO コネクタ (2 組)

• LCD 文字表示 (16 文字 x 2 行)

• スイ ッチ

KC705 リファレンス デザイン ユーザー ガイド japan.xilinx.com 7UG845 (v1.0) 2012 年 1 月 31 日

リファレンス デザイン

• 電源オン/オフ スライ ド スイ ッチ

• コンフ ィギュレーシ ョ ン モード DIP スイ ッチ

• VITA 57.1 FMC HPC コネクタ

• VITA 57.1 FMC LPC コネクタ

• 電力管理

• TI 電源コン ト ローラーを介した PMBus 電圧および電流のモニタ リ ング

• XADC ヘッダー

• コンフ ィギュレーシ ョ ン オプシ ョ ン

• リ ニア BPI フラ ッシュ メモ リ

• Quad SPI

• USB JTAG コンフ ィギュレーシ ョ ン ポート

• プラ ッ ト フォーム ケーブル ヘッダー JTAG コンフ ィギュレーシ ョ ン ポート

リファレンス デザイン

リ ファレンス デザインには、 次が含まれます。

• BIST (Built-In Self Test) デザイン

• MIG (Memory Interface Generator) でのデザイン

• PCI Express デザイン用インテグレイテッ ド エンドポイン ト ブロ ッ ク

• マルチブート デザイン

• ChipScope Pro の IBERT デザイン

• ベース ターゲッ ト リ ファレンス デザイン

BIST (Built-In Self Test) デザイン

BIST を実行するには、 電源ケーブルと USB-UART ケーブルを取り付けてから (図 1 を参照)、KC705 コンフ ィギュレーシ ョ ン モード とフラ ッシュ アドレス スイ ッチ (SW13) を 11010 に設定

し、 ボードの電源を入れます。

X-Ref Target - Figure 1

図 1 : KC705 ボード

UG845_06_011612

8 japan.xilinx.com KC705 リファレンス デザイン ユーザー ガイド

UG845 (v1.0) 2012 年 1 月 31 日

リファレンス デザイン

BIST を使用して、 KC705 評価キッ ト が提供する さまざまな機能が検証できます。 コンフ ィギュ

レーシ ョ ン モード とフラ ッシュ アドレス スイ ッチが Master BPI モードに設定される と、電源投入

時に BIST メニューが表示されます。

このよ うな出力を表示するには、TeraTerm などのターミナル プログラムを起動します。BIST プロ

グラムは、 デフォル トではオンボードの BPI リ ニア フラ ッシュにあ り ます。 「KC705 フラ ッシュ

コンテンツの復元」 チュート リ アルでは、 この不揮発性フラ ッシュ メモ リのデータを工場出荷時の

デフォルト内容に復元する方法を説明しています。

X-Ref Target - Figure 2

図 2 : BIST の初期画面

UG845_01_011212

KC705 リファレンス デザイン ユーザー ガイド japan.xilinx.com 9UG845 (v1.0) 2012 年 1 月 31 日

リファレンス デザイン

MIG (Memory Interface Generator) でのデザイン

7 シ リーズ FPGA メモ リ インターフェイス ソ リ ューシ ョ ン コアは、7 シ リーズ FPGA のユーザー

デザイ ンおよび AXI4 (Advanced eXtensible Interface 4) ス レーブ イ ン ターフ ェ イ ス と DDR3SDRAM デバイスを接続するために、 設計済みのコン ト ローラーと物理層 (PHY) を組み合わせた

ものです。7 シ リーズ FPGA メモ リ インターフェイス ソ リ ューシ ョ ンの詳細は、『7 シ リーズ FPGAメモ リ インターフェイス ソ リ ューシ ョ ン ユーザー ガイ ド』 (UG586) を参照してください。

ロジッ ク設計者は、 MIG ツール (図 3) を使用し、 メモ リの ト ランザクシ ョ ンを簡略化したシンプ

ルなユーザー インターフェイスを構築できます。 統合したメモ リ コン ト ローラー ブロ ッ クの組み

合わせおよびシグナル コネクティビティは、 ユーザーに透過的です。

LogiCORE™ MIG のデバッグ デザイン例では、 一連の読み出しおよび書き込みのパターン検証を

通して DDR3 メモ リ インターフェイスをテス ト します。サンプル デザインは、デバッグ インター

フェイスを含むよ う にオプシ ョ ンを使用して生成されたものです。 デバッグ結果は、 ChipScopePro™ Analyzer ツールで確認できます (図 4 を参照)。

X-Ref Target - Figure 3

図 3 : MIG の GUI

UG845_02_011112

10 japan.xilinx.com KC705 リファレンス デザイン ユーザー ガイド

UG845 (v1.0) 2012 年 1 月 31 日

リファレンス デザイン

MCB の詳細は、 『7 シ リーズ FPGA メモ リ インターフェイス ソ リ ューシ ョ ン ユーザー ガイ ド』

(UG586) を参照してください。 ChipScope Pro Analyzer ツールの詳細は、 『ChipScope Pro ソフ ト

ウェアおよびコア ユーザー ガイ ド』 (UG029) を参照してください。

PCI Express デザイン用インテグレイテッ ド エンドポイン ト ブロック

LogiCORE™ の IP コア、 Kintex-7 FPGA PCI Express® 用インテグレイテッ ド エンドポイン ト ブロ ッ クは、 Kintex-7 FPGA デバイス向けの高帯域幅、 スケーラブル、 かつ高信頼性のシ リ アル インターコネク ト を実装するための構築ブロ ッ クです。 Kintex-7 FPGA PCI Express (PCIe®) 用イン

テグレイテッ ド エンドポイン ト ブロ ッ ク ソ リ ューシ ョ ンは、 PCI Express Base Specification v1.1のプロ ト コルに準拠し、 かつ電気的にも互換性のある 1 レーンのコンフ ィギュレーシ ョ ンをサポー

ト します。

このインテグレイテッ ド エンドポイン ト ブロッ ク ソ リ ューシ ョ ンは、 PCI Express Card Electromechanical (CEM) v1.1 や PCI Industrial Computer Manufacturers Group (PICMG) 3.4 仕様な

どの業界標準にのっとったアプリケーシ ョ ン要素と互換性があり ます。 詳細は、 『7 シ リーズ FPGA PCI Express 用インテグレイテッ ド ブロッ ク ユーザー ガイ ド』 (UG477) を参照してください。

ザイ リ ンクスは、Kintex-7 FPGA PCIe Express 用インテグレイテッ ド エンドポイン ト ブロ ッ ク コアを FPGA で構成するための Kintex-7 FPGA PCI Express 用インテグレイテッ ド エンドポイン ト

ブロ ッ ク ソ リ ューシ ョ ンを提供しています。 これには、 PCIe 用の完全なエンドポイン ト ソ リ ュー

シ ョ ンを構築するために使用するその他のロジッ ク も含まれます (図 5 を参照)。 このザイ リ ンクス

の PCIe 用インテグレイテッ ド エンドポイン ト ブロ ッ ク ラ ッパーによ り、 デザイン プロセスが簡

潔になり、 市場投入時間が短縮されます。

8 レーンの PCIe エッジ コネクタは、Gen1 アプリ ケーシ ョ ンについて、2.5GT/s の速度でデータを

転送します。提供されるデザインは、Gen1 x8 レーンおよび Gen2 x4 レーン機能に対応しています。

詳細は、 「KC705 PCIe x8 Gen1 デザインの作成」 チュート リ アルを参照してください。

X-Ref Target - Figure 4

図 4 : ChipScope Pro Analyzer ツール

UG845_03_011112

KC705 リファレンス デザイン ユーザー ガイド japan.xilinx.com 11UG845 (v1.0) 2012 年 1 月 31 日

リファレンス デザイン

マルチブート デザイン

図 6 に、マルチブートの動作を示します。 7 シ リーズ FPGA のマルチブートおよびフォールバッ ク

は、 フ ィールドでのシステム アップデート をサポートする機能です。 ビッ ト ス ト リーム イ メージ

は、 フ ィールドで動的に更新できます。 FPGA マルチブートは、 デバイスの実行中にイ メージを切

り替える機能です。マルチブート コンフ ィギュレーシ ョ ンの実行時にエラーが検出される と FPGAはフォールバッ ク機能を開始し、 正常動作が確認済みのデザイン (ゴールデン イ メージ) をデバイ

スに読み込むこ とができます。

信頼性の高いインシステム アップデート ソ リ ューシ ョ ンをインプ リ メ ン トするには、 いくつかの

点を事前に考えておく必要があ り ます。 まず、 システム セッ ト アップの方法を決定します。 次に、

使用するコンフ ィギュレーシ ョ ン モードに応じた設計上の注意点を考慮しておく必要があ り ます。

後に、 HDL デザインに関する注意点も考慮して、 ファ イルを正し く生成する必要があ り ます。

電源投入時にアドレス 0 からゴールデン イ メージを読み込みます。 次に、 このデザインがマルチ

ブート イ メージの読み込みを開始します。 このよ う な方式は、 システム チェッ クを実行してから

ランタイム イ メージを読み込む場合に適しています。つま り、システムのチェッ ク /診断機能をゴー

ルデン イ メージに含めておき、 実際のシステムと しての動作はマルチブート イ メージに含めてお

きます。 電源投入時は、 常にゴールデン イ メージが読み込まれます。 このデザインが、 上位アドレ

ス空間からのブート を ト リ ガーします。 マルチブート イ メージは複数用意しておく こ とが可能で、

任意のデザインから別のイ メージの読み込みを開始できます。上位アドレス空間のマルチブート イメージを読み込み中にエラーが発生した場合は、 フォールバッ ク回路がアドレス 0 からゴールデン

イ メージの読み込みを開始します。

Kintex-7 FPGA のマルチブート機能の詳細は、 『7 シ リーズ FPGA コンフ ィギュレーシ ョ ン ユー

ザー ガイ ド』 (UG470) を参照して く ださい。 Kintex-7 FPGA でのこの動作のデモは、 「KC705MultiBoot」 を参照してください。

X-Ref Target - Figure 5

図 5 : PCI Express 用インテグレイテッ ド エンドポイン ト ブロック ソリューシ ョ ン

LogiCORE IP 7 Series FPGAs Integrated Block for PCI Express Core

7 Series FPGAs Integrated Block for

PCI Express (PCIE_2_1)

Transceivers

Optional Debug

System(SYS)

User Logic

UG845_07_011312

PCIExpressLogic

ClockandReset

PCI Express(PCI_EXP)

UserLogic

Physical LayerControl and Status

HostInterface

Transaction(AXI-ST)

UserLogic

Optional Debug(DRP)

Physical(PL)

Configuration(CFG)

TX Block RAM

RX Block RAM

12 japan.xilinx.com KC705 リファレンス デザイン ユーザー ガイド

UG845 (v1.0) 2012 年 1 月 31 日

リファレンス デザイン

ChipScope Pro の IBERT デザイン

CORE Generator ツールを使用する と、 Kintex-7 の GTX ト ランシーバーを使用するハード ウェア

デザイ ン用の IBERT (Integrated Bit Error Ratio Test) コ アが作成でき ます。 IBERT コ アには、

Kintex-7 GTX ト ランシーバーを使用するデザイン、 データ パターン ジェネレーター、 データ パターン チェ ッカが含まれます (図 7 を参照)。 デザインは、 設計者が入力したデバイス とパッケー

ジ、 システム ク ロ ッ ク ピンの配置、 GTX の基準クロ ッ ク、期待されるライン レートに基づいて生

成されます。 構成が完了する と、 FPGA で動作している IBERT のデザイ ンが ChipScope ProAnalyzer の IBERT コンソールで制御され、GTX ト ランシーバーの属性が設定されて高速シ リアル

GTX ト ランシーバーが使用できるよ うにな り ます。

X-Ref Target - Figure 6

図 6 : マルチブートの動作

UG845_04_011612

Memory Map of Flash

Upper Address

Base Address

MultiBoot Image

BIT File Stored inUpper Address

Golden Image

BIT File Stored atAddress 0

Boot Golden Image

Power Up

Trigger MultiBoot

ConfigurationPasses?

No

Yes

Run MultiBoot Image

KC705 リファレンス デザイン ユーザー ガイド japan.xilinx.com 13UG845 (v1.0) 2012 年 1 月 31 日

リファレンス デザイン

LogiCORE の IBERT デザインでは、GTX ト ランシーバーを使用する次のインターフェイスのルー

プバッ ク接続を検証します。

• FMC HPC コネクタ (GTX ト ランシーバー : 4 個)

• FMC LPC コネクタ (GTX ト ランシーバー : 1 個)

• SMA コネクタ (TX、 RX、 および REFCLK 用 : 各 1 組)

• PCI Express (8 レーン)

• SFP+ (Small form-factor pluggable plus) コネクタ

• イーサネッ ト PHY SGMII インターフェイス (RJ-45 コネクタ)

「KC705 GTX IBERT デザインの作成」 チュート リ アル、 および付属のリ ファレンス デザインでは

CORE Generator ツールおよび ChipScope Pro Analyzer ソフ ト ウェアを使用して KC705 GTX トランシーバーを活用する方法を示しています。

ChipScope Pro Analyzer ツールの詳細は、『ChipScope Pro ソフ ト ウェアおよびコア ユーザー ガイ

ド』 (UG029) を参照してください。

X-Ref Target - Figure 7

図 7 : ChipScope Pro ソフ トウェアを使用した IBERT コアの生成

UG845_06_011112

Board-Under-Test

Host Computer with ChipScope Pro Software

JTAGConnections

ChipScopePro

Target Device Under Test

UserFunction

UserFunction

UserFunction

ILA Pro

ICON Pro

ILA Pro

ILA Pro

ParallelCable

14 japan.xilinx.com KC705 リファレンス デザイン ユーザー ガイド

UG845 (v1.0) 2012 年 1 月 31 日

フラッシュ コンテンツの復元

ベース ターゲッ ト リファレンス デザイン

KC705 評価キッ トに含まれるベース ターゲッ ト リ ファレンス デザイン (TRD) は、 複数のボード

機能を含むよ うに設計されています。 TRD の主なコンポーネン トは、 PCI Express 用インテグレイ

テッ ド エンドポイン ト ブロ ッ ク、 Northwest Logic 社製 Packet DMA、 およびマルチポート仮想

FIFO です。 TRD システムは、 エンド ツー エンドで 大 10 ギガビッ ト秒 (Gb/s) のスループッ ト

に対応しています。

Kintex-7 FPGA PCI Express 用インテグレイテッ ド エンドポイン ト ブロ ッ ク と Packet DMA は、

ホス ト システムからエンドポイン ト カード (S2C) へ、 およびその逆方向 (C2S) へデータを転送す

る役割を果たします。 ホス トが送受信するデータは、 DDR3 メモ リ を中心に構築された仮想 FIFOに保存されます。DDR3 メモ リ を中心と したマルチポート仮想 FIFO の抽象化層を使用するこ とで、

メモ リ インターフェイスでのアドレス指定やアービ ト レーシ ョ ンを管理する必要がなくな り、 ト ラ

フ ィ ッ クを効率的に移動できます。 また、 ブロ ッ ク RAM を使用してインプ リ メ ン ト されたス ト

レージよ り も保存ワード数が拡大します。

PCI Express 用インテグレイテッ ド エンドポイン ト ブロ ッ ク、 Packet DMA、 およびマルチポート

仮想 FIFO が、ベース システムと して扱う こ とができます。ベース システムは、 も う一端で実行さ

れている任意のユーザー アプリ ケーシ ョ ンとホス ト をつなぐこ とができます。 Raw Data Packet モジュールは、 パケッ ト を生成および使用するダ ミー アプリ ケーシ ョ ンです。 Aurora または XAUIなどのユーザー固有のプロ ト コルに簡単に置き換えるこ とができます。

ベース TRD の詳細と実行方法は、 『Kintex-7 FPGA KC705 評価キッ ト スター ト アップ ガイ ド』

(UG883) を参照して ください。

フラッシュ コンテンツの復元

KC705 評価キッ トには、 リ ニア BPI フラ ッシュ、 SPI フラ ッシュの複数の不揮発性メモ リが搭載

されており、 これらはユーザーが生成したデザインで上書き可能です。 「フラ ッシュ コンテンツの

復元」 チュート リ アルでは、 リニア BPI フラ ッシュにプログラムされた初期機能の復元方法を説明

しています。

フラ ッシュ インターフェイスを介する FPGA のコンフ ィギュレーシ ョ ンの詳細は、 『7 シ リーズ

FPGA コンフ ィギュレーシ ョ ン ユーザー ガイ ド』 (UG470) を参照してください。 KC705 評価キッ

トの特定のフラ ッシュ モジュールについては、『Kintex-7 FPGA 用 KC705 評価ボード ユーザー ガイ ド』 (UG810) を参照してください。

KC705 リファレンス デザイン ユーザー ガイド japan.xilinx.com 15UG845 (v1.0) 2012 年 1 月 31 日

付録 A

その他の資料

ザイリンクスのリソース

アンサー データベース、 資料、 ダウンロード、 フォーラムなどのサポート リ ソースを利用するに

は、 次のウェブサイ トにアクセスして ください。

http://japan.xilinx.com/support

ザイ リ ンクスの資料で使用されている技術用語は、 次の用語集を参照してください。

http://japan.xilinx.com/company/terms.htm.

参考資料 次の文書は、 このユーザー ガイ ドに役立つ補足資料です。

• Kintex-7 FPGA 製品一覧表

http://japan.xilinx.com/publications/prod_mktg/Kintex7-Product-Table.pdf.

• UG883 : 『Kintex-7 FPGA KC705 評価キッ ト スタート アップ ガイ ド』

• UG882 : 『Kintex-7 FPGA ベース ターゲッ ト リ ファレンス デザイン ユーザー ガイ ド』

• UG810 : 『Kintex-7 FPGA 用 KC705 評価ボード ユーザー ガイ ド』

• UG586 : 『7 シ リーズ FPGA メモ リ インターフェイス ソ リ ューシ ョ ン ユーザー ガイ ド』

• UG029 : 『ChipScope Pro 12.3 ソフ ト ウェアおよびコア ユーザー ガイ ド』

• UG477 : 『7 シ リーズ FPGA PCI Express 用インテグレイテッ ド ブロッ ク ユーザー ガイ ド』

• UG470 : 『7 シ リーズ FPGA コンフ ィギュレーシ ョ ン ユーザー ガイ ド』

• PCI-SIG の資料 (www.pcisig.com/specifications)

• PCI Express Base Specification 1.1

• PCI Express Card Electromechanical (CEM) Specification 1.1

KC705 のチュート リアル、デモ、およびデザイン ファイルは、次のウェブサイ ト を参照してください。

http://japan.xilinx.com/KC705

こ こからは、 次が入手可能です。

• KC705 BIST : RDF0102、 XTP102

• KC705 IBERT : RDF0103、 XTP103

• KC705 Multiboot : RDF0104、 XTP104

• KC705 MIG : RDF0105、 XTP105

• KC705 PCIe : RDF0106、 XTP106

• KC705 Restoring Flash : RDF0145、 XTP131

16 japan.xilinx.com KC705 リファレンス デザイン ユーザー ガイド

UG845 (v1.0) 2012 年 1 月 31 日

付録 A : その他の資料