Embed Size (px)
Citation preview
Verilog Laboratory Instruction CE-UIT
Page 1
1. Tạo một project trên Quartus II :
• Start -> Programs -> Altera -> Quartus II 7.2 -> Quartus II 7.2 ( 32 -Bit ) :
Hình 1 : Màn hình chính.
• Nhấn tab File trên màn hình chính :
• Mở một project mới : File -> New Project Wizard…
Verilog Laboratory Instruction CE-UIT
Page 2
• Nhấn Next >
• Nhập ñường dẫn thư mục của project ( có thể tạo trước hoặc nếu chưa tạo sẽ ñược tự ñộng tạo ).
• Nhập tên của project. • Nhập top-level của thiết kế cho project ( nên cho giống tên của project ). • Nhấn Next > • Nếu ñường dẫn thư mục của project chưa ñược tạo trước :
Verilog Laboratory Instruction CE-UIT
Page 3
• Nhấn Yes
• Nhấn Next >
• Chọn Family : Cyclone II • Chọn Available devices : EP2C35F672C6 ( Họ của Chip FPGA Cyclone II trên
Kit DE2 ). • Nhấn Next >
Verilog Laboratory Instruction CE-UIT
Page 4
• Nhấn Next >
• Nhấn Finish ñể chở về màn hình chính.
Verilog Laboratory Instruction CE-UIT
Page 5
2. Thiết kế một mạch ñiện ñơn giản ( cổng XOR ) dùng Verilog trên Quartus II:
• Mở File -> New :
• Chọn Verilog HDL File
Verilog Laboratory Instruction CE-UIT
Page 6
• Save as file : File -> Save as
• Nhập Verilog design cho cổng XOR vào cửa sổ Text Editor. Nhớ phải ñặ tên của top-level module phải giống tên của Project. ( Trong thí dụ này là “light”).
• Save : File -> Save
Verilog Laboratory Instruction CE-UIT
Page 7
• Một số cách tạo Verilog khác :
� Dùng Verilog template : + Edit -> Insert Template -> Verilog HDL
� Đưa File vào project ( có thể ñưa một hoặc nhiều File vào Project, chẳng hạn như File chứa top-level module và những Files chứa sub-level module ).
+ Assignments -> Settings + Chọn Category : Files
+ Nhấn vào button …
Verilog Laboratory Instruction CE-UIT
Page 8
+ Chỉ ñường dẫn của những Files verilog cần ñưa vào Project.
• Compiling design : Processing -> Start Compilation • Review Compilation report : Processing -> Compilation Report
• Gán pin cho design : Assignments -> Pins • Double click on Location, chọn pin trên Chip FPGA cho design.
• Một cách khác ñể gán pins cho design : Assignments -> Import Assignments
Verilog Laboratory Instruction CE-UIT
Page 9
• Click button …, chỉ ñường dẫn của file dùng ñể gán pins. Format cua file.csv như sau :
• Re- compiling design : Processing -> Start Compilation • Review Compilation report : Processing -> Compilation Report
3. Mô phỏng mạch ñã thiết kế : • Tạo input waveform : File -> New -> Other Files -> Vector Waveform File
• Nhấn OK
Verilog Laboratory Instruction CE-UIT
Page 10
• Chọn thời gian thực hiện mô phỏng : Edit -> End Time • Nhập thời gian thực hiện mô phỏng. • Fit windown : View -> Fit in Windown • Tạo waveform cho inputs : Edit -> Insert Node or Bus
• Chọn Node Finder
• Chọn Filter : Pins : all • Nhấn button List • Chọn signal bên Nodes found ; nhấn >> ñể chuyển sang bên Selected Nodes • Nhấn OK
Verilog Laboratory Instruction CE-UIT
Page 11
• Chọn một input signal bằng cách nhấp chuột vào signal ñó . • Chọn biểu tượng mũi tên con trỏ • Di chuyển con trỏ sang màn hình waveform . • Nhấn và giữ chuột và kéo rê ( left ) trong một khoảng thời gian ( giả sử ta muốn
trong khoảng thời gian từ 40ns -> 60 ns , SW0 signal có giá trị “1”, thì ta nhấn , giữ và rê chuột trong khoảng thời gian từ 40ns -> 60ns.
• Nhấn button “1” phía bên trái màn hình
• Tương tự cho những tín hiệu inputs khác, không tạo waveform cho outputs ( XXX).
• Save File Waveform : File -> Save As
Verilog Laboratory Instruction CE-UIT
Page 12
• Thực hiện mô phỏng : Assignments -> Setting
• Chọn Simulator Settings • Chọn Simulation mode : Functional / Timing • Chỉ ñường dẫn của input waveform vừa tạo. • Nhấn OK
• Tạo simulation netlist : Processing -> Generate Functional Simulation Netlist • Chạy mô phỏng : Processing -> Start Simulation. • Quan sat output waveform.
Verilog Laboratory Instruction CE-UIT
Page 13
4. Programming thi ết kế Verilog trên FPGA : • Kết nối Kit DE2 với máy tính qua cổng USB-Blaster ( phải cài ñặt driver trước
). • Bật nguồn Kit DE2. • Có 2 mode : JTAG và Active Serial modes 4.1 JTAG mode : • Trên Kit DE2 , chuyển Switch RUN/PROG về vị trí RUN • Trên màn hình chính Quantus II, chọn Tools -> Programmer
• Nhấn Hardware Setup , chọn USB-Blaster[USB-0] ( Chú ý : phải cài ñặt driver cho USB-Blater trước ).
• Nhấn Close • Chọn Mode JTAG • Nhấn Add File , chỉ ñường dẫn ñến File .sof (ñược tạo ra khi chạy Compilation). • Check box Program/Configure
Verilog Laboratory Instruction CE-UIT
Page 14
• Nhấn Start. • Quan sát trên Kit DE2, switch SW0, SW1 và quan sát LED.
4.2 Active Serial Mode : • Chọn Assignments -> Devide
• Chọn Family : Cyclone II • Chọn Available devices : EP2C35F672C6 • Nhấn Device & Pin Option • Chọn Tab Configuration
Verilog Laboratory Instruction CE-UIT
Page 15
• Chọn Configuration device : EPCS64 ( họ EPPROM trên Kit DE2 , dùng ñể lưu chương trình ñể nạp cho FPGA mỗi khi power on ).
• Tương tự JTAG ở những bước kế tiếp . • Trên Kit DE2 , chuyển Switch RUN/PROG về vị trí RUN • Trên màn hình chính Quantus II, chọn Tools -> Programmer • Chọn Hardware Setup : USB-Blaster[USB-0] • Chọn Mode : Active Serial Programming • Nhấn Add File, chỉ ñường dẫn ñến File .pof ( File ñược tạo ra trong quá trình
chạy Compilation ).
• Check box Program/Configure. • Nhấn Start ñể programming chương trình cho EPPROM. • Nhấn Phím Restart trên Kit DE2, • Quan sát trên Kit DE2, switch SW0, SW1 và quan sát LED.
