Upload
marko-pajk
View
94
Download
4
Embed Size (px)
DESCRIPTION
Logicka kola
Citation preview
1. Izvesna logička familija definiše LOW signal u opsegu 0 – 0.8 V, a HIGH signal u opsegu 2.2 – 3.3V. Ako se radi o pozitivnoj logici, koja je logička vrednost pridružena sa sledećim ulaznim nivoima signala: a) 0.0V b) 3.0V c) 0.8V d) 1.9V e) 2.0V f) 5.0V g) -0.7V h) -3.0V Neka rešenja: a) 0, b) 1, d) nedefinisano, jer se nalazi između opsega, g) manje od LOW, kolo pregoreva. 2. Ponovite zadatak 1. ako se radi o negativnoj logici. 3. Da li za dati skup ulaznih podataka NI kolo daje suprotnu vrednost na izlazu od NILI kola? Ne, suprotno od NILI kola je ILI kolo. 4. Definišite fan-in i fan-out. Koji ćete najverovatnije morati da računate? Fan-in je osobina familije logičkih kola i govori koliko ulaza može imati neko logičko kolo, dok fan-out govori koliko takvih istih kola možemo vezati na izlaz posmatranog kola da se previše ne pokvari nivo izlaznog napona. Kako logičko kolo koje se nabavlja ima definisan broj ulaza, fan-in nikada nije od interesa za korisnika, dok se fan-out računa u procesu dizajna digitalnog sistema. 5. Koje kolo ima manje tranzistora, CMOS invertor ili CMOS bafer? CMOS invertor, pogledati predavanja 6. Odredite RC vremensku konstantu za sledeće kombinacije otpornik-kondenzator: a) R=100Ω, C=50pF b) R=330Ω, C=150pF c) R=1kΩ, C=30pF d) R=4.7kΩ, C=100pF a) RC=100Ω x 50pF = 5ns ... 7. Neki šmit-triger invertor ima VT+=1.6V, i VT-=1.3V. Koliki je histerezis ovog kola? VH = VT+ - VT- = 0.3V 8. Ožičeno I funkcija se dobija vezivanjem dva izlaza sa otvorenim drejnom ili otvorenim kolektorom, bez potrebe da se ide kroz dodatni nivo tranzistorske logike. Kako onda da ova funkcija može biti sporija od standardnog I kola? Pomoć: Razmislite kolika je vremenska konstanta jednog a kolika drugog kola, kada se izlaz menja sa 0 na 1.
9. Isprojektujte CMOS kolo koje ima funkcionalnost kao kolo sa slike.
Rešenje: ILI funkcija se ostvaruje paralelnom vezom NMOS tranzistora i rednom vezom PMOS tranzistora. I funkcija se ostavaruje rednom vezom NMOS tranzistora i paralelnom vezom NMOS tranzistora. Funkcija koju treba realizovati je ( )Z A B C= ⋅ + . CMOS kolo koje realizuje ovu funkciju prikazano je na sledećoj slici
A
B
C
Z
CB
A
Vdd
10. Isprojektujte CMOS kolo koje ima funkcionalnost kao kolo sa slike.
Za samostalan rad! 11. Nacrtajte električnu šemu kola, tabelu sa stanjima svih tranzistora I logički simbol za CMOS kolo sa ulazima A i B i izlazom Z, gde je Z=1 za A=0 i B=1, inače Z=0. Rešenje:
Funkcija koju trebamo realizovati je Z A B A B A B= ⋅ = ⋅ = + . Bitno je realizovati funkciju u obliku NI ili NILI funkcije, koje se lako realizuju sa jednostepenim CMOS stepenom.
A
B
Q2
ZB
A
Vdd
Q1
Q6
Q5
Q3 Q4
A B Q1 Q2 Q3 Q4 Q5 Q6 Z 0 0 off on on off on off 0 0 1 on off off off on on 1 1 0 off on on on off off 0 1 1 on off off on off on 0
12. Ponoviti prethodni zadatak ako je Z=0 za A=1 i B=0, inače Z=1. Za samostalan rad! 13. Nacrtajte sliku koja prikazuje logičku strukturu 8-ulaznog CMOS NILI kola, pretpostavljajući da se praktična kola sa maksimalno 4 ulaza. Rešenje: Željenu funkciju prvo trebamo napisati u obliku koji nema nijednu funkciju sa više od četiri ulaza:
A B C D E F G H A B C D E F G H A B C D E F G H
A B C D E F G H A B C D E F G H
+ + + + + + + = ⋅ ⋅ ⋅ ⋅ ⋅ ⋅ ⋅ = ⋅ ⋅ ⋅ ⋅ ⋅ ⋅ ⋅ =
= + + + ⋅ + + + = + + + ⋅ + + +
Kada se dođe do ovog oblika funkcije, ostatak rešenja je trivijalan;
14. Uraditi prethodni zadatak koristeći u ulaznom stepenu četiri dvoulazna kola. Za samostalan rad! 15. Korišćenjem samo I i NE logičkih kola, nacrtajte logičku šemu koja ima istu funkciju kao kolo sa slike.
B
Z
C
A
Vdd
D
E
F
G
H
Rešenje: U pitanju je ožičeno-I funkcija, odnosno Z A B C D E F= ⋅ ⋅ ⋅ ⋅ ⋅
16. Nacrtajte električnu šemu trostatičkog bafera korišćenjem tranzistora umesto NI, NILI i NE simbola. Rešenje: Električna šema sa NI, NILI i NE kolima prikazana je na sledećoj slici.
A
Z
A
Vdd
EN
Realizacija gornjeg kola sa tranzistorima prikazana je na sledećoj slici.
A Z
Vdd
EN
Vdd
Vdd
Vdd A
A
A
17. Nacrtati šemu kola koje vrši istu funkciju kao kolo iz prethodnog zadatka. Rešenje: U pitanju je transmisioni gejt - nacrtati. 18. Modifikujte kolo trostatičkog bafera tako da je izlaz u stanju visoke impedanse kada je ulaz ENABLE visok. Kolo ne sme imati veći broj tranzistora. Za samostalan rad! 19. Kolo sa slike koristi NI kola sa otvorenim drejnom za realizaciju ožičene-I logike. Napišite tablicu istinitosti za signale F i G i logičku funkciju F.
W X Y Y G F 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 0 1 1 0 0 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1
F W X Y Z W X Y Z= ⋅ ⋅ ⋅ = ⋅ + ⋅ 20. Tevenenov završetak za otvoreni drejn ili trostatičku magistralu ima strukturu kao na slici (a). Izborom odgovarajućih vrednosti za R1 i R2 projektant može dobiti kolo ekvivalentno završetku sa slike (b) za bilo koju željenu vrednost V i R. Vrednost V određuje napon na magistrali kada nije aktivan nijedan od izlaza, dok se R bira tako da odgovara karakterističnoj impedansi magistrale. Za sledeće parove V i R odrediti potrebne vrednosti za R1 i R2. a) V=2.75V, R=148.5Ω b) V=2.7V, R=180 Ω c) V=3.0V, R=130 Ω d) V=2.5V, R=75 Ω.
+5V
RV
(a) (b)
Pomoć:
1 2TR R R=
2
1 2
5TRV V
R R=
+
21. Odrediti ukupnu disipaciju kola sa slike u funkciji frekvencije f za realizaciju sa (a) 74LS i (b) 74HC kolima. Ulazna kapacitivnost TTL kola je 3pF, a CMOS kola 7pF. CPD za 74LS kola je 20pF, a za 74HC 22pF. Parazitne kapacitivnosti veza su po 20pF svedeno na izlaz svakog logičkog kola. Pretpostaviti da su X, Y, i Z na visokom naponskom nivou, a da je na ulazu C prisutan takt frekvencije f. Statička disipacija 74HC iznosi 0.0125mWm a 74LS 2mW/po ulazu.
Rešenje: Disipacija jednog logičkog kola predstavlja zbir njegove statičke disipacije ( SP , dobije se iz dokumentacije proizvođača), i dinamičke disipacije ( 2( )D L PD DDP C C V f= + ). CL predstavlja ukupnu kapacitivnost na izlazu logičkog kola (zbir ulaznih kapacitivnosti narednih logičkih kola i kapacitivnosti veza), i treba ga izračunati, dok se parametar CPD uzima iz dokumentacije. (a) 74LS
1
2 3 4
3 2920
L ulTTL veze
L L L veze
C C C pFC C C C pF
= + == = = =
2 21 1
2 22 3 4 2/3/ 4
2
1 2 3 4
2
( ) 49
( ) 40
169
2 2 4
16 169
D L PDTTL DD DD
D D D L PDTTL DD DD
D Di DD
S S S S
D Si DD
P C C V f pF V f
P P P C C V f pF V f
P P pF V fmWP P P P ulaza mWulaz
P P P mW pF V f
= + = ⋅
= = = + = ⋅
= = ⋅
= = = = ⋅ =
= + = + ⋅
∑
∑
(b) 74HC
1
2 3 4
3 4120
L ulCMOS veze
L L L veze
C C C pFC C C C pF
= + == = = =
2 21 1
2 22 3 4 2/ 3/ 4
2
1 2 3 42
( ) 63
( ) 42
1890.0125
0.05 189
D L PDCMOS DD DD
D D D L PDCMOS DD DD
D Di DD
S S S S
D Si DD
P C C V f pF V f
P P P C C V f pF V f
P P pF V fP P P P mW
P P P mW pF V f
= + = ⋅
= = = + = ⋅
= = ⋅
= = = =
= + = + ⋅
∑
∑
Za samostalan rad: ako je VDD=5V, pri kojoj će vrednosti f 74HC disipirati više od 74LS? 22. Nacrtatu električnu šemu, funkcionalnu tabelu i logički simbol 3-ulaznog NILI kola. Za samostalan rad! 23. Ponoviti prethodni zadatak za 2-ulazno ILI kolo. Za samostalan rad! Pomoć:
24. Na slici je CMOS I-ILI-NE kolo. Napišite funkcionalnu tabelu za ovo kolo i odgovarajuću logičku šemu sa I, ILI, i NE kolima.
D
Vdd
C
B A
D C
B
A
Z
Q6
Q8
Q4 Q2
Q5 Q7
Q1
Q3
Rešenje: A B C D Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Z 0 0 0 0 off on off on off on off on 1 0 0 0 1 off on off on on on off off 0 0 0 1 0 off on off on off off on on 0 0 0 1 1 off on off on on off on off 0 0 1 0 0 off on on off off on off on 1 0 1 0 1 off on on off on on off off 0 0 1 1 0 off on on off off off on on 0 0 1 1 1 off on on off on off on off 0 1 0 0 0 on off off on off on off on 1 1 0 0 1 on off off on on on off off 0 1 0 1 0 on off off on off off on on 0 1 0 1 1 on off off on on off on off 0 1 1 0 0 on off on off off on off on 0 1 1 0 1 on off on off on on off off 0 1 1 1 0 on off on off off off on on 0 1 1 1 1 on off on off on off on off 0
Logička šema sa I, ILI i NE kolima:
25. Ponoviti prethodni zadatak za CMOS ILI-I-NE kolo sa slike.
D
Vdd
C
B
A
D
C
B A
Z
Q6 Q8
Q4
Q2
Q3 Q1
Q5
Q7
Za samostalan rad!