Practica 1 - VHDL
UAT RODHEPractica 1 - VHDLEjercicio de funcionLeonardo Alvarez
Villarreal
OBJETIVO
En esta prctica se ver un ejercicio de la implementacin del
programa VHDL con el fin de ver su funcionamiento y aplicaciones
para que se tenga una mejor comprensin de que es y para que sirve
como una leve aplicacin.
Qu es el VHDL?VHDLsignificaVHSIC Hardware Description Language,
y a su vez VHSIC significaVery High Speed Integrated Circuit. Se
trata de un lenguaje de descripcin de hardware, esto significa que
mediante l se puede describir la forma de comportarse de un
circuito electrnico. El comportamiento puede ser llevado a algn
dispositivo que dispondr de sus propios componentes con los que
lograr ese comportamiento deseado. La forma de comportarse es
independiente del hardware donde se implementar.El VHDL es un
estndar llamado IEEE 1076-1993. Sus ventajas son: Una
disponibilidad pblica Independencia de dispositivos y fabricantes
Reutilizacin Diseo jerrquico
DISEOA continuacin se mostrara el programa ya realizado con el
fin de que se tenga una mejor comprensin al lector de lo que se est
planteando esta prctica.
La funcin f(a,b,c)=a(not)bc+ab(not)c+abc(not) solo se active
bajo condiciones especificas y aqui hay una representacion practica
de como se programa usando la table de verdad de esta function.
Cdigo escritolibrary IEEE;use IEEE.STD_LOGIC_1164.ALL; use
IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity tabla isPort(A: in STD_LOGIC_VECTOR(1 DOWNTO 0); F: out
STD_LOGIC);end tabla;
architecture verdad of tabla isbegin
with A selectF
